KR100668349B1 - 자기정렬된 콤전극 식각 방법 - Google Patents

자기정렬된 콤전극 식각 방법 Download PDF

Info

Publication number
KR100668349B1
KR100668349B1 KR1020050116637A KR20050116637A KR100668349B1 KR 100668349 B1 KR100668349 B1 KR 100668349B1 KR 1020050116637 A KR1020050116637 A KR 1020050116637A KR 20050116637 A KR20050116637 A KR 20050116637A KR 100668349 B1 KR100668349 B1 KR 100668349B1
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
mask
etching
comb electrode
Prior art date
Application number
KR1020050116637A
Other languages
English (en)
Inventor
고영철
정현구
정석환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050116637A priority Critical patent/KR100668349B1/ko
Priority to US11/588,298 priority patent/US20070128757A1/en
Application granted granted Critical
Publication of KR100668349B1 publication Critical patent/KR100668349B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00—Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/002—Electrostatic motors
    • H02N1/006—Electrostatic motors of the gap-closing type
    • H02N1/008—Laterally driven motors, e.g. of the comb-drive type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0136—Comb structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

자기정렬된 콤전극 식각 방법에 관하여 개시된다. 개시된 자기정렬된 콤전극 식각방법은: SOI 기판의 제1실리콘층에 형성된 고정콤전극과 상기 기판의 제2실리콘층에 형성된 구동콤전극의 식각 방법에 있어서, 상기 제1실리콘층에 형성된 정렬마크를 기준으로 상기 제1실리콘층과 절연층, 제2실리콘층을 순차적으로 식각한다. 본 발명에 따르면, 고정콤전극 및 구동콤전극이 제1실리콘층의 패터닝에 의해서 자동정렬되어서 식각된다.

Description

자기정렬된 콤전극 식각 방법{Method of etching comb electrodes by self-alignment}
도 1은 본 발명을 설명하기 위한 도면으로서, 한국출원번호 제2004-83537호에 개시된 사시도이다.
도 2는 도 1의 콤전극들의 구조를 개략적으로 도시한 단면도이다.
도 3a 내지 도 3c는 도 2의 구조물을 제조하는 방법을 단계별로 보여주는 단면도이다.
도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 자기정렬된 콤전극 식각 방법을 설명하는 단계별 단면도이다.
도 5a 내지 도 5g는 본 발명의 제2 실시예에 따른 자기정렬된 콤전극 식각 방법을 설명하는 단계별 단면도이다.
본 발명은 MEMS(Micro Electro-Mechanical System) 구조물의 엇갈리게 형성된 상부 및 하부 구조물(콤전극)을 자기정렬방법으로 식각하는 방법에 관한 것이다.
평판 디스플레이 장치의 광스캐너와 같은 MEMS(Micro electro mechanical systems) 구조물은 양면에서의 식각을 필요로 할 수 있다. 이러한 양면 식각을 위해서는 제1면에서의 식각과 제2면에서의 식각을 위해 각각 정렬 마크를 필요로 한다. 이러한 양면에서의 정렬 마크의 형성은 정렬 오차를 크게 하는 원인이 되며, 이러한 정렬 오차는 MEMS 구조물의 콤 전극의 오정렬을 가져올 수 있으며, 이는 MEMS 소자의 실패(failure)를 가져온다.
따라서, 양면 식각과정에서의 정렬오차를 감소시키기 위해서 일면에서의 정렬마크를 통해서 상부 및 하부 구조물을 식각하는 방법이 필요하다.
본 발명의 목적은 양면을 식각하는 MEMS 구조물의 상부 및 하부 구조물의 정렬 오차를 감소시킨 자기정렬된 콤전극 식각 방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 자기정렬된 콤전극 식각 방법은:
SOI 기판의 제1실리콘층에 형성된 고정콤전극과 상기 기판의 제2실리콘층에 형성된 구동콤전극의 식각 방법에 있어서,
상기 제1실리콘층에서 고정콤전극 형성부분에 제1마스크, 상기 제1마스크와 구동콤전극 형성부분에 해당되는 위치에 제2마스크, 상기 제2실리콘층 상에서 상기 고정콤전극 형성부분에 해당되는 영역에 산화방지층을 형성하는 제1단계;
상기 제2마스크에 노출된 제1실리콘층을 소정 깊이로 식각하는 제2단계;
상기 제2마스크를 제거하고, 상기 제1마스크에 노출된 제1실리콘층을 식각하되, 상기 구동콤전극 형성부분에 소정 높이의 제1실리콘층의 제1부분을 남기는 제3단계;
상기 제1마스크 및 상기 제1부분에 노출된 상기 기판의 절연층을 식각하는 제4단계;
상기 제1마스크에 노출된 제2실리콘층과 상기 제1부분을 식각하는 제5단계;
상기 제1마스크를 제거하고, 노출된 실리콘층 상에 실리콘 산화물층을 형성하는 제6단계;
상기 산화방지층을 제거하고, 상기 산화방지층 하부의 실리콘층을 식각하는 제7단계; 및
상기 실리콘 산화물층을 제거하는 제8단계;를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 상기 산화방지층은 상기 구동콤전극 형성부분으로부터 이격되게 형성한다.
또한, 상기 산화방지층은 상기 고정콤전극 형성부분의 폭보다 넓게 형성하는 것이 바람직하다.
상기 산화방지층은 실리콘 나이트라이드로 형성하는 것이 바람직하다.
본 발명에 따르면, 상기 산화방지층은 상기 제1실리콘층에 형성된 정렬 마크를 기준으로 형성한다.
상기의 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 자기정렬된 콤전극 식각 방법은:
SOI 기판의 제1실리콘층에 형성된 고정콤전극과 상기 기판의 제2실리콘층에 형성된 구동콤전극의 식각 방법에 있어서,
상기 제1실리콘층에서 구동콤전극 형성부분의 위치와, 상기 제2실리콘층에서 고정콤전극 형성부분에 각각 제1 및 제2 산화방지층, 상기 제1 산화방지층 및 상기 고정콤전극 형성부분 상에 마스크를 형성하는 제1단계;
상기 마스크에 노출된 제1실리콘층, 절연층 및 제2실리콘층을 순차적으로 식각하는 제2단계;
상기 마스크를 제거하고, 노출된 실리콘층 상에 실리콘 산화물층을 형성하는 제3단계;
상기 산화방지층을 제거하고, 상기 산화방지층 하부의 실리콘층을 식각하는 제4단계; 및
상기 실리콘 산화물층을 제거하는 제5단계;를 구비하는 것을 특징으로 한다.
이하 도면을 참조하면서 본 발명에 따른 자기정렬된 콤전극 식각 방법의 바람직한 실시예를 설명한다. 이하의 실시예의 설명에서, 도면에 도시된 구성요소들은 필요에 따라 과장되게 표현되거나, 도면의 복잡성을 피하고 이해를 돕기 위해 특정 도면에서 생략될 수 있고, 이러한 변형된 도면상의 표현은 본원 발명의 기술적 범위를 제한하지 않음을 밝힌다.
도 1은 본 발명을 설명하기 위한 도면으로서, 한국출원번호 제2004-83537호에 개시된 도면이다.
도 1을 참조하면, 광스캐너(100)는 스테이지(110) 및 구동프레임(120) 사이 에 형성된 제1 구동콤전극들(111) 및 제1 고정콤전극들(121)과, 구동프레임(120)으로부터 연장된 제1부재(122)와, 고정프레임(130)으로부터 연장된 제2부재(132) 사이에 형성된 제2 구동콤전극들(123) 및 제2 고정콤전극들(133)에 의해서 2축구동을 한다. 상기 제1 및 제2 고정콤전극들(121, 133)은 베이스 기판(140)에 수직으로 형성되었으며, 제1 및 제2 구동콤전극들(111, 123)은 상기 제1 및 제2 고정콤전극들(121, 133)과 대응되게 베이스 기판(140)으로부터 이격되게 형성되어서 회동된다.
도 2는 도 1의 콤전극들의 구조를 개략적으로 도시한 단면도이다.
도 2를 참조하면, 프레임(210)은 제1실리콘층(201), 절연층(202), 및 제2실리콘층(203)이 적층되어서 형성된 SOI 기판(200)으로부터 식각되어서 형성되어 있다. 프레임(210)은 도 1의 구동프레임(120), 고정프레임(130)에 대응될 수 있다. 제1 실리콘층(201)으로부터 형성된 구동콤전극(220)과, 제2 실리콘층(203)으로부터 형성된 고정콤전극(230)이 엇갈리게 형성되어 있다. 구동콤전극(220)과 고정콤전극(230) 사이의 간격(G1, G2)가 일정하게 형성되는 것이 매우 중요하다. 이 간격(G1,G2)에서 오차가 발생하면, 스테이지(110)의 회동운동이 정상적으로 작동하지 않을 수 있다. 상기 간격(G1, G2)을 일정하게 유지하기 위해서 제1 실리콘층(201) 및 제2 실리콘층(203)에서의 콤전극(220,230)의 식각이 정렬 마크를 기준으로 식각 오차를 줄여야 한다.
도 3a 내지 도 3c는 도 2의 구조물을 제조하는 방법을 단계별로 보여주는 단면도이다.
도 3a를 참조하면, 제1실리콘층(301), 절연층(302), 및 제2실리콘층(303)이 순차적으로 적층된 SOI 기판(300)을 마련한다.
도 3b를 참조하면, 제2실리콘층(303)을 패터닝하여 제2실리콘층(303)에 형성되는 구조물인 고정콤전극(330), 프레임의 일부분(341)과 정렬마크(A)를 함께 형성한다. 정렬마크(A)는 식각된 부분이며, 정렬마크(A)를 포함하는 부분은 완성된 구조물로부터 제거된다.
도 3c를 참조하면, 상기 SOI 기판(300)의 제1실리콘층(301)이 상방을 향하도록 배치하고, 상기 정렬마크(A)를 기준으로 상기 제1실리콘층(301)의 구조물을 패터닝하여 제1실리콘층(301)에 형성되는 구조물인 구동콤전극(320), 프레임의 나머지 부분(342)을 형성한다. 이때 제1실리콘층(301)에도 정렬마크(A')를 형성할 수 있으며, 이어지는 구조물의 식각에서 상기 정렬마크(A')를 기준으로 패터닝을 수행할 수도 있다.
이어서, 노출된 절연층(302)을 선택적으로 식각하고, 정렬마크(A,A')가 형성된 부분을 스크라이빙하면, 도 2의 구조물이 형성된다.
상기 제조과정에서는 제2실리콘층(303)에 형성된 정렬마크(A)를 현미경으로 관찰하면서 제1실리콘층(301)을 관찰하는 다른 현미경으로 제1실리콘층(301)을 패터닝하는 과정에서 정렬 오차가 크게 증가할 수 있다.
도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 자기정렬된 콤전극 식각 방법을 설명하는 단계별 단면도이다.
도 4a를 참조하면, 제1실리콘층(401), 절연층(402), 및 제2실리콘층(403)이 순차적으로 적층된 SOI 기판(400)을 마련한다. 제1실리콘층(401) 및 제2실리콘층 (403)은 각각 500 ㎛ 두께의 실리콘층이며, 상기 절연층(402)은 2 ㎛ 두께의 실리콘 산화물층일 수 있다.
이어서, 제1실리콘층(401) 상에 제1마스크(M1)를 형성하고, 이어서 제1마스크(M1) 위에 제2마스크(M2)를 형성한다. 제1마스크(M1)는 고정콤전극 형성부분과 프레임 형성부분 상에 형성되며, 제2마스크(M2)는 구동콤전극 형성부분 및 제1마스크(M1) 상에 각각 형성된다. 제1마스크(M1) 및 제2마스크(M2)는 각각 실리콘과 다른 식각률을 가지며, 또한, 제1마스크(M1) 및 제2마스크(M2)는 특정한 에칭액에 다른 식각률을 가진다.
또한, 제2실리콘층(403) 상에 고정콤전극 형성부분에 대응되는 위치에 상기 실리콘 표면의 산화를 방지할 수 있는 산화방지층(S)을 형성한다. 산화방지층(S)은 실리콘 나이트라이드로 형성될 수 있다. 산화방지층(S)은 제1실리콘층(401)에 형성된 정렬마크(미도시)를 보면서 형성될 수 있으며, 고정전극 형성부분 보다 넓게 형성될 수 있다. 산화방지층(S)은 구동콤전극 형성부분과 이격되게 형성되어야 한다.
도 4b를 참조하면, 제2마스크(M2)로 노출된 제1실리콘층(401)을 소정 깊이 식각한다.
도 4c를 참조하면, 제2마스크(M2)를 제거한다. 이어서, 제1마스크(M1)로 노출된 제1실리콘층(401)을 식각하여 절연층(402)을 노출시키며, 고정콤전극(430)과 프레임의 일부분(441)을 형성한다. 이때, 구동전극이 형성되는 위치의 제1실리콘층 부분(422)이 절연층(402) 상에 소정 높이로 남도록 식각한다. 제1마스크(M1) 및 제2마스크(M2)를 사용하는 것은 이 부분(422)를 형성하기 위한 것이며, 이 부분(422) 는 구동콤전극 형성부분의 절연층(402)을 식각으로부터 보호하기 위한 것이다.
도 4d를 참조하면, 제1마스크(M1) 및 상기 부분(422)에 의해서 노출된 절연층(402)을 식각한다.
도 4e를 참조하면, 제1마스크(M1)로부터 노출된 제2실리콘층(403)과 상기 부분(422)을 식각한다.
도 4f를 참조하면, 제1마스크(M1)를 제거한다. 이어서, 노출된 실리콘층을 산화시켜서 노출된 구조물 상에 실리콘 산화물층(450)을 형성한다.
도 4g를 참조하면, 산화방지층(S)을 제거하고 산화방지층(S) 하부의 제2실리콘층(403)을 제거한다.
도 4h를 참조하면, 노출된 산화물층을 제거하여 콤전극들(420,430)과, 프레임의 남은 부분(442)을 형성한다.
본 발명의 제1 실시예에 따른 MEMS 구조물의 식각방법에서는 제1실리콘층에 형성된 정렬마크를 기준으로 고정콤전극 및 구동콤전극이 제1실리콘층의 패터닝에 의해서 자동정렬되어서 식각된다. 따라서 상부 및 하부 구조물 사이의 정렬오차가 거의 발생되지 않는다.
도 5a 내지 도 5g는 본 발명의 제2 실시예에 따른 자기정렬된 콤전극 식각 방법을 설명하는 단계별 단면도이다.
도 5a를 참조하면, 제1실리콘층(501), 절연층(502), 및 제2실리콘층(503)이 순차적으로 적층된 SOI 기판(500)을 마련한다. 제1실리콘층(501) 및 제2실리콘층(503)은 각각 500 ㎛ 두께의 실리콘층이며, 상기 절연층(502)은 2 ㎛ 두께의 실리 콘 산화물층일 수 있다.
이어서, 제1실리콘층(501) 상에 구동콤전극 형성부분에 대응되는 위치에 산화방지층(561)을 형성한다. 이어서 산화방지층(561), 고정콤전극 형성부분과 프레임 형성부분 상에 마스크(M)를 형성한다. 마스크(M)는 실리콘 및 실리콘 옥사이드와 다른 식각률을 가진다. 산화방지층(561)은 실리콘 나이트라이드로 형성될 수 있다.
또한, 제2실리콘층(503) 상에 고정콤전극 형성부분에 대응되는 위치에 산화방지층(562)을 형성한다. 산화방지층(562)은 실리콘 나이트라이드로 형성될 수 있다. 산화방지층(562)은 제1실리콘층(501)에 형성된 정렬마크(미도시)를 보면서 형성될 수 있으며, 고정콤전극 형성부분 보다 넓게 형성될 수 있다. 산화방지층(562)은 구동콤전극 형성부분과 접촉되지 않게 형성되어야 한다.
도 5b를 참조하면, 마스크(M)로 노출된 제1실리콘층(501)을 식각하여 절연층(402)을 노출시키며, 고정콤전극(430)과 프레임의 일부분(441)을 형성한다.
도 5c를 참조하면, 마스크(M)로 노출된 절연층(502)을 식각한다.
도 5d를 참조하면, 마스크(M)로 노출된 제2실리콘층(503)을 식각하여 구동콤전극 형성부분(420)과 프레임의 남은 부분(542)을 형성한다.
도 5e를 참조하면, 마스크(M)를 제거한다. 이어서, 노출된 실리콘층을 산화시켜서 노출된 구조물 상에 실리콘 산화물층(550)을 형성한다.
도 5f를 참조하면, 산화방지층(561,562)을 제거하고 산화방지층 하부의 제1실리콘층(501) 및 제2실리콘층(503)을 제거한다.
도 5g를 참조하면, 노출된 실리콘 산화물층(550)을 제거하여 콤전극들(520,530)을 형성한다.
본 발명의 제2 실시예에 따른 MEMS 구조물의 식각방법에서는 제1실리콘층에 형성된 정렬마크를 기준으로 콤전극 구조를 형성하므로 상부 및 하부 구조물 사이의 정렬오차가 거의 발생되지 않는다.
상기와 같은 본 발명의 자기정렬된 콤전극 식각방법에 따르면, 상부 및 하부 구조물로 이루어진 MEMS 구조물에 있어서, 상기 상부 및 하부 구조물 사이의 정렬오차를 줄일 수 있으며, 따라서 콤전극들 사이의 갭을 정밀하게 형성할 수 있다.
본 발명은 도면을 참조하여 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.

Claims (10)

  1. SOI 기판의 제1실리콘층에 형성된 고정콤전극과 상기 기판의 제2실리콘층에 형성된 구동콤전극의 식각 방법에 있어서,
    상기 제1실리콘층에서 고정콤전극 형성부분에 제1마스크, 상기 제1마스크와 구동콤전극 형성부분에 해당되는 위치에 제2마스크, 상기 제2실리콘층 상에서 상기 고정콤전극 형성부분에 해당되는 영역에 산화방지층을 형성하는 제1단계;
    상기 제2마스크에 노출된 제1실리콘층을 소정 깊이로 식각하는 제2단계;
    상기 제2마스크를 제거하고, 상기 제1마스크에 노출된 제1실리콘층을 식각하되, 상기 구동콤전극 형성부분에 소정 높이의 제1실리콘층의 제1부분을 남기는 제3단계;
    상기 제1마스크 및 상기 제1부분에 노출된 상기 기판의 절연층을 식각하는 제4단계;
    상기 제1마스크에 노출된 제2실리콘층과 상기 제1부분을 식각하는 제5단계;
    상기 제1마스크를 제거하고, 노출된 실리콘층 상에 실리콘 산화물층을 형성하는 제6단계;
    상기 산화방지층을 제거하고, 상기 산화방지층 하부의 실리콘층을 식각하는 제7단계; 및
    상기 실리콘 산화물층을 제거하는 제8단계;를 구비하는 것을 특징으로 하는 자기정렬된 콤전극 식각 방법.
  2. 제 1 항에 있어서,
    상기 산화방지층은 상기 구동콤전극 형성부분으로부터 이격되게 형성하는 것을 특징으로 하는 식각방법.
  3. 제 1 항에 있어서,
    상기 산화방지층은 상기 고정콤전극 형성부분의 폭보다 넓게 형성하는 것을 특징으로 하는 식각방법.
  4. 제 1 항에 있어서,
    상기 산화방지층은 실리콘 나이트라이드로 형성하는 것을 특징으로 하는 식각방법.
  5. 제 1 항에 있어서,
    상기 산화방지층은 상기 제1실리콘층에 형성된 정렬 마크를 기준으로 형성하는 것을 특징으로 하는 식각방법.
  6. SOI 기판의 제1실리콘층에 형성된 고정콤전극과 상기 기판의 제2실리콘층에 형성된 구동콤전극의 식각 방법에 있어서,
    상기 제1실리콘층에서 구동콤전극 형성부분의 위치와, 상기 제2실리콘층에서 고정콤전극 형성부분에 각각 제1 및 제2 산화방지층, 상기 제1 산화방지층 및 상기 고정콤전극 형성부분 상에 마스크를 형성하는 제1단계;
    상기 마스크에 노출된 제1실리콘층, 절연층 및 제2실리콘층을 순차적으로 식각하는 제2단계;
    상기 마스크를 제거하고, 노출된 실리콘층 상에 실리콘 산화물층을 형성하는 제3단계;
    상기 산화방지층을 제거하고, 상기 산화방지층 하부의 실리콘층을 식각하는 제4단계; 및
    상기 실리콘 산화물층을 제거하는 제5단계;를 구비하는 것을 특징으로 하는 자기정렬된 콤전극 식각 방법.
  7. 제 6 항에 있어서,
    상기 제2 산화방지층은 상기 구동콤전극 형성부분으로부터 이격되게 형성하는 것을 특징으로 하는 식각방법.
  8. 제 6 항에 있어서,
    상기 제2 산화방지층은 상기 제1 산화방지층의 폭보다 넓게 형성하는 것을 특징으로 하는 식각방법.
  9. 제 6 항에 있어서,
    상기 산화방지층은 실리콘 나이트라이드로 형성하는 것을 특징으로 하는 식각방법.
  10. 제 6 항에 있어서,
    상기 제2 산화방지층은 상기 제1실리콘층에 형성된 정렬 마크를 기준으로 형성하는 것을 특징으로 하는 식각방법.
KR1020050116637A 2005-12-01 2005-12-01 자기정렬된 콤전극 식각 방법 KR100668349B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050116637A KR100668349B1 (ko) 2005-12-01 2005-12-01 자기정렬된 콤전극 식각 방법
US11/588,298 US20070128757A1 (en) 2005-12-01 2006-10-27 Method for forming comb electrodes using self-alignment etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116637A KR100668349B1 (ko) 2005-12-01 2005-12-01 자기정렬된 콤전극 식각 방법

Publications (1)

Publication Number Publication Date
KR100668349B1 true KR100668349B1 (ko) 2007-01-12

Family

ID=37867888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116637A KR100668349B1 (ko) 2005-12-01 2005-12-01 자기정렬된 콤전극 식각 방법

Country Status (2)

Country Link
US (1) US20070128757A1 (ko)
KR (1) KR100668349B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718141B1 (ko) * 2005-12-01 2007-05-14 삼성전자주식회사 임베드된 정렬 마크를 이용한 양면 식각 방법
US8755556B2 (en) * 2008-10-02 2014-06-17 Audio Pixels Ltd. Actuator apparatus with comb-drive component and methods useful for manufacturing and operating same
CN103086316B (zh) * 2011-10-28 2015-07-22 中国科学院上海微系统与信息技术研究所 Mems垂直梳齿微镜面驱动器的制作方法
CN113233411A (zh) * 2021-04-30 2021-08-10 中芯集成电路制造(绍兴)有限公司 Mems驱动器件及其形成方法
KR20230001989A (ko) * 2021-06-29 2023-01-05 삼성전자주식회사 열 또는 적외선 감지용 센서 및 이를 포함하는 전자장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05302182A (ja) * 1992-02-25 1993-11-16 Fuji Electric Co Ltd 櫛歯式アクチュエータの製造方法
WO2001074707A2 (en) 2000-03-24 2001-10-11 Onix Microsystems, Inc. Multi-layer, self-aligned vertical comb-drive electrostatic actuators and fabrication methods
US20030161021A1 (en) 2002-02-22 2003-08-28 Toshihide Norimatsu Light control device
US6713367B2 (en) 2001-08-28 2004-03-30 The Board Of Trustees Of The Leland Stanford Junior University Self-aligned vertical combdrive actuator and method of fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624436B1 (ko) * 2004-10-19 2006-09-15 삼성전자주식회사 2축 액츄에이터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05302182A (ja) * 1992-02-25 1993-11-16 Fuji Electric Co Ltd 櫛歯式アクチュエータの製造方法
WO2001074707A2 (en) 2000-03-24 2001-10-11 Onix Microsystems, Inc. Multi-layer, self-aligned vertical comb-drive electrostatic actuators and fabrication methods
US6713367B2 (en) 2001-08-28 2004-03-30 The Board Of Trustees Of The Leland Stanford Junior University Self-aligned vertical combdrive actuator and method of fabrication
US20030161021A1 (en) 2002-02-22 2003-08-28 Toshihide Norimatsu Light control device

Also Published As

Publication number Publication date
US20070128757A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
US7344262B2 (en) MEMS mirror with tip or piston motion for use in adaptive optics
KR100790878B1 (ko) 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법
KR100668349B1 (ko) 자기정렬된 콤전극 식각 방법
US8331003B2 (en) Optical deflector and method of manufacturing the same
US20060284514A1 (en) Actuator having vertical comb electrode structure
JP4536462B2 (ja) プレーナ型アクチュエータ及びその製造方法
JP2006159356A (ja) 圧電駆動型ｍｅｍｓ装置
KR100718141B1 (ko) 임베드된 정렬 마크를 이용한 양면 식각 방법
JP2001042233A (ja) 光スイッチ
JP2008194813A (ja) 可動素子およびその製造方法
JP4353039B2 (ja) 半導体構造の製造方法
KR100400223B1 (ko) 마이크로미러 액튜에이터
US20060232840A1 (en) Metal line structure of optical scanner and method of fabricating the same
JP3577693B2 (ja) 微小可動デバイスおよびその製造方法
JP3418863B2 (ja) 光スイッチの製造方法
JP4979027B2 (ja) Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子
JP3942621B2 (ja) 静電駆動型光偏向素子
JP2007212818A (ja) Ｍｅｍｓデバイス、ｍｅｍｓデバイスの製造方法
JP2006095632A (ja) Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子
JP6453680B2 (ja) 光デバイス及び光デバイスの製造方法
KR100647316B1 (ko) 광스캐너 배선 구조 및 제조방법
JP4430332B2 (ja) Ｍｅｍｓ素子の製造方法
JP4449601B2 (ja) 半導体構造の製造方法
JP4353006B2 (ja) 半導体構造の製造方法
KR20070096069A (ko) 멤스 구조물의 토션스프링

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee