KR100647364B1 - 에스.오.아이.기판 제조방법 - Google Patents

에스.오.아이.기판 제조방법 Download PDF

Info

Publication number
KR100647364B1
KR100647364B1 KR1020000034898A KR20000034898A KR100647364B1 KR 100647364 B1 KR100647364 B1 KR 100647364B1 KR 1020000034898 A KR1020000034898 A KR 1020000034898A KR 20000034898 A KR20000034898 A KR 20000034898A KR 100647364 B1 KR100647364 B1 KR 100647364B1
Authority
KR
South Korea
Prior art keywords
silicon layer
single crystal
crystal silicon
pattern
forming
Prior art date
Application number
KR1020000034898A
Other languages
English (en)
Other versions
KR20020001016A (ko
Inventor
이가원
이재희
이종욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000034898A priority Critical patent/KR100647364B1/ko
Publication of KR20020001016A publication Critical patent/KR20020001016A/ko
Application granted granted Critical
Publication of KR100647364B1 publication Critical patent/KR100647364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 에스.오.아이.(Silicon-On-Insulator, 이하 SOI 라 함)기판 제조방법에 관한 것으로, 씨드 웨이퍼로 단결정실리콘층을 사용하고, 그 상부에 비정질실리콘층을 형성하되, 그 상기 단결정실리콘층과 비정질실리콘층 사이에 절연막패턴을 개재시켜 상기 단결정실리콘층과 비정질실리콘층을 부분적으로 연결시킨 후 열처리공정을 실시하여 상기 비정질실리콘층을 고상결정화시켜 단결정실리콘층을 형성한 다음, O2 이온주입공정 또는 산화공정에 의해 씨드 웨이퍼인 단결정실리콘층으로부터 부분적으로 절연시킴으로써 기생용량을 감소시켜 안정적인 소자동작을 가능하게 하고, 공정을 단순화하며 초미세패턴의 집적회로 제작을 가능하게 한다. 또한, 상기와 같은 방법을 여러 번 반복하여 사용함으로써 3차원구조의 고밀도 회로 설계 및 제작을 가능하게 하는 기술이다.

Description

에스.오.아이.기판 제조방법{A method for silicon on insulator substrate}
도 1a 내지 도 1f 는 본 발명의 제1실시예에 따른 SOI 기판 제조방법을 도시한 단면도.
도 2a 내지 도 2k 는 본 발명의 제2실시예에 따른 SOI기판 제조방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10, 20 : 제1단결정실리콘층 12a : 절연막
12b : 절연막패턴 14, 24 : 제1감광막패턴
16a : 비정질실리콘층 16b, 28a : 제2단결정실리콘층
16c : 산화막 16d : 활성영역
18, 30 : 제2감광막패턴 22 : 제1절연막
26a : 제2절연막 26b : 제2절연막패턴
28b : 제2단결정실리콘층패턴 32 : 열산화막
34 : 제3절연막
본 발명은 에스.오.아이.(silicon on insulator, 이하 SOI라 함)기판 제조방법에 관한 것으로서, 특히 절연막이 개재된 단결정실리콘층 기판과 비정질실리콘층을 선택적으로 접합시킨 후 열처리 공정을 실시하여 상기 절연막 상에 상기 단결정실리콘층기판을 씨드로 비정질실리콘층을 단결정실리콘층으로 형성한 다음, 상기 단결정실리콘층을 상기 단결정실리콘층기판으로부터 부분적으로 절연시키는 SOI 기판 제조방법에 관한 것이다.
일반적으로 SOI 형 기판을 제조하는 방법은 여러가지 형태가 있으나, 그 중의 하나로 접합에 의한 방법이 있다.
상기 접합에 의한 방법은 두 장의 웨이퍼를 접합한 후, 후면 연마와 식각을 통해 수 ㎛ 까지 씨닝공정을 진행한 뒤, 최종적으로 화학기계적 연마를 통해 소자 형성을 위한 얇은 실리콘층을 얻는 방법이다(상기 두 장의 웨이퍼 중, 후에 소자를 형성시킬 실리콘층을 제공하는 씨드 웨이퍼(seed wafer)와 이 얇은 실리콘층을 지지해주는 지지 웨이퍼(supporting wafer)라고 칭한다). 여기서, 상기와 같은 화학기계적 연마는 주로 LOCOS(LOCal Oxidation of Silicon) 방법에서 소자분리용으로 사용하는 소자분리절연막을 연마정지층으로 사용하는 방법이 주종을 이루고 있다. 그러나 이러한 방법은 셀영역(cell region)과 주변회로영역(periphery region)에서의 소자분리절연막의 두께 차이로 인해 화학기계적 연마 후, 활성영역의 불균일성을 야기하게 되고 이로 인해 후속 노광 공정에서 초점의 기준을 설정할 수 없게 되어 소자의 형성이 불가능하게 된다.
반도체소자가 고집적화되고, 상기의 문제점을 해결하기 위하여 얕은 트렌치 소자분리(shallow trench isolation)방법을 사용하게 되었다. 하지만, 계속적인 스켈링(scaling)은 면적을 적게 차지하면서 소자 간의 간섭이 없는 새로운 절연을 요구하고 있다.
이를 위해서 SOI처럼 소자 하나 하나가 절연막 위에 섬(island)형태로 형성되는 것이다.
그러나, SOI기판은 그 형성방법이 어렵고, 제조단가가 매우 높아 경제성 면에서 실리콘기판에 뒤진다는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여, 단결정실리콘층 기판 상부에 절연막 패턴을 형성하고, 전체표면 상부에 상기 절연막패턴에 노출되는 단결정실리콘층 기판에 접속되도록 비정질실리콘층을 형성하고 열처리공정을 실시하여 상기 단결정실리콘층기판을 씨드로 상기 비정질실리콘층을 단결정실리콘층으로 형성시키고, 상기 단결정실리콘층을 상기 단결정실리콘층기판으로부터 부분적으로 절연시키는 SOI기판 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따른 SOI기판 제조방법은,
제1단결정실리콘층 상부에 소정 거리 이격되어 홈이 구비되어 있는 절연막패턴을 형성하는 공정과,
전체표면 상부에 비정질실리콘층을 형성하되, 상기 홈을 통하여 상기 제1단결정실리콘층과 연결되도록 형성하는 공정과,
상기 구조를 제1열처리하여 상기 비정질실리콘층을 고상결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 이온주입마스크로 상기 제2단결정실리콘층에 O2 이온을 주입하는 공정과,
상기 감광막패턴을 제거하는 공정과,
상기 구조를 제2열처리하여 상기 이온주입된 부분을 산화막을 형성함으로써 상기 제1단결정실리콘층과 절연시키는 공정을 포함하는 것을 제1특징으로 한다.
또한, 상기 목적을 달성하기 위해 본 발명에 따른 SOI기판 제조방법은,
제1단결정실리콘층 상부에 소정 거리 이격되어 홈이 구비되어 있는 제1절연막패턴을 형성하는 공정과,
전체표면 상부에 비정질실리콘층을 형성하되, 상기 홈을 통하여 상기 제1단결정실리콘층과 연결되도록 형성하는 공정과,
상기 구조를 열처리하여 상기 비정질실리콘층을 결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 식각마스크로 상기 제2단결정실리콘층을 식각하여 상기 제1단결정실리콘층과 연결되는 제2단결정실리콘층패턴을 형성하는 공정과,
상기 감광막패턴을 제거한 다음, 상기 제1절연막패턴을 제거하여 상기 제1단결정실리콘층과 제2단결정실리콘층패턴을 노출시키는 공정과,
상기 구조를 열산화시켜 상기 제2단결정실리콘층패턴과 제1단결정실리콘층의 표면에 열산화막을 형성함으로써 상기 제2단결정실리콘층패턴을 제1단결정실리콘층으로부터 절연시키는 공정과,
전체표면 상부에 제2절연막을 형성하는 공정과,
상기 제2절연막을 식각하여 상기 제2단결정실리콘층을 노출시키는 공정을 포함하는 것을 제2특징으로 한다.
또한, 상기 목적을 달성하기 위한 SOI기판 제조방법은,
표면에 부분적으로 돌출된 기둥형상을 갖는 제1단결정실리콘층 상부에 절연막을 형성하는 공정과,
상기 절연막을 평탄화시켜 상기 제1단결정실리콘층 표면의 기둥형상을 노출시키는 공정과,
전체표면 상부에 비정질실리콘층을 형성하되, 상기 기둥형상을 통하여 상기 제1단결정실리콘층과 연결시키는 공정과,
상기 구조를 열처리하여 상기 비정질실리콘층을 결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 이온주입마스크로 상기 제2단결정실리콘층에 O2 이온을 주입하는 공정과,
상기 감광막패턴을 제거하는 공정과,
상기 구조를 열처리하여 상기 이온주입된 부분을 산화막을 형성함으로써 상기 제1단결정실리콘층과 절연시키는 공정을 포함하는 것을 제3특징으로 한다.
또한, 상기의 목적을 표면에 부분적으로 돌출된 기둥형상을 갖는 제1단결정실리콘층 상부에 제1절연막을 형성하는 공정과,
상기 제1절연막을 평탄화시켜 상기 제1단결정실리콘층 표면의 기둥형상을 노출시키는 공정과,
전체표면 상부에 비정질실리콘층을 형성하되, 상기 기둥형상을 통하여 상기 제1단결정실리콘층과 연결시키는 공정과,
상기 구조를 열처리하여 상기 비정질실리콘층을 결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 식각마스크로 상기 제2단결정실리콘층을 식각하여 상기 제1단결정실리콘층과 연결되는 제2단결정실리콘층패턴을 형성하는 공정과,
상기 감광막패턴을 제거한 다음, 상기 제1절연막패턴을 제거하여 상기 제1단결정실리콘층과 제2단결정실리콘층패턴을 노출시키는 공정과,
상기 구조를 열산화시켜 상기 제2단결정실리콘층패턴과 제1단결정실리콘층의 표면에 열산화막을 형성함으로써 상기 제2단결정실리콘층패턴을 제1단결정실리콘층으로부터 절연시키는 공정과,
전체표면 상부에 제2절연막을 형성하는 공정과,
상기 제2절연막을 식각하여 상기 제2단결정실리콘층을 노출시키는 공정을 포함하는 것을 제4특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1f 는 본 발명의 제1실시예에 의한 SOI기판 제조방법을 도시한 단면도이다.
먼저, 씨드 웨이퍼인 제1단결정실리콘층(10) 상부에 절연막(12a)을 형성하고, 상기 절연막(12a) 상부에 제1감광막패턴(14)을 형성한다. 이때, 상기 제1감광막패턴(14)은 상기 제1단결정실리콘층(10)이 후속공정으로 형성되는 비정질실리콘층과 접속될 연결부분을 노출시킨다. (도 1a 참조)
다음, 상기 제1감광막패턴(14)을 식각마스크로 상기 절연막(12a)을 식각하여 상기 제1단결정실리콘층(10)을 노출시키는 절연막패턴(12b)을 형성한다.
그 다음, 상기 제1감광막패턴(14)을 제거하고, 전체표면 상부에 상기 제1단결정실리콘층(10)과 접속되도록 비정질실리콘층(16a)을 형성한다. (도 1b 참조)
다음, 상기 비정질실리콘층(16a)을 평탄화시킨 후 열처리공정을 실시하여 상기 비정질실리콘층(16a)을 고상결정화(solid phase crystallization, SPC)시켜 제2단결정실리콘층(16b)으로 형성한다.
이때, 상기 고상결정화 공정은 퍼니스 어닐링(furnace annealing) 또는 레이저 어닐링(laser annealing) 또는 RTA(rapid thermal annealing)공정으로 실시할 수 있다. 그리고, 상기 고상결정화 공정은 상기 절연막패턴(12b)으로 노출되는 상기 제1단결정실리콘층(10)을 씨드로 하여 상기 비정질실리콘층(16a)을 단결정실리콘층으로 된 제2단결정실리콘층(16b)을 형성하는 것이다. (도 1c 참조)
그 다음, 상기 제2단결정실리콘층(16b) 상부에 상기 제2단결정실리콘층(16b)을 부분적으로 절연시키기 위하여 절연될 부분을 노출시키는 제2감광막패턴(18)을 형성한다.
그리고, 상기 제2감광막패턴(18)을 이온주입마스크로 사용하여 노출되는 상기 제2단결정실리콘층(16b)에 O2이온을 이온주입한다.
다음, 상기 제2감광막패턴(18)을 제거하고, 열처리공정을 실시하여 상기 이온주입된 제2단결정실리콘층(16b)을 산화막(16c)으로 형성한다. (도 1d, 도 1e 참조)
그 다음, 상기 산화막(16c)과 제2단결정실리콘층(16b)을 패터닝하여 상기 제1단결정실리콘층(10)으로부터 분리된 산화막(16c) 패턴과 상기 제1단결정실리콘층(10)과 연결된 활성영역(16d)을 형성한다. (도 1f 참조)
도 2a 내지 도 2k 는 본 발명의 제2실시예에 따른 SOI기판 제조방법을 도시한 단면도이다.
먼저, 씨드 웨이퍼인 제1단결정실리콘층(20) 상부에 하드마스크로 사용될 제1절연막(22)을 소정 두께 형성하고, 상기 제1절연막(22) 상부에 패턴으로 예정되는 부분을 보호하는 제1감광막패턴(24)을 형성한다. (도 2a 참조)
다음, 상기 제1감광막패턴(24)을 식각마스크로 상기 제1절연막(22)을 식각하여 제1절연막(22)패턴을 형성하고, 상기 제1감광막패턴(24)을 제거한다.
그 다음, 상기 제1절연막(22)패턴을 식각마스크로 상기 제1단결정실리콘층(20)을 소정 두께 식각하여 ⓧ부분과 같은 돌출된 기둥을 형성하고, 상기 제1절연막(22)패턴을 제거한다. (도 2b 참조)
다음, 전체표면 상부에 제2절연막(26a)을 형성하고, 상기 제2절연막(26a)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 상기 제1단결정실리콘층(20)의 돌출된 기둥을 노출시키는 제2절연막패턴(26b)을 형성한다. 이때, 상기 CMP공정 대신 Ar 스퍼터방법 등을 이용한 건식식각방법 또는 HF 용액을 이용한 습식식각방법 또는 희생산화공정으로 실시할 수 있다. (도 2c, 도 2d 참조)
그 다음, 전체표면 상부에 비정질실리콘층(도시안됨)을 증착하고 평탄화시킨 후 열처리공정을 실시하여 상기 비정질실리콘층을 고상결정화시켜 제2단결정실리콘층(28)으로 형성한다. 이때, 상기 비정질실리콘층을 형성하기 전에 세정공정을 실시하여 상기 제1단결정실리콘층(20)과 비정질실리콘층의 접촉 계면 특성을 향상시킨다. 그리고, 상기 고상결정화 공정은 상기 제2절연막패턴(26b)을 통해 노출되는 상기 제1단결정실리콘층(20)을 씨드(seed)로 하여 상기 비정질실리콘층을 제2단결정실리콘층(28a)으로 형성하는 것이다. (도 2e 참조)
다음, 상기 제2단결정실리콘층(28a) 상부에 상기 제1단결정실리콘층(20)과 부분적으로 절연될 부분을 보호하는 제2감광막패턴(30)을 형성한다. (도 2f 참조)
그 다음, 상기 제2감광막패턴(30)을 식각마스크로 상기 제2단결정실리콘층(28a)을 식각하여 제2단결정실리콘층패턴(28b)을 형성한다.
다음, 상기 제2감광막패턴(30)을 제거하고, 상기 제2절연막패턴(26b)을 제거하여 상기 제1단결정실리콘층(20)과 제2단결정실리콘층패턴(28b)을 노출시킨다. (도 2h 참조)
그 다음, 열산화공정을 실시하여 상기 제1단결정실리콘층(20)과 제2단결정실리콘층패턴(28b)의 표면에 열산화막(32)을 형성시키되, 상기 제1단결정실리콘층(20)에 형성된 기둥이 상기 제2단결정실리콘층패턴(28b)과 절연될 때까지 열산화공정을 실시한다. (도 2i 참조)
다음, 전체표면 상부에 제3절연막(34)을 형성한다. (도 2j 참조)
그 다음, 상기 제3절연막(34)을 화학적 기계적 연마방법으로 제거하여 상기 제2단결정실리콘층패턴(28b)을 노출시킨다. (도 2k 참조)
또 다른 실시예로서 제1실시예의 도 1a 내지 도 1c 의 공정을 실시한 다음, 제2실시예의 도 2f 내지 도 2k 의 공정을 실시할 수도 있고, 제 2실시예의 도 2a 내지 도 2e 의 공정을 실시한 다음, 도 1d 내지 도 1f 의 공정을 실시하여 하여 하부 단결정실리콘층과 부분적으로 절연된 SOI기판을 형성할 수도 있다.
상기한 바와 같이 본 발명에 따른 SOI기판 제조방법은, 씨드 웨이퍼로 단결정실리콘층을 사용하고, 그 상부에 비정질실리콘층을 형성하되, 그 상기 단결정실리콘층과 비정질실리콘층 사이에 절연막패턴을 개재시켜 상기 단결정실리콘층과 비정질실리콘층을 부분적으로 연결시킨 후 열처리공정을 실시하여 상기 비정질실리콘층을 고상결정화시켜 단결정실리콘층을 형성하고, O2 이온주입공정 또는 산화공정에 의해 씨드 웨이퍼인 단결정실리콘층으로부터 부분적으로 절연시킴으로써 기생용량을 감소시켜 안정적인 소자동작을 가능하게 하고, 공정을 단순화하며 초미세패턴의 집적회로 제작을 가능하게 한다. 또한, 상기와 같은 방법을 여러 번 반복하여 사용함으로써 3차원구조의 고밀도 회로 설계 및 제작을 가능하게 하는 이점이 있다.

Claims (12)

  1. 제1단결정실리콘층 상부에 소정 거리 이격되어 홈이 구비되어 있는 절연막패턴을 형성하는 공정과,
    전체표면 상부에 비정질실리콘층을 형성하되, 상기 홈을 통하여 상기 제1단결정실리콘층과 연결되도록 형성하는 공정과,
    상기 구조를 제1열처리하여 상기 비정질실리콘층을 고상결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
    상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 이온주입마스크로 상기 제2단결정실리콘층에 O2 이온을 주입하는 공정과,
    상기 감광막패턴을 제거하는 공정과,
    상기 구조를 제2열처리하여 상기 이온주입된 부분을 산화막을 형성함으로써 상기 제1단결정실리콘층과 절연시키는 공정을 포함하는 SOI기판 제조방법.
  2. 제 1 항에 있어서,
    상기 제1열처리공정은 퍼니스 어닐링, 레이저 어닐링 또는 RTA(rapid thermal annealing)방법으로 실시하는 것을 특징으로 하는 SOI 기판 제조방법.
  3. 제1단결정실리콘층 상부에 소정 거리 이격되어 홈이 구비되어 있는 제1절연막패턴을 형성하는 공정과,
    전체표면 상부에 비정질실리콘층을 형성하되, 상기 홈을 통하여 상기 제1단결정실리콘층과 연결되도록 형성하는 공정과,
    상기 구조를 열처리하여 상기 비정질실리콘층을 결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
    상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 식각마스크로 상기 제2단결정실리콘층을 식각하여 상기 제1단결정실리콘층과 연결되는 제2단결정실리콘층패턴을 형성하는 공정과,
    상기 감광막패턴을 제거한 다음, 상기 제1절연막패턴을 제거하여 상기 제1단결정실리콘층과 제2단결정실리콘층패턴을 노출시키는 공정과,
    상기 구조를 열산화시켜 상기 제2단결정실리콘층패턴과 제1단결정실리콘층의 표면에 열산화막을 형성함으로써 상기 제2단결정실리콘층패턴을 제1단결정실리콘층으로부터 절연시키는 공정과,
    전체표면 상부에 제2절연막을 형성하는 공정과,
    상기 제2절연막을 식각하여 상기 제2단결정실리콘층을 노출시키는 공정을 포함하는 SOI기판 제조방법.
  4. 제 3 항에 있어서,
    상기 제1열처리공정은 퍼니스 어닐링, 레이저 어닐링 또는 RTA(rapid thermal annealing) 방법으로 실시하는 것을 특징으로 하는 SOI 기판 제조방법.
  5. 표면에 부분적으로 돌출된 기둥형상을 갖는 제1단결정실리콘층 상부에 절연막을 형성하는 공정과,
    상기 절연막을 평탄화시켜 상기 제1단결정실리콘층 표면의 기둥형상을 노출시키는 공정과,
    전체표면 상부에 비정질실리콘층을 형성하되, 상기 기둥형상을 통하여 상기 제1단결정실리콘층과 연결시키는 공정과,
    상기 구조를 열처리하여 상기 비정질실리콘층을 결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
    상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 이온주입마스크로 상기 제2단결정실리콘층에 O2 이온을 주입하는 공정과,
    상기 감광막패턴을 제거하는 공정과,
    상기 구조를 열처리하여 상기 이온주입된 부분을 산화막을 형성함으로써 상기 제1단결정실리콘층과 절연시키는 공정을 포함하는 SOI기판 제조방법.
  6. 제 5 항에 있어서,
    상기 제1열처리공정은 퍼니스 어닐링, 레이저 어닐링 또는 RTA(rapid thermal annealing) 방법으로 실시하는 것을 특징으로 하는 SOI기판 제조방법.
  7. 제 5 항에 있어서,
    상기 제1절연막은 화학적 기계적 연마, 건식식각, 습식식각 또는 희생산화공정으로 평탄화시키는 것을 특징으로 하는 SOI기판 제조방법.
  8. 제 5 항에 있어서,
    상기 비정질실리콘층을 형성하기 전에 세정공정을 실시하는 것을 특징으로 하는 SOI기판 제조방법.
  9. 표면에 부분적으로 돌출된 기둥형상을 갖는 제1단결정실리콘층 상부에 제1절연막을 형성하는 공정과,
    상기 제1절연막을 평탄화시켜 상기 제1단결정실리콘층 표면의 기둥형상을 노출시키는 공정과,
    전체표면 상부에 비정질실리콘층을 형성하되, 상기 기둥형상을 통하여 상기 제1단결정실리콘층과 연결시키는 공정과,
    상기 구조를 열처리하여 상기 비정질실리콘층을 결정화시킴으로써 제2단결정실리콘층으로 형성하는 공정과,
    상기 제2단결정실리콘층 상부에 상기 제1단결정실리콘층과 부분적으로 절연시킬 부분을 노출시키는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 식각마스크로 상기 제2단결정실리콘층을 식각하여 상기 제1단결정실리콘층과 연결되는 제2단결정실리콘층패턴을 형성하는 공정과,
    상기 감광막패턴을 제거한 다음, 상기 제1절연막패턴을 제거하여 상기 제1단결정실리콘층과 제2단결정실리콘층패턴을 노출시키는 공정과,
    상기 구조를 열산화시켜 상기 제2단결정실리콘층패턴과 제1단결정실리콘층의 표면에 열산화막을 형성함으로써 상기 제2단결정실리콘층패턴을 제1단결정실리콘층으로부터 절연시키는 공정과,
    전체표면 상부에 제2절연막을 형성하는 공정과,
    상기 제2절연막을 식각하여 상기 제2단결정실리콘층을 노출시키는 공정을 포함하는 SOI기판 제조방법.
  10. 제 9 항에 있어서,
    상기 제1열처리공정은 퍼니스 어닐링, 레이저 어닐링 또는 RTA(rapid thermal annealing) 방법으로 실시하는 것을 특징으로 하는 SOI기판 제조방법.
  11. 제 9 항에 있어서,
    상기 제1절연막은 화학적 기계적 연마, 건식식각, 습식식각 또는 희생산화공정으로 평탄화시키는 것을 특징으로 하는 SOI기판 제조방법.
  12. 제 9 항에 있어서,
    상기 비정질실리콘층을 형성하기 전에 세정공정을 실시하는 것을 특징으로 하는 SOI기판 제조방법.
KR1020000034898A 2000-06-23 2000-06-23 에스.오.아이.기판 제조방법 KR100647364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000034898A KR100647364B1 (ko) 2000-06-23 2000-06-23 에스.오.아이.기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000034898A KR100647364B1 (ko) 2000-06-23 2000-06-23 에스.오.아이.기판 제조방법

Publications (2)

Publication Number Publication Date
KR20020001016A KR20020001016A (ko) 2002-01-09
KR100647364B1 true KR100647364B1 (ko) 2006-11-17

Family

ID=19673543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034898A KR100647364B1 (ko) 2000-06-23 2000-06-23 에스.오.아이.기판 제조방법

Country Status (1)

Country Link
KR (1) KR100647364B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021221849A1 (en) * 2020-05-01 2021-11-04 Tokyo Electron Limited High performance multi-dimensional device and logic integration

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627033B1 (ko) * 2006-03-16 2006-09-25 주식회사 태경이엔지 살수차용 방수포
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
US9935126B2 (en) 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
KR101896639B1 (ko) * 2016-06-07 2018-09-07 성균관대학교산학협력단 반도체층 형성방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417421A (en) * 1987-06-15 1989-01-20 Delco Electronics Corp Method of building up wafer on insulation
JPH02105517A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体装置の製造方法
JPH02224323A (ja) * 1989-02-27 1990-09-06 Fuji Electric Co Ltd 厚膜ｓｏｉ基板の製造方法
JPH08250421A (ja) * 1995-03-10 1996-09-27 Canon Inc 半導体基板の製造方法および半導体基板
KR20010036815A (ko) * 1999-10-12 2001-05-07 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417421A (en) * 1987-06-15 1989-01-20 Delco Electronics Corp Method of building up wafer on insulation
JPH02105517A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体装置の製造方法
JPH02224323A (ja) * 1989-02-27 1990-09-06 Fuji Electric Co Ltd 厚膜ｓｏｉ基板の製造方法
JPH08250421A (ja) * 1995-03-10 1996-09-27 Canon Inc 半導体基板の製造方法および半導体基板
KR20010036815A (ko) * 1999-10-12 2001-05-07 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021221849A1 (en) * 2020-05-01 2021-11-04 Tokyo Electron Limited High performance multi-dimensional device and logic integration
US11521972B2 (en) 2020-05-01 2022-12-06 Tokyo Electron Limited High performance multi-dimensional device and logic integration

Also Published As

Publication number Publication date
KR20020001016A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
KR100268121B1 (ko) 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법
US6174784B1 (en) Technique for producing small islands of silicon on insulator
US6291858B1 (en) Multistack 3-dimensional high density semiconductor device and method for fabrication
TW201411810A (zh) 薄膜型塊體聲波共振器之ｃｍｏｓ製作
KR100727525B1 (ko) 반도체장치의 제조방법, 및 반도체장치
US7875960B2 (en) Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates
KR19980028455A (ko) 모스 트랜지스터와 그를 포함한 반도체 메모리 장치 및 제조방법
JP2001144175A (ja) 半導体装置及びその製造方法
JP3413516B2 (ja) 半導体素子の製造方法
US6674128B1 (en) Semiconductor-on-insulator device with thermoelectric cooler on surface
KR100647364B1 (ko) 에스.오.아이.기판 제조방법
KR100609536B1 (ko) 반도체소자의 제조방법
KR100248811B1 (ko) 반도체 소자 제조 방법
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
US20080138960A1 (en) Method of manufacturing a stack-type semiconductor device
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR100195232B1 (ko) 실리콘-온 인슐레이터 웨이퍼 제작방법
KR100596752B1 (ko) 고전압소자의 형성방법
JP4570204B2 (ja) 半導体装置の製造方法
KR0161852B1 (ko) 반도체소자의 제조방법
US7488666B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JPH03177072A (ja) 半導体装置及びその製造方法
JPH11261003A (ja) 半導体装置及びその製造方法
JP2000124326A (ja) 集積回路の形成方法
KR20010056788A (ko) 에스오아이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee