KR100639449B1 - 반도체 장치 및 반도체 장치 제조 방법 - Google Patents

반도체 장치 및 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100639449B1
KR100639449B1 KR1020047017341A KR20047017341A KR100639449B1 KR 100639449 B1 KR100639449 B1 KR 100639449B1 KR 1020047017341 A KR1020047017341 A KR 1020047017341A KR 20047017341 A KR20047017341 A KR 20047017341A KR 100639449 B1 KR100639449 B1 KR 100639449B1
Authority
KR
South Korea
Prior art keywords
semiconductor
particles
cluster
path
organic
Prior art date
Application number
KR1020047017341A
Other languages
English (en)
Other versions
KR20040104653A (ko
Inventor
할리크마르쿠스
클라우크하겐
슈미트군테르
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040104653A publication Critical patent/KR20040104653A/ko
Application granted granted Critical
Publication of KR100639449B1 publication Critical patent/KR100639449B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 반도체 물질로 형성된 반도체 경로를 갖는 반도체 장치에 관한 것이다. 반도체 입자 또는 반도체 클러스터가 유기 반도체 물질내에 임의적으로 분포된다. 또한, 반도체 입자 및/또는 반도체 클러스터는 링커 분자에 의해 연결될 수 있다. 유기 반도체 물질에 반도체 입자를 추가함으로써, 예를 들면, 이러한 본질의 반도체 경로를 포함하는 전계 효과 트랜지스터의 전기적 속성을 향상시킬 수 있다.

Description

반도체 장치 및 반도체 장치 제조 방법{SILICON PARTICLES USED AS ADDITIVES FOR IMPROVING THE CHARGE CARRIER MOBILITY IN ORGANIC SEMICONDUCTORS}
본 발명은 유기 반도체 물질로 형성된 반도체 경로를 갖는 반도체 장치 및 반도체 장치를 제조하는 방법에 관한 것이다.
반도체 칩은 광범위한 기술적 응용 분야에서 널리 이용되고 있다. 그러나, 반도체 칩은 여전히 제조가 매우 복잡하고 비용이 많이 소요된다. 실리콘 기판은 매우 얇은 층 두께로 박형화되어 플렉시블하게 될 수 있지만, 이들 방법은 비용이 많이 소요되므로, 플렉시블 또는 만곡한 마이크로칩은 고비용을 수용할 수 있는 응용 분야인 경우에만 적합하다. 유기 반도체를 이용함으로써, 플렉시블 기판상에 마이크로전자 반도체 회로를 저비용으로 제조할 수 있게 된다. 그러한 응용의 일례로는, 액정 스크린을 위해 집적된 제어 요소를 갖는 박막이 있다. 또다른 응용으로는, 예를 들어, 제품에 대한 정보가 태그로서 알려진 것에 저장되는 트랜스폰더(transponder) 기술이 있다.
유기 반도체는 쉽게 액세스가능하며, 예를 들면, 프린팅 프로세스를 이용하여 용이하게 패터닝될 수 있다. 그러나, 이러한 유형의 유기 반도체를 이용하는 것은, 유기 폴리머 반도체내의 전하 캐리어의 낮은 이동도(mobility)에 의해, 현재에도 여전히 제한을 받고 있다. 그러한 이동도는 현재 많아야 1 내지 2 cm2/Vs이다. 트랜지스터, 그리고 전자 회로의 최대 동작 주파수는 전하 캐리어의 이동도에 의해 제한된다. TFT 능동 매트릭스 디스플레이 생산시에 드라이버 응용에 대해 10-1 cm2/Vs 정도 크기의 이동도이면 충분하지만, 지금까지는 유기 반도체가 무선 주파수 응용에 대해 적절하다고 입증되지 않았다. 기술적인 이유로 인해, 정보(RF ID 시스템)의 무선 송신은 소정의 최소 주파수 이상에서만 발생될 수 있다. 전자기 교류 필드로부터 에너지를 직접 공급받고, 따라서 그 자신의 어떠한 전압도 생성하지 않는 시스템에서, 125 kHz 또는 13.56 MHz의 캐리어 주파수가 널리 사용되고 있다. 이러한 유형의 시스템은, 예를 들면, 스마트카드, 식별 태그 또는 전자 우표에서 품목을 식별 또는 라벨링하는데 이용된다.
반도전성 분자, 예를 들면, 펜타신(pentacene) 또는 올리고디오펜(oligothiophenes)이 순서화된 방식으로 가급적 더 증착될 수 있는 프로세스가 개발되어, 유기 반도체에서의 전하 캐리어 전송을 향상시켰다. 이것은, 예를 들면, 진공 승화(vacuum sublimation)에 의해 가능하다. 유기 반도체를 적절하게 증착함으로써, 반도체 물질의 결정도(crystallinity)가 향상된다. 분자 또는 사이드 체인(side chains) 사이의 향상된 π-π중첩은 전차 캐리어 전송에 대한 에너지 장 벽이 감소될 수 있도록 한다. 액체 또는 기체 상태로부터 유기 반도체의 증착 동안 반도체 분자 유닛을 벌크 그룹(bulky group)으로 대체함으로써, 액정 속성을 갖는 영역을 생성할 수 있다. 더욱이, 비대칭 모노머를 이용함으로써 폴리머에서 가급적 높은 레지오레귤러리티(regioregularity)가 달성되는 합성 방법이 개발되었다.
많은 유기 반도체 물질의 전기 도전성은, 무기 반도체에서와 같이, 적절한 도펀트의 도입에 의해 증가될 수 있다. 그러나, 도핑 동안 위치적인 선택성을 달성하는 데에는 문제점이 있다. 유기 반도체에서, 도펀트는 특정 위치에 제한되지 않으며, 물질내에서 자유롭게 이동할 수 있다. 도핑 프로세스가 원래 정의된 영역, 예를 들면, 소스 및 드레인 컨택트 주변에 제한될 수 있다고 해도, 차후에 도펀트는 트랜지스터를 동작시키기 위해 소스 및 드레인 컨택트 사이에 인가되는 전계의 영향하에 전체 반도체 층을 통해 마이그레이션(migration)한다.
전기적 반도전성 폴리머는, 예를 들면, 전계 효과 트랜지스터 또는 전계 효과를 기반으로 하는 전자 구성 요소에서 이용된다. 이러한 유형의 구성에 대해서는, 예를 들면, M. G. Kane, J. Campi, M. S. Hammond, F. P. Cuomo, B. Greening, C. D. Sheraw, J. A. Nichols, D. J. Gundlach, J. R. Huang, C. C. Kuo, L. Jia, H. Klauk, T. M. Jackson, IEEE Electron Device Letters, Vol. 21, No. 11(2000), 534 또는 D. J. Gundlach, H. Klauk, C. D. Sheraw, C. C. Kuo, J. R. Huang, T. N. Jackson, 1999 International Electron Devices Meeting, December 1999 에 기술되어 있다.
전계 효과 트랜지스터 또는 유사한 전자 구성 요소에서 사용될 유기 폴리머의 경우, 전계가 인가되지 않을 때 폴리머가 절연체처럼 작용할 필요가 있고, 그것은 전계의 영향하에서 반도체 속성 또는 도전 채널을 형성한다. 예를 들면, 폴리페닐렌(polyphenylenes) 또는 나프탈렌(naphthalene) 유도체가 그러한 속성을 갖는다. 그러나, 그들은 불용해성(insolubility)으로 인해, 처리가능하지 않은데, 즉 그들 화합물은 전계 효과 트랜지스터를 생성하는데 사용될 수 없다.
따라서, 본 발명의 목적은 생성이 용이한 유기 반도체 물질로 형성된 반도체 경로를 갖는 반도체 장치를 제공하는 것으로서, 유기 반도체의 전기적 속성, 특히 전기적 도전성이 향상되는 반도체 장치를 제공하는 것이다.
그러한 목적은 반도체 입자 및/또는 반도체 클러스터가 반도체 경로를 따라 유기 반도체 물질내에 존재하는, 유기 반도체 물질로 형성된 반도체 경로를 갖는 반도체 장치에 의해 달성된다.
유기 반도체 물질에 반도체 입자 및/또는 반도체 클러스터를 제공함으로써, 대응하는 순수 유기 반도체에 비해 전하 캐리어의 이동도가 크게 증가될 수 있다. 유기 반도체 물질의 도전성은 유기 반도체 물질내의 반도체 입자 및/또는 반도체 클러스터의 레벨 및 반도체 입자 및/또는 반도체 클러스터가 구성하는 물질에 의존한다. 상이한 물질로 형성된 반도체 입자 및/또는 반도체 클러스터가 반도체 경로에 제공된다면, 구성 요소 비율의 혼합에 의해 도전성이 또한 영향을 받게 된다. 이러한 방식으로, 반도체 경로의 전기적 도전성이 소정의 원하는 레벨로 설정될 수 있다. 그 결과, 예로써, 트랜지스터의 임계 전압 및 스위치 오프(switch-off) 성능이 영향을 받을 수 있고/있거나, 트랜지스터의 임계 전압 및 스위치 오프 성능이, 사용된 반도체 입자 및/또는 반도체 클러스터의 유형 및 양에 의해 조절될 수 있다.
반도체 경로라는 용어는 유기 반도체 물질로 이루어지는, 두 컨택트 사이의 도전 경로를 의미한다. 전하 캐리어, 전자 또는 홀이 제 1 컨택트에서 반도체 경로내로 주입되어, 반도체 경로를 통해 이동하며, 제 2 컨택트에서 도체 경로로부터 다시 추출된다. 본 발명에 있어서, 반도체 경로를 따라서 라는 것은 제 1 컨택트로부터 제 2 컨택트로 전하 캐리어가 이동하는 방향 또는 경로를 의미한다.
반도체 입자라는 용어는 반도체 물질, 바람직하게는 무기 반도체 물질을 구성하는 개별적인 입자를 의미하는 것으로서 이해된다. 입자는 본질적으로 소정의 원하는 형태, 즉 구, 판 또는 막대의 형태로 존재할 수 있다. 입자의 직경은 바람직하게 2 nm 내지 100 ㎛이고, 바람직하게 2 내지 100 nm이다. 반도체 입자는 개별적인 입자의 형태로 존재하거나, 또는 복수의 입자를 포함하는 덩어리를 형성할 수 있다.
반도체 클러스터는 적어도 3개의 금속 원자를 갖되, 각각의 금속 원자는 금속간 결합(metal-metal bond)에 의해 적어도 2개의 다른 금속 원자에 화학적으로 연결되는 화합물로서 이해된다. 반도체 클러스터의 금속들은 동일하거나 상이할 수 있다. 금속은 리간드(ligand), 예를 들면, 카보닐(carbonyl) 또는 사이클로펜타디닐(cyclopentadienyl) 그룹에 의해 그들의 자유 공동 배치 장소(free co- ordination sites)에서 안정화될 수 있다. 반도체 클러스터에 사용된 금속은, 바람직하게 전이 그룹, 예를 들면, Ru, Co, Rh, Pt, Au, Pd 또는 Fe로부터의 요소일 수 있다.
반도체 입자가 구성하는, 사용된 반도체는 Si 및 Ge와 같은 주기 시스템의 그룹 Ⅳ로부터의 요소적인 반도체, GaAs 또는 InP와 같은 Ⅲ/Ⅴ 반도체, 산소, 황(sulphur), 셀레늄(selenium) 또는 텔루르(tellurium)를 갖는 카드뮴 또는 아연의 화합물인 Ⅱb/Ⅵ 반도체, CuCl과 같은 Ib-Ⅶ 반도체, 예를 들면, S, Se, Te 및 P의 소정의 변형과 같은 다른 반도체 또는 Cu2O, TiO2, GaSe와 같은 화합물로 제조된 반도체일 수 있다. 반도체 물질의 도전성은, 예를 들면, p-Si 또는 n-Si를 얻기 위해, 적절한 도핑에 의해 영향을 받을 수 있다.
마이크로 입자 및 나노 입자의 속성 및 합성에 관한 세부 내용은, 예를 들면, A. F. Hollemann, E. Wiberg, N. Wiberg, Lehrbuch der anorganischen Chemie [Textbook of Inorganic Chemistry], Walter de Gruyter Verlag, Berlin, 1985, page 767 또는 J. H. Fendler, Nanoparticles and Nanostructure Films - Preparation, Characterisation and Application, Wiley-VCA, 1998에 기술되어 있다.
사용된 유기 반도체 물질은 본질적으로, 반도체 속성을 갖는 소정의 유기 물질일 수 있다. 적절한 화합물의 예로는, 안트라센(anthracene), 테트라센(tetracene) 또는 펜타센(pentacene)과 같은 농축 방향제(condensed aromatics), 폴리페닐렌(polyphenylene) 또는 폴리나프탈렌(polynaphthalene) 유도체와 같은 중합 방향 화합물(polymeric aromatic compounds), 폴리디오펜, 예를 들면, 폴리-3-헥실디오펜-2,5-다일(poly-3-hexylthiophene-2,5-diyl)계의 반도전성 화합물, 또는 폴리비닐디오펜(polyvinylthiophene) 또는 폴리아닐린(polyaniline)계의 반도전성 화합물이 있다. 열거된 화합물 이외에, 다른 유기 반도체 화합물을 사용할 수도 있다. 유기 반도체 물질은, 예를 들면, 캠포술포닉 산(camphorsulphonic acid) 또는 폴리스티렌술포닉 산(polystyrenesulphonic acid)으로 도핑될 수 있다.
본 발명에 따른 반도체 장치의 반도체 경로를 생성하는데 사용된 물질은 쉽게 액세스가능하며, 몇몇 경우에는 상업적 공급자로부터 구입할 수도 있다. 일반적으로, 유기 반도체 물질 또는 유기 반도체 물질의 생성을 위한 프리커서(precursor)는 유기 용매(solvent)에 쉽게 용해된다. 또한, 반도체 입자 또는 반도체 클러스터로부터 용액(solution) 또는 부유액(suspension)을 생성할 수 있다. 용매에서의 그들의 가용성 또는 분산성(dispersability)을 향상시키기 위해, 반도체 입자는, 예를 들면, 대응하는 그룹에 의해 나노 입자의 표면에 공동 배치 결합되는 비극성 알킬 체인(nonpolar alkyl chain)에 의해 표면 변형(surface-modified)될 수도 있다. 따라서, 반도체 경로, 유기 반도체 및 반도체 입자 및/또는 반도체 클러스터의 구성 요소는 용해된 형태로 제공되거나 또는 부유액으로서 제공되어, 액체 형태로 기판에 도포될 수 있다. 이러한 방식으로, 본 발명에 따른 반도체 장치의 반도체 경로는, 예를 들면, 반도체 요소를 용이하고 저비용으로 생성할 수 있도록 하는 단순한 프린팅 프로세스에 의해 생성될 수 있다.
컨택트의 영역에서, 반도체 입자 및/또는 반도체 클러스터는 컨택트 저항을 크게 감소시킨다. 입자 물질 및 컨택트의 물질이 전하 캐리어에 대해 상이한 동작 기능을 갖는다면, 한편으로는 입자와 다른 한편으로는 컨택트의 물질 사이의 컨택트 표면에서 비대칭 전하 캐리어 확산 프로세스가 발생된다. 두 물질에서의 높은 전기적 도전성을 고려하면, 형성하는 컨택트 물질과 입자 사이의 인터페이스 전위가 매우 짧은 거리, 즉, 수 x 10-10m에 대해 보상된다. 이것은 입자와 컨택트 물질 사이에 대략 107 내지 5 x 107 V/cm 크기 정도의 높은 전계 세기를 초래하게 된다. 이러한 전계는 반도체와 컨택트 물질 사이의 전이에서 형성되는 필드에 겹쳐진다. 증가된 전계 세기는 컨택트 표면에 보다 좁은 전위 장벽을 초래하고, 따라서 터널링 가능성을 증가시키거나, 반도체와 컨택트 물질 사이의 터널링 전류를 증가시킨다. 증가된 터널링 전류는 컨택트 저항의 감소에 대응한다. 컨택트 표면에서의 전계 세기의 증가는 입자 물질의 일 함수와 컨택트 물질의 일 함수 사이의 차이가 발생함에 따라 더욱 분명해진다.
바람직하게, 반도체 입자 및/또는 반도체 클러스터는 유기 반도체 물질의 용적(volume)내에 임의적으로 분포된다. 이러한 실시예에서, 반도체 입자 및/또는 반도체 클러스터는 유기 반도체 물질 전체를 통해 균일하게 분포된다. 이것을 목적으로, 반도체 경로를 생성하기 위해, 예로써 유기 반도체 물질 및 반도체 입자 또는 반도체 클러스터는 공통 용매내에 분해되고, 기판에 접합적으로 도포될 수 있다. 그러나, 분리된 용액 또는 부유액에 유기 반도체 물질 및 반도체 입자 또는 반도체 클러스터를 제공하거나, 또는 반도체 경로의 생성 동안 기판에 동시에 도포될 용액을 제공할 수도 있다. 용매가 증발된 후에, 반도체 입자 및/또는 반도체 클러스터가 유기 반도체 물질에 고정되고, 전계의 영향하에서 반도체 입자 또는 반도체 클러스터의 마이그레이션이 더 이상 존재하지 않는다.
다른 실시예에 따르면, 반도체 입자 및/또는 반도체 클러스터는 유기 반도체 물질로 형성된 반도체 경로를 따라 한 표면에 실질적으로 배열된다. 이러한 경우, 반도체 경로는 우선 처음에 반도체 입자 또는 반도체 클러스터의 층이 기판에 도포된 후, 유기 반도체 물질의 층이 반도체 입자 또는 반도체 클러스터의 층에 도포되는 방법으로 생성될 수 있다. 그러나, 그러한 절차는 역순으로 발생될 수도 있으며, 그러한 경우, 우선 처음에 유기 반도체 물질의 층이 기판상에 생성된 후, 반도체 입자 또는 반도체 클러스터가 유기 반도체 물질의 기판으로부터 반대측상의 덮이지 않은 표면상에 증착된다. 바람직하게, 반도체 입자 또는 반도체 클러스터는 제 1 또는 제 2 컨택트와 유기 반도체 물질 사이의 컨택트 표면이 반도체 입자 또는 반도체 클러스터에 의해 또한 덮이는 방식으로 배열된다. 따라서, 반도체 입자 및/또는 반도체 클러스터가 배열되는 표면은 일반적으로 제 1 컨택트와 제 2 컨택트 사이에서 연장된다.
바람직한 실시예에서, 반도체 입자 및/또는 반도체 클러스터는 링커 분자에 의해 결합된다. 링커 분자는 반도체 입자 또는 반도체 클러스터의 표면에 공동 배치 결합될 수 있는 적어도 2개의 그룹을 갖는 분자이다. 바람직하게, 링커 분자는 기능적인 그룹들 사이에 배열된 공액(conjugated) π-전자 시스템을 갖는다. 링커 분자는 유기 반도체 물질내의 또다른 도전 루트를 개방(open up)하여, 반도체 경로의 도전 속성이 더욱 향상되도록 한다. 더욱이, 링커 분자는 유기 반도체 물질내의 반도체 입자 또는 반도체 클러스터를 더 고정시킨다.
링커 분자는 공동 배치 결합에 의해 반도체 입자 또는 반도체 클러스터의 표면에 결합될 수 있으며, 그러한 목적을 위해, 링커 분자는 예로써 디올(thiol) 그룹 또는 아미노(amino) 그룹을 포함한다. 그러나, 링커 분자는 바람직하게, 공유 결합(covalent bond)에 의해 반도체 입자 및/또는 반도체 클러스터에 결합된다. 이러한 유형의 반도체 입자는 예를 들면, 염소 처리법(chlorination)에 의해 반도체 입자의 표면을 먼저 활성화한 후, 활성화된 반도체 입자를 적절한 리간드, 예를 들면, 디올, 알콜, 아민(amine) 또는 카바니온(carbanion)과 반응시킴으로써 얻어질 수 있다.
바람직하게, 반도체 입자 및/또는 반도체 클러스터는 분리된 위치에 배열되거나, 유기 반도체 물질내의 반도체 입자 및/또는 반도체 클러스터의 분리된 덩어지로서 배열된다. 나노 입자 및/또는 나노 클러스터, 혹은 나노 입자 또는 나노 클러스터의 덩어리 사이의 평균 공간은 넓은 범위내에서 선택될 수 있다. 예로써, 대략 0.1 nm 내지 5000 nm 범위내의 평균 공간이 적절하다.
반도체 경로의 반도체 속성은 유기 반도체 물질, 반도체 입자 및/또는 반도체 클러스터의 추가에 의해 변형되는 유기 반도체 물질의 전기적 도전 속성에 의해 실질적으로 결정된다. 따라서, 반도체 입자 및/또는 반도체 클러스터는 바람직하게, 반도체 경로의 50 용적율(% by volume) 미만을 형성하도록 선택된다.
바람직하게, 반도체 장치는 트랜지스터로서 설계된다. 이를 위해, 반도체 경로는 소스 전극, 드레인 전극 및 게이트 전극에 의해 보충되어 트랜지스터를 형성한다. 바람직하게, 컨택트를 위해 선택된 물질은 높은 도전성을 갖는 물질일 수 있다. 적절한 예로는, 예를 들면, 금, 티타늄(titanium) 또는 팔라듐(palladium)과 같은 전기 도전성 금속, 또는 예를 들면, 캠포술포닉 산으로 도핑된 폴리아닐린(polyaniline) 또는 폴리스티렌술포닉 산으로 도핑된 폴리(디옥시에틸렌)디오펜(poly(dioxyethylene)thiophene)과 같은 전기 도전성 폴리머를 포함할 수 있다. 컨택트 물질은 가급적 높은 도전성을 가져야 한다. 실리콘 2산화물, 알루미늄 산화물과 같은 표준 물질, 또는 폴리스티렌(polystyrene), 폴리에틸렌(polyethylene), 폴리에스터(polyester), 폴리우리탄(polyurethane), 폴리카보네이트(polycarbonate), 폴리아크릴레이트(polyacrylate), 폴리이미드(polyimide), 폴리에더(polyether), 폴리벤조아졸(polybenzoxazole)과 같은 절연 폴리머, 또는 이들 화합물의 혼합물을 이용하여 게이트 전극을 절연시킬 수 있다.
본 발명에 따른 반도체 요소는 쉽게 이용가능한 물질을 이용하여 저비용으로 제조될 수 있으며, 따라서, 마케팅 상품에 대한 라벨과 같은 고비용 압력을 격는 장치에 이용하기에 특히 적합하다.
따라서, 본 발명은 전술한 반도체 장치를 제조하는 방법에 관한 것으로서, 용매내의 유기 반도체 및 반도체 입자 및/또는 반도체 클러스터의 용액 또는 부유액이 생성되고, 용액이 기판에 도포되며, 용매가 증발되어, 반도체 경로를 얻고, 반도체 경로는 또다른 구성 요소에 의해 보충되어 반도체 요소를 형성한다.
본 발명에 따른 방법의 이러한 실시예에서, 반도체 입자 및/또는 반도체 클러스터는 반도체 경로의 유기 반도체내에 균일하게 분포된다. 유기 반도체 물질과 반도체 입자 또는 반도체 클러스터의 결합된 용액이 처음에 생성된 후, 기판에 도포될 수 있다. 그러나, 유기 반도체 물질과 반도체 입자 또는 반도체 클러스터의 분리된 용액 또는 부유액을 생성하고, 단지 기판상에만 이들 용액 또는 부유액의 공통 용액을 생성할 수도 있다. 따라서, 본 발명에 따른 방법의 이러한 실시예에서, 반도체 입자 또는 반도체 클러스터는 유기 반도체 물질의 용적내에 삽입된다.
전술한 반도체 장치를 제조하는 본 발명의 방법의 제 2 실시예에 따르면, 용매내의 유기 반도체의 제 1 용액이 생성되고, 용매내에 반도체 입자 및/또는 반도체 클러스터를 포함하는 제 2 용액 또는 부유액이 생성되어, 유기 반도체 물질과 반도체 입자 및/또는 반도체 클러스터의 분리된 용액이 이용되도록 한다. 본 발명에 따른 방법의 제 1 실시예에서와 같이, 두 용액 또는 부유액의 용매는 동일하거나 상이할 수 있다. 그 다음, 전술한 실시예에서와 같이, 기판이 제공되고, 적어도 제 1 층 및 제 2 층을 포함하는 층 스택이 기판상에 생성되며, 제 1 층 및 제 2 층 중 한 층이 제 1 용액으로부터 생성되고, 다른 층이 제 2 용액으로부터 생성되어, 반도체 경로가 얻어지도록 한다. 그 후, 본 발명에 따른 방법의 제 1 실시예에서와 같이, 반도체 경로가 또다른 구성 요소에 의해 보충되어 반도체 장치를 형성한다.
본 발명에 따른 반도체 장치의 제조시에 사용된 기판은, 예를 들면, 유리 또 는 석영으로 제조된 캐리어 또는 실리콘 웨이퍼와 같은 인플렉시블 기판일 수 있다. 그러나, 예를 들면, 폴리스티렌, 폴리에틸렌, 폴리에스터, 폴리우레탄, 폴리카보네이트, 폴리아크릴레이트, 폴리이미드, 폴리에더 또는 폴리벤조아졸 또는 종이로 제조된 플라스틱 필름과 같은 플렉시블 기판을 이용할 수 있다. 반도체 장치의 구성 요소는 예를 들면, 소스 전극, 드레인 전극 및 게이트 전극과 같은 기판상에 이미 규정될 수 있으며, 게이트 전극은 대응하는 게이트 유전체로 절연된다. 그 다음, 유기 반도체 물질 및 반도체 입자 및/또는 반도체 클러스터를 포함하는 용액 또는 용액들이 기판에 도포된다. 용액은, 예를 들면, 스피닝(spinning), 스프레잉(spraying), 딥 코팅(dip-coating) 프로세스 또는 바람직하게 프린팅 프로세스에 의해 도포될 수 있다. 반도체 입자의 층이 우선 처음에 기판상에 생성된다면, 이들 입자는 예를 들면, 기상 증착에 의해 증착될 수 있다. 본 발명에 따른 방법의 실시예에 따라, 유기 반도체 물질 및 반도체 입자 또는 반도체 클러스터가 기판에 함께 도포되거나, 또는 층 구조체를 형성하기 위해 연속적인 단계에서 도포될 수 있다. 층 구조체를 생성하기 위해, 유기 반도체 물질이 기판에 먼저 도포된 후, 반도체 입자 또는 반도체 클러스터의 층이 유기 반도체 물질의 층에 도포되거나, 또는 반도체 입자 또는 반도체 클러스터의 층이 기판상에 먼저 증착된 후, 유기 반도체 물질의 층이 반도체 입자 또는 반도체 클러스터의 층에 도포될 수 있다. 마지막으로, 예를 들면, 반도체 기판상에 규정 및 증착되는 층 또는 컨택트를 절연함으로써, 반도체 경로가 완료되어 반도체 요소를 형성한다. 그 다음, 상호접속에 의해 반도체 요소가 대응하는 회로내에 접속된다.
반도체 입자 및/또는 반도체 클러스터가 링커 분자에 의해 결합된다면, 링커 분자의 역할이 분리된 용액내에서 바람직하게 수행되어, 나노 입자 및 링커 분자가 공동 배치의 결과로서 기판상에 네트워크를 형성하고, 각 경우에 있어서 반도체 입자 및/또는 반도체 클러스터가 네트워크내에 브랜칭 포인트(branching point)를 형성한다. 그러나, 반도체 입자 및/또는 반도체 클러스터가 링커 분자와 먼저 반응하고, 반응물이 예를 들면, 부유액의 형태로 기판에 도포될 수 있다. 유기 반도체내에 배열된 반도체 입자는 링커 분자에 의해 완전하게 교차결합(crosslinked)될 필요는 없다. 또한, 단지 일부 반도체 입자가 링커 분자에 의해 교차결합되고, 자유 반도체 입자가 교차결합된 반도체 입자 이외에도 유기 반도체내에 배열될 수 있다.
나노 입자가 직접 도포되거나, 또는 입자 물질의 가용성 프리커스로부터 용액을 먼저 생성할 수 있고, 그러한 경우에만 나노 입자가 예를 들면, 응고(coagulation)에 의해 증착된 후에 생성될 수 있다.
반도체 입자 및/또는 반도체 클러스터가 겨우 부유될 수 있다면, 반도체 입자 및/또는 반도체 클러스터는 우선 처음에, 예를 들면, 대응하는 기능 그룹에 의해 반도체 입자 및/또는 반도체 클러스터의 표면에 공동 배치 결합되는 알킬 체인에 의해 표면 기능화될 수도 있다. 또한, 먼저 반도체 입자 및/또는 반도체 클러스터의 표면을 활성화한 후, 그들을 표면 기능화된 화합물과 반응시켜, 표면 기능화된 화합물이 반도체 입자 및/또는 반도체 클러스터에 공유 결합되도록 할 수 있다. 이러한 목적을 위해, 링커 분자와 함께, 전술한 바와 같은 동일 프로세스 및 물질을 이용할 수 있다.
이하, 첨부 도면을 참조하면서, 예를 통해, 본 발명을 보다 상세히 기술한다.
도 1은 반도체 입자가 유기 반도체 물질내에 임의적으로 분포되는, 본 발명에 따른 반도체 장치의 실시예를 도시한다.
도 2는 반도체 입자가 반도체 경로의 한 표면을 따라 배열되는, 본 발명에 따른 반도체 장치의 실시예를 도시한다.
도 3은 반도체 입자가 링커 분자에 의해 연결되는, 본 발명에 따른 반도체 장치의 실시예를 도시한다.
도 4는 유기 전계 효과 트랜지스터의 전류-전압 특성 곡선을 예시하는 그래프를 도시한다.
도 5는 유기 전계 효과 트랜지스터의 전류-전압 특성 곡선을 도시한다.
도 6은 다양한 전계 효과 트랜지스터에 대한 전하 캐리어 이동도를 예시하는 그래프를 도시한다.
도 1은 소스 전극(2)과 드레인 전극(3) 사이에 배열되는 반도체 경로를 포함하는 트랜지스터의 두 실시예를 도시한다. 전하 캐리어 채널의 형성은 유전체(5) 에 의해 반도체 경로(1) 또는 소스 전극(2) 및 드레인 전극(3)으로부터 절연되는 게이트 전극(4)의 필드에 의해 제어될 수 있다. 도 1a에 도시된 트랜지스터의 배열에 있어서, 반도체 경로(1)와 함께 소스 전극(2) 및 드레인 전극(3)은 유전체상에 직접 배열되는 반면, 도 1b의 배열에 있어서, 소스 전극(2) 및 드레인 전극(3)은 반도체 경로(1)의 층상에 최상부 전극으로서 배열된다. 반도체 경로(1)는 소스 전극(2)과 드레인 전극(3) 사이에 연속체(continuum)를 형성하는 유기 반도체 물질(6)로 이루어진다. 반도체 입자(7)는 반도체 물질(6)내에 삽입된다. 복수의 반도체 입자(7a 내지 7d)로 형성된 반도체 입자(7) 또는 덩어리는 서로 분리되어 배열된다. 반도체 입자(7)는 유기 반도체 물질(6) 또는 반도체 경로(1)의 용적내에 임의적으로 배열된다. 소스 전극(2) 또는 드레인 전극(3)과 유기 반도체 물질(6) 사이의 전하 캐리어의 전송에 대한 컨택트 저항은 소스 전극(2)의 표면(2a) 또는 드레인 전극(3)의 표면(3a)에 인접하여 배열된 반도체 입자(7f, 7g)에 의해 크게 감소될 수 있다.
도 2는 반도체 입자(7) 및 유기 반도체 물질(6)의 또다른 가능한 배열을 도시한다. 도 2a 및 2b에 도시된 트랜지스터의 구조는 도 1a 및 1b에서 기술된 구조에 대응한다. 도 2에 도시된 실시예에서, 반도체 입자(7)는 유기 반도체 물질(6)의 용적내에 임의적으로 분포되지 않고, 반도체 경로(1)의 한 표면(8)을 따라 분포된다. 도 2a에 도시된 실시예에 있어서, 표면(8)은 유기 반도체 물질(6)과 유전체(5) 사이의 인터페이스에 대응하고, 또한 소스 전극(2)과 반도체 경로(1) 또는 드레인 전극(3)과 반도체 경로(1) 사이에 형성되는 표면 섹션(2a, 3a)을 포함한 다. 반도체 입자(7)는 서로 이격된 채로, 이 표면을 따라 배열된다. 표면(2a, 3a)에 배열된 반도체 입자(7f, 7g)는 다시 한번 소스 전극(2)과 반도체 경로(1) 또는 반도체 경로(1)와 드레인 전극(3) 사이의 전하 캐리어의 전송에 대한 컨택트 저항을 감소시킬 수 있다. 도 2b에 도시된 트랜지스터의 실시예에서, 반도체 입자(7)는 유전체(5)로부터 반대측상에 있는 반도체 경로(1)의 표면(8)을 따라 배열된다. 본 실시예에서, 유기 반도체 물질(6)은 유전체(5)상에 먼저 증착되고, 유기 반도체 물질(6)의 층이 형성된 후에, 반도체 입자(7)가 이 층의 최상부측상에 증착된다. 마지막으로, 소스 전극(2) 및 드레인 전극(3)이 형성되고, 반도체 경로(1)가 보충되어 전계 효과 트랜지스터를 형성한다. 또한, 본 실시예에서, 반도체 입자(7f, 7g)가 컨택트 표면(2a, 3a)에 배열되어, 소스 전극(2)과 유기 반도체 물질(6) 또는 유기 반도체 물질(6)과 드레인 전극(3) 사이의 전하 전송을 감소시킨다.
도 3에 도시된 전계 효과 트랜지스터의 배열은 도 1a 및 1b에 도시된 배열에 대응한다. 또한, 이러한 경우, 반도체 입자(7)는 반도체 경로의 용적내에 임의적으로 분포된다. 그러나, 또한, 링커 분자(9)가 제공되어, 인접한 반도체 입자(7)들을 공유 결합시킨다. 반도체 입자(7) 및 링커 분자(9)는 연속적인 네트워크를 형성해서는 안된다.
예
상기 예에서 이용된 Si 입자는 이하의 참조 문헌 1 내지 3에 기술된 방법을 이용하여 생성되었다.
(1) Holleman, Wiberg, Lehrbuch der anorganischen Chemie [Textbook of Inorganic Chemistry], Walter de Gruyter Berlin, New York, 1995;
(2) M. Kauzlarich et al. J. Am. Chem Soc. 1996, 118, 1246f;
(3) U. Hilleringmann, Silizium-Halbleitertechnologie [Silicon Semiconductor Technology] B.G. Teubner Stuttgart, Leipzig, 1999.
예 1:
기체 상태의 수소 염화물에 의한 Si 마이크로 입자의 표면 활성화
10g의 분쇄된 Si(p 도핑됨, 1.8 Ω㎝, 결정(grain) 크기 < 5 ㎛)가 350oC에서 15분 동안 HCl과 반응한다. 그 후에, 30분의 코스에 걸쳐, 질소를 이용하여 실온으로 냉각한다. 활성화된 입자는 반응로내에서 즉각 반응되거나, 또는 비활성의 건조 용매(예를 들면, 디에틸 글리콜(diethyl glycol))에서 건조 아르곤 분위기하에서 저장될 수 있다.
수율 : 11g의 그레이 파우더(grey powder)
예 2:
기체 상태의 수소 염화물에 의한 Si 나노 입자의 표면 활성화
8g의 Si 나노 입자(결정 크기는 대략 50 nm)가 유체화 베드(fluidized-bed) 반응로내에서, 350oC의 온도로 15분 동안 HCl과 반응한다. 그 후에, 30분의 코스 에 걸쳐, 질소를 이용하여 실온으로 냉각한다. 활성화된 나노 입자는 반응로내에서 즉각 반응되거나, 또는 비활성의 건조 용매(예를 들면, 디에틸 글리콜)에서 건조 아르곤 분위기하에서 저장될 수 있다.
수율 : 10.5g의 브라운(brown) 파우더
예 3:
용액중의 실리콘 4염화물에 의한 Si 마이크로 입자의 표면 활성화
10.1g(0.36 몰)의 분쇄된 Si(n 도핑됨, 8.6 Ω㎝, 결정 크기 < 5 ㎛)가 300 ml의 디에틸 글리콜에서 부유되고, 환류 콘덴서(reflux condenser) 및 아르곤 퍼지(purge)가 제공된 라운드 바텀 플라스크 장치(round-bottomed flask apparatus)내의 61.2g(0.36 몰)의 실리콘 4염화물로 72 시간 동안 환류액으로 가열된다. 냉각 이후에, 용매 및 과도 SiCl4가 감소된 압력하에서 증류된다. 활성화된 입자는 비활성의 건조 용매(예를 들면, 디에틸 글리콜)에서 건조 아르곤 분위기하에서 저장될 수 있다.
예 4:
용액중의 실리콘 4염화물에 의한 실리콘 나노 입자의 표면 활성화
7.0g(0.25 몰)의 실리콘 나노 입자(결정 크기는 대략 50 nm)가 200 ml의 디에틸 글리콜에서 부유되고, 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플 라스크 장치내의 42.5g(0.25 몰)의 실리콘 4염화물로 72 시간 동안 보일링을 위해 가열된다. 냉각 이후에, 용매 및 과도 SiCl4가 감소된 압력하에서 증류된다. 활성화된 나노 입자는 비활성의 건조 용매(예를 들면, 디에틸 글리콜)에서 건조 아르곤 분위기하에서 저장될 수 있다.
예 5:
용액중의 실리콘 4염화물에 의한 실리콘 나노 입자의 표면 활성화
1.0g의 칼륨 규화물(potassium silicide)(Ksi)이 80 ml의 디에틸 글리콜에서 부유되고, 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플라스크 장치내의 3g(0.25 몰)의 실리콘 4염화물로 72 시간 동안 보일링을 위해 가열된다. 냉각 이후에, 용매 및 과도 SiCl4가 감소된 압력하에서 증류된다. 활성화된 나노 입자는 비활성의 건조 용매(예를 들면, 디에틸 글리콜)에서 건조 아르곤 분위기하에서 저장될 수 있다.
예 6:
기체 상태의 부탄올(butanol)에 의한 실리콘 마이크로 입자의 표면 기능화
예 1에서 얻어진 5g의 염소 활성화 마이크로 입자가 질소 분위기하의 유체화 베드 반응로에서, 150oC의 온도로 300 ml의 1-부탄올로 담금질(quenched)된다. 실온으로의 냉각 이후에, 부탄올내의 부톡시 기능화된(butoxy-functionalized) 마이 크로 입자의 부유액이 얻어지고, 이들 마이크로 입자는 물로 세척하고 감소된 압력하에서 건조함으로써 그레이-브라운 파우더로서 분리된다.
수율 : 5.5g, FTIR ν in cm-1: 2926, 2855, 1464, 1384
예 7:
용액중의 부탄올에 의한 실리콘 나노 입자의 표면 기능화
예 4에서 얻어진 5g의 염소 활성화된 나노 입자가 100 ml의 디에틸 글리콜에서 부유되고, 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플라스크 장치내에 10 ml의 1-부탄올이 서서히 부가된다. 그 후에, 12 시간 동안 실온에서 냉각된다. 혼합물이 n-헥산내에서 취해지고, 물로 3회 세척된다. 헥산 상태는 건조되고, 감소된 압력하에서 용매가 증류된다.
수율 : 4.8g의 브라운 파우더; FTIR ν in cm-1: 2931, 2857, 1460, 1377
예 8:
용액중의 페놀(phenol)에 의한 실리콘 나노 입자의 표면 기능화
예 4에서 얻어진 3g의 염소 활성화된 나노 입자가 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플라스크 장치내의 70 ml의 디에틸 글리콜에서 부유되고, 3g의 페놀과 서서히 혼합된다. 그 후, 12 시간 동안 실온에서 휘저어진다. 혼합물이 톨루엔(toluene)내에서 취해지고, 물로 3회 세척된다. 유기 상태는 건조 되고, 용매가 증류된다.
수율 : 3.1g의 브라운 파우더; FTIR ν in cm-1: 3031, 1588, 1498, 1198
예 9:
용액중의 부틸리튬(butyllithium)에 의한 실리콘 나노 입자의 표면 기능화
예 2에서 얻어진 4g의 염소 활성화된 나노 입자가 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플라스크 장치내의 70 ml의 디에틸 글리콜에서 부유되고, 헥산내의 12 ml의 2.5M 부틸리튬과 서서히 혼합된다. 그 후, 12 시간 동안 실온에서 휘저어진다. 혼합물이 헥산내에서 취해지고, 물로 3회 세척된다. 유기 상태는 건조되고, 용매가 증류된다.
수율 : 3.4g의 브라운 파우더; FTIR ν in cm-1: 2957, 2929, 2858, 1465, 1378
예 10:
용액중의 헥실마그네슘(hexylmagnesium)에 의한 실리콘 마이크로 입자의 표면 기능화
예 3에서 얻어진 3g의 염소 활성화된 마이크로 입자가 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플라스크 장치내의 70 ml의 디에틸 글리콜에서 부유되고, 에더(ether)내의 10 ml의 2.0M 헥실마그네슘과 서서히 혼합된다. 그 후, 12 시간 동안 실온에서 휘저어진다. 혼합물이 필터링되고, 물로 3회, 메탄올로 2회 세척된다. 감소된 압력하에서 건조된 후, 2.7g의 그레이 파우더가 얻어진다.
FTIR ν in cm-1: 2967, 2933, 2868, 1460, 1365
예 11:
용액중의 1,4-부탄에디올(butanediol)에 의한 실리콘 나노 입자의 공유 결합
예 4에서 얻어진 5g의 염소 활성화된 나노 입자가 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플라스크 장치내의 100 ml의 디에틸 글리콜에서 부유되고, 10 ml의 1,4-부탄에디올과 서서히 혼합된다. 그 후, 12 시간 동안 실온에서 휘저어진다. 혼합물이 필터링되고, 잔류물이 물로 3회, 메탄올로 2회 세척된다. 배큐오(vacuo)내에서 건조된 후, 5.1g의 브라운 파우더가 얻어진다.
FTIR ν in cm-1: 3300, 2951, 2923, 2878, 1460, 1365, 1098
예 12:
용액중의 히드로퀴논(hydroquinone)에 의한 실리콘 나노 입자의 공유 결합
예 4에서 얻어진 4g의 염소 활성화된 나노 입자가 환류 콘덴서 및 아르곤 퍼지가 구비된 라운드 바텀 플라스크 장치내의 100 ml의 디에틸 글리콜에서 부유되고, 2.6g의 히드로퀴논과 서서히 혼합된다. 그 후, 12 시간 동안 실온에서 휘저어진다. 혼합물이 필터링되고, 물로 3회, 에탄올로 2회 세척된다. 배큐오내에 서 건조된 후, 4.5g의 브라운 파우더가 얻어진다.
FTIR ν in cm-1: 3520, 3031, 1680, 1581, 1488, 1193
예 13:
기체 상태의 1,4-디머캡토부탄(dimercaptobutane)에 의한 실리콘 마이크로 입자의 공유 결합
예 1에서 얻어진 5g의 염소 활성화된 마이크로 입자가 질소 분위기하의 유체화 베드 반응로에서, 150oC에서 15 ml의 1,4-디머캡토부탄으로 담금질된다. 실온으로 냉각된 후, 결과물이 반응로 셀의 100 ml의 디에틸 글리콜로 세척된다. 물로 세척한 후, 배큐오내에서 건조함으로써, 그레이 브라운 파우더가 분리된다.
수율 : 5.5g; FTIR ν in cm-1: 3420, 2940, 2865, 1474, 1374
예 14:
용액중의 헥실마그네슘 브롬화물(hexylmagnesium bromide)에 의한 실리콘 나노 입자의 표면 기능화
예 5에서 얻어진 0.5g의 염소 활성화된 나노 입자가 환류 콘덴서 및 아르곤 퍼지가 제공된 라운드 바텀 플라스크 장치내의 50 ml의 디에틸 글리콜에서 부유되고, 에더내에서 3 ml의 2.0M 헥실마그네슘 브롬화물과 서서히 혼합된다. 그 후, 12 시간 동안 실온에서 휘저어진다. 혼합물이 필터링되고, 물로 3회, n-헥산으로 2회 추출된다. 헥산 상태가 건조되고, 감소된 압력하에서 용매가 증류된 후, 80 mg의 브라운 파우더가 얻어진다.
FTIR ν in cm-1: 2957, 2923, 2858, 1460, 1458
예 15:
유기 반도체내에 무기 반도전성 마이크로 입자를 포함하는 필름의 생성
20g의 분쇄된 실리콘(p 도핑됨, 1.8 Ω㎝, 결정 크기 < 5 ㎛)가 2.5 ml의 클로로포름(chloroform)내에서 20 mg의 폴리-3-헥실디오펜-2,5-다일(poly-3-hexylthiophene-2,5-diyl)의 용액중에서 부유된다. 수동 펌프(syringe)를 이용하여, 분당 2000 회전에서 원심 분리되는(centrifuged), 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 부유액이 도포된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다.
예 16:
유기 반도체내에 무기 반도전성 나노 입자를 포함하는 필름의 생성
예 12에서 얻어진 20 mg의 부틸-기능화된 실리콘 나노 입자가 2.5 ml의 클로로포름내의 20 mg의 폴리-3-헥실디오펜-2,5-다일의 용액중에 용해된다. 수동 펌프를 이용하여, 분당 2000 회전에서 원심 분리되는, 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 용액이 도포된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다.
예 17:
유기 반도체내에 무기 반도전성 나노 입자를 포함하는 필름의 생성
예 14에서 얻어진 20 mg의 헥실-기능화된 실리콘 나노 입자가 2.5 ml의 클로로포름내의 20 mg의 폴리-3-헥실디오펜-2,5-다일의 용액중에 용해된다. 수동 펌프를 이용하여, 2000 rpm에서 원심 분리되는, 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 용액이 도포된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다.
예 18:
유기 반도체내에 무기 반도전성 나노 입자의 혼합물을 포함하는 필름의 생성
예 14에서 얻어진 40 mg의 헥실-기능화된 실리콘 나노 입자가 3.5 ml의 클로로포름내의 20 mg의 폴리-3-헥실디오펜-2,5-다일의 용액중에 용해된다. 수동 펌프를 이용하여, 2000 rpm에서 원심 분리되는, 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 용액이 도포된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다.
예 19:
무기 반도전성 나노 입자와 유기 반도체의 혼합물을 포함하는 필름의 생성
예 14에서 얻어진 10 mg의 헥실-기능화된 실리콘 나노 입자가 2 ml의 클로로포름내의 20 mg의 폴리-3-헥실디오펜-2,5-다일의 용액중에 용해된다. 수동 펌프를 이용하여, 2000 rpm에서 원심 분리되는, 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 용액이 도포된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다.
예 20:
무기 반도전성 마이크로 입자와 유기 반도체의 혼합물을 포함하는 필름의 생성
예 10에서 얻어진 20 mg의 헥실-기능화된 실리콘 마이크로 입자가 2.5 ml의 클로로포름내의 20 mg의 폴리-3-헥실디오펜-2,5-다일의 용액중에 부유된다. 수동 펌프를 이용하여, 2000 rpm에서 원심 분리되는, 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 부유액이 도포된다. 그 후, 4분 동안 질소 분위기하의 50oC에서 필름이 조절된다.
예 21:
층 형성에 의한 필름의 생성
예 14에서 얻어진 20 mg의 헥실-기능화된 실리콘 나노 입자의 1 밀리리터가, 수동 펌프를 이용하여, 2000 rpm에서 원심 분리되는, 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 도포된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다. 그 다음, 2.5 ml의 클로로포름내의 20 mg의 폴리-3-헥실디오펜-2,5-다일의 용액의 1 밀리리터가 이 층에 도포되고, 2000 rpm에서 원심 분리된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다.
예 22:
예 12에서 얻어진 20 mg의 부틸-기능화된 실리콘 나노 입자의 1 밀리리터가, 수동 펌프를 이용하여, 2000 rpm에서 원심 분리되는, 트랜지스터 구조체(최하부 컨택트)의 형성에 의해 마련된 실리콘 웨이퍼에 도포된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다. 그 다음, 2.5 ml의 클로로포름내의 20 mg의 폴리-3-헥실디오펜-2,5-다일의 용액의 1 밀리리터가 이 층에 도포되고, 2000 rpm에서 원심 분리된다. 그 후, 4분 동안 질소 분위기하의 75oC에서 필름이 조절된다.
예 23:
전류-전압 특성 곡선이, 예 17 내지 19에서 형성된 전계 효과 트랜지스터에 대해 결정된다. 비교를 위해, 무기 입자의 추가없이 능동 구성 요소로서 폴리-3-헥실디오펜-2,5-다일을 포함한 트랜지스터의 특성 곡선이 결정되었다.
특성 곡선은 도 4에 도시된다. 이 도면은 PHT와 비교했을 때의 트랜지스터 속성의 향상을 도시하며, 따라서 이들 속성은 혼합물의 화학량론(stoichiometry)에 의존적이다.
예 24:
예 21에서 형성된 전계 효과 트랜지스터의 전류-전압 특성 곡선과, 비교를 위해, 동일한 조건하에서 제조된, 무기 입자의 추가없이 능동 구성 요소로서 폴리-3-헥실디오펜-2,5-다일(PHT)을 갖는 트랜지스터의 특성 곡선이 결정되었다. 전류-전압 특성 곡선이 도 5에 도시된다.
예 25:
전하 캐리어 이동도의 결정
전하 캐리어의 이동도가, 예 23 및 24에서 이용된 전계 효과 트랜지스터에 대해 결정되었다. 비교를 위해, 무기 입자의 추가없이 능동 구성 요소로서 폴리-3-헥실디오펜-2,5-다일(PHT)을 포함하는 전계 효과 트랜지스터가 이용되었다. 전하 캐리어 이동도가 도 6에 도시된다. 기술된 모든 경우에 있어서, 전하 캐리어 이동도는 적어도 2배(a factor of 2) 만큼 향상된다.

Claims (18)

  1. 반도체 장치에 있어서,
    유기 반도체 물질(6)로 형성된 반도체 경로(1)와,
    전하 캐리어를 상기 반도체 경로(1)에 주입하기 위한 제 1 컨택트(2)와,
    상기 반도체 경로(1)로부터 전하 캐리어를 추출하기 위한 제 2 컨택트(3)를 포함하되,
    상기 반도체 경로(1)를 따라 상기 유기 반도체 물질(6)내에 상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두가 존재하며,
    상기 반도체 입자(7)는 무기 반도체 물질을 구성하고, 상기 반도체 클러스터는 적어도 3개의 금속 원자를 포함하는 화합물로서 정의되며, 상기 적어도 3개의 금속 원자 각각은 금속간 결합(metal-metal bond)을 통해 적어도 2개의 다른 금속 원자에 화학적으로 연결되되,
    상기 반도체 입자 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두의 표면은 알킬 체인(alkyl chains)에 의해 변형되는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 입자 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 유기 반도체 물질의 용적(volume)내에 임의적으로 분포되는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체 입자 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 유기 반도체 물질로 형성된 상기 반도체 경로를 따라 한 표면에 실질적으로 배열되는 반도체 장치.
  4. 삭제
  5. 반도체 장치에 있어서,
    유기 반도체 물질(6)로 형성된 반도체 경로(1)와,
    전하 캐리어를 상기 반도체 경로(1)에 주입하기 위한 제 1 컨택트(2)와,
    상기 반도체 경로(1)로부터 전하 캐리어를 추출하기 위한 제 2 컨택트(3)를 포함하되,
    상기 반도체 경로(1)를 따라 상기 유기 반도체 물질(6)내에 상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두가 존재하며,
    상기 반도체 입자(7)는 무기 반도체 물질을 구성하고, 상기 반도체 클러스터는 적어도 3개의 금속 원자를 포함하는 화합물로서 정의되며, 상기 적어도 3개의 금속 원자 각각은 금속간 결합(metal-metal bond)을 통해 적어도 2개의 다른 금속 원자에 화학적으로 연결되되,
    상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 링커 분자(linker molecules)에 의해 결합되는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 링커 분자는 공유 결합(covalent bond)에 의해 상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두에 결합되는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 유기 반도체 물질내에서 분리된 위치에 배열되거나, 상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두의 분리된 덩어리(agglomerates)로서 배열되는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 반도체 입자 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 반도체 경로의 20 용적율(% by volume) 미만을 형성하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 반도체 경로는 트랜지스터용 소스 전극, 드레인 전극 및 게이트 전극을 구비하는 반도체 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 5 항에 있어서,
    상기 반도체 입자 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 유기 반도체 물질의 용적 내에 임의적으로 분포되는 반도체 장치.
  15. 제 5 항에 있어서,
    상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 유기 반도체 물질로 형성된 상기 반도체 경로를 따라 한 표면에 실질적으로 배열되는 반도체 장치.
  16. 제 5 항에 있어서,
    상기 반도체 입자 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 반도체 경로의 20 용적율 미만을 형성하는 반도체 장치.
  17. 제 5 항에 있어서,
    상기 반도체 입자 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두는 상기 유기 반도체 물질내에서 분리된 위치에 배열되거나, 상기 반도체 입자(7) 또는 상기 반도체 클러스터, 혹은 상기 반도체 입자와 상기 반도체 클러스터 모두의 분리된 덩어리(agglomerates)로서 배열되는 반도체 장치.
  18. 제 5 항에 있어서,
    상기 반도체 경로(1)는 트랜지스터용 소스 전극, 드레인 전극 및 게이트 전극을 구비하는 반도체 장치.
KR1020047017341A 2002-04-29 2003-04-11 반도체 장치 및 반도체 장치 제조 방법 KR100639449B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10219121A DE10219121A1 (de) 2002-04-29 2002-04-29 Siliziumpartikel als Additive zur Verbesserung der Ladungsträgermobilität in organischen Halbleitern
DE10219121.2 2002-04-29
PCT/DE2003/001210 WO2003094257A1 (de) 2002-04-29 2003-04-11 Siliziumpartikel als additive zur verbesserung der ladungsträgermobilität in organischen halbleitern

Publications (2)

Publication Number Publication Date
KR20040104653A KR20040104653A (ko) 2004-12-10
KR100639449B1 true KR100639449B1 (ko) 2006-10-26

Family

ID=29285036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047017341A KR100639449B1 (ko) 2002-04-29 2003-04-11 반도체 장치 및 반도체 장치 제조 방법

Country Status (8)

Country Link
US (1) US7057206B2 (ko)
EP (1) EP1500149A1 (ko)
JP (1) JP2005531132A (ko)
KR (1) KR100639449B1 (ko)
CN (1) CN1650445A (ko)
DE (1) DE10219121A1 (ko)
TW (1) TWI227064B (ko)
WO (1) WO2003094257A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226966B2 (en) 2001-08-03 2007-06-05 Nanogram Corporation Structures incorporating polymer-inorganic particle blends
US6599631B2 (en) 2001-01-26 2003-07-29 Nanogram Corporation Polymer-inorganic particle composites
US8568684B2 (en) 2000-10-17 2013-10-29 Nanogram Corporation Methods for synthesizing submicron doped silicon particles
US20090075083A1 (en) 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US7081210B2 (en) * 2002-04-22 2006-07-25 Konica Minolta Holdings, Inc. Organic semiconductor composition
JP4862950B2 (ja) * 2002-07-02 2012-01-25 ソニー株式会社 半導体装置及びその製造方法
JP4635410B2 (ja) 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
DE10245554B4 (de) * 2002-09-30 2008-04-10 Qimonda Ag Nanopartikel als Ladungsträgersenke in resistiven Speicherelementen
JP4545373B2 (ja) * 2002-11-07 2010-09-15 旭化成株式会社 有機半導体薄膜及びその製造方法
ZA200506095B (en) * 2003-01-30 2006-10-25 Univ Cape Town A thin film semiconductor device and method of manufacturing a thin film semiconductor device
JP4586334B2 (ja) * 2003-05-07 2010-11-24 ソニー株式会社 電界効果型トランジスタ及びその製造方法
US20050139867A1 (en) * 2003-12-24 2005-06-30 Saito Shin-Ichi Field effect transistor and manufacturing method thereof
JP4668981B2 (ja) 2004-03-29 2011-04-13 インダストリー−ユニバーシティ・コーペレーション・ファウンデーション・ハンヤン・ユニバーシティ 重合体中のナノ結晶体を用いるフラッシュメモリ装置
KR100585849B1 (ko) * 2004-03-29 2006-06-01 학교법인 한양학원 고분자 박막 내에 형성된 나노결정체를 이용한 플로팅게이트를 갖는 플래쉬 기억소자 및 그 제조방법
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
GB2416428A (en) 2004-07-19 2006-01-25 Seiko Epson Corp Method for fabricating a semiconductor element from a dispersion of semiconductor particles
KR100913903B1 (ko) * 2004-12-24 2009-08-26 삼성전자주식회사 양자점을 이용하는 메모리 소자
GB0517097D0 (en) 2005-08-19 2005-09-28 Solexa Ltd Modified nucleosides and nucleotides and uses thereof
GB2430546A (en) * 2005-09-20 2007-03-28 Seiko Epson Corp A semiconductor film comprising domains of an organic semiconductor and a method of its fabrication
ITMI20060104A1 (it) * 2006-01-23 2007-07-24 Consiglio Nazionale Ricerche Dispositivo comprendente un canale per il trasferimento di carica e procedimento per la fabbricazione dello stesso
JP4289385B2 (ja) 2006-05-18 2009-07-01 ソニー株式会社 有機電子デバイス及びその製造方法
US8164087B2 (en) * 2006-06-12 2012-04-24 Alcatel Lucent Organic semiconductor compositions with nanoparticles
DE102006027884B4 (de) * 2006-06-13 2010-11-18 Samsung Mobile Display Co. Ltd., Suwon Organischer Dünnfilmtransistor mit einer homogen-kristallinen organischen Halbleiterschicht
JP4379450B2 (ja) * 2006-08-22 2009-12-09 ソニー株式会社 電子デバイス及びその製造方法
CN101165937A (zh) * 2006-10-18 2008-04-23 清华大学 有机复合物p-n结及其制备方法以及应用该p-n结的有机复合物二极管
US7883869B2 (en) 2006-12-01 2011-02-08 The Trustees Of Columbia University In The City Of New York Four-color DNA sequencing by synthesis using cleavable fluorescent nucleotide reversible terminators
CN103333526A (zh) 2007-01-03 2013-10-02 内诺格雷姆公司 基于硅/锗的纳米颗粒油墨、掺杂型颗粒、用于半导体应用的印刷和方法
KR100960492B1 (ko) * 2007-02-13 2010-06-01 주식회사 엘지화학 유기 트랜지스터 및 이의 제조방법
US8119233B2 (en) 2007-02-17 2012-02-21 Nanogram Corporation Functional composites, functional inks and applications thereof
US20080237650A1 (en) * 2007-03-30 2008-10-02 Matsushita Electric Industrial Co., Ltd. Electrode structure for fringe field charge injection
GB0708381D0 (en) * 2007-04-30 2007-06-06 Nokia Corp Method for forming a semiconductor structure
FR2918797B1 (fr) * 2007-07-13 2009-11-06 Sofileta Sa Transistor organique a effet de champ et procede de fabrication de ce transistor
FR2921759B1 (fr) 2007-09-27 2010-01-01 Commissariat Energie Atomique Matrices hybrides pour transistors a couches minces
JP5369516B2 (ja) * 2008-06-30 2013-12-18 ソニー株式会社 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法
DE102008036063B4 (de) * 2008-08-04 2017-08-31 Novaled Gmbh Organischer Feldeffekt-Transistor
JP5363291B2 (ja) * 2009-12-11 2013-12-11 赫 上原 有機光電変換素子
US8895962B2 (en) 2010-06-29 2014-11-25 Nanogram Corporation Silicon/germanium nanoparticle inks, laser pyrolysis reactors for the synthesis of nanoparticles and associated methods
US9475695B2 (en) 2013-05-24 2016-10-25 Nanogram Corporation Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
CA2979850C (en) 2015-03-24 2020-07-21 Illumina, Inc. Methods, carrier assemblies, and systems for imaging samples for biological or chemical analysis
GB201505743D0 (en) 2015-04-02 2015-05-20 Technion Res & Dev Foundation Field effect transistor device
CN107527999B (zh) * 2017-08-25 2020-03-31 京东方科技集团股份有限公司 半导体混合材料及其制备方法、薄膜晶体管以及电子装置
CN115132923B (zh) * 2021-08-23 2023-10-17 天津大学 光稳有机场效应晶体管
CN116699914B (zh) * 2023-08-07 2023-11-17 惠科股份有限公司 阵列基板、显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013257B2 (ja) * 1976-02-20 1985-04-05 松下電器産業株式会社 二次電子増倍体およびその製造方法
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
US6294401B1 (en) * 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
US6992322B2 (en) * 2001-01-02 2006-01-31 Kavassery Sureswaran Narayan Photo-responsive organic field effect transistor
DE10153562A1 (de) * 2001-10-30 2003-05-15 Infineon Technologies Ag Verfahren zur Verringerung des elektrischen Kontaktwiderstandes in organischen Feldeffekt-Transistoren durch Einbetten von Nanopartikeln zur Erzeugung von Feldüberhöhungen an der Grenzfläche zwischen dem Kontaktmaterial und dem organischen Halbleitermaterial

Also Published As

Publication number Publication date
TWI227064B (en) 2005-01-21
EP1500149A1 (de) 2005-01-26
KR20040104653A (ko) 2004-12-10
CN1650445A (zh) 2005-08-03
US7057206B2 (en) 2006-06-06
WO2003094257A1 (de) 2003-11-13
DE10219121A1 (de) 2003-11-27
JP2005531132A (ja) 2005-10-13
US20050104060A1 (en) 2005-05-19
TW200307377A (en) 2003-12-01

Similar Documents

Publication Publication Date Title
KR100639449B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
JP2005531132A5 (ko)
US6867442B2 (en) Surface-functionalized inorganic semiconductor particles as electrical semiconductors for microelectronics applications
US7517945B2 (en) Polythiophenes and devices thereof
US7767999B2 (en) Polythiophenes and devices thereof
US7132500B2 (en) Polythiophenes and devices thereof
US7151276B2 (en) Semiconductors containing perfluoroether acyl oligothiophene compounds
JP4736324B2 (ja) 半導体素子及びその製造方法
US20030160234A1 (en) Polythiophenes and devices thereof
US20030136958A1 (en) Polythiophenes and devices thereof
US20030144466A1 (en) Polythiophenes and devices thereof
MX2007003901A (es) Heteroacenos funcionalizados y dispositivos electonicos generados con estos.
TW200929651A (en) Thin film transistors
EP1849812B1 (en) Linked arylamine polymers and electronic devices generated therefrom
US7550760B2 (en) Polyacenes and electronic devices generated therefrom
Liu et al. Ong
Liu et al. NNNN-RNNNN

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141015

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee