KR100635404B1

KR100635404B1 - 무선 주파수 클램핑 회로

Info

Publication number: KR100635404B1
Application number: KR1020057016816A
Authority: KR
Inventors: 마를린 씨. 주니어 스미스
Original assignee: 레이티언 캄파니
Priority date: 2003-03-11
Filing date: 2004-02-10
Publication date: 2006-10-19
Also published as: US20030189453A1; WO2004081978A2; JP4728222B2; KR20050109544A; US6777996B2; JP2006520166A; WO2004081978A3

Abstract

클램핑 회로(10)는, 보호되는 회로 또는 컴포넌트에 연결되도록 적합화된 입출력 노드(12); 상기 입출력 노드(12)에 애노드가 접속되는 제1 다이오드(D1); 상기 입출력 노드(12)에 캐소드가 접속되는 제2 다이오드(D2); 상기 제1 다이오드(D1)의 캐소드측의 제1 노드(14)와 상기 제2 다이오드(D2)의 애노드측의 제2 노드(16) 사이에 접속되는 제3 다이오드(D3); 노드(14)에서 상기 제1 다이오드의 캐소드에 제1 전위를 공급하기 위한 제1 장치(arrangement); 제2 노드(16)에서 상기 제2 다이오드의 애노드에 제2 전위를 공급하기 위한 제2 장치(arrangement); 상기 제1 다이오드의 캐소드 측의 노드(14)와 접지 사이에 접속되는 제1 커패시터(C1); 및 상기 제2 다이오드의 애노드 측의 노드(16)와 접지 사이에 접속되는 제2 커패시터(C2)를 포함한다. 예시적인 실시예에서, 상기 제3 다이오드(D3)의 애노드는 제1 노드(14)에 접속되고, 상기 제1 장치는 제1 전원과 제1 저항기(R1)를 포함하며, 상기 제2 장치는 제2 전원과 제2 저항기를 포함한다. 예시적인 실시예는 제1 노드(14)와 접지 사이에 접속되는 제3 저항기(R3)와 상기 제2 노드(16)와 접지 사이에 접속되는 제4 저항기(R4)를 더 포함한다.

클램핑 회로, 다이오드, 캐소드, 애노드, 저항기, 커패시터

Description

무선 주파수 클램핑 회로{RADIO FREQUENCY CLAMPING CIRCUIT}

본 발명은 클램핑 회로에 관한 것이며, 보다 구체적으로는 무선 주파수 클램핑 회로에 관한 것이다.

클램핑 회로는 과도하고 해를 끼칠 가능성이 있는 전류 및 전압에 대하여 전자 컴포넌트, 회로 및 시스템을 보호하는데 사용된다. 무선 주파수 시스템에 있어서, 예를들어, 클램핑 회로는 과전압으로부터 아날로그 디지털(A/D) 변환기를 보호하는데 사용된다.

하나의 종래기술의 클램핑 접근법은 보호되는 회로 또는 회로 컴포넌트를 과도하게 높은 에너지의 해로운 소스로부터 분리하는 스위치의 사용과 관련된다. 그러나, 이 접근법은 검출기를 필요로 하므로 상대적으로 고가인 경향이 있다. 또한, 많은 경우에 적절한 보호를 제공하기에 충분한 고속 응답 시간을 얻기가 곤란하다.

따라서, 바람직한 접근법은 다이오드를 사용하여 과전압을 접지로 션트시키는(shunt) 것과 관련된다. 그러나, 종래기술에서 공지되어 있는 다이오드 접근법은 선형성(linearity)이 문제가 되고 있었다. 즉, 이들 장치는 성능 저하 없이 클램핑 임계값 이하로 신호를 정확하게 통과시키지 못하는 경우가 자주 있었다.

따라서, 종래기술에서는 회로, 컴포넌트 및 시스템을 과전압 및 전류로부터 보호하고 양호한 선형성을 가지면서 최소 비용이 소모되는 개선된 시스템 또는 방법이 과제로 남아 있다.

종래기술의 과제가 본 발명의 클램핑 회로에 의해 다루어진다. 본 발명의 클램핑 회로는 보호되는 회로 또는 컴포넌트에 연결되도록 적합화된 입출력 노드; 상기 입출력 노드에 접속되는 애노드를 구비하는 제1 다이오드; 상기 입출력 노드에 접속되는 캐소드를 구비하는 제2 다이오드; 상기 제1 다이오드의 캐소드와 상기 제2 다이오드(D2)의 애노드 사이에 접속되는 제3 다이오드; 상기 제1 다이오드의 캐소드에 제1 전위를 공급하여 상기 제1 다이오드를 역바이어스시키면서 상기 제3 다이오드를 도통시키기 위한 제1 장치(arrangement); 상기 제2 다이오드의 애노드에 제2 전위를 공급하여 상기 제2 다이오드를 역바이어스시키면서 상기 제3 다이오드를 도통시키기 위한 제2 장치(arrangement); 상기 제1 다이오드의 캐소드와 접지 사이에 접속되는 제1 커패시터; 및 상기 제2 다이오드의 애노드와 접지 사이에 접속되는 제2 커패시터를 포함한다.

예시적인 실시예에서, 상기 제3 다이오드의 애노드는 상기 제1 다이오드의 캐소드에 접속되고, 상기 제1 장치는 제1 전원과 상기 제1 다이오드의 캐소드 사이에 접속되는 제1 저항기를 포함하며, 상기 제2 장치는 제2 전원과 상기 제2 다이오드의 애노드 사이에 접속되는 제2 저항기를 포함한다. 또한 예시적인 실시예는 상기 제1 다이오드의 캐소드와 접지 사이에 접속되는 제3 저항기와 상기 제2 다이오드의 애노드와 접지 사이에 접속되는 제4 저항기를 더 포함한다.

도 1은 본 발명의 교시에 따라 구현되는 클램핑 회로의 예시적인 실시예의 개략도.

도 2는 제3 다이오드 D3가 2개의 다이오드로 구현되며 2개의 다이오드가 이들 사이의 노드에서 접지에 대하여 직렬로 접속되는 대안적인 실시예를 나타내는 도면.

이하에서 예시적인 실시예 및 응용을 본 발명의 이점을 나타내는 첨부된 도면을 참조하여 설명한다.

본 발명은 특정한 응용을 위한 예시적인 실시예를 참조하여 설명되지만, 본 발명은 이에 국한되지 않는다는 것을 이해하여야 한다. 본 명세서에서 제공되는 교시에 접하는 본 기술분야의 숙련된 자라면 부가적인 수정, 응용 및 실시예들이 본 발명의 범위 및 본 발명이 중요하게 활용되는 부가적인 분야의 범위 내에 있음을 인식할 것이다.

도 1은 본 발명의 교시에 따라 구현되는 클램핑 회로의 예시적인 실시예의 개략도이다. 도 1에 나타낸 바와 같이, 본 발명의 클램핑 회로(10)는 보호되는 회로 또는 컴포넌트(도시 생략)에 연결되도록 적합화된 입출력 노드(12)를 포함한다. 제1 다이오드 D1은 입출력 노드(12)에 접속되는 애노드를 포함한다. 제2 다이오드 D2는 입출력 노드(12)에 접속되는 그 다이오드의 캐소드를 포함한다. 제3 다이오 드 D3는 노드(14)에서 제1 다이오드 D1의 캐소드와 노드(16)에서 제2 다이오드 D2의 애노드 사이에 접속된다. 예시적인 실시예에서, 제3 다이오드 D3의 애노드는 노드(14)에 접속된다. 제1 소스는 제1 저항기 R1을 거쳐 노드(14)에 제1 전위를 공급하고 제2 소스는 제2 저항기 R2를 거쳐 노드(16)에 제2 전위를 공급한다. 제1 커패시터 C1은 노드(14)와 접지 사이에 접속된다. 제2 커패스터 C2는 노드(16)와 접지 사이에 접속된다. 예시적인 실시예는 노드(14)와 접지 사이에 접속된 제3 저항기 R3와 노드(16)와 접지 사이에 접속된 제4 저항기 R4를 더 포함한다. 본 기술분야의 숙련된 자라면 도시된 소자에 대한 컴포넌트값을 소정의 응용에 대한 요구조건에 기초하여 선택할 것이다.

동작 중에, 보호되는 장치(도시 생략)의 입력 단자에 RF 입력 신호가 인가될 때, 신호는 본 발명의 클램프(10)의 입출력 노드(12)에 션트된다. 입력 신호의 피크 전압이 클램핑 임계값 이하이면, 제1 및 제2 다이오드 D1 및 D2는 그들 각자의 공급 전압 및 제3 다이오드 D3 양단의 전압 강하에 의해 역바이어스된다. 이를 통해 D1 및 D2가 오프로 유지되고 원하는 신호가 션트되는 것을 방지하게 된다.

과구동(overdrive) 상태 동안, 과전압을 갖는 RF 신호가 존재하는 경우, 포지티브 사이클에서 제1 다이오드 D1은 도통되어 제3 다이오드의 애노드에 보다 큰 포지티브 전압아 걸리게 된다. 네거티브 사이클에서는 제2 다이오드 D2가 도통되어 제3 다이오드 D3의 캐소드에 보다 큰 네거티브 전압이 걸리게 된다. 두 경우에서, 이는 제3 다이오드 D3가 보다 크게 도통하여 D1의 캐소드와 D2의 애노드에서의 전압의 변화를 제한하도록 한다. 본 기술분야의 당업자라면 제3 다이오드 D3가 제1 및 제2 캐패시터 C1 및 C2와 작용하여 큰 과전압 전류가 작은 바이어스 전압 전류로 션트되도록 한다는 것을 이해할 것이다.

정상 구동 레벨(클램핑 이하) 동안, 회로(10)는 RF 신호에 높은 션트 임피던스를 제공하고 전형적인 50ohm계에서는 약간의 dB 손실(a small fraction of a dB loss)만을 나타낸다. 작은 바이어싱 전류(예를들어, 3ma)가 제3 다이오드 D3를 통해 흐르고 제1 및 제2 다이오드 D1 및 D2 모두에 대한 역바이어스를 발생시킨다. 대칭성 때문에, D3를 양단의 전압 강하의 절반은 D1 및 D2에 대한 역바이어스의 양이 된다. D3에 대하여 1N4148을 이용하여 대략 0.3V 역바이어스가 D1 및 D2에 인가된다. 역바이어스 전압값은 리미터(limiter)에 대한 클리핑 레벨을 설정한다. 이 값은 D3를 변화시킴으로써(예를 들어 제너 다이오드로), 또는 이하의 도 2에 나타낸 바와 같이 D3와 직렬로 다른 다이오드를 추가함으로써 변경될 수 있다. 그러나, D3의 다이나믹 임피던스는 입력 신호 레벨이 이전 초기 클램프 레벨을 증가시킴에 따라 출력 레벨이 상승하는 양에 영향을 미친다.

도 2는 제3 다이오드가 2개의 다이오드로 구현되고 2개의 다이오드가 이들 사이의 노드에 접지에 대하여 직렬로 접속되는 대안적인 실시예를 나타낸다.

최상의 모드에서, D1 및 D2는 낮은 누설 전류 및 도통 시에 낮은 다이나믹 임피던스를 갖는 고속 실리콘 다이오드들이다. 낮은 누설 전류가 작은 신호 레벨들에 대해 높은 3차 인터셉트 포인트(IP3)를 제공한다. 낮은 다이나믹 온 저항은 입력이 증가함에 따라 전력의 증가를 감소시킨다.

상술한 바와 같이, 큰 신호 레벨이 인가될 때, D1은 포지티브 절반 사이클 로 도통하고, D2는 네거티브 절반 사이클로 도통하여 출력 전압의 스윙을 제한한다. 포지티브 전압 스윙 동안, D1은 도통하고 C1에서 전압이 상승하기 시작한다. C1의 값은 이 전압이 하나의 절반 사이클 동안 증가할 수 있는 양을 감소시키도록 선택되어야 한다. D3가 존재하지 않는다면, 정류된 RF는 소량의 평균 전류(R1 및R3를 거친 바이어스 전류와 동일)만이 D1을 통해 흐를 때까지 서서히 C1을 충전할 것이다. 따라서, D3가 존재하지 않는다면, 최적의 한계를 갖는 한가지 방법은 높은 바이어스 전류를 사용하는 것일 것이다. 회로에서 D3에 의해, 포지티브 절반 사이클 동안 C1에서 포지티브 전압의 증가는 네거티브 절반 사이클 동안 C2에서 네거티브 전압의 증가에 의해 무효화되며, 이는 D3가 크게 도통 상태로 이행하여 이들 지점을 함께 효과적으로 접속하기 때문이다.

또다른 대안적인 실시예는 제3 다이오드로서 제너 다이오드를 사용하여 클램핑 전압을 좀더 높은 레벨까지 상승시키는 것이다. 이 경우에 제3 다이오드 접속은 역으로 되어 순방향 도통 대신에 제너 브레이크다운에 기인하여 도통이 일어난다.

또다른 실시예에서, 커패시터는 제3 커패시터로서 또는 제1 및 제2 커패시터에 대한 대용으로서 제3 다이오드를 가로질러 배치된다. 예시적인 응용에서, 본 발명의 클램프는 풀 스케일 이하의 레벨에 대한 높은 3차 인터셉트 포인트(IP3)를 제공하는 동시에 손상으로부터 장치를 보호한다. 전형적인 응용에서, 클램핑 회로(10)로부터의 RF 출력 신호는 변압기의 입력에 인가되며, 이는 차례로 아날로그 대 디지털 변환기를 차동적으로 구동한다. 따라서 RF 단자는 DC 접지된다. DC 전압 이 존재하는 응용에서는, 블로킹 커패시터가 입출력 노드와 접지 사이의 위치하는 높은 값의 저항기(일반적으로 1K ohm)로, 그리고 입출력 노드와 DC 전압 사이의 블로킹 커패시터로 사용될 수 있다.

본 발명은 특정한 응용에 대한 특정한 실시예를 참조하여 여기서 설명되었다. 본 발명의 교시에 접하는 본 기술분야의 숙련된 자라면 본 발명의 범위 내에서 추가의 수정, 응용 및 실시예들이 가능함을 이해할 것이다.

그러므로 첨부된 특허청구범위는 본 발명의 범위 내의 임의의 이러한 모든 응용, 수정 및 실시예들을 포함하는 것으로 의도된다.

Claims

보호되어야 할 회로 또는 컴포넌트에 대한 클램핑 회로(10)로서,

상기 보호되는 회로 또는 컴포넌트에 연결되도록 적합화된 입출력 노드(12);

상기 입출력 노드(12)에 애노드가 접속되는 제1 다이오드(D1);

상기 입출력 노드(12)에 캐소드가 접속되는 제2 다이오드(D2);

상기 제1 다이오드(D1)의 캐소드측의 제1 노드(14)와 상기 제2 다이오드(D2)의 애노드측의 제2 노드(16) 사이에 접속되는 제3 다이오드(D3);

노드(14)에서 상기 제1 다이오드의 캐소드에 제1 전위를 공급하기 위한 제1 장치(arrangement); 및

노드(16)에서 상기 제2 다이오드의 애노드에 제2 전위를 공급하기 위한 제2 장치(arrangement)

를 포함하는 클램핑 회로.
제1항에 있어서, 상기 제1 다이오드의 캐소드 측의 노드(14)와 접지 사이에 접속되는 제1 커패시터(C1)를 더 포함하는 클램핑 회로.
제2항에 있어서, 상기 제2 다이오드의 애노드 측의 노드(16)와 접지 사이에 접속되는 제2 커패시터(C2)를 더 포함하는 클램핑 회로.
제1항에 있어서, 상기 제3 다이오드 양단에 접속되는 커패시터를 더 포함하는 클램핑 회로.
제1항에 있어서, 제너 다이오드가 제3 다이오드(D3)로서 사용되는 경우, 상기 제3 다이오드(D3)의 애노드가 상기 제1 노드(14)에 접속되거나 또는 상기 제3 다이오드(D3)의 캐소드가 상기 제1 노드(14)에 접속되는 클램핑 회로.
제1항에 있어서, 상기 제1 장치는 제1 전원(+V) 및 제1 저항기(R1)를 포함하는 클램핑 회로.
제6항에 있어서, 상기 제2 장치는 제2 전원(-V) 및 제2 저항기(R2)를 포함하는 클램핑 회로.
제1항에 있어서, 상기 제1 노드(14)와 접지 사이에 접속되는 저항기(R3)를 더 포함하는 클램핑 회로.
제1항에 있어서, 상기 제2 노드(16)와 접지 사이에 접속되는 저항기를 더 포함하는 클램핑 회로.
제1항에 있어서, 상기 제3 다이오드는 제너 다이오드이고 상기 제3 다이오드 의 애노드는 상기 제1 다이오드의 캐소드에 접속되는 클램핑 회로.