KR20010023993A - 집적된 전력 증폭기 스테이지를 제어하기 위한 방법 및장치 - Google Patents
집적된 전력 증폭기 스테이지를 제어하기 위한 방법 및장치 Download PDFInfo
- Publication number
- KR20010023993A KR20010023993A KR1020007002720A KR20007002720A KR20010023993A KR 20010023993 A KR20010023993 A KR 20010023993A KR 1020007002720 A KR1020007002720 A KR 1020007002720A KR 20007002720 A KR20007002720 A KR 20007002720A KR 20010023993 A KR20010023993 A KR 20010023993A
- Authority
- KR
- South Korea
- Prior art keywords
- driver
- input
- power
- stop motion
- control
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
본 발명은 집적된 전력 증폭기 스테이지를 제어하기 위한 방법 및 장치에 관한 것이다. 부하(L)과 스톱 모션 스위치(T) 사이에 연결 지점(A)에서 상기 부하(L)의 차단 시에 측정될 수 있는 전압이 설정된 문턱값(W)과 비교되며 상기 스톱 모션 스위치가, UA< W이면, 설정된 평평한 파워-업 및 파워-다운 플랭크에 할당된 전류를 이용해 전도성이 되어 그리고 비전도성이 되어 제어되며, UA> W이면, 더 높은 가파른 파워-업 및 파워-다운 플랭크에 할당된 전류를 이용해 전도성이 되어 그리고 비전도성이 되어 제어된다.
Description
US 5,315,174에는 전력 증폭기 스테이지를 이용해 부하를 제어하기 위한 장치가 공지되어 있으며, 이 경우 전압 원의 극들에 상기 부하와 함께 직렬로 있는 파워 트랜지스터의 파워 플랭크의 기울기는 역시 저장되어 있을 수 있는 외부 제어 신호들에 의존하여 먼저 경사지고 이어서 점점 평평하게 되거나 또는 단지 평평하게 조정될 수 있다.
US 5,568,081에도 전력 증폭기 스테이지를 제어하기 위한 장치가 공지되어 있으며, 이 경우 상기 파워 트랜지스터의 파워-업 플랭크 및 파워-다운 플랭크가 외부 제어 신호들에 의존하여 조정될 수 있다. 그에 부가하여 시간의 흐름에 따른 상기 출력 전류의 도함수 di/dt가 큰 출력 신호의 주기들에서 평평한 파워-업 또는 파워-다운 플랭크들이 선택될 수 있으며, 및 시간의 흐름에 따른 출력 전류의 도함수 di/dt가 작은 출력 신호의 주기들에서 경사진 파워-업 또는 파워-다운 플랭크들이 선택될 수 있다.
US 5,617,051에도 상기 출력 전압의 변화 또는 변화율이 측정되는 전압 오버슈터의 제한을 위한 장치가 공지되어 있다. 설정된 값을 넘어갈 때 상기 제어 장치와의 재결합이 이루어지므로, 상기 파워 플랭크의 평탄부에 의해 오버슈팅 상태의 감소가 이루어진다.
전력 증폭기 스테이지들은 특히 차량의 엔진 제어 영역에서 상당히 이용된다. 적용 목적에 따라서 상기 개별 부하들은 산발적으로, 고정 제어 주파수를 이용해 또는 속도에 따라서, 다소 정확하게 준수되는 파워 시간들을 이용해 제어된다. 상기 파워-업 시간의 필요적인 준수가 더 정확하면 할수록, 상기 부하를 직접 스위칭하는 상기 전력 증폭기 스테이지를 위해 필요한 상승 및 하강 플랭크들이 그 만큼 더 가파르다; 시간 임계(time critical) 적용이 적은 경우 회복 다이오드들은 상기 부하들에 병렬로 접속되어 있다.
상기 부하들이 속도에 의존하여 제어되고, 이 경우 예를 들어 연료 분사 또는 점화를 위한 적어도 정확한 파워-업 시간들이 요구되면, 상기 파워 신호의 가파른 플랭크들을 통해 발생하는 장애 스펙트럼이 광대역이 된다. 고정 주파수를 이용해 제어되는 부하들은 하나의 고정 장애 주파수를 형성하므로 더 위험해진다.
이들 부하의 제어 종류에 따라서 특히 적응형 전력 증폭기 스테이지가 필요하다. 필요한 전력 증폭기 스테이지의 수가 많기 때문에 집적된 멀티플 드라이버, 예를 들어 4개- 또는 5개 드라이버 및 가까운 장래에 훨씬 더 많은 드라이버를 가지는 IC들이 이용되며, 이 경우 이들은 외부 소자들을 이용해 복잡하게 각각의 이용 목적에 적응되야 한다. 이 때 장애 방사를 가능한 한 작게 유지하기 위해, 파워 스위치의 파워 플랭크를 이용 목적에서 필요한대로 가파르게 만드는 것이 관용 실무이다.
본 발명은 제 1 항의 전제부에 따른 부하들을 스위칭하기 위한 집적형 전력 증폭기 스테이지를 제어하기 위한 방법에 관한 것이다. 또한 본 발명은 상기 방법의 실시를 위한 장치에 관한 것이다.
본 발명은 하기에서 자신 자체를 가파른 또는 평평한 상승 및 하강 플랭크에 맞추는, 유도 사용부(inductive consumer)를 스위칭할 수 있는 집적된 전력 증폭기 스테이지를 제어하기 위한 방법 및 장치에서 도면을 이용해 상술된다.
본 발명의 목적은 상기 전력 증폭기 스테이지 자체가 파워를 제공하려는 부하가 평평한 또는 가파른 파워 플랭크를 이용해 제어될 수 있는지 및 그 자신을 그것에 맞출수 있는지 여부를 검출할 수 있도록 만드는 집적형 전력 증폭기 스테이지의 제어를 위한 방법을 제공하는데 있다. 또한 본 발명의 목적은 상기 방법의 실시를 위한 장치를 제공하는데 있다.
상기 목적은 본 발명에 따라 제 1 항 및 제 2 항에서 언급한 특징들을 통해 달성된다. 본 발명의 유리한 다른 구성들은 상기 종속항들에서 파악될 수 있다.
상기 단일 도면은 암시적으로만 표시된 제어 장치(ST) 내에 파선으로 표시된 박스(box) 안에 배열된 집적형 전력 증폭기 스테이지(LE)의 회로도이며, 이 경우에 상기 전력 증폭기 스테이지는 이 실시예에서 유도 부하(L)를 스톱 모션 스위치(stop motion switch)(T)에 의해 상기 제어 장치(ST)의 제어 신호들을 이용해 스위칭된다. 상기 스톱 모션 스위치(T)의 파워-업 상태에서 보드 전압(bord voltage)의 양극(+UB)에 한쪽에 위치하는 부하(L)가 그의 음극(GND)과 접속되어 있으므로, 거의 상기 전체 보드 전압은 상기 부하에 인가된다. 개관(槪觀)을 위해 가정하는 것은 상기 보드 전압(ST)이 동시에 상기 제어 장치(ST)와 전력 증폭기 스테이지의 공급 전압이라는 점이다.
시간 임계 적용이 적은 경우 상기 부하(L)에 회복 다이오드(D)가 병렬로 배열된다. 이 실시예에서 상기 회복 다이오드(D)는 집적 소자로서 제공되지만, 상기 부하가 가파른 플랭크를 이용해 파워-업 또는 파워-다운 되어야 하면 그의 캐쏘드는 상기 양극(+UB)과 연결된다. 그러나 상기 회복 다이오드(D)는 외부 소자로서도 제공될 수 있다.
상기 유도 부하(L)의 접속을 차단할 때, 하나의 회복 다이오드(D)에 의해 상기 부하에 에너지 공급이 끊어지는지 여부에 의존하여 부하(L)와 스톱 모션 스위치(T) 사이의 연결 지점(A)에서의 전압 그래프들이 구별된다. 회복 다이오드를 이용해 접속을 끊을 때, 파워-업 상태 동안에 상기 음의 전위 근처에 인가되는 상기 연결 지점(A)에서의 전압(UA)이 다시 상기 보드 전압(+UB)의 전위에, 예를 들어 +12로 상승하며, 그에 반해 회복 다이오드 없는 저항에 있어서 상기 스톱 모션 스위치(T)를 보호하기 위해 상기 스톱 모션 스위치(T)와 연결 지점(A) 사이에 배열되는 집적형 제너 다이오드(Z)의 제너 전압(UZ), 예를 들어 +50V로 제한되는 훨씬 더 높은 전압으로 상승한다. 상기 전력 증폭기 스테이지가 가파른 또는 평평한 파워 플랭크들을 이용해 각각의 유도 부하를 스위칭해야 하는지 여부가 연결 지점(A)에서 상기 차단 전압의 다양한 값들에서 검출될 수 있다.
상기 전압 측정은 본 발명에 따라 하나의 비교기(K)를 이용해 실시되며, 이것의 한 입력은 상기 연결 지점(A)과 연결되며, 및 그의 다른 입력에 예를 들어 +30V의 설정된 전압-문턱값(W)이 인가된다. 상기 비교기(K)의 출력은 RS-플립플롭(FF)의 세트 입력(S)과 연결되어 있으며, 그의 출력(Q)이 동작 개시 때마다 신호 레벨 q = L(로우)에 인가된다.
상기 부하(L)의 제 1의 제어 후 파워-다운 시에 상기 전압(UA)이 (상기 회복 다이오드(D)가 부하(L)에 평행하게 연결되어 있으면, 비교기 출력 신호 k = L) 문턱값(W) 아래에 있거나 또는 이것이 (회복 다이오드(D) 없이 가파른 플랭크들을 이용해 스위칭되면) 상기 문턱값을 넘어간다.
후자의 경우에 (가파른 플랭크) 상기 RS-플립플롭(FF)은 상기 비교기(K)의 출력 신호 k = H(하이)를 통해 세팅되며, 즉 그의 출력(Q)이 신호 레벨 q = H(하이)에 세팅된다; 다른 경우에 (평평한 플랭크) 상기 출력(Q)은 신호 레벨 q = L에 머무른다. 상기 값 q = L 또는 q = H은 전체 동작 동안 RS-플립플롭(FF)에 저장된다.
상기 제어 장치(ST)에서 발생된 제어 신호(st)는 보드 전압의 양극(+UB)과 음극(GND) 사이에 일렬로 위치하는 2개의 드라이버-스위치(T1과 T2)로 이루어지는 제 1의 드라이버의 제어 입력들에 제공된다.
상기 RS-플립플롭(FF)의 출력(Q)과 스위칭 로직이 결합되며, 이 때 이 스위칭 로직은 NAND-소자(U1), AND-소자(U2) 및 인버터(N)로 이루어지며, 이것은 상기 신호들(q와 st)에 상응하게 상기 스톱 모션 스위치(T)의 스위칭 속도를 제어한다.
상기 RS-플립플롭(FF)의 출력(Q)은 상기 NAND-소자(U1)와 AND-소자(U2)의 각각의 입력과 연결되어 있다. 상기 제어 신호(st)가 상기 AND-소자(U2)의 다른 입력에는 직접 제공되며 상기 NAND-소자(U1)의 다른 입력에는 상기 인버터(N)에 의해 제공된다.
상기 도면에 도시된 스위치(T와 T1 내지 T4)는 이 실시예에서는 집적 MOSFET-스위치로서 실현되어 있으며(T1과 T3는 제어 입력에 L-신호가 인가되면 도전 상태인 P-채널-MOSFET로서; T, T2와 T4는 제어 입력에 H-신호가 인가되면 도전 상태인 N-채널-MOSFET로서), 이 경우 T1 내지 T4는 스위칭 가능한 저항으로서 파악될 수 있으며, 이 저항은 상기 스톱 모션 스위치(T)의 입력 커패시턴스와 함께 RC-소자를 형성한다. 상기 드라이버-스위치(T1 내지 T4)는 (적분의 악화 때문에 경우에 따라서는 외부의) 저항 또는 전류 원을 가지는 직렬 회로에서 바이폴라 스위치로서 실현될 수도 있다.
상기 스톱 모션 스위치(T)의 제어 입력을 통해 흐르는 전류(+UB에서부터 또는 GND로)의 값은 그것을 전도성 또는 비전도성 상태로 만드는 속도를 결정한다. 이 도면에서 상기 실시는 P- 또는 N-채널-MOSFET-스위치로서 도면 부호 T와 T1 내지 T4 뒤에서 괄호로 붙여졌다.
물론 상기 전술한 전력 증폭기 스테이지(LE) 및 그에 상응하는 스위칭 소자들은 "반전 로직(inverted logic)"에서도 실시될 수 있으며, 이 경우에 상기 부하는 상기 음극(GND)과 연결되어 있으며 상기 스톱 모션 스위치(T)는 하이 사이드-스위치(high side-switch)로서 형성되어 있다.
또한 제 2의 드라이버가 이미 언급한 드라이버-스위치(T3과 T4)로 이루어지며, 이들도 마찬가지로 보드 전압의 양극(+UB)과 음극(GND) 사이에 일렬로 위치하며 전술한 스위칭 로직에 의해 제어된다. 상기 드라이버-스위치(T3)의 제어 입력은 상기 NAND-소자(U1)의 출력과 연결되어 있는 반면, 상기 드라이버-스위치(T4)의 제어 입력은 상기 AND-소자(U2)의 출력과 연결되어 있다. 상기 양 드라이버-스위치(T3과 T4)의 연결 지점은, 상기 제 1 드라이버의 그것처럼, 상기 스톱 모션 스위치(T)의 제어 입력과 연결되어 있다.
상기 제어 신호(st)는 이 실시예에서는 반전 신호이며, 즉 상기 스톱 모션 스위치(T)는, st = L이면, 전도성이 되어야 하며; 및 st = H이면, 비전도성이어야 한다.
상기 RS-플립플롭(FF)의 출력 신호(q)가 q = L이면, 상기 NAND-소자(U1)의 출력에 H-신호가 그리고 AND-소자(U2)에는 L-신호가 생긴다. 상기 양 드라이버-스위치(T3와 T4)는 비전도성이다. st = L의 제어 신호가 나타나면 드라이버-스위치(T1)는 전도성이 되며 드라이버-스위치(T2)는 비전도성이 되므로, 상기 스톱 모션 스위치(T)는 전류(+UB에서부터 T1 위로)를 이용해 제어되며, 이것을 통해 그것은 평평한 상승 플랭크를 이용해 전도성이 된다. st = 1이 사라지면 드라이버-스위치(T1)가 비전도성이 되며 드라이버-스위치(T2)는 전도성이 되므로, 상기 스톱 모션 스위치(T)는 평평한 강하 플랭크를 이용해 다시 비전도성이 된다.
상기 RS-플립플롭(FF)의 출력 신호(q)가 q = H이면, 제어 신호 st = L이 나타남과 동시에 상기 드라이버-스위치(T1과 T3)는 병렬로 스위칭되고 전도성이 되므로, 상기 스톱 모션 스위치(T)는 특히 q = L인 경우에서 설명한 것보다 더 큰 전류를 이용해 제어되며 (왜냐하면 T1과 T3는 더 작은 전체 저항을 이용해 병렬로 되기 때문이다), 이 경우 상기 스톱 모션 스위치(T)는 가파른 상승 플랭크를 이용해 전도성이 된다. 상기 제어 신호(st = H)가 사라지면 상기 드라이버-스위치(T1과 T3)는 비전도성이 된다(상기 AND-소자(U2)의 출력은 상기 인버터(N) 때문에 H-신호로 간다). 그러므로 이제 병렬로 스위칭되는 드라이버-스위치(T2와 T4)는 전도성이 되며, 이 경우 상기 스톱 모션 스위치(T)는 가파른 강하 플랭크를 이용해 비전도성이 된다.
상기 전술한 전력 증폭기 스테이지는 유도성 부하에 적합할 뿐만아니라 옴 저항에도 적합하다. 이 경우 상기 문턱값(W)은 상기 부하(L)의 차단 시에 동작 개시 후에 초과되지 않으며, 이 부하는 그에 따라서 평평한 플랭크를 이용해 제어된다.
Claims (7)
- 상기 전력 증폭기 스테이지의 스톱 모션 스위치(T)와 함께 직렬 회로에서 상기 전압 원의 극들(+UB, GND)에 위치하는, 회복 다이오드(D)를 이용해 또는 이용하지 않고 스위칭되는 부하(L)를 가파른 또는 평평한 파워-업 및 파워-다운 플랭크를 이용해 제어 장치(ST)의 제어 신호들(st)에 의해 스위칭하기 위한 집적 전력 증폭기 스테이지를 제어하기 위한 방법에 있어서,부하(L)와 스톱 모션 스위치(T) 사이에 연결 지점(A)에서 상기 부하(L)의 차단 시에 측정가능한 전압(UA)이 설정된 문턱값(W)과 비교되며, 상기 비교 결과에 할당된 값(q)은 동작 동안에 저장되며 및 상기 스톱 모션 스위치는, q = L이면, 설정된, 평평한 파워-업 및 파워-다운 플랭크들에 할당된 전류를 이용해 전도성이 되어 그리고 비전도성이 되어 제어되며, q = H이면, 더 높은, 가파른 파워-업 및 파워-다운 플랭크에 할당된 전류를 이용해 전도성 및 비전도성이 되어 제어되는 것을 특징으로 하는 방법.
- 제 1 항에 따른 방법을 실시하기 위한 장치에 있어서,상기 보드 전압의 양극(+UB)과 음극(GND) 사이에 직렬로 위치하는 2개의 드라이버-스위치(T1, T2)로 이루어지는 제 1의 드라이버가 제공되며, 그들의 제어 입력들에 상기 제어 신호(st)가 제공되며, 그의 연결 지점은 상기 스톱 모션 스위치(T)의 제어 입력과 연결되고,하나의 비교기(K)가 제공되며, 그의 한 입력은 부하(L)와 스톱 모션 스위치(T) 사이의 연결 지점(A)과 연결되어 있으며, 그의 다른 입력에는 문턱값(W)이 제공되며,하나의 RS-플립플롭(FF)이 제공되며, 그의 세팅 입력(S)은 상기 비교기(K)의 출력과 연결되어 있으며 그의 리세팅 입력은 음극(GND)과 연결되고,NAND-소자(U1), AND-소자(U2) 및 인버터(N)로 이루어지는 하나의 스위칭 로직이 제공되며, 이 경우 상기 RS-플립플롭(FF)의 출력(Q)은 상기 NAND-소자(U1)와 상기 AND-소자(U2)의 각각의 입력과 연결되며, 상기 제어 신호(st)는 상기 AND-소자(U2)의 다른 입력에는 직접 제공되며 상기 NAND-소자(U1)의 다른 입력에는 상기 인버터(N)에 의해 제공되며,상기 보드 전압의 양극(+UB)과 음극(GND) 사이에 직렬로 위치하는 2개의 드라이버-스위치(T3, T4)로 이루어지는 제 2의 드라이버가 제공되며, 이 경우 상기 드라이버-스위치(T3)의 제어 입력이 상기 NAND-소자(U1)의 출력과 연결되며 상기 드라이버-스위치(T4)의 제어 입력은 상기 AND-소자(U2)의 출력과 연결되어 있으며, 상기 양 드라이버-스위치(T3, T4)의 연결 지점은 상기 스톱 모션 스위치(T)의 제어 입력과 연결되어 있는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 스톱 모션 스위치(T)와 상기 드라이버-스위치(T1 내지 T4)는 집적 MOSFET-스위치인 것을 특징으로 하는 장치.
- 제 3 항에 있어서,상기 드라이버-스위치(T1과 T3)는 P-채널-MOSFET로서, 그에 반해 상기 스톱 모션 스위치(T1)와 상기 드라이버-스위치(T2와 T4)는 N-채널-MOSFET로서 실시되어 있는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 드라이버-스위치(T1 내지 T4)는 바이폴러 트랜지스터로서 실시되어 있으며, 이 경우 저항 또는 전류 원이 각각의 트랜지스터와 직렬로 연결되어 있는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 RS-플립플롭(FF)의 상기 세팅 입력(S)은 출력 신호(k'= 1 또는 H)를 제공하는 상기 제어 장치(ST)의 출력과 연결되어 있는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 드라이버 스위치(T3과 T4)의 제어 입력들은 직접 상기 제어 장치(ST)의 출력들과 연결되어 있으며, 이것으로부터 그것들은 원하는 경사에 할당된 진폭을 제공받는 것을 특징으로 하는 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19740697.1 | 1997-09-16 | ||
DE19740697A DE19740697C1 (de) | 1997-09-16 | 1997-09-16 | Verfahren und Vorrichtung zum Ansteuern einer integrierten Leistungsendstufe |
PCT/DE1998/002730 WO1999014856A2 (de) | 1997-09-16 | 1998-09-15 | Verfahren und vorrichtung zum ansteuern einer integrierten leistungsendstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010023993A true KR20010023993A (ko) | 2001-03-26 |
KR100354726B1 KR100354726B1 (ko) | 2002-09-30 |
Family
ID=7842520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020007002720A KR100354726B1 (ko) | 1997-09-16 | 1998-09-15 | 집적형 전력 증폭단을 제어하기 위한 방법 및 장치 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1016214B1 (ko) |
KR (1) | KR100354726B1 (ko) |
DE (1) | DE19740697C1 (ko) |
WO (1) | WO1999014856A2 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3664061B2 (ja) * | 1999-12-28 | 2005-06-22 | 日産自動車株式会社 | 電流制御型半導体素子用駆動回路 |
DE10133389A1 (de) * | 2001-07-10 | 2003-01-23 | Bosch Gmbh Robert | Vorrichtung zur Ansteuerung einer Leistungsendstufe |
DE10261433B3 (de) * | 2002-12-30 | 2004-08-19 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten Halbleiterschalters |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4973865A (en) * | 1989-12-20 | 1990-11-27 | Vlsi Technology, Inc. | Auto-delay gain circuit |
US5265003A (en) * | 1990-07-25 | 1993-11-23 | Power Trends | Miniaturized switching power supply with programmed level gate drive |
DE59109062D1 (de) * | 1991-04-16 | 1998-11-12 | Siemens Ag | Ausgangspufferverstärker mit grossem Signalhub |
US5315174A (en) * | 1992-08-13 | 1994-05-24 | Advanced Micro Devices, Inc. | Programmable output slew rate control |
US5473263A (en) * | 1994-12-19 | 1995-12-05 | Advanced Micro Devices, Inc. | Negative feedback to reduce voltage oscillation in CMOS output buffers |
US5568081A (en) * | 1995-06-07 | 1996-10-22 | Cypress Semiconductor, Corporation | Variable slew control for output buffers |
US5617051A (en) * | 1995-06-22 | 1997-04-01 | Maxim Integrated Products | Voltage overshoot limiter |
GB9512883D0 (en) * | 1995-06-23 | 1995-08-23 | Lucas Ind Plc | Tamper-resistant circuit |
-
1997
- 1997-09-16 DE DE19740697A patent/DE19740697C1/de not_active Expired - Fee Related
-
1998
- 1998-09-15 KR KR1020007002720A patent/KR100354726B1/ko not_active IP Right Cessation
- 1998-09-15 WO PCT/DE1998/002730 patent/WO1999014856A2/de active IP Right Grant
- 1998-09-15 EP EP98955330A patent/EP1016214B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100354726B1 (ko) | 2002-09-30 |
EP1016214B1 (de) | 2002-06-05 |
WO1999014856A3 (de) | 1999-05-06 |
DE19740697C1 (de) | 1999-02-11 |
EP1016214A2 (de) | 2000-07-05 |
WO1999014856A2 (de) | 1999-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100817957B1 (ko) | 과전류 검출장치 | |
US4429339A (en) | AC Transistor switch with overcurrent protection | |
US6842064B2 (en) | Overcurrent protection and masking circuitry for protection against an overcurrent condition | |
US7642817B2 (en) | Driver circuit for a semiconductor power switching element | |
US7463079B2 (en) | Short circuit protection by gate voltage sensing | |
US10476496B2 (en) | Drive circuit and power module including the same | |
US11545970B2 (en) | Current detection circuit, current detection method, and semiconductor module | |
US9587616B2 (en) | Internal combustion engine ignition device | |
CA1322023C (en) | Power transistor drive circuit with improved short circuit protection | |
KR970005567B1 (ko) | 단락 보호 회로 | |
US4547686A (en) | Hybrid power semiconductor switch | |
US7183835B2 (en) | Semiconductor device which realizes a short-circuit protection function without shunt resistor, and semiconductor device module | |
US7978453B2 (en) | Low side driver with short to battery protection | |
US7854832B2 (en) | Signal processing device and control unit | |
US20210006243A1 (en) | Current detection circuit, current detection method, and semiconductor module | |
DE59602580D1 (de) | Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern | |
US11496125B2 (en) | Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation | |
CN114667681A (zh) | 栅极驱动电路 | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
KR20010023993A (ko) | 집적된 전력 증폭기 스테이지를 제어하기 위한 방법 및장치 | |
JP4423765B2 (ja) | 負荷駆動装置 | |
KR100318365B1 (ko) | 모터구동회로의 과전류보호회로 | |
US6194951B1 (en) | Method and device for diving an integrated power output stage | |
KR100310645B1 (ko) | 역포화를 이용한 전력 모듈의 과전류 보호회로 | |
JPH1134765A (ja) | 車両用回路保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110915 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20120910 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |