KR100632824B1 - 정전 용량 검출 장치 - Google Patents

정전 용량 검출 장치 Download PDF

Info

Publication number
KR100632824B1
KR100632824B1 KR1020040026331A KR20040026331A KR100632824B1 KR 100632824 B1 KR100632824 B1 KR 100632824B1 KR 1020040026331 A KR1020040026331 A KR 1020040026331A KR 20040026331 A KR20040026331 A KR 20040026331A KR 100632824 B1 KR100632824 B1 KR 100632824B1
Authority
KR
South Korea
Prior art keywords
capacitance
electrode
film
reference capacitor
detecting
Prior art date
Application number
KR1020040026331A
Other languages
English (en)
Other versions
KR20040090921A (ko
Inventor
미야사카미츠토시
요시다히로유키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040090921A publication Critical patent/KR20040090921A/ko
Application granted granted Critical
Publication of KR100632824B1 publication Critical patent/KR100632824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Image Input (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 우수한 정전 용량 검출 장치를 실현하는 것을 과제로 한다.
이를 위해, 본 발명의 정전 용량 검출 장치는, M행 N열의 행렬 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선, 및 이들 교점에 설치된 정전 용량 검출 소자를 구비하고, 정전 용량 검출 소자는 신호 검출 소자와 신호 증폭 소자를 포함하고, 신호 검출 소자는 용량 검출 전극과 용량 검출 유전체막을 포함하고, 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어진다.
용량 검출 장치, 개별 출력선, 게이트 전극, 게이트 절연막, 반도체막, 신호 증폭용 MIS형 박막 반도체 장치

Description

정전 용량 검출 장치{CAPACITANCE DETECTING APPARATUS}
도 1은 종래 기술에서의 동작 원리를 설명한 도면.
도 2는 본 발명에서의 동작 원리를 설명한 도면.
도 3은 본 발명에서의 동작 원리를 설명한 도면.
도 4a는 본 발명의 소자 구조를 설명한 도면.
도 4b는 본 발명의 소자 구조를 설명한 도면.
도 5는 본 발명의 원리를 설명한 도면.
도 6은 본 발명의 전체 구성을 설명한 도면.
도 7은 본 발명의 클록 생성기 회로 구성을 설명한 도면.
도 8은 본 발명의 전원 선택 회로 구성을 설명한 도면.
도 9는 본 발명의 출력 신호 선택 회로 구성을 설명한 도면.
도 10은 본 발명의 정보 채취부 회로 구성을 설명한 도면.
도 11은 본 실시예에서 이용한 박막 반도체 장치의 전달 특성 도면.
본 발명은 지문 등의 미세한 요철(凹凸)을 갖는 대상물의 표면 형상을, 대상 물 표면과의 거리에 따라서 변화하는 정전 용량을 검출함으로써 판독하는 정전 용량 검출 장치에 관한 것이다.
종래, 지문 센서 등에 이용되는 정전 용량 검출 장치는 센서 전극과 당해 센서 전극 위에 설치된 유전체막을 단결정 규소 기판에 형성하고 있었다(일본국 특개평11-118415, 특개2000-346608, 특개2001-56204, 특개2001-133213 등). 도 1은 종래의 정전 용량 검출 장치의 동작 원리를 설명하고 있다. 센서 전극과 유전체막이 콘덴서의 한쪽의 전극과 유전체막을 이루고, 인체가 접지된 다른 쪽의 전극이 된다. 이 콘덴서의 정전 용량(CF)은 유전체막 표면에 접한 지문의 요철에 따라 변화한다. 한편, 반도체 기판에는 정전 용량(CS)을 이루는 콘덴서를 준비하고, 이들 2개의 콘덴서를 직렬 접속하여 소정의 전압을 인가한다. 이렇게 함으로써, 2개의 콘덴서의 사이에는 지문의 요철에 따른 전하(Q)가 발생한다. 이 전하(Q)를 통상의 반도체 기술을 이용하여 검출하여, 대상물의 표면 형상을 판독하고 있었다.
(특허 문헌 1)
일본국 특개평11-118415호
(특허 문헌 2)
일본국 특개2000-346608호
(특허 문헌 3)
일본국 특개2001-56204호
(특허 문헌 4)
일본국 특개2001-133213호
그러나, 이들 종래의 정전 용량 검출 장치는, 당해 장치가 단결정 규소 기 판 위에 형성되어 있기 때문에, 지문 센서로서 이용하면 손가락을 강하게 눌렀을 때에 당해 장치가 깨어져 버린다는 과제를 갖고 있었다.
또한 지문 센서는 그 용도로부터 필연적으로 20mm×20mm 정도의 크기가 요구되고, 정전 용량 검출 장치 면적의 대부분은 센서 전극이 차지한다. 센서 전극은 물론 단결정 규소 기판 위에 만들어지지만, 방대한 에너지와 노력을 소비하여 작성된 단결정 규소 기판의 대부분(센서 전극 하부)은 단순한 지지체로서의 역할밖에 하지 못한다. 즉, 종래의 정전(靜電) 용량 검출 장치는 고가일 뿐만 아니라, 막대한 낭비 위에 형성되어 있다는 과제를 갖는다.
덧붙여 최근, 크레디트 카드나 현금 카드 등의 카드상에 개인 인증 기능을 설치하여 카드의 안전성을 높여야한다는 지적이 강하다. 그런데 종래의 단결정 규소 기판 위에 만들어진 정전 용량 검출 장치는 유연성이 부족하기 때문에, 상기 장치를 플라스틱 기판 위에 작성할 수 없다는 과제를 갖고 있다.
그래서 본 발명은 상술한 제(諸) 사정을 감안하여, 그 목적하는 바는 안정적으로 동작하고, 또한 제조 시에 불필요한 에너지나 노력을 삭감할 수 있고, 또한 단결정 규소 기판 이외에도 작성할 수 있는 우수한 정전 용량 검출 장치를 제공하는 데 있다.
본 발명은 대상물과의 거리에 따라서 변화하는 정전 용량을 검출함으로써, 대상물의 표면 형상을 판독하는 정전 용량 검출 장치에 있어서, 정전 용량 검출 장치는 M행(行) N열(列)의 행렬 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선, 및 개별 전원선과 개별 출력선의 교점에 설치된 정전 용량 검출 소자를 구비하고, 이 정전 용량 검출 소자는 신호 검출 소자와 신호 증폭 소자를 포함하고, 신호 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서를 포함하고, 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 2 전극으로 이루어지고, 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지는 것을 특징으로 한다. 또한, 신호 증폭용 MIS형 박막 반도체 장치의 드레인 영역이 개별 전원선과 기준 콘덴서 제 1 전극에 접속되고, 신호 증폭용 MIS형 박막 반도체 장치 게이트 전극이 용량 검출 전극과 기준 콘덴서 제 2 전극에 접속되는 것도 특징으로 한다. 신호 증폭용 MIS형 박막 반도체 장치의 소스 영역은 직접 내지는 스위칭 소자를 통하여 간접적으로 개별 출력선에 접속된다. 본 발명은, 기준 콘덴서의 유전체막과 신호 증폭용 MIS형 박막 반도체 장치의 게이트 절연막이 동일 소재로 동일층 상에 형성되어 있는 것도 특징으로 한다. 또한, 기준 콘덴서 제 1 전극과 반도체막 드레인 영역은 동일 소재로 동일층 상에 형성되어 있는 것도 특징으로 한다. 게다가 기준 콘덴서 제 2 전극과 게이트 전극이 동일 소재로 동일층 상에 형성되어 있는 것도 특징으로 한다.
본 발명은, 기준 콘덴서의 전극 면적을 SR(μm2), 신호 증폭용 MIS형 박막 반도체 장치의 게이트 면적을 ST(μm 2), 기준 콘덴서 유전체막의 두께를 tR(μm), 기준 콘덴서 유전체막의 비유전율을 εR, 게이트 절연막의 두께를 tox(μm), 게이트 절연막의 비유전율을 εox로 하여, 기준 콘덴서의 용량(기준 콘덴서 용량)(CR)과 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)을,
CR=εOㆍεRㆍSR/tR, CT=εOㆍε OXㆍST/tOx로 정의하고(εO는 진공의 유전율), 용량 검출 전극의 면적을 SD(μm2), 용량 검출 유전체막의 두께를 tD(μm), 용량 검출 유전체막의 비유전율을 εD로 하여 신호 검출 소자의 소자 용량(CD)을,
CD=εOㆍεDㆍSD/tD로 정의했을 때(εO는 진공의 유전율), 소자 용량(CD)은 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT보다도 충분히 큰 것을 특징으로 한다. 충분히 크다고 함은 일반적으로 10배 정도 이상의 차이를 의미하므로, 환언하면, 소자 용량(CD)은 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와 CD>10×(CR+CT)의 관계를 충족시키고 있는 것이 된다. 본 발명의 정전 용량 검출 장치에서는 용량 검출 유전체막이 정전 용량 검출 장치의 최(最)표면에 위치하는 것이 바람직하다. 대상물이 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 용량 검출 유전체막으로부터 떨어져 있고, 대상물 용량(CA)을 진공의 유전율(ε0)과 공기의 비유전율(εA)과 용량 검출 전극의 면적(SD)을 이용하여,
CA=εOㆍεAㆍSD/tA로 정의했을 때에, 앞의 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT는 이 대상물 용량(CA)보다도 충분히 커지도록 정전 용량 검출 장치를 구성한다. 전술한 바와 같이, 10배 정도 이상의 차이가 인정되면 충분히 크다고 할 수 있으므로, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와 대상물 용량(CA)이,
(CR+CT>1O×CA의 관계를 충족시키고 있는 것을 특징으로 한다. 보다 이상적으로는, 용량 검출 유전체막이 정전 용량 검출 장치의 최표면에 위치하고, 기준 콘덴서의 전극 면적을 SR(μm2), 신호 증폭용 MIS형 박막 반도체 장치의 게이트 면적을 ST(μm 2), 기준 콘덴서 유전체막의 두께를 tR(μm), 기준 콘덴서 유전체막의 비유전율 εR, 게이트 절연막의 두께를 tOX(μm), 게이트 절연막의 비유전율을εOX 로 하여, 기준 콘덴서의 용량(기준 콘덴서 용량)(CR)과 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)을 CR=εOㆍεRㆍSR/t R, CT=εOㆍεOXㆍST/tOX로 정의하고(εO는 진공의 유전율), 용량 검출 전극의 면적을 SD(μm2), 용량 검출 유전체막의 두께를 tD(μm), 용량 검출 유전체막의 비유전율을 εD로 하여 신호 검출 소자의 소자 용량(CD)을,
CD=εOㆍεDㆍSD/tD로 정의했을 때(εO는 진공의 유전율), 소자 용량(CD)은, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT보다도 충분히 크고, 또한 대상물이 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 떨어져 있을 때에는, 대상물 용량(CA)을 진공의 유전율(εO)과 공기의 비유전율(εA)과 용량 검출 전극의 면적(SD)을 이용하여,
CA=εOㆍεAㆍSD/tD로 정의했을 때에, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT가 대상물 용량(CA)보다도 충분히 커지도록 정전 용량 검출 장치를 구성한다. 보다 구체적으로는, 소자 용량(CD)과, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와, 대상물 용량(CA)이,
CD>10×(CR+CT)>100×CA의 관계를 충족시키는 정전 용량 검출 장치를 특징으로 한다.
본 발명은 대상물과의 거리에 따라서 변화하는 정전 용량을 검출함으로써, 대상물의 표면 형상을 판독하는 정전 용량 검출 장치에 있어서, 정전 용량 검출 장치는 M행 N열의 행렬 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선, 및 개별 전원선과 개별 출력선의 교점에 설치된 정전 용량 검출 소자를 구비하고, 이 정전 용량 검출 소자는 신호 검출 소자와 신호 증폭 소자를 포함하고, 신호 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서를 포함하고, 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 ２ 전극으로 이루어지고, 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지고, 이 신호 증폭용 MIS형 박막 반도체 장치의 드레인 영역의 일부와 게이트 전극의 일부가 게이트 절연막을 통하여 중첩부를 형성하고 있고, 이 중첩부가 기준 콘덴서를 이루는 것을 특징으로 한다. 구체적으로는, 신호 증폭용 MIS형 박막 반도체 장치를 구성하는 반도체막의 안에서 도너형 또는 억셉터형 불순물을 포함하는 반도체막의 드레인 영역측이 기준 콘덴서 제 1 전극이 되고, 이것이 직접 내지는 간접적으로 개별 전원선으로 접속된다. 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극은 기준 콘덴서 제 ２ 전극과 공통 전극이 되고, 이것은 용량 검출 전극에 접속된다. 신호 증폭용 MIS형 박막 반도체 장치의 소스 영역은 직접 내지는 간접적으로 개별 출력선에 접속된다.
본 발명은 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 드레인 영역의 중첩부의 게이트 전극 길이를 Ll(μm), 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 채널 형성 영역의 중첩부의 게이트 전극 길이를 L2(μm), 게이트 전극 폭을 W(μm), 상기 게이트 절연막의 두께를 tOX(μm), 게이트 절연막의 비유전율을εOX로 하여 신호 증폭용 MIS형 박막 반도체 장치의 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)을,
CR=εOㆍεOXㆍL1ㆍW/tOX, CT=εO ㆍεOXㆍL2ㆍW/tox로 정의하고(εO는 진공의 유전율), 용량 검출 전극의 면적을 SD(μm2), 용량 검출 유전체막의 두께를 tD (μm), 용량 검출 유전체막의 비유전율을 εD로 하여, 신호 검출 소자의 소자 용량(CD)을
CD=εOㆍεDㆍSD/tD로 정의했을 때(εO는 진공의 유전율), 이 소자 용량(CD)은 앞의 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT보다도 충분히 큰 것을 특징으로 한다. 충분히 크다는 것은 일반적으로 10배 정도 이상의 차이을 의미하므로, 환언하면, 소자 용량(CD)은 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와 CD>10×(CR+CT)의 관계를 충족시키고 있는 것이 된다. 본 발명의 정전 용량 검출 장치에서는 용량 검출 유전체막이 정전 용량 검출 장치의 최표면에 위치하는 것이 바람직하다. 대상물이 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 용량 검출 유전체막으로부터 떨어져 있고, 대상물 용량(CA)을 진공의 유전율(εO)과 공기의 비유전율(εA)과 용량 검출 전극의 면적(SD)을 이용하여, CA=εOㆍεAㆍSD/tA로 정의했을 때에, 앞의 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT는 이 대상물 용량(CA)보다도 충분히 크게 되도록 정전 용량 검출 장치를 구성한다. 전술한 바와 같이, 10배 정도 이상의 차이가 인정되면 충분히 크다고 할 수 있으므로, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와 대상물 용량(CA)이 (CR+CT)>1O×CA의 관계를 충족시키고 있는 것을 특징으로 한다. 보다 이상적으로는, 용량 검출 유전체막이 정전 용량 검출 장치의 최표면에 위치하고, 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 드레인 영역의 중첩부의 게이트 전극 길이를 Ll(μm), 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 채널 형성 영역의 중첩부의 게이트 전극 길이를 L2(μm), 게이트 전극 폭을 W(μm), 게이트 절연막의 두께를 tOX(μm), 게이트 절연막의 비유전율을εOX로 하여 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)을 CR=εOㆍεOXㆍL1ㆍW/tOX, CT=εOㆍεOXㆍL2ㆍW/tox로 정의하고(εO는 진공의 유전율), 용량 검출 전극의 면적을 SD(μm2), 용량 검출 유전체막의 두께를 tD(μm), 용량 검출 유전체막의 비유전율을 εD로 하여, 신호 검출 소자의 소자 용량(CD)을,
CD=εOㆍεDㆍSD/tD로 정의했을 때(εO는 진공의 유전율), 소자 용량(CD)은 기준 콘덴서 용량(CR)과 그 트랜지스터 용량(CT)의 합인 CR+CT보다도 충분히 크고, 또한 대상물이 용량 검출 유전체막에 접하지 않게 대상물 거리(tA)를 두고 떨어져 있고, 대상물 용량(CA)을 진공의 유전율(εO)과 공기의 비유전율(εA)과 용량 검출 전 극 면적(SD)을 이용하여,
CA=εOㆍεAㆍSD/tA 로 정의했을 때에, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT가 대상물 용량(CA)보다도 충분히 커지도록 정전 용량 검출 장치를 구성한다. 보다 구체적으로는, 소자 용량(CD)과, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와, 대상물 용량(CA)이,
CD＞10×(CR＋CT)＞100×CA의 관계를 충족시키는 정전 용량 검출 장치를 특징으로 한다.
본 발명은 대상물과의 거리에 따라서 변화하는 정전 용량을 검출함으로써, 대상물의 표면 형상을 판독하는 정전 용량 검출 장치에 있어서, 정전 용량 검출 장치는 M행 N열의 행렬 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선, 및 개별 전원선과 개별 출력선의 교점에 설치된 정전 용량 검출 소자, 나아가서는 M개의 개별 전원선에 접속되는 전원 선택 회로를 구비하고, 정전 용량 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서와 신호 증폭 소자를 포함하고, 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 ２ 전극으로 이루어지고, 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지는 것을 특징으로 한다. 이 때에 신호 증폭 소자용 MIS형 박막 반도체 장치의 소스 영역은 직접 내지는 간접적으로 개별 출력선에 접속되고, 신호 증폭 소자용 MIS형 박막 반 도체 장치의 드레인 영역은 개별 전원선과 기준 콘덴서 제 1 전극에 접속되고, 신호 증폭 소자용 MIS형 박막 반도체 장치의 게이트 전극은 용량 검출 전극과 기준 콘덴서 제 ２ 전극에 접속되는 것을 특징으로 한다. 본 발명의 정전 용량 검출 장치에서는 개별 출력선이 제 1 배선에서 배선되고, 개별 전원선이 제 ２ 배선에서 배선되고, 용량 검출 전극이 제 3 배선에서 배선되고, 이들 제 1 배선과 제 ２ 배선과 제 3 배선은 절연막을 통하여 전기적으로 분리되어 있다.
본 발명은 대상물과의 거리에 따라서 변화하는 정전 용량을 검출함으로써, 대상물의 표면 형상을 판독하는 정전 용량 검출 장치에 있어서, 정전 용량 검출 장치는 M행 N열의 행렬 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선, 및 개별 전원선과 개별 출력선의 교점에 설치된 정전 용량 검출 소자, 나아가서는 N개의 개별 출력선에 접속하는 출력 신호 선택 회로를 구비하고, 정전 용량 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서와 신호 증폭 소자를 포함하고, 출력 신호 선택 회로는 공통 출력선과 출력 신호용 패스 게이트를 포함하고, 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 ２ 전극으로 이루어지고, 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지고, 출력 신호용 패스 게이트는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 출력 신호 패스 게이트용 MIS형 박막 반도체 장치로 이루어지는 것을 특징으로 한다. 이 때에 신호 증폭 소자용 MIS형 박막 반도체 장치의 소스 영역은 직접 내지는 간접적으로 개별 출력선에 접속되고, 신호 증폭 소자용 MIS형 박막 반도체 장치의 드 레인 영역은 개별 전원선과 기준 콘덴서 제 1 전극에 접속되고, 신호 증폭 소자용 MIS형 박막 반도체 장치의 게이트 전극은 용량 검출 전극과 기준 콘덴서 제 ２ 전극에 접속되고, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 소스 영역은 공통 출력선에 접속되고, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 드레인 영역은 상기 개별 출력선에 접속되는 것도 특징으로 한다. 또한, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 게이트 전극은, N개의 개별 출력선의 안으로부터 어느 개별 출력선을 선택하는가 하는 신호를 공급하는 출력선택용 출력선에 접속된다. 본 발명의 정전 용량 검출 장치에서는 개별 출력선과 공통 출력선이 제 1 배선에서 배선되고, 개별 전원선과 출력선택용 출력선이 제 ２ 배선에서 배선되고, 용량 검출 전극이 제 3 배선에서 배선되고, 이들 제 1 배선과 그 제 ２ 배선과 그 제 3 배선은 절연막을 통하여 전기적으로 분리되어 있다.
본 발명은 대상물과의 거리에 따라서 변화하는 정전 용량을 검출함으로써, 대상물의 표면 형상을 판독하는 정전 용량 검출 장치에 있어서, 정전 용량 검출 장치는 M행 N열의 행렬 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선, 및 개별 전원선과 개별 출력선의 교점에 설치된 정전 용량 검출 소자, 나아가서는 M개의 개별 전원선에 접속하는 전원 선택 회로와, N개의 개별 출력선에 접속하는 출력 신호 선택 회로를 구비하고, 정전 용량 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서와 신호 증폭 소자를 포함하고, 출력 신호 선택 회로는 공통 출력선과 출력 신호용 패스 게이트를 포함하고, 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 ２ 전극으로 이루어지고, 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지고, 출력 신호용 패스 게이트는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 출력 신호 패스 게이트용 MIS형 박막 반도체 장치로 이루어지는 것을 특징으로 한다. 이 때에 신호 증폭 소자용 MIS형 박막 반도체 장치의 소스 영역은 직접 내지는 간접적으로 개별 출력선에 접속되고, 신호 증폭 소자용 MIS형 박막 반도체 장치의 드레인 영역은 개별 전원선과 기준 콘덴서 제 1 전극에 접속되고, 신호 증폭 소자용 MIS형 박막 반도체 장치의 게이트 전극은 용량 검출 전극과 기준 콘덴서 제 ２ 전극에 접속되고, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 소스 영역은 공통 출력선에 접속되고, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 드레인 영역은 개별 출력선에 접속되는 것도 특징으로 한다. 또한, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 게이트 전극은, N개의 개별 출력선의 안으로부터 어느 개별 출력선을 선택하는가 하는 신호를 공급하는 출력선택용 출력선에 접속된다. 본 발명의 정전 용량 검출 장치에서는 개별 출력선과 공통 출력선이 제 1 배선에서 배선되고, 개별 전원선과 출력선택용 출력선이 제 ２ 배선에서 배선되고, 용량 검출 전극이 제 3 배선에서 배선되고, 이들 제 1 배선과 제 ２ 배선과 제 3 배선은 각각 절연막을 통하여 전기적으로 분리되어 있다.
본 발명은 대상물과의 거리에 따라서 변화하는 정전 용량을 검출함으로써, 대상물의 표면 형상을 판독하는 정전 용량 검출 장치를 금속-절연막-반도체막으로 이루어지는 MIS형 박막 반도체 장치로 작성한다. 박막 반도체 장치는 통상 유리 기판 위에 작성되기 때문에, 대(大)면적을 필요로 하는 반도체 집적 회로를 염가로 제조하는 기술로서 알려져, 구체적으로 요즈음에는 액정 표시 장치 등에 응용되고 있다. 따라서, 지문 센서 등에 적응되는 정전 용량 검출 장치를 박막 반도체 장치에서 형성하면, 단결정 규소 기판과 같은 막대한 에너지를 낭비하여 만들어진 고가의 기판을 사용할 필요가 없고, 귀중한 지구 자원을 낭비하는 일없이 염가로 상기 장치를 작성할 수 있다. 또한, 박막 반도체 장치는 SUFTLA(일본국 특개평11-312811이나 S. Utsunomiya et, al. Society for Information Display p.916(2000))로 불리는 전사(轉寫) 기술을 적응함으로써, 반도체 집적 회로를 플라스틱 기판 상에 작성할 수 있으므로, 정전 용량 검출 장치도 단결정 규소 기판으로부터 해방되어 플라스틱 기판 위에 형성할 수 있다는 것이다.
그런데, 도 1에 나타내는 바와 같은 종래의 동작 원리를 적응한 정전 용량 검출 장치를 박막 반도체 장치에서 작성하는 것은, 현재의 박막 반도체 장치의 기술을 갖고서는 불가능하다. 2개의 직렬 접속된 콘덴서 사이에 유기(誘起)되는 전하(Q)는 매우 작기 때문에, 고정밀도 감지를 가능하게 하는 단결정 규소 LSI 기술을 이용하면 전하(Q)를 정확하게 판독할 수 있지만, 박막 반도체 장치에서는 트랜지스터 특성이 단결정 규소 LSI 기술 만큼은 우수하지 않고, 또한 박막 반도체 장치 사이의 특성 편차도 크기 때문에 전하(Q)를 정확하게 판독해낼 수 없다. 그래서 본 발명의 정전 용량 검출 장치는 M행 N열의 행렬 형상으로 배치된 M개(M은 1이상의 정수)의 개별 전원선과, N개(N은 1이상의 정수)의 개별 출력선, 및 개별 전원선과 개별 출력선의 교점에 설치된 정전 용량 검출 소자를 구비하게 하고, 이 정전 용량 검출 소자는 신호 검출 소자와 신호 증폭 소자를 포함하는 구성으로 한다. 신호 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서를 포함하고, 용량 검출 전극에는 정전 용량에 따라 전하(Q)가 발생한다. 본 발명에서는 이 전하(Q)를 각 정전 용량 검출 소자에 설치된 신호 증폭 소자로 증폭하여 전류로 변환한다. 구체적으로는 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지고, 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극이 용량 검출 전극과 기준 콘덴서의 한쪽의 전극(예를 들면, 제 ２ 전극)에 접속된다. 도 2에 본 발명의 동작 원리 도면을 나타낸다. 정전 용량(CS)을 갖는 콘덴서와, 대상물의 표면 형상에 따라 변화하는 정전 용량(CF)을 갖는 콘덴서 사이에 발생한 전하는 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전위를 변화시킨다. 이렇게 하여 이 박막 반도체 장치의 드레인 영역에 소정의 전압을 인가하면, 유기된 전하(Q)에 따라 박막 반도체 장치의 소스 드레인 사이에 흐르는 전류(I)는 현저하게 증폭된다. 유기된 전하(Q) 자체는 어디로도 흐르지 않고 보존되므로, 드레인 전압을 높게 하거나 혹은 측정 시간을 길게 하는 등으로 전류(I)의 측정도 용이하게 되고, 따라서 박막 반도체 장치를 이용하여도 대상물의 표면 형상을 충분히 정확하게 계측할 수 있게 된다.
전술한 바와 같이, 본 발명에서는 신호 증폭 소자로서 신호 증폭용 MIS형 박막 반도체 장치를 이용하고 있다. 이 경우, 정전 용량(CS)을 갖는 콘덴서를 신호 증폭용 MIS형 박막 반도체 장치 그자체로 겸용하고, 또한 정전 용량을 증가시켜 검 출 감도를 높이기 위하여 기준 콘덴서를 설치한다. 즉, 정전 용량(CS)을 대신하는 새로운 정전 용량을 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)과 정전 용량을 증가시키기 위한 기준 콘덴서 용량(CR)의 합으로 하는 것이다. 이렇게 함으로써 정전 용량의 조정이 가능해지고, 구조도 또한 간소화되는 동시에 제조 공정도 용이하게 된다. 또한, 신호 증폭용 MIS형 박막 반도체 장치의 반도체 채널 형성 영역 길이를 짧게 함으로써 고속 검출 동작을 실현할 수 있다. 덧붙여, 도 2에 도시되어 있는 2개의 전원을 공통의 전원(Vdd)으로 통합하는 것도 정전 용량 검출 장치 내에 있어서의 불필요한 배선을 생략할 수 있다는 관점에서 효과적이라 할 수 있다. 그러한 상태에서의 동작 원리에 관한 등가 회로도를 도 3에 나타낸다. 대상물의 표면 형상에 따라서 변화하는 정전 용량(CF)을 갖는 콘덴서와 트랜지스터 용량(CT)을 갖는 콘덴서가 직렬로 접속되고, 동시에 정전 용량(CF)을 갖는 콘덴서와 기준 콘덴서 용량(CR)을 갖는 콘덴서도 직렬로 접속되어 있다. 엄밀하게는 트랜지스터 용량(CT)은 신호 증폭용 MIS형 박막 반도체 장치의 드레인 전극과 게이트 전극 사이에 형성되는 정전 용량이다. 도 3의 구성을 실현시키는데는 신호 증폭용 MIS형 박막 반도체 장치의 소스 영역을 개별 출력선에 접속하고, 신호 증폭용 MIS형 박막 반도체 장치의 드레인 영역을 개별 전원선과 기준 콘덴서 제 1 전극에 접속하고, 또한 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 기준 콘덴서 제 ２ 전극을 접속한 다음, 개별 전원선에 전압(Vdd)을 인가하고, 개별 출력선으로부터 대상물의 표면 형상에 따라서 변화하는 전류(I)를 선택하면 된다.
이러한 발명을 구현화하는 정전 용량 검출 소자의 구조를 도 4를 이용하여 설명한다. 정전 용량 검출 소자의 신호 증폭 소자를 이루는 신호 증폭용 MIS형 박막 반도체 장치는 소스 영역과 채널 형성 영역과 드레인 영역을 포함하는 반도체막과, 게이트 절연막과 게이트 전극을 불가결한 구성 요건으로 하고 있다. 소스 영역과 드레인 영역의 반도체막에는 도너형 또는 억셉터형 불순물이 도입되어 있고, N형 또는 P형의 반도체로 되어 있다. 반도체막 드레인 영역상에는 게이트 전극이 게이트 절연막을 통하여 서로 겹쳐 있고, 이 중첩부가 기준 콘덴서를 이룬다. 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 ２ 전극으로 구성된다. 도 4a에서는 제 1 전극이 하부 전극으로서 드레인 영역과 공통 전극이 되고, 제 ２ 전극이 상부 전극으로서 게이트 전극의 공통 전극이 이루어져 있지만, 제 1 전극과 제 ２ 전극에서 어느 쪽이 상부 전극이 되어도 상관없다. 게이트 전극이 반도체막에 대해서 아래쪽에 위치하는 보텀 게이트형 박막 트랜지스터를 신호 증폭용 MIS 박막 반도체 장치로서 이용하는 경우 등은 기준 콘덴서 하부 전극을 게이트 전극과 공통 전극으로 하고, 드레인 영역과 기준 콘덴서 상부 전극을 공통 전극으로 하는 것이 구조상 간편하다. 기준 콘덴서 제 1 전극과 반도체막 드레인 영역은 동일 막(불순물이 도입된 반도체막)으로 동일층(하지 보호막) 상에 형성되고, 기준 콘덴서 제 ２ 전극과 게이트 전극은 역시 동일 막(금속막)으로 동 일층(게이트 절연막) 상에 형성되어 있다. 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극은 용량 검출 전극에 접속되고, 용량 검출 전극은 용량 검출 유전체막으로 피복된다. 이렇게 하여 반도체막 드레인 영역과 기준 콘덴서 제 1 전극이 동(同) 전위가 되고, 또한 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 기준 콘덴서 제 ２ 전극이 동전위가 되어 용량 검출 전극에 접속되고, 도 3에 나타내는 등가 회로가 실현된다. 도 4a의 구성예에서는 기준 콘덴서와 신호 증폭 소자를 연결하여 배치하고 있으므로, 공간 사용 효율이 향상되고, 감도가 높은 정전 용량 검출 장치가 실현되고 있다. 또한 게이트 전극 형성전에 기준 콘덴서 하부 전극과 드레인 영역을 형성하고, 게이트 전극 형성 뒤에 셀프 얼라인 방식으로 소스 영역을 형성(게이트 전극을 마스크로 하여 이온 주입으로 소스 영역을 형성) 하므로, 채널 형성 영역을 노광기가 갖는 해상도보다도 작게 할 수 있다는 효과도 갖는다. 일반적으로 노광기의 해상도는 노광기의 얼라이먼트 정밀도에 뒤떨어진다. 본원 구성에서는 채널 형성 영역 길이를 노광기의 해상도가 아니고, 노광기의 얼라이먼트 정밀도를 이용하여 형성하기 때문에, 그 사이즈를 얼라이먼트 정밀도까지 미세화할 수 있고, 그러므로 정전 용량 검출 회로의 고속 동작이 실현되는 것이다.
도 4a에서는, 신호 증폭용 MIS형 박막 반도체 장치를 제 1 층간 절연막이 피복하고 있다. 신호 증폭용 MIS형 박막 반도체 장치의 소스 영역에는 제 1 배선이 접속되고, 드레인 영역에는 제 ２ 배선이 접속된다. 제 1 배선에서 개별 출력선이 형성되고, 제 ２ 배선에서 개별 전원선이 형성된다. 제 1 배선과 제 ２ 배선 사이에는 제 ２ 층간 절연막이 설치되고, 제 1 배선과 제 ２ 배선을 전기적으로 분리하 고 있다. 정전 용량 검출 소자의 신호 검출 소자를 이루는 용량 검출 전극은 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극에 접속되고, 제 3 층간 절연막상에 형성된다. 용량 검출 전극은 제 3 배선으로 배선된다. 제 ２ 배선과 제 3 배선 사이에는 제 3 층간 절연막이 설치되고, 제 ２ 배선과 제 3 배선을 전기적으로 분리하고 있다. 용량 검출 전극을 제 3 배선으로 배선함으로써, 제 1 배선과 용량 검출 전극 사이에 발생하는 기생 용량을 최소화하고, 제 ２ 층간 절연막의 유전율과 제 3 층간 절연막의 유전율을 가능한 한 작게 함으로써 미소한 정전 용량을 고감도로 검출하는 것이 가능해진다. 용량 검출 전극 위에는 용량 검출 유전체막이 피복하고, 용량 검출 유전체막은 정전 용량 검출 장치의 최표면에 위치한다. 용량 검출 유전체막은 정전 용량 검출 장치의 보호막 역할도 동시에 수행한다.
도 4a의 예에서는 신호 증폭 소자의 게이트 전극과 드레인 전극의 중첩부를 기준 콘덴서로 했지만, 도 4b에 나타내는 바와 같이 기준 콘덴서와 신호 증폭용 MIS형 박막 트랜지스터를 분리해도 좋다. 기준 콘덴서와 신호 증폭용 박막 트랜지스터 사이는 도프된 반도체막 등의 전기 전도성 물질이 이어된다. 신호 증폭용 트랜지스터는, 고속 동작시킨다는 시점으로부터는 가능한 한 작은 쪽이 바람직하다. 한편으로 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합에는 검출 대상물에 따라 최적 용량값이 존재한다. 도 4b의 구성에서는 트랜지스터를 작게 하고, 동시에 CR+CT의 값을 최적으로 할 수 있으므로, 본 발명의 정전 용량 검출 장치의 감도를 높이는 것을 가능하게 한다. 개별 전원선(제 ２ 배선)과 드레인 영역을 도통시키 는 컨택트홀은 기준 콘덴서와 신호 증폭용 MIS형 박막 트랜지스터 사이에 설치하는 것이 바람직하다.
상술한 구성에서 본 발명의 신호 증폭용 MIS형 박막 반도체 장치가 효과적으로 신호 증폭의 기능을 수행하기 위해서는, 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)이나 기준 콘덴서 용량(CR)이나 신호 검출 소자의 소자 용량(CD)을 적절히 정하지 않으면 안 된다. 다음에, 이들의 관계를 도 5를 이용하여 설명한다.
우선, 측정 대상물의 볼록부가 용량 검출 유전체막에 접하고 있고, 대상물이 전기적으로 접지되어 있는 상황을 생각한다. 구체적으로는 정전 용량 검출 장치를 지문 센서로서 이용하고, 이 정전 용량 검출 장치 표면에 지문의 산(山))이 접하고 있는 상태의 검출을 상정한다. 기준 콘덴서의 전극 면적을 SR(μm2), 전극 길이를 LR(μm), 전극 폭을 WR(μm), 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극 면적을 ST(μm 2), 게이트 전극 길이를 LT(μm), 게이트 전극 폭을 WT(μm), 기준 콘덴서 유전체막의 두께를 tR(μm), 기준 콘덴서 유전체막의 비유전율을 εR, 게이트 절연막의 두께를 tOX(μm), 게이트 절연막의 비유전율을εOX로 하여, 신호 증폭용 MIS형 박막 반도체 장치의 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)을,
CR=εOㆍεRㆍSR/tR=εOㆍεR ㆍLRㆍWR/tr,
CT=εOㆍεOXㆍST/tOx =εOㆍεOX ㆍLTㆍWT/tOX로 정의한다(εO는 진공의 유전율). 도 4(A)에 나타내는 기준 콘덴서와 신호 증폭 소자가 일체 형성되는 경우에는, 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 드레인 영역의 중첩부의 게이트 전극 길이를 L1(μm), 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 채널 형성 영역의 중첩부의 게이트 전극 길이를 L2(μm), 게이트 전극폭을 W(μm), 게이트 절연막의 두께를 tOX(μm), 게이트 절연막의 비유전율을εOX로 하여, 기준 콘덴서 용량(CR)과 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)을,
CR=εOㆍεRㆍSR/tR=εOㆍεOX ㆍL1ㆍW/tOx,
CT=εOㆍεOXㆍST/tOx =εOㆍεOX ㆍL2ㆍW/tOx 로 정의한다(εo는 진공의 유전율). 또한, 용량 검출 전극의 면적을 SD(μm2), 용량 검출 유전체막의 두께를 tD(μm), 용량 검출 유전체막의 비유전율을 εD로 하여 신호 검출 소자의 소자 용량(CD)을,
CD=εOㆍεDㆍSD/tD 로 정의한다(εo는 진공의 유전율). 대상물 표면이 소자 용량(CD)의 접지 전극이 되고, 용량 검출 전극이 용량 검출 유전체막을 사이에 두고 다른 쪽의 전극에 상당한다. 용량 검출 전극은 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 기준 콘덴서 제 ２ 전극에 접속되어 있으므로, 소자 용량(CD)을 갖는 콘덴서와 트랜지스터 용량(CT)을 갖는 콘덴서가 직렬로 접속되고, 동시에 소자 용량(CD)을 갖는 콘덴서와 기준 콘덴서 용량(CR)을 갖는 콘덴서가 직렬로 접속되게 된다. 이들 두개의 직렬 콘덴서에 전압(Vdd)이 인가되는 것이다(도 5의 (A)). 인가 전압은 정전 용량에 따라 분할되기 때문에, 이 상태에서 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극에 걸리는 전압(VGT)은,
Figure 112004015726368-pat00001
이 된다. 따라서, 소자 용량(CD)이 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT보다도 충분히 클 때,
Figure 112004015726368-pat00002
에서는, 게이트 전압은
Figure 112004015726368-pat00003
과 근사하게 되어 게이트 전극에는 거의 전압이 걸리지 않는다. 그 결과, 신호 증폭용 MIS형 박막 반도체 장치는 오프 상태가 되고, 전류(I)는 극히 작게 된다. 결국, 지문의 산(山)에 상당하는 대상물의 볼록부가 정전 용량 검출 장치에 접했을 때에 신호 증폭 소자가 거의 전류를 흐르지 않게 하기 위해서는, 정전 용량 검출 소자를 구성하는 게이트 전극 면적이나 게이트 전극 길이, 게이트 전극 폭, 게이트 절연막 재질, 게이트 절연막 두께, 기준 콘덴서 전극 면적이나 기준 콘덴서 전극 길이, 기준 콘덴서 전극 폭, 기준 콘덴서 유전체막 재질, 기준 콘덴서 유전체막 두께, 용량 검출 전극 면적, 용량 검출 유전체막 재질, 용량 검출 유전체막 두께 등을 소자 용량(CD)이 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT보다도 충분히 크게 되도록 설정해두지 않으면 안되는 것이다. 일반적으로「충분히 크다」라 함은 10배 정도의 차이를 의미한다. 환언하면, 소자 용량(CD)은 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와 C D>10×(CR+CT)의 관계를 충족시키면 된다. 이 경우, VGT/Vdd는 0.1정도 이하가 되고 박막 반도체 장치는 온 상태로는 될 수 없다. 대상물의 볼록부를 확실히 검출하기 위해서는, 대상물의 볼록부가 정전 용량 검출 장치에 접했을 때에, 신호 증폭용 MIS형 박막 반도체 장치가 오프 상태로 되는 것이 중요하다. 따라서 전원 전압(Vdd)에 정(正)전원을 사용하는 경우에는 신호 증폭용 MIS형 박막 반도체 장치로서, 게이트 전압이 제로 근방에서 드레인 전류가 흐르지 않는 인핸스먼트형(노멀리 오프형) N형 트랜지스터를 사용하는것이 바람직하다. 보다 이상적으로는, 전달 특성에 있어서의 드레인 전류가 최소값이 되는 게이트 전압(최소 게이트 전압)을 Vmin로 하여, 이 최소 게이트 전압 이,
Figure 112004015726368-pat00004
의 관계를 충족시키는 것과 같은 신호 증폭용 N형 MIS 박막 반도체 장치를 사용한다. 반대로 전원 전압(Vdd)에 부(負)전원을 사용하는 경우에는 신호 증폭용 MIS형 박막 반도체 장치로서, 게이트 전압이 제로 근방에서 드레인 전류가 흐르지 않는 인핸스먼트형(노멀리 오프형) P형 트랜지스터를 이용한다. 이상적으로는 신호 증폭용 P형 MIS 박막 반도체 장치의 최소 게이트 전압(Vmin)이
Figure 112004015726368-pat00005
의 관계를 충족시키는 신호 증폭용 P형 MIS 박막 반도체 장치를 사용하는 것이다. 그렇게 함으로써, 대상물의 볼록부를, 전류값(I)이 매우 작은 형태에서 확실히 검출할 수 있는 것이다.
다음에 대상물이 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 용량 검출 유전체막으로부터 떨어져 있는 상황을 생각한다. 즉, 측정 대상물의 오목부가 용량 검출 유전체막상에 있고, 또한 대상물이 전기적으로 접지되어 있는 상황이다. 구체적으로는 정전 용량 검출 장치를 지문 센서로서 사용했을 때에, 정전 용량 검출 장치 표면에 지문의 골이 있는 상태의 검출을 상정한다. 앞서도 상술한 것처럼, 본 발명의 정전 용량 검출 장치에서는 용량 검출 유전체막이 정전 용량 검출 장치의 최표면에 위치하는 것이 바람직하다. 이 때의 등가 회로도를 도 5B에 나타낸다. 용량 검출 유전체막에 대상물 표면이 접하고 있지 않기 때문에, 용량 검출 유전체막과 대상물 표면 사이에는 공기를 유전체로 한 새로운 콘덴서가 형성된다. 이것을 대상물 용량(CA)이라 명명하고, 진공의 유전율(εO)과 공기의 비유전율(εA)과 용량 검출 전극의 면적(SD)을 이용해, CA=ε0ㆍε AㆍSD/tA로 정의한다. 이렇게 하여 대상물이 용량 검출 유전체막으로부터 떨어진 상태에서는, 트랜지스터 용량(CT)과 기준 콘덴서 용량(CR)이 병렬 접속되고, 이들(CR+CT)과 소자 용량(CD)과 대상물 용량(CA)을 갖는 콘덴서가 직렬로 접속되고, 이들 콘덴서에 전압(Vdd)이 인가되게 된다(도 5의 (B)). 인가 전압은 정전 용량에 따라 이들 콘덴서 사이에서 분할되므로, 이 상태에서 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극에 걸리는 전압(VGV)은
Figure 112004015726368-pat00006
으로 된다. 한편, 본 발명에서는 대상물이 정전 용량 검출 장치에 접했을 때에 드레인 전류가 매우 작아지도록
Figure 112004015726368-pat00007
라는 조건을 충족시킬 정전 용량 검출 소자를 작성하고 있으므로, VGV는 다시
Figure 112004015726368-pat00008
로 근사하게 된다. 결국, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT가 대상물 용량(CA)보다도 충분히 크면,
Figure 112004015726368-pat00009
게이트 전압 VGV는,
Figure 112004015726368-pat00010
과, 전원 전압(Vdd)에 거의 동등하게 하는 것이 가능하게 된다. 이 결과, 신호 증폭용 MIS형 박막 반도체 장치를 온 상태로 할 수 있고, 전류(I)는 극히 크게 된다. 지문의 골에 상당하는 대상물의 오목부가 정전 용량 검출 장치상에 왔을 때에 신호 증폭 소자가 대(大)전류를 통과시키기 위해서는, 신호 증폭 소자를 구성하는 게이트 전극 면적이나 게이트 전극 길이, 게이트 전극 폭, 게이트 절연막 재질, 게이트 절연막 두께, 기준 콘덴서 전극 면적, 기준 콘덴서 전극 길이, 기준 콘덴서 전극 폭, 기준 콘덴서 유전체막 재질, 기준 콘덴서 유전체막 두께, 용량 검출 전극 면적, 용량 검출 유전체막 재질, 용량 검출 유전체막 두께 등을 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT가 대상물 용량(CA)보다도 충분히 커지도록 구성할 필요가 있다. 상술한 바와 같이, 10배 정도의 차이가 인정되면 일반적으로 충분히 크다고 할 수 있으므로, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와 대상물 용량(CA)이 (CR+CT)>10×CA 의 관계를 충족시키면 좋다. 이 경우, VGT/Vdd는 0.91정도 이상이 되고, 박막 반도체 장치는 용이하게 온 상태로 된다. 대상물의 오목부를 확실히 검출하기 위해서는, 대상물의 오목부가 정전 용량 검출 장치에 가까워진 때에, 신호 증폭용 MIS형 박막 반도체 장치가 온 상태로 되는 것이 중요하다. 전원 전압(Vdd)에 정전원을 이용하는 경우에는 신호 증폭용 MIS형 박막 반도체 장치로서 인핸스먼트형(노멀리 오프형) N형 트랜지스터를 이용하고 있고, 이 트랜지스터의 임계값 전압(Vth)이 VGV보다도 작은 것이 바람직하다.
Figure 112004015726368-pat00011
보다 이상적으로는,
0<Vth<0.91×Vdd
의 관계를 충족시키는 신호 증폭용 N형 MIS 박막 반도체 장치를 사용한다. 반대로 전원 전압(Vdd)에 부전원을 사용하는 경우에는 신호 증폭용 MIS형 박막 반도체 장치로서 인핸스먼트형(노멀리 오프형) P형 트랜지스터를 이용하고 있고, 이상적으로는 신호 증폭용 P형 MIS 박막 반도체 장치의 임계값 전압(Vth)이 VGV보다도 큰 것이 바람직하다. 보다 이상적으로는,
Figure 112004015726368-pat00012
의 관계를 충족시키는 신호 증폭용 N형 MIS 박막 반도체 장치를 사용한다. 반대로 전원 전압(Vdd)에 부전원을 사용하는 경우에는 신호 증폭용 MIS형 박막 반도체 장치로서 인핸스먼트형(노멀리 오프형) P형 트랜지스터를 이용하고 있고, 이상적으로는 신호 증폭용 P형 MIS 박막 반도체 장치의 임계값 전압(Vth)이 VGV보다 큰 것이 바람직하다. 보다 이상적으로는,
Figure 112004015726368-pat00013
0.91×Vdd<Vth<0
의 관계를 충족시키는 신호 증폭용 P형 MIS 박막 반도체 장치를 사용하는 것이다. 그렇게 함으로써, 대상물의 오목부가 전류값(I)이 매우 크다는 형태로 확실히 검출되기에 이른다.
결국, 지문의 산(山) 등에 상당하는 대상물의 볼록부가 정전 용량 검출 장치에 접했을 때에 신호 증폭 소자가 거의 전류를 통과시키지 않고, 동시에 지문의 골 등에 상당하는 대상물의 오목부가 정전 용량 검출 장치에 가까워진 때에 신호 증폭 소자가 큰 전류를 통하여 대상물의 요철을 바르게 인식하기에는, 정전 용량 검출 소자에서 용량 검출 유전체막이 정전 용량 검출 장치의 최표면에 위치하는지, 혹은 용량 검출 유전체막상에 정전 용량 검출 소자마다 분리된 도전막을 갖고, 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극 면적(ST)(μm2)이나 게이트 전극 길이(LT)(μm), 게이트 전극 폭(WT)(μm), 게이트 절연막의 두께(tOX)(μm), 게이트 절연막의 비유전율(εOX), 기준 콘덴서 전극 면적(SR)(μm2), 기준 콘덴서 전극 길이(LR)(μm), 기준 콘덴서 전극 폭(WR)(μm), 기준 콘덴서 유전체막의 두께(tR )(μm), 기준 콘덴서 유전체막의 비유전율(εR), 용량 검출 전극 면적(SD)(μm2 ), 용량 검출 유전체막의 두께(tD)(μm), 용량 검출 유전체막의 비유전율(εD) 등을 소자 용량(CD)가 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR +CT보다도 충분히 크게 되도록 설정할 필요가 있고, 또한 대상물이 용량 검출 유전체막에 접하지 않 고 대상물 거리(tA)를 두고 떨어져 있을 때에 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT가 대상물 용량(CA)보다도 충분히 커지도록 정전 용량 검출 장치를 구성하는 것이 이상적이라고 말할 수 있다. 보다 구체적으로는 소자 용량(CD)과, 기준 콘덴서 용량(CR)과 트랜지스터 용량(CT)의 합인 CR+CT와, 대상물 용량(CA)이
CD>1O×(CR+CT)>1OO×CA의 관계를 충족시키도록 정전 용량 검출 장치를 특징지운다. 또한, 전원 전압(Vdd)에 정전원을 사용하는 경우에는 신호 증폭용 MIS형 박막 반도체 장치로서 인핸스먼트형(노멀리 오프형) N형 트랜지스터를 이용하는 것이 바람직하고, 이 N형 트랜지스터의 최소 게이트 전압(Vmin)은
O<O.1×Vdd<Vmin
또는,
Figure 112004015726368-pat00014
의 관계를 충족시키고, 또한 임계값 전압(Vth)이 VGV보다도 작고, 구체적으로는
0<Vth<0.91×Vdd
또는,
Figure 112004015726368-pat00015
의 관계를 충족시키고 있는 인핸스먼트형 N형 트랜지스터를 이용하는 것이 이상적이다.
반대로 전원 전압(Vdd)에 부전원을 사용하는 경우에는 신호 증폭용 MIS형 박막 반도체 장치로서 인핸스먼트형(노멀리 오프형) P형 트랜지스터를 이용하는 것이 바람직하고, 이 P형 트랜지스터의 최소 게이트 전압(Vmin)은
Vmin<O.1×Vdd<O
또는,
Figure 112004015726368-pat00016
의 관계를 충족시키고, 또한 임계값 전압(Vth)이 VGV보다도 크고, 구체적으로는 0.91×Vdd<Vth<0
또는,
Figure 112004015726368-pat00017
의 관계를 충족시키고 있는 인핸스먼트형 P형 트랜지스터를 이용하는 것이 이상적이다.
다음에 본 발명에 의한 정전 용량 검출 장치의 전체 구성을, 도 6을 이용하여 설명한다. 대상물의 표면 형상을 판독하는 정전 용량 검출 장치는 M행 N열의 행렬 형상으로 배치된 M개(M은 1이상의 정수)의 개별 전원선과, N개(N은 1이상의 정수)의 개별 출력선, 및 개별 전원선과 개별 출력선의 교점에 설치된 정전 용량 검출 소자를 최소한의 구성 요소로 하고 있다. 정전 용량 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서와 신호 증폭 소자를 포함하고, 대상물과의 거리에 따라 변화하는 정전 용량을 검출한다. 정전 용량 검출 소자가 M행 N열의 행렬 형상으로 배치되어 있으므로, 대상물의 표면 형상을 판독해 내기에는 행과 열을 각각 차례로 주사하여 M×N개의 정전 용량 검출 소자를 적당한 순서로 선택해 가지 않으면 안된다. 각 정전 용량 검출 소자로부터 어떠한 순서로 검출된 신호를 판독할지를 정하는 것이 출력 신호 선택 회로이다. 출력 신호 선택 회로는 적어도 공통 출력선과 출력 신호용 패스 게이트를 포함하고 있고, N개의 개별 출력선의 어느 것으로부터 출력 신호를 취출할지를 선택한다. 출력 신호 선택 회로의 동작은 X측 클록 생성기로부터 공급되는 클록 신호를 따른다. 클록 생성기의 회로도는 도 7에 나타나 있다. 출력 신호 선택 회로가 출력 신호 취출의 선택을 하기에는, 출력 신호 선택 회로가 시프트 레지스터와 NAND 게이트, 버퍼를 포함하는 것이 바람직하다(도 9). 시프트 레지스터는 클록드ㆍ인버터와 인버터로 이루어지는 플립 플롭과 클록드ㆍ인버터의 직렬 접속을 기본단(基本段)으로 하여, 이 기본단을 복수 직렬로 연결하여 구성된다. 서로 인접한 기본단으로부터의 출력은 NAND 게이트의 입력이 되고, NAND 게이트 출력을 버퍼에서 반전 증폭하여 출력 선택 신호로 한다. 출력 선택 신호는 출력 선택용 출력선에 출력되고, 출력 신호용 패스 게이트의 동작을 제어한다(도 10).
정전 용량 검출 소자내의 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 구성된다. 출력 신호용 패스 게이트는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 출력 신호 패스 게이트용 MIS형 박막 반도체 장치로 이루어진다. 본 발명에서는 신호 증폭 소자용 MIS형 박막 반도체 장치의 소스 영역은 개별 출력선에 접속되고, 신호 증폭 소자용 MIS형 박막 반도체 장치의 드레인 영역은 개별 전원선과 기준 콘덴서 제 1 전극에 접속되고, 신호 증폭 소자용 MIS형 박막 반도체 장치의 게이트 전극은 용량 검출 전극과 기준 콘덴서 제 ２ 전극에 접속된다. (도 10에서는 MIS형 박막 반도체 장치의 소스 영역을 S, 드레인 영역을 D, 게이트 전극을 G에서 표시하고 있다). 이렇게 하여 개별 전원선과 개별 출력선은, 용량 검출 전극에서 검출된 전하(Q)에 감응하는 채널 형성 영역을 개재하여 서로 접속된다.
본 발명에서는 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 소스 영역은 공통 출력선에 접속되고, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 드레인 영역은 개별 출력선에 접속되고, 출력 신호 패스 게이트용 MIS형 박막 반도체 장치의 게이트 전극은 N개의 개별 출력선 중에서 어느 개별 출력선을 선택할지 하는 신호를 공급하는 출력 선택용 출력선에 접속되어 있다(도 10). 전술한 바와 같은, 출력 선택용 출력선은 일례로서 출력 신호용 시프트 레지스터의 각 출력단( 서로 인접한 기본단으로부터의 출력을 받은 NAND 게이트의 반전 증폭 출력)으로 될 수도 있고(도 10의 경우), 혹은 출력 신호용 시프트 레지스터를 대신하여 출력 신호용 디코더의 각 출력단으로도 할 수 있다. 출력 신호용 시프트 레지스터는 N개의 출력단으로 전송되어 온 선택 신호를 차례로 공급해 간다. 또한, 출력 신호용 디코더는 디코더로의 입력 신호에 따라 N개의 출력단으로부터 특정의 출력단을 선정한다. 이렇게 하여 N개의 출력 신호용 패스 게이트에는 순차로 적시(適時) 선택 신호가 입력되고, 결과적으로 N개의 개별 출력선이 공통 출력선과 차례로 전기적인 도통을 취해 간다.
전원 선택 회로는 M개의 개별 전원선으로부터 특정의 1개의 개별 전원선을 선택하여, 그 개별 전원선에 전원을 공급한다. 전원 공급의 유무가 개별 전원선에 대한 선택의 가부에 대응한다(도 6). 전원 선택 회로는 Y측 클록 생성기로 부터 공급되는 클록 신호를 따른다. 클록 생성기의 회로도는 도 7에 나타나 있다. 전원 선택 회로가 특정의 개별 전원선을 선택하기 위해서는, 전원 선택 회로가 시프트 레지스터와 NAND 게이트, 인버터를 포함하는 것이 바람직하다(도 8). 시프트 레지스터는 클록드ㆍ인버터와 인버터로 이루어지는 플립 플롭과 클록드ㆍ인버터의 직렬 접속을 기본단으로 하고, 이 기본단을 복수 직렬로 연결하여 구성된다. 서로 인접한 기본단으로부터의 출력은 NAND 게이트의 입력이 되고, NAND 게이트 출력을 인버터에서 반전 증폭하여 전원 선택 신호로 한다. 전원 선택 신호는 각개별 전원선에 출력된다. 그렇게 함으로써 개별 전원선이 선택되었을 때에는, 그 개별 전원 선은 전원(Vdd)에 도통한다. 반대로 선택되지 않은 개별 전원선은 접지 전위(Vss)가 된다. 전원 선택 회로는 시프트 레지스터의 각 출력단(서로 인접한 기본단으로부터의 출력을 받은 NAND 게이트의 반전 증폭 출력)으로 될 수 있고, 혹은 도 8에 나타내는 시프트 레지스터를 대신하는 전원 선택용 디코더의 각 출력단으로도 될 수 있다. 전원 선택용 시프트 레지스터는 M개의 출력단에 전송되어 온 선택 신호를 차례로 공급해 간다. 또한, 전원 선택용 디코더는 디코더로의 입력 신호에 따라서 M개의 출력단으로부터 특정의 출력단을 선정한다. 이렇게 하여 M개의 개별 전원선은 차례로 혹은 적시에 전원(Vdd)의 도통을 취해 간다.
이러한 구성에서 정전 용량 검출 장치가 기능하기 위해서는, 개별 출력선과 공통 출력선이 제 1 배선에서 배선되고, 개별 전원선과 출력 선택용 출력선이 제 ２ 배선에서 배선되고, 용량 검출 전극이 제 3 배선에서 배선되고, 이들 제 1 배선과 제 ２ 배선과 제 3 배선은 절연막을 통해서 전기적으로 분리될 필요가 있다. 이러한 구성을 이루는 것으로써 여분의 배선을 제거하고, 따라서 각 배선 사이에 발생하는 기생 용량을 최소화하게 함으로써, 미소한 정전 용량을 고감도로 검출하게 하는 것이다.
이와 같은 정전 용량 검출 소자는 전술의 SUFTLA 기술을 이용하여, 플라스틱 기판 위에 형성될 수 있다. 단결정 규소 기술에 의거하는 지문 센서는 플라스틱 위에서는 바로 갈라져 버리거나, 혹은 충분한 크기를 갖지 않기 때문에 실용성이 부족하다. 이것에 대하여 본 발명에 의한 플라스틱 기판 위의 정전 용량 검출 소 자는, 플라스틱 기판 위에서 손가락을 감싸기에 충분한 크기의 면적으로 하더라도, 정전 용량 검출 소자가 갈라지는 걱정도 없고, 플라스틱 기판 위에서의 지문 센서로서 이용할 수 있다. 구체적으로는 본 발명에 의해 개인 인증 기능을 겸비한 스마트 카드가 실현된다. 개인 인증 기능을 구비한 스마트 카드는 현금 카드(bank card)나 크레디트 카드(credit card), 신분 증명(Identity card)등으로 사용되고, 이들 시큐리티 레벨을 현저하게 높이는데다, 또한 개인 지문 정보를 카드 밖으로 유출시키지 않고 보호한다는 뛰어난 기능을 가진다.
(실시예 1)
유리 기판 위에 박막 반도체 장치로 이루어지는 정전 용량 검출 장치를 제조한 다음, 이 정전 용량 검출 장치를 SUFTLA 기술을 이용하여 플라스틱 기판 위에 전사하고, 플라스틱 기판 위에 정전 용량 검출 장치를 작성했다. 정전 용량 검출 장치는 300행 300열의 행렬(行列) 형상으로 나열한 정전 용량 검출 소자로 구성된다. 행렬부의 크기는 20.32mm 각(角)의 정방형이다.
기판은 두께 400μm의 폴리에테르설폰(PES)이다. 신호 증폭용 MIS형 박막 반도체 장치도 출력 신호 패스 게이트용 MIS형 박막 반도체 장치도, 출력 신호용 선택 회로를 구성하는 MIS형 박막 반도체 장치도, 전원 선택 회로를 구성하는 MIS형 박막 반도체 장치도 모두 박막 트랜지스터로 만들어져 있다. 신호 증폭용 MIS형 박막 반도체 장치를 제외하면 이들 박막 트랜지스터 전부는 동일 단면 구조를 갖고, NMOS는 소위 라이트리 도프드 드레인(LDD; Lightly Doped Drain) 구조 박막 트랜지스터로 이루어지고, PMOS는 셀프 얼라인 구조의 박막 트랜지스터이다. 신호 증폭용 MIS형 박막 반도체 장치를 이루는 박막 트랜지스터는 도 4에 나타내는 톱 게이트형으로, 소스 전극 측이 셀프 얼라인 구조(게이트 전극단과 소스 영역단이 거의 일치), 드레인 전극 측이 넌셀프 얼라인 구조(게이트 전극과 드레인 영역이 중첩부를 가짐)로 되어 있다. 드레인 전극 측이 넌셀프 얼라인 구조로 되어 있으므로, 이 부위가 기준 콘덴서가 된다. 즉 신호 증폭 소자와 기준 콘덴서가 일체로 형성되어 있다. 박막 반도체 장치는 공정 최고 온도 425℃의 저온 공정에서 작성된다. 반도체막은 레이저 결정화에서 얻어진 다결정 규소 박막으로, 그 두께는 59nm 이다. 또한, 게이트 절연막은 화학 기상(氣相) 퇴적법(CVD 법)으로 형성된 45nm 두께의 산화 규소막으로써, 게이트 전극은 두께 400nm의 탄탈 박막으로 이루어진다. 게이트 절연막을 이루는 산화 규소막의 비유전율은 CV측정에 의해 대략 3.9로 구해졌다. 제 1 층간 절연막과 제 ２ 층간 절연막은 원료 물질로서 테트라 에틸 오소 실리케이트(TEOS:Si(OCH2CH3)4)와 산소를 이용하여 CVD법으로 형성한 산화 규소막이다. 제 1 층간 절연막은 게이트 전극(본 실시예에서는 400nm)보다도 20% 정도 이상 두껍고, 제 ２ 층간 절연막보다도 얇은 것이 바람직하다. 이렇게 하면 게이트 전극을 확실히 피복하고, 게이트 전극과 제 1 배선 내지는 제 ２ 배선과의 단락을 방지하고, 동시에 제 ２ 층간 절연막을 두껍게 할 수 있기 때문이다. 본 실시예에서는 제 1 층간 절연막을 500nm로 했다. 제 3 층간 절연막은 제 ２ 배선과 용량 검출 전극을 분리하여 단락을 방지하고 있다. 제 1 배선과 용량 검출 전극은 제 ２ 층간 절연막과 제 3 층간 절연막에 의해서 분리되어 있다. 따라서 제 1 배선과 용량 검출 전극 사이에 발생하는 기생 용량을 최소로 하고, 호감도의 정전 용량 검출 장치를 실현하는데는 제 ２ 층간 절연막의 유전율과 제 3 층간 절연막의 유전율은 가능한 한 작고, 그 두께는 가능한 한 두꺼운 쪽이 바람직하다. 그런데 CVD 법에서 적층된 산화 규소막의 총 두께가 2μm 정도를 넘어가면 산화막에 균열이 생기는 경우가 있어 제품 수율의 저하를 가져온다. 따라서 제 1 층간 절연막과 제 ２ 층간 절연막과 제 3 층간 절연막의 합은 2μm 정도 이하로 한다. 이렇게 함으로써 정전 용량 검출 장치의 생산성이 향상된다. 상술한 바와 같이, 제 ２ 층간 절연막과 제 3 층간 절연막은 두꺼운 쪽이 바람직하기 때문에, 제 1 층간 절연막보다도 두껍게 한다. 제 1 층간 절연막은 게이트 전극보다도 20% 정도 이상 두껍고, 제 ２ 층간 절연막과 제 3 층간 절연막은 제 1 층간 절연막보다도 두껍고, 제 1 층간 절연막과 제 ２ 층간 절연막과 제 3 층간 절연막의 합은 2μm 정도 이하가 이상적이라고 말할 수 있다. 본 실시예에서는 제 ２ 층간 절연막의 두께를 1μm으로 했다. 제 1 배선과 제 ２ 배선은 모두 500nm 두께의 알루미늄으로 이루어지고, 배선 폭은 5μm이다. 제 1 배선에 의해 공통 출력선과 개별 출력선이 형성되고, 제 ２ 배선에서 개별 전원선과 출력 선택용 출력선, 및 용량 검출 전극이 형성되었다.
개별 전원선과 용량 검출 전극의 간격은 5μm이고, 개별 출력선과 용량 검출 전극의 간격도 역시 5μm이다. 본 실시예에서는 정전 용량 검출 장치를 이루는 행렬의 피치를 66.7μm로 하고, 해상도를 381dpi(dots per inch)로 하고 있다. 따라서 용량 검출 전극은 55.0μm×55.0μm의 크기가 된다. 용량 검출 유전체막은 두 께 350nm의 질화 규소막으로 형성되었다. CV 측정으로부터 이 질화 규소막의 비유전율은 대략 7.5였기 때문에, 소자 용량(CD)는 대략 574fF(펨토 패럿)로 된다. 본 실시예의 정전 용량 검출 장치를 지문 센서라고 상정하면, 지문의 요철은 50μm 정도이므로, 정전 용량 검출 장치 표면에 지문의 골이 왔을 때의 대상물 용량(CA)은 0.54fF로 계산된다. 한편, 신호 증폭용 MIS 박막 반도체 장치의 게이트 전극 길이(L)는 7μm으로 했다. 이 중, 기준 콘덴서부(L1)가 4.5μm이고 트랜지스터부(채널 형성 영역 길이(L2))가 2.5μm 이었다. 게이트 전극 폭(W)은 10μm였기 때문에, 트랜지스터 용량(CT)과 기준 콘덴서 용량(CR)의 합은 대략 53.7fF로 된다. 이렇게 하여 본 실시예에 나타내는 정전 용량 검출 소자는,
CD>10×(CR+CT)>100×CA의 관계를 충족시킨다. 이렇게 하여 전원 전압(Vdd)을 3.3V로 하면, 지문의 산(山)이 정전 용량 검출 장치 표면에 접했을 때에 신호 증폭용 MIS 박막 반도체 장치의 게이트 전극에 인가되는 전압(VGT)은 0.16V가 되고, 지문의 골이 왔을 때에 이 게이트 전극에 인가되는 전압(VGV)는 3.22V가 된다.
도 11에는 본 실시예에서 사용한 MIS형 박막 반도체 장치의 전달 특성을 나타낸다. 출력 신호용 시프트 레지스터는 CM0S 구성으로 되고, 신호 증폭용 MIS형 박막 반도체 장치와 출력 신호 패스 게이트용 MIS형 박막 반도체 장치는 NMOS 트랜지스터에서 형성되었다. 신호 증폭용 N형 MIS 박막 반도체 장치의 최소 게이트 전 압(Vmin)은 O.1V이며, O<O.1×Vdd<Vmin의 관계를 충족하지 않았지만, VGT=0.16은 드레인 전류를1pA(10-12A) 이하의 작은 값으로 하고, 지문의 산(山)의 검출을 용이하게 했다. 한편, 임계값 전압(Vth)은 1.47V이고, 0<Vth<0.91×Vdd=3.00V
의 관계를 충족하고 있다. 이 결과, 지문의 산(山)이 정전 용량 검출 장치 표면에 접했을 때에 신호 증폭 소자로부터 출력되는 전류값은 5.6×10-13A로 극히 미약하게 된다. 반대로 지문의 골이 왔을 때에는 신호 증폭 소자로부터 2.4×10-5A와 큰 전류가 출력되고, 지문 등의 요철 정보를 정밀도 좋게 검출하기에 이르렀다.
종래의 단결정 규소 기판을 이용한 기술(단결정 실리콘 센서)에서는 수 mm×수 mm 정도의 작은 정전 용량 검출 장치밖에 플라스틱 기판 위에 형성할 수 없었지만, 본 발명에 의하면 종래의 단결정 실리콘 센서와 동등한 성능을 갖는 정전 용량 검출 장치를 박막 반도체 장치로 실현할 수 있다. 또한, 정전 용량 검출 장치의 센서 면적도 용이하게 100배 정도 이상으로 증대시키고, 또한 그러한 우수한 정전 용량 검출 장치를 플라스틱 기판 위에 작성하는 일이 실현된다. 게다가 대상물의 요철 정보를 극히 고정밀도로 검출할 수 있게 되었다. 그 결과, 본 정전 용량 검출 장치를 예를 들어 스마트 카드에 탑재하면 카드의 시큐리티 레벨을 현저하게 향상시킬 수 있다는 효과를 확인할 수 있다. 또한, 단결정 규소 기판을 이용한 종래의 정전 용량 검출 장치는 장치 면적의 극히 일부밖에 단결정 규소 반도체를 이용 하고 있지 않아 막대한 에너지와 노력을 쓸데없이 낭비하고 있었다. 이것에 대하여 본 발명에서는 이와 같은 낭비를 배제하여 지구 환경의 보전에 도움이 된다는 효과를 가진다.

Claims (16)

  1. 대상물과의 거리에 따라서 변화하는 정전 용량을 검출하여, 상기 대상물의 표면 형상을 판독하는 정전 용량 검출 장치로서,
    상기 정전 용량 검출 장치는 M행 N열의 행렬(行列) 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선 및 상기 개별 전원선과 상기 개별 출력선의 교점에 설치된 정전 용량 검출 소자를 구비하고,
    상기 정전 용량 검출 소자는 신호 검출 소자와 신호 증폭 소자를 포함하고,
    상기 신호 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서를 포함하고, 상기 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 ２ 전극으로 이루어지고,
    상기 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지며,
    상기 기준 콘덴서의 유전체막과 상기 신호 증폭용 MIS형 박막 반도체 장치의 게이트 절연막은 산화 규소막으로 이루어지고, 상기 게이트 전극과 상기 반도체막 사이에 함께 형성되어 있는 것을 특징으로 하는 정전 용량 검출 장치.
  2. 제 1 항에 있어서,
    상기 신호 증폭용 MIS형 박막 반도체 장치의 드레인 영역은 상기 개별 전원선과 기준 콘덴서 제 1 전극에 전기적으로 접속되고,
    상기 신호 증폭용 게이트 전극은 상기 용량 검출 전극과 기준 콘덴서 제 ２ 전극에 접속되는 것을 특징으로 하는 정전 용량 검출 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 기준 콘덴서 제 1 전극과 반도체막 드레인 영역은 다결정 규소 박막으로 이루어지고, 하지 보호막 상에 함께 형성되어 있는 것을 특징으로 하는 정전 용량 검출 장치.
  5. 제 1 항에 있어서,
    상기 기준 콘덴서 제 ２ 전극과 상기 게이트 전극은 금속막으로 이루어지고, 상기 게이트 절연막 상에 함께 형성되어 있는 것을 특징으로 하는 정전 용량 검출 장치.
  6. 제 1 항에 있어서,
    상기 기준 콘덴서의 전극 면적을 SR(μm2), 상기 신호 증폭용 MIS형 박막 반도체 장치의 게이트 면적을 ST(μm2), 상기 기준 콘덴서 유전체막의 두께를 tR(μm), 상기 기준 콘덴서 유전체막의 비유전율을 εR, 상기 게이트 절연막의 두께를 tOX(μm), 상기 게이트 절연막의 비유전율을 ε0X로 하여, 상기 기준 콘덴서의 용량(기준 콘덴서 용량)(CR)과 상기 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)을 CR=εOㆍεRㆍSR/tR, CT=εOㆍεOXㆍST/tOx로 정의하고(εO는 진공의 유전율),
    상기 용량 검출 전극의 면적을 SD(μm2), 상기 용량 검출 유전체막의 두께를 tD(μm), 상기 용량 검출 유전체막의 비유전율을 εD로 하여, 상기 신호 검출 소자의 소자 용량(CD)을 CD=εOㆍεDㆍSD/tD로 정의했을 때(εO는 진공의 유전율),
    상기 소자 용량(CD)과, 상기 기준 콘덴서 용량(CR)과 상기 트랜지스터 용량(CT)의 합인 CR+CT는 CD 〉10×(CR+CT)인 것을 특징으로 하는 정전 용량 검출 장치.
  7. 제 2 항에 있어서,
    상기 용량 검출 유전체막은 상기 정전 용량 검출 장치의 최(最)표면에 위치하는 것을 특징으로 하는 정전 용량 검출 장치.
  8. 제 7 항에 있어서,
    상기 대상물이 상기 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 떨어져 있고, 대상물 용량(CA)을 진공의 유전율(εO)과 공기의 비유전율(εA)과 상기 용량 검출 전극의 면적(SD)를 이용하여,
    CA=εOㆍεAㆍSD/tA로 정의했을 때에,
    상기 기준 콘덴서 용량(CR)과 상기 트랜지스터 용량(CT)의 합인 CR+CT와, 상기 대상물 용량(CA)는 CR+CT 〉10×CA인 것을 특징으로 하는 정전 용량 검출 장치.
  9. 제 1 항에 있어서,
    상기 기준 콘덴서의 전극 면적을 SR(μm2), 상기 신호 증폭용 MIS형 박막 반도체 장치의 게이트 면적을 ST(μm2), 상기 기준 콘덴서 유전체막의 두께를 tR(μm), 상기 기준 콘덴서 유전체막의 비유전율을 εR, 상기 게이트 절연막의 두께를 tOX(μm), 상기 게이트 절연막의 비유전율을 εOX로 하여, 상기 기준 콘덴서의 용량(기준 콘덴서 용량)(CR)과 상기 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)을 CR=εOㆍεRㆍSR/tR, CT=εOㆍεOXㆍST/tOx로 정의하고(εO는 진공의 유전율),
    상기 용량 검출 전극의 면적을 SD(μm2), 상기 용량 검출 유전체막의 두께를 tD(μm), 상기 용량 검출 유전체막의 비유전율을 εD로 하여, 상기 신호 검출 소자의 소자 용량(CD)을 CD=εOㆍεDㆍSD/tD 로 정의했을 때(εO는 진공의 유전율)에,
    상기 소자 용량(CD)과, 상기 기준 콘덴서 용량(CR)과 상기 트랜지스터 용량(CT)의 합인 CR+CT는 CD 〉10×(CR+CT)이고,
    또한, 상기 대상물이 상기 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 떨어져 있고, 대상물 용량(CA)을 진공의 유전율(εO)과 공기의 비유전율(εA)과 상기 용량 검출 전극의 면적(SD)을 이용하여,
    CA=εOㆍεAㆍSD/tA 로 정의했을 때에,
    상기 기준 콘덴서 용량(CR)과 상기 트랜지스터 용량(CT)의 합인 CR+CT와, 상기 대상물 용량(CA)은 CR+CT 〉10×CA인 것을 특징으로 하는 정전 용량 검출 장치.
  10. 대상물과의 거리에 따라서 변화하는 정전 용량을 검출하여, 그 대상물의 표면 형상을 판독하는 정전 용량 검출 장치로서,
    상기 정전 용량 검출 장치는 M행 N열의 행렬 형상으로 배치된 M개의 개별 전원선과, N개의 개별 출력선 및 상기 개별 전원선과 상기 개별 출력선의 교점에 설치된 정전 용량 검출 소자를 구비하고,
    상기 정전 용량 검출 소자는 신호 검출 소자와 신호 증폭 소자를 포함하고,
    상기 신호 검출 소자는 용량 검출 전극과 용량 검출 유전체막과 기준 콘덴서를 포함하고, 상기 기준 콘덴서는 기준 콘덴서 제 1 전극과 기준 콘덴서 유전체막과 기준 콘덴서 제 ２ 전극으로 이루어지고,
    상기 신호 증폭 소자는 게이트 전극과 게이트 절연막과 반도체막으로 이루어지는 신호 증폭용 MIS형 박막 반도체 장치로 이루어지고,
    상기 신호 증폭용 MIS형 박막 반도체 장치의 드레인 영역의 일부와 상기 게이트 전극의 일부가 상기 게이트 절연막을 통하여 중첩부를 형성하고 있고, 상기 중첩부가 상기 기준 콘덴서를 이루고,
    상기 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 드레인 영역의 중첩부의 게이트 전극 길이를 Ll(μm), 상기 신호 증폭용 MIS형 박막 반도체 장치의 게이트 전극과 반도체막 채널 형성 영역의 중첩부의 게이트 전극 길이를 L2(μm), 상기 게이트 전극 폭을 W(μm), 상기 게이트 절연막의 두께를 tOX(μm), 게이트 절연막의 비유전율을εOX로 하여,
    상기 기준 콘덴서의 용량(기준 콘덴서 용량)(CR)과 상기 신호 증폭용 MIS형 박막 반도체 장치의 트랜지스터 용량(CT)을
    CR=εOㆍεOXㆍL1ㆍW/tOX, CT=εOㆍεOXㆍL2ㆍW/tOx로 정의하고(εO는 진공의 유전율),
    상기 용량 검출 전극의 면적을 SD(μm2), 상기 용량 검출 유전체막의 두께를 tD(μm), 상기 용량 검출 유전체막의 비유전율을 εD로 하여, 상기 신호 검출 소자의 소자 용량(CD)을 CD=εOㆍεDㆍSD/tD 로 정의했을 때에(εO는 진공의 유전율),
    상기 소자 용량(CD)과, 상기 기준 콘덴서 용량(CR)과 상기 트랜지스터 용량(CT)의 합인 CR+CT는 CD 〉10×(CR+CT)인 것을 특징으로 하는 정전 용량 검출 장치.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 대상물이 상기 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 떨어져 있고, 대상물 용량(CA)을 진공의 유전율(εO)과 공기의 비유전율(εA)과 상기 용량 검출 전극의 면적(SD)을 이용하여,
    CA=εOㆍεAㆍSD/tA 로 정의했을 때에,
    상기 기준 콘덴서 용량(CR)과 상기 트랜지스터 용량(CT)의 합인 CR+CT와, 상기 대상물 용량(CA)은 CR+CT 〉10×CA인 것을 특징으로 하는 정전 용량 검출 장치.
  13. 제 10 항에 있어서,
    상기 용량 검출 유전체막은 상기 정전 용량 검출 장치의 최(最)표면에 위치하고,
    또한, 상기 대상물이 상기 용량 검출 유전체막에 접하지 않고 대상물 거리(tA)를 두고 떨어져 있고, 대상물 용량(CA)을 진공의 유전율(ε0)과 공기의 비유전율(εA)과 상기 용량 검출 전극의 면적(SD)을 이용하여,
    CA=εOㆍεAㆍSD/tA 로 정의했을 때에,
    상기 기준 콘덴서 용량(CR)과 상기 트랜지스터 용량(CT)의 합인 CR+CT와, 상기 대상물 용량(CA)은 CR+CT 〉10×CA인 것을 특징으로 하는 정전 용량 검출 장치.
  14. 개별 전원선과,
    개별 출력선과,
    신호 증폭 소자와,
    신호 검출 소자를 구비하고,
    상기 신호 증폭 소자의 2개의 단자 중 한쪽은 상기 개별 전원선과 접속되고,
    상기 2개의 단자 중 다른 쪽은 상기 개별 출력선에 접속되고,
    상기 개별 전원선과 상기 개별 출력선 사이의 상기 신호 증폭 소자를 통하여 흐르는 검출 전류의 전류 레벨은 상기 신호 검출 소자에서 검출된 정전 용량에 대응하고,
    상기 개별 전원선과 상기 개별 출력선은 서로 다른 층에 형성되어 있는 것을 특징으로 하는 정전 용량 검출 장치.
  15. 제 14 항에 있어서,
    상기 신호 증폭 소자는 기판 위에 형성되어 있고, 또한 반도체막과 도전막을 포함하고,
    상기 반도체막은 상기 개별 전원선 및 상기 개별 출력선에 접속되고,
    상기 개별 전원선과 상기 개별 출력선 사이에는 상기 절연막이 설치되어 있고,
    상기 기판의 위쪽에 상기 절연막이 배치되어 있는 것을 특징으로 하는 정전 용량 검출 장치.
  16. 제 14 항에 있어서,
    상기 신호 증폭 소자는 기판에 형성된 반도체막과,
    상기 반도체막의 위쪽에 형성되어 있는 제1 절연막과,
    상기 제1 절연막의 위쪽에 형성되어 있는 제2 절연막을 구비하고,
    상기 반도체막은 상기 개별 전원선 및 상기 개별 출력선에 접속되고,
    상기 개별 전원선 또는 상기 개별 출력선 중 한쪽은 제1 절연막 위에 형성되고,
    상기 개별 전원선 또는 상기 개별 출력선 중 다른 쪽은 제2 절연막 위에 형성되어 있는 것을 특징으로 하는 정전 용량 검출 장치.
KR1020040026331A 2003-04-17 2004-04-16 정전 용량 검출 장치 KR100632824B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00112793 2003-04-17
JP2003112793 2003-04-17
JPJP-P-2004-00050148 2004-02-25
JP2004050148A JP4003750B2 (ja) 2003-04-17 2004-02-25 静電容量検出装置

Publications (2)

Publication Number Publication Date
KR20040090921A KR20040090921A (ko) 2004-10-27
KR100632824B1 true KR100632824B1 (ko) 2006-10-16

Family

ID=32911484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026331A KR100632824B1 (ko) 2003-04-17 2004-04-16 정전 용량 검출 장치

Country Status (6)

Country Link
US (2) US7078917B2 (ko)
EP (1) EP1469416A3 (ko)
JP (1) JP4003750B2 (ko)
KR (1) KR100632824B1 (ko)
CN (1) CN100498206C (ko)
TW (1) TWI233981B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838278A (zh) * 2012-12-06 2015-08-12 李圣昊 电容的检测装置、关于交流电源的方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858865B2 (ja) * 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4432625B2 (ja) * 2003-09-05 2010-03-17 セイコーエプソン株式会社 静電容量検出装置
JP4441927B2 (ja) * 2004-10-12 2010-03-31 セイコーエプソン株式会社 静電容量検出装置
JP2006138675A (ja) * 2004-11-10 2006-06-01 Seiko Epson Corp 静電容量検出装置
JP4775850B2 (ja) * 2006-09-07 2011-09-21 ルネサスエレクトロニクス株式会社 液晶表示装置及び駆動回路
JP5098276B2 (ja) * 2006-09-29 2012-12-12 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100853791B1 (ko) * 2006-12-12 2008-08-25 동부일렉트로닉스 주식회사 반도체 소자의 두께 측정 방법
KR101113145B1 (ko) 2007-04-05 2012-03-13 후지쯔 세미컨덕터 가부시키가이샤 표면 형상 센서와 그 제조 방법
TWI390452B (zh) * 2008-10-17 2013-03-21 Acer Inc 指紋感測裝置與方法以及具指紋感測之觸控裝置
US20100181847A1 (en) * 2009-01-22 2010-07-22 Shen-Yu Huang Method for reducing supply voltage drop in digital circuit block and related layout architecture
US20120218028A1 (en) * 2011-02-28 2012-08-30 Tpk Touch Solutions Inc. Capacitive touch panel, touch sensor structure and a method for manufacturing the capacitive touch panel
JP5718282B2 (ja) * 2012-05-31 2015-05-13 株式会社東海理化電機製作所 静電容量検出装置
JP2016021445A (ja) * 2014-07-11 2016-02-04 キヤノン株式会社 光電変換装置、および、撮像システム
CN105590875B (zh) * 2014-10-21 2019-01-18 中芯国际集成电路制造(上海)有限公司 静电测试控片以及静电测试方法
US10325131B2 (en) 2015-06-30 2019-06-18 Synaptics Incorporated Active matrix capacitive fingerprint sensor for display integration based on charge sensing by a 2-TFT pixel architecture
US9946375B2 (en) 2015-06-30 2018-04-17 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 2-TFT pixel architecture for display integration
US9958993B2 (en) 2015-06-30 2018-05-01 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 1-TFT pixel architecture for display integration
CN104976947A (zh) * 2015-07-20 2015-10-14 天津大学 一种柔性薄膜场效应晶体管曲率测量传感器
US9880688B2 (en) 2015-08-05 2018-01-30 Synaptics Incorporated Active matrix capacitive sensor for common-mode cancellation
US9785821B2 (en) * 2015-08-28 2017-10-10 Synaptics Incorporated Capacitive sensor architecture for biometric sensing
US10430633B2 (en) 2017-01-13 2019-10-01 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
US10216972B2 (en) 2017-01-13 2019-02-26 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
CN106919927B (zh) * 2017-03-07 2019-08-27 京东方科技集团股份有限公司 一种指纹识别装置及其信号读取方法、显示装置
JP2019096757A (ja) * 2017-11-24 2019-06-20 東京エレクトロン株式会社 測定器のずれ量を求める方法、及び、処理システムにおける搬送位置データを較正する方法
GB2587843A (en) * 2019-06-05 2021-04-14 Touch Biometrix Ltd Apparatus and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH102704A (ja) 1996-02-14 1998-01-06 Sgs Thomson Microelectron Srl 特に指紋を採取するための容量型距離センサ
JP2001133213A (ja) 1999-11-08 2001-05-18 Sony Corp 半導体装置およびその製造方法
JP2003028607A (ja) 2001-07-12 2003-01-29 Sony Corp 静電容量検出装置およびこれを用いた指紋照合装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049620A (en) * 1995-12-15 2000-04-11 Veridicom, Inc. Capacitive fingerprint sensor with adjustable gain
JP3874217B2 (ja) 1997-10-13 2007-01-31 ソニー株式会社 指紋読取り装置及びその方法
GB9804539D0 (en) * 1998-03-05 1998-04-29 Philips Electronics Nv Fingerprint sensing devices and systems incorporating such
JP3044660B1 (ja) 1999-06-04 2000-05-22 日本電信電話株式会社 表面形状認識用センサ回路
JP2000346610A (ja) 1999-03-31 2000-12-15 Mitsubishi Electric Corp 凹凸検出センサ、凹凸検出装置、指紋照合装置および個人判別装置
AU6099100A (en) * 1999-07-14 2001-02-05 Veridicom, Inc. Ultra-rugged i.c. sensor and method of making the same
JP2001056204A (ja) 1999-08-19 2001-02-27 Sony Corp 静電容量式指紋センサ
GB2370410A (en) * 2000-12-22 2002-06-26 Seiko Epson Corp Thin film transistor sensor
JP3858728B2 (ja) 2002-03-04 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4366921B2 (ja) 2002-07-12 2009-11-18 セイコーエプソン株式会社 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP4522043B2 (ja) 2002-09-06 2010-08-11 セイコーエプソン株式会社 情報装置及び表示制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH102704A (ja) 1996-02-14 1998-01-06 Sgs Thomson Microelectron Srl 特に指紋を採取するための容量型距離センサ
JP2001133213A (ja) 1999-11-08 2001-05-18 Sony Corp 半導体装置およびその製造方法
JP2003028607A (ja) 2001-07-12 2003-01-29 Sony Corp 静電容量検出装置およびこれを用いた指紋照合装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
09218006
1020040026331 - 605479

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838278A (zh) * 2012-12-06 2015-08-12 李圣昊 电容的检测装置、关于交流电源的方法
CN104838278B (zh) * 2012-12-06 2017-06-09 G2触控股份有限公司 电容检测单元及获得可变电容的方法
US9952267B2 (en) 2012-12-06 2018-04-24 G2Touch Co., Ltd. Apparatus and method for detecting a variable capacitance

Also Published As

Publication number Publication date
TW200426345A (en) 2004-12-01
CN100498206C (zh) 2009-06-10
US20040239342A1 (en) 2004-12-02
EP1469416A3 (en) 2005-08-24
EP1469416A2 (en) 2004-10-20
CN1538143A (zh) 2004-10-20
US7205778B2 (en) 2007-04-17
US20060125490A1 (en) 2006-06-15
KR20040090921A (ko) 2004-10-27
US7078917B2 (en) 2006-07-18
JP4003750B2 (ja) 2007-11-07
JP2004333476A (ja) 2004-11-25
TWI233981B (en) 2005-06-11

Similar Documents

Publication Publication Date Title
KR100632824B1 (ko) 정전 용량 검출 장치
JP3858728B2 (ja) 静電容量検出装置
JP4432625B2 (ja) 静電容量検出装置
JP3858864B2 (ja) 静電容量検出装置
KR100669936B1 (ko) 정전 용량 검출 장치
US6927581B2 (en) Sensing element arrangement for a fingerprint sensor
US7126350B2 (en) Electrostatic capacitance detection device
EP1041356A1 (en) Uneveness detecting sensor, fingerprint ID system and personal ID system
JP3909712B2 (ja) 静電容量検出装置
JP4517599B2 (ja) 静電容量検出装置
JP4400357B2 (ja) 静電容量検出装置
JP4539044B2 (ja) 静電容量検出装置
JP2005077105A (ja) 静電容量検出装置及びその駆動方法
JP2005091278A (ja) 静電容量検出装置
JP2005077101A (ja) 静電容量検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13