KR100632647B1 - 플래쉬 메모리 소자의 블럭 스위치 - Google Patents

플래쉬 메모리 소자의 블럭 스위치 Download PDF

Info

Publication number
KR100632647B1
KR100632647B1 KR1020040099442A KR20040099442A KR100632647B1 KR 100632647 B1 KR100632647 B1 KR 100632647B1 KR 1020040099442 A KR1020040099442 A KR 1020040099442A KR 20040099442 A KR20040099442 A KR 20040099442A KR 100632647 B1 KR100632647 B1 KR 100632647B1
Authority
KR
South Korea
Prior art keywords
block
switch
voltage
signal
transistor
Prior art date
Application number
KR1020040099442A
Other languages
English (en)
Other versions
KR20060060385A (ko
Inventor
주석진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040099442A priority Critical patent/KR100632647B1/ko
Publication of KR20060060385A publication Critical patent/KR20060060385A/ko
Application granted granted Critical
Publication of KR100632647B1 publication Critical patent/KR100632647B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 블럭 스위치에 관한 것으로, 제어 신호에 따라 구동되어 동작 전압보다 높은 고전압을 블럭 선택 신호로 전달하기 위한 스위치와, 상기 스위치와 패스 트랜지스터 사이에 접속되어 상기 블럭 선택 신호의 전압 강하를 방지하기 위한 저항을 포함하여 블럭 스위치를 구성함으로써 64 블럭 단위로 블럭 선택 신호를 차징하는 블럭 스위치의 동작에서 하나의 블럭 선택 신호 라인이 다른 라인과 단락될 경우라도 블럭 스위치의 종단에 저항을 연결하였기 때문에 64 블럭 단위의 프로그램 페일이 발생하지 않고 1 블럭 페일만 발생하게 되어 한 블럭만 인밸리드 블럭으로 처리할 수 있어 생산성을 향상시킬 수 있고, 칩의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 블럭 스위치가 제시된다.
NAND 플래쉬, 블럭 스위치, 블럭 선택 신호, 저항, 전압 강하 방지

Description

플래쉬 메모리 소자의 블럭 스위치{Block switch of flash memory device}
도 1은 일반적인 NAND형 플래쉬 메모리 소자의 구성도.
도 2는 본 발명에 따른 NAND형 플래쉬 메모리 소자의 블럭 스위치를 설명하기 위한 개략도.
<도면의 주요 부분에 대한 부호의 설명>
300 : 블럭 스위치 400 : 패스 트랜지스터
N31, N32 및 N33 : NMOS 트랜지스터
R31 : 저항
본 발명은 플래쉬 메모리 소자에 관한 것으로, 특히 프로그램과 독출 동작시에 수행되는 블럭 선택 동작에서 저항을 이용하여 그룹성 블럭 페일을 방지할 수 있는 NAND 플래쉬 메모리 소자의 블럭 스위치에 관한 것이다.
도 1은 일반적인 NAND형 플래쉬 메모리 소자의 구성도로서, 다수의 셀 블럭(100a, 300k)과 로우 디코더(200)를 포함하여 구성된다.
하나의 셀 블럭(예들 들어, 100a)은 다수의 셀이 직렬 연결된 다수의 셀 스트링(110a), m개의 비트라인(BL), n개의 워드라인(WL), 셀 스트링(110a)과 비트라인(BL) 사이에 접속된 드레인 선택 트랜지스터(120a), 셀 스트링(110a)과 공통 소오스 라인 사이에 접속된 소오스 선택 트랜지스터(130a)를 포함하여 구성된다. 한편, 하나의 워드라인을 공유하는 다수의 메모리 셀은 하나의 페이지(140a)를 구성하고, 모든 셀들은 P웰을 공유한다. 그리고, 드레인 선택 트랜지스터(120a)는 드레인 선택 라인(DSL)을 공유하고, 소오스 선택 트랜지스터(130a)는 소오스 선택 라인(SSL)을 공유한다.
로우 디코더(200)는 프리디코더(210), 블럭 선택 회로(220) 및 다수의 패스 트랜지스터(230)로 구성된다. 프리디코더(210)는 소정의 동작을 수행하기 위해 다수의 글로벌 워드라인(GWL0 내지 GWLn-1)의 바이어스를 결정하는데, 다수의 글로벌 워드라인(GWL0 내지 GWLn-1)을 통해 선택 전압(Vsel) 또는 비선택 전압(Vunsel)을 공급한다.
블럭 선택 회로(220)는 셀 블럭(100a, 300k)의 수에 대응되는 다수의 블럭 스위치(240a, 240b)를 포함하여 구성되며, 선택된 블럭의 블럭 스위치(예를 들어, 240a)가 동작하여 블럭 선택 신호(Bsel)를 출력한다. 블럭 선택 신호(Bsel)는 선택된 셀 블럭의 패스 트랜지스터들(예를 들어, 230a)을 턴온시키고, 선택되지 않은 블럭의 패스 트랜지스터들(예를 들어, 230b)을 턴오프시킨다. 여기서, 블럭 스위치(240a)는 프리디코더(210)로부터 글로벌 워드라인(GWL0 내지 GWLn-1)을 통해 입력되는 전압을 안정적으로 전달하기 위해 글로벌 워드라인(GWL0 내지 GWLn-1)을 통해 입력되는 전압보다 높은 전위로 블럭 선택 신호(Bsel)를 발생시킨다. 따라서, 선택된 셀 블럭(100a)에는 다수의 글로벌 워드라인(GWL0 내지 GWLn-1), 다수의 패스 트랜지스터(230a) 및 워드라인(WL0 내지 WLn-1)을 통해 선택 전압(Vsel) 또는 비선택 전압(Vunsel)이 공급된다. 반면, 선택되지 않은 셀 블럭(300k)에는 패스 트랜지스터(230b)가 턴오프되기 때문에 다수의 글로벌 워드라인(GWL0 내지 GWLn-1)을 통한 전압은 전달되지 않고, 워드라인(WL0 내지 WLn-1)은 플로팅 상태를 유지하게 된다.
한편, 패스 트랜지스터(예를 들어, 230a)는 셀 블록(100a) 내의 워드라인(WL0 내지 WLn-1)에 글로벌 워드라인(GWL0 내지 GWLn-1)을 통한 소정의 전압을 인가하기 위한 스위치 역할을 하는데, 드레인 선택용 고전압 트랜지스터(250a), 소오스 선택용 고전압 트랜지스터(270a) 및 셀 선택용 고전압 트랜지스터(260a)를 포함하여 구성된다.
상기와 같이 구성되는 NAND형 플래쉬 메모리 소자의 프로그램 방법을 설명하면 다음과 같다.
프로그램을 위해 선택된 셀의 워드라인에 약 20V의 프로그램 전압을 인가하고, 선택되지 않은 셀의 워드라인에 약 10V의 패스 전압을 인가한다. 그리고, 드레인 선택 라인(DSL)을 통해 드레인 선택 트랜지스터에 전원 전압(Vcc)을 인가하고, 소오스 선택 라인(SSL)을 통해 소오스 선택 트랜지스터에 0V를 인가하며, 소오스에 전원 전압(Vcc)을 인가한다. 한편, 선택된 셀의 비트라인에 0V를 인가하고, 선택되지 않은 비트라인에 전원 전압(Vcc)을 인가하며, 웰에 0V를 인가한다.
그런데, 선택된 셀의 워드라인에 프로그램 전압을 인가하고, 선택되지 않은 셀의 워드라인에 패스 전압을 인가하기 위해서는 블럭 스위치(240a)를 통해 출력되는 블럭 선택 신호(BSel)에 의해 패스 트랜지스터(230a)가 구동되어야 한다. 이때의 블럭 스위치(240a)의 동작을 설명하면 다음과 같다.
패스 트랜지스터(230a)의 게이트 단자에 프로그램 전압 레벨, 약 20V 정도의 레벨을 유지하는 블럭 선택 신호(BSel[i])를 출력하기 위해 블럭 스위치를 구동시키기 위한 제어 신호도 20V의 고전압으로 인가되어야 한다. 이때, 64 블럭 단위로 차징(charging)이 발생하게 된다. 그런데, 블럭 스위치(240a)는 제 1 및 제 2 제어 신호에 따라 구동되는 직렬 연결된 제 1 및 제 2 NMOS 트랜지스터를 포함하므로 결과적으로 패스 트랜지스터(230a)의 게이트 단자에는 프로그램 전압에서 제 1 및 제 2 NMOS 트랜지스터의 문턱 전압이 강하된 약 20V-2Vt의 전압이 전달된다. 이렇게 하여 패스 트랜지스터(230a)를 구동시킨 후 블럭 스위치(240a)를 구동시키기 위한 제 1 및 제 2 제어 신호를 로우 레벨로 인가하면 패스 트랜지스터(230a)의 게이트 전압은 약 20V-2Vt 상태로 플로팅된다. 이 상태에서 선택되지 않은 블럭의 패스 트랜지스터(230b)의 게이트 단자에 로우 레벨의 신호를 인가하면 결국 한 블럭만 선택되게 된다.
상기한 바와 같이 선택된 블럭의 블럭 선택 신호를 고전압으로 차징하지 않고 64 블럭 단위로 블럭 선택 신호를 차징한 후 선택된 블럭을 제외한 나머지 선택되지 않은 블럭의 블럭 선택 신호를 디스차징하여 블럭을 선택해야만 하는 이유를 설명하면 다음과 같다. 블럭 스위치(240a)를 구동시키기 위한 제 1 및 제 2 제어 신호는 칩의 전 블럭에 모두 연결되어 있어야 하므로 메탈 라인(metal line)으로 거의 칩 영역 전체를 가로지르게 되는데, 이때 메탈 라인이 상당한 영역을 차지하게 된다. 그러나, 제어 신호가 한 블럭만을 선택할 수 있도록 구성된다면 이로 인해 칩의 크기가 상당히 커지게 된다. 따라서, 위와 같은 방법으로 블럭을 선택하는 것이다.
그런데, 위와 같은 방법을 사용하는 경우 만약 어느 한 블럭에서 블럭 선택 신호(BSel)의 신호 라인이 다른 패스(path)와 단락(short)되는 경우 64 블럭의 블럭 선택 신호를 차징하는 과정에서 단락된 패스로 전류가 흐르게 되므로 64 블럭 전체의 블럭 선택 신호가 원하는 레벨로 차징되지 않게 된다. 따라서, 프로그램 동작시에 프로그램 전압이 제대로 인가되더라도 셀의 워드라인에 프로그램 전압이 제대로 전달되지 않기 때문에 64 블럭 단위로 프로그램되지 않게 된다. NAND형 플래쉬 메모리 소자의 경우 인밸리드 블럭(invalid block)이 존재하여 전체 블럭 수의 2%까지는 동작되지 않아도 상관이 없으므로 블럭 퓨즈를 끊어 몇개의 블럭을 디스에이블시킴으로써 칩을 사용할 수 있지만, 이렇게 64 블럭이 한꺼번에 동작되지 않으면 인밸리드 블럭의 허용치를 넘어버리므로 칩 전체를 사용할 수 없게 된다. 이러한 64 블럭 단위의 프로그램 페일은 생산성(yield) 저하의 주요 원인의 하나이며, 실제 사용시에도 인밸리드 블럭으로 처리할 수 없으므로 신뢰성 특성을 악화시키는 주요 원인이 된다.
본 발명의 목적은 64 블럭 단위로 블럭 선택 신호를 차징하는 블럭 스위치중 하나의 블럭 선택 신호 라인이 다른 라인과 단락되더라도 64 블럭 단위의 프로그램 페일이 발생하지 않고 1 블럭만 페일이 발생하게 하여 인밸리드 블럭 처리를 가능하게 할 수 있는 플래쉬 메모리 소자의 블럭 스위치를 제공하는데 있다.
일반적으로 20V의 프로그램 전압을 생성하는 펌핑 회로의 전류 공급 능력은 약 200㎂ 정도이며, 이를 초과할 경우 전압 강하가 발생된다. 따라서, 본 발명에서는 블럭 선택 신호 라인에 대략 500㏀ 정도의 저항을 연결하여 블럭 선택 신호 라인이 다른 라인과 단락되더라도 100㎂ 이상의 전류가 흐르는 것을 방지하여 64 블럭 단위의 프로그램 페일이 발생하지 않고 문제가 되는 1 블럭만 페일이 발생하게 하여 인밸리드 블럭 처리를 가능하게 한다.
본 발명에 따른 플래쉬 메모리 소자의 블럭 스위치는 글로벌 워드라인을 통해 입력되는 동작 전압을 안정적으로 플래쉬 메모리 셀에 전달하기 위해 상기 글로벌 워드라인을 통해 입력되는 상기 동작 전압보다 높은 전위로 블럭 선택 신호를 발생시켜 패스 트랜지스터를 구동시키기 위한 플래쉬 메모리 소자의 블럭 스위치에 있어서, 제어 신호에 따라 구동되어 상기 동작 전압보다 높은 고전압을 상기 블럭 선택 신호로 전달하기 위한 스위치; 상기 스위치와 상기 패스 트랜지스터 사이에 접속되어 상기 블럭 선택 신호의 전압 강하를 방지하기 위한 저항; 및 상기 블럭 스위치는 상기 스위치와 상기 패스 트랜지스터 사이에 접속되어 디스차지 신호에 따라 상기 블럭 선택 신호의 레벨을 접지 레벨로 강하시키기 위한 디스차지 트랜지스터를 포함한다.
삭제
상기 저항은 500㏀의 저항값을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 NAND형 플래쉬 메모리 소자의 블럭 스위치를 설명하기 위한 블럭 스위치(300)와 패스 트랜지스터(400)의 부분 개략도이다.
블럭 스위치(240)는 글로벌 워드라인을 통해 입력되는 전압을 안정적으로 전달하기 위해 글로벌 워드라인을 통해 입력되는 전압보다 높은 전위로 블럭 선택 신호(Bsel)를 발생시켜 패스 트랜지스터(400)의 게이트 단자에 입력시키는데, 제 1 및 제 2 제어 신호(GA 및 GB)에 따라 구동되어 고전압(Vpp)을 전달하기 위한 NMOS 트랜지스터(N31 및 N32), 디스차지 신호(DISCH)에 따라 구동되어 블럭 선택 신호(BSel)의 레벨을 접지 전위로 디스차지하기 위한 NMOS 트랜지스터(N33), 그리고 500㏀의 저항(R31)을 포함한다.
아무런 문제가 없는 상태에서 블럭 선택 신호(BSel) 라인은 플로팅 상태를 유지하며, 이는 메탈 라인이므로 저항(R31) 정도로도 일반적인 동작 상태에서는 블 럭 선택 신호(BSel) 라인을 차징하는데 아무런 차이가 발생되지 않는다. 그런데, 여러가지 공정상의 이유 또는 결함등으로 블럭 선택 신호(BSel) 라인이 접지 단자(Vss)와 단락되었을 경우 저항(R31)이 연결되지 않은 상태에서는 전류가 단락된 패스를 통해 빠져나가므로 전압 강하되어 고전압(Vpp)을 유지하지 못하기 때문에 64 블럭 단위의 페일이 발생하게 된다. 그러나, 본 발명에서 제시한 바와 같이 블럭 스위치(300)의 최종단에 500㏀의 저항을 연결하면 비록 블럭 선택 신호(BSel) 라인이 단락되었다하더라도 저항(R31)이 연결되어 있기 때문에 고전압(Vpp)으로 20V가 인가되었을 경우 대략 40㎂ 정도의 전류가 빠져나가게 된다. 일반적으로 고전압(Vpp)을 공급하는 펌핑 회로는 20V까지 약 200㎂의 전류 구동능력을 가지고 있으므로 단락된 블럭을 제외한 다른 블럭의 블럭 선택 신호 라인을 차징하는데는 아무런 문제가 발생되지 않는다. 따라서, 한 블럭만 인밸리드 블럭을 처리하면 되므로 생산성을 향상시키며, 필드 불량률을 감소시킬 수 있다.
상술한 바와 같이 본 발명에 의하면 64 블럭 단위로 블럭 선택 신호를 차징하는 블럭 스위치의 동작에서 하나의 블럭 선택 신호 라인이 다른 라인과 단락될 경우라도 블럭 스위치의 종단에 저항을 연결하였기 때문에 64 블럭 단위의 프로그램 페일이 발생하지 않고 1 블럭 페일만 발생하게 되어 한 블럭만 인밸리드 블럭으로 처리할 수 있어 생산성을 향상시킬 수 있고, 칩의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 글로벌 워드라인을 통해 입력되는 동작 전압을 안정적으로 플래쉬 메모리 셀에 전달하기 위해 상기 글로벌 워드라인을 통해 입력되는 상기 동작 전압보다 높은 전위로 블럭 선택 신호를 발생시켜 패스 트랜지스터를 구동시키기 위한 플래쉬 메모리 소자의 블럭 스위치에 있어서,
    제어 신호에 따라 구동되어 상기 동작 전압보다 높은 고전압을 상기 블럭 선택 신호로 전달하기 위한 스위치;
    상기 스위치와 상기 패스 트랜지스터 사이에 접속되어 상기 블럭 선택 신호의 전압 강하를 방지하기 위한 저항; 및
    상기 스위치와 상기 패스 트랜지스터 사이에 접속되어 디스차지 신호에 따라 상기 블럭 선택 신호의 레벨을 접지 레벨로 강하시키기 위한 디스차지 트랜지스터를 포함하는 플래쉬 메모리 소자의 블럭 스위치.
  2. 제 1 항에 있어서, 상기 디스차지 트랜지스터는 NMOS 트랜지스터인 플래쉬 메모리 소자의 블럭 스위치.
  3. 제 1 항에 있어서, 상기 저항은 500㏀의 저항값을 갖는 플래쉬 메모리 소자 의 블럭 스위치.
KR1020040099442A 2004-11-30 2004-11-30 플래쉬 메모리 소자의 블럭 스위치 KR100632647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099442A KR100632647B1 (ko) 2004-11-30 2004-11-30 플래쉬 메모리 소자의 블럭 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099442A KR100632647B1 (ko) 2004-11-30 2004-11-30 플래쉬 메모리 소자의 블럭 스위치

Publications (2)

Publication Number Publication Date
KR20060060385A KR20060060385A (ko) 2006-06-05
KR100632647B1 true KR100632647B1 (ko) 2006-10-11

Family

ID=37157239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099442A KR100632647B1 (ko) 2004-11-30 2004-11-30 플래쉬 메모리 소자의 블럭 스위치

Country Status (1)

Country Link
KR (1) KR100632647B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798989A (ja) * 1993-09-29 1995-04-11 Sony Corp 半導体メモリの制御回路
KR20010003221A (ko) * 1999-06-22 2001-01-15 윤종용 기판 전압 바운싱을 최소화할 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US20020036923A1 (en) * 2000-08-07 2002-03-28 Samsung Electronics Co., Ltd. Row decoder for a nonvolatile memory device
KR20020047771A (ko) * 2000-12-14 2002-06-22 윤종용 불휘발성 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798989A (ja) * 1993-09-29 1995-04-11 Sony Corp 半導体メモリの制御回路
KR20010003221A (ko) * 1999-06-22 2001-01-15 윤종용 기판 전압 바운싱을 최소화할 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US20020036923A1 (en) * 2000-08-07 2002-03-28 Samsung Electronics Co., Ltd. Row decoder for a nonvolatile memory device
KR20020047771A (ko) * 2000-12-14 2002-06-22 윤종용 불휘발성 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20060060385A (ko) 2006-06-05

Similar Documents

Publication Publication Date Title
US6891754B2 (en) Nonvolatile semiconductor memory with a programming operation and the method thereof
US7450434B2 (en) Semiconductor device and its control method
US7333375B2 (en) Repair control circuit of semiconductor memory device with reduced size
US20070047366A1 (en) Non-Volatile Memory Device
US9219482B2 (en) High voltage switch circuit and nonvolatile memory including the same
JP4714380B2 (ja) 小占有面積の行デコーディング回路を有するフラッシュメモリ装置
US20040130945A1 (en) Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed
JP2015153434A (ja) カレントセンシング
US8406061B2 (en) Semiconductor memory apparatus
JPH10228792A (ja) 半導体記憶装置
US5995423A (en) Method and apparatus for limiting bitline current
JP2008159135A (ja) 不揮発性半導体記憶装置
KR100632647B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
US20070230252A1 (en) Row selector for a semiconductor memory device
KR20070079840A (ko) 마진 읽기를 제공하는 전기적인 퓨즈 회로
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로
KR100909626B1 (ko) 플래시 메모리소자
KR100630752B1 (ko) 플래쉬 메모리 장치의 낮은 동작 전원 전압에 적합한워드라인 디코더
US20080089125A1 (en) Memory device
US7092302B2 (en) Nonvolatile semiconductor memory device
KR100399360B1 (ko) 노어형 플래시 메모리 장치의 행 디코딩 회로
KR100205241B1 (ko) 불휘발성 반도체 메모리 장치의 로우 디코더
KR100355715B1 (ko) 노어형 플래시 메모리 장치의 행 디코딩 회로
EP1727153B1 (en) Discharge circuit for a word-erasable flash memory device
KR20000027267A (ko) 플래쉬 메모리 장치의 워드라인 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee