KR100629541B1 - 충전 구조물을 가진 집적 반도체 회로 - Google Patents

충전 구조물을 가진 집적 반도체 회로 Download PDF

Info

Publication number
KR100629541B1
KR100629541B1 KR1019990021093A KR19990021093A KR100629541B1 KR 100629541 B1 KR100629541 B1 KR 100629541B1 KR 1019990021093 A KR1019990021093 A KR 1019990021093A KR 19990021093 A KR19990021093 A KR 19990021093A KR 100629541 B1 KR100629541 B1 KR 100629541B1
Authority
KR
South Korea
Prior art keywords
sections
polysilicon
terminal pad
semiconductor circuit
fuse
Prior art date
Application number
KR1019990021093A
Other languages
English (en)
Other versions
KR20000006000A (ko
Inventor
도미니끄 자비나끄
로베르트 포이를레
헬무트 슈나이더
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20000006000A publication Critical patent/KR20000006000A/ko
Application granted granted Critical
Publication of KR100629541B1 publication Critical patent/KR100629541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 반도체 회로의 단자 패드(1)의 입출력 파라미터를 외부 라인에 적응시키기 위해, 충전 구조물에 존재하는 용량성 소자(6, 7, 8)의 일부가 사용된다. 접속을 위해서는 금속 옵션, 퓨즈(9, 10, 11) 또는 스위치가 적합하다. 이 방법은 어떤 표면에도 적용될 수 있다.

Description

충전 구조물을 가진 집적 반도체 회로 {INTEGRATED SEMICONDUCTOR CIRCUIT WITH FILLING STRUCTURE}
도 1은 본 발명의 회로도.
도 2는 충전 구조물의 횡단면도 및 평면도.
도 3은 더 큰 영역으로 통합되고 퓨즈를 통해 서로 접속된 충전 구조물의 상이한 용량성 소자.
도 4는 동작 동안 충전 구조물을 단자 패드에 접속하기 위한 실시예.
*도면의 주요 부분에 대한 부호의 설명*
1: 단자 패드 2, 3: 증폭기
4: 보호 구조물 5: 저항
6-8, 34-37: 용량성 소자 9-11, 45-51: 퓨즈
25: 스위칭 소자 30-44: 충전 구조물
본 발명은 청구범위 제 1항의 전제부에 따른 집적 반도체 회로에 관한 것이다.
집적 반도체 회로는 공지된 바와 같이 단자 표면, 소위 패드를 갖는다. 상기 단자 패드는 하우징의 단자핀에 접촉되고, 상기 단자 패드를 통해 반도체 회로에 의해 처리될 입출력 신호가 공급 또는 인출되거나, 또는 공급 전위가 상기 단자 패드에 인가된다. 특히 신호 입력 및 출력을 위한 패드에서는 접속된 라인에 대한 적응이 이루어져야 한다.
동일한 회로 디자인을 가진 반도체 회로는 예컨대 상이한 버스 시스템에 접속되어야 한다. 적합한 회로 조치를 통해 단자의 입출력 파라미터가 적합한 커패시터 및 저항 결선에 의해 소정 값에 적응될 수 있다. 상기 목적을 위해 집적 반도체 회로 외부의 대응 소자가 사용되면, 이는 기판 디자인에 많은 비용을 소모시키며 그에 상응하는 단점, 예컨대 높은 고장 위험을 야기한다. 다른 한편으로 상기 소자가 종래의 수단으로 반도체 칩상에 집적 방식으로 구현되면, 특히 커패시턴스의 구현에 의해 회로의 표면 요구가 증가된다. 집적 커패시터의 제조를 위해, 집적 회로의 보다 깊은 층에까지 이르는 다수의 공정 단계가 필요하다. 따라서, 집적된 실시예는 추가적인 개발 비용 및 각각의 적응 변형예에 고유하게 할당되는 다수의 노광 마스크를 필요로 한다.
유럽 특허 출원 제 EP-A2-0 409 256호에는 내부 공급 전압을 안정화시키거나 또는 내부 신호에 대한 지연 시간을 세팅하기 위해 충전 구조물이 사용되는 집적 반도체 회로가 공지되어 있다. 이를 위해, 다른 목적을 위해서는 필요치 않은 충전 구조물의 금속 라인이 공급 전위 라인 또는 회로 블록의 신호 출력부에 접속된다. 신호 라인의 길이는 소정 커패시턴스를 제공하기 위해 레이저 빔에 의해 트리밍(trimming)된다.
본 발명의 목적은 단자의 입출력 파라미터에 대한 적응이 적은 비용으로 이루어질 수 있는 집적 반도체 회로를 제공하는 것이다.
상기 목적은 청구범위 제 1항의 특징을 가진 집적 반도체 회로에 의해 달성된다.
본 발명에서는 집적 회로에 존재하는 충전 구조물(더미(dummy) 구조물)이 사용된다. 이러한 충전 구조물은 예컨대 미국 특허 공보 제 5 032 890호 및 제 5 278 105호에 공지되어 있다. 상기 충전 구조물이 반도체 칩의 사용되지 않은 빈 표면에 배치된 규칙적인 구조물로 이루어짐으로써, 제조 동안, 예컨대 에칭시, 구조물의 성장시 또는 화학적-기계적 폴리싱시 전체 회로의 균일한 프로세스 특성이 보장되고 균일하게 평탄한 평면 표면이 얻어진다. 상기 충전 구조물은 지금까지는 전기적 기능을 하지 않았다. 본 발명에서는 충전 구조물의 일부가 소정 입출력 신호 특성에 상응하게 단자 패드에 접속되고, 상기 충전 구조물의 용량성 작용이 이용된다. 추가적인 표면은 필요치 않다. 반도체 회로의 최상층으로 연장되는 대응 와이어를 제공하는 공정이 추가적으로 요구된다. 따라서, 최상부 노광 마스크만이 적응될 수 있으며: 그 아래 놓인 구조물은 변동되지 않는다.
대안으로서 금속 와이어링 대신에 퓨즈가 사용될 수 있다. 경우에 따라, 보다 넓은 영역으로 통합되는 충전 구조물들의 부분이 퓨즈를 통하여 단자 표면에 접속된다. 제조 동안 마스킹 공정 단계에 이어서 퓨즈가 용융됨으로써, 단자 패드의 용량성 부하가 소정 값으로 트리밍된다. 이로 인해, 입출력 파라미터의 다수의 상이한 세팅이 변화가 융통성있고 신속하게 성취된다.
대안으로서 또는 상기 실시예와 결합해서, 충전 구조물의 부분들이 스위치를 통해 출력 단자에 결합되어, 반도체 메모리의 동작 동안 세팅되는 스위칭 상태를 갖는다.
본 발명의 바람직한 실시예, 특히 충전 구조물의 적합한 실시예가 도면에 도시된다. 이하, 도면을 참고로 본 발명을 구체적으로 설명한다.
도 1A에는 단자 패드(1)가 도시된다. 단자 패드(1)는 집적 회로에 입력 신호를 공급하거나 또는 출력 신호가 인출되는 금속층의 표면 영역이다. 또한, 공급 전위가 공급될 수 있다. 소위 패드(1)는 대개 본딩 와이어를 통해 집적 회로의 하우징을 관통하는 단자 핀에 접속된다. 도시된 실시예에서 패드(1)는 집적 회로에 의해 처리될 신호의 입력 또는 출력을 위해 사용된다. 상기 신호는 입력 증폭기(2)를 통해 수신되거나 또는 출력 증폭기(3)를 통해 출력된다. 또한, 패드(1)는 보호 구조물(4)에 의해 정전 방전으로부터 보호된다.
장치(5), ..., (11)는 패드(1)에서 입력되거나 출력되는 신호의 입력/출력 신호 특성을 정확히 세팅하기 위하여 사용된다. 장치(5), ..., (11)는 세팅 가능한 시상수를 가진 RC-소자이다. 저항(5)은 다수의 병렬 접속 가능한 커패시터(이들 중 커패시터(6), (7), (8)가 도시됨)를 통해 접지에 접속된다. 커패시터는 각각의 퓨즈(9), (10) 또는 (11)를 통해 저항(5)에 접속된다. 퓨즈는 제조 후에 모든 커패시터에 대해 도전된다. 이때, 패드(1)의 용량성 부하는 최대이다. 제조에 있어 마스킹 단계 후에 소수의 퓨즈가 분리됨으로써, 커패시터가 분리된다. 따라서, 패드(1)의 용량성 부하가 소정 값으로 세팅된다. 퓨즈의 분리를 위해서는, 각각의 퓨즈를 용융시켜 파괴하는 레이저 빔이 적합하다. 대안으로서, 전류 펄스에 의해 퓨즈를 분리시키는 조치가 취해질 수 있다. 트리밍은 자동 테스트 장치로부터 제어된다.
도 1B에는 저항(20), (21), (22)이 커패시터를 포함하는 전류 경로내에 접속됨으로써, RC-소자(20), (6); (21), (7); (22), (8)가 병렬 접속된다는 차이점을 갖는 대응 회로가 도시된다. 도 1A에서는 저항이 커패시턴스 결선에 대해 일정한 반면, 도 1B에서는 시상수(RC)가 일정하다. 이 경우에는 상응하는 퓨즈를 분리함으로서 패드의 용량성 부하만이 적응된다.
도 1에 도시된 실시예에서, 패드의 상이한 입출력 파라미터에 대해 동일한 반도체 회로가 사용된다. 마스크는 영향을 받지 않는다. 단자의 전기적 적응에 의해, 변화하는 고객의 요구에 유연하게 그리고 단기간에 대응할 수 있다.
퓨즈 제공에 대한 대안으로서 마스킹 옵션(도시되지 않음)을 사용하여 패드의 입출력 파라미터를 세팅할 수 있다. 즉, 제공된 용량성 소자의 일부만이 제조 동안 소자간 연결(interconnect), 바람직하게는 금속 소자간 연결에 의해 패드에 접속된다. 자동 테스트 장치에서 퓨즈를 분리하기 위한 비용이 절감된다; 반면, 소자간 연결을 포함하는 금속 와이어링 평면의 마스크를 적응시킬 필요가 있다. 또한, 대안으로서 용량성 소자와 출력 패드의 접속은 스위치를 통해, 도 4에 도시된 실시예에서는 스위칭 트랜지스터(25)에 의해 야기된다. 스위칭 트랜지스터의 스위칭 상태는 RS-플립 플롭(26)에 의해 세팅된다. 패드에 접속될 용량성 소자를 위해서는 스위치가 도통되도록 제어된다. 접속되지 않은 용량성 소자를 위해서는 스위치(25)가 차단된다. 플립 플롭(26)은 회로의 동작 동안 세팅된다. 상기 실시예는 회로의 동작 동안 패드의 입출력 파라미터의 적응이 유연하게 조절될 수 있다는 장점을 갖는다.
충전 구조물은 공지되어 있다. 충전 구조물은 소자(예컨대, 다이오드, 트랜지스터, 저항, 커패시터)를 형성하기 위한 도핑 영역을 포함하는 액티브 영역의 외부에 배치되어, 균일한 프로세스 특성이 야기되고 칩의 표면이 평탄하게 된다. 도 2A는 충전 구조물의 횡단면도이고, 도 2B는 평면도이다. 충전 구조물은 최하부에서 반도체 기판을 포함한다. 선택적 에칭에 의해, 반도체 기판(30)은 낮은 섹션(41), (42), (43), (44) 및 그에 비해 돌출된 섹션(31), (32), (33)으로 이루어진 표면 구조물을 얻을 수 있다. 각각의 낮은 섹션(41), ..., (44)의 상부에는 폴리실리콘으로 이루어진 표면 섹션(34), (35), (36), (37)이 배치된다. 폴리실리콘 표면과 전체 표면 사이의 면적 비는 바람직하게는 액티브 표면, 즉 도핑 영역과 회로 섹션으로 채워진 반도체 회로 영역의 전체 표면과의 면적 비를 따른다. 기판의 폴리실리콘 표면과 인접한 낮은 및 돌출 섹션 사이에 용량성 소자가 형성된다. 도 1A에서는 유효 부분 커패시턴스가 폴리실리콘 표면(35)의 예로서 도시된다. 폴리실리콘 표면은 완전히 기판의 낮은 섹션내에 위치하거나 또는 돌출 섹션을 커버할 수 있다. 형성된 커패시턴스가 상응하게 변동된다. 상기 영역과 기판 사이에 산화물이 배치된다. 폴리실리콘 섹션은 평면도로 볼 때 직사각형으로 형성된다. 폴리실리콘 섹션은 낮은 섹션(42)에 대해 센터링된다. 도시된 실시예에서 폴리실리콘 표면 및 기판 구조물은 수직 및 수평 방향에 대해 대칭으로 형성된다. 용량성 소자는 규칙적인 격자에 반복해서 배치된다. 도시된 실시예에서 격자 간격 및 개별 용량성 소자의 중심점은 수직 및 수평 방향으로 동일하다.
충전 구조물의 용량성 소자는 모듈 방식으로 구성된다. 단자 패드(1)의 소정 커패시턴스에 따라, 용량성 소자(34),...,(37)의 부분들이 상징적으로 도시된 접속 라인(39)을 통해 단자 패드(1)에 접속된다. 접속 라인(39)은 폴리실리콘 섹션의 상부에 있는 와이어링 평면의 내부에서 금속 소자간 연결로서 연장된다. 전술한 바와 같이 부가로 분리 가능한 퓨즈 또는 스위칭 소자가 제공됨으로써, 반도체 회로의 제조 후에 또는 경우에 따라서는 반도체 회로의 동작 동안 소정 커패시턴스 값이 세팅된다.
라인(39)은 저항(5) 또는 (20), (21), (22)의 저항값이 구현되는 섹션을 포함한다. 저항 섹션은 공지된 방식으로 소정 저항값을 형성한다. 예컨대, 적당한 저항값을 가진 금속 합금이 사용되고 및/또는 금속이 적당한 프로파일 및 적당한 횡단면을 가짐으로써 소정 저항값이 세팅된다. 패드(1) 및 퓨즈 또는 스위칭 소자에 대한 저항 섹션의 공간적 배치는 도 1에 따라 이루어진다.
도 2에 도시된, 수평 및 수직 방향으로 대칭으로 형성된 충전 구조물에 대한 대안으로서, 마찬가지로 모듈 방식으로 구성되지만 한 방향에 대해서만 대칭 특성을 갖는 스트립형 충전 구조물도 사용될 수 있다. 단자 패드의 소정 커패시턴스에 상응하게 적당한 수의 폴리실리콘 스트립 및 적당한 길이의 스트립이 공동으로 단자 패드에 접속된다.
도 3에는 용량성 소자의 윤곽이 개략적으로 도시된다. 3 x 3개의 용량성 소자가 파선으로 도시된 영역(40)을 형성한다. 영역(40)내의 폴리실리콘 섹션은 금속 소자간 연결을 통해 서로 접속된다. 개별 영역(40), ..., (44)은 대응 퓨즈(45), ..., (51)를 통해 서로 접속된다. 퓨즈(45), (46), (47)는 함께 단자 패드에 접속된 라인으로 연장된다. 다양한 퓨즈들을 분리함으로써, 영역들이 서로 직렬로 또는 병렬로 접속될 수 있다. 이로 인해, 단자 패드에 관련된 커패시턴스가 비교적 정확히 세팅될 수 있다. 용량성 소자는 전체적으로 미리 주어진 격자내에 배치된다. 2개의 영역들, 예를 들어 (40), (41) 또는 (40), (43)은 그 영역들 사이의 격자점에 용량성 소자가 없도록 이격되는바, 이는 그곳에는 폴리실리콘면이 없기 때문이다. 영역(40), (41), ...은 개별 커패시터로서 작용한다.
본 발명에 따른 집적 반도체 회로에서는 단자의 입출력 파라미터에 대한 적응이 적은 비용으로 이루어질 수 있다.

Claims (9)

  1. - 처리될 신호의 입출력을 위한 또는 공급 전위의 공급을 위한 적어도 하나의 단자 패드(1), 및
    - 반복해서 배치된 다수의 용량성 소자(34, ..., 37; 6, ..., 8)를 가진 충전 구조물(30, ..., 44)을 포함하고,
    - 상기 용량성 소자 각각은 반도체 기판의 낮은 섹션(41, ..., 44), 상기 반도체 기판의 돌출 섹션(31, ..., 33), 및 상기 낮은 및 돌출 섹션들로부터 절연된 폴리실리콘 섹션(34, ..., 37)을 포함하며,
    - 상기 용량성 소자(34, ..., 37; 6, ..., 8)의 적어도 한 부분(34, ..., 36)이 상기 단자 패드(1)에 결합되고,
    상기 폴리실리콘 섹션(34,...,37)중 적어도 한 부분(34,...,36)은 상기 단자 패드(1)에 접속되는, 집적 반도체 회로.
  2. 제 1항에 있어서, 상기 용량성 소자(34, ..., 36; 6, ..., 8)를 상기 단자 패드(1)에 접속시키기 위한 분리 가능한 퓨즈(9, ..., 11; 45, ..., 51)가 각각 하나씩 제공되고, 상기 다수의 소자의 상기 부분을 단자 패드에 접속시키는 퓨즈는 분리되지 않고 나머지 퓨즈는 분리되는, 집적 반도체 회로.
  3. 제 1항에 있어서, 상기 용량성 소자를 상기 단자 패드(1)에 접속시키기 위한 스위칭 소자(25)가 각각 하나씩 제공되고, 상기 다수의 소자의 상기 부분을 상기 단자 패드에 접속시키는 스위칭 소자는 반도체 회로의 동작 동안 도전 접속될 수 있고, 나머지 스위칭 소자는 반도체 회로의 동작 동안 차단되는, 집적 반도체 회로.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서, 상기충전 구조물(30, ..., 44)이 트랜지스터로 채워지지 않은 반도체 회로의 표면에 배치되고, 상기 기판과 상기 폴리실리콘 섹션 사이에 산화물층(38)이 배치되며, 상기 폴리실리콘 섹션(34, .., 37)은 반도체 기판의 적어도 상기 낮은 섹션(41, ..., 44) 상부에 배치되고, 상기 폴리실리콘 섹션의 일부(34, ..., 36)가 상기 단자 패드(1)에 접속되는, 집적 반도체 회로.
  5. 제 4항에 있어서, 상기 폴리실리콘 섹션(34, ..., 37)이 직사각형으로 형성되고, 규칙적인 격자의 미리 주어진 장소에 배치되는, 집적 반도체 회로.
  6. 제 5항에 있어서, 다수의 인접한 상기폴리실리콘 섹션은 서로 접속되어 공통으로 하나의 영역(40, ..., 44)을 형성하고, 상기 영역의 상기 공통 접속은 분리 가능한 퓨즈(45, ..., 51)를 통해 다른 상응하는 영역의 공통 접속부에 접속되며, 상기 영역이 상기 단자 패드에 접속되지 않는 한 상기 퓨즈가 분리되는, 집적 반도체 회로.
  7. 제 6항에 있어서, 각각의 상기 영역(40, ..., 44)이 상기 상호 접속된 다수의 폴리실리콘 섹션을 포함하고, 다양한 영역들이 이격됨으로써, 상기 영역들에 직접 인접하는 폴리실리콘 섹션들 사이에 폴리실리콘 섹션이 배치되지 않은 격자점이 존재하는, 집적 반도체 회로.
  8. 제 1항 내지 7항 중 어느 한 항에 있어서, 상기 다수의 소자의 상기 부분을 상기 단자 패드(1)에 접속시키는 소자간 연결(39)은 예정된 저항값(5, 20, ..., 22)으로 세팅시키는 섹션을 포함하고, 상기 퓨즈(9, ..., 11; 45, ..., 51) 또는 스위칭 소자는 상기 섹션과 상기 폴리실리콘 섹션의 단자 사이에 배치되는, 집적 반도체 회로.
  9. 제 8항에 있어서, 동일한 예정된 저항값(20, 21, 22)을 세팅하는, 상기 소자간 연결의 다수의 섹션이 전기적으로 병렬 접속되는, 집적 반도체 회로.
KR1019990021093A 1998-06-08 1999-06-08 충전 구조물을 가진 집적 반도체 회로 KR100629541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19825607A DE19825607C2 (de) 1998-06-08 1998-06-08 Integrierte Halbleiterschaltung mit Füllstrukturen
DE19825607.8 1998-06-08

Publications (2)

Publication Number Publication Date
KR20000006000A KR20000006000A (ko) 2000-01-25
KR100629541B1 true KR100629541B1 (ko) 2006-09-27

Family

ID=7870321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021093A KR100629541B1 (ko) 1998-06-08 1999-06-08 충전 구조물을 가진 집적 반도체 회로

Country Status (6)

Country Link
US (1) US6294841B1 (ko)
EP (1) EP0964449A3 (ko)
JP (1) JP2000012786A (ko)
KR (1) KR100629541B1 (ko)
DE (1) DE19825607C2 (ko)
TW (1) TW429582B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004649A1 (de) * 2000-02-03 2001-08-09 Infineon Technologies Ag Verfahren und Vorrichtung zur Anpassung/Abstimmung von Signallaufzeiten auf Leitungssystemen oder Netzen zwischen integrierten Schaltungen
DE10224180B4 (de) * 2002-05-31 2007-01-04 Infineon Technologies Ag Schaltungsanordnung zur Einstellung des Eingangswiderstandes und der Eingangskapazität eines integrierten Halbleiterschaltungschips
JP2006012211A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体集積回路
DE102007007357B4 (de) * 2007-02-14 2018-06-21 Infineon Technologies Ag Integrierte Schaltungsanordnung
JP2010040588A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハ
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
JPS55117265A (en) * 1979-03-02 1980-09-09 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
DE3902693C2 (de) * 1988-01-30 1995-11-30 Toshiba Kawasaki Kk Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
JPH02140934A (ja) * 1988-11-21 1990-05-30 Nec Corp 半導体装置
JP2507618B2 (ja) * 1989-07-21 1996-06-12 株式会社東芝 半導体集積回路装置の製造方法
JPH0434950A (ja) * 1990-05-30 1992-02-05 Nec Corp 半導体集積回路装置
US5278105A (en) * 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
US5442225A (en) * 1993-08-13 1995-08-15 Lsi Logic Corporation Integrated circuit having interconnects with ringing suppressing elements
US6049135A (en) * 1996-05-28 2000-04-11 Kabushiki Kaisha Toshiba Bed structure underlying electrode pad of semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
TW429582B (en) 2001-04-11
KR20000006000A (ko) 2000-01-25
EP0964449A2 (de) 1999-12-15
DE19825607A1 (de) 1999-12-16
DE19825607C2 (de) 2000-08-10
EP0964449A3 (de) 2000-05-10
US6294841B1 (en) 2001-09-25
JP2000012786A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
US6121677A (en) Reduced size integrated circuits and methods using test pads located in scribe regions of integrated circuits wafers
US5468984A (en) ESD protection structure using LDMOS diodes with thick copper interconnect
EP0230154A2 (en) Integrated circuit structures comprising current busses
US7709279B2 (en) Methods for testing semiconductor devices methods for protecting the same from electrostatic discharge events during testing, and methods for fabricating inserts for use in testing semiconductor devices
WO2006107384A1 (en) Antifuse element and electrically redundant antifuse array for controlled rupture location
US6680520B2 (en) Method and structure for forming precision MIM fusible circuit elements using fuses and antifuses
KR100629541B1 (ko) 충전 구조물을 가진 집적 반도체 회로
US5726474A (en) Field effect controlled semiconductor component with integrated resistance therein
US6908821B2 (en) Apparatus for adjusting input capacitance of semiconductor device and fabricating method
US9659717B2 (en) MEMS device with constant capacitance
EP0409256A2 (en) Semiconductor IC device and method for manufacturing the same
EP0166401B1 (en) Circuit module
JP2004527907A (ja) 電気的接続素子を備えた集積回路
KR101393168B1 (ko) 반도체 디바이스, 수납형 반도체 디바이스 및 반도체 디바이스 제조 방법
EP0735576A2 (en) Integrated circuit fabrication
EP0518701A2 (en) Field programmable circuit module
US11721510B2 (en) Active metal fuses for DC-EOS and surge protection
US6369437B1 (en) Vertical fuse structure for integrated circuits and a method of disconnecting the same
KR20060036451A (ko) 스태거형 본드 패드들을 갖는 집적 회로용 최적화 드라이버레이아웃을 포함하는 반도체 장치
US7393721B2 (en) Semiconductor chip with metallization levels, and a method for formation in interconnect structures
US6674316B2 (en) Methods and apparatus for trimming electrical devices
US6285068B1 (en) Antifuses and method of fabricating the same
KR100648752B1 (ko) 접속 영역을 갖는 집적 반도체 회로
US20040245599A1 (en) Semiconductor device
US20230129759A1 (en) Isolation device with safety fuse

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130912

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140911

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee