KR100627208B1 - 고주파수 동작에서의 결합와이어 반도체구조 및 그의 형성방법 - Google Patents

고주파수 동작에서의 결합와이어 반도체구조 및 그의 형성방법 Download PDF

Info

Publication number
KR100627208B1
KR100627208B1 KR1020000016397A KR20000016397A KR100627208B1 KR 100627208 B1 KR100627208 B1 KR 100627208B1 KR 1020000016397 A KR1020000016397 A KR 1020000016397A KR 20000016397 A KR20000016397 A KR 20000016397A KR 100627208 B1 KR100627208 B1 KR 100627208B1
Authority
KR
South Korea
Prior art keywords
length
matching element
wire
coupling
coupling wire
Prior art date
Application number
KR1020000016397A
Other languages
English (en)
Other versions
KR20010006917A (ko
Inventor
키나이만 노얀
자인 니틴
Original Assignee
더 휘태커 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 휘태커 코포레이션 filed Critical 더 휘태커 코포레이션
Publication of KR20010006917A publication Critical patent/KR20010006917A/ko
Application granted granted Critical
Publication of KR100627208B1 publication Critical patent/KR100627208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

고 주파수 동작에서 결합와이어(1)의 개선된 주파수응답은 S곡선라인구조(9)를 포함하는 매칭 엘레멘트(13)를 사용함으로써 실현된다. 주파수 응답은 설계에 의한 동작주파수에서 개선된다. 매칭 엘레멘트(13)는 얼마 길이의 고 임피던스 전송라인으로써 결합와이어를 튜닝하고 그런다음 동작주파수에서 안내된 파장의 절반길이로 결합와이어(1)와 매칭 엘레멘트(13)의 결합된 길이를 완성시키므로써 결합와이어(1)를 보상한다.
Figure 112000006268815-pat00001
고주파수 동작에서의 결합와이어 보상구조

Description

고주파수 동작에서의 결합와이어 반도체구조 및 그의 형성방법{A Compensation Structure for a Bond Wire at High Frequency Operation}
도 1 은 반도체다이 또는 MMIC 칩 접속패드와 기판 접촉패드 사이의 전기적인 상호접속을 형성시키는 결합와이어에 대한 예시적인 측면도.
도 2 는 결합와이어와 관련된 전체 엘레멘트 등가물을 보여주는 회로도.
도 3 은 결합와이어의 전체 엘레멘트 등가물에 대해 비교한 바의 결합와이어의 전가시뮬레이션(full wave simulation)을 위한 삽입손실(S12)과 반영계수(S11)의 관계를 보여주는 그래프.
도 4 는 결합와이어가 매칭엘레멘트에 연결된 본 발명에 따른 구현예를 보여주는 것으로, 점선은 기준면을 가르키는 도표.
도 5 는 동작주파수의 함수로서 본 발명에 따른 매칭엘레멘트의 구현예의 삽입손실과 반영계수를 보여주는 그래프.
도 6 은 시뮬레이터 모델에 사용된 매칭엘레멘트와 결합와이어의 일괄적인 엘레멘트 등가물의 개략적인 설명도.
도 7 은 주파수의 함수로서 3개의 다른 보상형 결합와이어에 비교한 바의, 비보상형 결합와이어의 반영계수를 보여주는 그래프.
도 8 은 주파수의 함수로서 3개의 다른 보상형 결합와이어에 비교한 바의 비보상형 결합와이어의 삽입손실을 보여주는 그래프.
도 9 는 본 발명에 따른 교시에 따라 다른 길이를 가지는 3개의 보상형 결합와이어의 측정된 반영계수를 시뮬레이션된 결과치에 대해 비교한 바를 보여주는 그래프.
도 10 은 본 발명에 따른 교시에 따라 다른 길이를 가지는 3개의 보상형 결합와이어의 측정된 삽입손실을 시뮬레이션된 결과치에 대해 비교한 바를 보여주는 그래프.
도 11 은 제조된 보상형 결합와이어구조를 보여주는 그림.
<도면의 주요부분에 대한 부호의 설명>
1 : 결합와이어 3 : 반도체 다이, MMIC칩
5 : 기판 6, 7 : 컨택트
8a, 8b : 고 임피던스 전송라인 9 : S곡선라인
10 11 : 제 1 및 제 2 평행길이부 13 : 매칭 엘레멘트
본 발명은 반도체 다이 또는 모놀리식 마이크로웨이브 집적회로(Monolithic Microwave Integrated Circuit("MMIC"))칩과 기판사이의 상호접속구조에 관한 것이다.
무선통신물을 위한 반도체는 라디오주파수("RF") 및 그 주파수 위에서 동작한다. 무선통신응용이 증가함에 따라, 이용하는 스팩트럼의 많은 주파수대의 이용폭을 넓히는 것이 바람직하다. 무선통신 목적으로 밀리미터 웨이브 스펙트럼이 이용되고 이를 필요로 한다. 그러나, 밀리미터 스펙트럼은 밀리미터 웨이브 주파수에서 증대된 비틀림 및 손실로 인해 어떠한 공학적인 이의가 제기된다. 또한 무선통신에 통상적으로 사용되는 라디오주파수보다 더 높은 주파수에서 장치진동음(device parasitics)에 대해 큰 감응도를 나타낸다. 따라서, 낮은 주파수에서 비틀어진 전형적인 진동음들은, 밀리미터 웨이브 주파수에서도 무시될 수 없고 그리고 그들이 발생하는 응용물에서는 적절한 성능을 얻을 수 없다.
고주파수 반도체를 포함하는 모든 무선통신 시스템의 전형적인 진동음의 하나는 결합와이어의 복잡한 임피던스, 1차 임덕턴스이다. 결합와이어는 전형적으로 초음파 에너지를 이용하면서 일단의 반도체장치 또는 MMIC 칩 컨택트와 타단의 상호접속 컨택트에 접속된 얼마의 길이를 갖는 골드와이어 또는 리본이다. 상호접속컨택트는 전형적으로 반도체 다이 또는 MMIC 칩이 직접 부착된 인쇄회로기판에 있는 칩과 같은 기판상의 도전성 패드이다. 이 접속 스타일과 더불어, 밀리미터 웨이브 주파수에서 충분한 유도성 성분을 가지는 얼마길이의 와이어가 있다. 통상적으로 결합와이어의 인덕턴스를 공진상태로 튜닝시키는데는 일련의 불연속형 밀리미터 캐패시터가 이용된다. 그러나, 불연속형 캐패시터는 소형화추세에 역행하게 기판을 지나치게 크게 한다. 아울러, 정규의 불연속형 캐패시터 공차 및 고유의 진동음은 제조관점에서 볼때 비현실적인 밀리미터 웨이브주파수에서 정확한 조정을 제공한다. 어떤 형식의 적절한 캐패시터의 제조오류는 제조과정중 비용 부담을 주어 회로의 총생산을 감소시킬 수도 있다. 따라서 여기에는 밀리미터 웨이브 주파수에서 전형적인 결합와이어 진동음을 보상시키기 위한 제조가능한 소형장치의 필요성이 대두된다.
본 발명의 제 1 목적은 밀리미터 웨이브 주파수에서 접속하는 결합와이어의 주파수 성능을 개선시키는 데 있다.
본 발명의 다른 목적은 소형이면서 간단한 보상장치를 제공하는데 있다.
본 발명의 또다른 목적은 신뢰적으로 제조반복되고, 그리고 가격도 저렴한 보상장치를 제공하는 데 있다.
기판에 부착하기 위한 반도체 다이 또는 MMIC칩은 기판에 대한 전기접속을 튜닝한 상호접속부를 가진다. 상호접속부는 다이컨택트에 연결된 결합와이어에 의해 기판 컨택트에 연장한다. 결합와이어는 얼마의 와이어길이와 관련된 임피던스값을 가진다. 상호접속부는 또한 결합와이어 반대편의 기판컨택트에 연결된 매칭엘레멘트를 포함한다. 매칭엘레멘트는 제 1 연결요소, S곡선라인, 및 제 2 연결요소를 가진다. 이 매칭엘레멘트는 결합와이어와 결합시키는데 적합하여서 길이가 동작주파수의 안내된 파장의 절반과 동일한 고 임피던스전송라인을 형성하도록 한다.
보상형 결합와이어의 제조방법은 보상되어질 결합와이어를 식별하고, 그리고 그를 위한 예시적인 모델을 얻는 단계를 포함한다. 본 발명의 방법은 또한 동작주파수를 식별하고 그리고 동작주파수에서 안내된 절반파장의 전기적인 길이를 계산하는 것을 포함한다. 결합와이어의 길이는 확인되고, 그리고 안내된 절반파장의 길이로부터 감해져서 매칭엘레멘트의 전기적인 길이에 도달하게 된다. 이 방법은 제 1 및 제 2 연결 요소를 포함하는 매칭엘레멘트의 1모델을 매칭엘레멘트의 계산된 전기적인 길이에 맞는다. 이 방법은 그다음 맞추어진 매칭엘레멘트의 전기적인 거동을 시뮬레이션하고, 그런다음 S곡선라인 길이를 결합와이어와 결합하도록 변경시키므로써 매칭엘레멘트의 주파수응답을 최적화하여서 동작주파수의 안내된 절반파장과 동일한 전기적인 길이를 얻도록 한다.
본 발명의 1구현예의 특징은 S곡선라인이 결합와이어 임피던스를 보상하는데 이용되어서 결합와이어 및 연결요소와 결합하였을때 동작주파수의 안내된 절반 파장과 동일한 전체의 전기적인 길이를 얻도록 한다.
본 발명에 따른 구현예의 다른 특징은 튜닝요소가 종래의 인쇄전송라인기술로서 용이하고도 반복적으로 제조된다는 것이다.
본 발명의 잇점은 결합와이어가 밀리미터웨이브 주파수에서 상호접속시키기 위해 사용될 수 있다는 것이다.
본 발명의 다른 잇점은 맞추어진 결합와이어가 소형이면서도 예시적인 모델릴에 따라 수행되다는 것이다.
본 발명의 또다른 잇점은 보상된 결합와이어가 낮은 비용으로 제조될 수 있다는 것이다.
도 1 에 대해 설명하자면, 이 도면에는 전형적인 결합와이어 또는 결합리본(1)이 다이(3)와 기판(5) 사이에 부착된 상태의 측면도가 도시되어 있다. 명세서 설명상, 용어 "결합와이어(bond wire)"는 2개의 전기적인 포인트간의 어떠한 비보상형 상호접속부를 칭하는데 이용된다. 결합와이어(1)의 단부는 전형적으로 각기 통상적인 결합와이어 부착기술을 이용하여서 다이 또는 MMIC 컨택트(6)와 기판 컨택트(7)에 부착된다. 결합와이어(1)를 위한 보상구조 설계는 결합와이어의 일괄적인 엘레멘트 등가 모델을 설정함으로써 시작된다. 이 설정은 이미 설정된 모델을 이용하거나 또는 관심있는 걸합와이어의 재료 및 기하에 기초한 ANSOFT사의 "Maxwell" 소프트웨어 프로그램과 같은 소프트프로그램을 이용하는 여러 방법에서 형성될수 있다. 도 2 는 결합와이어가 레지스터(Rs)와 일련적인 관계로 있는 인덕터(L)로서 모델된 고주파에서의 결합와이어의 일괄적인 엘레멘트 등가모델을 보여준다. 모델중에 포함된 다른 전형적인 부품들은 결합와이어의 각 단과 기준포텐샬(15)간의 2평행 레지스터-캐패시터 회로(Rp1 & Cp1, RP2 & Cp2)이다. 예로서, 전형적인 와이어결합 길이는 대략 470미크론이다. 도 2에 관해 결합와이어의 예로서, 동작주파수로서 f를 갖는 일괄적인 엘레멘트값은 하기 표와 같다.
L 0.24 nH
Rs 0.04
Figure 112000006268815-pat00002
Figure 112000006268815-pat00003
C approx.0
Cpl 15fF
Cp2 13fF
Rp1 86K
Figure 112000006268815-pat00004
Rp2 65K
Figure 112000006268815-pat00005
인덕티브 L과 평행한 캐패시터 C의 값은, 결합와이어의 임피던스가 제로(0)로 결정되는 한, 완벽성을 위한 초기 모델에 포함된다는 것을 알아야 한다. 도 3 은 일괄적인 엘레멘트 등가 모델이 문제의 주파수에서 결합와이어거동의 양호한 지시를 제공하는 것을 보여주는 주파수의 함수로서 완전한 웨이브 시뮬레이션 결과에 비교한 일괄적인 엘레멘트 등가회로 모델 결과의 증거를 보여주는 그래프이다. 도면중, M과 S는 각기 추출된 일괄적인 모델감응값과 풀-웨이브 시뮬레이션 결과값을 나타낸다. 본 발명에서는 특정종류의 상호접속부 또는 결합와이어가 사용되는 것은 그다지 중요한 것이 아니다. 다만 중요한 것은 결합와이어, 결합리본, 또는 기타 유사한 구조에 대해서 신뢰성있고 정확한 일괄적인 엘레멘트 등가 회로가 잘 알려져 있어야 한다는 것이다. 동작주파수는 소정의 응용물의 주파수 범위에 기초한 것으로 식별된다. 동작주파수는 결합와이어의 전기적인 거동이 최상의 이상값으로 조절되는 주파수이다. 만약 주파수범위가 관심의 대상이라면, 그 범위의 중심에 있는 주파수값이 잔여 보상형 상호접속설계과정의 동작주파수로서 이용된다. 일괄적인 모델 성분값을 찾기 위해, 동작주파수를 포함하는 광범위한 주파수범위를 넘는 결합와이어의 소진변수(scattering parameter)가 얻어진다. 이 소진변수는 ANSOFT사의 "Maxwell"컴퓨터 프로그램을 이용하면서 발생될 수 있고 아울러 HEWLETT PACKARD 회사의 "Libra"소프트웨어와 같은 시뮬레이션 프로그램에 세팅된 데이타와 같은 것을 의미한다. 대안적으로, 소진변수는 결합와이어 자체의 직접측정으로부터 얻어질 수 있다. 소진변수를 얻은 후, 결합와이어의 단순한 일괄적인 모델은 "Libra"소프트웨어에서 유도되고 성분값은 모델반응값을 결합와이어 측정 또는 "Maxwell"소프트웨어로부터 얻어진 소진변수를 비교함으로써 "Libra"소프트웨어에 구성된 최적 알고리즘을 통해 추출된다..
매칭엘레멘트(13)는 동작주파수에서 모델된 결합와이어의 일괄적인 엘레멘트등가회로를 조절하기 위해 선택된다. 매칭엘레멘트를 위한 설계과정은 전체 길이에 매칭엘레멘트가 결합와이어와 결합되었을때 전체 회로는 동작주파수의 안내된 파장의 절반길이인 전송라인 응답을 나타낸다. 고정적인 전송라인 이론으로부터, 절반파장 전송라인을 그의 입력 임피던스를 그의 출력(예컨대, 50옴)으로 변환시킨다. 따라서, 매칭회로의 분배된 등가모델은 결합와이어의 일괄적인 엘레멘트 등가모델과 일련적으로 배치된 바와 같이 "Libra"소프트웨어에서 인출된다. 본 발명에 따른 매칭엘레멘트(13)는 S곡선라인(9)의 개방단(16)에서 S곡선 라인(9)에 대해 직각으로 연결된 전송라인 길이를 포함하는 제 1 연결요소(8a)를 포함한다. S곡선라인(9)은 제 1 직삼각형 요소(14a)에 의해 공간요소(12)에 연결된 전송라인의 제 1 평행길이부(10)를 포함한다. 이 제 1평행길이부(10)는 제 1 직삼각형 요소(14a)와 인접하고, 제 2 직삼각형요소(14b)에 의해 공간요소(12)의 타단에 연결된다. 도 4 및 도 6에서 보는 바와 같이, 공간요소(12)는 제 2 평행길이부(11)와 인접한 제 2 직삼각형 요소(14b)와 인접하여 있다. 제 2 연결요소(8b)는 S곡선라인(9)의 개방단(16)에서 제 2 평행길이부(11)에 연결되어 매칭엘레멘트를 완성시킨다. 앞서 설명한 매칭엘레멘트(13)를 위한 "Libra"모델은 제 1연결요소(8a)를 모델링하는 일련의 전송라인 회로, 직각 상호접속부를 모델링하는 전송 T연결부, 제 1평행길이부(10)를 모델링하는 전송라인, 제 1 직삼각형요소(14a)를 모델링하는 우측밴드, 공간요소(11)를 모델링하는 좌측밴드, 제 2평행길이부(11)를 모델링하는 전송라인, 직각상호접속부를 모델링하는 전송 T연결부, 및 제 2연결요소(8b)를 모델링하는 전송라인을 포함한다. 매칭엘레멘트(13)의 구성부분을 형성하는 전송라인의 길이 및 폭은 매칭엘레멘트(13)의 튜닝을 최적화하기 위해 변경가능하다. 완벽성을 위해, S곡선라인(9)의 제 1 및 제 2 평행길이부(10, 11)는 결합된 전송라인으로써 모델링되고 틈새는 S곡선라인(9)의 개방단에서 모델된다. 가변길이의 상대적인 제한은 제 1 및 제 2 평행길이부(10, 11)가 길이가 동일하고 제 1 및 제 2 연결요소(8a, 8b)도 길이가 동일하다는 가정을 포함한다. S곡선라인의 설계 목적상, 제 1 및 제 2 평행길이부는 서로 1기판 높이보다 더 크거나 동일한 거리로 이격되어 응답을 악화시킬 수 있는 요소들간의 커플링을 방지하도록 한다. 그러나, 이러한 증명의 최선방도는 커플링이 간격은 물론 라인의 전기적 폭에 좌우되기 때문에 회로 시뮬레이터를 이용하는 것이다. 본 발명에 제시된 경우에 있어, S곡선라인의 평행부들은 서로 100미크론 간격으로 분리되어 있고, 완벽성을 위해, S곡선라인은 회로 시뮬레이터에 결합된 라인을 이용함으로써 시뮬레이션된다. S곡선라인은 매칭회로에 의해 요구된 면적을 줄이기 위해 직선대신으로 이용된다는 것을 주지해야 한다.
결합와이어의 길이는 그다음 매칭엘레멘트(13)를 위한 적절한 길이를 설정하기 위해 동작주파수의 안내된 절반파장으로부터 공제된다. 결합와이어(1)는 그의 구조가 좁고 공중에 늘어져 있기 때문에 고 인피던스 전송라인으로서 작용한다. 따라서, S곡선라인(9)은 그의 특성 임피던스가 동작주파수에서 100옴 가까이 선택된 높은 임피던스로부터 형성된다. 이런 방도에서 S곡선라인은 와이어 결합부의 전송라인 관점에서 자연적인 연속부이다. 다른 관점에서, 매개변수 L, Rs, Cp1, Cp2, Rp1 및 Rp2(도 2 및 도 6 참조)를 갖는 결합와이어는 소형의 고 임피던스 전송라인 세그멘트로서 취급된다. 매칭엘레멘트(13)의 매개변수는 결합와이어와 매칭엘레멘트(13)의 전체길이가 동작주파수에서 안내된 파장의 절반이 되도록 조정된다. 따라서, 전체적인 보상형 결합와이어 시스템은 절반파장 인피던스 변압기로서 작용한다. 직관적으로, 동작원리는 도5에서 보는 바와 같이 매칭엘레멘트(13)의 몇몇 변수를 조정함으로써 응답점을 동작주파수로 이동시키는 것이라 말할 수 있다. 따라서, 매칭엘레멘트(13)는 다음의 가변성 변수; 제 1 및 제 2연결요소(8a,8b)의 길이, 제 1 및 제 2연결요소(8a, 8b)의 폭, S곡선라인(9)의 제 1 및 제 2 평행길이부(10, 11)의 길이, S곡선라인의 제 1 및 제 2평행길이부(10, 11)의 폭, 및 공간요소(12)의 길이를 가진다. 매칭엘레멘트(13)와 결합와이어를 더한 전체길이가 동작주파수의 안내된 절반파장과 동일하다는 제한등을 포함한 상대적인 제한사항을 이용하면, 독립적인 변수들은 주로 용량적인 것으로서 결합와이어 모델에 의해 예측된 바의 결합와이어의 1차 유도성 임덕턴스를 보상하는 임피던스값으로 도달되도록 변화된다. 이들 매개변수들은 동작주파수에서 삽입손실이 최소화될 때까지 동작주파수에서 최적알고리즘 또는 손으로 이용함으로서 변화된다. 여기에는 상대적으로 가변변수들이 별로 없기 때문에, 당업자들은 회로 시뮬레이터에서 수동적으로 엘레멘트들을 튜닝함으로서 해답을 찾을 수 있다. 엄격히 말해서, 1세트 이상의 가능성 변수들이 있다.
도 6 에 관해 말하자면, 이 도면에는 본 발명에 다른 보상된 결합와이어의 모델이 도시되어 있다. 도 7 및 도 8은 주파수의 함수로서 보상형 결합와이어에 대해 비교된 비보상형 결합와이어의 삽입손실 및 반영계수의 비교를 보여준다. 시뮬레이션된 데이타는 동작주파수에서 본 발명에 따른 보상형 결합와이어중에 의미있게 개선된 임피던스 매치가 있음을 보여준다. 완벽함을 위해, 도 9 및 도 10은 시뮬레이션된 데이타에 대한 강력한 상관관계 및 설계접근의 강력한 반복성을 보여주는 3개의 상이한 결합와이어를 위해 측정된 바의 삽입손실 및 반영계수의 비교값을 보여준다. 0.24 nH 인덕턴스는 앞서 거론된 형태를 위해 대략 18.5 mil 결합와이어 길이에 일치한다. 측정된 데이타와 시뮬레이션된 데이타 사이의 미소한 오진행(mismatch)은 평가된 결합와이어 길이보다 크거나 작음으로 인해, 그리고 매칭엘레멘트 사이드상의 결합와이어 연결점의 불완전한 위치조정으로 인해 생길 수 있다.
도 11 은 측정된 결합와이어와 보상회로를 보여준다. 도면에 도시된 결합와이어는 마이크로스트립 회로상의 1패드로부터 동일 평면상에 있는 다른 패드에 있는 결합와이어임을 주지해야 할 것이다. 앞서 말한 바와 같이, 일괄적인 모델이 이용되거나 알려진 한, 본 발명의 방법은 어떠한 종류의 결합와이어에도 적용가능하다.

Claims (12)

  1. 기판(5)상에 배치된 반도체 다이 또는 MMIC 칩(3)을 포함하고, 다이 또는 MMIC칩은 기판에 전기접속하기 위한 다이 컨택트(6)를 가지는 고주파수 동작에서의 반도체구조에 있어서,
    다이 컨택트(6)와 기판(5)사이에 배치되어서 안내된 파장의 절반부를 가지는 동작주파수에서 동작하도록 튜닝되어 있는 상호접속구조를 포함하고,
    상호접속구조는 다이 컨택트(6)에 연결되어서 기판컨택트(7)에 까지 연장된 것으로 와이어길이와 그와 관련된 임피던스값을 가지는 결합와이어(1), 및 결합와이어에 반대측에 있는 기판 컨택트(7)에 연결된 것으로 전체의 전기적인 길이부가 동작주파수에서 안내된 파장의 절반과 동일한 고 임피던스 전송라인으로 구성된 매칭 엘레멘트(13)을 포함하는 것을 특징으로 하는 반도체 구조.
  2. 제 1 항에 있어서, 매칭엘레멘트(13)는 상기 결합와이어(1)의 일측에 연결된 제 1 연결요소(8a), 상기 기판 컨팩트(7)에 연결된 제 2 연결요소(8b) 및 이들 연결요소(8a 및 8b)를 직각으로 연결시켜주는 S곡선라인(9)을 포함하고, 그리고 상기 매칭 엘레멘트(13)는 상기 결합와이어(1)와 결합하도록 튜닝된 것을 특징으로 하는 반도체 구조.
  3. 제 2 항에 있어서, 상기 S곡선라인(9)은 제 1 연결요소(8a)에 상호접속되는 제 1 평행길이부의 전송라인(10), 상기 제 1 평행길이부(10)에 평행하는 제 2 평행길이부의 전송라인(11), 및 제 1 및 제 2 평행길이부의 전송라인(10, 11)에 직각으로 연결된 공간요소(12)를 포함하는 것을 특징으로 하는 반도체 구조.
  4. 제 3 항에 있어서, 공간요소(12)가 상기 제 1 및 제 2 평행길이부를 갖는 전송라인(10, 11)의 각단에 상호접속하기 위해 각단에 제 1 및 제 2 직삼각형요소(14a, 14b)를 가지는 것을 특징으로 하는 반도체 구조.
  5. 삭제
  6. 삭제
  7. 보상된 결합와이어를 포함하는 반도체구조을 형성하는 방법이,
    보상되어질 결합와이어를 식별하는 단계;
    결합와이어(1)를 위한 예시적인 모델을 얻는 단계;
    동작주파수를 식별하는 단계,
    동작주파수에서 안내된 절반파장의 전기적길이를 계산하는 단계;
    결합와이어(1)의 길이를 식별하는 단계,
    매칭 엘레멘트(13)의 전기적인 길이에 도달하기 위해 안내된 절반 파장으로부터 결합와이어의 길이를 공제하는 단계,
    상기 공제단계중에 설정된 매칭엘레멘트의 전기적인 길이를 따라 제 1 및 제 2 연결요소(8a, 8b) 및 S곡선라인(9)을 포함하는 매칭엘레멘트의 분배된 회로모델을 설정하는 단계,
    설정된 매칭엘레멘트의 전기적인 거동을 시뮬레이션하는 단계,
    전기적인 길이가 동작주파수의 안내된 절반파장과 동일한 전송라인 응답을 얻기 위해 결합와이어(1)와 결합하도록 매칭엘레멘트의 길이를 변경시키므로써 매칭엘레멘트의 주파수 응답을 최적화하는 단계를 포함하는 것을 특징으로 하는 반도체구조 형성방법.
  8. 제 7 항에 있어서, 매칭엘레멘트(13)의 주파수응답을 최적화하는 단계는 S곡선라인(9)의 폭을 변경시켜 결합와이어(1)의 특정 임피던스에 매칭엘레멘트(13)의 특정 임피던스를 매치되도록 하는 것을 특징으로 하는 반도체구조 형성방법.
  9. 제 7 항에 있어서, 상기 S곡선라인(9)이 공간요소(12)에 의해 함께 전기적으로 접속된 제 1 및 제 2 평행길이부(10, 11)를 포함하는 것을 특징으로 하는 반도체구조 형성방법.
  10. 제 9 항에 있어서, 상기 매칭엘레멘트(13)가 상기 S곡선라인의 각측에 제 1 및 제 2 연결요소(8a, 8b)를 아울러 포함하는 것을 특징으로 하는 반도체구조 형성방법.
  11. 제 9 항에 있어서, 상기 제 1 및 제 2 평행길이부(10, 11)가 길이가 서로 동등한 것을 특징으로 하는 반도체구조 형성방법.
  12. 제 10 항에 잇어서, 상기 제 1 및 제 2 연결요소(8a, 8b)가 길이가 서로 동등한 것을 특징으로 하는 반도체구조 형성방법.
KR1020000016397A 1999-03-30 2000-03-30 고주파수 동작에서의 결합와이어 반도체구조 및 그의 형성방법 KR100627208B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/280,474 1999-03-30
US09/280,474 US6201454B1 (en) 1999-03-30 1999-03-30 Compensation structure for a bond wire at high frequency operation

Publications (2)

Publication Number Publication Date
KR20010006917A KR20010006917A (ko) 2001-01-26
KR100627208B1 true KR100627208B1 (ko) 2006-09-22

Family

ID=23073246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016397A KR100627208B1 (ko) 1999-03-30 2000-03-30 고주파수 동작에서의 결합와이어 반도체구조 및 그의 형성방법

Country Status (5)

Country Link
US (1) US6201454B1 (ko)
EP (1) EP1041632B1 (ko)
JP (1) JP4388198B2 (ko)
KR (1) KR100627208B1 (ko)
DE (1) DE60034731T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294966B1 (en) 1999-12-31 2001-09-25 Hei, Inc. Interconnection device
US6646521B1 (en) * 2000-09-15 2003-11-11 Hei, Inc. Connection for conducting high frequency signal between a circuit and a discrete electric component
JP2005072031A (ja) * 2003-08-22 2005-03-17 Renesas Technology Corp 高周波用半導体装置および通信用電子部品並びに無線通信システム
TWI373925B (en) * 2004-02-10 2012-10-01 Tridev Res L L C Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit
US7508898B2 (en) 2004-02-10 2009-03-24 Bitwave Semiconductor, Inc. Programmable radio transceiver
US7187256B2 (en) * 2004-02-19 2007-03-06 Hittite Microwave Corporation RF package
US20080007365A1 (en) * 2006-06-15 2008-01-10 Jeff Venuti Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US7672645B2 (en) * 2006-06-15 2010-03-02 Bitwave Semiconductor, Inc. Programmable transmitter architecture for non-constant and constant envelope modulation
US7548143B2 (en) * 2006-12-06 2009-06-16 Electronics And Telecommunications Research Institute Microwave module having converter for improving transmission characteristics
US8164167B2 (en) * 2007-03-09 2012-04-24 Nanyang Technological University Integrated circuit structure and a method of forming the same
US8872333B2 (en) * 2008-02-14 2014-10-28 Viasat, Inc. System and method for integrated waveguide packaging
US20090236701A1 (en) * 2008-03-18 2009-09-24 Nanyang Technological University Chip arrangement and a method of determining an inductivity compensation structure for compensating a bond wire inductivity in a chip arrangement
US8611821B2 (en) * 2009-04-28 2013-12-17 Broadcom Corporation Communication device that detects and adapts to the presence of other devices and methods for use therewith
US8032167B2 (en) 2009-05-07 2011-10-04 Broadcom Corporation Multimode control device for allocating resources to communication devices that use differing protocols and methods for use therewith
US8095162B2 (en) * 2009-05-07 2012-01-10 Broadcom Corporation Control device for allocating resources to communication devices that use differing protocols and methods for use therewith
SG169255A1 (en) 2009-09-02 2011-03-30 Sony Corp An integrated circuit
JP5361934B2 (ja) 2011-04-19 2013-12-04 株式会社東芝 電力増幅器
CN102393863B (zh) * 2011-06-15 2013-06-12 西安电子科技大学 金丝键合线的阻抗匹配方法
US9679869B2 (en) * 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
KR101921686B1 (ko) 2012-06-14 2018-11-26 스카이워크스 솔루션즈, 인코포레이티드 와이어 본드 패드 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
US10014276B2 (en) 2015-02-25 2018-07-03 The United States Of America, As Represented By The Secretary Of The Navy Compensation of bondwires in the microwave regime
CN113036377B (zh) * 2020-12-21 2021-09-28 安徽大学 一种射频微系统中金丝互连垂直补偿结构及其设计方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102292A (en) * 1979-01-29 1980-08-05 Nippon Electric Co High frequency high output transistor amplifier
FR2550011B1 (fr) * 1983-07-29 1986-10-10 Thomson Csf Dispositif d'interconnexion entre les cellules d'un circuit integre hyperfrequences pre-implante
JPS61108161A (ja) * 1984-11-01 1986-05-26 Matsushita Electronics Corp マイクロ波集積回路
JPS62120104A (ja) * 1985-11-20 1987-06-01 Matsushita Electric Ind Co Ltd Ｐｌｌ型変調器同期検出回路
JPH03195049A (ja) * 1989-12-25 1991-08-26 Hitachi Ltd 半導体集積回路装置
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
JP2643662B2 (ja) * 1991-07-08 1997-08-20 三菱電機株式会社 高出力電界効果トランジスタ増幅器
KR100197187B1 (ko) * 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치
US6008533A (en) * 1997-12-08 1999-12-28 Micron Technology, Inc. Controlling impedances of an integrated circuit

Also Published As

Publication number Publication date
EP1041632A1 (en) 2000-10-04
KR20010006917A (ko) 2001-01-26
JP2000294731A (ja) 2000-10-20
JP4388198B2 (ja) 2009-12-24
EP1041632B1 (en) 2007-05-09
US6201454B1 (en) 2001-03-13
DE60034731D1 (de) 2007-06-21
DE60034731T2 (de) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100627208B1 (ko) 고주파수 동작에서의 결합와이어 반도체구조 및 그의 형성방법
US6606014B2 (en) Filter structures for integrated circuit interfaces
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
EP0930653B1 (en) High frequency semiconductor device
KR20020077376A (ko) 상호 접속 장치 및 방법
US8436450B2 (en) Differential internally matched wire-bond interface
CA2262357C (en) Dielectric resonant having a coupling line formed thereon
US6087912A (en) High frequency multi-layer module comprising a dielectric resonator
US5744869A (en) Apparatus for mounting a flip-chip semiconductor device
EP1585184B1 (en) Direct current cut structure
US6873230B2 (en) High-frequency wiring board
US7242266B2 (en) Distributed interconnect
US20030030516A1 (en) Connected construction of a high-frequency package and a wiring board
US6326862B1 (en) Tuned reactance cavity electrical termination
US7626473B2 (en) Signal transmission line for millimeter-wave band
JP3916072B2 (ja) 交流結合回路
CN110459517A (zh) 倒装芯片集成电路器件
JP2672351B2 (ja) 信号処理装置および信号処理方法
JP3619396B2 (ja) 高周波用配線基板および接続構造
GB2260225A (en) High-frequency semiconductor hybrid integrated circuit device
JP2004120291A (ja) バラントランス
JP4329702B2 (ja) 高周波デバイス装置
CN118039607A (zh) 一种多层基板的垂直互联装置及构建方法
US7288844B2 (en) Semiconductor device, semiconductor circuit and method for producing semiconductor device
Schuh et al. Full-wave characterisation of RF ceramic packages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090908

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee