JPS62120104A - Ｐｌｌ型変調器同期検出回路 - Google Patents
Ｐｌｌ型変調器同期検出回路Info
- Publication number
- JPS62120104A JPS62120104A JP60260048A JP26004885A JPS62120104A JP S62120104 A JPS62120104 A JP S62120104A JP 60260048 A JP60260048 A JP 60260048A JP 26004885 A JP26004885 A JP 26004885A JP S62120104 A JPS62120104 A JP S62120104A
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- low
- synchronization
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＰＬＬ型変調器の同期検出を行うＰＬＬ型変
調器同期検出回路に関するものである。
調器同期検出回路に関するものである。
従来の技術
従来より位相同期回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐＣｉｒｃｕｉｔｓ ： 以下ＰＬＬと略す）は、
周波数シンセサイザをはじめ各種機器装置に広く利用さ
れている。高周波用のＰＬＬにおいては、電圧制御発振
器（ＶＣＯ）、分周器、基準発信器、位相比較器、ルー
プフィルタ（低域通過フィルタ）で構成されており、ル
ープが安定（同期）したか判別する同期検出は、位相比
較器から出力される位相誤差信号を取り出し信号処理す
ることにより行なわれる。
ｏｏｐＣｉｒｃｕｉｔｓ ： 以下ＰＬＬと略す）は、
周波数シンセサイザをはじめ各種機器装置に広く利用さ
れている。高周波用のＰＬＬにおいては、電圧制御発振
器（ＶＣＯ）、分周器、基準発信器、位相比較器、ルー
プフィルタ（低域通過フィルタ）で構成されており、ル
ープが安定（同期）したか判別する同期検出は、位相比
較器から出力される位相誤差信号を取り出し信号処理す
ることにより行なわれる。
第３図に従来のＰＬＬ型変調器同期検出回路の回路図を
示す。第３図において、１０１は位相比較器（ＰＤ）で
あり、その出力波形を第４図に示す。同期時の第４図（
ａ）は、位相比較器比較周波数に対応して周期的に矩形
波を出力する。
示す。第３図において、１０１は位相比較器（ＰＤ）で
あり、その出力波形を第４図に示す。同期時の第４図（
ａ）は、位相比較器比較周波数に対応して周期的に矩形
波を出力する。
一方、非同期時の第４図ｆｂ＞には、矩形波出力は非周
期的であり、時々刻々変化する。この１）Ｄｌｏｌから
の出力を抵抗Ｒ１、および容量ＣＩで構成される低域通
過フィルタを通すことにより、同期時は直流電圧のみの
出力、非同期時には直流電圧にレベルの大きい交流信号
が重畳された出力として得られる。
期的であり、時々刻々変化する。この１）Ｄｌｏｌから
の出力を抵抗Ｒ１、および容量ＣＩで構成される低域通
過フィルタを通すことにより、同期時は直流電圧のみの
出力、非同期時には直流電圧にレベルの大きい交流信号
が重畳された出力として得られる。
発明が解決しようとする問題点
このように、低域通過フィルタを通すことにより、同期
および非同期時で同期検出信号に差異をもたらすことが
できるが、ＰＬＬ型変調器の場合、変調信号が搬送波に
重畳されるため、同期検出信号は、無変調時には直流電
圧のみの出力となるが、変調時にはＰＤ出力波形の同期
が変調信号により振られるため、直流にレベルの小さい
低周波交流信号が重畳された出力となり、同期・非同期
信号間の区別が容易にできないという問題を有している
。
および非同期時で同期検出信号に差異をもたらすことが
できるが、ＰＬＬ型変調器の場合、変調信号が搬送波に
重畳されるため、同期検出信号は、無変調時には直流電
圧のみの出力となるが、変調時にはＰＤ出力波形の同期
が変調信号により振られるため、直流にレベルの小さい
低周波交流信号が重畳された出力となり、同期・非同期
信号間の区別が容易にできないという問題を有している
。
本発明は、位相比較器出力に低域通過フィルタを接続す
る方式を改善し、ＰＬＬ型変調器に適用でき、かつ容易
に同期・非同期を判別できるものである。
る方式を改善し、ＰＬＬ型変調器に適用でき、かつ容易
に同期・非同期を判別できるものである。
問題点を解決するための手段
本発明は、従来位相比較器の出力に低域通過フィルタを
１段接続した構成であるのに対し、低域通過フィルタの
後に、高域通過フィルタ、整流用ダイオード、低域通過
フィルタ、電圧比較用１−ランジスタ（コンパレータ）
を縦続に接続した構成とするものである。
１段接続した構成であるのに対し、低域通過フィルタの
後に、高域通過フィルタ、整流用ダイオード、低域通過
フィルタ、電圧比較用１−ランジスタ（コンパレータ）
を縦続に接続した構成とするものである。
作 用
低域通過フィルタは、ＰＬＬ型変調器ＰＤ出力信号を同
期無変調時には直流成分のみ、変調時には直流プラスレ
ベルの小さい低周波交流成分、一方弁同期時には直流プ
ラスレベルの大きい高周波交流成分に変換する機能をも
つが、同期・非同期２信号中一方を′Ｈ″、他方を′″
Ｌ’Ｌ’レベル信号に変換する機能が、ＰＬＬ型変調器
同期検出信号を容易に識別するために要求される。この
変換を高域通過フィルタ、整流用ダイオード、低域通過
フィルタ、電圧比較用トランジスタ（コンパレータ）を
縦続に接続することで実現するものである。
期無変調時には直流成分のみ、変調時には直流プラスレ
ベルの小さい低周波交流成分、一方弁同期時には直流プ
ラスレベルの大きい高周波交流成分に変換する機能をも
つが、同期・非同期２信号中一方を′Ｈ″、他方を′″
Ｌ’Ｌ’レベル信号に変換する機能が、ＰＬＬ型変調器
同期検出信号を容易に識別するために要求される。この
変換を高域通過フィルタ、整流用ダイオード、低域通過
フィルタ、電圧比較用トランジスタ（コンパレータ）を
縦続に接続することで実現するものである。
実施例
第１図は本発明の一実施例におけるＰＬＬ型変調器同期
検出回路の回路図を示すものである。
検出回路の回路図を示すものである。
第１図において、１０１は位相比較器であり、その出力
波形はすでに説明しているので、ここでは略す。
波形はすでに説明しているので、ここでは略す。
抵抗Ｒ１、容量Ｃ１は、ＰＬＬ型変調器ＰＤ １０１の
出力に接続される第１の低域通過フィルタであり、その
遮断周波数はＰＤ １０１の比較周波数よりも十分低く
選ばれる。抵抗Ｒ２、容量Ｃ２は、抵抗Ｒ１及び容量Ｃ
１で構成される第１の低域通過フィルタの出力に接続さ
れる高域通過フィルタであり、その遮断周波数は、最大
変調周波数よりも十分高く選ばれる。ダイオードＤは、
抵抗Ｒ２及び容量Ｃ２で構成される高域通過フィルタの
出力に接続される整流用ダイオードである。抵抗Ｒａ、
容量Ｃ３は、ダイオードＤの出力に接続される第２の低
域通過フィルタであり、その出力は抵抗山を介してトラ
ンジスタＴｒのベースに入力される。 トランジスタＴ
ｒのコレクタは抵抗Ｒ５を介して電源Ｖに接続され、エ
ミッタは接地する。同期検出信号は、トランジスタＴｒ
のコレクタ端子Ｃより出力される。
出力に接続される第１の低域通過フィルタであり、その
遮断周波数はＰＤ １０１の比較周波数よりも十分低く
選ばれる。抵抗Ｒ２、容量Ｃ２は、抵抗Ｒ１及び容量Ｃ
１で構成される第１の低域通過フィルタの出力に接続さ
れる高域通過フィルタであり、その遮断周波数は、最大
変調周波数よりも十分高く選ばれる。ダイオードＤは、
抵抗Ｒ２及び容量Ｃ２で構成される高域通過フィルタの
出力に接続される整流用ダイオードである。抵抗Ｒａ、
容量Ｃ３は、ダイオードＤの出力に接続される第２の低
域通過フィルタであり、その出力は抵抗山を介してトラ
ンジスタＴｒのベースに入力される。 トランジスタＴ
ｒのコレクタは抵抗Ｒ５を介して電源Ｖに接続され、エ
ミッタは接地する。同期検出信号は、トランジスタＴｒ
のコレクタ端子Ｃより出力される。
以上のような構成において、以下その動作を説明する。
まず、前記第１の低域通過フィルタ抵抗Ｒ，ｘ、及び容
量Ｃ１により、ＰＤ出力信号は、同期無変調時は直流成
分のみ、変調時は直流プラスレベルの小さい低周波交流
成分の信号に変換される。それぞれの様子を第２図（ａ
） 、 （ｂ）に示す。一方、非同期時には第２図（（
Ｊに示す直流プラスレベルの大きい高周波交流信号に変
換される。そして、上記信号は前記高域通過フィルタ（
抵抗Ｒ２、及び容−３１ｃ２）を通して非同期時のみ交
流信号を出力し、同期時はゼロ出力となる。ダイオード
Ｄは上記交流信号を整流し、正の半サイクルのみを出力
する。そして前記第２の低域通過フィルタ（抵抗Ｒ３、
及び容量Ｃ３）の遮断周波数を上記交流信号の周波数よ
りも十分低く設定することで、上記信号は同期時でゼロ
電圧、非同期時で正の直流電圧（＞０．７Ｖ）に変換さ
れ、トランジスタＴｒのベースに入力される。
量Ｃ１により、ＰＤ出力信号は、同期無変調時は直流成
分のみ、変調時は直流プラスレベルの小さい低周波交流
成分の信号に変換される。それぞれの様子を第２図（ａ
） 、 （ｂ）に示す。一方、非同期時には第２図（（
Ｊに示す直流プラスレベルの大きい高周波交流信号に変
換される。そして、上記信号は前記高域通過フィルタ（
抵抗Ｒ２、及び容−３１ｃ２）を通して非同期時のみ交
流信号を出力し、同期時はゼロ出力となる。ダイオード
Ｄは上記交流信号を整流し、正の半サイクルのみを出力
する。そして前記第２の低域通過フィルタ（抵抗Ｒ３、
及び容量Ｃ３）の遮断周波数を上記交流信号の周波数よ
りも十分低く設定することで、上記信号は同期時でゼロ
電圧、非同期時で正の直流電圧（＞０．７Ｖ）に変換さ
れ、トランジスタＴｒのベースに入力される。
以上により、同期時はトランジスタＴ「がオフの状態と
なり、コレクタ電流が流れないため電源Ｖの電圧レベル
ｔＨ４が、非同期時にはトランジスタＴｒがオンの状態
となり、コレクタ電流が流れるため、ゼロレベル！ＩＬ
′がコレクタ端Ｃより同期検出信号として得られる。
なり、コレクタ電流が流れないため電源Ｖの電圧レベル
ｔＨ４が、非同期時にはトランジスタＴｒがオンの状態
となり、コレクタ電流が流れるため、ゼロレベル！ＩＬ
′がコレクタ端Ｃより同期検出信号として得られる。
発明の効果
以上のように本発明は、ＰＬＬ型変調器の位相比較器に
低域通過フィルタ、高域通過フィルタ、ダイオード、低
域通過フィルタ、トランジスタを縦続に接続することに
より、同期・非同期の判別を容易に実現するものであり
、同期・非同期信号出力を要求される無線機器のＰＬＬ
型変調器において、その効果は極めて大きい。
低域通過フィルタ、高域通過フィルタ、ダイオード、低
域通過フィルタ、トランジスタを縦続に接続することに
より、同期・非同期の判別を容易に実現するものであり
、同期・非同期信号出力を要求される無線機器のＰＬＬ
型変調器において、その効果は極めて大きい。
第１図は本発明の一実施例におけるＰＬＬ型変調器同期
検出回路の回路図、第２図は同要部波形図、第３図は従
来のＰＬＬ型変調器同期検出回路の回路図、第４図は同
要部波形図である。 １０１・・・位相比較器、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ
ｓ・・・抵抗、Ｃ１，Ｃ２，Ｃ３・・・容量、Ｄ・・・
ダイオード、Ｔｒ・・・トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 はか１名第１
図 第２図
検出回路の回路図、第２図は同要部波形図、第３図は従
来のＰＬＬ型変調器同期検出回路の回路図、第４図は同
要部波形図である。 １０１・・・位相比較器、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ
ｓ・・・抵抗、Ｃ１，Ｃ２，Ｃ３・・・容量、Ｄ・・・
ダイオード、Ｔｒ・・・トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 はか１名第１
図 第２図
Claims (2)
- （１）電圧制御発振器、基準発振器、分周器、位相比較
器、ループフィルタよりなるＰＬＬ型変調器の位相比較
器出力に第１の低域通過フィルタ、高域通過フィルタ、
ダイオード、第２の低域通過フィルタ、トランジスタを
縦続接続し、前記トランジスタのコレクタ端子からの出
力信号を同期検出信号とするＰＬＬ型変調器同期検出回
路。 - （２）第１の低域通過フィルタの遮断周波数を位相比較
器比較周波数よりも十分低く設定し、かつ高域通過フィ
ルタの遮断周波数を最大変調周波数よりも十分高く設定
することを特徴とする特許請求の範囲第１項記載のＰＬ
Ｌ型変調器同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260048A JPS62120104A (ja) | 1985-11-20 | 1985-11-20 | Ｐｌｌ型変調器同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260048A JPS62120104A (ja) | 1985-11-20 | 1985-11-20 | Ｐｌｌ型変調器同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120104A true JPS62120104A (ja) | 1987-06-01 |
Family
ID=17342576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260048A Pending JPS62120104A (ja) | 1985-11-20 | 1985-11-20 | Ｐｌｌ型変調器同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201454B1 (en) * | 1999-03-30 | 2001-03-13 | The Whitaker Corporation | Compensation structure for a bond wire at high frequency operation |
-
1985
- 1985-11-20 JP JP60260048A patent/JPS62120104A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201454B1 (en) * | 1999-03-30 | 2001-03-13 | The Whitaker Corporation | Compensation structure for a bond wire at high frequency operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572167A (en) | Method and apparatus for a phase-locked loop circuit with holdover mode | |
| JP4955781B2 (ja) | データ通信システムの高速パワーアップ | |
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| JPS63283232A (ja) | デユーテイサイクルに無関係な位相検波回路 | |
| JPS62120104A (ja) | Ｐｌｌ型変調器同期検出回路 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JP2877185B2 (ja) | クロック発生器 | |
| EP0448048B1 (en) | A signal detecting circuit for detecting a signal specified in a designated frequency | |
| JPH0730422A (ja) | サンプリングクロック生成回路 | |
| JP2560113B2 (ja) | データ復調回路 | |
| CA1205147A (en) | Timing recovery circuit | |
| JPS60170326A (ja) | 位相同期回路 | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPS5927129B2 (ja) | 位相同期回路 | |
| JPS59127425A (ja) | 位相同期回路 | |
| JPS59501090A (ja) | タイミング回復回路 | |
| JPS5870665A (ja) | 周波数逓倍回路 | |
| JPS58137333A (ja) | Ｐｌｌ回路 | |
| JPH02192319A (ja) | フェーズロックドループ回路 | |
| JPS5951786B2 (ja) | タイミング信号検出回路 | |
| JPS61196618A (ja) | 位相同期ル−プ回路 | |
| JPH0362681A (ja) | 映像信号クランプ回路 | |
| JPS5989036A (ja) | Ｐｌｌ回路 | |
| Anis | FM and FSK detection using a subtractor filter | |
| JPH0447713A (ja) | 位相同期発振器 |