KR100610564B1 - 디지털 신호 동조 시스템 - Google Patents

Abstract

본 발명은 오프셋 주파수 정정 시스템(919)을 포함하는 디지털 신호 동조 장치(9)에 관한 것이다. 오프셋 주파수 정정 시스템에서, 오프셋 신호의 탐색은, 오프셋 신호가 발견될 수 있는 주파수 대역의 종료 포인트로부터 시작한다.

Description

디지털 신호 동조 시스템{A DIGITAL SIGNAL TUNING SYSTEM}

본 발명은 위성 수신기용 동조 시스템에 관한 것으로, 더욱 상세하게는 디지털 형태로 송신된 텔레비전 신호를 수신하고 처리할 수 있는 동조 시스템에 관한 것이다.

위성 텔레비전 수신 시스템은 접시형의 수신 안테나와 "블록" 변환기를 포함하는 "옥외 유닛(outdoor unit)" 및 동조기와 신호 처리부를 포함하는 "옥내 유닛(indoor unit)"을 포함하는 것이 일반적이다. 상기 블록 변환기는 위성에 의해 송신된 상대적으로 높은 주파수의 RF 신호의 전체 범위("블록")를 좀 더 다루기 쉬운 더 낮은 주파수 범위로 변환시킨다.

기존의 위성 텔레비전 송신 시스템에서, 텔레비전 정보는 아날로그 형태로 송신되고 상기 위성에 의해 송신된 RF 신호는 C(예컨대, 3.7 내지 4.2 GHz) 및 Ku(예컨대,11.7 내지 14.2 GHz) 대역에 존재한다. 상기 수신 시스템의 안테나에 의해 위성으로부터 수신된 RF 신호는 상기 블록 변환기에 의해 L 대역(예컨대, 900 내지 2000 MHz)으로 변환된다. 상기 옥내 유닛의 동조기의 RF 필터부는 선택된 채널에 대응하는 블록 변환기로부터 수신된 RF 신호 중에서 하나의 신호를 선택하고, 상기 동조기의 혼합기/국부 발진기부는 상기 선택된 RF 신호를 필터링과 복조를 위해 더 낮은 중간 주파수(IF) 범위로 변환시킨다.

캘리포니아 소재의 휴즈 사(Hughes Corporation)에 의해 운영되는 DirecTV^TM와 같은 새로운 위성 텔레비전 시스템에서는, 텔레비전 정보가 디지털 형태로 송신된다. RF 신호는 위성에 의해 Ku 대역에서 송신되고, 블록 변환기에 의해 L 대역으로 변환된다. 위성에 의해 송신된 RF 신호의 주파수 범위는 아날로그 위성 텔레비전 시스템에 대한 주파수 범위보다는 약간 더 작고(예컨대, 12.2와 12.7 GHz 사이), 따라서 블록 변환기에 의해 생성된 RF 신호의 주파수 범위는 약간 더 작다(예컨대, 950과 1450MHz 사이).

디지털 위성 텔레비전 방송 시스템에서는, 텔레비전 정보가 디지털화되고 압축되어서 상기 텔레비전 정보의 비디오, 오디오, 및 데이터부 각각에 해당하는 데이터 패킷 스트림 또는 열(series)로 구성된다. 디지털 데이터는 QPSK(Quaternary Phase Shift Keying: 직교 위상 편이 키잉) 변조로써 공지된, RF 반송파 신호로써 변조되고, 상기 RF 신호는 지구 궤도에서 위성으로 송신되고 이로부터 상기 RF 신호는 지구로 다시 재송신된다.

QPSK 변조에서는, 두 개의 직교 위상 신호(I 및 Q)의 위상은 각 디지털 데이터 스트림 비트에 응답하여 제어된다. 예를 들어, 위상은 로우(low) 논리 레벨("0")에 응답하여 0°로 설정되고, 하이(high) 논리 레벨("1")에 응답하여 180°로 설정된다. 위상 편이 변조된 I 및 Q 신호는 결합되고 그 결과, QPSK 변조된 RF 반송파 신호로써 송신된다. 따라서, 변조된 QPSK 반송파의 각 심볼은 네 개의 논리 상태(즉, 00, 01, 10, 11) 중의 하나를 나타낸다.

옥외 유닛의 블록 변환기의 변환 스테이지는 온도와 에이징(aging)에 의한 변동에 대해 안정적이지 않은 RF 국부 발진기를 포함하는 것이 일반적이다. 그 결과, 블록 변환기의 국부 발진기 신호 주파수가 추적하고, 옥내 유닛의 동조기에 의해 수신된 RF 신호의 반송파 신호 주파수에 해당 추적 또는 오프셋을 유발시킨다. 결과적으로, 상기 동조기에 의해 생성된 기저 대역 근접 신호(near base-band signal) 주파수 또한 자신의 공칭 값으로부터 추적하거나 오프셋된다. 만일 기저 대역 근접 신호 주파수가 자신의 공칭 값으로부터 이탈된다면, 상기 기저 대역 근접 신호 상에서 변조된 디지털 신호는 적절히 복조될 수 없고 상기 신호들이 나타내는 정보가 적절히 재구성될 수 없다.

상기 이탈이 QPSK 복조기의 디지털 반송파 회복 루프(CTL: carrier recovery loop)의 풀-인(pull-in) 범위 내의 것이라면, 바람직하지 않은 오프셋은 상기 CTL의 위상 추적 루프(phase lock loop) 동작에 의해 적절히 정정될 수도 있다. 만일 상기 기저 대역 근접 신호 주파수가 자신의 공칭 값으로부터 너무 많이 추적되었다면(즉, 상기 CTL의 풀-인 범위에서 벗어났다면), 동조 시스템은 상기 오프셋 신호를 상기 CTL의 풀-인 범위에 이르게 하기 위해 상기 동조기 국부 발진기(LO)의 주파수를 추적시킨다.

그러나, 오프셋 신호의 탐색 과정 동안에는, "거짓 로크 포인트(false lock point)"로써 공지된 포인트에서 잘못 로크될 수도 있다는 것이 주목되는데, 상기 포인트에서는 시스템이 로크된 것처럼 보이지만 실제 오프셋 신호(real offset signal)는 존재하지 않는 식으로 위상 에러가 충분히 작다. 결과적으로, 동조 시스템은, 다른 표시자를 검사하여 상기 CTL이 적절히 실제 오프셋 신호를 획득했는지 획득하지 못했는지를 결정하는데 상당히 많은 시간을 소비할 것이다. 이것은 상기 동조 시스템의 전체 동작 속도를 떨어뜨리므로 바람직하지 않다.

본 발명은 위에서 다루어진 문제점을 해결하기 위한 오프셋 주파수 정정 시스템에 관한 것으로써, 상기 시스템에서는 오프셋 신호가 발견될 수 있는 주파수 대역의 종료 포인트로부터 오프셋 신호 탐색이 시작된다.

본 발명의 이러한 관점 및 다른 관점은 첨부된 도면을 참조하여 상세하게 설명될 것이다.

도 1은 본 발명을 이용하는 동조 시스템을 포함하는 디지털 위성 텔레비전 수신기의 블록도.

도 2는 도 1에 도시된 동조 시스템으로부터 디지털 데이터의 복구를 이해하는데 유용하고, 도 1에 도시된 위성 수신기에서 사용하기 위한 디지털 복조기의 블록도.

도 3은 상기 동조 시스템의 동작을 이해하는데 유용한, 도 1에 도시된 디지털 위성 텔레비전 수신기의 개략화된 블록도.

도 4는 도 1에 도시된 동조 시스템 동작의 묘사도(picture representation).

도 5는 본 발명의 관점에 따른 도 3에 도시된 동조 시스템을 통해 오프셋 신호를 탐색하기 위한 동조 루틴의 흐름도.

여러 도면에서, 동일하거나 유사한 참조 문자는 동일하거나 유사한 요소에 동일하게 사용된다.

본 발명은, 텔레비전 정보가 인코딩되고 MPEG와 같은 미리 정해진 디지털 압축 표준에 따라 압축된 형태로 송신되는 디지털 위성 텔레비전 시스템에 관해 설명될 것이다. MPEG는 동 영상 전문가 그룹(Motion Pictures Expert Group)에 의해 개발된, 동 영상 및 관련 오디오 정보의 코딩 표현을 위한 국제적 표준이다. 캘리포니아 소재의 휴즈 사에 의해 운영되는 DirecTV^TM 위성 텔레비전 송신 시스템이 그러한 디지털 위성 텔레비전 송신 시스템이다.

도 1에 도시된 디지털 위성 텔레비젼 수신기에서 위성(미도시)에 의해 송신된 비디오 및 오디오 정보를 표시하는 디지털 신호로 변조된 RF 신호는 접시형 안테나(1)에 의해 수신된다. 상대적으로 높은 주파수로 수신된 RF 신호(예컨대, 12.2과 12.7GHz사이의 Ku 주파수 범위)는 RF 증폭기(3-1), 혼합기(3-3) 및 발진기(3-5)를 포함하는 블록 변환기(3)에 의해 상대적으로 낮은 주파수의 RF 신호(예컨대, 950과 1450MHz 사이의 L 대역)로 변환된다. 상기 증폭기(3-1)는 "저 잡음" 증폭기이기 때문에, 상기 블록 변환기(3)는 "저 잡음 블록 변환기(low noise block converter)"의 첫글자를 따서 "LNB"로써 종종 지칭된다. 안테나(1)와 LNB(3)는 수신 시스템의 소위 "옥외 유닛"(5) 내에 포함된다. 수신기의 나머지 부분은 소위 "옥내 유닛"(7)에 포함된다.

옥내 유닛은 동조기(9)를 포함하는데, 상기 동조기는 옥외 유닛(5)으로부터 수신된 다수의 RF 신호로부터 원하는 프로그램에 대한 패킷을 포함하는 RF 신호를 선택하고 선택된 RF 신호를 대응하는 더 낮은 중간 주파수(IF) 신호로 변환시키기 위한 것이다.

옥내 유닛(7)의 나머지 부분은, QPSK 변조 형태로 반송된(carried) 디지털 정보를 복조하고 디코딩하며 압축 해제하는데 이는 원하는 프로그램에 해당하는 디지털 비디오 및 오디오 샘플 스트림을 생성하기 위해서이고, 그 후 재생과 기록에 적합한 각각의 아날로그 비디오 및 오디오 신호로 디지털 샘플 스트림을 변환시킨다. 더욱 상세하게는, QPSK 복조부(11)는 송신기에서 생성된 위상 편이 변조 신호(I 및 Q)에 의해 표시된 데이터에 해당하는 각 데이터 비트 스트림을 포함하는 두 개의 펄스 신호(IP 및 QP)를 발생시키기 위해서 기저 대역 근접 신호를 복조한다. 디코더(13)는 상기 IP 및 QP 신호 비트를 데이터 블록으로 구성시키고, 송신기에서의 송신 데이터 내에 삽입되어 있는 에러 코드에 기초하여 데이터 블록 내 송신 에러를 정정하고, 송신된 MPEG 비디오 및 오디오 패킷을 재생한다. 상기 비디오 및 오디오 패킷은 트랜스포트 유닛(15)을 통해 데이터 처리 유닛(17)의 각 비디오 및 오디오 섹션으로 라우팅되고(routed), 상기 데이터 처리 유닛에서 상기 패킷들은 압축 해제되어 각 아날로그 신호로 변환된다. 마이크로프로세서(19)는 옥내 유닛(7)의 다수 섹션의 동작을 제어한다.

동조기(9)는 LNB(3)에 의해 제공된 RF 신호를 입력(901)에서 수신한다. 상기 RF 입력 신호는 광대역 필터(903)에 의해 필터링되고, RF 증폭기(905)에 의해 증폭되며, 동조 가능한 대역 통과 필터(907)에 의해 필터링된다. 상기 동조 가능한 대역 통과 필터(BPF)(907)는 원하는 RF 신호를 선택하고 원치 않는 RF 신호는 제거한다(reject). 최종 RF 신호는 혼합기(909)의 제 1 입력에 연결된다. 국부 발진기(LO)(911)에 의해 생성된 국부 발진기 신호는 혼합기(909)의 제 2 입력에 연결된다. 상기 혼합기(909)의 출력은 증폭기(913)에 의해 증폭되어, SAW 장치를 포함하는 IF 필터(915)의 입력에 연결된다. IF 필터(915)의 출력은 동조기(9)의 출력(917)과 연결된다.

LO(911)의 주파수는 위상 추적 루프(PLL) 장치(919)에 의해 제어되고, 상기 장치는 PLL 집적 회로(IC)(921), 외부의 주파수 기준 크리스털(923) 및 외부의 필터 네트워크(925)를 포함한다. LO 신호의 주파수는 마이크로프로세서(19)에 의해 발생된 명령에 따라 PLL(919)에 의해 제어된다.

위성에 의해 송신되어 안테나(1)에 의해 수신된 RF 신호의 반송파는 "공칭" 값을 유지하는 매우 안정적인 주파수를 갖는다. 그러므로, LNB(3)의 발진기(3-5) 주파수가 안정적이고 자신의 공칭 값을 유지하는 한, 옥내 유닛(7)의 동조기(9)에 의해 수신된 RF 신호의 반송파 주파수는 자신의 공칭 값을 유지할 것이다. 바람직하지는 않지만, 발진기(3-5) 주파수는 시간과 온도에 따라 변할 수 있다. 발진기(3-5) 자신의 공칭 주파수에 대한 주파수 오프셋은 동조기(9)에 의해 수신된 RF 신호 반송파 주파수에 대해 대응하는 오프셋을 유발시킨다. 이러한 주파수 오프셋을 보상하기 위해서, 동조기(9)의 LO(911) 주파수는 QPSK 복조부(11)로부터 수신된 주파수 상태 정보에 응답하여 마이크로프로세서(19)의 제어에 따라 추적된다.

도 2에 도시된 바와 같이, IF SAW 필터(915)에 의해 생성된 IF 신호는 혼합기(1101I 및 1101Q)의 제 1 입력 각각에 연결된다. "I" 및 "Q"라는 문자는 "동위상" 및 "직교"를 의미한다. 상대적으로 안정적인 주파수를 갖는 발진기(1103)의 출력 신호는 혼합기(1101I)에는 직접 연결되고, 혼합기(1101Q)에는 90°위상 편이 네트워크(1105)를 통해 간접 연결된다. 혼합기(1101I)는 소위 IF 신호의 기저 대역 "근접"(훨씬 더 낮은 주파수) 버전(IA)인 "동위상"을 발생시키는 반면, 혼합기(1101Q)는 상기 "동위상" 신호(IA)에 대해 90°편이된, IF 신호의 기저 대역 근접 버전(QA)인 "직교"를 발생시킨다. "A"라는 문자는 "아날로그"를 의미한다.

IA 및 QA 신호는 아날로그-디지털 변환기(ADC)(1107I 및 1107Q) 각각에 연결된다. 아날로그-디지털 변환기(1107I 및 1107Q)는 또한 "심볼 타이밍 회복 루프"(1109)로부터 클록 신호를 수신하여 각 디지털 샘플 열(ID 및 QD)을 발생시킨다. "D"라는 문자는 디지털을 의미한다. 심볼 타이밍 회복(STR) 루프(1109)는 제어된 발진기(미도시)를 포함하는데, 상기 발진기로부터 ADC(1107I 및 1107Q)에 대한 클록 신호가 유도된다. 상기 제어된 발진기는 디지털 샘플을 인입 심볼의 속도 및 위상과 추적화를 시키기 위해서 하이브리드(일부는 디지털이고 일부는 아날로그) 위상 추적 루프(미도시)에 의해 제어된다. 아날로그 신호는 펄스 스트림으로써 관찰될 수 있다. STR 루프(1109)의 기능은, ADC가 펄스의 피크치에서 아날로그 신호를 샘플링하도록 클록을 위상 추적화시키는 것이다. 다시 말하면, 상기 STR 루프(1109)는 ADC(1107I 및 1107Q)의 샘플링 동작을 수신된 각 심볼 도착(arrival)과 추적화시킨다.

상기 ID 및 QD 신호는 또한 "반송파 추적 루프(CTL)"(1111)에 의해 처리된다. CTL(1111)은 각 펄스 신호(IP 및 QP)를 형성하기 위해 디지털 샘플 신호(ID 및 QD)를 복조한다. "P"라는 문자는 "펄스"를 의미한다. 상기 신호가 복조 되었을지라도{IA 및 QA 성분으로 분해(broken down)되었을지라도}, 그것은 비추적 반송파와 함께 복조된 것이다. 복조하는 반송파가 송신된 반송파와 추적화되지 않았기 때문에, 배열(constellation)은 여전히 회전중 일 것이다. 이러한 면에서, 상기 배열을 일반적으로 기저 대역 근접 신호(Near Baseband Signal)로 지칭한다. 일단 상기 배열이 회전 해제(derotate)되면 "기저-대역 신호"로써 지칭된다. 그러므로 디로테이터(Derotator)(1111-4)의 출력 상에 IBB 및 QBB가 명명된다(nomenclature). 기저 대역 신호는 "배열"도를 생성하는, I 대 Q 구성도 상에 작성될 수 있다. 기저 대역 신호는 4개의 배열 포인트 중 어느 포인트가 송신되었는지를 추정하는 슬라이서(1111-2)에 대한 입력이다. IP 및 QP 펄스 신호 각각은 데이터 비트에 해당하는 펄스 열을 포함한다. 상기 데이터 비트는 송신된 QPSK RF 반송파의 I 및 Q 신호의 각각 0° 및 180°위상 편이에 해당하는 논리 로우("0") 레벨 또는 논리 하이("1") 레벨 중 하나를 갖는다. IP 및 QP 신호 성분은 디코더(13)에 연결되고, 상기 디코더에서 상기 데이터 비트가 패킷으로 포맷되며 순방향 에러 정정(FEC)이 수행된다.

CTL(1111)은 복소 디로테이터(1111-4), 슬라이서(1111-2), 수치 제어 발진기(NCO)(1111-1), 위상 검출기(1111-3) 및 루프 필터(1111-5)를 포함한다. 상기 복소 디로테이터(1111-4)는 회전(spin)중인 배열을 안정적인 배열을 출력하도록 회전 해제시키는 복소 곱셈기이다. 회전 해제는 디지털 입력 ID 및 QD 신호에, 추정된 주파수 오프셋 및 위상의 추정된 싸인 및 코싸인을 곱함으로써 이루어진다. 상기 추정된 주파수 오프셋이라는 것은 기저 대역 근접 신호가 회전하는 속도(rate)이다. 이러한 추정 오프셋이 어떻게 발생되는지는 이후에 설명된다.

슬라이서(1111-2)는 회전 해제된 배열을 취하여서 4분 입력(quadrant of the input)에 기초한 결과를 출력한다. 슬라이서(1111-2) 외부의 각 I, Q 쌍은 어떤 심볼이 송신되었는가에 대한 추정이다. 위상 검출기(1111-3)는 슬라이서(1111-2)의 입력 및 출력을 취하여 각 심볼에 대한 위상 에러 신호를 발생시킨다. 이러한 위상 에러 신호는 루프 필터(1111-5)에 인가된다. 루프 필터(1111-5)는 수치 제어 발진기(NCO)(1111-1)를 제어하고 오프셋 주파수의 추정을 제공한다. 이러한 추정은 또한 마이크로프로세서(19)에서 제어 신호로써 이용 가능하다.

예컨대, 선택된 RF 신호의 LNB 유도 주파수 오프셋으로 인한 주파수 에러는, QPSK 신호의 2-비트 복조된 데이터 위치를 시간에 따라 소위 "회전(rotation) 또는 "스핀(spinning)"시키도록 한다. 회전의 방향은 주파수 오프셋이 양의 값인지 음의 값인지에 달려 있다. 도 2에 도시된 바와 같이, QPSK 변조에 대한 데이터 배열은, I 및 Q 신호의 2개의 가능한 위상 편이 값에 의해 표시된 가능한 2개의 각 논리 레벨에 대한 가능한 4개의 논리 조합(00, 01, 10 및 11)에 해당하는 4개의 포인트를 갖는다. 위상 검출기(1111-3)는 데이터 배열 내에서의 이상적인 위치에 대한 복조 데이터 위치를 측정한다. 데이터 회전 및 틸트(tilt) 정정을 위해서, NCO(1111-1)의 주파수 및 그에 따른 위상은 회전이 중단되어 틸트가 제거될 때까지 위상 검출기(1111-3)의 출력 신호에 응답하여 루프 필터(1111-5)에 의해 추적된다.

이러한 회전이 중단됨과 동시에, 배열은 안정화되고 CTL(1111)은 "로크"된 것으로 본다. 이러한 정상 상태(steady state) 조건 하에서, 루프 필터(1111-5)는 상기 배열을 충분히 안정화시키기 위해 데이터를 회전 해제하는 것을 필요로 하는, 주파수 및 위상 편이를 정확하게 추정했다. 루프 필터(1111-5)는 NCO(1111-1)에 대한 제어 형성을 위해 함께 합산되는 비례 및 적분 경로를 갖는다. (위상 에러를 적분하는) 적분 경로 값은 "회전"을 야기하는 주파수 오프셋을 나타낸다. 이러한 값은 도 1 및 도 2에서 "FREQUENCY" 신호로써 도시된 제어 신호로써 마이크로프로세서(19)에서 이용 가능하다. 상기 마이크로프로세서(19)는 배열이 안정화되었는지를 결정하기 위해서 FREQUENCY 신호의 연속적 샘플을 비교한다. 만일 연속적인 샘플 내에서의 차이가 작다면, 복조는 "로크"된 것으로써 인지된다. 이러한 정상 상태 조건 하에서, 복조된 데이터 IP 및 QP는 신뢰할 만하고 FEC 디코더(13)로 전달된다. 채널을 획득하고 있는 동안에는, 만일 LO(911)의 현재 주파수가 CTL(1111)의 성공적인 로크를 허용하지 않는다면, 마이크로프로세서(19)는 로크된 상태가 발견되거나 적절한 주파수 범위가 커버될 때까지 LO(911)의 주파수를 조정할 것이다.

한계치 내에서는, 심지어 IF 신호의 주파수 및 그에 따른 IA 및 QA 신호의 주파수가 부정확하거나 오프셋 상태일 때에도 CTL(1111)이 QPSK 데이터를 복조할 수 있다. 그러나, 만일 주파수 오프셋이 너무 크다면, IF 신호의 주파수 스펙트럼 부분은 SAW 필터(915)의 중심 주파수에 대한 IF 신호 편이로 인해 SAW 필터(915)의 통과 대역 외부로 떨어질 것이다(fall). 이것은 수신기의 신호 대 잡음 비에 대한 저하를 가져올 것이다. 따라서, 위에서 언급한 바와 같이, 마이크로프로세서(19)는 IF 신호의 주파수 오프셋을 표시하기 위해서, CTL(1111)에 의해 발생된 FREQUENCY 신호를 감시한다. LNB 드리프트에 의한 주파수 오프셋이 추적함에 따라, CTL(1111)은 그 변화를 추적하고 마이크로프로세서(19)에 의해 감시된 FREQUENCY 신호가 갱신된다. 다음의 채널이 획득되는 즉시, 마이크로프로세서(19)는 LO(911)의 좀 더 정확한 배치 제공을 위해서, 마지막으로 기록된 주파수 오프셋을 이용할 것이다. 이러한 이용은 LO(911)를 다시 이동시켜 탐색해야 하는 것 없이 신호가 신속히 획득되는 것을 허용해야 한다. 만일 주파수 오프셋이 너무 커서 복조된 데이터의 신뢰성에 대해 저하를 가져온다면, 결과적으로 FEC 디코더(13)는 에러를 정정할 수 없고 로크를 중단(break)할 수도 없다. 마이크로프로세서(19)는 동일한 채널에 대한 재획득을 요청할 것이고, 마지막 주파수 오프셋은 재획득을 위해 LO(911)를 정확하게 위치시키기 위해 다시 사용될 것이다.

상술했듯이, 회전 해제된 데이터 스트림(IP 및 QP)은 도 1에 도시된 FEC 디코더(13)에 의해 처리된다. FEC 디코더(13)의 기능은 데이터 송신 시 초래된 에러를 정정하는 것이다. 상기 디코더가 에러를 정정할 수 있도록 하기 위해서, 복조된 신호는 안정화되어야 한다. 게다가, 데이터를 정정하기 위해서, FEC 디코더(13)는 송신 코드 율과 동일한 코드 율로 설정되어야 하고 패킷 경계에 동기화되어야 한다. FEC 디코더(13)에 의해 발생되어 마이크로프로세서(19)에 의해 감시된 FEC LOCK 신호는, 위에서 언급한 모든 조건을 만족하는 지와 FEC 디코더(13)가 성공적 으로 에러 없는 데이터(error free data)를 전달하고 있는지를 표시해 준다. 예컨대, FEC 디코더(13)가 데이터를 정정할 수 없을 때에는 상기 FEC LOCK 신호는 로우 논리 레벨을 갖고, FEC 디코더(13)가 데이터를 정정할 수 있을 때에는 상기 FEC LOCK 신호는 하이 논리 레벨을 갖는다.

FEC LOCK 신호는, 동조기(9), QPSK 복조부(11), 및 FEC 디코더(13)가 성공적으로 로크되었는지에 대한 최종 결정으로써 이용될 수 있는데, 왜냐하면 CTL(1111)이 "거짓 로크 포인트"에서는 거짓 안정화될 수 있기 때문이다. "거짓 로크 포인트"에서는 배열이 스핀(spin)중인 것처럼 보이지 않는다. 그러나 상기 배열은 실제 심볼당 90°회전(또는 90°의 배수) 하고 있다. 90°만큼 떨어진 다른 배열 포인트가 존재하기 때문에, 상기 배열이 안정적으로 보일 수도 있다. "거짓 로크 포인트"는 8로 나누어진 심볼 율의 배수에서 발생한다. CTL(1111)이 거짓 로크 포인트에서 안정화되었을 때, FEC 디코더는 데이터를 디코딩할 수 없을 것이다. 그러므로, FEC LOCK 신호는 로우 논리 레벨(로크되지 않음)을 유지할 것이다.

요약하면, CTL(1111)이 거짓 로크 포인트를 만날 때마다, (1)CTL(1111)이 거짓 로크 포인트에 풀 인하거나, (2)로크 포인트의 유효성을 결정하기 위해 시스템이 FEC LOCK 신호를 검사하는데 시간이 낭비될 것이다. 이것은 전체 동조 시스템의 탐색 과정 속도를 떨어뜨린다.

본 발명은 특히 탐색 과정의 속도 저하가 어떻게 처리되는지를 다룬다. 본 발명의 일부분은, 오프셋 신호가 발견될 수 있는 주파수 대역의 종료 포인트에서 탐색이 시작될 때 탐색 과정이 가속된다는 인식에 있다. 이는 (1)CTL(1111)에 대한 원치 않는 로크는 거짓 로크 포인트에서 발생할 가능성이 없기 때문이며 (2)CTL(1111)의 동작은 산술 바이어스(arithmetic bias)에 의해 영향을 받기 때문이다. 이러한 산술 바이어스는, 예컨대 관련된 라운딩(rounding) 에러를 갖는, 예컨대, 2의 보수 산술 및 절삭(two's complement arithmetic and truncation)을 수반할 수 있는 디지털 신호 처리에서 사용된 산술 계산으로부터의 결과라고 생각된다.

기존의 디지털 동조 시스템에서는, 오프셋 신호가 발견될 수 있는 주파수 대역의 대략 중간 포인트에서 오프셋 신호 탐색을 시작한다. 일 시스템에서는, 중간 포인트에서 탐색이 시작하여 양의 방향으로 진행할 수 있는 반면, 다른 시스템에서는 반대 방향(즉, 음의 방향)에서 탐색이 시작할 수도 있다. 어느 시스템에서나, 로크 포인트가 한 방향에서 발견되지 않을 때(즉, 발견된 오프셋 신호가 없을 때), 탐색은 중간 포인트에서 다시 시작하여 반대 방향으로 진행한다.

대조적으로, 본 발명의 관점에 따른 시스템은, 오프셋 신호가 발견될 수 있는 주파수 대역의 종료 포인트에서 탐색을 시작한다. 예컨대, 만일 탐색이 대역 주파수의 가장 위쪽에서 시작한다면, CTL 탐색의 시작 포인트는 오프셋 신호 주파수의 항상 위쪽에 존재한다. 그러므로, 상기 시스템은 항상 음의 주파수 오프셋에 풀 인 하려고 한다.

전형적인 실시예에서, 디지털 복조 시스템에서 사용된 산술 계산법은 음의 주파수 오프셋으로 풀 인하는 전체 과정을 가속시키는 것처럼 보이는데, 왜나햐면 계산(2의 보수 산술과 같은 것)이 음의 오프셋 신호 탐색을 위해 CTL(1111)의 동작을 바이어스 시키는 산술 바이어스를 발생시킬 수도 있기 때문이다. 더욱이, 상기 산술 바이어스는 거짓 로크 포인트에서 CTL(1111)이 잘못 안정화되는 것을 방지하는 것에 도움이 될 수도 있다. 즉, 산술 바이어스는 거짓 로크 포인트에서 CTL(1111)을 불안정화시키는 것에 기여하는 것처럼 보인다. 결과적으로, 동조 시스템은 실제 오프셋 신호를 획득했는지 획득하지 않았는지를 결정할 때, 거짓 로크 포인트에서 시간을 낭비하지 않는다. 그러므로, 전체 탐색 과정이 가속될 것이다.

도 3은 상술된 시스템을 구현하기에 적합한 예시적인 동조 시스템을 도시한다. 도 3에 도시된 바와 같이, 동조기(9)는 RF 입력 신호를 수신하여 기저-대역 근접 신호를 디지털 복조기(18)에 제공한다. 상기 디지털 복조기(18)는 오프셋(ΔF) 추정치를 나타내며 그 추정치를 마이크로프로세서(19)에 제공하는 제어 신호를 발생시킨다. 마이크로프로세서(19)는 LO(911)에 대한 동조 전압을 발생시키는데, 이는 Fi +ΔF와 동일한 추정치를 이용하여 실제 신호의 중심 주파수(Fc)로 돌아가도록 하기 위함이다.

도 4는 동조 시스템의 동작을 도시한다. 여기서 마이크로프로세서(19), LO(911), 동조기(9), 및 디지털 복조기(18)를 포함하는 복조 집적 회로는 도시된 바와 같이 루프로써 연결된다. 도 4의 오른쪽 상단부에 도시된 것은 주파수(Fc)에서 중심 주파수(CF)를 가지는 입력 신호의 주파수 스펙트럼을 도시한다. 동조기 출력의 주파수 스펙트럼은 상기 입력 주파수 스펙트럼의 도면 아래에 도시되고, 상기 동조기 출력은 Fc-Fi와 동일한 값인 오프셋(ΔF)을 갖는다는 것을 나타낸다.

도 5는 도 3에 도시된 시스템의 동작을 도시하는 흐름도이다. 도 5에 나타난 바와 같이, 탐색은 단계(step)식으로 수행된다. 즉, 동조기(9)는 허용된 LNB 드리프트 영역(예컨대, +/- 5MHz) 내의 미리 정해진 주파수(단계)로 이동된다. 인덱스("i")의 1값은 주파수(Fi)의 각 단계와 관련된다. 각 단계에서, CTL(1111)에는 안정적인 로크 포인트 쪽으로 풀 인하는데 특정 분량의 시간이 허용된다. CTL(1111)은 판독되고, CTL(1111)이 풀 인 했어야 하는 오프셋이 무엇이든지간에 정정하도록 동조기(9)가 위치된다. 순방향 에러 정정(FEC) 출력의 또 다른 검사는, LNB 드리프트 추정이 정확한 것으로써 용인되었는지 또는 탐색이 계속되는지를 결정한다.
본 발명이 특정 실시예에 대해 설명되었을지라도, 본 발명의 범주 내에서 변형이 이루어질 수 있음이 인식될 것이다. 예컨대, 주파수 대역에서 가장 낮은 주파수로부터 탐색을 시작하고 각 단계에서 주파수를 증가시키는 것이 유리할 수 있는 다른 실시예를 생각해 볼 수 있다. 예컨대, 다양한 형태의 산술 계산이 디지털 신호 처리에서 구현될 수도 있는데, 그 중의 하나는 위에서 상술된 2의 보수이다. 이러한 다른 형태의 산술 계산은 상술된 것과는 다른 형태의 산술 바이어스를 발생시킬 수도 있고, 그에 따라 대역 내에서 가장 높은 주파수로부터 보다는 가장 낮은 주파수로부터 탐색하는 것이 바람직하게 할 수도 있다.

본 발명은 위성 수신기용 동조 시스템 등에 이용될 수 있다.

Claims (3)

1. 위성 신호 수신기에서 허용된 LNB 주파수 드리프트 범위를 나타내는 디지털 신호 동조 시스템에 있어서,

   디지털 정보를 가지고 있는(bear) RF 신호에 동조시키기 위한 국부 발진기(911)를 포함하는 동조기(9)와;

   상기 동조기(9)에 의해 수신된 상기 RF 신호를 복조하기 위해 반송파 추적 루프(carrier track loop)(1111)를 구비하는 디지털 복조기(11)로서, 상기 반송파 추적 루프(1111)는 상기 RF 신호의 주파수와 공칭 RF 주파수 사이의 주파수 오프셋을 나타내는 제어 신호를 발생시키는, 디지털 복조기(11)와;

   상기 제어 신호에 응답하여 상기 국부 발진기(911)의 주파수를 조정하기 위한 조정 수단(19,921,923,925)과;

   상기 국부 발진기(911)의 조정된 주파수가 상기 디지털 정보를 디코딩하는 것을 허용하는지를 나타내는 출력 신호(FEC LOCK)를 생성하는 FEC 디코더(13)

   를 포함하며,

   상기 FEC 디코더(13)는 상기 디지털 정보가 상기 FEC 디코더(13)에 의해 디코딩가능하지 않는 경우 상기 반송파 추적 루프(1111)의 로크(lock)를 중단하도록 상기 주파수를 조정하기 위한 조정 수단(19,921,923,925)에 상기 출력 신호(FEC LOCK)를 제공하며,

   상기 조정 수단(19,921,923,925)은, 허용된 LNB 주파수 드리프트 범위의 고주파수 종료 포인트(end point)로부터 상기 국부 발진기(911)의 상기 주파수를 변화시켜서, 상기 반송파 추적 루프(1111)가 상기 RF 신호에 동조하는 과정 동안 거짓 로크 포인트에 로크하는 것을 방지하도록 하는 것을 특징으로 하는, 디지털 신호 동조 시스템.
2. 제 1 항에 있어서, 상기 반송파 추적 루프(1111)는 수치 위상 로크 루프(numerical phase lock loop) 처리부(1111-1,1111-2,1111-3,1111-4,1111-5)를 사용하는 것을 특징으로 하는, 디지털 신호 동조 시스템.
3. 삭제

Images