BRPI9909676B1 - Sistema de pesquisa de deslocamento lnb para produtos dbs - Google Patents

Description

"SISTEMA DE PESQUISA DE DESLOCAMENTO LNB PARA PRODUTOS DBS" Campo da Invenção A presente invenção diz respeito a um sistema de sintonização para um receptor de satélite, especialmente um capaz de receber e processar sinais de televisão transmitidos em forma digital.

Informação de Fundamento Os sistemas de satélite de recepção de televisão normalmente compreendem uma "unidade ao lar livre", in- cluindo uma antena de recepção tipo prato e um "bloco conversor" e uma "unidade interior" incluindo um sintoni- zador e uma seção de processamento de sinal. 0 bloco conversor converte toda a faixa ("bloco") de sinais RF de freqüência relativamente altas transmitidas por um saté- lite para uma faixa inferior de freqüências, mais admi- nistrável.

Em um sistema de satélite de transmissão de te- levisão convencional, a informação de televisão é trans- mitida em forma analógica e os sinais RF transmitidos pelo satélite estão nas bandas C (por exemplo, 3,7 até 4,2 GHz) e Ku (por exemplo, 11,7 até 14,2 GHz) . 0 sinal RF recebido a partir do satélite pela antena do sistema de recepção é convertido pelo bloco conversor para a ban- da L (por exemplo, 900 até 2000 MHz) . Uma seção de fil- tro RF do sintonizador da unidade interior seleciona um dos sinais RF recebidos a partir do bloco conversor cor- respondendo ao canal selecionado e uma seção misturado- ra/osciladora local do sintonizador converte os sinal RF selecionado para uma faixa de frequência intermediária (IF), inferior, para filtragem e demodulação.

Em sistemas de televisão por satélite mais re- centes, tal como o DirectTv™, operado pela Hughes Corpo- ration da Califórnia, a informação de televisão é trans- mitida em forma digital. Os sinais RF são transmitidos pelo satélite em banda Ku e são convertidos pelo bloco conversor para a banda L. A faixa de freqüência dos si- nais RF transmitidos pelo satélite é alguma coisa menor (por exemplo, entre 12,2 e 12,7 GHz) do que esta para o sistema de televisão por satélite analógico e a faixa de freqüência dos sinais RF produzida pelo bloco conversor é por conseqüência alguma coisa menor (por exemplo (entre 950 e 1450 MHz).

No sistema de difusão de televisão por satélite digital, a informação de televisão é digitalizada, com- pactada e organizada em uma série ou fluxo de pacotes de dados correspondendo às respectivas partes de vídeo, de áudio e de dados da informação de televisão. Os dados digitais são modulados junto a um sinal portador RF no que é conhecido como modulação QPSK (Chaveamento de Des- locamento de Fase Quaternário) e o sinal RF é transmitido para um satélite em órbita terrestre, a partir do qual ele é retransmitido de volta para a terra.

Na modulação QPSK, as fases de dois sinais de fase de quadratura, I e Q, são controladas em resposta aos bits dos respectivos fluxos de dados digitais. Por exemplo, a fase é estabelecida para 0 graus (°) em res- posta a um nível lógico baixo ("0") e a fase é estabele- cida para 180° em resposta a um nível lógico elevado ("1"). Os sinais I e Q modulados de deslocamento de fase são combinados e o resultado transmitido como um sinal portador RF modulado QPSK. Por conseqüência, cada símbo- lo do portador QPSK modulado indica um de quatro estados lógicos, isto é, 00, 01, 10 e 11. O estágio de conversão do bloco conversor da unidade exterior normalmente inclui um oscilador RF local que não está estabilizado contra as variações causadas pela temperatura e envelhecimento. O resultado é que a freqüência do sinal do oscilador local do bloco conversor se altera, causando uma alteração ou deslocamento corres- pondente das freqüências dos sinais portadores dos sinais RF recebidos pelo sintonizador da unidade interior. Como uma conseqüência, a freqüência do sinal próximo a banda base produzido pelo sintonizador também se altera ou é deslocado a partir de seu valor nominal. Se a freqüência do sinal próximo a banda base se desviar de seu valor no- minal, os sinais digitais modulados no sinal próximo a banda base não podem ser apropriadamente demodulados e a informação que eles representam não pode ser apropriada- mente reconstruída.

Quando um desvio está dentro de uma faixa de en- trada do circuito de recuperação do portador digital (CTL) do demodulador QPSK, o deslocamento indesejável pode ser apropriadamente corrigido pela operação do cir- cuito de fase síncrona do CTL. Se a freqüência do sinal próximo da banda base se alterar muito de seu valor nomi- nal (isto é, fora da faixa de entrada do CTL) , o sistema de sintonização altera a freqüência do oscilador local do sintonizador (LO) a fim de levar o sinal deslocado para dentro da faixa de entrada do CTL, Entretanto, é observado que durante o processo para pesquisar para o sinal de deslocamento, o CTL pode erroneamente ser sincronizado em um ponto conhecido como um 'ponto de sincronização falso' onde o erro de fase é suficientemente pequeno de modo que o sistema parece es- tar sincronizado mas nenhum sinal de deslocamento real existe. Como resultado, o sistema de sintonização irá gastar uma quantidade significante de tempo determinando se o CTL apropriadamente adquiriu ou não o sinal de des- locamento real por verificar outros indicadores. Isto indesejavelmente reduz toda a operação do sistema de sin- tonização .

Sumário A fim de resolver o problema endereçado acima, a presente invenção diz respeito a um sistema de correção de freqüência de deslocamento onde a pesquisa por um si- nal de deslocamento começa a partir de um ponto final de uma banda de freqüências na qual o sinal de deslocamento pode ser encontrado.

Este e outros aspectos da invenção serão descri- tos em detalhes com referência aos desenhos acompanhan- tes .

Breve Descrição dos Desenhos Nos desenhos: A Figura 1 é um diagrama de blocos de um recep- tor de televisão do satélite digital incluindo um sistema de sintonização que pode utilizar a invenção; A Figura 2 é um diagrama de blocos de um demodu- lador digital para uso no receptor do satélite apresenta- do na Figura 1 e útil ao entender a recuperação dos dados digitais a partir do sistema de sintonização apresentado na Figura 1; A Figura 3 é um diagrama de blocos simplificado de um receptor de televisão do satélite digital apresen- tado na Figura 1 e útil ao se entender a operação do sis- tema de sintonização; A Figura 4 é uma representação de imagem da ope- ração do sistema de sintonização apresentado na Figura 1; e A Figura 5 é um fluxograma da rotina de sintoni- zação para a pesquisa de um sinal de deslocamento pelo sistema de sintonização apresentado na Figura 3 de acordo com um aspecto da presente invenção.

Nas várias figuras, as mesmas designações de re- ferência ou similares são utilizadas para identificar os mesmos elementos ou similares.

Descrição da Modalidade Preferida A Invenção será descrita com referência a um sistema de televisão por satélite digital no qual a in- formação de televisão é transmitida em forma codificada e compactada de acordo com um padrão de compactação digital predeterminado, tal como o MPEG. 0 MPEG é um padrão in- ternacional para a representação codificada da imagem em movimento e da informação de áudio associada desenvolvido pela Motion Picture Expert Group. 0 sistema de transmis- são de televisão por satélite DirectTv™ operado pela Hu- ghes Corporation da Califórnia é um tal sistema de trans- missão de televisão por satélite digital.

No receptor de televisão do satélite digital apresentado na Figura 1, os sinais RF modulados com os sinais digitais representando a informação de vídeo e de áudio que foram transmitidas por um satélite (não apre- sentado) são recebidas por uma antena tipo prato 1. 0 sinais RF recebidos de freqüência relativamente alta (por exemplo, na faixa de freqüência Ku entre 12,2 e 12,7 GHz) são convertidos por um bloco conversor 3, incluindo o am- plificador RF 3-1, o misturador 3-3 e o oscilador 3-5, para sinais RF de freqüência relativamente inferior (por exemplo, na banda L entre 950 e 1450 MHz) . O amplifica- dor 3-1 é um amplificador de "baixo ruído" e portanto, o bloco conversor 3 é freqüentemente referido pela inicias "LBN" para o "bloco conversor de baixo ruído". A antena 1 e o LNB 3 estão incluídos em uma assim chamada "unidade exterior" 5 do sistema de recebimento. A parte restante do receptor está incluída em uma assim chamada "unidade interior" 7. A unidade interior 7 inclui um sintonizador 9 para selecionar o sinal RF que contém os pacotes para o programa desejado a partir da pluralidade de sinais RF recebidos a partir da unidade exterior 5 e para converter 0 sinal RF selecionado para um sinal de freqüência inter- mediária (IF), mais baixo, correspondente. A parte restante da unidade interior 7 demodula, decodifica e descompacta a informação digital transporta- da na forma de modulação QPSK para produzir os fluxos de amostras de video e de áudio digital correspondendo ao programa desejado e depois disso, converte os fluxo de amostra digital para os respectivos sinais de áudio e ví- deo analógicos adequado para a reprodução ou gravação.

Mais especificamente, a demodulação QPSK 11 demodula o sinal próximo da banda base para produzir dois sinais de pulso IP e QP que contém os respectivos fluxos de bits de dados correspondendo aos dados representados pelos sinais 1 e Q modulados por deslocamento de fase gerados no transmissor. Um decodificador 13 organiza os bits dos sinais IP e QP em blocos de dados, corrige os erros de transmissão nos blocos de dados baseado nos códigos de erro que foram embutidos nos dados transmitidos no trans- missor e reproduz os pacotes de vídeo e de áudio MPEG transmitidos. Os pacotes de vídeo e de áudio são direci- onados por uma unidade de transporte 15 para as respecti- vas seções de vídeo e de áudio de uma unidade de proces- samento de dados 17 onde eles são descompactados e con- vertidos para os respectivos sinais analógicos. Um mi- croprocessador 19 controla a operação das várias seções da unidade interior 7. 0 sintonizador 9 recebe o sinal RF proporcionado pelo LNB 3 em uma entrada 901. Os sinais de entrada RF são filtrados pelo filtro de banda larga 903, amplifica- dos pelo amplificador RF 905 e filtrados pelo filtro de passagem de banda que pode ser sintonizado 907. 0 filtro de passagem de banda que pode ser sintonizado (BPF) 907 seleciona o sinal RF desejado e rejeita os sinais RF não desejados. 0 sinal RF resultante é acoplado com uma pri- meira entrada do misturador 909. Um sinal do oscilador local produzido pelo oscilador local (LO) 911 é acoplado com uma segunda entrada do misturador 909. A saída do misturador 909 é amplificada pelo amplificador 913 e aco- plada com a entrada do filtro IF 915 compreendendo um dispositivo SAW. A saída do filtro IF 915 é acoplada com a saída 917 do sintonizador 9. A freqüência do LO 911 é controlada pela dispo- sição do circuito de fase sincronizada (PLL) 919 compre- endendo o circuito integrado PLL (IC) 921, o cristal ex- terno de referência de freqüência 923 e a rede externa de filtro 925. A freqüência do sinal do LO é controlada pelo PLL 919 de acordo com as instruções geradas pelo mi- croprocessador 19.

Os portadores dos sinais RF transmitidos pelo satélite e recebidos pela antena 1 possuem freqüências muito estáveis que permanecem em valores "nominais".

Portanto, contanto que a freqüência do oscilador 3-5 do LBN 3 seja estável e permaneça em seu valor nominal, as freqüências dos portadores dos sinais RF recebidos pelo sintonizador 9 da unidade interior 7 ficarão em seus va- lores nominais. Infelizmente, a freqüência do oscilador 3-5 pode se alterar com o tempo e com a temperatura. 0 deslocamento de freqüência do oscilador 3-5 com respeito à sua freqüência nominal causa deslocamentos correspon- dentes das freqüências portadoras dos sinais RF recebidos pelo sintonizador 9. Para compensar estes deslocamentos de freqüência, a freqüência do LO 911 do sintonizador 9 é alterada sob o controle do microprocessador 19 em respos- ta a informação de estado da freqüência recebida a partir da demodulação QPSK 11.

Como apresentado na Figura 2, o sinal IF produ- zido pelo filtro SAW IF 915 é acoplado com as respectivas primeiras entradas dos misturadores 11011 e 1101Q. Estas letras "1' e "Q" significam "em fase" e "quadratura". 0 sinal de saída do oscilador de freqüência relativamente estável 1103 é diretamente acoplado com o misturador 11011 e indiretamente acoplado com o misturador 1101Q via a rede de deslocamento de fase de 90 graus (90°) 1105. O misturador 11011 produz um versão (IA) "em fase", assim chamada "próxima da banda base" (freqüência muito baixa) do sinal IF, enquanto o misturador 1101Q produz a versão de "quadratura", próxima da banda base (QA do sinal IF, que é deslocada 90 graus com respeito ao sinal "em fase" (IA). A letra "A" significa "analógico".

Os sinais IA e QA são acoplados com os respecti- vos conversores analógico para digital (ADCs) 11071 e 1107Q. Os conversores analógico para digital 11071 e 1107Q também recebem um sinal de clock a partir do "cir- cuito de recuperação de sincronização de símbolo" 1109 e produz a respectiva série de amostras digitais ID e QD. A letra "D" significa "digital". 0 circuito de recupera- ção de sincronização de símbolo (STR) 1109 inclui um os- cilador controlado (não apresentado) a partir do qual o sinal de clock para os ADCs 11071 e 1107D é derivado. 0 oscilador controlado é controlado por um circuito sincro- nizado de fase híbrida (parte digital e parte analógica) (não apresentado) de modo que as amostras digitais são sincronizadas com a taxa e a fase do símbolo que chega.

Os sinais analógicos podem ser vistos como um fluxo de pulsos. A função do circuito STR 1109 é sincronizar a fase do clock de modo que o ADC amostre o sinal analógico nos picos dos pulsos. Em outras palavras, o circuito STR 1109 sincroniza a operação de amostragem dos ADCs 11071 e 1107Q com a chegada de cada símbolo recebido.

Os sinais ID e QD também são processados por um circuito de rastreamento de portadora" (CTL) 1111. 0 CTL 1111 demodula os sinais de amostra digitais ID e QD de modo a formar os respectivos sinais de pulso IP e QP. A letra "P" significa "pulso". Apesar dos sinais terem sido demodulados (quebrados em componentes IA e QA), eles foram demodulados com uma portadora não síncrona. Desde que a portadora de demodulação não foi sincronizada com a portadora transmitida, a constelação ainda estará giran- do. Isto tipicamente é chamado de um Sinal Próximo da Banda Base neste ponto. Uma vez que ele tenha parado de girar, ele é referido como um "Sinal de Banda Base".

Portanto, IBB e QBB denominam a saída do Paralisador de Giro 1111-4. Os sinais de banda base podem ser plotados em um gráfico I vs. Q, que cria o diagrama de "constela- ção" . 0 sinal de banda base é informado para o divisor 111-2 que estima qual dos quatros pontos da constelação foi transmitido. Cada um dos sinais de pulso IP e QP contém uma série de pulsos correspondendo aos bits de da- dos. Os bits de dados possuem um nível lógico baixo ("0") ou um nível lógico alto ("1") correspondendo aos deslocamentos de fase de 0o e de 180°, respectivamente, dos sinais I e Q da portadora RF QPSK transmitida. Os componentes do sinal IP e QP são acoplados com o decodi- ficador 13, onde os bits de dados são formatados em paco- tes e a correção de erro antecipada (FEC) executada. O CTL 1111 inclui o paralisador de giro complexo 1111-4, o divisor 1111-2, o oscilador numericamente con- trolado (NCO) 1111-1, o detector de fase 1111-3 e o fil- tro do circuito 1111-5. O paralisador de giro complexo 1111-4 é um multiplicador complexo que paralisa o giro da constelação em movimento giratório para emitir uma cons- telação estável. 0 paralisador de giro é levado a acabo por se multiplicar os sinais ID e QD de entrada digitais pelo seno e coseno estimado do deslocamento e fase da freqüência estimados. O deslocamento da frequência esti- mado é a taxa na qual o sinal próximo da banda base está em movimento giratório. Como este deslocamento estimado é gerado é descrito abaixo. 0 divisor 1111-2 pega a constelação cora o giro paralisado e emite decisões baseado no quadrante da en- trada. Cada par I, Q fora do divisor 1111-2 é a estima- tiva de que o símbolo foi transmitido. 0 detector de fase 1111-3 pega a entrada e a saída do divisor 1111-2 e gera um sinal de erro de fase para cada símbolo. Este sinal de erro de fase é aplicado junto o filtro do siste- ma 1111-5. 0 filtro do sistema 1111-5 controla o oscila- dor numericamente controlado (NCO) 1111-1 e proporciona uma estimativa da freqüência de deslocamento. Esta esti- mativa também está disponível para o microprocessador 19 como um sinal de controle.

Um erro de freqüência, por exemplo, devido a um deslocamento de freqüência derivado do LNB do sinal RF selecionado, causa uma assim chamada "rotação" ou "movi- mento giratório" da posição dos dados demodulados de dois bits do sinal QPSK com o tempo. A direção da rotação é dependente de se o deslocamento da freqüência é positivo ou negativo. Como apresentado na Figura 2, a constelação de dados para a modulação QPSK possui quatro pontos cor- respondendo às quatro combinações lógicas possíveis (00, 01, 10, 11) dos respectivos dois níveis lógicos possíveis representados pelos dois valores de deslocamento de fase possíveis dos sinais I e Q. O detector de fase 1111-3 mede a posição dos dados demodulados em relação a posição ideal na constelação de dados. Para corrigir a rotação e inclinação dos dados, a freqüência e portanto, a fase, do NCO 1111-1 é alterada pelo filtro do circuito 1111-5 em resposta ao sinal de saída do detector de fase 1111-3 até que a rotação pare e a inclinação seja eliminada.

Com esta rotação paralisada, a constelação é es- tabilizada e o CTL 1111 é considerado "travado" . Sob esta condição de estado constante, o filtro do circuito 1111-5 estimou corretamente os deslocamentos de freqüên- cia e de fase que são necessários para paralisar a rota- ção dos dados de modo que a constelação é estabilizada com sucesso. 0 filtro do circuito 1111-5 possui caminhos proporcionais e integrais que são somados para formar o controle para o NCO 1111-1. 0 valor, do caminho integral (que integra o erro de fase) representa o deslocamento de freqüência que causa a "rotação". Este valor está dispo- nível para o microprocessador 19 como um sinal de contro- le, apresentado como o sinal de FREQÜÊNCIA na Figura 1 e 2. O microprocessador 19 compara as amostras sucessivas do sinal de FREQÜÊNCIA para determinar se a constelação foi estabilizada. Se a diferença em amostras sucessivas for pequena, a demodulação é reconhecida como "TRAVADA".

Sob esta condição de estado estável, os dados demodulados IP e QP são seguros e passados para o decodificador FEC 13. Durante a aquisição de um canal, se a freqüência corrente do LO 911 não permitir uma trava com sucesso do CTL 1111, então o microprocessador 19 irá ajustar a fre- qüência do LO 911 até que uma condição de TRAVADO seja encontrada ou uma faixa de freqüência adequada tenha sido coberta.

Dentro dos limites, o CTL 1111 pode demodular os dados QPSK mesmo quando a freqüência do sinal IF e por- tanto a freqüência dos sinais IA e QA é incorreta ou des- locada. Entretanto, se o deslocamento da freqüência for muito grande, uma parte do espectro da freqüência do si- nal IF cairá fora da banda de passagem do filtro SAW 915 devido ao deslocamento do sinal IF em relação a freqüên- cia central do filtro SAW 915. Isto irá causar uma de- gradação do proporção de sinal para ruído do receptor.

Por conseqüência, como observado acima, o microprocessa- dor 19 monitora um sinal de FREQÜÊNCIA gerado pelo CTL 1111 para indicar o deslocamento da freqüência do sinal IF. A medida que o deslocamento de freqüência causado pelo deslocamento do LNB se altera, o CTL 1111 rastreia as alterações e o sinal de FREQÜÊNCIA monitorado pelo mi- croprocessador 19 é atualizado. Quando da próxima aqui- sição de canal, o microprocessador 19 irá utilizar o úl- timo deslocamento de freqüência gravado para proporcionar uma colocação mais precisa do LO 911. Isto deve permitir ao sinal ser rapidamente adquirido sem ter que pesquisar por se mover novamente o LO 911. Se o deslocamento de freqüência tornar-se tão grande a ponto de causar a de- gradação na segurança dos dados demodulados, eventualmen- te, o decodificador FEC 13 não estará apto a corrigir os erros e quebrar a trava. 0 microprocessador 19 irá re- quisitar uma reaquisição do mesmo canal e o último deslo- camento de freqüência será novamente utilizado para de forma precisa colocar o LO 911 para uma reaquisição.

Como observado acima, os fluxos de dados com o giro paralisado, IP e QP, são processados pelo decodifi- cador FEC 13 apresentado na Figura 1. A função do deco- dificador FEC 13 é corrigir os erros incorridos na trans- missão dos dados. Para o decodificador ficar apto a cor- rigir os erros, o sinal de demodulação deve ser estabili- zado. Adicionalmente, a fim de corrigir os dados, o de- codificador FRC 13 deve ser estabelecido para a mesma taxa de código que a taxa de código da transmissão e sin- cronizado com os limites do pacote. 0 sinal de TRAVA FEC gerado pelo decodificador 13 e monitorado pelo micropro- cessador 19 indica se todas as condições acima foram en- contradas e se o decodificador FEC 13 está passando dados livres de erro com sucesso. Por exemplo, um sinal de TRAVA FEC possui um nível lógico baixo quando o decodifi- cador FEC não pode corrigir os dados e o sinal de TRAVA FEC possui um nível lógico alto quando o decodificador FEC 13 pode corrigir os dados. 0 sinal de TRAVA FEC é utilizado como a deter- minação final de se o sintonizador 9, a demodulação QPSK 11 e o decodificador 13 estão travados com sucesso porque o CTL 1111 pode falsamente estabilizar em um "ponto de trava falso". Em um "ponto de trava falso", a constela- ção não parece estar em movimento giratório. Mas a cons- telação está realmente girando 90 graus (ou um múltiplo de 90 graus) por símbolo. Desde que existe outro ponto da constelação 90 graus longe, ela parece estar estável. 0 "ponto de trava falso" ocorre em múltiplos da taxa de símbolo dividida por oito. Quando o CTL 1111 está esta- bilizado em um ponto de trava falso, o decodificador FEC não estará apto a decodificar os dados. Portanto, o si- nal de TRAVA FEC irá permanecer em um nível lógico baixo (não travado).

Em resumo, toda vez que o CTL 1111 encontra um ponto de trava falso, será desperdiçado tempo (1) para o CTL 1111 pesquisar o ponto de trava falso e (2) para o sistema verificar o sinal de TRAVA FEC para determinar a validade do ponto de trava. Isto reduz o processo de pesquisa para todo o sistema de sintonização. A presente invenção lida especificamente com como a redução do processo de pesquisa é manipulada.

Parte da invenção reside no reconhecimento de que o pro- cesso de pesquisa é acelerado quando a pesquisa começa em um ponto final de uma banda de freqüências no qual o si- nal de deslocamento pode ser encontrado. Isto é (1) por- que a trava indesejada do CTL 1111 não parece ocorrer em um ponto de trava falso e (2) porque a operação do CTL 1111 é afetada pela tendência aritmética. Esta tendência aritmética é acreditada como resultando do calculo arit- mético empregado no processamento de sinal digital que pode envolver, por exemplo, a aritmética de complemento de dois e a truncagem com os erros de arredondamento as- sociados .

Em um sistema de sintonização digital convencio- nal, a pesquisa pelo sinal de deslocamento começa aproxi- madamente no ponto médio de uma banda de freqüências no qual o sinal de deslocamento pode ser encontrado. Em um sistema, a pesquisa pode começar a partir do ponto médio e continuar em uma direção positiva enquanto em outro sistema, ela pode começar a pesquisa na direção oposta (isto é, em uma direção negativa) . Em ambos sistemas, quando nenhum ponto de trava é encontrado (isto é, nenhum sinal de deslocamento é encontrado) em uma direção, a pesquisa continua novamente a partir do ponto médio e continua na direção oposta.

Em contraste, um sistema de acordo com os aspec- tos da presente invenção começa a pesquisa em um ponto final de uma banda de frequências no qual o sinal de des- locamento pode ser encontrado. Por exemplo, se a pesqui- sa começar na freqüência mais de cima da banda, o ponto inicial da pesquisa do CTL é sempre acima da freqüência do sinal de deslocamento. Portanto, o sistema sempre tenta pesquisar em um deslocamento de freqüência negati- vo .

Em uma modalidade típica, a maneira de se abor- dar de cálculo aritmético empregada no sistema de demodu- lação digital parece acelerar todo o processo de pesqui- sar os deslocamentos de freqüência negativos porque o cálculo (tal como a aritmética de complemento de dois) pode produzir uma tendência aritmética que tende a opera- ção do CTL 111 em favor da pesquisa pelo sinal de deslo- camento negativo. Além disso, a tendência aritmética pode ajudar em impedir o CTL 1111 de ser erroneamente es- tabilizado em um ponto de trava falso. Ou seja, a ten- dência aritmética parece contribuir para desestabilizar o CTL 1111 em um ponto de trava falso. Como resultado, o sistema de sintonização não desperdiça tempo, em um ponto de trava falso, ao determinar se ele adquiriu ou não o sinal de deslocamento real. Portanto, todo o processo de pesquisa será acelerado. A Figura 3 apresenta um sistema de sintonização exemplo adequado para implementar o sistema descrito.

Como apresentado na Figura 2, o sintonizador 9 recebe o sinal de entrada RF e proporciona um sinal que está pró- ximo da banda base para o demodulador digital 18. 0 de- modulador digital 18 gera um sinal de controle que repre- senta uma estimativa do deslocamento AF e proporciona a estimativa para o microprocessador 19. 0 microprocessa- dor 19 gera uma voltagem de sintonia para o LO 911 para causar o retorno do frequência central do sinal real (Fc) utilizando uma estimativa igual a Fi + AF. A Figura 4 ilustra a operação do sistema de sin- tonização. Aqui, o microprocessador 19, o LO 911, o sin- tonizador 9 e o circuito de demodulação integrado que in- clui o demodulador digital 18 estão acoplados com um cir- cuito como apresentado. Uma ilustração na direita supe- rior da Figura 4 apresenta o espectro de freqüência do sinal de entrada possuindo uma freqüência central (CF) na freqüência Fc. 0 espectro de freqüência da saída do sin- tonizador é ilustrado abaixo do desenho do espectro da freqüência de entrada e apresenta que a saída do sintoni- zador possui um deslocamento AF que é igual a Fc-Fi. A Figura 5 apresenta um fluxograma ilustrando a operação do sistema apresentado na Figura 3 . Como visto na Figura 5, a pesquisa é conduzida passo a passo. Ou seja, o sintonizador 9 é movido para as freqüências pre- determinadas (etapas) dentro da área de deslocamento LNB permitida (por exemplo, + /- 5 MHz) . Um valor do índice "i" está associado com cada etapa na frequência Fi. Em cada etapa, o CTL 1111 é permitido de uma certa quantida- de de tempo para pesquisar em direção a um ponto de trava estável. O CTL 111 é lido e o sintonizador 9 é posicio- nado para corrigir qualquer que seja o deslocamento que o CTL tenha que pesquisar. Uma verificação adicional da saída da Correção de Erro Antecipada (FEC) determina se a estimativa de deslocamento LNB é aceita como sendo preci- sa ou se a pesquisa é continuada.

Apesar da presente invenção ter sido descrita em termos de uma modalidade específica, será apreciado que modificações podem ser feitas, as quais irão cari dentro do escopo da invenção. Por exemplo, outras modalidades são consideradas tal como uma na qual pode ser vantajoso começar a pesquisa a partir da freqüência mais baixa na banda de freqüência e aumentar as freqüências em cada etapa. Por exemplo, várias formas de cálculo aritmético podem ser implementadas no processamento de sinal digi- tal, uma das quais é o complemento de dois como descrito acima. Estas outras formas de cálculos aritméticos podem produzir uma tendência aritmética de uma forma diferente desta descrita acima e portanto, pode tornar desejável pesquisar a partir da freqüência mais baixa ao invés do que da freqüência mais alta em uma banda.

Claims (3)

1. Sistema de sintonização de sinal digital em um receptor de sinal de satélite, o sistema de sintonização exibindo uma faixa de deslocamento de freqüência LNB permitida, compreendendo um sintonizador (9) incluindo um oscilador local (911) para sintonizar um sinal RF que transporta informa- ção digital; um demodulador digital (11) possuindo um circui- to de rastreamento da portadora (1111) para demodular o dito sinal RF recebido pelo dito sintonizador (9); o dito circuito de rastreamento da portadora (1111) gerando um sinal de controle que representa um deslocamento de freqüência entre a freqüência do dito si- nal RF e uma freqüência RF nominal; dispositivos (19, 921, 923, 925) para ajustar a freqüência do dito oscilador local (911) em resposta ao dito sinal de controle, um decodificador FEC (13) que gera um sinal de saida (FEC LOCK) indicando se a freqüência ajustada do dito oscilador local (911) permite decodificar a dita in- formação digital; em que o decodificador FEC (13) fornece o sinal de saida (FEC LOCK) aos dispositivos (19, 921, 923, 925) para ajustar a freqüência para quebrar uma trava do cir- cuito de rastreamento da portadora (1111) se a dita in- formação digital não for decodificável pelo decodificador FEC (13) ; e CARACTERIZADO pelo fato dos ditos dispositivos (19, 921, 923, 925) ajustarem alterando a dita freqüência do dito oscilador local (911) a partir de um ponto final de alta freqüência da faixa de deslocamento de freqüência LNB permitida contribuindo assim para impedir que o dito circuito de rastreamento da portadora (1111) trave em um ponto de trava falso durante o processo para sintonizar o dito sinal RF.

2.

Sistema de sintonização de sinal digital, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que : o dito circuito de rastreamento da portadora (1111) emprega um processamento do circuito de trava de fase numérico (1111-1, 1111-2, 1111-3, 1111-4, 1111-5).