KR100605887B1 - 수치제어 발진기와 이를 구비한 디지털 주파수 컨버터 및무선기 - Google Patents

수치제어 발진기와 이를 구비한 디지털 주파수 컨버터 및무선기 Download PDF

Info

Publication number
KR100605887B1
KR100605887B1 KR1020030090251A KR20030090251A KR100605887B1 KR 100605887 B1 KR100605887 B1 KR 100605887B1 KR 1020030090251 A KR1020030090251 A KR 1020030090251A KR 20030090251 A KR20030090251 A KR 20030090251A KR 100605887 B1 KR100605887 B1 KR 100605887B1
Authority
KR
South Korea
Prior art keywords
frequency
phase
signal
data
setting interval
Prior art date
Application number
KR1020030090251A
Other languages
English (en)
Other versions
KR20040051560A (ko
Inventor
키시다카히코
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20040051560A publication Critical patent/KR20040051560A/ko
Application granted granted Critical
Publication of KR100605887B1 publication Critical patent/KR100605887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • G06F1/0335—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator the phase increment itself being a composed function of two or more variables, e.g. frequency and phase
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 수치제어 발진기와 이를 구비한 디지털 주파수 컨버터 및 무선기에 관한 것으로서, 위상데이터를 저장하는 레지스터와 입력된 위상차 데이터 및 상기 레지스터가 출력하는 위상데이터를 가산 또는 감산하는 연산기를 이용하여 상기 위상차 데이터를 누산하여 위상데이터를 생성하는 위상누산기와, 상기 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하는 위상진폭 변환테이블을 실현하는 메모리를 구비하고, 샘플링 주파수(Fs)의 신호를 출력하는 수치제어 발진기에 있어서, 상기 연산기는 하기의 수학식 1에 의해 계산되는 값(M) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하고, 상기 위상진폭 변환 테이블은 하기의 수학식 2로 계산되는 스텝(dF)의 주파수 설정간격으로 설정된 신호를 출력함을 특징으로 하는 수치제어 발진기 및 이를 구비한 디지털 주파수 컨버터 및 무선기를 제공한다. 따라서, 요구되는 주파수편차를 지키면서 회로규모와 소비전력을 삭감하고, 스퓨리어스의 발생을 줄일 수 있는 효과가 있다.
(수학식 1)
Figure 112003047385958-pat00001
이 때, 'FD'는 요구된 출력신호의 주파수 설정간격의 상한값, 'K' 및 'L'은 임의의 정수, 'Fs'는 샘플링 주파수임.
(수학식 2)
Figure 112003047385958-pat00002
이 때, 'FD'는 요구된 출력신호의 주파수 설정간격의 상한값, 'K' 및 'L'은 임의의 정수임.

Description

수치제어 발진기와 이를 구비한 디지털 주파수 컨버터 및 무선기{NUMERICAL CONTROL OSCILLATOR AND DIGITAL FREQUENCY CONVERTER AND RADIO FREQUENCY UNIT EQUIPPED WITH THE SAME}
도1은 본발명의 제1실시예에 의한 수치제어 발진기의 구성을 나타내는 블록도이다.
도2는 종래의 수치제어 발진기와, 동실시예의 수치제어 발진기와의 스퓨리어스 특성의 시뮬레이션결과를 비교한 그래프이다.
도3은 제1실시예의 수치제어 발진기를 이용한 디지털 다운 컨버터의 구성예를 보이는 블록도이다.
도4는 제1실시예의 수치제어 발진기를 이용한 디지털 업 컨버터의 구성예를 보이는 블록도이다.
도5는 제1실시예의 수치제어 발진기를 이용한 디지털 다운 컨버터의 변형예의 구성을 나타내는 블록도이다.
도6은 제1실시예의 수치제어 발진기를 이용한 디지털 업 컨버터의 변형예의 구성을 나타내는 블록도이다.
도7은 제1실시예의 수치제어 발진기를 이용한 수신기의 구성을 나타내는 블 록도이다.
도8은 제1실시예의 수치제어 발진기를 이용한 수신기의 구성을 나타내는 블록도이다.
도9는 제1실시예의 수치제어 발진기를 이용한 송신기의 구성을 나타내는 블록도이다.
♣ 도면의 주요 부분에 대한 부호의 설명
1···위상누산기, 1a···위상레지스터, 1b···위상연산기, 2···ROM, 11···디지털 다운 컨버터, 12···주파수 변환기, 12a···국부발진기, 12b, 12c···승산기, 13···데시메이터, 13a···실수축 데시메이터, 13b···허수축 데시메이터, 14···롤 오프 필터, 14a···실수축 필터, 14b···허수축 필터, 21···롤 오프 필터, 21a···실수축 필터, 21b···허수축 필터, 22···인터폴레이터, 22a···실수축 인터폴레이터, 22b···허수축 인터폴레이터, 23···주파수 변환기, 23a···국부발진기, 23b, 23c···승산기, 23d···감산기, 31···주파수 변환기, 31a···국부발진기, 31b, 31c···승산기, 32···데시메이터, 32a···실수축 데시메이터, 32b···허수축 데시메이터, 33···주파수 변환기, 33a···국부발진기, 33b, 33c, 33d, 33e···승산기, 33f···감산기, 33g···가산기, 34···롤 오프 필터, 34a···실수축 필터, 34b···허수축 필터, 41···롤 오프 필터, 41a···실수축 필터, 41b···허수축 필터, 42···주파수 변환기, 42a···국부발진기, 42b, 42c, 42d, 42e···승산기, 42f···감산기, 42g···가산기, 43···인터폴레이터, 43a···실수축 인터폴레이터, 43b···허수축 인터폴레이터, 44···주파수 변환기, 44a···국부발진기, 44b, 44c···승산기, 44d···감산기, 51···국부발진기, 51a···수치제어 발진기, 51b···DAC, 51c···PLL회로, 52···믹서, 53···밴드패스필터, 54···ADC, 55···복조기, 61···변조기, 62···롤 오프 필터, 62a···실수축 필터, 62b···허수축 필터, 63···주파수 변환기, 63a···국부발진기, 63b, 63c, 63d, 63e···승산기, 63f···감산기, 63g···가산기, 64a···실수축 인터폴레이터, 64b···허수축 인터폴레이터, 65···로우패스필터, 66a, 66b···승산기, 67a···밴드패스 실수축 필터, 67b···밴드패스 허수축 필터, 67c···감산기, 67d···가산기, 68···인터폴레이션 밴드패스필터, 69a···실수축용 DAC, 69b···허수축용 DAC, 70···국부발진기, 70a···수치제어 발진기, 70b···DAC, 70c···PLL회로, 71···직교변조기, 71a, 71b···승산기, 71c···감산기, 81···국부발진기, 81a···수치제어 발진기, 81b···DAC, 81c···PLL회로, 82···직교복조기, 82a···실수축 믹서, 82b···허수축 믹서, 83···밴드패스필터, 83a···실수축 밴드패스필터, 83b···허수축 밴드패스필터, 84···ADC, 84a···실수축용 ADC, 84b···허수축용 ADC, 85···주파수 변환기, 85a···국부발진기, 85b, 85c, 85d, 85e···승산기, 85f···감산기, 85g···가산기, 86···데시메이터, 86a···실수축 데시메이터, 86b···허수축 데시메이터, 87···롤 오프 필터, 87a···실수축 필터, 87b···허수축 필터
본 발명은 디지털신호처리에 의해 수신신호주파수를 복조기입력신호로 변환하기 위한 수치제어 발진기와, 이를 구비한 디지털 주파수 컨버터, 및 무선기에 관한 것이다.
종래, 위상데이터의 누산부와, 누산부에 의해 계산된 위상에 대응하는 정현파데이터를 출력하는 메모리(예를 들어 ROM： Read Only Memory)를 구비하고, 출력주파수 F가, j를 위상연산어 길이, Fs를 샘플링 주파수로 하여, 수학식 1(단 R은 임의의 정수)로 정의되는 수치제어 발진기(NCO:Numerical Control Oscillator, 이하 'NCO'라 칭함), 혹은 NCO의 출력을 아날로그 신호화하여 출력하는 DDS(direct digital synthesizer)를 이용하여 목적의 주파수를 얻는 경우, 200[KHz]의 스텝에서 출력주파수를 변경하기 위해서는, 수치제어 발진기가 출력하는 신호의 샘플링 주파수를 200[KHz]x2j로 하거나, 위상연산어 길이 j를 크게(비트수를 늘리는) 함으로써, 위상의 분해능, 즉 주파수 분해도를 향상시켜서, 목적의 주파수와 수치제어 발진기의 출력주파수와의 차를, 허용편차이내의 주파수로 할 수밖에 없었다.
F=(FsxR)/2j
예를 들어, 출력주파수 F가 1.92[GHz]이고, 허용출력주파수편차 △f가 0.1[ppｍ]의 정밀도로 구해지는 시스템의 경우, 샘플링 주파수 Fs를 153.6[MHz]로 하면, 위상연산어 길이 j는 수학식 2에 의해 구해질 수 있다.
j = log2(Fs/△f)
= log2(153.6x106/(1.92x109x0.1x10－6))
≒ 19.61
수학식 2를 참조하면 위성연산어 길이 j는 20비트 필요한 것을 알 수 있다.
그렇지만, 위상연산어 길이 j를 크게 할 경우, 스퓨리어스가 발생하지 않는 출력을 얻고자 하면, 메모리의 연산어 길이 k(메모리의 어드레스 비트수)와 위상연산어 길이 j를 동일(j=k)하게 할 필요가 있고, 메모리의 사이즈의 증가를 억제하기 위해서, 메모리의 연산어 길이 k에 대해서 위상연산어 길이 j를 크게 하면(j＞k), 위상연산부가 출력하는 어드레스어 길이(메모리의 연산어 길이)를 재양자화하게 되므로, 상기 재양자화에 의한 주기성을 가진 오차 ep가 발생하여, 수치제어 발진기의 출력에 스퓨리어스로서 출현하는 것이 알려져 있다(예를 들어, "헨리 티 니콜라스 3세(Henry T Nicholas, III), 헨리 사무엘(Henry Samueli), 「위상누산기에 트랜케 이션이 있는 경우의 다이렉트·디지털주파수합성기의 출력스펙트럼에 관한 해석(An Analysis of the Output Spectrum of Direct Digital Frequency Synthesizers in the Phase-Accumulator Truncation)」, 프로시딩 애뉴얼 프리컨시 콘트롤 심포지움(Proc. Annual Frequency Control Symposium), 1987, pp495－502", 이하 '제1 참증문헌'이라 함).
한편, 위상연산부의 어드레스어 길이의 재양자화에 의해 발생하는 스퓨리어스를 억압하는 방법으로서는, 예를 들어 디자인에 의한 오차확산이나 에러의 피드백에 의한 방법이 알려져 있다(예를 들어, "죠코 반커(Jouko Vankka), 「정현파 출력 직접 디지털합성에서의 스퓨리어스 저감법(Spur. Reduction Techniques in sine output Direct Digital Synthesis)」, IEEE인터내셔널 프리컨시 콘트롤 심포지움(IEEE International Frequency control Symposium), 1996, pp951－959", 이하 '제2 참증문헌'이라 함).
그러나, 종래는 제1 참증문헌에 기재된 바와 같이, 위상연산부의 어드레스어 길이의 재양자화에 의해, 출력에 스퓨리어스가 발생하는 것을 알고는 있지만, 메모리의 사이즈 증가를 억제하기 위해서, 메모리의 연산어 길이 k에 대해서 위상연산어 길이 j를 크게 하지 않을 수 없었다.
또한, 제2 참증문헌에 기재된 방법을 사용하는 경우, 본래의 목적이외의 부가회로가 필요하게 되므로, 메모리의 사이즈가 증가하지 않아도, 부가회로의 증가에 의한 회로규모가 증대한다는 문제가 있었다. 또한, 디자인에 의한 오차확산을 이용하여 스퓨리어스를 억압하는 경우, 노이즈레벨(노이즈플로어)의 상승이 있으므 로, 반드시 유효한 방법은 아니라는 문제가 있었다.
또한, 샘플링 주파수를 필요로 하는 주파수스텝의 2j배로 하는 경우, 레퍼런스 주파수의 생성이 곤란하다는 문제가 있었다.
본발명은, 상기 문제점을 감안하여 구성된 것으로, 요구되는 주파수편차를 지키면서 회로규모와 소비전력을 삭감하고, 스퓨리어스의 발생을 가능한 한 억압한 수치제어 발진기와, 이를 구비한 디지털 주파수 컨버터, 및 무선기를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 청구항 1의 발명에 관한 수치제어 발진기는, 위상데이터를 저장하는 레지스터(예를 들어 실시예의 위상레지스터)와, 입력된 위상차 데이터와 상기 레지스터가 출력하는 위상데이터와의 가산 또는 감산을 행하는 연산기(예를 들어 실시예의 위상연산기 1b)를 이용하여, 상기 위상차 데이터의 누산을 행하여 위상데이터를 생성하는 위상누산기(예를 들어 실시예의 위상누산기 1)와, 상기 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하는 위상진폭 변환테이블을 실현하는 메모리(예를 들어 실시예의 ROM2)를 구비하고, 샘플링 주파수 Fs의 신호를 출력하는 수치제어 발진기에 있어서, 요구된 출력신호의 주파수 설정간격의 상한값을 FD로 하고, K 및 L을 임의의 정수로 한 경우, 상기 위상누산기의 연산기가, M=Fs/FD xK/L로 계산되는 M중에서 정수인 M을 모듈러스(法, modulus, 이하 모듈러스)으로 하여, 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하고, 상기 위상진폭 변환테이블이, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격으로 설정된 신호를 출력하는 것을 특징으로 한다.
이상의 구성을 구비한 수치제어 발진기는, 샘플링 주파수 Fs의 신호를 출력하는 수치제어 발진기에 있어서, 요구된 출력신호의 주파수 설정간격의 상한값을 FD로 하고, K 및 L을 임의의 정수로 하면, M개(단, M=Fs/FDxK/L로 계산되는 M중에서 정수인 M)의 진폭 데이터를 위상진폭 변환테이블에 준비하고, 위상누산기에 의해, 위상차 데이터를 M을 계수로 하는 모듈로 연산을 이용하여 누가산 또는 누감산하여 생성한 위상데이터를, 위상진폭 변환테이블의 어드레스로서 입력하면, 위상진폭 변환테이블의 출력으로서, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격으로 설정된 신호를 얻을 수 있다.
청구항 2의 발명에 관한 디지털 다운 컨버터는, 청구항 1에 기재된 수치제어 발진기를 국부발진기(예를 들어 실시예의 국부발진기 12a)로 하여, 입력신호에 주파수 변환을 행하는 주파수 변환기(예를 들어 실시예의 주파수 변환기 12)를 구비하고, 샘플링 주파수 Fs에서 샘플링된 상기 입력신호를, 상기 입력신호보다 낮은 주파수의 출력신호로 변환하여 출력하는 디지털 다운 컨버터에 있어서, 요구된 상기 입력신호의 주파수 설정간격을 FD로 함과 동시에, K 및 L을 임의의 정수로 한 경우, 상기 주파수 변환기는, M=Fs/FDxK/L로 계산되는 M중에서 정수인 M을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 국부발진기가 출력함과 동시에, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 다운 컨버터는, 샘플링 주파수 Fs에서 샘플링된 입력신호를, 해당 입력신호보다 낮은 주파수의 신호로 변환하여 출력할 때에, 요구된 입력신호의 주파수 설정간격을 FD로 함과 동시에, K 및 L을 임의의 정수로 하면, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 국부발진기로 하여 발생한 주파수신호를 이용하여, 주파수 변환기가 입력신호를 주파수 변환하는 것으로, 입력신호의 주파수 설정간격 FD가 주파수 변환기의 주파수 설정간격 dF이상이고 또한 FD가 dF로 나누어떨어지는 경우에는, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망 주파수로 변환할 수 있다.
청구항 3의 발명에 관한 디지털 다운 컨버터는, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 31a)로 하여, 입력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 31)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 33a)로 하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 33)를 구비하고, 샘플링 주파수 Fs1로 샘플링된 상기 입력신호를, 2회의 주파수 변환에 의해서 상기 입력신호보다 낮은 주파수의 출력신호로 변환하여 출력하는 디지털 다운 컨버터에 있어서, 요구된 상기 입력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의 의 정수로 한 경우, 상기 제1주파수 변환기는, M1=Fs1/FDxK1/L1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제2주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs2로 하면, M2=Fs2/(FD mod FD1)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=(FD mod FD1)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 다운 컨버터는, 샘플링 주파수 Fs1로 샘플링된 입력신호를, 2회의 주파수 변환에 의해서, 해당 입력신호보다 낮은 주파수의 신호로 변환하여 출력한다. 이 때, 요구된 입력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 하면, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FD1이상이고 또한 FD가 FD1로 나누어떨어지지 않는 경우, 디지털 다운 컨버터의 출력신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 입력신호를 주파수 변환한다. 이어서, FD2=(FD mod FD1)/K2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환 기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망의 주파수로 변환할 수 있다.
청구항 4의 발명에 관한 디지털 다운 컨버터는, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 31a)로 하여, 입력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 31)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 33a)로 하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 33)를 구비하고, 샘플링 주파수 Fs1로 샘플링된 상기 입력신호를, 2회의 주파수 변환에 의해서 상기 입력신호보다 낮은 주파수의 출력신호로 변환하여 출력하는 디지털 다운 컨버터에 있어서, 요구된 상기 입력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 한 경우, 상기 제1주파수 변환기는, M1=Fs1/FDxK1/L1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제2주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs2로 하면, M2=Fs2/(FD1 mod FD)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=(FD1 mod FD)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 다운 컨버터는, 샘플링 주파수 Fs1로 샘플링된 입력신호를, 2회의 주파수 변환에 의해서, 해당 입력신호보다 낮은 주파수의 신호로 변환하여 출력한다. 이 때, 요구된 입력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 하면, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FD1미만이고 또한 FD1이 FD로 나누어떨어지지 않는 경우, 디지털 다운 컨버터의 출력신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 입력신호를 주파수 변환한다. 이어서, FD2=(FD1 mod FD)/K2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망의 주파수로 변환할 수 있다.
청구항 5의 발명에 관한 디지털 다운 컨버터는, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 31a)로 하여, 입력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 31)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 33a)로 하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 33)를 구비하고, 샘플링 주파수 Fs1로 샘플링된 상기 입력신호를, 2회의 주파수 변환에 의해서 상기 입력신호보다 낮은 주파수의 출력신호로 변환하여 출력하는 디지털 다운 컨버터에 있어서, 요구된 상기 입력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 한 경우, 상기 제1주파수 변환기는, M1=Fs1/FDxK1/L1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제2주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs2로 하면, M2=Fs2/FDxK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=FD/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 다운 컨버터는, 샘플링 주파수 Fs1로 샘플링된 입력신호를, 2회의 주파수 변환에 의해서, 해당 입력신호보다 낮은 주파수의 신호로 변환하여 출력한다. 이 때, 요구된 입력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 하면, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FD1이상이고 또한 FD가 FD1로 나누어떨어지는 경우, 혹은 FD가 FD1미만이고 또한 FD1이 FD로 나누어떨어지는 경우, 우선, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 입력신호를 주파수 변환한다. 이어서, FD2=FD/K2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망의 주파수로 변환할 수 있다.
청구항 6의 발명에 관한 디지털 다운 컨버터는, 청구항 3에서 청구항 5의 어느 한 항에 기재된 디지털 다운 컨버터에 있어서, 상기 제2주파수 변환기가 주파수 변환을 정지하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 다운 컨버터는, 제1주파수 변환기의 주파수 설정간격 FD1의 배수가 입력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제1주파수 변환기의 동작만으로, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망의 주파수로 변환할 수 있다.
청구항 7의 발명에 관한 디지털 업 컨버터는, 청구항 1에 기재된 수치제어 발진기를 국부발진기(예를 들어 실시예의 국부발진기 23a)로 하여, 입력신호에 주파수 변환을 행하는 주파수 변환기(예를 들어 실시예의 주파수 변환기 23)를 구비하고, 상기 입력신호를, 상기 입력신호보다 높은 주파수의 신호로 변환함과 동시에, 샘플링 주파수 Fs로 샘플링된 출력신호로서 출력하는 디지털 업 컨버터에 있어서, 요구된 출력신호의 주파수 설정간격을 FD로 함과 동시에, K 및 L을 임의의 정수로 한 경우, 상기 주파수 변환기는, M=Fs/FD xK/L로 계산되는 M중에서 정수인 M 을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 국부발진기가 출력함과 동시에, dF=FD/KxL으로 계산되는 dF스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 업 컨버터는, 입력신호를, 해당 입력신호보다 주파수가 높고, 샘플링 주파수 Fs로 샘플링된 신호로 변환하여 출력할 때에, 요구된 출력신호의 주파수 설정간격을 FD로 함과 동시에, K 및 L을 임의의 정수로 하면, dF=FD/KxL으로 계산되는 dF스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 국부발진기로 하여 발생한 주파수신호를 이용하여, 주파수 변환기가 입력신호를 주파수 변환하는 것으로, 출력신호의 주파수 설정간격 FD가 주파수 변환기의 주파수 설정간격 dF이상이고 또한 FD가 dF로 나누어떨어지는 경우에는, 디지털 업 컨버터의 출력신호의 주파수 설정간격을 FD로 할 수 있다.
청구항 8의 발명에 관한 디지털 업 컨버터는, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 42a)로 하여, 입력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 42)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 44a)로 하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 44)를 구비하고, 상기 입력신호를, 2회의 주파수 변환에 의해서 상기 입력신호보다 높은 주파수의 출력신호로 변환함과 동시에, 샘플링 주파수 Fs2로 샘플링된 출력신호로서 출력하는 디지털 업 컨버터에 있어서, 요구된 상기 출력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 한 경우, 상기 제2주파수 변환기는, M2=Fs2/FDxK2/L2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제1주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M1=Fs1/(FD mod FD2)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=(FD mod FD2)/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 업 컨버터는, 입력신호를 2회의 주파수 변환에 의해서, 해당 입력신호보다 주파수가 높고, 샘플링 주파수 Fs2로 샘플링된 신호로 변환하여 출력한다. 이 때, 요구된 상기 출력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 하면, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FD2이상이고 또한 FD가 FD2로 나누어떨어지지 않는 경우, 디지털 업 컨버터의 출력신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, FD1=(FD mod FD2)/K1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 입력신호를 주파수 변환한다. 이어서, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다 시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 디지털 업 컨버터의 출력신호의 주파수 설정간격을 FD로 할 수 있다.
청구항 9의 발명에 관한 디지털 업 컨버터는, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 42a)로 하여, 입력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 42)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 44a)로 하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 44)를 구비하고, 상기 입력신호를, 2회의 주파수 변환에 의해서 상기 입력신호보다 높은 주파수의 출력신호로 변환함과 동시에, 샘플링 주파수 Fs2로 샘플링된 출력신호로서 출력하는 디지털 업 컨버터에 있어서, 요구된 상기 출력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 한 경우, 상기 제2주파수 변환기는, M2=Fs2/FDxK2/L2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제1주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M1=Fs1/(FD2 mod FD)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=(FD2 mod FD)/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 업 컨버터는, 입력신호를 2회의 주파수 변환에 의해서, 해당 입력신호보다 주파수가 높고, 샘플링 주파수 Fs2로 샘플링된 신호로 변환하여 출력한다. 이 때, 요구된 상기 출력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 하면, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FD2미만이고 또한 FD2가 FD로 나누어떨어지지 않는 경우, 디지털 업 컨버터의 출력신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, FD1=(FD2 mod FD)/K1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 입력신호를 주파수 변환한다. 이어서, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 디지털 업 컨버터의 출력신호의 주파수 설정간격을 FD로 할 수 있다.
청구항 10의 발명에 관한 디지털 업 컨버터는, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 42a)로 하여, 입력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 42)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 44a)로 하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 44)를 구비하고, 상기 입력신호를, 2회의 주파수 변환에 의해서 상기 입력신호보다 높은 주파수의 출력신호로 변환함과 동시에, 샘플링 주파수 Fs2로 샘플링된 출력신호로서 출력하는 디지털 업 컨버터에 있어서, 요구된 상기 출력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 한 경우, 상기 제2주파수 변환기는, M2=Fs2/FDxK2/L2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제1주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M1=Fs1/FDxK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=FD/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 업 컨버터는, 입력신호를 2회의 주파수 변환에 의해서, 해당 입력신호보다 주파수가 높고, 샘플링 주파수 Fs2로 샘플링된 신호로 변환하여 출력한다. 이 때, 요구된 상기 출력신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 하면, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FD2이상이고 또한 FD가 FD2로 나누어떨어지는 경우, 혹은 FD가 FD2미만이고 또한 FD2가 FD로 나누어떨어지는 경우, 우선, FD1=FD/K1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 입력신호를 주파수 변환한다. 그리고, 이어서, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 디지털 업 컨버터의 출력신호의 주파수 설정간격을 FD로 할 수 있다.
청구항 11의 발명에 관한 디지털 업 컨버터는, 청구항 8에서 청구항 10의 어느 한 항에 기재된 디지털 업 컨버터에 있어서, 상기 제1주파수 변환기가 주파수 변환을 정지하는 것을 특징으로 한다.
이상의 구성을 구비한 디지털 업 컨버터는, 제2주파수 변환기의 주파수 설정간격 FD2의 배수가 출력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제2주파수 변환기의 동작만으로, 디지털 업 컨버터의 출력신호의 주파수 설정간격을 FD로 할 수 있다.
청구항 12의 발명에 관한 수신기는, 샘플링 주파수 Fs로 동작하는 청구항 1에 기재된 수치제어 발진기를, 체배비P(P는 정수)의 PLL회로(예를 들어 실시예의 PLL회로 51c, 또는 PLL회로 81c)의 레퍼런스로 한 제1국부발진기(예를 들어 실시예의 국부발진기 51, 또는 국부발진기 81)를 이용하여, 수신신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 믹서 52, 또는 직교복조기 82)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 12a, 또는 국부발진기 85a)로 하여, 상기 제1주파수 변환기의 출력신호에 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 12, 또는 주파수 변환기 85)와, 상기 제2주파수 변환기가 출력하는 신호를 복조하여 수신데이터 를 추출하는 복조기(예를 들어 실시예의 복조기 55)를 구비하고, 상기 수신신호를, 2회의 주파수 변환에 의해서, 상기 수신신호보다 낮은 주파수의 베이스밴드수신신호로 변환하고, 해당 베이스밴드수신신호로부터 수신데이터를 추출하는 수신기에 있어서, 요구된 상기 수신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 한 경우, 상기 제1주파수 변환기는, M1=Fs/FDxK1/L1xP로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FDP=FD/K1xL1로 계산되는 FDP스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제2주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M2=Fs1/(FD mod FDP)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=(FD mod FDP)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 수신기는, 수신신호를, 2회의 주파수 변환에 의해서, 해당 수신신호보다 낮은 주파수의 신호로 변환하여 출력한다. 이 때, 요구된 수신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 하면, 수신신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지지 않는 경우, 복조기가 요구하는 입력신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, 체배비 P의 PLL회로와, FD1=FDP/P=FD/K1xL1/P로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 구비한 제1국부발진기에 의해 발생한 주파수신호를 이용하여, 제1주파수 변환기가 수신신호를 주파수 변환한다. 이어서, FD2=(FD mod FDP)/K2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 주파수 설정간격 FD로 입력되는 수신기의 수신신호의 주파수를 복조기가 요구하는 입력신호의 주파수에 정확하게 맞출 수 있다.
청구항 13의 발명에 관한 수신기는, 샘플링 주파수 Fs로 동작하는 청구항 1에 기재된 수치제어 발진기를, 체배비P(P는 정수)의 PLL회로(예를 들어 실시예의 PLL회로 51c, 또는 PLL회로 81c)의 레퍼런스로 한 제1국부발진기(예를 들어 실시예의 국부발진기 51, 또는 국부발진기 81)를 이용하여, 수신신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 믹서 52, 또는 직교복조기 82)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 12a, 또는 국부발진기 85a)로 하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 12, 또는 주파수 변환기 85)와, 상기 제2주파수 변환기가 출력하는 신호를 복조하여 수신데이터를 추출하는 복조기(예를 들어 실시예의 복조기 55)를 구비하고, 상기 수신신호를, 2회의 주파수 변환에 의해서, 상기 수신신호보다 낮은 주파수의 베이스밴드수신신호로 변환하고, 해당 베이스밴드수신신호로부터 수신데이터를 추출하는 수신기에 있어서, 요구된 상기 수신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 한 경우, 상기 제1주파수 변환기는, M1=Fs/FDxK1/L1xP로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FDP=FD/K1xL1로 계산되는 FDP스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제2주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M2=Fs1/(FDP mod FD)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=(FDP mod FD)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 수신기는, 수신신호를, 2회의 주파수 변환에 의해서, 해당 수신신호보다 낮은 주파수의 신호로 변환하여 출력한다. 이 때, 요구된 수신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 하면, 수신신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FDP미만이고 또한 FDP가 FD로 나누어떨어지지 않는 경우, 복조기가 요구하는 입력신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, 체배비 P의 PLL회로와, FD1=FDP/P=FD/K1xL1/P로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 구비한 제1국부발진기에 의해 발생한 주파수신호를 이용하여, 제1주파수 변환기가 수신신호를 주파수 변환한다. 이어서, FD2=(FDP mod FD)/K2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기 가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 주파수 설정간격 FD로 입력되는 수신기의 수신신호의 주파수를 복조기가 요구하는 입력신호의 주파수에 정확하게 맞출 수 있다.
청구항 14의 발명에 관한 수신기는, 샘플링 주파수 Fs로 동작하는 청구항 1에 기재된 수치제어 발진기를, 체배비P(P는 정수)의 PLL회로(예를 들어 실시예의 PLL회로 51c, 또는 PLL회로 81c)의 레퍼런스로 한 제1국부발진기(예를 들어 실시예의 국부발진기 51, 또는 국부발진기 81)를 이용하여, 수신신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 믹서 52, 또는 직교복조기 82)와, 청구항 1에 기재된 수치제어 발진기를 제2국부발진기(예를 들어 실시예의 국부발진기 12a, 또는 국부발진기 85a)로 하여, 상기 제1주파수 변환기의 출력신호에 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 12, 또는 주파수 변환기 85)와, 상기 제2주파수 변환기가 출력하는 신호를 복조하여 수신데이터를 추출하는 복조기(예를 들어 실시예의 복조기 55)를 구비하고, 상기 수신신호를, 2회의 주파수 변환에 의해서, 상기 수신신호보다 낮은 주파수의 베이스밴드수신신호로 변환하고, 해당 베이스밴드수신신호로부터 수신데이터를 추출하는 수신기에 있어서, 요구된 상기 수신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 한 경우, 상기 제1주파수 변환기는, M1=Fs/FDxK1/L1xP로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FDP=FD/K1xL1로 계산되는 FDP스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제2 주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M2=Fs1/FDxK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FD2=FD/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 수신기는, 수신신호를, 2회의 주파수 변환에 의해서, 해당 수신신호보다 낮은 주파수의 신호로 변환하여 출력한다. 이 때, 요구된 수신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L1을 임의의 정수로 하면, 수신신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지는 경우, 혹은 FD가 FDP미만이고 또한 FDP가 FD로 나누어떨어지는 경우, 우선, 체배비 P의 PLL회로와, FD1=FDP/P=FD/K1xL1/P로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 구비한 제1국부발진기에 의해 발생한 주파수신호를 이용하여, 제1주파수 변환기가 수신신호를 주파수 변환한다. 이어서, FD2=FD/K2로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제2국부발진기로 하여 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 주파수 설정간격 FD로 입력되는 수신기의 수신신호의 주파수를 복조기가 요구하는 입력신호의 주파수에 정확하게 맞출 수 있다.
청구항 15의 발명에 관한 수신기는, 청구항 12내지 청구항 14의 어느 한 항에 기재된 수신기에 있어서, 상기 제2주파수 변환기가 주파수 변환을 정지하는 것 을 특징으로 한다.
이상의 구성을 구비한 수신기는, 제1주파수 변환기의 주파수 설정간격 FD1의 배수가 입력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제1주파수 변환기의 동작만으로, 주파수 설정간격 FD로 입력되는 수신기의 수신신호의 주파수를 복조기가 요구하는 입력신호의 주파수에 정확하게 맞출 수 있다.
청구항 16의 발명에 관한 송신기는, 송신데이터에 의해 변조된 베이스밴드송신신호를 출력하는 변조기(예를 들어 실시예의 변조기 61)와, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 63a)로 하여, 상기 변조기가 출력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 63)와, 샘플링 주파수 Fs로 동작하는 청구항 1에 기재된 수치제어 발진기를 체배비P(P는 정수)의 PLL회로(예를 들어 실시예의 PLL회로 70c)의 레퍼런스로 한 제2국부발진기(예를 들어 실시예의 국부발진기 70)를 이용하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 71)를 구비하고, 상기 베이스밴드송신신호를, 2회의 주파수 변환에 의해서 상기 베이스밴드송신신호보다 높은 주파수의 송신신호로 변환하여 출력하는 송신기에 있어서, 요구된 상기 송신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 한 경우, 상기 제2주파수 변환기는, M2=Fs/FDxK2/L2xP로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FDP=FD/K2xL2로 계산되는 FDP스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제1주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M1=Fs1/(FD mod FDP)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=(FD mod FDP) /K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 송신기는, 베이스밴드송신신호를 2회의 주파수 변환에 의해서, 해당 베이스밴드송신신호보다 주파수가 높은 송신신호로 변환하여 출력한다.
이 때, 요구된 상기 송신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 하면, 송신신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지지 않는 경우, 송신기의 송신신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, FD1=(FD mod FDP)/K1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 베이스밴드송신신호를 주파수 변환한다. 이어서, 체배비 P의 PLL회로와, FD2=FDP/P=FD/K2xL2/P로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 구비한 제1국부발진기에 의해 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 변조기가 출력하는 베이스밴드송신신호의 주파수를 목적의 송신신호의 주파수에 정확하게 맞출 수 있다.
청구항 17의 발명에 관한 송신기는, 송신데이터에 의해 변조된 베이스밴드송신신호를 출력하는 변조기(예를 들어 실시예의 변조기 61)와, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 63a)로 하여, 상기 변조기가 출력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 63)와, 샘플링 주파수 Fs에서 동작하는 청구항 1에 기재된 수치제어 발진기를 체배비P(P는 정수)의 PLL회로(예를 들어 실시예의 PLL회로 70c)의 레퍼런스로 한 제2국부발진기(예를 들어 실시예의 국부발진기 70)를 이용하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 71)를 구비하고, 상기 베이스밴드송신신호를, 2회의 주파수 변환에 의해서 상기 베이스밴드송신신호보다 높은 주파수의 송신신호로 변환하여 출력하는 송신기에 있어서, 요구된 상기 송신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 한 경우, 상기 제2주파수 변환기는, M2=Fs/FDxK2 /L2xP로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FDP=FD/K2xL2로 계산되는 FDP스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제1주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M1=Fs1/(FDP mod FD)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=(FDP mod FD)/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 송신기는, 베이스밴드송신신호를 2회의 주파수 변환에 의해서, 해당 베이스밴드송신신호보다 주파수가 높은 송신신호로 변환하여 출력한다.
이 때, 요구된 상기 송신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 하면, 송신신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FD2미만이고 또한 FD2가 FD로 나누어떨어지지 않는 경우, 송신기의 송신신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, FD1=(FDP mod FD)/K1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 베이스밴드송신신호를 주파수 변환한다. 이어서, 체배비 P의 PLL회로와, FD2=FDP/P=FD/K2xL2/P로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 구비한 제1국부발진기에 의해 발생한 주파수신호를 이용하여, 제2주파수 변환기가 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 변조기가 출력하는 베이스밴드송신신호의 주파수를 목적의 송신신호의 주파수에 정확하게 맞출 수 있다.
청구항 18의 발명에 관한 송신기는, 송신데이터에 의해 변조된 베이스밴드송신신호를 출력하는 변조기(예를 들어 실시예의 변조기 61)와, 청구항 1에 기재된 수치제어 발진기를 제1국부발진기(예를 들어 실시예의 국부발진기 63a)로 하여, 상기 변조기의 출력신호에 주파수 변환을 행하는 제1주파수 변환기(예를 들어 실시예의 주파수 변환기 63)와, 샘플링 주파수 Fs에서 동작하는 청구항 1에 기재된 수치 제어 발진기를 체배비 P(P는 정수)의 PLL회로(예를 들어 실시예의 PLL회로 70c)의 레퍼런스로 한 제2국부발진기(예를 들어 실시예의 국부발진기 70)를 이용하여, 상기 제1주파수 변환기의 출력신호에 다시 주파수 변환을 행하는 제2주파수 변환기(예를 들어 실시예의 주파수 변환기 71)를 구비하고, 상기 베이스밴드송신신호를, 2회의 주파수 변환에 의해서 상기 베이스밴드송신신호보다 높은 주파수의 송신신호로 변환하여 출력하는 송신기에 있어서, 요구된 상기 송신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 한 경우, 상기 제2주파수 변환기는, M2=Fs/FDxK2/L2xP로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제2국부발진기가 출력함과 동시에, FDP=FD/K2xL2로 계산되는 FDP스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하고, 상기 제1주파수 변환기는, 입력된 신호의 샘플링 주파수를 Fs1로 하면, M1=Fs1/FDxK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 상기 제1국부발진기가 출력함과 동시에, FD1=FD/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 신호를 이용하여 주파수 변환을 행하는 것을 특징으로 한다.
이상의 구성을 구비한 송신기는, 베이스밴드송신신호를 2회의 주파수 변환에 의해서, 해당 베이스밴드송신신호보다 주파수가 높은 송신신호로 변환하여 출력한다.
이 때, 요구된 상기 송신신호의 주파수 설정간격을 FD로 함과 동시에, K1, K2, 및 L2를 임의의 정수로 하면, 송신신호의 주파수 설정간격 FD가 제2주파수 변 환기의 주파수 설정간격 FD2이상이고 또한 FD가 FD2로 나누어떨어지는 경우, 혹은 FD가 FD2미만이고 또한 FD2가 FD로 나누어떨어지는 경우, 송신기의 송신신호의 주파수편차가 허용주파수편차를 초과하므로, 우선, FD1=FD/K1로 계산되는 FD1스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 제1국부발진기로 하여 발생한 주파수신호를 이용하여, 제1주파수 변환기가 베이스밴드송신신호를 주파수 변환한다. 이어서, 체배비 P의 PLL회로와, FD2=FDP/P=FD/K2xL2/P로 계산되는 FD2스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 구비한 제1국부발진기에 의해 발생한 주파수신호를 이용하여, 제2주파수 변환기가 다시 제1주파수 변환기의 출력신호를 주파수 변환한다. 이에 의해, 변조기가 출력하는 베이스밴드송신신호의 주파수를 목적의 송신신호의 주파수에 정확하게 맞출 수 있다.
청구항 19의 발명에 관한 송신기는, 청구항 16내지 청구항 18의 어느 한 항에 기재된 송신기에 있어서, 상기 제1주파수 변환기가 주파수 변환을 정지하는 것을 특징으로 한다.
이상의 구성을 구비한 송신기는, 제2주파수 변환기의 주파수 설정간격 FD2의 배수가 송신신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제2주파수 변환기의 동작만으로, 변조기가 출력하는 베이스밴드송신신호의 주파수를 목적의 송신신호의 주파수에 정확하게 맞출 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면을 참조하여 본발명의 실시예에 관해서 설명한다.
(제1실시예)
우선, 본발명의 일실시예의 수치제어 발진기에 관해서 설명한다.
도 1은, 본실시예의 수치제어 발진기의 구성을 나타내는 블록도로, 수치제어 발진기는, 입력된 위상차 데이터(φ)의 누산을 행하여 위상데이터를 생성하는 위상누산기(1)와, 위상누산기(1)가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하는 위상진폭 변환테이블을 실현하는 메모리인 롬(ROM:Read Only Memory, 이하 'ROM'이라 칭함)(2)으로 구성되어 있다.
위상누산기(1)는 위상데이터를 저장하는 위상레지스터(Phase Register)(1a)와, 입력된 위상차 데이터(φ) 및 위상레지스터(1a)에서 출력된 위상 데이터를 수학식 3과 같이 연산하는 위상 연산기(1b)를 구비하고, 수치제어 발진기(NCO)의 입력으로 설정된 위상차 데이터(φ)를 누산하여 위상데이터를 생성한다.
Figure 112003047385958-pat00003
이 때, 'Fs'는 출력할 신호의 샘플링 주파수이고, 'FD'는 요구된 출력신호의 주파수 설정간격의 상한값이고, 'K' 및 'L'은 임의의 정수이다. 특히, 위상연산기(1b)는 수학식 3에 의해 계산된 값(M) 중에서 정수인 값을 계수로 하는 모듈로 연산에 의해 가산 또는 감산한다.
또한, ROM(2)은 수학식 4에 의해 계산되는 j비트의 배선에 의해 위상누산기(1)의 출력단자와 그 어드레스단자가 접속되며, ROM(2)에 기억된 M개의 진폭 데이터로 구성되는 위상진폭 변환테이블에 따라서, 위상누산기(1)로부터 어드레스단자에 입력된 위상데이터에 대응한 진폭 데이터를 데이터단자로부터 출력하여, 이를 수치제어 발진기의 출력으로 한다. 이를 위해 ROM(2)은 수학식 4에 의해 계산되는 j비트의 배선에 의해 위상누산기(1)의 출력단자와 그 어드레스단자가 접속된다.
Figure 112003047385958-pat00004
(단, j는 소수점이하를 올림)
따라서 도 1에 예시된 바와 같은 본 발명의 수치제어 발진기는, 수학식 5에 의해 계산되는 스텝(dF)의 주파수 설정간격으로 설정된 신호를 출력한다.
Figure 112003047385958-pat00005
예를 들어, 출력할 신호의 샘플링 주파수 Fs를 153.6[MHz], 요구된 출력신호의 주파수 설정간격의 상한값 FD를 200[KHz]으로 하고, K 및 L을 1로 한 경우 도 1 에 예시된 수치제어 발진기의 동작을 설명하면 다음과 같다.
먼저, 위상연산기(1b)에서는 상기 값들을 수학식 3에 대입하여 수학식 6과 같은 연산 결과를 얻는다.
Figure 112003047385958-pat00006
그리고 수학식 6에 의해 얻어진 값(768)을 이용하여, 입력된 위상차 데이터와 위상레지스터(1a)가 출력하는 위상데이터를 연산한다. 즉, 상기 값(768)을 계수로 하는 모듈로 연산에 의해, 상기 입력된 위상차 데이터 및 위상레지스터(1a)가 출력하는 위상 데이터를 가산 또는 감산한다.
한편 ROM(2)은 수학식 6에 의해 얻어진 값(768)을 수학식 4에 대입하여 수학식 7과 같은 연산 결과를 얻은 후, 그 결과에 의해 위상누산기(1)의 출력단자와 ROM(2)의 어드레스 단자간 배선을 결정한다.
Figure 112003047385958-pat00007
(이 때, j는 소수점 이하를 올림한 값임)
수학식 7을 참조하면 j값은 10이 되고, 따라서 위상누산기(1)의 출력단자와 ROM(2)의 어드레스 단자는 10비트의 배선에 의해 접속된다.
따라서, ROM(2)의 연산어 길이와 위상연산기(1b)의 위상연산어 길이가 동일 하게 됨으로써, 위상연산기(1b)가 출력하는 어드레스어 길이(ROM2의 연산어 길이)를 재양자화할 필요가 없으므로, 재양자화에 의한 오차 ep의 발생이 없다. 또한, "768"을 계수로 하는 모듈로 연산에 필요한 768워드의 저용량의 진폭 데이터만을 이용함으로써 출력할 신호의 샘플링 주파수(Fs)를 153.6[MHz], 주파수 설정간격(dF)를 200[KHz]으로 한(수학식 5 참조) 저 스퓨리어스의 수치제어 발진기를 실현할 수 있다.
또한, 이상의 구성을 구비한 수치제어 발진기의 각 설정값은, 상술한 설정예를 포함하여, 각 통신시스템(예를 들어 휴대전화시스템의 Ｗ－CDMA나 IS－95, 무선 LAN시스템의 IEEE 802.11a등)에 대응하여, 이하의 표 1에 도시한 바와 같은 값으로 할 수 있다.
Figure 112003047385958-pat00008
표 1의 일예를 설명하면, 출력할 신호의 샘플링 주파수 Fs를 61.44 [MHz], 요구된 출력신호의 주파수 설정간격 FD를 200[KHz]로 하고, K를 5 및 L을 1로 한 경우, 위상연산기(1b)에서는, M=Fs/FDxK/L= 61.44[MHz] /200[KHz]x5=1536을 계수로 하는 모듈로 연산에 필요한 1536워드의 저용량의 진폭 데이터만에 의해, 출력할 신호의 샘플링 주파수 Fs를 61.44[MHz], 주파수 설정간격 dF를 dF=FD/KxL=200[KHz]/5= 40[KHz]로 한 저 스퓨리어스의 수치제어 발진기를 실현할 수 있다.
도 2는, 상술한 조건에 있어서, 종래의 2j를 계수로 하는 모듈로 연산을 행하는 수치제어 발진기(파라미터를 위상연산어 길이 j와 위상진폭 변환테이블의 진폭 데이터수로 나타냄)와, 본실시예의 수치제어 발진기(파라미터를 위상진폭 변환테이블의 진폭 데이터수만으로 나타냄)의 스퓨리어스특성의 시뮬레이션결과를 비교한 그래프로, 횡폭을 ROM(2)가 출력하는 진폭 데이터비트길이, 종축을 스퓨리어스, 파라미터를 ROM(2)에 기억된 위상진폭 변환테이블의 진폭 데이터수로서 도시한 그래프이다.
도2에 도시한 바와 같이, 본실시예의 수치제어 발진기의 구성에서는, ROM(2)의 연산어 길이를 짧게 하여, 예를 들어 384워드나 192워드, 96워드의 진폭 데이터를 이용한 경우는 극단적으로 스퓨리어스 특성이 악화되지만, M=Fs/FDxK/L로 계산되는 M중에서 정수인 M, 즉, 상술한 조건에서는 M=768을 이용하여, 입력된 위상차 데이터와 위상레지스터(1a)가 출력하는 위상데이터를, "768"을 계수로 하는 모듈로 연산에 의해 위상데이터를 생성하는 한, 그 스퓨리어스 특성은, 종래의 2의 20승을 계수로 하는 모듈로 연산을 행하는 약 1M워드의 진폭 데이터를 필요로 하는 수치제어 발진기와 동등한 특성을 얻을 수 있는 것을 알 수 있다.
(제2실시예)
또한, 도면을 참조하면서, 제1실시예의 수치제어 발진기의 응용예에 관해서 다시 설명하면, 예를 들어, 제1실시예의 수치제어 발진기는, 도3에 도시한 바와 같 은 디지털 다운 컨버터에 사용할 수 있다.
도 3은 제1실시예의 수치제어 발진기(NCO)를 이용한 디지털 다운 컨버터(11)의 구성예를 보이는 블록도이다. 도 3의 예에서 수치제어 발진기(NCO)는 주파수 변환기(12)의 국부발진기로서 사용된다.
도 3을 참조하면, 디지털 다운 컨버터(11)는, 우선 입력된 중심주파수 Fif1의 신호를 주파수 변환기(12)에 의해 주파수 변환하여 중심주파수 Fif2=0[Hz]의 복소수신호(제로IF신호)를 얻는다.
이를 위해 주파수 변환기(12)는 제1 실시예의 수치제어 발진기를 이용한 국부발진기(12a)에서 생성된 주파수(Fc)의 복소로컬 신호들 각각과 상기 중심주파수 Fif 1를 제1 및 제2 승산기(12b 및 12c)에서 승산한다. 즉 제1 승산기(12b)에서는 상기 주파수(Fc)의 실수축 신호 (C(t)=cos(2πxFcxt))와 상기 중심주파수 Fif 1를 승산하고, 제2 승산기(12c)에서는 상기 주파수(Fc)의 실수축 신호보다 90도 위상이 진행한 허수축 신호(－S(t)=－sin(2πxFcxt))와 상기 중심주파수 Fif 1를 승산한다.
그리고, 복소수신호의 샘플링 주파수 Fs1을 1/N배하여 샘플링 주파수 Fs2=Fs1/N으로 변환하는 실수축 데시메이터(13a)와 허수축 데시메이터(13b)를 구비한 데시메이터(13)에 의해 데시메이션을 행함과 동시에, 실수축 필터(14a)와 허수축 필터(14b)를 구비한 롤 오프 필터(14)에 의해, 목적의 신호대역의 대역제한이 실시된 복소수신호(I, Q)를 출력한다.
또한, 상기 디지털 다운 컨버터(11)에 있어서, 예를 들어 요구된 입력신호의 주파수 설정간격 FD가 주파수 변환기(12)의 주파수 설정간격 dF로 나누어떨어지는 경우의 동작에 관해서 설명한다. 이 경우, K, 및 L을 임의의 정수로 하면, 주파수 변환기(12)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(12a)의 위상차 데이터(φ)를, 위상차 데이터(φ)=Fc/dF=Fc/FDxK/L로 한다. 그리고, M=Fs1/FDxK/L로 계산되는 M중에서 정수인 M을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(12a)가 출력함과 동시에, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격으로 설정된, 주파수(Fc)의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 정확하게 중심주파수 Fif2의 복소수신호로 변환할 수 있다.
구체적으로는, 입력신호의 샘플링 주파수 Fs1을 153.6[MHz], 요구된 입력신호의 주파수 설정간격 FD=200[KHz]으로 하고, 입력신호의 중심주파수 Fif1을 36.4[MHz]로 하고, K=L=1로 하면, 주파수 변환기(12)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(12a)의 위상차 데이터(φ)를, 위상차 데이터 (φ)=Fc/dF=Fc/FDxK/L=36.4[MHz]/200[KHz]=182로 하는 것으로, M=Fs1 /FD x K/L=153.6[MHz]/200[KHz]=768을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(12a)가 출력한 dF=FD/KxL=200[KHz]스텝의 주파수 설정간격으로 설정된, 주파수 Fc=36.4[MHz]의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 정확하게 중심주파수 Fif2=0[Hz]의 복소수신호(제로IF신호)로 변환할 수 있다.
(제3의 실시예)
또한, 제1실시예의 수치제어 발진기는, 도4에 도시한 바와 같은 디지털 업 컨버터에 사용할 수 도 있다.
도 4는 제1실시예의 수치제어 발진기를 이용한 디지털 업 컨버터의 구성예를 보이는 블록도이다. 도 4의 예에서 수치제어 발진기(NCO)는 주파수 변환기(23)의 국부발진기로서 사용된다.
도 4를 참조하면, 디지털 업 컨버터는, 우선 입력된 중심주파수 Fif1=0[Hz]의 복소수신호(베이스밴드신호Ｉ, Q)를, 실수축 필터(21a)와 허수축 필터(21b)를 구비한 롤 오프 필터(21)에 의해, 목적의 신호대역으로 대역제한함과 동시에, 복소수신호의 샘플링 주파수 Fs1을 N배하여 샘플링 주파수 Fs2=Fs1xN로 변환하는 실수축 인터폴레이터(22a)와 허수축 인터폴레이터(22b)를 구비한 인터폴레이터(22)에 의해 인터폴레이션을 행한다.
그리고, 이어서, 인터폴레이터(22)의 출력신호를 주파수 변환기(23)에 의해 주파수 변환하여 목적의 중심주파수 Fif2의 실수 신호를 출력한다.
이를 위해 주파수 변환기(23)는 제1 실시예의 수치제어 발진기를 이용한 국부발진기(23a)에서 생성된 주파수(Fc)의 복소로컬 신호들 각각과 상기 인터폴레이터(22)의 출력신호를 제1 및 제2 승산기(23b 및 23c)에서 승산한다. 즉, 제1 승산기(23b)에서는 상기 주파수(Fc)의 실수축 신호(C(t)=cos(2πxFcxt))와 상기 인터폴레이터(22)의 출력신호를 승산하고, 제2 승산기(23c)에서는 상기 주파수(Fc)의 실수축 신호 보다 90도 위상이 지연된 허수축 신호(S(t)=sin(2πxFcxt))와 상기 인터폴레이터(22)의 출력신호를 승산한다. 그리고 감산기(23d)에서 제1 승산기(23b)의 출력값에서 제2 승산기(23c)의 출력값을 연산한 후 목적의 중심주파수 Fif 2의 실수신호를 출력한다.
상기 디지털 업 컨버터에 있어서, 예를 들어 요구된 출력신호의 주파수 설정간격 FD가 주파수 변환기(23)의 주파수 설정간격 dF로 나누어떨어지는 경우의 동작에 관해서 설명한다. 이 경우, K, 및 L을 임의의 정수로 하면, 주파수 변환기(23)은, 제1실시예의 수치제어 발진기를 이용한 국부발진기(23a)의 위상차 데이터(φ)를, 위상차 데이터(φ)=Fc/dF=Fc/FDxK/L로 한다. 그리고, M=Fs2/FDxK/L로 계산되는 M중에서 정수인 M을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(23a)가 출력함과 동시에, dF=FD/KxL으로 계산되는 dF스텝의 주파수 설정간격으로 설정된, 주파수 Fc의 복소로컬신호를 이용하여, 중심주파수 Fif1의 베이스밴드신호를 정확하게 목적의 중심주파수 Fif2의 복소수신호로 변환할 수 있다.
구체적으로는, 출력신호의 샘플링 주파수 Fs2를 153.6[MHz], 요구된 출력신호의 주파수 설정간격 FD=200[KHz]으로 하고, 출력신호의 중심주파수 Fif2를 72.8[MHz]로 하고, K=L=1로 하면, 주파수 변환기(23)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(23a)의 위상차 데이터(φ)를, 위상차 데이터 (φ)=Fc/dF=Fc/FDxK/L=72.8[MHz]/200[KHz]=364로 하는 것으로, M=Fs2/FDxK/L= 153.6[MHz]/200[KHz]=768을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(23a)가 출력한 dF=FD/KxL=200[KHz]스텝의 주파수 설정간격으로 설정된, 주파수 Fc=72.8[MHz]의 복소로컬신호를 이용하여, 중심주파수 Fif1=0[Hz]의 베이스밴드신호를 정확하게 목적의 중심주파수 Fif2의 복소수신호로 변환할 수 있다.
(제4의 실시예)
이어서, 제1실시예의 수치제어 발진기를 이용한 디지털 다운 컨버터의 변형예에 있어서, 수치제어 발진기를 국부발진기로 하는 제1 및 제2주파수 변환기를 구비하고, 입력신호를, 2회의 주파수 변환에 의해서, 입력신호보다 낮은 주파수의 신호로 변환하여 출력하는 디지털 다운 컨버터의 구성에 관해서 설명한다.
도 5는 제1실시예의 수치제어 발진기를 이용한 디지털 다운 컨버터의 변형예의 구성을 나타내는 블록도이다. 도 5의 예에서 수치제어 발진기는 주파수 변환기(31)의 국부발진기(31a)로서 사용된다.
도 5를 참조하면, 디지털 다운 컨버터는, 우선 입력된 중심주파수 Fif1의 신호를, 제1 주파수 변환기(31)에 의해 주파수 변환하여 중심주파수 Fif2의 복소수신호를 얻는다.
이를 위해 제1 주파수변환기(31)는 제1 실시예의 수치제어 발진기를 이용한 국부발진기(31a)에서 생성된 주파수(Fc)의 복소로컬 신호들 각각과 상기 중심주파수 Fif 1를 제1 및 제2 승산기(31b 및 31c)에서 승산한다. 즉 제1 승산기(31b)에서는 상기 주파수(Fc)의 실수축 신호(C1(t)=cos(2πxFc1xt))와 상기 중심주파수 Fif1를 승산하고, 제2 승산기(31c)에서는 상기 주파수(Fc)의 실수축 신호보다 90도 위상이 진행한 허수축 신호(－S1(t)=－sin(2πxFc1xt))와 상기 중심주파수 Fif1를 승산한다.
이어서, 복소수신호의 샘플링 주파수 Fs1을 1/N배하여 샘플링 주파수 Fs2=Fs1/N으로 변환하는 실수축 데시메이터(32a)와 허수축 데시메이터(32b)를 구비한 데시메이터(32)에 의해 데시메이션을 행함과 동시에, 제2 주파수 변환기(33)에서 주파수 변환한다. 이를 위해 제2 주파수 변환기(33)는 제1실시예의 수치제어 발진기를 이용한 국부발진기(33a)에 의해 생성한 주파수(Fc2)의 복소로컬신호들 각각과 상기 데시메이터(32)의 출력신호를 연산한다. 즉, 상기 주파수(Fc2)의 실수축 신호(C2(t)=cos(2πxFc2xt)) 및 상기 주파수(Fc2)의 실수축 신호보다 90도 위상이 진행한 허수축 신호(－S2(t)=－sin(2πxFc2xt))와 상기 데시메이터(32)의 실수축 신호 및 허수축 신호를 도면에 예시된 바와 같이 다수의 승산기들(33b, 33c, 33d 및 33e)과 감산기(33f) 및 가산기(33g)에 의해 연산한다.
그리고, 실수축 필터(34a)와 허수축 필터(34b)를 구비한 롤 오프 필터(34)에 의해, 목적의 신호대역의 대역제한이 실시된 중심주파수 Fif3의 복소수신호(Ｉ, Q)를 출력한다.
상기 디지털 다운 컨버터에 있어서, 예를 들어 입력신호의 샘플링 주파수를 Fs1, 요구된 입력신호의 주파수 설정간격 FD가 제1 주파수 변환기(31)의 주파수 설정간격 FD1이상이고, FD가 FD1으로 나누어떨어지지 않는 경우의 동작에 관해서 설명한다. 이 경우, K1, K2, 및 L1을 임의의 정수로 하면, 제1 주파수 변환기(31)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(31a)의 위상차 데이터(φ1)를, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1/L1 로 한다. 그리고, M1=Fs1/FDxK1/L1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(31a)가 출력함과 동시에, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된, 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(33a)의 위상차 데이터 (φ2)를, 위상차 데이터 φ2=Fc2/FD2=Fc2/(FD mod FD1)xK2 로 한다. 그리고, M2=Fs2/(FD mod FD1)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(33a)가 출력함과 동시에, FD2=(FD mod FD1)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 제2 주파수 변환기(33)가, 중심주파수 Fif2의 신호를 중심주파수 Fif3의 복소수신호로 변환한다.
구체적으로는, 입력신호의 샘플링 주파수 Fs1을 98.304[MHz], 요구된 입력신호의 주파수 설정간격 FD=30[KHz]으로 하고, 입력신호의 중심주파수 Fif1을 13.742[MHz]으로 하고, K1=15, L1=8로 하면, 제1 주파수 변환기(31)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(31a)의 위상차 데이터(φ1)를, 위상차 데이터 φ1 =Fc1/FD1 =Fc1/FDxK1/L1 =13.728[MHz]/30[KHz]x15/8 =858로 하는 것으로, M1=Fs1/FDxK1/L1=98.304[MHz]/30[KHz]x15/8=6144를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(31a)가 출력한 FD1=FD/K1xL1=30[KHz]/15x8=16[KHz] 스텝의 주파수 설정간격으로 설정된, 주파수 Fc1=13.728[MHz]의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 정확하게 중심주파수 Fif2=14[Hz]의 복소수신호로 변환할 수 있다.
또한, 데시메이터(32)의 변환율 N=10, K2=7로 하면, 제1실시예의 수치제어 발진기를 이용한 국부발진기 33a의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/(FD mod FD1)xK2=14[KHz]/(30[KHz] mod 16[KHz])x7= 7로 하는 것으로, M2=Fs2/(FD mod FD1)xK2=9.8304[MHz]/(30[KHz] mod 16[KHz])x7로 계산되는 M2를 정수로 한 M2=4915를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(33a)가 출력함과 동시에, FD2=(FD mod FD1)/K2=(30[KHz] mod 16[KHz])/7=2[KHz]스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 제2 주파수 변환기(33)가, 중심주파수 Fif2의 신호를 정확하게 중심주파수 Fif3=0[Hz]의 복소수신호(제로IF신호)로 변환할 수 있다.
동일하게, 상기 디지털 다운 컨버터에 있어서, 예를 들어 요구된 입력신호의 주파수 설정간격 FD가 주파수 변환기 31의 주파수 설정간격 FD1미만이고, FD1이 FD로 나누어떨어지지 않는 경우, 주파수 변환기 31은, 제1실시예의 수치제어 발진기를 이용한 국부발진기 31a의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1/L1로 한다. 그리고, M1=Fs1/FDxK1/L1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(31a)가 출력함과 동시에, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된, 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(33a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/(FD1 mod FD)xK2로 한다. 그리고, M2=Fs2/(FD1 mod FD)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(33a)가 출력함과 동시에, FD2=(FD1 mod FD)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 제2 주파수 변환기(33)가, 중심주파수 Fif2의 신호를 중심주파수 Fif3의 복소수신호로 변환한다.
상기 디지털 다운 컨버터에 있어서, 예를 들어 요구된 입력신호의 주파수 설정간격 FD가 제1 주파수 변환기(31)의 주파수 설정간격 FD1이상이고 또한 FD가 FD1로 나누어떨어지는 경우, 혹은 FD가 FD1미만이고 또한 FD1이 FD로 나누어떨어지는 경우, 제1 주파수 변환기(31)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(31a)의 위상차 데이터 φ1를, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1/L1로 한다. 그리고, M1=Fs1/FDxK1/L1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(13a)가 출력함과 동시에, FD1=FD/K1xL1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된, 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(33a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2로 하는 것으로, M2=Fs2/FDxK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(33a)가 출력함과 동시에, FD2=FD/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 제2 주파수 변 환기(33)가, 중심주파수 Fif2의 신호를 중심주파수 Fif3의 복소수신호로 변환한다.
또한, 이상의 구성을 구비한 디지털 다운 컨버터는, 제1 주파수 변환기(31)의 주파수 설정간격 FD1의 배수가 입력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제1 주파수 변환기(31)만의 동작으로, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망의 주파수로 변환할 수 있다. 그러한 경우, 제2 주파수 변환기(33)에 의한 주파수 변환을 정지하여도 된다.
또한, 이상의 구성을 구비한 디지털 다운 컨버터의 각 변수의 설정값은, 상술한 설정예를 포함하고, 이하의 표 2 부터 표 5와 같은 값으로 할 수 있다. 이 때, 표 2 및 표 3은 Ｗ－CDMA시스템에서의 각 변수의 설정예를, 표 4는 IS－95Band(Class0)에서의 각 변수의 설정예를, 표 5는 IEEE 802.11a시스템에서의 각 변수의 설정예를 나타낸다.
또한, 표에 있어서 제2 주파수 변환기(33)측 변수의 기재가 없는 설정예는, 도 3을 이용하여 설명한 디지털 다운 컨버터의 구성으로 실현 가능한 설정예를 나타낸다. 이 경우, 각 변수는 대응하는 변수로 다시 읽혀지는 것으로 한다.
Figure 112003047385958-pat00009
Figure 112003047385958-pat00010
Figure 112003047385958-pat00011
Figure 112003047385958-pat00012
본 구성의 디지털 다운 컨버터에 있어서, 제1 주파수 변환기(31)의 주파수 설정간격 FD1이, 요구된 입력신호의 주파수 설정간격 FD이하의 스텝에서 설정가능한 경우, 제1 주파수 변환기(31)의 수치제어 발진기에 대한 주파수데이터(위상차 데이터)설정의 변경만으로, 각 주파수의 입력이 가능하게 되므로, 상기 디지털 다운 컨버터를 제어하는 제어부의 데이터설정시간이, 2개의 주파수 변환기의 양측에 데이터설정이 필요한 종래의 디지털 다운 컨버터에 비교하여 반감될 뿐만 아니라, 수치제어 발진기에 설정하는 주파수데이터의 연산이 간략화된다는 효과를 얻을 수 있다.
구체적으로는, 예를 들어 IF주파수의 하한이 180[MHz]이고 상한이 200[MHz], 이 사이를 200[KHz]스텝에서 주파수 설정하고자 하는 경우, 샘플링 주파수 Fs1=153.6[MHz]로 하면, 입력신호의 주파수 설정간격 dF=200[KHz]의 디지털 다운 컨버터에 있어서는, 주파수하한시의 위상차 데이터 φ를 φ=132로 하고, ＩF주파수를 200[KHz] 변경할 때마다 위상차 데이터 φ를 "＋1"하여, 주파수상한시에 있어서 위상차 데이터 φ를 φ=232로 할 수 있다.
(제5 실시예)
제1실시예의 수치제어 발진기는, 도6에 도시한 바와 같은 디지털 업 컨버터에 사 용할 수 도 있다. 도 6에 도시된 디지털 업 컨버터는, 출력신호의 중심주파수 Fif3가 요구된 출력신호의 주파수 설정간격 FD로 나누어떨어지지 않는 경우에, 제1주파수 변환기와, 수치제어 발진기를 국부발진기로 하는 제2주파수 변환기를 구비하고, 입력신호를, 2회의 주파수 변환에 의해서, 입력신호보다 높은 주파수의 신호로 변환함과 동시에, 샘플링 주파수 Fs에서 샘플링된 신호로서 출력한다.
도6은, 제1실시예의 수치제어 발진기를 이용한 디지털 업 컨버터의 변형예의 구성을 나타내는 블록도이고, 도 6을 참조하면 디지털 업 컨버터는, 우선 입력된 중심주파수 Fif1=0[Hz]의 복소수신호(베이스밴드신호Ｉ, Q)를, 실수축 필터(41a)와 허수축 필터(41b)를 구비한 롤 오프 필터(41)에 의해, 목적의 신호대역으로 대역제한한다.
그리고 제1 주파수 변환기(42)에서 롤 오프 필터(41)의 출력신호를 주파수 변환하여 중심주파수 Fif2의 복소수 신호를 얻는다. 이를 위해 제1 주파수 변환기(42)는 제1 실시예의 수치제어 발진기를 이용한 국부발진기(42a)에 의해 생성한 주파수(Fc1)의 복소 로컬신호들 각각과 상기 롤 오프 필터(41)의 출력신호를 연산한다. 즉, 상기 주파수(Fc1)의 실수축 신호(C1(t)=cos(2πxFc1xt)) 및 상기 주파수(Fc1)의 실수축 신호보다 90도 위상이 지연된 허수축 신호 (S1(t)=sin(2πxFc1xt)와 상기 롤 오프 필터(41)의 실수축 신호 및 허수축 신호를 도면에 예시된 바와 같이 다수의 승산기들(42b, 42c, 42d, 42e)과 감산기(42f) 및 가산기(43g)에 의해 연산하여 중심주파수 Fif2의 복소수 신호를 얻는다.
이어서, 복소수신호의 샘플링 주파수 Fs1을 N배하여 샘플링 주파수 Fs2=Fs1xN으로 변환하는 실수축 인터폴레이터(43a)와 허수축 인터폴레이터(43b)를 구비한 인터폴레이터(43)에 의해 인터폴레이션을 행함과 동시에, 인터폴레이터(43)의 출력신호를, 제2 주파수 변환기(44)에 의해 주파수 변환하여 목적의 중심주파수 Fif3의 실수신호를 출력한다.
이를 위해 제2 주파수변환기(44)는 제1 실시예의 수치제어 발진기를 이용한 국부발진기(44a)에서 생성된 주파수(Fc2)의 복소로컬 신호들 각각과 상기 인터폴레이터(43)의 출력신호를 제1 및 제2 승산기(44b 및 44c)에서 승산한다. 즉, 제1 승산기(44b)에서는 상기 주파수(Fc2)의 실수축 신호(C2(t)=cos(2πxFc2xt))와 상기 인터폴레이터(43)의 출력신호를 승산하고, 제2 승산기(44c)에서는 상기 주파수(Fc2)의 실수축 신호 보다 90도 위상이 지연된 허수축 신호 (S2(t)=sin(2πxFc2xt))와 상기 인터폴레이텨(43)의 출력신호를 승산한다. 그리고 감산기(44d)에서 제1 승산기(44b)의 출력값에서 제2 승산기(44c)의 출력값을 연산한 후 목적의 중심주파수 Fif 2의 실수신호를 출력한다.
상기 디지털 업 컨버터에 있어서, 요구된 출력신호의 주파수 설정간격 FD가 제2 주파수 변환기(44)의 주파수 설정간격 FD2이상이고 또한 FD가 FD2로 나누어떨어지지 않는 경우의 동작에 관해서 설명한다. 이 경우, K1, K2, 및 L2를 임의의 정수로 하면, 제1 주파수 변환기(42)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(42a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/(FD mod FD2)xK1로 한다. 그리고, M1=Fs2/(FD mod FD2)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(42a)가 출력함과 동시에, FD1=(FD mod FD2)/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(44a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2/L2로 한다. 그리고, M2=Fs2/FDxK2/L2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(44a)가 출력함과 동시에, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 제2 주파수 변환기(44)가, 중심주파수 Fif2의 신호를 중심주파수 Fif3의 복소수신호로 변환한다.
동일하게, 상기 디지털 업 컨버터에 있어서, 요구된 출력신호의 주파수 설정간격 FD가 제2 주파수 변환기(44)의 주파수 설정간격 FD2미만이고 또한 FD2가 FD로 나누어떨어지지 않는 경우의 동작에 관해서 설명한다. 이 경우, 제1 주파수 변환기(42)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(42a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/(FD2 mod FD)xK1로 한다. 그리고, M1=Fs2/(FD2 mod FD)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(42a)가 출력함과 동시에, FD1=(FD2 mod FD)/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(44a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2/L2로 한다. 그리고, M2=Fs2/FDxK2/L2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(44a)가 출력함과 동시에, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 제2 주파수 변환기(44)가, 중심주파수 Fif2의 신호를 중심주파수 Fif3의 복소수신호로 변환한다.
이어서, 상기 디지털 업 컨버터에 있어서, 요구된 출력신호의 주파수 설정간격 FD가 제2 주파수 변환기(44)의 주파수 설정간격 FD2이상이고 또한 FD가 FD2로 나누어떨어지는 경우, 혹은 FD가 FD2미만이고 또한 FD2가 FD로 나누어떨어지는 경 우의 동작에 관해서 설명한다. 이 경우, 제1 주파수 변환기(42)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(42a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1로 한다. 그리고, M1=Fs2/FDxK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(42a)가 출력함과 동시에, FD1=FD/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif1의 신호를 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(44a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2/L2로 한다. 그리고, M2=Fs2/FDxK2/L2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(44a)가 출력함과 동시에, FD2=FD/K2xL2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 제2 주파수 변환기(44)가, 중심주파수 Fif2의 신호를 중심주파수 Fif3의 복소수신호로 변환한다.
또한, 이상의 구성을 구비한 디지털 업 컨버터는, 제2 주파수 변환기(44)의 주파수 설정간격 FD2의 배수가 출력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제2 주파수 변환기(44)만의 동작으로, 디지털 업 컨버터의 출력신호의 주파수 설정간격을 FD로 할 수 있다. 그러한 경우, 제1 주파수 변환기(42)에 의한 주파수 변환을 정지해도 된다.
또한, 본구성의 디지털 업 컨버터에 있어서, 제2 주파수 변환기(44)의 주파 수 설정간격 FD2가, 요구된 출력신호의 주파수 설정간격 FD이하의 스텝에서 설정가능한 경우, 제2 주파수 변환기(44)의 수치제어 발진기에 대한 주파수데이터(위상차 데이터)설정의 변경만으로, 각 주파수의 입력이 가능하게 되므로, 상기 디지털 다운 컨버터를 제어하는 제어부의 데이터설정시간이, 2개의 주파수 변환기의 양방에 데이터설정이 필요한 종래의 디지털 다운 컨버터에 비교하여 반감될 뿐만 아니라, 수치제어 발진기에 설정하는 주파수데이터의 연산이 간략화된다는 효과를 얻을 수 있다.
(제6의 실시예)
이어서, 제1실시예의 수치제어 발진기를 이용한 수신기에 관해서 설명한다.
도7은, 제1실시예의 수치제어 발진기를 이용한 수신기의 구성을 나타내는 블록도이고, 수신기는, 제1실시예의 수치제어 발진기(51a)를 DAC(Digital to Analog Converter)(51b)에 의해 아날로그화하고, 상기 신호를 PLL회로(51c)의 레퍼런스로 하는 국부발진기(51)를 구비하고 있고, 국부발진기(51)가 출력하는 주파수 Fcp의 아날로그로컬신호(실수축신호"C(t)=cos(2πxFcpxt)")에 의해 주파수 변환하는 믹서(52)를 이용하여, 우선 입력된 중심주파수 Frf의 수신신호(실수신호)를, 중심주파수 Fifa의 아날로그 중간주파수신호로 변환한다.
또한, 여기에서, 국부발진기(51)는, PLL회로(51c)의 체배비를 P, 수치제어 발진기(51a)의 출력주파수 Fc1로 하면, 아날로그로컬신호의 주파수 Fcp를, Fcp =Frf－Fifa =Fc1xP로 하는 신호를 출력한다. 따라서, 아날로그로컬신호의 주파수설 정스텝 FDP(믹서(52)의 주파수 설정간격)도, 수치제어 발진기(51a)의 주파수설정스텝 FD를 P배한 것으로 된다.
또한, 해당 아날로그 중간주파수신호의 주파수대역을 통과주파수대역으로 하는 밴드패스필터(53)에 의해, 아날로그 중간주파수신호를 추출하여, ADC(Analog to Digital Converter)(54)로 입력한다.
ADC(54)에서는, 입력된 아날로그 중간주파수신호를 양자화하고, 「서브나이키스트 샘플링」된 중심주파수 Fif2의 디지털중간주파수신호를 생성한다.
그리고, ADC(54)의 출력을, 도 3을 이용하여 설명한 디지털 다운 컨버터(11)를 이용하여 복조기(55)가 요구하는 입력신호의 주파수의 복소수신호(Ｉ, Q)로 변환하여, 복조기(55)로 입력한다.
복조기(55)에서는, 디지털 다운 컨버터(11)이 출력하는 신호를 복조하여 수신데이터를 추출한다.
상기 수신기에 있어서, 예를 들어 요구된 수신신호의 주파수 설정간격 FD가 믹서(52)의 주파수 설정간격 FDP이상이고, FD가 FDP로 나누어떨어지지 않는 경우의 동작에 관해서 설명한다. 이 경우, K1, K2, 및 L1을 임의의 정수로 하면, 믹서(52)는, 샘플링 주파수 Fs로 동작하는 제1실시예의 수치제어 발진기를 이용한, 수치제어 발진기(51a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1/L1로 한다. 그리고, M1=Fs/FDxK1/L1xP로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(51)가 출력함과 동시에, FDP=FD/K1xL1로 계산되는 FDP스텝의 주파수 설정간격으로 설정된, 주파수 Fcp 의 아날로그로컬신호를 이용하여, 중심주파수 Frf의 신호를 중심주파수 Fifa의 아날로그 중간주파수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(12a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/(FD mod FDP)xK2로 한다. 그리고, 중심주파수 Fifa의 아날로그 중간주파수신호를 ADC(54)에서「서브나이키스트 샘플링(Sub Nyquist Sampling)」한 중심주파수 Fif2로 샘플링 주파수 Fs1의 신호를, 주파수 변환기(12)가, M2=Fs1/(FD mod FDP)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(12a)가 출력함과 동시에, FD2=(FD mod FDP)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 복조기(55)가 요구하는 입력신호의 주파수로 변환한다.
동일하게, 상기 수신기에 있어서, 예를 들어 요구된 수신신호의 주파수 설정간격 FD가 믹서(52)의 주파수 설정간격 FDP미만이고, FDP가 FD로 나누어떨어지지 않는 경우, 믹서(52)는, 샘플링 주파수 Fs에서 동작하는 제1실시예의 수치제어 발진기를 이용한, 수치제어 발진기(51a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1/L1로 한다. 그리고, M1=Fs/FDxK1/L1xP로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(51)가 출력함과 동시에, FDP=FD/K1xL1로 계산되는 FDP스텝의 주파수 설정간격으로 설정된, 주파수 Fcp의 아날로그로컬신호를 이용하여, 중심주파수 Frf의 신호를 중심주파수 Fifa의 아날로그 중간주파수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(12a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/(FDP mod FD)xK2로 한다. 그리고, 중심주파수 Fifa의 아날로그 중간주파수신호를 ADC54에서 「서브나이키스트 샘플링(Sub Nyquist Sampling)」한 중심주파수 Fif2로 샘플링 주파수 Fs1의 신호를, 주파수 변환기(12)가, M2=Fs1/(FDP mod FD)xK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(12a)가 출력함과 동시에, FD2=(FDP mod FD)/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 복조기(55)가 요구하는 입력신호의 주파수로 변환한다.
상기 디지털 다운 컨버터에 있어서, 예를 들어 요구된 수신신호의 주파수 설정간격 FD가 믹서(52)의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지는 경우, 혹은 FD가 FDP미만이고 또한 FDP가 FD로 나누어떨어지는 경우, 믹서(52)는, 샘플링 주파수 Fs에서 동작하는 제1실시예의 수치제어 발진기를 이용한 수치제어 발진기 51의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1/L1로 한다.그리고, M1=Fs/FDxK1/L1xP로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(51)가 출력함과 동시에, FDP=FD/K1xL1으로 계산되는 FDP스텝의 주파수 설정간격으로 설정된, 주파수 Fcp의 아날로그로컬신호를 이용하여, 중심주파수 Frf의 신호를 중심주파수 Fifa의 아날로그 중간주파수신호로 변환한다.
또한, 제1실시예의 수치제어 발진기를 이용한 국부발진기(12a)의 위상차 데 이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2로 한다. 그리고, 중심주파수 Fifa의 아날로그 중간주파수신호를 ADC(54)에서 「서브나이키스트 샘플링」한 중심주파수 Fif2로 샘플링 주파수 Fs1의 신호를, 주파수 변환기(12)가, M2=Fs1/FDxK2로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(12a)가 출력함과 동시에, FD2=FD/K2로 계산되는 FD2스텝의 주파수 설정간격으로 설정된, 주파수 Fc2의 복소로컬신호를 이용하여, 복조기(55)가 요구하는 입력신호의 주파수로 변환한다.
또한, 이상의 구성을 구비한 수신기는, 믹서(52)의 주파수 설정간격 FDP의 배수가 수신신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 믹서(52)만의 동작으로, 주파수 설정간격 FD로 입력되는 수신기의 수신신호를, 복조기(55)가 요구하는 입력신호의 주파수로 변환할 수 있다. 그러한 경우, 주파수 변환기(12)에 의한 주파수 변환을 정지해도 된다.
또한, 이상의 구성을 구비한 수신기의 각 변수의 설정값은, 이하의 표 6 내지 표 9와 같은 값으로 할 수 있다. 또한, 표 6 및 표 7은 W－CDMA시스템에서의 각 변수의 설정예를, 표 8은 IS－95Band(Class0)에서의 각 변수의 설정예를, 표 9는 IEEE802.11a시스템에서의 각 변수의 설정예를 제시한다.
Figure 112003047385958-pat00013
Figure 112003047385958-pat00014
Figure 112003047385958-pat00015
Figure 112003047385958-pat00016
본구성의 수신기에 있어서도, 믹서(52)의 주파수 설정간격 FDP가, 요구된 수신신호의 주파수 설정간격 FD이하의 스텝에서 설정가능한 경우, 국부발진기(51)의 수치제어 발진기에 대한 주파수데이터(위상차 데이터)설정의 변경만으로, 각 주파수의 입력이 가능하게 되므로, 상기 수신기를 제어하는 제어부의 데이터설정시간이, 종래의 수신기에 비교하여 삭감될 뿐만 아니라, 수치제어 발진기에 설정하는 주파수데이터의 연산이 간략화된다는 효과를 얻을 수 있다.
(제7의 실시예)
또한, 도 8은, 제1실시예의 수치제어 발진기를 이용한 수신기의 구성을 나타내는 블록도로, 도 7에 도시한 수신기의 믹서(52) 대신에, 직교복조기(82)를 사용하여 수신신호가 아날로그신호의 상태에서 직교복조되는 경우의 구성예이다
도 8에 있어서, 수신기는, 제1실시예의 수치제어 발진기(81a)를 DAC(Digital to Analog Converter)(81b)에 의해 아날로그화하고, 이 신호를 PLL회로(81c)의 레퍼런스로 하는 국부발진기(81)를 구비하고 있어, 국부발진기(81)가 출력하는 주파수 Fcp의 아날로그로컬신호(실수축신호"C1(t)=cos(2πxFcpxt)"와, 실수축신호보다 90도 위상이 진행한 허수축신호"－S1(t)=sin(2πxFcpxt)")를 이용하여, 실수축 믹서(82a)와 허수축 믹서(82b)를 구비한 직교복조기(82)가, 우선 입력된 중심주파수 Frf의 수신신호(실수신호)를, 중심주파수 Fifa의 아날로그중간주파복소수신호로 변환한다.
또한, 여기에서, 국부발진기(81)는, PLL회로(81c)의 체배비를 P, 수치제어 발진기(81a)가 출력주파수 Fc1로 하면, 아날로그로컬신호의 주파수 Fcp를, Fcp =Frf－Fifa =Fc1xP로 하는 신호를 출력한다. 따라서, 아날로그로컬신호의 주파수설정스텝 FDP(직교복조기(82)의 주파수 설정간격)도, 수치제어 발진기(81a)의 주파수설정스텝 FD을 P배한 것이 된다.
또한, 해당 아날로그중간주파복소수신호의 주파수대역을 통과주파수대역으로 하는 실수축 밴드패스필터(83a)와 허수축 밴드패스필터(83b)를 구비한 밴드패스필터(83)에 의해, 아날로그중간주파복소수신호를 추출하여, 실수축용 ADC(84a)와 허 수축용 ADC(84b)를 구비한 ADC(Analog to Digital Converter)(84)로 입력한다.
ADC(84)에서는, 입력된 아날로그중간주파복소수신호를 양자화하고, 중심주파수 Fif2의 디지털중간주파수신호를 생성한다.
그러면 주파수 변환기(85)는 ADC(84)에서 출력된 중심주파수 Fif 2의 디지털 중간주파수 신호를 주파수 변환한다. 이를 위해 주파수 변환기(85)는 제1실시예의 수치제어 발진기를 이용한 국부발진기(85a)에 의해 생성한 주파수 Fc2의 복소로컬신호들 각각과 상기 ADC(84)의 출력신호를 연산한다. 즉, 상기 주파수(Fc2)의 실수축 신호(C2(t)=cos(2πxFc2xt))와 및 상기 주파수(Fc2)의 실수축 신호보다 90도 위상이 진행한 허수축 신호(－S2(t)=－sin(2πxFc2xt))와 상기 ADC(84)의 실수축 신호 및 허수축 신호를 도면에 예시된 바와 같이 다수의 승산기들(85b,85c, 85d 및 85e)과 감산기(85f) 및 가산기(85g)에 의해 연산한다.
이어서, 복소수신호의 샘플링 주파수 Fs1을 1/N배하여 샘플링 주파수 Fs2=Fs1/N으로 변환하는 실수축 데시메이터(86a)와 허수축 데시메이터(86b)를 구비한 데시메이터(86)에 의해 데시메이션을 행함과 동시에, 실수축 필터(87a)와 허수축 필터(87b)를 구비한 롤 오프 필터(87)에 의해, 목적의 신호대역의 대역제한이 실시된 복조기(55)가 요구하는 입력신호의 주파수의 복소수신호(Ｉ, Q)로 변환하여, 복조기(55)로 입력한다.
또한, 상기 수신기에 있어서, 수치제어 발진기(81a)와, 국부발진기(81)과, 국부발진기(85a)와, 주파수 변환기(85)는, 요구된 수신신호의 주파수 설정간격 FD와 직교복조기(82)의 주파수 설정간격 FDP과의 관계에 근거하여, 도7을 이용하여 설명한 수신기에 구비된 수치제어 발진기(51a)와, 국부발진기(51)과, 국부발진기(12a)와, 주파수 변환기(12)와 동일한 동작을 행한다.
또한, 이상의 구성을 구비한 수신기도, 직교복조기(82)의 주파수 설정간격 FDP의 배수가 입력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 직교복조기(82)만의 동작으로, 주파수 설정간격 FD로 입력되는 수신기의 수신신호를, 복조기가 요구하는 입력신호의 주파수로 변환할 수 있다. 그러한 경우, 주파수 변환기(85)에 의한 주파수 변환을 정지해도 된다.
또한, 이상의 구성을 구비한 수신기의 각 변수의 설정값은, 이하의 표 10에서 표 13과 같은 값으로 할 수 있다. 이 때, 표 10 및 표 11은 Ｗ－CDMA시스템에서의 각 변수의 설정예를, 표 12는 IS－95Band(Class0)에서의 각 변수의 설정예를, 표 13은 IEEE802.11a시스템에서의 각 변수의 설정예를 나타낸다.
Figure 112003047385958-pat00017
Figure 112003047385958-pat00018
Figure 112003047385958-pat00019
Figure 112003047385958-pat00020
또한, 본구성의 수신기에 있어서도, 직교복조기(82)의 주파수 설정간격 FDP가, 요구된 수신신호의 주파수 설정간격 FD이하의 스텝에서 설정가능한 경우, 국부발진기(81)의 수치제어 발진기에 대한 주파수데이터(위상차 데이터)설정의 변경만으로, 각 주파수의 입력이 가능하게 되므로, 상기 수신기를 제어하는 제어부의 데이터설정시간이, 종래의 수신기에 비교하여 삭감될 뿐만 아니라, 수치제어 발진기에 설정하는 주파수데이터의 연산이 간략화된다는 효과를 얻을 수 있다.
또한, 본구성의 수신기에서는, 아날로그중간주파복소수신호의 중심주파수 Fifa를 낮게 설정할 수 있으므로, 후단의 주파수 변환기(85)를 구성하는 제1실시예의 수치제어 발진기를 이용한 국부발진기(85a)에 필요한 위상진폭 데이터의 수를 비교적 적게 할 수 있다는 효과가 있다.
(제8의 실시예)
또한, 제1실시예의 수치제어 발진기는, 도9에 도시한 바와 같은 송신기에 사용할 수 도 있다.
도9는, 제1실시예의 수치제어 발진기를 이용한 송신기의 구성을 나타내는 블록도로, 송신기는, 우선, 송신기에서 송신하는 송신데이터에 의해 반송파를 변조하는 변조기(61)가 출력하는 복소수신호(베이스밴드신호Ｉ, Q)를, 실수축 필터(62a)와 허수축 필터(62b)를 구비한 롤 오프 필터(62)에 의해, 목적의 신호대역으로 대역제한한다.
또한, 롤 오프 필터(62)의 출력신호를 주파수 변환기(63)에 의해 주파수 변환한다. 이를 위해 주파수 변환기(63)는 제1실시예의 수치제어 발진기를 이용한 국부발진기(63a)에 의해 생성한 주파수 Fc1=Fif2의 복소로컬신호들 각각과 롤 오프 필터(62)의 출력신호를 연산한다. 즉, 상기 주파수(Fc1=Fif2)의 실수축신호 (C1(t)=cos(2πxFc1xt)) 및 상기 주파수(Fc1=Fif2)의 실수축신호보다 90도 위상이 지연된 허수축신호 (S1(t)=sin(2πxFc1xt))와 상기 롤 오프 필터(62)의 실수축 및 허수축 신호를 도면에 예시된 바와 같이 다수의 승산기들(63b, 63c, 63d 및 63e)와 감산기(63f) 및 가산기(63g)에 의해 연산하여 중심주파수 Fif2의 복소수신호를 얻는다.
주파수 변환기(63)에서 출력된 복소수 신호는 인터폴레이션 밴드 패스 필터(68)로 입력되어 복소수신호의 샘플링 주파수를 N배로 하는 실수축 인터폴레이터(64a)와 허수축 인터폴레이터(64b)에 의해 인터폴레이션된 후 복소의 밴드패스필터 처리가 행해진다. 이를 위해 밴드패스필터(68)는 주파수 변환기(63)로부터 입력된 신호의 샘플링 주파수 Fs1을 실수축 인터폴레이터(64a) 및 허수축 인터폴레이터(64b)에서 Fs2=Fs1xN로 변환한다. 또한, 로우패스필터(65)의 필터계수에, 제1 실시예의 수치제어 발진기(70a)의 출력(예컨대, 실수축신호 (C2(t)=cos(2πxFc2xt)) 및 실수축신호보다 90도 위상이 지연된 허수축신호(S2(t)=sin(2πxFc2xt)))을 승산기들(66a, 66b)에 의해 승산하여 생성하는 밴드패스필터의 밴드패스실수축 필터(67a)와 밴드패스허수축 필터(67b), 및 감산기(67c), 가산기(67d)를 구비한다.
또한, 인터폴레이션 밴드패스필터(68)의 출력은 실수축용 DAC(Digital to Analog Converter)(69a)와 허수축용 DAC(Digital to Analog Converter)(69b)에 의해 중심주파수 Fif2의 디지털신호로부터 중심주파수 Fifa의 아날로그 중간주파수신호로 변환된다.
그리고, 직교변조기(71)는 국부발진기(70)의 신호를 받아 실수축용 DAC(69a)와 허수축용 DAC(69b)의 신호를 주파수 변환하여 목적의 중심주파수 Frf의 송신신호(실수신호)를 출력한다. 이를 위해 직교변조기(71)는 제1실시예의 수치제어 발진 기(70a)를 DAC(70b)에 의해 아날로그화한 신호를 PLL회로(70c)의 레퍼런스로 하는 국부발진기(70)가 출력하는 주파수 Fcp의 복소아날로그로컬신호들 각각과 실수축용 DAC(69a) 및 허수축용 DAC(69b)의 신호를 제1 및 제2 승산기(71a 및 71b)에서 승산한다. 즉, 제1 승산기(71a)에서는 국부발진기(70)가 출력하는 주파수 Fcp의 실수축 신호(C3(t)=cos(2πxFcpxt))와 실수축용 DAC(69a)의 신호를 승산하고, 제2 승산기(71b)에서는 국부발진기(70)가 출력하는 주파수 Fcp의 실수축 신호보다 90도 위상이 지연된 허수축 신호(S3(t)=sin(2πxFcpxt))와 허수축용 DAC(69b)의 신호를 승산한다. 그리고 감산기(71c)에서 제1 승산기(71a)의 출력값에서 제2 승산기(71b)의 출력값을 연산한 후 목적의 중심주파수 Frf의 송신신호(실수신호)를 출력한다.
또한, 여기에서, 국부발진기(70)는, PLL회로 70c의 체배비를 P, 수치제어 발진기(70a)의 출력주파수 Fc2로 하면, 아날로그로컬신호의 주파수 Fcp를, Fcp =Frf－Fifa =Fc2xP로 하는 신호를 출력한다. 따라서, 아날로그로컬신호의 주파수설정스텝 FDP(직교변조기(71)의 주파수 설정간격)도, 수치제어 발진기(70a)의 주파수설정스텝 FD을 P배한 것이 된다.
또한, 상기 송신기에 있어서, 요구된 송신신호의 주파수 설정간격 FD가 직교변조기(71)의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지지 않는 경우의 동작에 관해서 설명한다. 이 경우, K1, K2, 및 L2를 임의의 정수로 하면, 주파수 변환기(63)은, 제1실시예의 수치제어 발진기를 이용한 국부발진기(63a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/(FD mod FDP)xK1로 한다. 그리고, 변조기(61)가 출력하는 샘플링 주파수 Fs1의 복소수신호(베이스밴드신호Ｉ, Q)를, M1=Fs1/(FD mod FDP)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(63a)가 출력함과 동시에, FD1=(FD mod FDP)/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된, 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 샘플링 주파수 Fs로 동작하는 제1 실시예의 수치제어 발진기를 이용한, 수치제어 발진기(70a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2/L2로 한다. 그리고, 중심주파수 Fif2의 디지털중간주파수신호를 실수측 및 허수측용 DAC들(69a 및 69b)에서 아날로그화한 중심주파수 Fifa의 아날로그 중간주파수신호를, 직교변조기(71)가, M2=Fs/FDxK2/L2xP로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(70)가 출력함과 동시에, FDP=FD/K2xL2로 계산되는 FDP스텝의 주파수 설정간격으로 설정된, 주파수 Fcp의 아날로그로컬신호를 이용하여, 목적의 중심주파수 Frf의 송신신호(실수신호)로 변환한다.
동일하게, 상기 송신기에 있어서, 요구된 송신신호의 주파수 설정간격 FD가 직교변조기(71)의 주파수 설정간격 FDP미만이고 또한 FDP가 FD로 나누어떨어지지 않는 경우의 동작에 관해서 설명한다. 이 경우, 주파수 변환기(63)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(63a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/(FDP mod FD)xK1로 한다. 그리고, 변조기(61)가 출력하는 샘플링 주파수 Fs1의 복소수신호(베이스밴드신호Ｉ, Q)를, M1=Fs1/(FDP mod FD)xK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누 산하는 국부발진기(63a)가 출력함과 동시에, FD1=(FDP mod FD)/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된, 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 샘플링 주파수 Fs로 동작하는 제1실시예의 수치제어 발진기를 이용한, 수치제어 발진기(70a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2/L2로 한다. 그리고, 중심주파수 Fif2의 디지털중간주파수신호를 실수측 및 허수측용 DAC들(69a 및 69b)에서 아날로그화한 중심주파수 Fifa의 아날로그 중간주파수신호를, 직교변조기(71)가, M2=Fs/FDxK2/L2xP로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(70)가 출력함과 동시에, FDP=FD/K2xL2로 계산되는 FDP스텝의 주파수 설정간격으로 설정된, 주파수 Fcp의 아날로그로컬신호를 이용하여, 목적의 중심주파수 Frf의 송신신호(실수신호)로 변환한다.
또한, 상기 송신기에 있어서, 요구된 송신신호의 주파수 설정간격 FD가 직교변조기(71)의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지는 경우, 혹은 FD가 FDP미만이고 또한 FDP가 FD로 나누어떨어지는 경우의 동작에 관해서 설명한다. 이 경우, 주파수 변환기(63)는, 제1실시예의 수치제어 발진기를 이용한 국부발진기(63a)의 위상차 데이터 φ1을, 위상차 데이터 φ1=Fc1/FD1=Fc1/FDxK1로 한다. 그리고, 변조기(61)가 출력하는 샘플링 주파수 Fs1의 복소수신호(베이스밴드신호Ｉ, Q)를 , M1=Fs1/FDxK1로 계산되는 M1중에서 정수인 M1을 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(63a)가 출력함과 동시에, FD1=FD/K1로 계산되는 FD1스텝의 주파수 설정간격으로 설정된, 주파수 Fc1의 복소로컬신호를 이용하여, 중심주파수 Fif2의 복소수신호로 변환한다.
또한, 샘플링 주파수 Fs로 동작하는 제1실시예의 수치제어 발진기를 이용한, 수치제어 발진기(70a)의 위상차 데이터 φ2를, 위상차 데이터 φ2=Fc2/FD2=Fc2/FDxK2/L2로 한다. 그리고, 중심주파수 Fif2의 디지털중간주파수신호를 실수측 및 허수측용 DAC들(69a 및 69b)에서 아날로그화한 중심주파수 Fifa의 아날로그 중간주파수신호를, 직교변조기(71)가, M2=Fs/FDxK2/L2xP로 계산되는 M2중에서 정수인 M2를 모듈러스로 하여 위상데이터를 모듈로 연산에 의해 누산하는 국부발진기(70)가 출력함과 동시에, FDP=FD/K2xL2로 계산되는 FDP스텝의 주파수 설정간격으로 설정된, 주파수 Fcp의 아날로그로컬신호를 이용하여, 목적의 중심주파수 Frf의 송신신호(실수신호)로 변환한다.
또한, 이상의 구성을 구비한 송신기는, 직교변조기(71)의 주파수 설정간격 FDP의 배수가 송신신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 직교변조기(71)의 동작으로, 송신신호를, 목적의 중심주파수 Frf의 송신신호(실수신호)로 변환할 수 있다. 그러한 경우, 주파수 변환기(63)에 의한 주파수 변환을 정지하여도 된다.
또한, 본구성의 송신기에 있어서도, 직교변조기(71)의 주파수 설정간격 FDP가, 요구된 송신신호의 주파수 설정간격 FD이하의 스텝에서 설정가능한 경우, 국부발진기(70)의 수치제어 발진기에 대한 주파수데이터(위상차 데이터)설정의 변경만으로, 각 주파수의 출력이 가능하게 되므로, 상기 송신기를 제어하는 제어부의 데 이터설정시간이, 종래의 송신기에 비교하여 삭감될 뿐만 아니라, 수치제어 발진기에 설정하는 주파수데이터의 연산이 간략화된다는 효과를 얻을 수 있다.
이상 설명한 바와 같이, 제1실시예의 수치제어 발진기는, 출력할 신호의 샘플링 주파수를 Fs, 요구된 출력신호의 주파수 설정간격의 상한값을 FD로 하고, K 및 L을 임의의 정수로 한 경우, M=Fs/FDxK/L로 계산되는 M중에서 정수인 M을 이용하고, 위상연산기(도 1의 '1b')에 있어서, 입력된 위상차 데이터와 위상레지스터(도 1의 '1a')가 출력하는 위상데이터와의 M을 계수로 하는 모듈로 연산을 행하여 위상데이터를 생성하고, M개의 진폭 데이터로 이루어진 위상진폭 변환테이블을 기억하는 ROM(도 1의 '2')의 데이터단자로부터 위상데이터에 대응한 진폭 데이터를 출력함으로써, dF=FD/KxL로 계산되는 dF를 출력신호의 주파수 설정간격으로 하는 저스퓨리어스의 수치제어 발진기를 실현할 수 있다.
따라서, 출력할 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를, 종래보다 적은 M개의 저용량의 진폭 데이터만에 의해 실현하는 것으로, 수치제어 발진기의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
동일하게, 제1실시예의 수치제어 발진기를 이용하여, 제2 내지 제8실시예에 나타낸 바와 같은 디지털 다운 컨버터나 디지털 업 컨버터, 복조기를 구비한 수신기나 변조기를 구비한 송신기를 실현하면, 종래보다 소비전력과 비용을 저감한 디지털 다운 컨버터나 디지털 업 컨버터, 수신기나 송신기를 실현할 수 있다는 효과를 얻을 수 있다.
이상과 같이, 청구항 1에 기재된 수치제어 발진기에 의하면, 요구된 출력신호의 주파수 설정간격의 상한값을 FD로 하고, K 및 L을 임의의 정수로 한 경우, 위상누산기에 의해서, 위상차 데이터를 M(단, M=Fs/FDxK/L로 계산되는 M중에서 정수인 M)을 계수로 하는 모듈로 연산을 이용한 누산에 의해 위상데이터를 생성하여, 위상진폭 변환테이블의 어드레스로서 입력하는 것으로, 위상진폭 변환테이블의 출력으로서, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격으로 설정된 신호를 얻을 수 있다.
따라서, 출력할 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를, 종래보다 적은 M개의 저용량의 진폭 데이터만에 의해 실현하는 것으로, 수치제어 발진기의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 2에 기재된 디지털 다운 컨버터에 의하면, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 국부발진기로 하여 발생한 주파수신호를 이용하여, 주파수 변환기가 입력신호를 주파수 변환하는 것으로, 입력신호의 주파수 설정간격 FD가 주파수 변환기의 주파수 설정간격 dF이상이고 또한 FD가 dF로 나누어떨어지는 경우에는, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망의 주파수로 변환할 수 있다.
따라서, M=Fs/FDxK/L로 계산되는 종래보다 적은 M개의 저용량의 진폭 데이터 만에 의해 실현함과 동시에 출력할 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 이용하여, 요구된 주파수 설정간격의 신호를 허용주파수편차이내의 희망의 주파수로 변환할 수 있는 디지털 다운 컨버터의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 3에서 청구항 5에 기재된 디지털 다운 컨버터에 의하면, 주파수를 변환하기 위해서 준비된 2개의 주파수 변환기중, 일측을 M1개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하고, 다른 일측을 M2개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하는 것으로, 각각, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FD1이상이고 또한 FD가 FD1로 나누어떨어지지 않는 경우, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FD1미만이고 또한 FD1이 FD로 나누어떨어지지 않는 경우, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FD1이상이고 또한 FD가 FD1로 나누어떨어지는 경우, 혹은 FD가 FD1미만이고 또한 FD1이 FD로 나누어떨어지는 경우에 대응할 수 있는 디지털 다운 컨버터를 실현할 수 있다.
따라서, 종래보다 적은 M1개, 및 M2개의 저용량의 진폭 데이터만에 의해 실현함과 동시에 출력할 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 2개의 저스퓨리어스의 수치제어 발진기를 이용하여, 요구된 주파수 설정간격의 신 호를 허용주파수편차이내의 희망의 주파수로 변환할 수 있는 디지털 다운 컨버터의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 6에 기재된 디지털 다운 컨버터에 의하면, 제1주파수 변환기의 주파수 설정간격 FD1의 배수가 입력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제1주파수 변환기의 동작만으로, 주파수 설정간격 FD로 입력되는 디지털 다운 컨버터의 입력신호를, 허용주파수편차이내의 희망의 주파수로 변환할 수 있다.
따라서, 요구된 주파수 설정간격의 신호를 허용주파수편차이내의 희망의 주파수로 변환할 수 있는 디지털 다운 컨버터의 소비전력을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 7에 기재된 디지털 업 컨버터에 의하면, dF=FD/KxL로 계산되는 dF스텝의 주파수 설정간격을 가진 청구항 1에 기재된 수치제어 발진기를 국부발진기로 하여 발생한 주파수신호를 이용하여, 주파수 변환기가 입력신호를 주파수 변환하는 것으로, 출력신호의 주파수 설정간격 FD가 주파수 변환기의 주파수 설정간격 dF이상이고 또한 FD가 dF로 나누어떨어지는 경우에는, 디지털 업 컨버터가 출력신호의 주파수 설정간격을 FD로 할 수 있다.
따라서, M=Fs/FDxK/L로 계산되는 종래보다 적은 M개의 저용량의 진폭 데이터만에 의해 실현함과 동시에 출력하는 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 이용하여, 요구된 주파수 설정간격의 신호를 출력할 수 있는 디지털 업 컨버터의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 8에서 청구항 10에 기재된 디지털 업 컨버터에 의하면, 주파수를 변환하기 위해서 준비된 2개의 주파수 변환기중, 일측을 M1개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하고, 다른 일측을 M2개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하는 것으로, 각각, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FD2이상이고 또한 FD가 FD2로 나누어떨어지지 않는 경우, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FD2미만이고 또한 FD2가 FD로 나누어떨어지지 않는 경우, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FD2이상이고 또한 FD가 FD2로 나누어떨어지는 경우, 혹은 FD가 FD2미만이고 또한 FD2가 FD로 나누어떨어지는 경우에 대응할 수 있는 디지털 업 컨버터를 실현할 수 있다.
따라서, 종래보다 적은 M1개, 및 M2개의 저용량의 진폭 데이터만에 의해 실현함과 동시에 출력할 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 2개의 저스퓨리어스의 수치제어 발진기를 이용하여, 요구된 주파수 설정간격의 신호를 출력할 수 있는 디지털 업 컨버터의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 11에 기재된 디지털 업 컨버터에 의하면, 제2주파수 변환기의 주파수 설정간격 FD2의 배수가 출력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제2주파수 변환기의 동작만으로, 디지털 업 컨버터의 출력신호의 주파수 설정간격을 FD로 할 수 있다.
따라서, 요구된 주파수 설정간격의 신호를 출력할 수 있는 디지털 업 컨버터의 소비전력을 저감할 수 있다는 효과를 얻을 수 있다.
한편, 청구항 12부터 청구항 14에 기재된 수신기에 의하면, 복조기가 요구하는 입력신호의 주파수에 수신신호의 주파수를 맞추기 위해서 준비된 2개의 주파수 변환기중, 일측을 M1개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하고, 다른 일측을 M2개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하는 것으로, 각각, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지지 않는 경우, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FDP미만이고 또한 FDP가 FD로 나누어떨어지지 않는 경우, 입력신호의 주파수 설정간격 FD가 제1주파수 변환기의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지는 경우, 혹은 FD가 FDP미만이고 또한 FDP가 FD로 나누어떨어지는 경우에 대응할 수 있는 수신기를 실현할 수 있다.
따라서 종래보다 적은 M1개, 및 M2개의 저용량의 진폭 데이터만에 의해 실현함과 동시에 출력하는 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 2개의 저스퓨리어스의 수치제어 발진기를 이용하여, 주파수 설정간격 FD로 입력되 는 수신기의 수신신호의 주파수를 복조기의 요구하는 입력신호의 주파수에 정확하게 맞출 수 있는 수신기의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 15에 기재된 수신기에 의하면, 제1주파수 변환기의 주파수 설정간격 FD1의 배수가 입력신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제1주파수 변환기의 동작만으로, 주파수 설정간격 FD로 입력되는 수신기의 수신신호의 주파수를 복조기가 요구하는 입력신호의 주파수에 정확하게 맞출 수 있다.
따라서, 주파수 설정간격 FD로 입력되는 수신기의 수신신호의 주파수를 복조기가 요구하는 입력신호의 주파수에 정확하게 맞출 수 있는 수신기의 소비전력을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 16에서 청구항 18에 기재된 송신기에 의하면, 변조기가 출력하는 송신신호의 주파수를 목적의 주파수에 맞추기 위해서 준비된 2개의 주파수 변환기중, 일측을 M1개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하고, 다른 일측을 M2개의 저용량의 진폭 데이터만에 의해, 다룰 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 저스퓨리어스의 수치제어 발진기를 구비하여 실현하는 것으로, 각각, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지지 않는 경우, 출력신호의 주파수 설정간격 FD가 제2주파수 변환기의 주파수 설정간격 FDP미만이고 또한 FDP가 FD로 나누어떨어지지 않는 경우, 출력신호의 주파수 설정간격 FD가 제2 주파수 변환기의 주파수 설정간격 FDP이상이고 또한 FD가 FDP로 나누어떨어지는 경우, 혹은 FD가 FDP미만이고 또한 FDP가 FD로 나누어떨어지는 경우에 대응할 수 있는 송신기를 실현할 수 있다.
따라서, 종래보다 적은 M1개, 및 M2개의 저용량의 진폭 데이터만에 의해 실현함과 동시에 출력하는 신호의 주파수 설정간격을 희망의 주파수 설정간격이하로 한 2개의 저스퓨리어스의 수치제어 발진기를 이용하여, 변조기가 출력하는 베이스밴드송신신호의 주파수를 목적의 송신신호의 주파수에 정확하게 맞출 수 있는 송신기의 소비전력과 비용을 저감할 수 있다는 효과를 얻을 수 있다.
청구항 19에 기재된 송신기에 의하면, 제2주파수 변환기의 주파수 설정간격 FD2의 배수가 송신신호의 주파수 설정간격 FD의 배수와 일치하는 경우, 제2주파수 변환기의 동작만으로, 변조기가 출력하는 베이스밴드송신신호의 주파수를 목적의 송신신호의 주파수에 정확하게 맞출 수 있다.
따라서, 변조기가 출력하는 베이스밴드송신신호의 주파수를 목적의 송신신호의 주파수에 정확하게 맞출 수 있는 송신기의 소비전력을 저감할 수 있다는 효과를 얻을 수 있다.

Claims (19)

  1. 위상데이터를 저장하는 레지스터와 입력된 위상차 데이터 및 상기 레지스터가 출력하는 위상데이터를 가산 또는 감산하는 연산기를 이용하여 상기 위상차 데이터를 누산하여 위상데이터를 생성하는 위상누산기와, 상기 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하는 위상진폭 변환테이블을 실현하는 메모리를 구비하고, 샘플링 주파수(Fs)의 신호를 출력하는 수치제어 발진기에 있어서,
    상기 연산기는
    하기의 수학식 1에 의해 계산되는 값(M) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하고,
    상기 위상진폭 변환 테이블은
    하기의 수학식 2로 계산되는 스텝(dF)의 주파수 설정간격으로 설정된 신호를 출력함을 특징으로 하는 수치제어 발진기.
    (수학식 1)
    Figure 112003047385958-pat00021
    이 때, 'FD'는 요구된 출력신호의 주파수 설정간격의 상한값, 'K' 및 'L'은 임의의 정수, 'Fs'는 샘플링 주파수임.
    (수학식 2)
    Figure 112003047385958-pat00022
    이 때, 'FD'는 요구된 출력신호의 주파수 설정간격의 상한값, 'K' 및 'L'은 임의의 정수임.
  2. 수치제어 발진기를 포함하여 입력신호를 주파수 변환하는 제1 주파수 변환기를 구비하고, 샘플링 주파수(Fs1)로 샘플링된 상기 입력신호를 상기 입력신호 보다 낮은 주파수의 신호로 변환하여 출력하는 디지털 다운 컨버터에 있어서,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 3에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 4로 계산되는 스텝(FD1)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하는 것을 특징으로 하는 디지털 다운 컨버터.
    (수학식 3)
    Figure 112006018897160-pat00072
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수, 'Fs1'는 샘플링 주파수임.
    (수학식 4)
    Figure 112006018897160-pat00073
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수임.
  3. 제2항에 있어서,
    수치제어 발진기를 포함하여 상기 제1 주파수 변환기의 출력신호를 다시 주파수 변환하는 제2 주파수 변환기를 더 포함하되,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상 데이터와 상기 제1 주파수 변환기의 출력신호의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 5에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭데이터를 출력하되 하기의 수학식 6으로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하는 것을 특징으로 하는 디지털 다운 컨버터.
    (수학식 5)
    Figure 112006018897160-pat00074
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'Fs2'는 샘플링 주파수, 'FD1'는 제1 주파수 변환기에서 설정된 주파수 설정간격임.
    (수학식 6)
    Figure 112006018897160-pat00075
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'FD1'은 제1 주파수 변환기에서 설정된 주파수 설정 간격 임.
  4. 제2항에 있어서,
    수치제어 발진기를 포함하여 상기 제1 주파수 변환기의 출력신호를 다시 주파수 변환하는 제2 주파수 변환기를 더 포함하되,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상 데이터와 상기 제1 주파수 변환기의 출력신호의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 7에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭데이터를 출력하되 하기의 수학식 8로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하는 것을 특징으로 하는 디지털 다운 컨버터.
    (수학식 7)
    Figure 112006018897160-pat00076
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'Fs2'는 샘플링 주파수, 'FD1'는 제1 주파수 변환기에서 설정된 주파수 설정간격임.
    (수학식 8)
    Figure 112006018897160-pat00077
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'FD1'은 제1 주파수 변환기에서 설정된 주파수 설정 간격 임.
  5. 제2항에 있어서,
    수치제어 발진기를 포함하여 상기 제1 주파수 변환기의 출력신호를 다시 주파수 변환하는 제2 주파수 변환기를 더 포함하되,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상 데이터와 상기 제1 주파수 변환기의 출력신호의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 9에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭데이터를 출력하되 하기의 수학식 10으로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하는 것을 특징으로 하는 디지털 다운 컨버터.
    (수학식 9)
    Figure 112006018897160-pat00078
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'Fs2'는 샘플링 주파수 임.
    (수학식 10)
    Figure 112006018897160-pat00079
    이 때, 'FDI'는 입력신호의 주파수 설정간격, 'K2'는 임의의 정수 임.
  6. 제3 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 위상진폭 변환 테이블에서 설정된 주파수 설정간격(FD1)의 배수가 상기 입력신호의 주파수 설정간격(FDI)의 배수와 일치하는 경우 상기 제2주파수 변환기가 주파수 변환을 정지하는 것을 특징으로 하는 디지털 다운 컨버터.
  7. 수치제어 발진기를 포함하여 입력신호를 주파수 변환하는 제1 주파수 변환기를 구비하고, 상기 입력신호를 상기 입력신호 보다 높은 주파수의 신호로 변환함과 동시에 샘플링 주파수로 샘플링하여 출력하는 디지털 업 컨버터에 있어서,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 11에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 12로 계산되는 스텝(FD1)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하는 것을 특징으로 하는 디지털 다운 컨버터.
    (수학식 11)
    Figure 112006018897160-pat00080
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수, 'Fs1'는 샘플링 주파수임.
    (수학식 12)
    Figure 112006018897160-pat00081
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수임.
  8. 제7항에 있어서,
    수치제어 발진기를 포함하여 입력신호를 주파수 변환한 후 상기 제1 주파수 변환기로 입력하는 제2 주파수 변환기를 더 포함하되,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상 데이터와 상기 입력신호의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 13에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상 누산기와, 상기 제2 위상누산기가 생성하는 위상 데이터에 대응한 진폭데이터를 출력하되 하기의 수학식 14로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환한 후 상기 제1 주파수 변환기로 입력함을 특징으로 하는 디지털 업 컨버터.
    (수학식 13)
    Figure 112006018897160-pat00082
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'Fs2'는 샘플링 주파수, 'FD1'는 제1 주파수 변환기에서 설정된 주파수 설정간격임.
    (수학식 14)
    Figure 112006018897160-pat00083
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'FD1'은 제1 주파수 변환기에서 설정된 주파수 설정 간격 임.
  9. 제7항에 있어서,
    수치제어 발진기를 포함하여 입력신호를 주파수 변환한 후 상기 제1 주파수 변환기로 입력하는 제2 주파수 변환기를 더 포함하되,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상 데이터와 상기 입력신호의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 15에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상 누산기와, 상기 제2 위상누산기가 생성하는 위상 데이터에 대응한 진폭데이터를 출력하되 하기의 수학식 16로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환한 후 상기 제1 주파수 변환기로 입력함을 특징으로 하는 디지털 업 컨버터.
    (수학식 15)
    Figure 112006018897160-pat00084
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'Fs2'는 샘플링 주파수, 'FD1'는 제1 주파수 변환기에서 설정된 주파수 설정간격임.
    (수학식 16)
    Figure 112006018897160-pat00085
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'FD1'은 제1 주파수 변환기에서 설정된 주파수 설정 간격 임.
  10. 제7항에 있어서,
    수치제어 발진기를 포함하여 입력신호를 주파수 변환한 후 상기 제1 주파수 변환기로 입력하는 제2 주파수 변환기를 더 포함하되,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상 데이터와 상기 입력신호의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 17에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상 누산기와, 상기 제2 위상누산기가 생성하는 위상 데이터에 대응한 진폭데이터를 출력하되 하기의 수학식 18로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환한 후 상기 제1 주파수 변환기로 입력함을 특징으로 하는 디지털 업 컨버터.
    (수학식 17)
    Figure 112006018897160-pat00086
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K2'는 임의의 정수, 'Fs2'는 샘플링 주파수임.
    (수학식 18)
    Figure 112006018897160-pat00087
    이 때, 'FDO'는 요구된 출력신호의 주파수 설정간격, 'K2'는 임의의 정수 임.
  11. 제8 내지 제10항의 어느 한 항에 있어서,
    상기 제1 위상진폭 변환 테이블에서 설정된 주파수 설정간격(FD1)의 배수가 상기 요구된 출력신호의 주파수 설정간격(FDO)의 배수와 일치하는 경우 상기 제2주파수 변환기가 주파수 변환을 정지하는 것을 특징으로 하는 디지털 다운 컨버터.
  12. 샘플링 주파수(Fs)로 동작하는 수치제어 발진기를 피.엘.엘 회로의 레퍼런스로 하는 제1 국부발진기를 이용하여 수신신호를 주파수 변환하는 제1 주파수 변환기와, 수치제어 발진기를 포함하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하는 제2 주파수 변환기와, 상기 제2 주파수 변환기의 출력신호를 복조하는 복조기를 구비하고, 상기 수신신호를 그 수신신호 보다 낮은 주파수의 베이스밴드 수신신호로 변환한 후 그 베이스밴드 수신신호로부터 수신데이터를 추출하는 수신기에 있어서,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 19에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 20으로 계산되는 스텝(FDP)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하고,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 21에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 22로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행함을 특징으로 하는 수신기.
    (수학식 19)
    Figure 112006018897160-pat00088
    이 때, 'Fs'는 샘플링 주파수, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수, 'P'는 피.엘.엘 회로의 체배비 임.
    (수학식 20)
    Figure 112006018897160-pat00089
    이 때, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'K1' 및 'L1'은 임의 정수 임.
    (수학식 21)
    Figure 112006018897160-pat00090
    이 때, 'Fs1'는 샘플링 주파수, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'FDP'는 제1 주파수 변환기에서 설정된 주파수 설정 간격, 'K2'는 임의의 정수 임.
    (수학식 22)
    Figure 112006018897160-pat00091
    이 때, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'FDP'는 제1 주파수 변환기에서 설정된 주파수 설정 간격, ' K2'는 임의의 정수 임.
  13. 샘플링 주파수(Fs)로 동작하는 수치제어 발진기를 피.엘.엘 회로의 레퍼런스로 하는 제1 국부발진기를 이용하여 수신신호를 주파수 변환하는 제1 주파수 변환기와, 수치제어 발진기를 포함하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하는 제2 주파수 변환기와, 상기 제2 주파수 변환기의 출력신호를 복조하는 복조기를 구비하고, 상기 수신신호를 그 수신신호 보다 낮은 주파수의 베이스밴드 수신신호로 변환한 후 그 베이스밴드 수신신호로부터 수신데이터를 추출하는 수신기에 있어서,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 23에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 24로 계산되는 스텝(FDP)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하고,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 25에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 26로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행함을 특징으로 하는 수신기.
    (수학식 23)
    Figure 112006018897160-pat00092
    이 때, 'Fs'는 샘플링 주파수, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수, 'P'는 피.엘.엘 회로의 체배비 임.
    (수학식 24)
    Figure 112006018897160-pat00093
    이 때, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수 임.
    (수학식 25)
    Figure 112006018897160-pat00094
    이 때, 'Fs1'는 샘플링 주파수, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'FDP'는 제1 주파수 변환기에서 설정된 주파수 설정 간격, 'K2'는 임의의 정수 임.
    (수학식 26)
    Figure 112006018897160-pat00095
    이 때, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'FDP'는 제1 주파수 변환기에서 설정된 주파수 설정 간격, ' K2'는 임의의 정수 임.
  14. 샘플링 주파수(Fs)로 동작하는 수치제어 발진기를 피.엘.엘 회로의 레퍼런스로 하는 제1 국부발진기를 이용하여 수신신호를 주파수 변환하는 제1 주파수 변환기와, 수치제어 발진기를 포함하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하는 제2 주파수 변환기와, 상기 제2 주파수 변환기의 출력신호를 복조하는 복조기를 구비하고, 상기 수신신호를 그 수신신호 보다 낮은 주파수의 베이스밴드 수신신호로 변환한 후 그 베이스밴드 수신신호로부터 수신데이터를 추출하는 수신기에 있어서,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 27에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 28로 계산되는 스텝(FDP)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행하고,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 29에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 30으로 계산되는 스텝(FD2)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환 테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환 테이블에서 출력되는 신호를 이용하여 주파수 변환을 수행함을 특징으로 하는 수신기.
    (수학식 27)
    Figure 112006018897160-pat00096
    이 때, 'Fs'는 샘플링 주파수, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수, 'P'는 피.엘.엘 회로의 체배비 임.
    (수학식 28)
    Figure 112006018897160-pat00097
    이 때, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'K1' 및 'L1'은 임의의 정수 임.
    (수학식 29)
    Figure 112006018897160-pat00098
    이 때, 'Fs1'는 샘플링 주파수, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'FDP'는 제1 주파수 변환기에서 설정된 주파수 설정 간격, 'K2'는 임의의 정수 임.
    (수학식 30)
    Figure 112006018897160-pat00099
    이 때, 'FDR'는 요구된 수신신호의 주파수 설정간격, 'FDP'는 제1 주파수 변환기에서 설정된 주파수 설정 간격, ' K2'는 임의의 정수 임.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 위상진폭 변환 테이블에서 설정된 주파수 설정간격(FDP)의 배수가 상기 수신신호의 주파수 설정간격(FDR)의 배수와 일치하는 경우 상기 제2주파수 변환기가 주파수 변환을 정지하는 것을 특징으로 하는 수신기.
  16. 송신데이터에 의해 변조된 베이스밴드송신신호를 출력하는 변조기와, 수치제어 발진기를 포함하여 상기 변조기의 출력신호를 주파수 변환하는 제1 주파수 변환기와, 샘플링 주파수(Fs)로 동작하는 수치제어 발진기를 피.엘.엘 회로의 레퍼런스로 하는 국부발진기를 이용하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하는 제2 주파수 변환기를 구비하고, 상기 베이스밴드 송신신호를 상기 베이스밴드 송신신호 보다 높은 주파수의 송신신호로 변환하여 출력하는 송신기에 있어서,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 31에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 32로 계산되는 스텝(FDP)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환테이블에서 출력되는 신호를 이용하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하고,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 33에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 34로 계산되는 스텝(FD1)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환테이블에서 출력되는 신호를 이용하여 상기 변조기의 출력신호를 주파수 변환함을 특징으로 하는 송신기.
    (수학식 31)
    Figure 112006018897160-pat00100
    이 때, 'Fs'는 샘플링 주파수, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'K2' 및 'L2'은 임의의 정수, 'P'는 피.엘.엘 회로의 체배비 임.
    (수학식 32)
    Figure 112006018897160-pat00101
    이 때, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'K2' 및 'L2'는 임의의 정수 임.
    (수학식 33)
    Figure 112006018897160-pat00102
    이 때, 'Fs1'는 샘플링 주파수, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'FDP'는 제2 주파수 변환기에서 설정된 주파수 설정 간격, 'K1'은 임의의 정수 임.
    (수학식 34)
    Figure 112006018897160-pat00103
    이 때, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'FDP'는 제2 주파수 변환기에서 설정된 주파수 설정 간격, ' K1'은 임의의 정수 임.
  17. 송신데이터에 의해 변조된 베이스밴드송신신호를 출력하는 변조기와, 수치제어 발진기를 포함하여 상기 변조기의 출력신호를 주파수 변환하는 제1 주파수 변환기와, 샘플링 주파수(Fs)로 동작하는 수치제어 발진기를 피.엘.엘 회로의 레퍼런스로 하는 국부발진기를 이용하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하는 제2 주파수 변환기를 구비하고, 상기 베이스밴드 송신신호를 상기 베이스밴드 송신신호 보다 높은 주파수의 송신신호로 변환하여 출력하는 송신기에 있어서,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 35에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 36로 계산되는 스텝(FDP)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환테이블에서 출력되는 신호를 이용하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하고,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 37에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 38로 계산되는 스텝(FD1)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환테이블에서 출력되는 신호를 이용하여 상기 변조기의 출력신호를 주파수 변환함을 특징으로 하는 송신기.
    (수학식 35)
    Figure 112006018897160-pat00104
    이 때, 'Fs'는 샘플링 주파수, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'K2' 및 'L2'은 임의의 정수, 'P'는 피.엘.엘 회로의 체배비 임.
    (수학식 36)
    Figure 112006018897160-pat00105
    이 때, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'K2' 및 'L2'는 임의의 정수 임.
    (수학식 37)
    Figure 112006018897160-pat00106
    이 때, 'Fs1'는 샘플링 주파수, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'FDP'는 제2 주파수 변환기에서 설정된 주파수 설정 간격, 'K1'은 임의의 정수 임.
    (수학식 38)
    Figure 112006018897160-pat00107
    이 때, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'FDP'는 제2 주파수 변환기에서 설정된 주파수 설정 간격, ' K1'은 임의의 정수 임.
  18. 송신데이터에 의해 변조된 베이스밴드송신신호를 출력하는 변조기와, 수치제어 발진기를 포함하여 상기 변조기의 출력신호를 주파수 변환하는 제1 주파수 변환기와, 샘플링 주파수(Fs)로 동작하는 수치제어 발진기를 피.엘.엘 회로의 레퍼런스로 하는 국부발진기를 이용하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하는 제2 주파수 변환기를 구비하고, 상기 베이스밴드 송신신호를 상기 베이스밴드 송신신호 보다 높은 주파수의 송신신호로 변환하여 출력하는 송신기에 있어서,
    상기 제2 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 39에 의해 계산되는 값(M2) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제2 위상누산기와, 상기 제2 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 40로 계산되는 스텝(FDP)의 주파수 설정간격으로 설정된 신호를 출력하는 제2 위상진폭 변환테이블을 구비하는 수치제어 발진기를 포함하여 상기 제2 위상진폭 변환테이블에서 출력되는 신호를 이용하여 상기 제1 주파수 변환기의 출력신호를 주파수 변환하고,
    상기 제1 주파수 변환기는
    위상데이터를 저장하는 레지스터로부터 출력된 위상데이터와 입력된 위상차 데이터의 연산에 의해 상기 위상차 데이터를 누산하여 위상데이터를 생성하되, 하기의 수학식 41에 의해 계산되는 값(M1) 중 정수인 값을 모듈러스로 하여 상기 위상차 데이터와 상기 레지스터가 출력하는 위상데이터를 모듈로 연산에 의해 가산 또는 감산하는 제1 위상누산기와, 상기 제1 위상누산기가 생성하는 위상데이터에 대응한 진폭 데이터를 출력하되 하기의 수학식 42로 계산되는 스텝(FD1)의 주파수 설정간격으로 설정된 신호를 출력하는 제1 위상진폭 변환테이블을 구비하는 수치제어 발진기를 포함하여 상기 제1 위상진폭 변환테이블에서 출력되는 신호를 이용하여 상기 변조기의 출력신호를 주파수 변환함을 특징으로 하는 송신기.
    (수학식 39)
    Figure 112006018897160-pat00108
    이 때, 'Fs'는 샘플링 주파수, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'K2' 및 'L2'은 임의의 정수, 'P'는 피.엘.엘 회로의 체배비 임.
    (수학식 40)
    Figure 112006018897160-pat00109
    이 때, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'K2' 및 'L2'는 임의의 정수 임.
    (수학식 41)
    Figure 112006018897160-pat00110
    이 때, 'Fs1'는 샘플링 주파수, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'FDP'는 제2 주파수 변환기에서 설정된 주파수 설정 간격, 'K1'은 임의의 정수 임.
    (수학식 42)
    Figure 112006018897160-pat00111
    이 때, 'FDT'는 요구된 송신신호의 주파수 설정간격, 'FDP'는 제2 주파수 변환기에서 설정된 주파수 설정 간격, ' K1'은 임의의 정수 임.
  19. 제16 내지 제18항 중 어느 한 항에 있어서,
    상기 제2 위상진폭 변환테이블에서 설정된 주파수 설정간격(FDP)의 배수가 송신신호의 주파수 설정간격(FDT)의 배수와 일치하는 경우 상기 제1 주파수 변환기가 주파수 변환을 정지하는 것을 특징으로 하는 송신기.
KR1020030090251A 2002-12-11 2003-12-11 수치제어 발진기와 이를 구비한 디지털 주파수 컨버터 및무선기 KR100605887B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002359773A JP2004193996A (ja) 2002-12-11 2002-12-11 数値制御発振器、ディジタル周波数コンバータ及び無線機
JPJP-P-2002-00359773 2002-12-11

Publications (2)

Publication Number Publication Date
KR20040051560A KR20040051560A (ko) 2004-06-18
KR100605887B1 true KR100605887B1 (ko) 2006-08-01

Family

ID=32322108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090251A KR100605887B1 (ko) 2002-12-11 2003-12-11 수치제어 발진기와 이를 구비한 디지털 주파수 컨버터 및무선기

Country Status (4)

Country Link
US (1) US7308240B2 (ko)
EP (1) EP1429231A1 (ko)
JP (1) JP2004193996A (ko)
KR (1) KR100605887B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193996A (ja) * 2002-12-11 2004-07-08 Samsung Electronics Co Ltd 数値制御発振器、ディジタル周波数コンバータ及び無線機
US20050265483A1 (en) * 2004-05-25 2005-12-01 Berkana Wireless, Inc. Digital noise coupling reduction and variable intermediate frequency generation in mixed signal circuits
KR100656318B1 (ko) 2004-08-05 2006-12-11 한국전자통신연구원 디지털 사인 파형을 생성하는 수치 제어 발진 방법 및 그장치
FR2900006B1 (fr) * 2006-04-13 2013-09-20 St Microelectronics Sa Recepteur de signal radio, du type a frequence intermediaire
GB2440187A (en) 2006-07-17 2008-01-23 Ubidyne Inc DUC and DDC forming digital transceiver
US20090163162A1 (en) * 2007-12-19 2009-06-25 Hoffman Stephen W Direct conversion receiving architecture with an integrated tuner self alignment function
US8068563B2 (en) * 2008-10-20 2011-11-29 Ibiquity Digital Corporation Systems and methods for frequency offset correction in a digital radio broadcast receiver
CN102098470B (zh) * 2009-12-11 2013-01-16 无锡华润矽科微电子有限公司 一种查表优化方法及数字控制振荡器
JP5931204B2 (ja) 2012-08-13 2016-06-08 三菱電機株式会社 信号生成装置
CN105929889B (zh) * 2016-04-22 2018-09-25 威胜集团有限公司 波形的直接数字频率合成方法
CN107885276B (zh) * 2017-12-27 2023-09-01 南京天际易达通信技术有限公司 一种波形生成方法及生成装置
CN113359923A (zh) * 2021-06-23 2021-09-07 吉林大学 数控直流稳压电源
CN114779876B (zh) * 2022-04-15 2024-03-22 中国电子科技集团公司第五十八研究所 一种高速高精度数控振荡器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860018A (en) * 1982-03-01 1989-08-22 Western Atlas International, Inc. Continuous wave interference rejection for reconstructed carrier receivers
US4870422A (en) * 1982-03-01 1989-09-26 Western Atlas International, Inc. Method and system for determining position from signals from satellites
GB2228840B (en) * 1989-03-04 1993-02-10 Racal Dana Instr Ltd Frequency synthesisers
US5202846A (en) * 1990-12-19 1993-04-13 Hughes Aircraft Company Prime number spur reduction for digital synthesis
US5371765A (en) * 1992-07-10 1994-12-06 Hewlett-Packard Company Binary phase accumulator for decimal frequency synthesis
US5619535A (en) * 1994-07-27 1997-04-08 Alvarez, Jr.; Cesar E. Digital frequency synthesizer
DE4440510A1 (de) * 1994-11-12 1996-05-30 Ant Nachrichtentech Verfahren zur Erzeugung eines digitalen Sinussignales
FR2741173B1 (fr) * 1995-11-10 1997-12-05 Sextant Avionique Multiplieur rapide pour multiplier un signal numerique par un signal periodique
US5936438A (en) * 1997-10-01 1999-08-10 Ford Motor Company Digital oscillator using lookup table with multiple cycles
US6308048B1 (en) * 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
US6584145B1 (en) * 1999-06-02 2003-06-24 Level One Communications, Inc. Sample rate converter
KR100652028B1 (ko) * 1999-07-13 2006-11-30 엘지전자 주식회사 다매체 디지털 방송 수신기의 락 디텍트(ｌｏｃｋ ｄｅｔｅｃｔ)장치
US6463266B1 (en) * 1999-08-10 2002-10-08 Broadcom Corporation Radio frequency control for communications systems
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
JP4633902B2 (ja) * 2000-09-21 2011-02-16 三星電子株式会社 デジタルダウンコンバータ
CN1166226C (zh) 2000-11-23 2004-09-08 华为技术有限公司 数字本振信号产生方法及数字控制振荡器
CA2387891A1 (en) * 2001-06-08 2002-12-08 Asulab S.A. Radiofrequency signal receiver with means for correcting the effects of multipath signals, and method for activating the receiver
US6781473B1 (en) * 2001-09-14 2004-08-24 Broadlogic Network Technologies, Inc. High-speed low-power implementation for multi-channel numerically controlled oscillator (NCO)
TWI237971B (en) * 2002-11-18 2005-08-11 Ind Tech Res Inst Automatically adjusting gain/bandwidth loop filter
JP2004193996A (ja) * 2002-12-11 2004-07-08 Samsung Electronics Co Ltd 数値制御発振器、ディジタル周波数コンバータ及び無線機
US7064616B2 (en) * 2003-12-29 2006-06-20 Teradyne, Inc. Multi-stage numeric counter oscillator

Also Published As

Publication number Publication date
EP1429231A1 (en) 2004-06-16
US20040120425A1 (en) 2004-06-24
JP2004193996A (ja) 2004-07-08
KR20040051560A (ko) 2004-06-18
US7308240B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
KR100605887B1 (ko) 수치제어 발진기와 이를 구비한 디지털 주파수 컨버터 및무선기
JP2926615B2 (ja) Ｓｓｂ信号発生器
FI104449B (fi) Vastaanotin
KR100407338B1 (ko) 수신기
EP1469373A1 (en) Direct digital frequency synthesizer for cellular wireless communication systems based on fast frequency-hopped spread spectrum technology
JP4633902B2 (ja) デジタルダウンコンバータ
US20020150169A1 (en) Apparatus and method for measuring propagation delay in an NB-TDD CDMA mobile communication system
JP2728114B2 (ja) Ｆｍ変調回路
US5682431A (en) FM stereo broadcasting apparatus and method
AU2777000A (en) Frequency shifting circuit and method
US6664819B2 (en) Frequency synthesizer for improving a unique DDS characteristic
JP2994836B2 (ja) 復調器のａｆｃ回路
JP2003298456A (ja) ソフトウェア無線機及びソフトウェア無線機の信号処理方法
US5848100A (en) Frequency conversion and modulation circuits
US6072374A (en) FM modulation system using quadrature modulator
KR100594076B1 (ko) 디지털 주파수 컨버터
JP4790145B2 (ja) ディジタルアップコンバータ
JP3864034B2 (ja) 波形整形デジタルフィルタ回路
US7705760B2 (en) Method and device for the filtering and analogue/digital conversion of analogue signal
JP3129947B2 (ja) ディジタル直交検波装置
JP3893197B2 (ja) デジタル変調回路
JPH10136045A (ja) 復調装置および通信端末装置
JP2005151477A (ja) 送信装置及びそれに用いるデジタル直交変調回路
JP2006186697A (ja) 直交変調回路
JP2002057590A (ja) 受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee