KR100605454B1 - Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material - Google Patents

Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material Download PDF

Info

Publication number
KR100605454B1
KR100605454B1 KR1020010006456A KR20010006456A KR100605454B1 KR 100605454 B1 KR100605454 B1 KR 100605454B1 KR 1020010006456 A KR1020010006456 A KR 1020010006456A KR 20010006456 A KR20010006456 A KR 20010006456A KR 100605454 B1 KR100605454 B1 KR 100605454B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
wiring
sheet
transfer material
Prior art date
Application number
KR1020010006456A
Other languages
Korean (ko)
Other versions
KR20010083166A (en
Inventor
스가야야스히로
고마츠신고
히라노고이치
나카타니세이이치
마츠오카야스유키
아사히도시유키
야마시타요시히사
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20010083166A publication Critical patent/KR20010083166A/en
Application granted granted Critical
Publication of KR100605454B1 publication Critical patent/KR100605454B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors

Abstract

본 발명은 미세한 배선 패턴을 확실하고 또 용이하게 기판으로 전사할 수 있는 전사재를 제공하고자 하는 것이다. 캐리어로서의 제1 금속층(101)과, 배선 패턴으로서 기판으로 전사되는 제2 금속층(103)과, 제1 및 제2 금속층을 박리가능하게 접합시키는 박리층(102)을 적어도 3층을 가지는 전사재이다. 제1 금속층(101)의 표층부에는, 배선 패턴에 대응하는 요철이 형성되고, 볼록부 영역상에 박리층(102) 및 제2 금속층(103)이 형성되어 있다.It is an object of the present invention to provide a transfer material which can reliably and easily transfer a fine wiring pattern to a substrate. A transfer material having at least three layers of a first metal layer 101 as a carrier, a second metal layer 103 to be transferred to a substrate as a wiring pattern, and a release layer 102 to detachably join the first and second metal layers. to be. The unevenness | corrugation corresponding to a wiring pattern is formed in the surface layer part of the 1st metal layer 101, and the peeling layer 102 and the 2nd metal layer 103 are formed in the convex part area | region.

Description

전사재 및 그 제조방법 및 이것을 이용하여 제조된 배선기판{Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material} Transcription material and manufacturing method thereof and wiring board manufactured using the same

도 1은 본 발명에 관한 전사용 패턴 형성재(이하, 전사재라 부른다)의 제1 실시형태(제1 전사재)의 구성 개략을 도시한 단면도,BRIEF DESCRIPTION OF THE DRAWINGS Sectional drawing which shows the structure outline of 1st Embodiment (1st transfer material) of the transfer pattern formation material (henceforth a transfer material) which concerns on this invention,

도 2는 본 발명에 관한 전사재의 제2 실시형태(제2 전사재)의 구성 개략을 도시한 단면도,2 is a cross-sectional view showing a configuration outline of a second embodiment (second transfer material) of the transfer material according to the present invention;

도 3은 본 발명에 관한 전사재의 제3 실시형태(제3 전사재)의 구성 개략을 도시한 단면도,3 is a cross-sectional view showing a configuration outline of a third embodiment (third transfer material) of the transfer material according to the present invention;

도 4(a)∼(f)는 상기 제1 전사재의 제조공정의 개략을 도시한 단면도,4 (a) to 4 (f) are cross-sectional views showing the outline of the manufacturing process of the first transfer material;

도 5(a)∼(e)는 상기 제2 전사재의 제조공정의 개략을 도시한 단면도,5 (a) to 5 (e) are cross-sectional views showing the outline of the manufacturing process of the second transfer material;

도 6(a)∼(e)는 상기 제3 전사재의 제조공정의 개략을 도시한 단면도,6 (a) to 6 (e) are cross-sectional views showing the outline of the manufacturing process of the third transfer material;

도 7(a)∼(c)는 본 발명의 전사재를 이용한 복합 배선기판의 제조공정의 일례의 개략을 도시한 단면도,7 (a) to 7 (c) are cross-sectional views showing an outline of an example of the manufacturing process of the composite wiring board using the transfer material of the present invention;

도 8은 본 발명의 전사재를 이용하여 제작된 세라믹 배선기판의 구성 개략을 도시한 단면도,8 is a cross-sectional view showing the outline of the construction of a ceramic wiring board manufactured using the transfer material of the present invention;

도 9는 도 8의 세라믹 배선기판에 반도체 칩을 플립 칩(flip chip) 실장(實 奬)한 구성 개략을 도시한 단면도,FIG. 9 is a cross-sectional view illustrating a configuration in which a semiconductor chip is flip-chip mounted on the ceramic wiring board of FIG. 8; FIG.

도 10(a)∼(j)는 본 발명의 전사재를 이용한 다층배선기판의 제조공정의 일례의 개략을 도시한 단면도,10 (a) to 10 (j) are cross-sectional views schematically showing an example of a manufacturing process of a multilayer wiring board using the transfer material of the present invention;

도 11은 본 발명의 전사재를 이용하여 제작된 다층 배선기판의 일례의 구성 개략을 도시한 단면도,11 is a cross-sectional view showing a configuration schematic of an example of a multilayer wiring board manufactured using the transfer material of the present invention;

도 12는 본 발명의 전사재를 이용하여 제작된 다층 배선기판의 다른 예의 구성 개략을 도시한 단면도,12 is a cross-sectional view showing a configuration schematic of another example of a multilayer wiring board produced using the transfer material of the present invention;

도 13은 본 발명의 전사재를 이용하여 제작된 다층 배선기판의 또 다른 예의 구성 개략을 도시한 단면도,Fig. 13 is a sectional view showing the construction of still another example of a multilayer wiring board fabricated using the transfer material of the present invention;

도 14는 본 발명의 전사재를 이용하여 제작된 다층 배선기판의 또 다른 예의 구성 개략을 도시한 단면도,Fig. 14 is a sectional view showing the construction of still another example of a multilayer wiring board fabricated using the transfer material of the present invention;

도 15는 본 발명의 전사재를 이용하여 제작된 다층 배선기판의 또 다른 예의 구성 개략을 도시한 단면도,Fig. 15 is a sectional view showing the construction of still another example of a multilayer wiring board fabricated using the transfer material of the present invention;

도 16(a)∼(c)는 본 발명의 전사재를 이용한 다층 배선기판의 제조공정의 일례의 개략을 도시한 단면도,16 (a) to 16 (c) are cross-sectional views showing an outline of an example of a manufacturing process of a multilayer wiring board using the transfer material of the present invention;

도 17(a)∼(c)는 본 발명의 전사재를 이용한 다층 배선기판의 제조공정의 다른 예의 개략을 도시한 단면도,17 (a) to 17 (c) are cross-sectional views showing the outline of another example of the manufacturing process of the multilayer wiring board using the transfer material of the present invention;

도 18(a)∼(e)는 본 발명의 전사재를 이용한 다층 배선기판의 제조공정의 또 다른 예의 개략을 도시한 단면도,18 (a) to 18 (e) are cross-sectional views schematically showing still another example of the manufacturing process of the multilayer wiring board using the transfer material of the present invention;

도 19(a) 및 (b)는 본 발명의 제5 실시형태에 관한 전사용 부품 배선패턴 형 성재(제4 전사재)의 구성 개략을 도시한 단면도,19 (a) and 19 (b) are cross-sectional views showing the outline of the configuration of the transfer part wiring pattern forming material (fourth transfer material) according to the fifth embodiment of the present invention;

도 20은 본 발명의 제6 실시형태에서의 전사용 부품 배선 패턴 형성재(제5 전사재)의 구성 개략을 도시한 단면도,20 is a cross-sectional view showing a configuration outline of a transfer part wiring pattern forming material (fifth transfer material) in a sixth embodiment of the present invention;

도 21은 본 발명의 제7 실시형태에서의 전사용 부품 배선 패턴 형성재(제6 전사재)의 구성 개략을 도시한 단면도,FIG. 21 is a cross-sectional view showing a configuration outline of a transfer part wiring pattern forming material (sixth transfer material) in a seventh embodiment of the present invention; FIG.

도 22(a)∼(g')는 상기 제4 전사재를 이용한 다층회로기판의 제조공정의 개략을 도시한 단면도,22 (a) to 22 (g ') are sectional views showing an outline of a manufacturing process of a multilayer circuit board using the fourth transfer material;

도 23(a)∼(h)는 상기 제5 전사재를 이용한 회로기판의 제조공정의 개략을 도시한 단면도,23 (a) to 23 (h) are cross-sectional views showing an outline of a manufacturing process of a circuit board using the fifth transfer material;

도 24(a)∼(h)는 상기 제6 전사재를 이용한 회로기판의 제조공정의 개략을 도시한 단면도,24 (a) to (h) are cross-sectional views showing an outline of a manufacturing process of a circuit board using the sixth transfer material;

도 25는 상기 제4∼제6 전사재를 이용하여 제조된 다층회로기판의 단면도,25 is a cross-sectional view of a multilayer circuit board manufactured using the fourth to sixth transfer materials;

도 26(a)∼(c)는 도 25에 도시한 다층회로기판의 각층을 구성하는 단층 배선기판을 본 발명의 제6 전사재를 이용하여 형성하는 방법을 모식적으로 도시한 단면도,26 (a) to 26 (c) are cross-sectional views schematically showing a method for forming a single layer wiring board constituting each layer of the multilayer circuit board shown in FIG. 25 by using the sixth transfer material of the present invention;

도 26(a')∼(c')는 (a)∼(c)의 각각의 방법에 의해 형성된 다층회로기판의 각층의 단면도,26 (a ') to (c') are sectional views of each layer of the multilayer circuit board formed by the respective methods of (a) to (c);

도 26(d')는 상기 다층회로기판의 최하층의 배선기판의 단면도이다.Fig. 26 (d ') is a sectional view of a wiring board of the lowermost layer of the multilayer circuit board.

본 발명은, 미세한 배선 패턴을 회로부품의 기판에 전사하기 위한 전사재와 그 제조방법에 관한 것으로, 또 상기 전사재를 이용하여 배선 패턴이나 회로부품이 형성된 배선기판과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transfer material for transferring a fine wiring pattern to a substrate of a circuit component, and a method of manufacturing the same, and a wiring board on which a wiring pattern or a circuit component is formed using the transfer material, and a method of manufacturing the same.

최근, 전자기기의 고성능화, 소형화의 요구에 따라, 반도체의 고밀도, 고기능화가 더욱 요청되고 있다. 이 때문에, 상기 반도체를 실장하기 위한 회로기판도 더 소형이고, 고밀도인 것이 필요로 되고 있다.In recent years, in accordance with the demand for high performance and miniaturization of electronic devices, higher density and higher functionality of semiconductors have been demanded. For this reason, the circuit board for mounting the semiconductor is also required to be smaller and higher density.

이들의 요구에 대해, 예컨대, 대규모 집적회로(LSI)간이나 실장부품간의 전기배선을 최단 거리로 접속할 수 있다. 기판층간의 전기접속 방식인 이너 비어(inner via) 홀(IVH)접속법이, 가장 고밀도인 배선이 가능하기 때문에, 각 방면에서 개발이 진전되고 있다.In response to these demands, for example, electrical wiring between large-scale integrated circuits (LSI) or mounting components can be connected in the shortest distance. Since the inner via hole (IVH) connection method, which is an electrical connection method between the substrate layers, enables the most dense wiring, development has been advanced in each aspect.

일반적으로, 이와 같은 IVH 구성의 배선기판으로는, 예컨대 다층 세라믹 배선기판, 빌드 업법에 의한 다층 프린트 배선기판, 수지와 무기 필러와의 혼합물로 이루어진 다층 복합 배선기판 등을 들 수 있다.Generally, as the wiring board of the IVH configuration, for example, a multilayer ceramic wiring board, a multilayer printed wiring board by a build-up method, a multilayer composite wiring board made of a mixture of a resin and an inorganic filler, and the like.

상기 다층 세라믹 배선기판은, 예컨대 이하에 도시한 바와 같이 하여 제작할 수 있다. 먼저, 알루미나 등의 세라믹 분말, 유기 바인더 및 가소제(可塑劑)로 이루어진 그린 시트를 여러 장 준비한다. 그리고, 상기 그린 시트에 비어 홀을 설치하고, 상기 비어 홀에 도전성 페이스트를 충전한다. 그 후, 이 그린 시트에 배선 패턴 인쇄를 행하여, 상기 각 그린 시트를 적층한다. 그리고, 이 적층체를 탈바인더 및 소성함으로써, 상기 다층 세라믹 배선기판을 제작할 수 있다. 이와 같은 다 층 세라믹 배선기판은 IVH 구조를 가지기 때문에, 매우 고밀도인 배선 패턴을 형성할 수 있어, 전자기기의 소형화 등에 최적이다.The multilayer ceramic wiring board can be produced, for example, as shown below. First, several sheets of green sheets made of ceramic powder such as alumina, an organic binder and a plasticizer are prepared. A via hole is provided in the green sheet, and a conductive paste is filled in the via hole. Then, wiring pattern printing is performed on this green sheet, and each said green sheet is laminated | stacked. The multilayer ceramic wiring board can be produced by debindering and firing the laminate. Since the multilayer ceramic wiring board has an IVH structure, a very high density wiring pattern can be formed, which is optimal for miniaturization of electronic devices.

또, 이 다층 세라믹 배선기판의 구조를 모방한 상기 빌드 업법에 의한 프린트 배선기판도 각 방면에서 개발되고 있다. 예컨대, 특개평 9-116267호 공보, 특개평 9-51168호 공보 등에는, 종래의 일반적인 빌드 업법이 개시되어 있다. 이 방법에서는, 종래로부터 사용되고 있는 유리-에폭시 기판을 코어로 하여, 이 기판 표면에 감광성 절연층을 형성한 후, 포토리소그래피법으로 비어 홀을 설치하고, 또 이 전면에 구리 도금층을 형성하여, 상기 구리 도금을 화학 에칭하여 배선 패턴을 형성하는 방법이 개시되어 있다.Moreover, the printed wiring board by the said buildup method which mimics the structure of this multilayer ceramic wiring board is also developed in each area. For example, Japanese Patent Laid-Open No. 9-116267, Japanese Patent Laid-Open No. 9-51168, and the like disclose a conventional general build-up method. In this method, after using a glass-epoxy substrate conventionally used as a core, forming a photosensitive insulating layer on the surface of the substrate, a via hole is formed by photolithography and a copper plating layer is formed on the entire surface. A method of chemically etching copper plating to form a wiring pattern is disclosed.

또, 특개평 9-326562호 공보에는, 상기 빌드 업법과 마찬가지로, 상기 포토리소그래피법에 의해 가공한 비어 홀에, 도전성 페이스트를 충전하는 방법이 개시되어 있다. 특개평 9-36551호 공보, 특개평 10-51139호 공보 등에는, 절연성 경질 기재의 한 표면에 도체 회로를, 다른 쪽 표면에 접착제층을 각각 형성하고, 이것에 관통 구멍을 설치하여, 도전성 페이스트를 충전한 후, 다수의 기재를 겹쳐 적층하는 다층화 방법이 개시되어 있다.In addition, Japanese Patent Laid-Open No. 9-326562 discloses a method of filling a conductive hole in a via hole processed by the photolithography method similarly to the build-up method. In Japanese Patent Laid-Open Nos. 9-36551 and 10-51139, a conductive circuit is formed on one surface of an insulating hard substrate, and an adhesive layer is formed on the other surface, and through holes are provided in the conductive paste. After filling, a multi-layered method of laminating a plurality of substrates is disclosed.

또, 특허 제2601128호, 특허 제2603053호, 특허 제2587596호는, 아라미드-에폭시 프리프레그(prepreg)에 레이저 가공에 의해 관통 구멍을 설치하고, 여기에 도전성 페이스트를 충전한 후, 구리박을 적층하여 패터닝을 행하고, 그 기판을 코어로 하여, 도전성 페이스트를 충전한 프리프레그에서 다시 끼워 다층화하는 방법이다. Further, Patent Nos. 2601128, Patents 263053, and Patent 2587596 provide a through hole in an aramid-epoxy prepreg by laser processing, and after filling a conductive paste therein, laminating copper foil. It is a method of carrying out patterning, and using this board | substrate as a core, and multi-layering by reinserting in the prepreg which filled the electrically conductive paste.                         

이상과 같이, 예컨대 수지계 프린트 배선기판을 IVH 접속시키면, 상기 다층 세라믹 배선기판과 마찬가지로, 필요한 각층간만의 전기적 접속이 가능하고, 또 배선기판의 최상층에 관통 구멍이 없기 때문에, 보다 실장성에도 뛰어나다.As described above, for example, when the resin-based printed wiring board is IVH-connected, similarly to the multilayer ceramic wiring board, electrical connection between only necessary layers is possible, and since there is no through hole in the uppermost layer of the wiring board, it is also excellent in mountability.

그러나, 이와 같은 IVH 구조를 가지는 고밀도 실장의 수지계 프린트 배선기판은, 일반적으로 열전도도가 낮고, 부품의 실장이 고밀도화됨에 따라 상기 부품으로부터 발생하는 열을 방열시키는 것은 곤란하게 된다.However, resin-based printed wiring boards having a high density package having such an IVH structure generally have low thermal conductivity and it is difficult to dissipate heat generated from the components as the mounting of the components becomes high.

또, 2000년에는 CPU의 클럭 주파수가 1㎓ 정도가 되어, 그 기능의 고도화에 따라 CPU의 소비전력도 1칩당 100∼150W에 이른다고 추측된다.In 2000, the clock frequency of the CPU is about 1 kHz, and the power consumption of the CPU is estimated to reach 100 to 150 W per chip as the function of the CPU is advanced.

일반적으로, 열전도성에 뛰어난 세라믹 배선기판은 방열성에 뛰어나지만, 비교적 고가인 것, 휴대 단말에 이용하는 기판이나 모듈에 적용하는 경우, 내낙하성에 결점이 있다는 등의 문제점이 있다.In general, ceramic wiring boards excellent in thermal conductivity are excellent in heat dissipation, but there are problems such as relatively expensive ones, and defects in falling resistance when applied to substrates and modules used in portable terminals.

따라서, 수지계 프린트 배선기판이 열전도성에 과제를 가지는 것 등을 보완할 목적이나, 수지 다층 기판에 콘덴서를 형성하는 것을 목적으로 하여, 수지계 프린트 배선기판과 세라믹 기판을 적층한 구조가, 특허 제3063427호 공보 또는 특개평 7-142867호 공보에 제안되어 있다.Accordingly, a structure in which a resin-based printed wiring board and a ceramic substrate are laminated for the purpose of supplementing the resin printed wiring board with a problem in thermal conductivity or for forming a capacitor in the multilayered resin substrate is disclosed in Patent No. 3063427. It is proposed in the publication or Unexamined-Japanese-Patent No. 7-142867.

또, 기재 자체의 열전도성을 높이기 위해, 다층 복합 배선기판이 특개평 9-270584호 공보, 특개평8-125291호 공보, 특개평8-288596호 공보, 특개평10-173097호 공보 등에 제안되어 있다. 이 다층 복합 배선기판은, 에폭시 수지 등의 열경화성 수지와, 열전도성에 뛰어난 무기 필러(예컨대, 세라믹 분말 등)을 혼합하여, 복합화시킨 기판이다. 이 기판은, 상기 무기 필러를 고농도로 함유하는 것이 가능하 기 때문에, 열전도성을 향상시킬 수 있다. 또, 상기 무기 필러의 종류를 선택함으로써, 예컨대 유전율, 열팽창 계수 등을 임의로 제어할 수 있다.Moreover, in order to improve the thermal conductivity of the base material itself, a multilayer composite wiring board is proposed in Japanese Patent Laid-Open Nos. 9-270584, 8-125291, 8-288596, and 10-173097. have. This multilayer composite wiring board is a board | substrate which mixed and mixed thermosetting resins, such as an epoxy resin, and an inorganic filler (for example, ceramic powder etc.) which is excellent in thermal conductivity, and compounded. Since this substrate can contain the said inorganic filler at high concentration, thermal conductivity can be improved. In addition, by selecting the kind of the inorganic filler, for example, the dielectric constant, thermal expansion coefficient and the like can be arbitrarily controlled.

한편, 기판의 고밀도 실장을 진행하는 데 있어서, 중요한 것이 미세한 배선패턴의 형성이다. 상기 다층 세라믹 배선기판에서, 배선 패턴의 형성에는 예컨대 세라믹 기판에 막 두께 도전성 페이스트를 스크린 인쇄하고, 소성에 의해 소결시키는 방법이 일반적으로 이용되고 있다. 그러나, 이 스크린 인쇄법에서는 100㎛ 이하의 선폭인 배선 패턴을 양산하는 것은 곤란하다고 알려져 있다.On the other hand, in advancing high density mounting of a board | substrate, formation of a fine wiring pattern is important. In the multilayer ceramic wiring board, a method of forming a wiring pattern by, for example, screen printing a film-thick conductive paste onto a ceramic substrate and sintering by firing is generally used. However, in this screen printing method, it is known that mass production of wiring patterns having a line width of 100 µm or less is difficult.

또, 통상의 프린트 배선기판에서는, 예컨대 서브트랙티브법에 의해 배선패턴을 형성하는 방법이 일반적이다. 이 서브트랙티브법에서는, 두께 18∼35㎛ 정도의 구리박을, 화학 에칭함으로써, 기판에 배선패턴을 형성하는데, 이 방법에서도 75㎛ 이하의 선폭인 배선 패턴을 양산하는 것은 곤란하다고 알려져 있고, 상기 배선패턴을 더 미세화하기 위해서는, 상기 구리박을 얇게 할 필요가 있다.Moreover, in the normal printed wiring board, the method of forming a wiring pattern by the subtractive method is common, for example. In this subtractive method, a wiring pattern is formed on a substrate by chemically etching a copper foil having a thickness of about 18 to 35 µm, and this method is also known to be difficult to mass produce a wiring pattern having a line width of 75 µm or less. In order to further refine the wiring pattern, it is necessary to thin the copper foil.

또, 상기 서브트랙티브법에 의하면, 기판 표면에 배선 패턴이 뛰어나온 구조로 되기 때문에, 반도체에 형성한 범프상에, 전기 접속을 위한 땜납이나 도전성 접착제 등을 얹기 어렵고, 또 상기 범프가 배선 패턴간에 이동하여, 쇼트될 우려도 있다. 또, 상기 돌출한 배선 패턴을 위해, 예컨대 후 공정에서 밀봉 수지로 밀봉할 때의 장해가 될 우려도 있다.Moreover, according to the said subtractive method, since it becomes a structure which the wiring pattern was outstanding on the board | substrate surface, it is difficult to put solder, an electrically conductive adhesive, etc. for electrical connection on the bump formed in the semiconductor, and the said bump wiring pattern There is a fear that it may shorten due to movement in the liver. Moreover, for the protruding wiring pattern, there is a possibility that it may be an obstacle when sealing with a sealing resin in a later step, for example.

또, 상기 빌드 업법에 의한 프린트 배선기판에서는, 상기 서브트랙티브법 이외에, 예컨대 애디티브(additive)법이 채용되는 경향에 있다. 이 애디티브법은, 예컨대 레지스트를 형성한 기판 표면에, 배선 패턴을 선택적으로 도금하는 방법으로, 30㎛ 정도의 선폭인 배선패턴을 형성할 수 있다. 그러나, 이 방법은 상기 서브트랙티브법에 비해, 기판에 대한 배선 패턴의 밀착강도가 약한 등의 문제가 있다.In addition, in the printed wiring board by the build-up method, for example, an additive method, in addition to the subtractive method, tends to be adopted. In this additive method, for example, a wiring pattern having a line width of about 30 μm can be formed on the substrate surface on which a resist is formed by selectively plating the wiring pattern. However, this method has a problem that the adhesion strength of the wiring pattern to the substrate is weak compared to the subtractive method described above.

따라서, 미리 미세한 배선 패턴을 형성하여, 패턴 검사를 행한 후, 양품의 배선패턴만을 원하는 기판에 전사하는 방법에 제안되어 있다. 예컨대, 미국 특허 5,407,511호 명세서는, 미리 카본판의 표면에 미세패턴을 인쇄 및 소성에 의해 형성하고, 이것을 세라믹 기판에 전사하는 방법이다. 또, 특개평 10-84186호 공보, 특개평 10-41611호 공보에는, 이형성 지지판상에 형성한 구리박으로 이루어진 배선패턴을 프리프레그에 전사하는 방법이 개시되어 있다. 마찬가지로, 특개평 11-261219호 공보에는 구리박으로 구성된 추(皺)형성 지지판상에, 니켈 인 합금 박리층을 통해, 구리박으로 이루어진 배선패턴을 전사하는 방법이 개시되어 있다. 또, 특개평 8-330709호 공보에는 배선 패턴인 구리박의 거친 화면 및 광택면에서의 접착 정도가 각각 다른 것을 이용하여, 기판에 전사하는 방법이 개시되어 있다.Therefore, after forming a fine wiring pattern in advance and performing a pattern inspection, the method of transferring only the good wiring pattern to a desired board | substrate is proposed. For example, U.S. Patent No. 5,407,511 is a method of previously forming a fine pattern on the surface of a carbon plate by printing and firing, and transferring this to a ceramic substrate. Also, Japanese Patent Laid-Open Nos. 10-84186 and 10-41611 disclose a method of transferring a wiring pattern made of copper foil formed on a releasable support plate to a prepreg. Similarly, Japanese Patent Laid-Open No. 11-261219 discloses a method of transferring a wiring pattern made of copper foil on a weight-forming support plate made of copper foil through a nickel phosphorus alloy peeling layer. Moreover, Japanese Patent Laid-Open No. 8-330709 discloses a method of transferring to a substrate by using different degrees of adhesion between a rough screen and a glossy surface of a copper foil as a wiring pattern.

이와 같은 전사법에 의해 전사된 배선패턴은, 기판 표면에 메워지고, 얻어진 배선기판의 표면은 평탄한 구조로 되기 때문에, 상술한 바와 같이 배선 패턴의 돌출에 의한 문제는 회피할 수 있다. 또, 특개평 10-190191호 공보에서는 배선 패턴을 기판표면에 메울 때에, 관통 구멍에 충전시킨 도전성 비어 페이스트를 상기 배선 패턴의 두께만큼 압축하는 효과도 개시되어 있다.Since the wiring pattern transferred by such a transfer method is filled with the substrate surface, and the surface of the obtained wiring substrate has a flat structure, the problem caused by the protrusion of the wiring pattern can be avoided as described above. Further, Japanese Patent Laid-Open No. 10-190191 discloses an effect of compressing the conductive via paste filled in the through hole by the thickness of the wiring pattern when the wiring pattern is filled on the substrate surface.

최근에는, 또 배선 패턴의 미세화가 요구되고 있는데, 상기 종래의 배선 패턴의 전사기술에서는, 상기 이형성 지지판상에 보다 미세한 배선 패턴을 형성하는 것은 곤란하다. 즉, 예컨대 상기 이형성 지지판에 접착한 구리박을 패턴 형성할 때, 상기 구리박의 상기 이형성 지지판에 대한 접착강도가 약하면, 미세한 배선 패턴은 화학 에칭 시점에서 박리해 버린다. 반대로, 상기 접착강도가 강한 경우는, 상기 배선 패턴을 기판으로 전사한 후에, 상기 이형성 지지판을 박리할 때에, 배선 패턴도 함께 박리되어 버린다. 또, 구리박의 표면을 거칠게 하여, 구리박의 기판과의 접착 강도를 이형성 지지판과의 접착 강도보다도 높게 함으로써, 구리박을 기판으로 전사하는 방법도 있는데, 이 방법에서는 미세한 배선패턴을 형성하는 것은 곤란하다.In recent years, further miniaturization of wiring patterns has been required. In the conventional technique for transferring wiring patterns, it is difficult to form finer wiring patterns on the releasable support plate. That is, when patterning copper foil adhered to the said release property support plate, for example, if the adhesive strength with respect to the said release property support plate is weak, a fine wiring pattern will peel at the chemical etching time. On the contrary, when the said adhesive strength is strong, after transferring the said wiring pattern to a board | substrate, when peeling the said release property support plate, a wiring pattern will also peel together. Moreover, there is also a method of transferring copper foil to a substrate by roughening the surface of the copper foil and making the adhesive strength of the copper foil with the substrate higher than the adhesive strength with the releasable support plate. In this method, fine wiring patterns are formed. It is difficult.

또, 세라믹 기판에 대해, 예컨대 스크린 인쇄한 도전성 페이스트를 소성에 의해 소결시켜, 배선 패턴을 형성하는 방법을 채용해도, 상기 배선 패턴의 미세화에는 한계가 있고, 또 도전성 분말을 함유하는 도전성 페이스트의 소결에서는 구리박과 같은 금속층과 달리, 전기 도전성이 악화되어, 이후의 고주파수화에 대해 문제가 될 우려가 있다.Further, even if a method of forming a wiring pattern by sintering the conductive paste screen-printed with the ceramic substrate by firing, for example, is used, there is a limit in miniaturization of the wiring pattern, and the sintering of the conductive paste containing conductive powder is performed. Unlike the metal layer like copper foil, electrical conductivity deteriorates and there exists a possibility that it may become a problem about subsequent high frequency.

한편, 구리박 등의 금속박에 의해 배선 형성된 세라믹 다층 기판을 제작하는 것은, 종래에는 곤란했다. 이것은 그린 시트상에 그린 시트의 성질과 형상을 손상시키지 않고, 금속박으로 배선을 형성하는 것이 곤란했기 때문이다.On the other hand, it was conventionally difficult to manufacture the ceramic multilayer board | substrate formed by wiring by metal foil, such as copper foil. This is because it was difficult to form wiring from the metal foil without damaging the properties and shape of the green sheet on the green sheet.

또, 수지계 프린트 배선기판의 제작방법을 고려해 본 경우, 종래는 순차 적층을 이용한 적층 방법이 일반적이고, 프레스 공정도 다수회 걸친다. 이 때문에, 확실한 층간 접속을 실현하기 위해서는, 각 프레스 공정에서 발생하는 경화수축의 보정 등, 번잡한 공정을 피해 통과시킬 수는 없었다.Moreover, when considering the manufacturing method of a resin-based printed wiring board, conventionally, the lamination | stacking method using sequential lamination | stacking is common, and the press process also takes many times. For this reason, in order to realize reliable interlayer connection, it was not possible to pass through complicated processes, such as correction of hardening shrinkage which arises in each press process.

또, 수지계 프린트 배선기판이 열전도성에 과제를 가지는 것 등을 보완할 목 적이나, 수지 다층기판에 콘덴서를 형성하는 것을 목적으로 하여, 수지계 프린트 배선기판과 세라믹 기판을 적층한 구조 자체는 이미 제안되어 있다. 그러나, 실제로는 적층 공정 등을 통해 주로 세라믹층에 균열 등 손상이 발생해 버려, 수지계 및 세라믹 적층체를 제작하는 것은 곤란했다.Moreover, the structure itself which laminated | stacked the resin-based printed wiring board and the ceramic board | substrate for the purpose of complementing the resin printed wiring board which has a subject in heat conductivity, etc., or the purpose of forming a capacitor in a multilayered resin board is already proposed. . However, in reality, damages such as cracks mainly occur in the ceramic layer through the lamination process or the like, and it is difficult to produce resin-based and ceramic laminates.

본 발명은, 상기 종래의 문제를 해결하기 위해, 기판에 미세한 배선 패턴을 전사하기 위한 전사용 배선 패턴 형성재로서, 기판으로의 전사를 용이하고 확실하게 행할 수 있고, 저비용인 전사용 배선 패턴 형성재를 제공하는 것을 목적으로 한다.MEANS TO SOLVE THE PROBLEM This invention is a transfer wiring pattern formation material for transferring a fine wiring pattern to a board | substrate, in order to solve the said conventional problem, The transfer wiring pattern formation which can carry out transfer to a board | substrate easily and reliably, and is low cost is formed. The purpose is to provide ash.

또, 기판의 고밀도 실장을 진행시키기 위해서는, 배선 패턴의 미세화뿐만 아니라, 배선 패턴에 접속된 회로부품을 어떻게 형성하여 실장하는 가가 중요한 포인트가 된다. 종래는, 인덕터, 콘덴서 및 저항 등의 수동 부품은 일반적으로 기판표면에 돌출한 상태에서 실장되어, 기판 내에 매설시키는 것은 곤란했다. 이 때문에, 고밀도 실장에 한계가 발생했다.In addition, in order to advance high-density mounting of a board | substrate, not only refine | miniaturization of a wiring pattern but how to form and mount the circuit component connected to a wiring pattern becomes an important point. Conventionally, passive components such as inductors, capacitors, and resistors are generally mounted in a state of protruding from the substrate surface, and it is difficult to embed them in the substrate. For this reason, a limit occurred in high density mounting.

예컨대, 상술한 공보 등에 개시된 종래의 방법에서는, 전사 형성재상에 형성된 패턴은 모두 구리박의 배선 부분뿐이다. 실장 밀도를 향상시키기 위해서는, 수동부품 등을 칩의 형태로 전사 형성재상에 실장하는 방법도 제안할 수 있는데, 수동부품 등을 기판에 메울 때에, 배선 패턴과의 접속부의 단선, 칩의 위치 어긋남 등 여러 문제가 발생하고 있다.For example, in the conventional method disclosed in the above-mentioned publications, all of the patterns formed on the transfer forming material are only wiring portions of copper foil. In order to improve the mounting density, a method of mounting a passive component or the like on a transfer forming material in the form of a chip can also be proposed. When the passive component is embedded in a substrate, disconnection of the connection portion with the wiring pattern, positional shift of the chip, etc. Several problems are occurring.

따라서, 본 발명은 미세한 배선패턴 및 회로부품 등을 회로 기판에 내장시키기 위한 전사용 부품 배선패턴 형성재로서, 배선 패턴과의 접속을 확보하면서, 회 로부품 등을 정확하고 또 저비용으로 회로기판에 실장하는 것이 가능한 전사용 부품 배선 패턴 형성재를 제공하는 것도 목적으로 한다.Accordingly, the present invention is a transfer part wiring pattern forming material for embedding fine wiring patterns and circuit components into a circuit board, and is used to accurately and low-cost circuit components, while ensuring connection with wiring patterns. Another object is to provide a transfer component wiring pattern forming material which can be mounted.

또, 본 발명은 상술한 전사용 배선 패턴 형성재 또는 전사용 부품 배선패턴 형성재(전사재)를 이용하여, 배선패턴 및 회로부품이 형성된 배선기판을 제공하는 것을 목적으로 한다.Further, an object of the present invention is to provide a wiring board on which wiring patterns and circuit components are formed, using the above-mentioned transfer wiring pattern forming material or transfer component wiring pattern forming material (transfer material).

상기 목적을 달성하기 위해, 본 발명의 제1 구성에 관한 전사재는 캐리어로서의 제1 금속층과, 배선 패턴으로서의 제2 금속층과, 상기 제1 금속층과 제2 금속층과의 사이에 개재하여, 상기 제1 금속층과 제2 금속층을 박리가능한 상태로 접합시키는 박리층과의 적어도 3층을 가지고, 상기 제1 금속층 표층부에, 상기 배선패턴에 대응한 형상의 볼록부가 형성되고, 상기 볼록부 영역상에 상기 박리층 및 상기 제2 금속층이 형성되어 있는 것을 특징으로 한다.In order to achieve the said objective, the transfer material which concerns on the 1st structure of this invention is interposed between the 1st metal layer as a carrier, the 2nd metal layer as a wiring pattern, and the said 1st metal layer and a 2nd metal layer, and said 1st At least three layers of a peeling layer for joining the metal layer and the second metal layer in a peelable state, wherein a convex portion having a shape corresponding to the wiring pattern is formed in the first metal layer surface layer portion, and the peeling portion is formed on the convex portion region. A layer and the said 2nd metal layer are formed, It is characterized by the above-mentioned.

본 발명의 제2 구성에 관한 전사재는, 캐리어로서의 제1 금속층과, 배선패턴으로서의 제2 금속층과의 적어도 2층을 가지고, 상기 제1 금속층상에 상기 제2 금속층과 전기적으로 접속하도록 인쇄법에 의해 형성된 회로부품을 구비한 것을 특징으로 한다.The transfer material according to the second configuration of the present invention has at least two layers of a first metal layer as a carrier and a second metal layer as a wiring pattern, and is connected to the printing method so as to be electrically connected to the second metal layer on the first metal layer. The circuit component formed by this is characterized by the above-mentioned.

상기 제2 구성에 관한 전사재에 의하면, 인쇄에 의해 인덕터, 콘덴서 및 저항 등의 회로부품을 일괄하여 형성할 수 있게 된다. 특히, 저항의 형성이 용이하다. 또, 회로부품은 이들의 수동부품에 한정되지 않고, 반도체 칩 등의 능동 부품을 형성해도 좋다. According to the transfer material according to the second configuration, circuit components such as an inductor, a capacitor, and a resistor can be collectively formed by printing. In particular, the formation of a resistor is easy. The circuit components are not limited to these passive components, and active components such as semiconductor chips may be formed.                         

또, 땜납 등을 이용한 회로부품의 실장이 불필요하게 되기 때문에, 실장공정을 간략화할 수 있다. 또, 땜납 접속의 감소에 따라, 배선기판의 신뢰성을 향상시킬 수 있다. 또, 전사재상에 회로부품을 인쇄로 형성함으로써, 부품 칩을 땜납 실장하는 경우와 비교하여, 회로부품의 저배화(低背化)를 실현할 수 있고, 메워짐에 따른 전사 및 기판으로의 내장도 용이하게 할 수 있다. 또, 회로부품의 배치가 자유로와져서, 예컨대 내장 콘덴서 등과의 배선거리를 최단으로 하여, 고주파 특성을 향상시킬 수 있다.In addition, since the mounting of circuit components using solder or the like becomes unnecessary, the mounting process can be simplified. In addition, as the solder connection is reduced, the reliability of the wiring board can be improved. In addition, by forming a circuit component on the transfer material by printing, it is possible to realize a lowering of the circuit component as compared with the case of solder mounting the component chip. It can be done easily. In addition, the arrangement of the circuit components is free, and the high-frequency characteristics can be improved, for example, with the shortest wiring distance to the built-in capacitor or the like.

또, 제2 구성에 관한 전사재는 전사 후, 박리된 캐리어인 제1 금속층상에 새로운 제2 금속층이나 배선패턴 또는 부품 패턴을 형성함으로써, 제1 금속층을 재이용하는 것이 가능하고, 그 배선패턴의 구성도 특별히 제한되지 않는다. 이 때문에, 저비용화를 도모할 수 있고, 공업적으로도 매우 유용하다.In addition, the transfer material according to the second configuration can reuse the first metal layer by forming a new second metal layer, a wiring pattern, or a component pattern on the first metal layer which is the peeled carrier after the transfer, and the structure of the wiring pattern can be reused. Also not particularly limited. For this reason, cost reduction can be attained and it is very useful also industrially.

또, 상기 목적을 달성하기 위해, 본 발명의 전사재의 제1 제조방법은,In addition, in order to achieve the above object, the first manufacturing method of the transfer material of the present invention,

제1 금속층상에 박리층을 형성하고,Forming a release layer on the first metal layer,

상기 박리층상에 제2 금속층을 형성하고,Forming a second metal layer on the release layer;

화학 에칭법에 의해 상기 제2 금속층, 박리층 및 상기 제1 금속층의 표층부를 에칭함으로써, 상기 제2 금속층 및 상기 박리층을 배선패턴 형상으로 형성하는 동시에, 상기 제1 금속층의 표층부에, 그 볼록부가 상기 배선 패턴에 대응한 형상의 요철부를 형성하는 것을 특징으로 한다.By etching the surface layer portions of the second metal layer, the peeling layer and the first metal layer by a chemical etching method, the second metal layer and the peeling layer are formed in a wiring pattern shape, and the convex portions are formed on the surface layer portion of the first metal layer. It is characterized in that an uneven portion having a shape corresponding to the wiring pattern is formed.

또, 본 발명의 전사재의 제2 제조방법은, Moreover, the 2nd manufacturing method of the transfer material of this invention,

제1 금속층상에 제2 금속층을 배선패턴 형상으로 형성하고, Forming a second metal layer in the shape of a wiring pattern on the first metal layer,                         

상기 제2 금속층에 전기적으로 접속하도록 인쇄로 회로부품을 형성하는 것을 특징으로 한다.A circuit component is formed by printing so as to be electrically connected to the second metal layer.

배선패턴이 되는 제2 금속층은 캐리어가 되는 제1 금속층에 도금법, 증착법 또는 스퍼터법 등을 이용하여 직접 형성할 수 있다. 제2 금속층의 형성시에, 박막 저항체를 스퍼터법 등에 의해 마찬가지로 형성해도 좋다.The second metal layer serving as the wiring pattern may be directly formed on the first metal layer serving as the carrier using a plating method, a vapor deposition method, a sputtering method, or the like. At the time of forming the second metal layer, the thin film resistor may be similarly formed by the sputtering method or the like.

또, 본 발명의 전사재의 제3 제조방법은,In addition, the third manufacturing method of the transfer material of the present invention,

제2 금속층상에 박리층 및 제2 금속층을 형성하고,Forming a release layer and a second metal layer on the second metal layer,

상기 제2 금속층 및 박리층을 배선패턴형상으로 가공하고,The second metal layer and the peeling layer are processed into a wiring pattern shape,

상기 제2 금속층에 전기적으로 접속하도록 인쇄로 회로부품을 형성하는 것을 특징으로 한다.A circuit component is formed by printing so as to be electrically connected to the second metal layer.

또, 본 발명의 제1 구성에 관한 배선기판은, 전기 절연성 기판과, 상기 제1 구성에 관한 전사재를 이용한 전사법에 의해 상기 전기 절연성 기판의 적어도 일주면에 형성된 배선 패턴을 구비한 배선기판에 있어서, 상기 배선패턴은 상기 주면에 형성된 오목부 내에 형성된 것을 특징으로 한다.In addition, the wiring board according to the first aspect of the present invention is an wiring board including an electrically insulating substrate and a wiring pattern formed on at least one circumferential surface of the electrically insulating substrate by a transfer method using the transfer material according to the first configuration. The wiring pattern may be formed in a recess formed on the main surface.

본 발명의 제2 구성에 관한 배선기판은, 다수의 배선기판을 적층하여 이루어진 이너 비어 홀 구조의 다층배선기판에서, 적어도 한 층에 상기 제1 구성에 관한 배선기판을 구비한 것을 특징으로 한다.The wiring board according to the second aspect of the present invention is a multilayer wiring board having an inner via hole structure formed by stacking a plurality of wiring boards, wherein at least one layer is provided with the wiring board according to the first configuration.

또, 본 발명의 제3 구성에 관한 배선기판은 전기 절연성 기판과, 상기 제2 구성에 관한 전사재를 이용한 전사법에 의해 상기 전기 절연성 기판의 적어도 일주면에 형성된 배선패턴 및 회로부품을 구비하고, 상기 회로부품이 상기 배선패턴과 전기적으로 접속되어, 상기 회로부품 및 상기 배선패턴이 상기 주면에 매설된 것을 특징으로 한다.In addition, the wiring board according to the third aspect of the present invention includes an electrically insulating substrate, wiring patterns and circuit components formed on at least one circumferential surface of the electrically insulating substrate by a transfer method using the transfer material according to the second configuration. And the circuit component is electrically connected to the wiring pattern, and the circuit component and the wiring pattern are embedded in the main surface.

본 발명의 제4 구성에 관한 배선기판은, 다수의 배선기판을 적층하여 이루어진 이너 비어 홀 구조의 다층배선기판에서, 적어도 한 층에 상기 제3 구성에 관한 배선기판을 구비한 것을 특징으로 한다.A wiring board according to a fourth aspect of the present invention is a multilayer wiring board having an inner via hole structure formed by stacking a plurality of wiring boards, wherein at least one layer is provided with the wiring board according to the third configuration.

또, 본 발명의 배선기판의 제1 제조방법은, 상기 제1 구성에 관한 전사재를 이용한 배선기판의 제조방법에 있어서,The first manufacturing method of the wiring board of the present invention is a manufacturing method of the wiring board using the transfer material according to the first configuration.

상기 전사재에서의 적어도 제2 금속층을 포함하는 배선패턴 금속층이 형성된 측을 미경화 상태의 시트상 기재의 적어도 일주면에 압착하여,The side where the wiring pattern metal layer including the at least second metal layer in the transfer material is formed is pressed onto at least one peripheral surface of the sheet-like base material in an uncured state,

상기 박리층에 의해 상기 제2 금속층에 접합되어 있는 상기 제1 금속층을 상기 제2 금속층에서 박리함으로써, 상기 시트상 기재에, 상기 배선 패턴 금속층을 전사하는 것을 특징으로 한다.The said wiring pattern metal layer is transferred to the said sheet-like base material by peeling the said 1st metal layer joined by the said peeling layer to the said 2nd metal layer from the said 2nd metal layer.

본 발명의 배선기판의 제2 제조방법은,The second manufacturing method of the wiring board of the present invention,

세라믹 시트에 관통 구멍을 형성하고,Through-holes are formed in the ceramic sheet,

상기 관통 구멍이 형성된 세라믹 시트의 양면에, 상기 세라믹 시트의 소결온도에서 실질적으로 소결수축하지 않는 무기 조성물을 주성분으로 하는 구속시트를 배치하고,On both sides of the ceramic sheet on which the through-holes are formed, a restraint sheet mainly composed of an inorganic composition which is not substantially sintered at the sintering temperature of the ceramic sheet is disposed,

상기 구속시트와 함께 상기 세라믹 시트를 소성하고,Firing the ceramic sheet together with the restraint sheet,

소성 후, 상기 구속 시트를 제거하여,After firing, the restraint sheet is removed,

상기 관통 구멍에 열경화성의 도전성 조성물을 충전하여, 비어 콘덕터 부착 의 세라믹 기판을 얻고,The through hole is filled with a thermosetting conductive composition to obtain a ceramic substrate with a via conductor,

상기 제1 구성에 관한 전사재에서의 적어도 제2 금속층을 포함하는 배선 패턴 금속층이 형성된 측을 열경화성 수지 조성물을 포함하는 미경화 상태의 시트상 기재의 적어도 일주면에 압착하여,The side where the wiring pattern metal layer containing the at least 2nd metal layer in the transfer material which concerns on said 1st structure was formed was crimped | bonded to at least one peripheral surface of the sheet-like base material of the uncured state containing a thermosetting resin composition,

상기 박리층에 의해 상기 제2 금속층에 접합되어 있는 상기 제1 금속층을 상기 제2 금속층으로부터 박리함으로써, 상기 시트상 기재에, 상기 배선 패턴 금속층을 전사하고,The wiring pattern metal layer is transferred to the sheet-like substrate by peeling the first metal layer bonded to the second metal layer by the release layer from the second metal layer.

상기 전사 전 또는 후에, 상기 열경화성 수지 조성물을 포함하는 시트상 기재에 관통 구멍을 형성하고, 상기 관통 구멍에 열경화성의 도전성 조성물을 충전하여, 비어 콘덕터 부착의 복합 배선기판을 얻고,Before or after the transfer, through holes are formed in the sheet-like base material containing the thermosetting resin composition, and the through holes are filled with a thermosetting conductive composition to obtain a composite wiring board with a via conductor.

상기 세라믹 기판과 상기 복합 배선기판을 적층하여 가열하면서 압착함으로써, 다층배선기판을 얻는 것을 특징으로 한다.A multilayer wiring board is obtained by laminating and heating the ceramic substrate and the composite wiring board and pressing them while heating.

본 발명의 배선기판의 제3 제조방법은, 상기 제2 구성에 관한 전사재를 이용한 배선기판의 제조방법에 있어서,According to a third manufacturing method of a wiring board of the present invention, in the manufacturing method of the wiring board using the transfer material according to the second configuration,

상기 전사재에서의 적어도 제2 금속층 및 상기 회로부품이 형성된 측을 미경화 상태의 절연성의 시트상 기재의 적어도 일주면에 압착하고,At least the second metal layer in the transfer material and the side on which the circuit component is formed are pressed to at least one peripheral surface of the insulating sheet-like base material in an uncured state,

상기 제1 금속층을 박리함으로써, 상기 시트상 기재에 적어도 상기 제2 금속층 및 상기 회로부품을 전사하는 것을 특징으로 한다.By peeling the said 1st metal layer, at least the said 2nd metal layer and the said circuit component are transferred to the said sheet-like base material, It is characterized by the above-mentioned.

본 발명의 배선기판의 제4 제조방법은,The fourth manufacturing method of the wiring board of the present invention,

세라믹 시트에 관통 구멍을 형성하고, Through-holes are formed in the ceramic sheet,                         

상기 관통 구멍이 형성된 세라믹 시트의 양면에, 상기 세라믹 시트의 소결온도에서 실질적으로 소결수축하지 않는 무기 조성물을 주성분으로 하는 구속 시트를 배치하고,On both sides of the ceramic sheet on which the through-holes are formed, a restraining sheet mainly composed of an inorganic composition which is not substantially sintered at the sintering temperature of the ceramic sheet is disposed,

상기 구속 시트와 함께 상기 세라믹 시트를 소성하고,Firing the ceramic sheet together with the restraint sheet,

소성 후, 상기 구속 시트를 제거하여,After firing, the restraint sheet is removed,

상기 관통 구멍에 열경화성의 도전성 조정물을 충전하여, 비어 콘덕터 부착의 세라믹 기판을 얻고,The through hole is filled with a thermosetting conductive adjuster to obtain a ceramic substrate with a via conductor,

상기 제2 구성에 관한 전사재에서의 적어도 제2 금속층을 포함하는 배선 패턴 금속층이 형성된 측을 열경화성 수지 조성물을 포함하는 미경화 상태의 시트상 기재의 적어도 일주면에 압착하여,The side where the wiring pattern metal layer containing the at least 2nd metal layer in the transfer material which concerns on the said 2nd structure was formed was crimped | bonded to at least one peripheral surface of the sheet-like base material of the uncured state containing a thermosetting resin composition,

상기 박리층에 의해 상기 제2 금속층에 접합되어 있는 상기 제1 금속층을 상기 제2 금속층으로부터 박리함으로써, 상기 시트상 기재에 상기 배선 패턴 금속층을 전사하고,The wiring pattern metal layer is transferred to the sheet-like base material by peeling the first metal layer bonded to the second metal layer by the release layer from the second metal layer.

상기 전사의 전 또는 후에, 상기 열경화성 수지 조성물을 포함하는 시트상 기재에 관통 구멍을 형성하고, 상기 관통 구멍에 열경화성의 도전성 조성물을 충전하여, 비어 콘덕터 부착의 복합 배선기판을 얻고,Before or after the transfer, through holes are formed in the sheet-like base material containing the thermosetting resin composition, and the through holes are filled with a thermosetting conductive composition to obtain a composite wiring board with a via conductor,

상기 세라믹 기판과 상기 복합 배선기판을 적층하여, 가열하면서 압착함으로써 다층 배선기판을 얻는 것을 특징으로 한다.The multilayer wiring board is obtained by laminating the ceramic substrate and the composite wiring board and pressing them while heating.

상기 제2 구성에 관한 전사재를 이용하면, 다층기판의 어떤 층에도 회로부품을 전사할 수 있고, 부품 배치장소도 자유로워지므로, 전자회로 설계의 자유도가 비약적으로 향상한다. By using the transfer material according to the second configuration, the circuit component can be transferred to any layer of the multilayer board, and the place of the component can be freed, which greatly improves the freedom of electronic circuit design.

(실시형태 1)(Embodiment 1)

본 발명에 관한 전사용 배선패턴 형성재의 제1 실시형태(이하, 제1 전사재라 칭한다)의 구성 개략예를 도 1의 단면도에 도시한다.A schematic schematic example of the first embodiment of the transfer wiring pattern forming material according to the present invention (hereinafter referred to as a first transfer material) is shown in the cross-sectional view of FIG. 1.

도시한 바와 같이, 상기 제1 전사재는 표층부에 요철부(예컨대, 오목부의 높이가 1∼12㎛ 정도)가 형성된 제1 금속층(101)을 가진다. 제1 금속층(101)에서, 상기 볼록부는 배선 패턴에 대응한 형상을 이룬다. 이 볼록부 영역상에 유기층 또는 금속 도금층으로 이루어진 박리층(102)과, 제2 금속층(103)이 형성되어 있다. 즉, 제1 전사재는 상기 제1 금속층(101)과 제2 금속층(103)이 박리층(102)을 통해 접합된 3층 구조이다.As shown, the first transfer material has a first metal layer 101 having an uneven portion (for example, a height of a recessed portion of about 1 to 12 µm) formed on the surface layer portion. In the first metal layer 101, the convex portion forms a shape corresponding to the wiring pattern. The peeling layer 102 which consists of an organic layer or a metal plating layer, and the 2nd metal layer 103 are formed on this convex part area | region. That is, the first transfer material has a three-layer structure in which the first metal layer 101 and the second metal layer 103 are bonded through the release layer 102.

제1 전사재에서, 제2 금속층(103)은 배선 패턴이고, 제1 금속층(101)은 상기 배선 패턴을 기판으로 전사하기 위한 캐리어로서 기능한다. 즉, 제1 금속층(101)은 배선패턴인 제2 금속층(103)을 기판으로 전사한 후, 박리층(102)과 함께 상기 기판으로부터 박리된다.In the first transfer material, the second metal layer 103 is a wiring pattern, and the first metal layer 101 functions as a carrier for transferring the wiring pattern to the substrate. That is, the first metal layer 101 is transferred from the substrate together with the release layer 102 after transferring the second metal layer 103, which is a wiring pattern, to the substrate.

상기 제1 전사재의 제조방법은, 예컨대,The manufacturing method of the first transfer material is, for example,

(a) 제1 금속층상에, 유기층 또는 금속 도금층으로 이루어진 박리층을 통해, 제1 금속층과 동일 성분의 금속을 포함하는 제2 금속층을 형성하여, 3층 구조를 형성하는 공정과,(a) forming a three-layer structure by forming a second metal layer containing a metal having the same component as that of the first metal layer through a release layer composed of an organic layer or a metal plating layer on the first metal layer;

(b) 화학 에칭법에 의해, 제2 금속층과 박리층뿐만 아니라 제1 금속층의 표 층부를 배선 패턴 형상으로 가공하여, 제1 금속층의 표층부에 요철부를 형성하는 공정을 포함한다.(b) The process of forming not only a 2nd metal layer and a peeling layer but a surface layer part of a 1st metal layer in a wiring pattern shape by a chemical etching method, and forming an uneven part in the surface layer part of a 1st metal layer.

이 제조방법에 의하면, 포토리소그래피법 등의 화학 에칭을 이용함으로써, 제2 금속층을 미세한 배선 패턴으로 형성할 수 있다. 또, 배선패턴(제2 금속층)을 구성하는 금속박이 캐리어를 구성하는 금속박(제1 금속층)과 동일 재료를 포함함으로써, 일회의 에칭 공정에서, 캐리어를 구성하는 제1 금속층에, 제2 금속층의 배선 패턴과 동일 패턴의 요철을 형성할 수 있다.According to this manufacturing method, by using chemical etching, such as a photolithography method, a 2nd metal layer can be formed in a fine wiring pattern. In addition, since the metal foil constituting the wiring pattern (second metal layer) includes the same material as the metal foil (first metal layer) constituting the carrier, the second metal layer is formed on the first metal layer constituting the carrier in one etching step. Unevenness | corrugation of the same pattern as a wiring pattern can be formed.

또, 본 실시형태의 제1 전사재는, 사용 후에 박리된 제1 금속층을 재이용하여, 이 제1 금속층의 볼록부와 동일 형상의 제2 금속층을 도금층 등의 박리층을 통해 형성함으로써, 같은 전사재를 재생할 수 있다. 또는, 상기 제1 금속층은 예컨대 볼록판 인쇄용의 패턴 형성재 등의 다른 용도로 응용할 수도 있다. 따라서, 본 실시형태의 제1 전사재는 자원을 유효하게 이용할 수 있으므로, 자원 절약 및 폐기물의 감소의 점에서 매우 유리하다. 또, 이것은 후술하는 다른 실시형태에서 설명하는 각 전사재에 대해서도 같다.Moreover, the 1st transfer material of this embodiment reuses the 1st metal layer which peeled after use, and forms the 2nd metal layer of the same shape as the convex part of this 1st metal layer through peeling layers, such as a plating layer, and is the same transfer material. Can play. Alternatively, the first metal layer may be applied to other uses, such as a pattern forming material for convex printing. Therefore, since the 1st transfer material of this embodiment can utilize a resource effectively, it is very advantageous at the point of resource saving and waste reduction. Moreover, this is the same also about each transfer material demonstrated in other embodiment mentioned later.

또, 본 실시형태의 전사재의 배선패턴에 전기적으로 접속하도록, 인덕터, 콘덴서, 저항 또는 반도체 소자 등의 회로부품을 형성하여, 배선 패턴과 함께 기판으로 전사할 수도 있다. 또, 인덕터, 콘덴서, 저항 및 수동 부품은 스크린 인쇄 등의 인쇄법에 의해, 전사재상에 형성하는 것이 바람직하다.Moreover, circuit components, such as an inductor, a capacitor | condenser, a resistor, or a semiconductor element, can be formed so that it may electrically connect to the wiring pattern of the transfer material of this embodiment, and it can also transfer with a wiring pattern to a board | substrate. The inductor, the capacitor, the resistor, and the passive component are preferably formed on the transfer material by a printing method such as screen printing.

(실시형태 2)(Embodiment 2)

다음에, 본 발명의 전사재의 제2 실시형태(이하, 제2 전사재라 칭한다)의 일 례의 구성 개략을 도 2의 단면도에 도시한다.Next, the structural outline of an example of 2nd Embodiment (Hereinafter, it is called a 2nd transfer material) of the transfer material of this invention is shown in sectional drawing of FIG.

도 2에 도시한 바와 같이, 제2 전사재는 표층부에 요철부가 형성된 제1 금속층(101)을 가진다. 상기 볼록부는 파선 패턴에 대응한 형상을 이룬다. 제2 전사재는 그 볼록부 영역상에 유기층 또는 금속 도금층으로 이루어진 박리층(102)과 제2 금속층(103)이 형성되고, 또 그 위에 제3 금속층(104)이 형성된 4층 구조이다. 즉, 제1 금속층(101)과 제2 금속층(103)은 박리층(102)을 통해 접합되어 있다.As shown in FIG. 2, the second transfer material has a first metal layer 101 having an uneven portion formed in the surface layer portion. The convex portion forms a shape corresponding to the broken line pattern. The second transfer material has a four-layer structure in which a peeling layer 102 made of an organic layer or a metal plating layer and a second metal layer 103 are formed on the convex portion region, and a third metal layer 104 is formed thereon. That is, the first metal layer 101 and the second metal layer 103 are bonded through the release layer 102.

제2 전사재에서, 제2 금속층(103) 및 제3 금속층(104)은 2층 구조의 배선 패턴이고, 제1 금속층(101)은 상기 배선 패턴을 기판으로 전사하기 위한 캐리어로서 기능한다. 즉, 제1 금속층(101)은 배선패턴인 제2 금속층(103) 및 제3 금속층(104)을 기판으로 전사한 후, 박리층(102)과 함께 상기 기판으로부터 박리된다.In the second transfer material, the second metal layer 103 and the third metal layer 104 are wiring patterns having a two-layer structure, and the first metal layer 101 functions as a carrier for transferring the wiring pattern to the substrate. That is, the first metal layer 101 is transferred from the substrate together with the release layer 102 after transferring the second metal layer 103 and the third metal layer 104, which are wiring patterns, to the substrate.

상기 제2 전사재의 제조방법은, 예컨대,The manufacturing method of the second transfer material is, for example,

(a) 제1 금속층상에 유기층 또는 금속 도금층으로 이루어진 박리층을 통해 제1 금속층과 동일 성분의 금속을 포함하는 제2 금속층을 형성하여, 3층 구조를 형성하는 공정과,(a) forming a three-layer structure by forming a second metal layer containing a metal having the same component as that of the first metal layer through a peeling layer composed of an organic layer or a metal plating layer on the first metal layer;

(b) 제2 금속층상의 임의의 영역에 도금 레지스트를 형성하는 등 하여, 상기 도금 레지스트에 덮이지 않고 노출한 영역이 배선 패턴 형상이 되도록 하는 공정과,(b) forming a plating resist in an arbitrary region on the second metal layer, such that the exposed region without covering the plating resist becomes a wiring pattern shape;

(c) 상기 제2 금속층의 표면에서 상기 노출된 배선 패턴 형상의 영역상에, 패턴 도금법에 의해, 도금층으로 이루어진 제3 금속층을 형성하는 공정과,(c) forming a third metal layer made of a plating layer on the exposed wiring pattern region on the surface of the second metal layer by a pattern plating method;

(d) 상기 도금 레지스트를 박리함으로써, 상기 제3 금속층이 제2 금속층상에 서 배선 패턴 형상의 볼록부에 형성되는 공정과,(d) removing the plating resist to form the third metal layer on the second metal layer, and forming a convex portion in the shape of a wiring pattern;

(e) 화학적 에칭법에 의해, 상기 제3 금속층이 형성되어 있지 않은 영역의 제2 금속층, 박리층 및 제1 금속층의 상층부를 선택적으로 제거하는 공정을 포함한다.(e) a step of selectively removing the upper layer portion of the second metal layer, the peeling layer, and the first metal layer in the region where the third metal layer is not formed by the chemical etching method.

이 제조방법에서, 제3 금속층으로서 제2 금속층과 동일 성분의 금속을 이용한 경우, 예컨대 구리박(제2 금속층)상에 구리 도금층(제3 금속층)을 형성한 경우, 실시 형태 1과 같은 이유 및 애디티브법을 채용하고 있기 때문에, 제2 및 제3 금속층을 미세한 배선 패턴으로 형성할 수 있다.In this manufacturing method, when a metal having the same component as the second metal layer is used as the third metal layer, for example, when a copper plating layer (third metal layer) is formed on the copper foil (second metal layer), Since the additive method is adopted, the second and third metal layers can be formed in a fine wiring pattern.

또, 제2 금속층 및 박리층은 제3 금속층과 비교하여 얇기 때문에, 단시간의 에칭 공정으로 제거할 수 있어, 기본적으로 제3 금속층의 층 두께를 거의 줄이지 않고 남길 수 있다. 따라서, 배선 패턴의 두께를 임의로 제어할 수 있다.Moreover, since a 2nd metal layer and a peeling layer are thin compared with a 3rd metal layer, it can remove by a short time etching process, and can basically leave the layer thickness of a 3rd metal layer hardly reducing. Therefore, the thickness of the wiring pattern can be arbitrarily controlled.

한편, 제3 금속층으로서 제2 금속층과 다른 금속, 예컨대, 구리박(제2 금속층)상에 금(제3 금속층)을 패턴 도금으로 구성한 경우, 제3 금속층이 에칭 레지스트로서 기능하기 때문에, 상기 배선 패턴 형상을 가지는 제3 금속층이 형성되어 있지 않은 영역의 제2 금속층, 박리층 및 제1 금속층의 상층부를 선택적으로 제거할 수 있다. 또, 제3 금속층에 금을 이용하면, 전사재의 배선 패턴의 최상층이 금이 되기 때문에, 예컨대 베어 칩, 베어의 SAW(필터 표면 탄성파 필터) 등을 배선 패턴상에 플립 칩 실장시키면, 저저항으로 안정된 접속을 얻을 수 있다. 또, 제3 금속층에 은을 이용한 경우도 같은 효과를 얻을 수 있다.On the other hand, when gold (third metal layer) is formed by pattern plating on a metal different from the second metal layer, for example, copper foil (second metal layer) as the third metal layer, the third metal layer functions as an etching resist, so that the wiring The upper layer portions of the second metal layer, the peeling layer, and the first metal layer in the region where the third metal layer having the pattern shape is not formed can be selectively removed. When gold is used for the third metal layer, the uppermost layer of the wiring pattern of the transfer material becomes gold. For example, if a bare chip or a SAW (filter surface acoustic wave filter) of the bear is mounted on the wiring pattern, a low resistance can be obtained. A stable connection can be obtained. Moreover, the same effect can be acquired also when silver is used for a 3rd metal layer.

또, 상기 제조방법에서, 상기 제2 금속층상에 제3 금속층을 형성하기 전에, 상기 제2 금속층의 표면을 조면(粗面)화 처리하는 것이 바람직하다. 상기 제3 금속층을 형성하기 전이란, 상기 제2 금속층상에 배선 패턴 형성용의 마스크(상기 도금 레지스트)를 형성하기 전, 또는 상기 배선 패턴 형상으로 마스킹된 제2 금속층상에 상기 배선 패턴을 따라, 제3 금속층을 형성하기 전을 말한다. 이와 같이, 상기 제2 금속층을 조면화 처리하면, 상기 제2 금속층과 상기 제3 금속층과의 접착성이 향상된다.Moreover, in the said manufacturing method, it is preferable to roughen the surface of the said 2nd metal layer before forming a 3rd metal layer on the said 2nd metal layer. Before the third metal layer is formed, before the mask for forming the wiring pattern (the plating resist) is formed on the second metal layer or along the wiring pattern on the second metal layer masked in the shape of the wiring pattern. , Before forming the third metal layer. As described above, when the second metal layer is roughened, adhesion between the second metal layer and the third metal layer is improved.

상기 제조방법에서, 전해 도금법에 의해, 상기 제2 금속층상에 상기 제3 금속층을 형성하는 것이 바람직하다. 상기 전해 도금법에 의해, 상기 제3 금속층, 또는 상기 배선 패턴 형성용의 금속층을 형성하면, 상기 제2 금속층과 상기 제3 금속층과의 접착면에, 적당한 접착성을 얻을 수 있을 뿐 아니라, 상기 금속층간에 극간이 발생하지 않기 때문에, 예컨대 에칭 등을 행해도, 양호한 배선 패턴을 형성할 수 있다. 한편, 제2 금속층상에 상기 제3 금속층을 패널 도금으로 형성한 후, 배선 패턴상에 마스킹을 행하여, 패턴 형성을 행해도 좋다. 이 경우, 전사 후의 제2 금속층의 표면 산화방지, 땜납 누설성의 개선에 효과가 있다.In the above production method, it is preferable to form the third metal layer on the second metal layer by electroplating. By forming the third metal layer or the metal layer for forming the wiring pattern by the electrolytic plating method, not only proper adhesion can be obtained on the adhesive surface between the second metal layer and the third metal layer, but also the metal Since no gap is generated between the layers, a good wiring pattern can be formed even by performing etching or the like, for example. On the other hand, after forming the said 3rd metal layer by panel plating on a 2nd metal layer, you may mask on a wiring pattern, and pattern formation may be performed. In this case, it is effective to prevent surface oxidation of the second metal layer after transfer and to improve solder leakage.

상기 제조방법에서, 화학 에칭법에 의해, 제2 및 제3 금속층을 제1 금속층의 표층부를 포함하여, 배선패턴 형상으로 가공하는 것이 바람직하다.In the above manufacturing method, it is preferable to process the second and third metal layers into the wiring pattern shape by including the surface layer portion of the first metal layer by the chemical etching method.

상기 제조방법에서, 상술한 바와 같은 이유에서, 상기 제2 금속층은 구리, 알루미, 은 및 니켈로 이루어진 그룹에서 선택된 적어도 하나의 금속을 포함하고, 특히 구리를 포함하는 것이 바람직하다. 제1 금속층은 화학 에칭에 의해 제2 금속층의 에칭과 동시에, 그 표층부에 배선패턴(제2 금속층)과 같은 형상의 볼록부를 형성하기 때문에, 제2 금속층과 같은 금속 성분을 가지고 있는 것이 바람직하다. 그 중에서도, 제1 및 제2 금속층이 구리박으로 이루어진 것이 바람직하고, 특히 바람직하게는 전해 구리박이다.In the above production method, for the same reason as described above, the second metal layer comprises at least one metal selected from the group consisting of copper, alumina, silver and nickel, and particularly preferably copper. Since the 1st metal layer forms the convex part like the wiring pattern (2nd metal layer) in the surface layer part simultaneously with the etching of a 2nd metal layer by chemical etching, it is preferable to have the same metal component as a 2nd metal layer. Especially, it is preferable that a 1st and 2nd metal layer consists of copper foil, Especially preferably, it is an electrolytic copper foil.

상기 제1 및 제2 금속층의 제작방법으로서는, 특별히 제한되지 않고, 예컨대 공지의 금속박의 제조방법 등에 의해 제작할 수 있다.It does not specifically limit as a manufacturing method of the said 1st and 2nd metal layer, For example, it can manufacture by a well-known metal foil manufacturing method etc ..

상기 조면화 처리로서는 예컨대, 흑화 처리, 소프트 에칭처리, 샌드블러스트 처리 등을 채용할 수 있다.As said roughening process, blackening process, a soft etching process, a sandblasting process, etc. can be employ | adopted, for example.

또, 본 실시형태의 전사재의 배선패턴에 전기적으로 접속하도록, 인덕터, 콘덴서, 저항 또는 반도체 소자 등의 회로부품을 형성하여, 배선 패턴과 함께 기판으로 전사할 수도 있다. 또, 인덕터, 콘덴서 및 저항 등의 수동 부품은 스크린 인쇄 등의 인쇄법에 의해, 전사재상에 형성하는 것이 바람직하다.Moreover, circuit components, such as an inductor, a capacitor | condenser, a resistor, or a semiconductor element, can be formed so that it may electrically connect to the wiring pattern of the transfer material of this embodiment, and it can also transfer with a wiring pattern to a board | substrate. Moreover, it is preferable to form passive components, such as an inductor, a capacitor, and a resistor, on the transfer material by printing methods, such as screen printing.

(실시형태 3)(Embodiment 3)

다음에, 본 발명의 전사재의 제3 실시형태(이하, 제3 전사재라 부른다)의 일례의 구성 개략을 도 3의 단면도에 도시한다.Next, the structure outline of an example of 3rd embodiment (hereinafter called 3rd transfer material) of the transfer material of this invention is shown in sectional drawing of FIG.

도시한 바와 같이, 제3 전사재는 표층부에 요철부가 형성된 제1 금속층(101)을 가진다. 상기 볼록부는 배선 패턴에 대응한 형상을 이룬다. 제3 전사재는 상기 볼록부 영역상에 유기층 또는 금속 도금층으로 이루어진 박리층(102)과 제2 금속층(103)이 형성되고, 또 그 위에 제3 금속층(104)이 형성되고, 그 위에 제4 금속층(105)이 형성된 5층 구조로 이루어진다. 제1 금속층(101)과 제2 금속층(103)은 박리층(102)을 통해 접합되어 있다. As shown, the third transfer material has a first metal layer 101 having an uneven portion formed in the surface layer portion. The convex portion forms a shape corresponding to the wiring pattern. As for the third transfer material, a peeling layer 102 made of an organic layer or a metal plating layer and a second metal layer 103 are formed on the convex portion, and a third metal layer 104 is formed thereon, and a fourth metal layer thereon. It consists of a 5-layered structure in which 105 is formed. The first metal layer 101 and the second metal layer 103 are joined through the release layer 102.                     

제3 전사재에서, 제2 금속층(103), 제3 금속층(104) 및 제4 금속층(105)이 3층 구조의 배선 패턴이다. 제1 금속층(101)은 상기 배선 패턴을 기판으로 전사하기 위한 캐리어로서 기능한다. 즉, 제1 금속층(101)은 배선 패턴인 제2 금속층(103), 제3 금속층(104) 및 제4 금속층(105)을 기판으로 전사한 후, 박리층(102)과 함께 상기 기판으로부터 박리된다.In the third transfer material, the second metal layer 103, the third metal layer 104 and the fourth metal layer 105 are wiring patterns having a three-layer structure. The first metal layer 101 functions as a carrier for transferring the wiring pattern to the substrate. That is, the first metal layer 101 transfers the second metal layer 103, the third metal layer 104, and the fourth metal layer 105, which are wiring patterns, to the substrate, and then peels off from the substrate together with the release layer 102. do.

제3 전사재의 제조방법은, 예컨대 이하와 같다.The manufacturing method of a 3rd transfer material is as follows, for example.

(a) 제1 금속층상에, 박리층을 통해 제1 금속층과 동일 성분의 금속을 포함하는 제2 금속층을 형성하여, 3층 구조를 형성하는 공정과,(a) forming a three-layer structure on the first metal layer by forming a second metal layer containing a metal having the same component as that of the first metal layer through the release layer;

(b) 제2 금속층상의 임의의 영역에 도금 레지스트를 형성하여, 상기 도금 레지스트에 덮이지 않고 노출한 영역이 배선 패턴 형상이 되도록 하는 공정과,(b) forming a plating resist in an arbitrary region on the second metal layer so that the exposed region without covering the plating resist becomes a wiring pattern shape;

(c) 상기 제2 금속층에서, 상기 노출된 배선 패턴 형상의 영역상에, 도금층으로 이루어진 제3 금속층을 제작하는 공정과,(c) manufacturing a third metal layer made of a plating layer on the exposed wiring pattern region in the second metal layer;

(d) 상기 제3 금속층상에, 상기 제1∼제3 금속층과 다른 금속 성분으로, 상기 제1∼제3 금속층을 부식하는 에칭액에 대해 화학적으로 안정된 금속 성분으로 구성된 제4 금속층을 제작하는 공정과,(d) producing a fourth metal layer on the third metal layer, the fourth metal layer comprising a metal component that is chemically stable with respect to the etchant that corrodes the first to third metal layers with a metal component different from the first to third metal layers. and,

(e) 상기 도금 레지스트를 박리함으로써, 제3과 제4의 금속층 2층이 배선 패턴 형상의 볼록부에 형성되는 공정과,(e) removing the plating resist so that two layers of the third and fourth metal layers are formed in the convex portion of the wiring pattern shape;

(f) 화학적 에칭법에 의해, 상기 배선 패턴 형상을 가지는 제3과 제4의 금속층이 형성되어 있지 않은 영역의 제2 금속층, 박리층 및 제1 금속층의 상층부를 선택적으로 제거하는 공정을 포함한다. (f) selectively removing the upper layer portions of the second metal layer, the peeling layer, and the first metal layer in regions where the third and fourth metal layers having the wiring pattern shape are not formed by the chemical etching method. .                     

이 제조 방법에 의하면, 상술한 바와 같은 이유 및 애디티브법을 채용하고 있기 때문에, 미세한 배선 패턴을 형성할 수 있다. 또, 배선 패턴의 두께를 임의로 제어할 수 있다.According to this manufacturing method, since the above-mentioned reason and the additive method are employ | adopted, a fine wiring pattern can be formed. Moreover, the thickness of a wiring pattern can be arbitrarily controlled.

상기 제조 방법에서, 상기 제2 금속층상에 제3 금속층을 형성하기 전에, 상기 제2 금속층의 표면을 조면화 처리하는 것이 바람직하다. 상기 제3 금속층을 형성하기 전이란, 상기 제2 금속층상에 배선 패턴 형성용의 마스크를 형성하기 전, 또는 상기 배선 패턴 형상으로 마스킹된 제2 금속층상에 상기 배선 패턴을 따라, 제3 금속층을 형성하기 전을 말한다. 이와 같이, 상기 제2 금속층을 조면화 처리하면, 상기 제2 금속층과 상기 제3 금속층과의 접착성이 향상된다.In the above production method, it is preferable to roughen the surface of the second metal layer before forming the third metal layer on the second metal layer. Before forming the third metal layer, before forming the mask for forming the wiring pattern on the second metal layer or along the wiring pattern on the second metal layer masked in the shape of the wiring pattern, the third metal layer is formed. Say before forming. As described above, when the second metal layer is roughened, adhesion between the second metal layer and the third metal layer is improved.

상기 제조방법에서, 전해 도금법에 의해, 상기 제2 금속층상에 상기 제3 금속층을 형성하는 것이 바람직하다. 상기 전해 도금법에 의해, 상기 제3 금속층, 또는 상기 배선 패턴 형성용의 금속층을 형성하면, 상기 제2 금속층과 상기 제3 금속층과의 접착면에, 적당한 접착성을 얻을 수 있을 뿐 아니라, 상기 금속층간에 극간이 발생하지 않기 때문에, 예컨대 에칭 등을 행해도, 양호한 배선 패턴을 형성할 수 있다. In the above production method, it is preferable to form the third metal layer on the second metal layer by electroplating. By forming the third metal layer or the metal layer for forming the wiring pattern by the electrolytic plating method, not only proper adhesion can be obtained on the adhesive surface between the second metal layer and the third metal layer, but also the metal Since no gap is generated between the layers, a good wiring pattern can be formed even by performing etching or the like, for example.

한편, 제2 금속층상에 상기 제3 금속층을 패널 도금으로 형성한 후, 배선 패턴상에 마스킹을 행하여, 패턴형성을 행해도 좋다. 이 경우, 전사 후의 제2 금속층의 표면 산화방지, 땜납 누설성의 개선에 효과가 있다.In addition, after forming the said 3rd metal layer by panel plating on a 2nd metal layer, you may mask on a wiring pattern, and pattern formation may be performed. In this case, it is effective to prevent surface oxidation of the second metal layer after transfer and to improve solder leakage.

또, 상기 제조방법에서, 상기 제3 금속층상에 형성된 제4 금속층은 전해 도금법에 의해 형성하는 것이 바람직하다. 제4 금속층의 재료로서, 제1∼제3 금속층 과는 다른 성분, 즉 상기 제1에서 제3 금속층을 부식하는 에칭액에 대해, 화학적으로 안정된 금속 성분을 선택함으로써, 공정(f)의 화학 에칭법에 의해서도, 제2, 3, 4의 금속층을 그 두께를 저감시키지 않고, 상기 제1 금속층의 표층부와 함께 배선 패턴 형상으로 가공할 수 있어 바람직하다.In the above production method, the fourth metal layer formed on the third metal layer is preferably formed by an electroplating method. As the material of the fourth metal layer, a chemically stable metal component of the step (f) is selected by selecting a chemically stable metal component with respect to an etching solution that corrodes the first to third metal layers, that is, the first to third metal layers. Also, the second, third and fourth metal layers can be processed into a wiring pattern shape together with the surface layer portion of the first metal layer without reducing the thickness thereof, which is preferable.

상기 제조방법에서, 상술한 바와 같은 이유에서, 상기 제2, 제3 금속층은 구리, 알루미늄, 은 및 니켈로 이루어진 그룹에서 선택된 적어도 하나의 금속을 포한하고, 특히 구리를 포함하는 것이 바람직하다. 제1 금속층은 화학 에칭에 의해 제2 금속층의 에칭과 동시에, 그 표층부에 배선패턴(제2 금속층)과 같은 형상의 볼록부를 형성하므로, 제2 금속층과 같은 금속 성분을 가지는 것이 바람직하다. 그 중에서도, 예컨대 이들의 금속층은 구리박으로 이루어지는 것이 바람직하고, 특히 바람직하게는 전해 구리박이다. 한편, 상기 제4 금속층으로서는, 예컨대 화학적으로 안정되고, 저저항인 Ag 또는 Au 도금층 등이 바람직하다.In the above production method, for the same reason as described above, the second and third metal layers contain at least one metal selected from the group consisting of copper, aluminum, silver and nickel, and particularly preferably include copper. Since the 1st metal layer forms the convex part like the wiring pattern (2nd metal layer) in the surface layer part simultaneously with the etching of a 2nd metal layer by chemical etching, it is preferable to have the same metal component as a 2nd metal layer. Especially, it is preferable that these metal layers consist of copper foil, for example, Especially preferably, it is electrolytic copper foil. As the fourth metal layer, for example, a chemically stable Ag or Au plating layer having low resistance is preferable.

상기 제1 및 제2 금속층의 제작 방법으로는, 특별히 제한되지 않지만, 예컨대 공지의 금속박의 제조 방법 등에 의해 제작할 수 있다.Although it does not specifically limit as a manufacturing method of the said 1st and 2nd metal layer, For example, it can manufacture by well-known metal foil manufacturing method etc ..

상기 조면화 처리로서는 예컨대, 흑화 처리, 소프트 에칭 처리, 샌드 블러스트 처리 등을 채용할 수 있다.As said roughening process, blackening process, a soft etching process, a sand blast process, etc. can be employ | adopted, for example.

또, 상술한 실시형태 1∼3의 제1, 제2 및 제3 전사재에서, 박리층을 통한 상기 제1 금속층과 제2 금속층과의 접착 강도가 약한 것, 예컨대 50gf/㎝ 이하인 것이 바람직하다. 박리층은 접착력을 가진 1㎛보다 훨씬 얇은 유기층, 예컨대 열경화 수지인 우레탄 수지계, 에폭시계 수지, 페놀 수지 등을 사용할 수 있는데, 이들에 는 한정되지 않고, 다른 열가소성 수지 등을 이용해도 상관없다. 단, 1㎛보다 두꺼워지면, 박리 성능이 악화되어, 전사가 곤란해지는 경우도 있다.Further, in the first, second and third transfer materials of the above embodiments 1 to 3, it is preferable that the adhesive strength between the first metal layer and the second metal layer through the release layer is weak, for example, 50 gf / cm or less. . The release layer may be an organic layer much thinner than 1 μm having an adhesive force, such as a urethane resin, an epoxy resin, a phenol resin, or the like, which is a thermosetting resin, but is not limited thereto, and other thermoplastic resins may be used. However, when it is thicker than 1 micrometer, peeling performance may deteriorate and transfer may become difficult.

또, 제1∼제3 전사재에서, 의도적으로 접착력을 저하시킬 목적으로 박리층으로서 도금층을 개재시켜도 좋다. 예컨대, 1㎛보다 훨씬 얇은 금속 도금층, 니켈 도금층, 니켈-인 합금층, 또는 알루미늄 도금층 또는 크롬 도금층 등을 박리층으로 하여 구리박(제1 및 제2 금속층)사이에 개재시켜, 박리성을 가지게 할 수도 있다. 이에 따라, 상기 제2 금속층을 기판에 전사한 후에, 상기 제1 금속층으로부터 상기 제2 금속층이 박리하기 어려워, 상기 제2 금속층만을 상기 기판에 전사하는 것이 용이해진다. 박리층은, 금속 도금층으로 구성한 경우 100㎚∼1㎛의 두께 레벨로 충분하고, 두꺼워질수록 공정상 비용이 들기 때문에, 적어도 1㎛보다 얇은 것이 바람직하다.In the first to third transfer materials, a plating layer may be interposed as a release layer for the purpose of intentionally lowering the adhesive force. For example, a metal plating layer, a nickel plating layer, a nickel-phosphorus alloy layer, or an aluminum plating layer or a chromium plating layer, which is much thinner than 1 μm, may be interposed between copper foils (first and second metal layers) to have peelability. You may. Accordingly, after the second metal layer is transferred to the substrate, the second metal layer is difficult to peel off from the first metal layer, so that only the second metal layer is easily transferred to the substrate. When the release layer is composed of a metal plating layer, a thickness level of 100 nm to 1 μm is sufficient, and as the thickness becomes thicker, it is preferable to be thinner than at least 1 μm.

또, 제1∼제3 전사재에서, 박리층을 Au 도금에 의해, 의도적으로 제1 금속층과 박리하기 어렵게 형성하면, 전사 후, 제1 금속층을 기판으로부터 박리할 때에, 박리층이 배선 패턴의 제2 금속층의 표면에 남게 된다. 이에 따라, 표면이 Au 도금처리된 배선 패턴이 얻어져, FC 실장(플립 칩 실장), 부품 실장 등에 뛰어난 것이 된다.In the first to third transfer materials, if the peeling layer is intentionally difficult to be peeled from the first metal layer by Au plating, when the first metal layer is peeled from the substrate after the transfer, the peeling layer is formed of the wiring pattern. It remains on the surface of the second metal layer. Thereby, the wiring pattern in which the surface was Au-plated was obtained, and it is excellent in FC mounting (flip chip mounting), component mounting, etc.

또, 상기 제1∼제3 전사재에서, 상기 제1 금속층은 구리, 알루미늄, 은 및 니켈로 이루어진 그룹에서 선택된 적어도 하나의 금속을 포함하는 것이 바람직하지만, 특히 구리를 포함하는 것이 바람직하다. 상기 제2 금속층은 제1 금속층과 마찬가지로, 구리, 일루미늄, 은 및 니켈로 이루어진 그룹에서 선택된 적어도 하나의 금속을 포함하는 것이 바람직하지만, 특히 구리를 포함하는 것이 바람직하다. 또, 상기 금속은 한 종류이어도 좋지만, 두 종류 이상을 병용해도 좋다.In the first to third transfer materials, the first metal layer preferably includes at least one metal selected from the group consisting of copper, aluminum, silver, and nickel, but particularly preferably copper. The second metal layer, like the first metal layer, preferably contains at least one metal selected from the group consisting of copper, aluminum, silver and nickel, but particularly preferably copper. Moreover, although the said metal may be one type, you may use two or more types together.

또, 상기 제1∼제3 전사재에서는, 예컨대 에칭 등을 행하는 경우, 이층 구조의 금속층을 동시에 가공하기 쉬우므로, 상기 제1 금속층 및 제2 금속층이 동일 성분의 금속을 포함하는 것이 바람직하다. 이 경우, 제1 금속층과 제2 금속층과의 사이에 열팽창 계수의 차가 없기 때문에, 가열시에 패턴 변형이 발생하기 어려워, 미세한 배선 패턴의 전사에 적합하다. 또, 박리층에 도금층을 이용하는 경우는, 구리 에칭액으로 가공할 수 있는 것이 바람직하다. 또, 상기 동일 성분의 금속을 포함하면, 그 금속의 종류는 특별히 제한되지 않지만, 구리박으로 이루어진 것이 바람직하고, 도전성에 뛰어난 것으로부터, 특히 바람직하게는 전해 구리박이다. 또, 상기 금속은 한 종류이어도 좋고, 두 종류 이상을 병용해도 좋다.Moreover, in the said 1st-3rd transfer material, when performing etching etc., for example, it is easy to process the metal layer of a two-layer structure simultaneously, It is preferable that the said 1st metal layer and the 2nd metal layer contain the metal of the same component. In this case, since there is no difference in coefficient of thermal expansion between the first metal layer and the second metal layer, pattern deformation hardly occurs at the time of heating, and is suitable for transferring fine wiring patterns. Moreover, when using a plating layer for a peeling layer, it is preferable that it can process with a copper etching liquid. Moreover, if the metal of the said same component is included, the kind of metal will not be restrict | limited in particular, What consists of copper foil is preferable, Since it is excellent in electroconductivity, Especially preferably, it is electrolytic copper foil. Moreover, one type may be sufficient as the said metal and it may use two or more types together.

또, 상기 제1∼제3 전사재에서, 상기 제2 금속층 표면의 중심선 평균 조도(粗度)(Ra)는 2㎛이상인 것이 바람직하고, 특히 바람직하게는 3㎛이상이다. 제1 전사재의 경우는, 상기 중심선 평균 조도가 2㎛보다 작으면, 전사하는 기판과의 접착성이 불충분해질 가능성이 있다. 한편, 제2 및 제3 전사재에서는, 상기 중심선 평균 조도가 2㎛보다 작으면, 다층 배선패턴을 구성하는 금속층간의 접착성이 불충분해지게 되어, 예컨대 상기 금속층을 에칭할 때에, 상기 금속층 간극에 에칭액이 들어가, 배선 패턴이 불량해질 우려가 있다.Moreover, in the said 1st-3rd transfer material, it is preferable that center line average roughness Ra of the surface of the said 2nd metal layer is 2 micrometers or more, Especially preferably, it is 3 micrometers or more. In the case of the 1st transfer material, when the said centerline average roughness is less than 2 micrometers, there exists a possibility that adhesiveness with the board | substrate to be transferred may become inadequate. On the other hand, in the second and third transfer materials, when the center line average roughness is less than 2 μm, the adhesion between the metal layers constituting the multilayer wiring pattern becomes insufficient, for example, when etching the metal layer, the metal layer gap There is a risk that the etching liquid enters the wiring pattern and the wiring pattern becomes poor.

또, 상기 제1∼제3 전사재에서, 상기 제2 금속층의 두께는 1∼18㎛의 범위인 것이 바람직하고, 특히 바람직하게는 3∼12㎛의 범위이다. 상기 두께가 3㎛보다 얇 으면, 상기 제2 금속층을 기판에 전사한 경우에, 양호한 도전성을 나타내지 않을 우려가 있고, 상기 두께가 18㎛보다 두꺼우면, 미세한 배선 패턴을 형성하는 것이 곤란해질 우려가 있다.Moreover, in the said 1st-3rd transfer material, it is preferable that the thickness of a said 2nd metal layer is the range of 1-18 micrometers, Especially preferably, it is the range of 3-12 micrometers. When the thickness is thinner than 3 mu m, there is a fear that good conductivity is not exhibited when the second metal layer is transferred to the substrate, and when the thickness is thicker than 18 mu m, there is a fear that it is difficult to form a fine wiring pattern. have.

또, 상기 제1∼제3 전사재에서, 상기 제1 금속층의 두께는 4∼40㎛의 범위인 것이 바람직하고, 특히 바람직하게는 20∼40㎛의 범위이다. 제1 금속층은 캐리어로서 기능하는 한편, 배선층과 마찬가지로 표층부가 에칭되어 요철을 가지는 구조로 되기 때문에, 충분한 두께를 가진 금속층인 것이 바람직하다. 또, 제1∼제3 전사재는 캐리어를 금속층(제1 금속층)으로 한 것으로, 전사시에 발생하는 열 변형이나 평면 방향의 응력 변형에 대해, 충분한 기계 강도나 내열성을 나타낸다.Moreover, in the said 1st-3rd transfer material, it is preferable that the thickness of the said 1st metal layer is the range of 4-40 micrometers, Especially preferably, it is the range of 20-40 micrometers. Since the first metal layer functions as a carrier and the surface layer portion is etched like the wiring layer to form a structure having irregularities, the first metal layer is preferably a metal layer having a sufficient thickness. Moreover, the 1st-3rd transfer material made the carrier the metal layer (1st metal layer), and shows sufficient mechanical strength and heat resistance with respect to the thermal deformation which arises at the time of transfer, and the stress deformation of a plane direction.

상기 제1∼제3 전사재의 전체의 두께는, 통상, 40∼150㎛의 범위이고, 바람직하게는, 40∼80㎛의 범위이다. 또, 배선 패턴의 선폭은 통상적으로 미세한 선폭으로서 25㎛ 정도의 것까지 요구되고, 본 발명에서도 이와 같은 선폭이 바람직하다.The thickness of the entire first to third transfer materials is usually in the range of 40 to 150 m, and preferably in the range of 40 to 80 m. In addition, the line width of the wiring pattern is usually required to be about 25 μm as a fine line width, and such a line width is also preferable in the present invention.

또, 본 실시형태의 전사재의 배선 패턴에 전기적으로 접속하도록, 인덕터, 콘덴서, 저항 또는 반도체 소자 등의 회로부품을 형성하여, 배선 패턴과 함께 기판으로 전사할 수도 있다. 또, 인덕터, 콘덴서 및 저항 등의 수동 부품은 스크린 인쇄 등의 인쇄법에 의해, 전사재상에 형성하는 것이 바람직하다.Moreover, circuit components, such as an inductor, a capacitor | condenser, a resistor, or a semiconductor element, can be formed so that it may electrically connect to the wiring pattern of the transfer material of this embodiment, and it can also transfer with a wiring pattern to a board | substrate. Moreover, it is preferable to form passive components, such as an inductor, a capacitor, and a resistor, on the transfer material by printing methods, such as screen printing.

(실시형태 4)(Embodiment 4)

본 실시형태에서는, 본 발명의 각종 전사용 배선패턴 형성재(제1∼제3 전사재)를 이용한 배선기판의 제조방법과, 그 제조방법에 의해 제작된 배선기판의 구성 에 대해서 설명한다.In this embodiment, the manufacturing method of the wiring board using the various transfer wiring pattern forming materials (1st-3rd transfer material) of this invention, and the structure of the wiring board produced by the manufacturing method are demonstrated.

본 발명에 관한 전사재를 이용한 배선기판의 제조방법으로는, 예컨대 이하의 두 제조방법이 있다.As the manufacturing method of the wiring board using the transfer material which concerns on this invention, the following two manufacturing methods are mentioned, for example.

먼저, 첫번째의 제조방법은,First, the first manufacturing method

(h) 상기 실시형태 1∼3에서 설명한 제1∼제3의 전사재의 적어도 하나를 준비하고, 이들의 배선층측(제2 금속층 등이 형성된 측)이 시트상 기재(기판 재료)의 적어도 한 쪽의 표면과 접촉하도록 배치하여, 이들을 접착하는 공정과,(h) At least one of the first to third transfer materials described in the first to third embodiments is prepared, and the wiring layer side (the side on which the second metal layer is formed) is at least one of the sheet-like substrate (substrate material). Arranging them in contact with the surface of and bonding them;

(i) 상기 전사재에서 제1 금속층을 박리함으로써, 상기 시트상 기재에 배선층만을 전사하는 공정을 포함하는 방법이다.(i) It is a method including the process of transferring only a wiring layer to the said sheet-like base material by peeling a 1st metal layer from the said transfer material.

이에 따라, 미세한 배선 패턴이 상기 시트상 기재에 오목 형상으로 형성된 배선기판을 제작할 수 있다. 또, 이 배선기판은 배선 부분이 오목 형상이기 때문에, 이 오목부를 위치결정에 이용할 수 있어, 예컨대 반도체 플립 칩 실장 등에 뛰어나다.Thereby, the wiring board in which the fine wiring pattern was formed in concave shape in the said sheet-like base material can be manufactured. In addition, since the wiring portion has a concave shape, the concave portion can be used for positioning, and is excellent in, for example, semiconductor flip chip mounting.

또, 두 번째의 제조방법은, 다층 배선기판의 제조방법에서, 상기 제1 제조방법에 의해 얻어진 배선기판을 이층 이상으로 적층하는 공정을 포함하는 방법이다. 제1 제조방법에 의하면, 100℃ 이하의 저온에서 배선 패턴의 전사 형성을 할 수 있기 때문에, 상기 시트상 기재로서 세라믹 그린 시트 및 열경화 수지성 시트 중 어느 것을 이용해도, 배선 패턴의 전사를 행한 후도, 시트를 미경화의 상태로 유지할 수 있다. 이에 따라, 미경화 상태의 배선 기판을 적층한 후에, 일괄하여 열경화 수축시키는 것이 가능하게 된다. 따라서, 한 층씩 배선기판을 적층하여 경화 수축시 키는 공정을 반복하는, 종래의 다층 배선기판의 제조방법과 비교하여, 4층 이상의 다층을 가지는 다층 배선기판의 경우에서도, 각층마다의 경화 수축의 보정을 행할 필요가 없다는 이점이 있다. 또, 공정을 간략화할 수 있다.The second manufacturing method is a method including a step of laminating the wiring board obtained by the first manufacturing method in two or more layers in the manufacturing method of the multilayer wiring board. According to the first manufacturing method, since the wiring pattern can be transferred and formed at a low temperature of 100 ° C. or lower, the wiring pattern can be transferred even if any of the ceramic green sheet and the thermosetting resin sheet is used as the sheet-based substrate. After a while, the sheet can be kept in an uncured state. Thereby, after laminating | stacking the uncured wiring board, it becomes possible to collectively thermoset shrinkage. Therefore, compared with the conventional manufacturing method of the multilayer wiring board which repeats the step of stacking the wiring boards one by one, the multilayer wiring board having four or more layers can be used. There is an advantage that no correction is necessary. In addition, the process can be simplified.

이에 따라, 미세한 배선 패턴을 가지는 다층 배선기판을 제작할 수 있다. 단, 상기 다층 배선기판에서, 내층의 배선기판에 형성된 배선 패턴은 오목 형상일 필요는 없다. 따라서, 이 배선패턴을 형성하기 위한 전사재는 제1 금속층의 표층부가 요철 형상으로 형성될 필요는 없고, 평탄해도 좋다. 이 경우, 예컨대 배선패턴 형상을 형성할 때의 화학 에칭 시간을 제어함으로써, 박리층까지 에칭된 단계에서 가공을 정지하여, 제1 금속층은 에칭되지 않도록 하는 것이 가능하다. 또, 예컨대 박리층이 Ni계의 도금층인 경우, 에칭액으로서 염화 구리 수용액에 암모늄 이온을 첨가한 염기계의 액을 이용하면, 구리박(배선 패턴)부분만을 에칭 제거하여, 박리층을 남길 수 있다. 이 전사재는 기판에 압착한 후에 캐리어 구리박(제1 금속층)을 박리하면, 박리층인 도금층도 동시에 박리되기 때문에, 전사에는 아무런 문제도 없다.As a result, a multilayer wiring board having a fine wiring pattern can be manufactured. However, in the multilayer wiring board, the wiring pattern formed on the wiring board of the inner layer need not be concave. Therefore, in the transfer material for forming this wiring pattern, the surface layer portion of the first metal layer need not be formed in an uneven shape, and may be flat. In this case, for example, by controlling the chemical etching time when forming the wiring pattern shape, it is possible to stop the processing in the step etched to the release layer so that the first metal layer is not etched. In addition, when the peeling layer is a Ni-based plating layer, for example, when a base liquid in which ammonium ion is added to an aqueous copper chloride solution is used as an etching solution, only the copper foil (wiring pattern) portion can be etched away, leaving a peeling layer. . When this transfer material peels a carrier copper foil (1st metal layer) after crimping | bonding to a board | substrate, since the plating layer which is a peeling layer peels simultaneously, there is no problem in transfer.

또, 상기 제1 전사재를 사용한 경우, 제1 전사재를 시트상 기재(기판 재료)에 압착시킴으로써, 상기 제2 금속층 및 제1 금속층의 볼록부가 시트상 기재에 메워진다. 그 후, 제1 금속층을 박리함으로써, 표면에 오목부를 가지고, 그 오목부의 바닥부에 제2 금속층으로 이루어진 배선층을 가지는 배선기판이 제작된다.When the first transfer material is used, the convex portions of the second metal layer and the first metal layer are filled in the sheet-like base material by pressing the first transfer material onto the sheet-like base material (substrate material). Thereafter, by peeling the first metal layer, a wiring board having a recessed part on the surface and a wiring layer made of a second metal layer at the bottom of the recessed part is produced.

또, 상기 제2 전사재를 사용한 경우는, 예컨대 제2 전사재를 시트상 기재에 압착시킴으로써, 상기 제2 및 제3 금속층의 전체 및 제1 금속층의 볼록부가 시트상 기재에 메워진 후, 상기 제1 금속층이 제거된다. 이에 따라, 표면에 상기 제1 금속층의 볼록부의 두께와 같은 정도의 깊이의 오목부를 가지고, 그 오목부의 바닥부에 상기 제2 및 제3 금속층으로 이루어진 이층 구조의 배선층이 형성된 배선기판이 된다.In the case where the second transfer material is used, the second transfer material is pressed against the sheet-like substrate, for example, after the convex portions of the second and third metal layers and the convex portions of the first metal layer are filled in the sheet-like substrate. 1 The metal layer is removed. As a result, a wiring board having a concave portion of the same depth as the thickness of the convex portion of the first metal layer on the surface, and a wiring layer having a two-layer structure consisting of the second and third metal layers formed at the bottom of the concave portion.

마찬가지로, 상기 제3 전사재를 사용한 경우는, 예컨대 상기 제2, 3 및 제4 금속층의 전체 및 제1 금속층의 볼록부가 시트상 기재에 메워진 후, 상기 제1 금속층이 제거된다. 이에 따라, 표면에 상기 제1 금속층의 볼록부의 두께와 같은 정도의 깊이의 오목부를 가지고, 그 오목부의 바닥부에 상기 제2, 3 및 제4 금속층으로 이루어진 3층 구조의 배선층이 형성된 배선 기판이 된다.Similarly, in the case where the third transfer material is used, for example, the first metal layer is removed after the entirety of the second, third and fourth metal layers and the convex portions of the first metal layer are filled in the sheet-like substrate. As a result, a wiring board having a concave portion having a depth equal to the thickness of the convex portion of the first metal layer on the surface, and having a wiring layer having a three-layer structure composed of the second, third and fourth metal layers at the bottom of the concave portion is provided. do.

상기한 제1 및 제2 배선기판의 제조방법에서, 상기 시트상 기재는 무기 필러와 열경화성 수지 조성물을 포함하는 동시에, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이스트가 충전되어 있는 것이 바람직하다. 이에 따라, 열전도성에 뛰어나고, 예컨대 기판 양면에 배선 패턴이 상기 도전성 페이스트에 의해 전기적으로 접속된 IVH 구조를 가지는 고밀도 실장용 복합 배선기판을 용이하게 얻을 수 있다. 또, 이 시트상 기재를 이용하면, 배선기판의 제작시에, 고온처리의 필요가 없고, 예컨대 열경화성 수지의 경화 온도인 20℃ 정도의 저온 처리로 충분하다.In the above method of manufacturing the first and second wiring boards, the sheet-like base material includes an inorganic filler and a thermosetting resin composition, and has at least one through hole, and the through hole is preferably filled with a conductive paste. Do. Accordingly, a high density mounting composite wiring board having excellent thermal conductivity and having, for example, an IVH structure in which wiring patterns are electrically connected to both surfaces of the substrate by the conductive paste can be easily obtained. When the sheet-like substrate is used, no high temperature treatment is necessary at the time of manufacturing the wiring board, and a low temperature treatment of about 20 ° C., which is a curing temperature of the thermosetting resin, is sufficient.

상기 시트상 기재는 무기 필러의 비율이 70∼95중량%이고, 열경화성 수지 조성물의 비율이 5∼30중량%인 것이 바람직하고, 특히 바람직하게는 상기 무기 필터의 비율이 85∼90중량%이고, 상기 열경화성 수지 조성물의 비율이 10∼15중량%이 다. 상기 시트상 기재는, 상기 무기 필러를 고농도 함유할 수 있기 때문에, 그 함유량에 의해 배선기판에서의 열팽창 계수, 열전도도, 유전율 등을 임의로 설정할 수 있다.It is preferable that the ratio of an inorganic filler is 70-95 weight%, and the ratio of a thermosetting resin composition is 5-30 weight%, Especially preferably, the said sheet-like base material is 85-90 weight%, The proportion of the thermosetting resin composition is 10 to 15% by weight. Since the sheet-like substrate can contain a high concentration of the inorganic filler, the thermal expansion coefficient, thermal conductivity, dielectric constant and the like on the wiring board can be arbitrarily set by the content thereof.

상기 무기 필러는, Al2O3, MgO, BN, AlN 및 SiO2로 이루어진 그룹에서 선택된 적어도 하나의 무기 필러인 것이 바람직하다. 상기 무기 필러의 종류를 적당히 결정함으로써, 예컨대, 열전도성, 열팽창성, 유전율을 원하는 조건으로 설정할 수 있다. 예컨대, 상기 시트상 기재에서의 평면 방향의 열팽창 계수를 실장하는 반도체의 열팽창 계수와 같은 정도로 설정하고, 또 고열전도성을 부여할 수도 있다.The inorganic filler is preferably at least one inorganic filler selected from the group consisting of Al 2 O 3 , MgO, BN, AlN, and SiO 2 . By appropriately determining the type of the inorganic filler, for example, thermal conductivity, thermal expansion, and dielectric constant can be set to desired conditions. For example, the thermal expansion coefficient in the planar direction in the sheet-like substrate can be set to the same level as that of the semiconductor to be mounted, and high thermal conductivity can be provided.

상기 무기 필러 중에서도, 예컨대 Al2O3, BN, AlN 등을 이용한 시트상 기재는 열전도성에 뛰어나고, MgO를 이용한 시트상 기재는 열전도도가 뛰어나고, 또 열팽창 계수를 크게 할 수 있다. 또, SiO2, 특히, 비정질 SiO2을 사용한 경우, 열팽창 계수가 작고, 가벼워, 저유전율의 시트상 기재를 얻을 수 있다. 또, 상기 무기 필러는, 한 종류이어도 좋고, 두 종류 이상을 병용해도 좋다.Among the inorganic fillers, for example, the sheet-like base material using Al 2 O 3 , BN, AlN or the like is excellent in thermal conductivity, and the sheet-like base material using MgO is excellent in thermal conductivity and can increase the coefficient of thermal expansion. In addition, SiO 2 , In particular, when amorphous SiO 2 is used, the coefficient of thermal expansion is small and light, and a sheet-like base material having a low dielectric constant can be obtained. Moreover, one type may be sufficient as the said inorganic filler, and it may use two or more types together.

상기 무기 필러와 열경화성 수지 조성물을 포함하는 시트상 기재는, 예컨대 이하와 같은 방법으로 제작할 수 있다. 먼저, 상기 무기 필러와 열경화성 수지 조성물을 포함하는 혼합물에 점도 조정용 용매를 가하여, 임의의 슬러리 점도인 슬러리를 조제한다. 상기 점도 조제용 용매로서는, 예컨대 메틸에틸케톤, 톨루엔 등을 사용할 수 있다.The sheet-like base material containing the said inorganic filler and a thermosetting resin composition can be produced, for example by the following methods. First, the solvent for viscosity adjustment is added to the mixture containing the said inorganic filler and a thermosetting resin composition, and the slurry which is arbitrary slurry viscosity is prepared. As said viscosity preparation solvent, methyl ethyl ketone, toluene, etc. can be used, for example.

그리고, 미리 준비한 이형 필름 상에서, 상기 슬러리를 이용하여, 예컨대 닥 터 블레이드(doctor blade)법 등에 의해 막을 제조하여, 상기 열경화성 수지의 경화 온도보다도 낮은 온도에서 처리하여, 상기 점도 조정용 용매를 발휘시킨 후, 상기 이형 필름을 제거함으로써 시트상 기재를 제작할 수 있다.Then, on the release film prepared in advance, by using the slurry, for example, a film was prepared by a doctor blade method or the like and treated at a temperature lower than the curing temperature of the thermosetting resin to exert the solvent for viscosity adjustment. By removing the release film, a sheet-like substrate can be produced.

상기 막을 제조했을 때의 막 두께는, 상기 혼합물의 조성이나 첨가하는 상기 점도 조정용 용매의 양에 따라 적당히 결정되는데, 통상적으로 두께 80∼200㎛의 범위이다. 또, 상기 점도 조제용 용매를 발휘시키는 조건은, 예컨대, 상기 점도 조제용 용매의 종류나 상기 열경화성 수지의 종류 등에 따라 적당히 결정되는데, 통상적으로 온도 70∼150℃에서, 5∼15분간이다.Although the film thickness at the time of manufacturing the said film | membrane is suitably determined according to the composition of the said mixture and the quantity of the said solvent for viscosity adjustment to add, it is the range of 80-200 micrometers thickness normally. Moreover, although the conditions which exhibit the said solvent for viscosity preparation are suitably determined according to the kind of the said solvent for viscosity preparation, the kind of the said thermosetting resin, etc., it is 5 to 15 minutes normally at the temperature of 70-150 degreeC.

상기 이형 필름으로는, 통상적으로는 유기 필름을 사용할 수 있고, 예컨대 폴리에틸렌, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리페닐렌술파이드(PPS), 폴리페닐렌테레프탈레이트, 폴리이미드 및 폴리아미드로 이루어진 그룹에서 선택된 적어도 하나의 수지를 포함하는 유기 필름인 것이 바람직하고, 특히 바람직하게는 PPS이다.As the release film, an organic film can usually be used, for example, in the group consisting of polyethylene, polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide (PPS), polyphenylene terephthalate, polyimide and polyamide It is preferred that it is an organic film comprising at least one resin selected, particularly preferably PPS.

또, 다른 시트상 기재로는, 시트상 보강재에 열경화성 수지 조성물을 함침한 것으로, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이스트가 충전되어 있는 시트상 기재가 있다.Moreover, as another sheet-like base material, the sheet-like reinforcement material is impregnated with the thermosetting resin composition, and there exists a sheet-like base material which has at least 1 through-hole, and the said through-hole is filled with the electrically conductive paste.

상기 시트상 보강재는, 상기 열경화성 수지를 유지할 수 있는 다공성의 재료이면 특별히 제한받지 않는데, 유리 섬유의 직포, 유리 섬유의 부직포, 내열 유기섬유의 직포 및 내열 유기섬유의 부직포로 이루어진 그룹에서 선택된 적어도 하나의 시트상 보강재인 것이 바람직하다. 상기 내열 유기섬유로는, 예컨대, 전(全)방 향족 폴리아미드(아라미드 수지), 전방향족 폴리에스테르, 폴리부틸렌옥시드 등을 들 수 있고, 그 중에서도 아라미드 수지가 바람직하다. 다른 바람직한 기재는, 폴리이미드 등의 필름이다. 폴리이미드 등의 필름을 이용하면, 파인 라인성 파인 비어 등에 뛰어난 기판을 얻을 수 있다.The sheet-like reinforcing material is not particularly limited as long as it is a porous material capable of holding the thermosetting resin, at least one selected from the group consisting of a woven fabric of glass fibers, a nonwoven fabric of glass fibers, a woven fabric of heat resistant organic fibers, and a nonwoven fabric of heat resistant organic fibers. It is preferable that it is a sheet-like reinforcing material of. As said heat resistant organic fiber, a wholly aromatic polyamide (aramid resin), wholly aromatic polyester, polybutylene oxide, etc. are mentioned, for example, Aramid resin is especially preferable. Another preferable base material is films, such as a polyimide. By using films, such as polyimide, the board | substrate excellent in fine liner fine via etc. can be obtained.

상기 열경화성 수지는, 내열성이면 특별히 제한받지 않지만, 특히 내열성에 뛰어나므로, 에폭시계 수지, 페놀계 수지 및 시아네이트계 수지 또는 폴리페닐렌프탈레이트 수지로 이루어진 그룹에서 선택된 적어도 하나의 수지를 포함하는 것이 바람직하다. 또, 상기 열경화성 수지는 어떤 한 종류이어도 좋고, 두 종류 이상을 병용해도 좋다.The thermosetting resin is not particularly limited as long as it is heat resistant, but is particularly excellent in heat resistance, and therefore it is preferable to include at least one resin selected from the group consisting of an epoxy resin, a phenol resin and a cyanate resin or a polyphenylene phthalate resin. Do. Moreover, any one kind of said thermosetting resin may be used, and it may use two or more types together.

이와 같은, 시트상 기재는, 예컨대, 상기 열경화성 수지 조성물 중에 상기 시트상 보강재를 침적한 후, 건조시켜 반경화 상태로 함으로써 제작할 수 있다. 상기 침적은 상기 시트상 기재 전체에서의 상기 열경화성 수지의 비율이 30∼60중량%가 되도록 행하는 것이 바람직하다.Such a sheet-like base material can be produced by, for example, depositing the sheet-like reinforcing material in the thermosetting resin composition and then drying it to a semi-cured state. It is preferable to perform the said deposition so that the ratio of the said thermosetting resin in the whole said sheet-like base material may be 30 to 60 weight%.

상기 다층 배선기판의 제조방법에서, 이상과 같은 열경화성 수지를 함유하는 시트상 기재를 이용하는 경우는, 상기 배선기판의 적층을 가열가압처리에 의한 상기 열경화성 수지의 경화에 의해 행하는 것이 바람직하다. 이에 의하면, 상기 배선기판의 적층 공정에서, 예컨대 상기 열경화성 수지의 경화온도인 200℃정도의 저온처리로 충분하다.In the manufacturing method of the said multilayer wiring board, when using the sheet-like base material containing the above-mentioned thermosetting resin, it is preferable to perform lamination | stacking of the said wiring board by hardening of the said thermosetting resin by a heat press process. According to this, in the lamination step of the wiring board, a low temperature treatment of about 200 ° C., which is a curing temperature of the thermosetting resin, is sufficient.

또, 다른 시트상 기재로는 유기 바인더, 가소제 및 세라믹 분말을 포함하는 그린 시트에서, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이 스트가 충전되어 있는 것이 있다. 이 시트상 기재는, 고내열성으로 밀폐성이 좋고, 열전도성에도 뛰어나다.As another sheet-like base material, in a green sheet containing an organic binder, a plasticizer and a ceramic powder, there is at least one through hole, and the through hole is filled with a conductive paste. This sheet-shaped base material has high heat resistance, good sealing property, and is excellent also in thermal conductivity.

상기 세라믹 분말은 Al2O3, MgO, ZrO2, TiO2,BeO, BN, SiO2 , CaO 및 유리로 이루어진 그룹에서 선택된 적어도 하나의 세라믹을 포함하는 것이 바람직하고, 특히 바람직하게는 Al2O3 50∼55중량%와 유리 분말 45∼50중량%와의 혼합물이다. 또, 상기 세라믹은 한종류이어도 좋고, 두 종류 이상을 병용해도 좋다.The ceramic powder preferably comprises at least one ceramic selected from the group consisting of Al 2 O 3 , MgO, ZrO 2 , TiO 2 , BeO, BN, SiO 2 , CaO and glass, particularly preferably Al 2 O 3 It is a mixture of 50-55 weight% and 45-50 weight% of glass powder. Moreover, one type of the said ceramic may be used and it may use two or more types together.

상기 유기 바인더로는, 예컨대 폴리비닐부틸라이트(PVB), 아크릴 수지, 메틸셀룰로스 수지 등을 사용할 수 있고, 상기 가소제로서는 예컨대, 부틸벤질부탈레이트(BBP), 디부틸프탈레이트(DBP)등을 사용할 수 있다.As the organic binder, for example, polyvinyl butyrate (PVB), acrylic resin, methyl cellulose resin and the like can be used, and as the plasticizer, for example, butyl benzyl butyrate (BBP), dibutyl phthalate (DBP) and the like can be used. have.

이와 같은 상기 세라믹 분말 등을 포함하는 그린 시트는, 예컨대, 상기 무기 필러와 열경화성 수지를 포함하는 시트상 기재의 상기 제작방법과 같은 방법으로 하여 제작할 수 있다. 또, 각 처리 조건은, 상기 구성재료의 종류 등에 의해 적당히 결정된다.The green sheet containing such ceramic powder or the like can be produced, for example, by the same method as the method for producing the sheet-like base material containing the inorganic filler and the thermosetting resin. In addition, each processing condition is suitably determined by the kind etc. of the said constituent material.

상기 다층 배선기판의 제조방법에서, 상기 시트상 기재로서 상기 그린 시트를 이용하는 경우, 상기 배선기판의 적층을 가열가압처리에 의한 상기 시트상 기재의 접착과, 소성에 의한 세라믹 분말의 소결에 의해 행하는 것이 바람직하다.In the manufacturing method of the multilayer wiring board, when the green sheet is used as the sheet-like substrate, lamination of the wiring substrate is performed by adhesion of the sheet-like substrate by heat and pressure treatment and sintering of ceramic powder by firing. It is preferable.

이상과 같은 상기 시트상 기재의 두께는 통상적으로 30∼250㎛의 범위이다.The thickness of the said sheet-like base material as mentioned above is the range of 30-250 micrometers normally.

상기 시트상 기재는 상술한 바와 같이, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이스트가 충전되어 있는 것이 바람직하다. 상기 관통 구멍의 위치는, 통상적으로 배선 패턴과 접촉하도록 형성되면, 특별히 제한받지 않지만, 피치가 250∼500㎛ 등의 간격의 위치에 형성되는 것이 바람직하다.As mentioned above, it is preferable that the said sheet-like base material has at least 1 through hole, and the said through hole is filled with the electrically conductive paste. The position of the through hole is not particularly limited as long as it is usually formed in contact with the wiring pattern, but the pitch is preferably formed at a position such as 250 to 500 µm.

상기 관통 구멍의 크기는, 특별히 제한받지 않지만, 통상적으로 직경 100∼200㎛의 범위이고, 바람직하게는 직경 100∼150㎛의 범위이다.The size of the through hole is not particularly limited, but is usually in the range of 100 to 200 µm in diameter, and preferably in the range of 100 to 150 µm in diameter.

상기 관통 구멍의 형성 방법은, 상기 시트상 기재의 종류 등에 따라 적당히 결정되는데, 예컨대 탄산 가스 레이저 가공, 펀칭머신에 의한 가공, 금형에 의한 일괄 가공 등을 들 수 있다.The formation method of the through-hole is appropriately determined according to the type of the sheet-like base material, and the like, for example, carbon dioxide laser processing, processing by punching machine, collective processing by mold, and the like.

상기 도전성 페이스트로서는 도전성을 가지는 것이면, 특별히 제한받지 않지만, 통상적으로 도전성 금속재료의 입자를 함유하는 수지 등을 사용할 수 있다. 상기 도전성 금속 재료로는 예컨대 구리, 은, 금, 은 파라듐 등을 사용할 수 있고, 상기 수지로서는 에폭시계 수지, 페놀계 수지, 아크릴계 수지 등의 열경화성 수지를 사용할 수 있다. 또, 상기 도전성 페이스트 중의 상기 도전성 금속 재료의 함량은, 통상적으로 80∼95중량%의 범위이다. 또, 상기 시트상 기재가 세라믹 그린 시트인 경우는, 열경화성 수지 대신에 유리 및 아크릴 바인더가 이용된다.Although it will not restrict | limit especially if it has electroconductivity as said electroconductive paste, Resin etc. containing the particle | grains of an electroconductive metal material can be used normally. Copper, silver, gold, silver palladium, etc. can be used as said conductive metal material, and thermosetting resins, such as an epoxy resin, a phenol resin, and an acrylic resin, can be used as said resin. In addition, the content of the conductive metal material in the conductive paste is usually in the range of 80 to 95% by weight. In addition, when the said sheet-like base material is a ceramic green sheet, glass and an acrylic binder are used instead of a thermosetting resin.

다음에, 상기 (h)공정에서의 전사재와 시트상 기재와의 접착방법, 및 (i)공정에서의 상기 제2 금속층으로부터 제1 금속층을 박리하는 방법은, 특별히 제한되지 않지만, 상기 시트상 기재가 열경화성 수지를 포함하는 경우, 예컨대 이하에 도시한 바와 같은 방법으로 하여 행할 수 있다.Next, the method of adhering the transfer material and the sheet-like substrate in the step (h) and the method of peeling the first metal layer from the second metal layer in the step (i) are not particularly limited, but the sheet-like When a base material contains a thermosetting resin, it can carry out by the method as shown below, for example.

먼저, 상기 전사재와 시트상 기재를 상술한 바와 같이 배치하여, 이들을 가열가압 처리함으로써, 상기 시트상 기재 중의 상기 열경화성 수지를 용융 연화시키 고, 상기 시트상 기재에, 배선패턴을 형성하는 금속층(제2 금속층 등)을 매몰시킨다. 이어서, 이들을 상기 열경화성 수지의 연화 온도 또는 경화 온도에서 처리하여, 후자의 경우는 상기 수지를 경화시킨다. 이에 따라, 상기 전사재와 시트상 기재를 접착할 수 있고, 또 상기 제2 금속층과 시트상 기재와의 접착도 고정된다.First, the transfer material and the sheet-like substrate are disposed as described above, and heat-pressurized to thereby melt-soften the thermosetting resin in the sheet-like substrate and form a wiring pattern on the sheet-like substrate ( A second metal layer). Subsequently, these are processed at the softening temperature or hardening temperature of the said thermosetting resin, and in the latter case, the said resin is hardened. Thereby, the said transfer material and a sheet-like base material can be adhere | attached, and the adhesion of the said 2nd metal layer and a sheet-like base material is also fixed.

상기 가열가압 조건은, 상기 열경화성 수지가 완전 경화하지 않은 범위이면, 특별히 제한되지 않는데, 통상적으로 압력 약 9.8×105∼9.8×106Pa(10∼100kgf/㎠), 온도 70∼260℃, 시간 30∼120분간이다.The heating and pressing conditions are not particularly limited as long as the thermosetting resin is not completely cured, but the pressure is usually about 9.8 × 10 5 to 9.8 × 10 6 Pa (10 to 100 kgf / cm 2), at a temperature of 70 to 260 ° C., The time is 30 to 120 minutes.

그리고, 상기 전사재와 시트상 기재가 접착한 후, 예컨대 상기 캐리어층인 제1 금속층을 잡아당겨, 박리층 내에서 박리함으로써, 상기 제2 금속층으로부터 제1 금속층을 박리할 수 있다. 즉, 박리층을 통한 제1 금속층과 상기 제2 금속층과의 접착강도가, 시트상 기재와 배선층인 제2 금속층과의 접착강도보다도 약하기 때문에, 상기 제1 금속층과 제2 금속층과의 접착면이 박리하여, 상기 시트상 기재에는 제2 금속층만이 전사되고, 제1 금속층은 박리된다. 또, 상기 열경화성 수지의 경화는, 상기 제2 금속층으로부터 제1 금속층을 박리한 후에 행해도 좋다.After the transfer material is adhered to the sheet-like substrate, for example, the first metal layer, which is the carrier layer, is pulled out and peeled in the release layer, whereby the first metal layer can be peeled from the second metal layer. That is, since the adhesive strength between the first metal layer and the second metal layer through the release layer is weaker than that between the sheet metal substrate and the second metal layer, which is the wiring layer, the adhesive surface between the first metal layer and the second metal layer is It peels and only a 2nd metal layer is transferred to the said sheet-like base material, and a 1st metal layer is peeled off. Moreover, you may perform hardening of the said thermosetting resin after peeling a 1st metal layer from the said 2nd metal layer.

한편, 상기 시트상 기재는 상기 세라믹을 포함하는 그린 시트인 경우는, 예컨대 이하에 도시한 바와 같은 방법으로 하여 행할 수 있다. 상술한 것과 마찬가지로 , 가열 가압처리를 행함으로써, 배선 패턴을 형성하는 금속층을 상기 시트상 기재에 매몰시켜, 상기 시트상 기재와 전사재를 접착할 수 있다. 그 후, 상술한 바와 마찬가지로, 상기 박리에 의해, 상기 배선층(제2 금속층 등) 이외의 전사재의 구성 재료를 제거한다. 그리고, 배선 패턴을 형성하는 제2 금속층 등이 전사된 상기 그린 시트의 양면 또는 한 면에, 상기 그린 시트의 소결 온도에서 실질적으로 소결 수축하지 않은 무기 조성물을 주성분으로 하는 구속 시트를 배치, 적층한 후, 탈바인더 처리 및 소결 처리를 행한다. 또, 그 후 상기 구속 시트를 제거하여, 제2 금속층 등으로 구성된 배선 패턴을 가지는 세라믹 기판을 형성할 수 있다.In addition, when the said sheet-like base material is a green sheet containing the said ceramic, it can carry out by the method as shown below, for example. In the same manner as described above, by performing the heat press treatment, the metal layer forming the wiring pattern can be embedded in the sheet-like substrate, and the sheet-like substrate and the transfer material can be adhered to each other. Thereafter, similarly to the above-mentioned, constituent materials of the transfer material other than the wiring layer (second metal layer or the like) are removed by the peeling. Then, on both sides or one side of the green sheet to which the second metal layer or the like forming the wiring pattern is transferred, a restraining sheet mainly composed of an inorganic composition which is not substantially sintered and contracted at the sintering temperature of the green sheet is disposed and laminated. Thereafter, the binder removal treatment and the sintering treatment are performed. Further, the restraint sheet can then be removed to form a ceramic substrate having a wiring pattern composed of a second metal layer or the like.

상기 전사시에 행해지는 가열가압 조건은, 예컨대, 상기 그린 시트 및 도전성 페이스트에 함유된 열경화성 수지의 종류 등에 의해 적당히 결정되는데, 통상적으로 압력 약 9.8×105∼9.8×107Pa(10∼200kgf/㎠), 온도 70∼100℃, 시간 2∼30분간이다. 따라서, 그린 시트에 아무런 손상을 주지 않고, 배선 패턴을 형성할 수 있다.The heating and pressing conditions carried out at the time of the transfer are appropriately determined by, for example, the type of thermosetting resin contained in the green sheet and the conductive paste, and the pressure is usually about 9.8 × 10 5 to 9.8 × 10 7 Pa (10 to 200 kgf). / Cm 2), the temperature is 70 to 100 ° C., and the time is 2 to 30 minutes. Therefore, the wiring pattern can be formed without any damage to the green sheet.

상기 배선 패턴이 형성된 그린 시트의 양면 또는 한면에, 상기 그린 시트의 소결 온도에서 실질적으로 소결 수축하지 않는 무기 조성물을 조성분으로 하는 구속 시트를 배치, 적층하는 가열 가압 조건은, 예컨대, 상기 그린 시트 및 구속 시트에 포함된 열경화성 수지의 종류 등에 따라 적당히 결정되는데, 통상적으로 압력 약 1.96×106∼1.96×107Pa(20∼200kgf/㎠), 온도 70∼100℃, 시간 1∼10분간이다. Heating and pressing conditions for arranging and laminating a restraint sheet having an inorganic composition that does not substantially sinter shrink at a sintering temperature of the green sheet as a composition component on both surfaces or one side of the green sheet on which the wiring pattern is formed are, for example, the green sheet and Although it determines suitably according to the kind of thermosetting resin contained in a restraint sheet | seat, etc., it is usually about 1.96 * 10 <6> -1.96 * 10 <7> Pa (20-200kgf / cm <2>), temperature 70-100 degreeC, and time 1-10 minutes.

상기 탈바인더 처리는, 예컨대 상기 바인더의 종류, 배선 패턴을 구성하는 금속 등에 의해, 그 조건이 적당히 결정되는데, 통상적으로 통기로를 이용하여 온도 500∼700℃에서 승온 시간:10시간, 유지 시간:2∼5시간 처리함으로써 행할 수 있다. 특히, 구리박 배선의 경우는, 열분해성에 뛰어난 메타크릴산계 아크릴 바인 더 등의 유기 바인더로 구성된 그린 시트를 이용하여, 비산화 분위기인 질소 분위기 하에서, 탈 바인더 및 소성을 행하게 된다.The debinding treatment is suitably determined by, for example, the type of the binder, the metal constituting the wiring pattern, and the like. Generally, the temperature rise time is 10 hours at a temperature of 500 to 700 ° C. using an air flow passage, and the holding time is: It can carry out by processing for 2 to 5 hours. In particular, in the case of copper foil wiring, using a green sheet composed of organic binders such as methacrylic acid-based acrylic binder excellent in thermal decomposition, debinding and firing are performed under a nitrogen atmosphere which is a non-oxidizing atmosphere.

상기 소성처리의 조건은, 예컨대 상기 세라믹의 종류 등에 따라 적당히 결정되는데, 통상적으로 벨트(belt)로(爐)를 이용하여, 공기 중 또는 질소 중에서, 온도 860∼950℃, 시간 30∼60분간이다.The conditions of the firing treatment are appropriately determined depending on, for example, the type of the ceramic, and the like. Usually, the temperature is 860 to 950 ° C. for 30 to 60 minutes in air or nitrogen using a belt furnace. .

여기에서, 상기 제2 제조방법에 대해서 더 설명한다. 이 방법에 의해 다층배선기판을 제작하는 경우는, 상술한 바와 같이 단층의 배선기판을 적층하여, 층간을 접착한다. 또, 단층 배선기판을 다수장 적층한 후에, 일괄하여 접착 고정할 수도 있다.Here, the said 2nd manufacturing method is further demonstrated. When a multilayer wiring board is produced by this method, as described above, a single layer wiring board is laminated, and the interlayers are bonded. In addition, after stacking a plurality of single-layer wiring boards, it is also possible to collectively adhesively fix them.

예컨대, 열경화성 수지를 포함하는 시트상 기재를 이용하여 제작된 배선기판을 적층하여 다층 배선기판을 제작하는 경우는, 먼저 상술한 바와 같이, 가열가압처리에 의해, 상기 시트상 기재에, 전사재로부터 배선층(제2 금속층 등)만을 전사하여, 단층의 배선기판을 얻는다. 또, 이 배선기판을 얻을 때에, 상기 열경화성 수지는 경화 처리되지 않고, 미경화 상태로 유지된다. 이 단층의 배선기판을 다수 장 준비하여, 적층한다. 그리고, 이 적층체를 상기 열경화성 수지의 경화 온도에서 가열가압 처리하여, 상기 열경화성 수지를 경화함으로써, 상기 배선기판간을 접착 고정한다. 상기 단층 배선기판에서, 배선층을 전사하기 위한 가열가압 처리의 온도를 의도적으로 100℃ 이하로 하면, 전사 후도 시트상 기재를 거의 프리프레그와 같이 취급할 수 있다. 이에 따라, 단층 배선기판을 순차 접착 고정하지 않고, 단층 배선기판을 적층한 후에 일괄하여 접착 고정함으로써, 다층 배선기판을 제작할 수 있 다.For example, in the case of manufacturing a multilayer wiring board by laminating a wiring board produced using a sheet-like base material containing a thermosetting resin, as described above, the sheet-like base material is transferred from the transfer material to the sheet-like base material by heat and pressure treatment. Only the wiring layer (second metal layer, etc.) is transferred to obtain a single layer wiring board. In addition, when obtaining this wiring board, the thermosetting resin is not cured and is kept in an uncured state. Many single-layer wiring boards are prepared and stacked. Then, the laminate is heat-pressurized at the curing temperature of the thermosetting resin, and the thermosetting resin is cured to adhesively fix the wiring board. In the single layer wiring board, if the temperature of the heating and pressing process for transferring the wiring layer is intentionally set to 100 ° C or lower, the sheet-like substrate can be treated almost like prepreg even after the transfer. As a result, a multilayer wiring board can be produced by stacking single-layer wiring boards together and then adhesively fixing them together without stacking the single-layer wiring boards one after another.

또, 유리 에폭시 기판 등을 코어층으로 하는 빌드 업 기판의 경우, 본 발명의 전사재를 이용함으로써, 시트상 기재가 미경화의 상태에서 배선 패턴을 전사하여 단층 배선기판을 형성하고, 이들의 단층 배선기판을 미경화 상태 그대로 순차 적층하여, 이 적층체를 일괄하여 경화시키는 방법에 의해 제작할 수 있다.In the case of a build-up substrate having a glass epoxy substrate or the like as a core layer, by using the transfer material of the present invention, the sheet-like substrate transfers the wiring pattern in an uncured state to form a single-layer wiring board, and these single layers The wiring boards can be sequentially laminated as they are in an uncured state, and can be produced by a method of collectively curing the laminate.

또, 예컨대 세라믹을 포함하는 시트상 기재를 이용한 세라믹 배선기판을 적층하여 다층 배선기판을 제작하는 경우는, 상술한 바와 마찬가지로, 상기 시트상 기재에 전사재를 압착시켜 배선층(제2 금속층 등)만을 전사한 후, 이 단층의 세라믹 배선기판을 다수 적층하여, 가열 가압 처리와, 상기 세라믹의 소성을 행함으로써, 상기 배선기판간을 접착 고정한다.In the case of manufacturing a multilayer wiring board by laminating a ceramic wiring board using a sheet-like base material containing ceramic, for example, as described above, the transfer material is pressed onto the sheet-shaped base material so that only the wiring layer (second metal layer, etc.) is pressed. After the transfer, a large number of single-layer ceramic wiring boards are laminated, and heat-pressing treatment and firing of the ceramics are performed to adhesively fix the wiring boards.

상기 다층 배선기판에서의 적층수는 특별히 제한되지 않지만, 통상적으로 4∼10층이고, 20층에 이르는 것도 가능하다. 또, 상기 다층 배선기판의 전체의 두께는 통상적으로 200∼1000㎛이다.Although the number of laminations in the multilayer wiring board is not particularly limited, it is usually 4 to 10 layers, and may be up to 20 layers. Moreover, the thickness of the whole multilayer wiring board is 200-1000 micrometers normally.

또, 상기 다층 배선기판의 가장 바깥층을 구성하는 배선기판은 전기적 접속에 뛰어나므로, 상술한 바와 같이, 본 발명의 전사재(제1, 제2 또는 제3 전사재)를 이용함으로써, 표면의 오목부에 배선층(제2 금속층 등)이 메워진 구조인 것이 바람직하다. 또, 상기 다층 배선기판의 가장 바깥층 이외의 중간층은, 표면이 평탄한 구조의 배선기판이어도 되지만, 표면의 오목부에 배선층(제2 금속층 등)이 형성된 배선기판이어도 좋다.Further, since the wiring board constituting the outermost layer of the multilayer wiring board is excellent in electrical connection, as described above, the surface concave by using the transfer material (first, second or third transfer material) of the present invention. It is preferable that it is a structure which the wiring layer (2nd metal layer etc.) was filled in the part. The intermediate layer other than the outermost layer of the multilayer wiring board may be a wiring board having a flat surface structure, but may be a wiring board having a wiring layer (second metal layer or the like) formed in the recess of the surface.

다음에, 본 발명의 배선기판의 구성에 대해서, 하기에 상세히 설명한다. Next, the structure of the wiring board of this invention is demonstrated in detail below.                     

본 발명의 전사재(제1, 제2 또는 제3 전사재)를 이용하여 제작된 배선기판의 제1 형태는, 도 8에 도시한 바와 같이, 시트상 기재(805)의 표면에 배선 패턴(801)이 형성된 배선기판에서, 적어도 한 쪽의 표면에 적어도 하나의 오목부를 가지고, 상기 오목부의 바닥부에 상기 배선 패턴(801)이 형성된 것을 특징으로 한다. 또, 배선패턴(801)상에, 도금 처리에 의해 금 등의 도금층(802)이 형성된 것을 특징으로 한다.As shown in FIG. 8, the first embodiment of the wiring board manufactured by using the transfer material (first, second or third transfer material) of the present invention has a wiring pattern (on the surface of the sheet-like base material 805). In the wiring board on which the 801 is formed, at least one recess has at least one surface, and the wiring pattern 801 is formed at the bottom of the recess. Further, a plating layer 802 such as gold is formed on the wiring pattern 801 by plating treatment.

이에 의하면, 예컨대 이 배선 기판상에 반도체 플립 칩 실장을 행하는 경우에, 도 9에 도시한 바와 같이, 반도체(905)에 형성된 범프(904)를 위치결정하기 위해, 상기 오목부를 이용할 수 있다. 또, 반도체(905)와의 접속부(903)가 화학적으로 안정된 금 도금층 등 상에 형성됨으로써, 접촉 저항이 작아지는 동시에, 신뢰성이 향상된다. 또, 오목부를 이용하여 도금 처리를 행하기 때문에, 연면 거리(creeping distance)를 확보할 수 있어, 도금간의 단락 등이 발생하지 않아, 미세한 배선 패턴의 신뢰성을 유지할 수 있다.According to this, for example, when semiconductor flip chip mounting is performed on this wiring board, as shown in FIG. 9, the concave portion can be used to position the bump 904 formed in the semiconductor 905. In addition, since the contact portion 903 with the semiconductor 905 is formed on a chemically stable gold plating layer or the like, the contact resistance is reduced and the reliability is improved. In addition, since the plating process is performed using the concave portion, a creeping distance can be ensured, short circuit between platings does not occur, and the reliability of the fine wiring pattern can be maintained.

상기 배선기판에서, 상기 배선 패턴의 두께는 3∼35㎛의 범위인 것이 바람직하다. 상기 두께가 3㎛ 보다 얇으면, 양호한 도전성을 얻을 수 없는 우려가 있다. 한편, 35㎛ 보다 두꺼우면, 미세한 배선 패턴을 형성하는 것이 곤란해질 우려가 있다.In the wiring board, the thickness of the wiring pattern is preferably in the range of 3 to 35 mu m. When the said thickness is thinner than 3 micrometers, there exists a possibility that favorable electroconductivity may not be obtained. On the other hand, when it is thicker than 35 micrometers, there exists a possibility that it may become difficult to form a fine wiring pattern.

상기 배선기판에서, 상기 오목부의 깊이는 1∼12㎛의 범위인 것이 바람직하다. 상기 깊이가 12㎛ 보다 깊으면, 예컨대 반도체를 실장하는 경우에, 모든 범프가 상기 배선 패턴에 접촉할 수 없는 우려나, 밀봉 수지의 밀봉 시간이 걸릴 우려 가 있다. 또, 상기 깊이가 1㎛ 보다 얕으면, 상기 범프의 위치결정에, 상기 오목부를 이용할 수 없는 우려가 있다.In the wiring board, the depth of the recess is preferably in the range of 1 to 12 mu m. When the said depth is deeper than 12 micrometers, when mounting a semiconductor, for example, there exists a possibility that all the bumps may not contact the said wiring pattern, or the sealing time of sealing resin may take. Moreover, when the said depth is shallower than 1 micrometer, there exists a possibility that the said recessed part may not be used for positioning of the said bump.

본 발명의 전사재를 이용하여 제작된 배선기판의 제2 형태는, 예컨대 도 10(j)에 도시한 바와 같이, 시트상 기재(1001)의 표면에 배선 패턴((1002) 등)이 형성된 다층 배선기판으로서, 적어도 한 쪽의 표면에 적어도 하나의 오목부를 가지고, 상기 오목부의 바닥부에 상기 배선 패턴이 형성된 것을 특징으로 한다. 이 다층 배선기판은 본 발명의 전사재를 이용함으로써, 각층의 배선기판에서, 시트상 기재가 미경화 상태 또는 그린 시트의 상태에서, 배선 패턴이 형성되는 것이 가능하다. 이에 따라, 단층 배선기판을 적층한 후에 일괄하여 접착 고정시키거나, 시트상 기재와 금속박 배선 패턴을 동시에 소성하는 것이 가능해진다. 그 결과, 각층의 층간 비어를 비롯한 배선패턴의 위치 정밀도가 매우 높은 다층 배선기판을 얻을 수 있다.The second embodiment of the wiring board manufactured using the transfer material of the present invention is, for example, as shown in Fig. 10 (j), a multilayer in which wiring patterns (1002, etc.) are formed on the surface of the sheet-like substrate 1001. A wiring board, characterized in that it has at least one recessed part on at least one surface, and the said wiring pattern was formed in the bottom part of the said recessed part. By using the transfer material of the present invention, in this multilayer wiring board, it is possible to form a wiring pattern in the wiring board of each layer in the uncured or green sheet state. Thereby, after laminating | stacking a single layer wiring board, it becomes possible to carry out adhesive fixation at once, or to bake a sheet-like base material and metal foil wiring pattern simultaneously. As a result, a multilayer wiring board having extremely high positional accuracy of wiring patterns including interlayer vias of each layer can be obtained.

본 발명의 전사재를 이용하여 제작된 배선기판의 제3 형태는, 도 11에 도시한 바와 같이, 세라믹으로 이루어진 전기 절연성 기판(1608)과, 적어도 열경화성 수지 조성물을 포함하는 전기 절연성 기판(1602)과의 적층 구조로 이루어진 다층 배선 기판이다. 전기 절연성 기판(1602)은 본 발명의 전사재를 이용함으로써, 배선 패턴이 표면으로부터 돌출하지 않은 상태로 형성된다. 또, 상기 전사재에 의해 배선 패턴이 전사된 미경화 상태의 열경화성 수지 조성물을 포함하는 전기 절연성 시트와, 세라믹으로 이루어진 전기 절연성 기판을 적층하여, 비교적 작은 프레스압으로 일괄하여 경화시킬 수 있어, 세라믹층에 손상을 주지않고, 다층 배선기판을 실 현할 수 있다.As shown in FIG. 11, the third embodiment of the wiring board manufactured by using the transfer material of the present invention is an electrically insulating substrate 1608 made of ceramic and an electrically insulating substrate 1602 including at least a thermosetting resin composition. It is a multilayer wiring board which has a laminated structure with. The electrically insulating substrate 1602 is formed in such a state that the wiring pattern does not protrude from the surface by using the transfer material of the present invention. In addition, an electrically insulating sheet comprising an uncured thermosetting resin composition in which a wiring pattern is transferred by the transfer material and an electrically insulating substrate made of ceramic can be laminated, and can be cured collectively at a relatively small press pressure. Multilayer wiring boards can be realized without damaging the layers.

한편, 상기 다층배선기판은 미리 세라믹 기판에 인쇄 및 소성으로 배선 패턴을 형성해 둔 후, 열경화성 수지 조성물을 포함하는 전기 절연성 시트와 접합시킴으로써, 제작할 수도 있다. 단, 인쇄로 형성된 배선 패턴은 돌기물이 되기 때문에, 열경화 수지 조성물을 포함하는 전기 절연성 시트와 접합시키는 공정에서, 응력 집중이 발생하여, 세라믹 기판층의 크랙의 기점으로 되는 경우가 많다.On the other hand, the multilayer wiring board may be produced by forming a wiring pattern on a ceramic substrate in advance by printing and firing, and then joining it with an electrically insulating sheet containing a thermosetting resin composition. However, since the wiring pattern formed by printing becomes a projection, in the process of bonding with the electrically insulating sheet containing a thermosetting resin composition, stress concentration arises and it becomes the starting point of the crack of a ceramic substrate layer in many cases.

본 발명의 전사재를 이용하여 제작된 배선기판의 제4 형태는, 도 12에 도시한 바와 같이, 상기 제3 형태에 관한 배선기판과 마찬가지로, 세라믹으로 이루어진 전기 절연성 기판(1608)과, 적어도 열경화성 수지 조성물을 포함하는 전기 절연성 기판(1602)과의 적층 구조로 이루어진 다층 배선기판이다. 또, 적층된 전기 절연성 기판의 각층에서, 소정의 위치에 도전성 비어 조성물이 충전된 층간 비어 홀(1603)이 배치되어, 이것과 전기적으로 접속된 배선 패턴(1610)이 형성되어 있다. 이 구조에 의하면, 세라믹 기판과 수지 기판과의 적층체이면서, 세라믹 기판만으로 이루어진 다층 배선기판, 또는 수지 기판만으로 이루어진 다층 배선기판의 배선 룰과 마찬가지의 다층 배선 접속을 얻을 수 있다.As shown in FIG. 12, the fourth embodiment of the wiring board manufactured by using the transfer material of the present invention is, like the wiring board according to the third embodiment, an electrically insulating substrate 1608 made of ceramic, and at least thermosetting. A multilayer wiring board having a laminated structure with an electrically insulating substrate 1602 containing a resin composition. Moreover, in each layer of the electrically insulating board | substrate laminated | stacked, the interlayer via hole 1603 in which the conductive via composition was filled in the predetermined position is arrange | positioned, and the wiring pattern 1610 electrically connected with this is formed. According to this structure, the multilayer wiring connection similar to the wiring rules of the multilayer wiring board which consists only of a ceramic substrate, or the multilayer wiring board which consists only of a resin substrate while being a laminated body of a ceramic substrate and a resin substrate can be obtained.

이 경우, 세라믹 기판의 층간 접속 비어에 이용되는 도전성 조성물로는, 금속 분말과 유리 분말로 이루어진 소결물이, 수지 기판의 층간 접속 비어에 이용되는 도전성 조성물로서는 금속 분말과 열경화성 수지와의 혼합물로 이루어진 수지 조성물이 이용된다.In this case, as the conductive composition used for the interlayer connection via of the ceramic substrate, the sintered product made of the metal powder and the glass powder is composed of a mixture of the metal powder and the thermosetting resin as the conductive composition used for the interlayer connection via of the resin substrate. The resin composition is used.

또, 열경화성 수지 조성물을 포함하는 전기 절연성 기판과 세라믹 기판과의 경계면에서, 세라믹 기판에 형성된 배선층은 표면으로부터 돌출하지 않고, 세라믹 기판 내에 내장되어 있는 것을 특징으로 한다.Moreover, at the interface between the electrically insulating substrate containing the thermosetting resin composition and the ceramic substrate, the wiring layer formed on the ceramic substrate is embedded in the ceramic substrate without protruding from the surface.

또, 세라믹층의 소성 공정에서는, 배선 패턴이 전사된 그린 시트의 양면 또는 한 면에, 그린 시트의 소결 온도에서 실질적으로 소결 수축하지 않는 무기 조성물을 주성분으로 하는 구속 시트를 배치한 후, 소성 처리를 행하는 것이 바람직하다. 이에 따라, 평면 방향으로 무수축한 소결을 실현할 수 있기 때문에, 수지계 기판과 적층에 있어서도, 공통의 층간 비어 위치 데이터를 채용할 수 있다.Moreover, in the baking process of a ceramic layer, after placing the restraint sheet which has an inorganic composition which does not sinter shrink substantially at the sintering temperature of a green sheet on both surfaces or one surface of the green sheet to which the wiring pattern was transferred, baking process It is preferable to carry out. Thereby, since non-shrinkage sintering can be implement | achieved in a planar direction, common interlayer via position data can be employ | adopted also in a resin substrate and lamination | stacking.

물론, 미리 비어 페이스트를 충전한 세라믹 그린 시트에 인쇄 및 소성으로 배선 패턴을 형성해 둔 후, 이것과 열경화성 수지 조성물을 포함하는 전기 절연성 시트를 접합시켜, 적층체의 층간 접속을 실현해도 상관없다. 단, 인쇄로 형성된 배선 패턴은 돌기물이 되기 때문에, 열경화 수지 조성물을 포함하는 전기 절연성 시트와 세라믹 그린 시트를 접합시키는 공정에서, 응력 집중이 발생하여, 세라믹 기판층의 크랙의 기점으로 되는 경우가 많다. Of course, after forming a wiring pattern by printing and baking to the ceramic green sheet which filled the via paste previously, this and the electrically insulating sheet containing a thermosetting resin composition may be bonded together, and the interlayer connection of a laminated body may be implement | achieved. However, since the wiring pattern formed by printing becomes a projection, in the process of joining the electrically insulating sheet containing the thermosetting resin composition and the ceramic green sheet, stress concentration occurs and becomes the starting point of the crack of the ceramic substrate layer. There are many.

또, 도 13에 도시한 바와 같이, 본 발명의 전사재를 이용함으로써, 비교적 기계적 강도가 강한 알루미늄 기판이나 고열전도성을 특징으로 하는 질화 알루미늄 기판 등의 소결 온도가 높은 세라믹 기판(1708)과, 적어도 열경화성 수지 조성물을 포함하는 전기 절연성 기판(1702)과의 적층 구조에 의해, 저저항 배선이 형성된 다층 배선기판을 제작할 수 있게 된다. 여기에서는, 세라믹 기판에 이용되는 층간 비어도 수지계 기판에 이용되는 층간 비어도 같이, 열경화성의 도전성 수지 조성물로 형성되는 것이 특징이다. As shown in Fig. 13, by using the transfer material of the present invention, a ceramic substrate 1708 having a high sintering temperature, such as an aluminum substrate having relatively high mechanical strength or an aluminum nitride substrate characterized by high thermal conductivity, and at least, By the laminated structure with the electrically insulating board 1702 containing a thermosetting resin composition, the multilayer wiring board in which the low resistance wiring was formed can be manufactured. Here, the interlayer via used for the ceramic substrate and the interlayer via used for the resin substrate are also formed of a thermosetting conductive resin composition.                     

물론, 여기에서 이용되는 세라믹 기판으로서는 구리나 은과 동시에 소성가능한 저온 소성 세라믹, 예컨대 알루미늄기 유리 세라믹, Bi-Ca-Nb-O계 세라믹 등을 이용해도 상관없다.Of course, as the ceramic substrate used here, a low-temperature calcined ceramic capable of firing simultaneously with copper or silver, such as an aluminum-based glass ceramic, a Bi-Ca-Nb-O-based ceramic, or the like, may be used.

본 발명의 전사재를 이용하여 제작된 배선기판의 제5 형태는, 도 14에 도시한 바와 같이, 상기 제3 또는 제4 형태에 관한 배선기판과 마찬가지로, 열경화성 수지 조성물을 포함하는 전기 절연성 기판과 세라믹으로 이루어진 전기 절연성 기판과의 적층 구조를 가지는 이종(異種) 적층 배선기판의 일종이고, 열경화성 수지 조성물을 포함하는 전기 절연성 기판을 통해, 다른 조성을 가지는 이종의 세라믹으로 이루어진 전기 절연성 기판(1801·1802)이 적층되어 있다.As shown in FIG. 14, the fifth aspect of the wiring board manufactured using the transfer material of the present invention is similar to the wiring board according to the third or fourth aspect, and includes an electrically insulating substrate containing a thermosetting resin composition. An electrically insulative substrate (1801 · 1802) made of a heterogeneous ceramic having a different composition through an electrically insulative substrate containing a thermosetting resin composition, which is a kind of a heterogeneous multilayer wiring board having a laminated structure with an electrically insulating substrate made of ceramic. ) Are stacked.

이 구조에 의하면, 종래, 소결 온도나 소성 수축 패턴이 달라지거나, 소결시의 상호 확산 등의 요인에 의해 기술적으로 곤란했던, 자성체 세라믹과 유전체 세라믹과의 이종 적층이나, 고유전율의 유전체 세라믹과 저유전율의 유전체 세라믹과의 이종 적층을 용이하게 구성할 수 있다. 또, 본 발명의 이종 적층 배선기판의 제작공정에서는, 본 발명의 전사재를 이용하여, 예컨대, 구리박 등의 배선 패턴을 그린 시트 또는 미경화의 열경화성 수지 포함 시트에 전사함으로써, 각층의 배선기판을 제작한다. 이에 따라, 적층시에 손상을 발생시키지 않고, 전층 저저항인 배선을 가지는 적층체를 얻을 수 있다.According to this structure, heterogeneous lamination between magnetic ceramics and dielectric ceramics, which have been technically difficult due to changes in sintering temperature, plastic shrinkage pattern, or mutual diffusion during sintering, and dielectric ceramics having high dielectric constant and low The heterogeneous lamination with the dielectric ceramic of permittivity can be easily configured. In the manufacturing process of the hetero-layered wiring board of the present invention, the wiring board of each layer is transferred by using a transfer material of the present invention, for example, by transferring a wiring pattern such as copper foil to a green sheet or a sheet containing an uncured thermosetting resin. To produce. Thereby, the laminated body which has wiring of all layers low resistance can be obtained, without damaging at the time of lamination | stacking.

이 제5 형태에 관한 배선기판에서는, 세라믹 기판의 사이에 열경화성 수지 조성물을 포함하는 전기 절연성 기판을 개재시킴으로써, 소결 온도가 서로 다른 세라믹 기판을 적층하는 경우가 가능하다. 이에 따라, 예컨대 각층의 유전율이 서로 다른 이종 적층 배선기판이나, 자성체층과 유전체층을 적층한 이종 적층 배선기판을 용이하게 실현할 수 있다.In the wiring board according to the fifth aspect, it is possible to laminate ceramic substrates having different sintering temperatures by interposing an electrically insulating substrate containing a thermosetting resin composition between the ceramic substrates. As a result, for example, it is possible to easily realize a heterogeneous multilayer wiring board having a different dielectric constant of each layer, or a heterogeneous multilayer wiring substrate in which a magnetic layer and a dielectric layer are laminated.

물론, 미리, 비어 페이스트를 충전한 세라믹 그린 시트에 인쇄 및 소성으로 배선 패턴을 형성해 둔 후, 열경화성 수지 조성물을 포함하는 전기 절연성 시트를 접합시켜, 적층체의 층간 접속을 행해도 상관없다. 단, 인쇄로 형성된 배선 패턴은 돌기물이 되기 때문에, 열경화 수지 조성물을 포함하는 전기 절연성 시트와 접합시키는 공정에서, 세라믹 기판층의 크랙의 기점이 되는 경우가 많다.Of course, after forming a wiring pattern by printing and baking to the ceramic green sheet which filled the via paste previously, you may join the electrically insulating sheet containing a thermosetting resin composition, and may perform the interlayer connection of a laminated body. However, since the wiring pattern formed by printing becomes a projection, it often becomes a starting point of the crack of a ceramic substrate layer in the process of joining with the electrically insulating sheet containing a thermosetting resin composition.

본 발명의 전사재를 이용하여 제작된 배선기판의 제6 형태는, 도 15에 도시한 바와 같이, 상기 제4 또는 제5 형태에 관한 배선기판과 마찬가지로, 세라믹으로 이루어진 전기 절연성 기판(1801·1802)과, 적어도 열경화성 수지 조성물을 포함하는 전기 절연성 기판(1807)과의 적층 구조로 이루어진다. 그리고, 적어도 최상층 또는 최하층에, 상기 열경화성 수지 조성물을 포함하는 전기 절연성 기판(1807)이 배치되고, 내층에 세라믹으로 이루어진 전기 절연성 기판(1801·1802)이 배치되는 것을 특징으로 한다. 이 구조에 의하면, 기판의 가장 바깥 표면을 덮는 층은, 부서지기 어려운 성질을 가지는 열경화성 수지 조성물로 형성되기 때문에, 내낙하성 등이 뛰어나다.As shown in FIG. 15, the sixth form of the wiring board manufactured using the transfer material of the present invention is, as in the wiring board according to the fourth or fifth embodiment, an electrically insulating substrate 1801, 1802 made of ceramic. ) And an electrically insulating substrate 1807 containing at least a thermosetting resin composition. An electrically insulating substrate 1807 including the thermosetting resin composition is disposed on at least the uppermost layer or the lowest layer, and an electrically insulating substrate 1801 · 1802 made of ceramic is disposed on the inner layer. According to this structure, since the layer which covers the outermost surface of a board | substrate is formed from the thermosetting resin composition which has the property which is hard to be broken, it is excellent in fall resistance etc ..

또, 이들의 이종 적층 배선기판의 제작공정에서는, 본 발명의 전사재를 이용하여, 예컨대 구리박 등의 배선 패턴을 그린 시트 또는 미경화의 열경화성 수지 포함 시트에 전사함으로써, 각층의 배선기판을 제작한다. 이에 따라, 적층시에 손상이 발생하지 않고, 전층이 저저항인 배선을 가지는 다층배선기판을 얻을 수 있 다.Moreover, in the manufacturing process of these dissimilar laminated wiring boards, the wiring board of each layer is produced by using the transfer material of this invention, for example, transferring wiring patterns, such as copper foil, to a green sheet or the sheet | seat containing an uncured thermosetting resin. do. As a result, a multilayer wiring board can be obtained in which damage does not occur at the time of lamination and where the entire layer has low resistance wiring.

물론, 미리 경우에 따라 비어 페이스트를 충전한 세라믹 그린 시트에 인쇄, 소성으로 배선 패턴을 형성해 둔 후, 열경화 수지 조성물을 포함하는 전기 절연성 시트와 접합시켜 적층체의 층간 접속을 행해도 상관없다. 단, 인쇄로 형성된 배선 패턴은 적층시의 돌기물이 되기 때문에, 열경화 수지 조성물을 포함하는 전기 절연성 시트와 접합시키는 공정에서, 세라믹 기판층의 크랙의 기점이 되는 경우가 많다.Of course, after forming a wiring pattern by printing and baking to the ceramic green sheet which filled the via paste previously, you may join with the electrically insulating sheet containing a thermosetting resin composition, and may perform the interlayer connection of a laminated body. However, since the wiring pattern formed by printing becomes a projection at the time of lamination | stacking, it is a starting point of the crack of a ceramic substrate layer in the process of bonding with the electrically insulating sheet containing a thermosetting resin composition.

또, 본 실시형태의 전사재의 배선 패턴에 전기적으로 접속하도록, 인덕터, 콘덴서, 저항 또는 반도체 소자 등의 회로부품을 형성하여, 배선 패턴과 함께 기판으로 전사할 수도 있다. 또, 인덕터, 콘덴서 및 저항 등의 수동부품은 스크린 인쇄 등의 인쇄법에 의해 전사재 상에 형성되는 것이 바람직하다.Moreover, circuit components, such as an inductor, a capacitor | condenser, a resistor, or a semiconductor element, can be formed so that it may electrically connect to the wiring pattern of the transfer material of this embodiment, and it can also transfer with a wiring pattern to a board | substrate. In addition, passive components such as an inductor, a capacitor, and a resistor are preferably formed on the transfer material by a printing method such as screen printing.

다음에, 제1∼제4 실시형태의 더 구체적인 실시예를 이하에 설명한다.Next, more specific examples of the first to fourth embodiments will be described below.

(실시예 1)(Example 1)

도 4(a)∼(f)에 도시한 바와 같이, 본 발명의 제1 전사재를 제작했다.As shown to Fig.4 (a)-(f), the 1st transfer material of this invention was produced.

도 4(a)에 도시한 바와 같이, 제1 금속층(401)으로서 두께 35㎛의 전해 구리박을 준비했다. 먼저, 구리염 원료를 알칼리성욕에 용해하고, 이것을 고전류 밀도가 되도록 회전 드럼에 전착시켜, 금속층(구리층)을 제작하고, 이 구리층을 연속적으로 감아서 꺼내어, 전해 구리박을 제작했다.As shown in FIG. 4A, an electrolytic copper foil having a thickness of 35 μm was prepared as the first metal layer 401. First, the copper salt raw material was melt | dissolved in the alkaline bath, it was electrodeposited to the rotating drum so that it might become high current density, the metal layer (copper layer) was produced, this copper layer was wound up continuously, and the electrolytic copper foil was produced.

다음에, 도 4(b)에 도시한 바와 같이, 상기 제1 금속층(401)의 면상에, 박리층(402)으로서 Ni-P 합금층을 도금 처리로 약 100nm의 두께로 형성했다. 그 위에 배선 패턴 형성용의 제2 금속층(403)으로서, 상기 제1 금속층(401)과 같은 전해 구리박을 두께 9㎛가 되도록 전해 도금법에 의해 적층하여, 3층 구조로 이루어진 적층체를 제작했다.Next, as shown in FIG.4 (b), the Ni-P alloy layer was formed in the surface of the said 1st metal layer 401 as the peeling layer 402 by the plating process, about 100 nm in thickness. As the second metal layer 403 for wiring pattern formation, the same electrolytic copper foil as the said 1st metal layer 401 was laminated | stacked by the electroplating method so that it might be set to 9 micrometers in thickness, and the laminated body which consists of a 3-layered structure was produced. .

그 표면의 중심선 평균 조도(Ra)가 4㎛ 정도가 되도록 조면화 처리를 행했다. 또, 상기 조면화 처리는 상기 전해 구리박에 구리의 미세한 입자를 석출시킴으로써 행했다.The roughening process was performed so that the centerline average roughness Ra of the surface might be about 4 micrometers. Moreover, the said roughening process was performed by depositing fine grains of copper in the said electrolytic copper foil.

다음에, 도 4(c)∼(e)에 도시한 바와 같이, 포토리소그래피법에 의해, 드라이 필름 레지스트(DFR)(404)를 붙이고, 배선 패턴 부분의 노광, 현상을 행하여, 상기 적층체 중 제2 금속층(403), 박리층(402) 및 제1 금속층(401)의 표층부를 화학 에칭법(염화 제2철 수용액에 침적)에 의해 에칭하여, 임의의 배선 패턴으로 형성했다.Next, as shown in Figs. 4C to 4E, the dry film resist (DFR) 404 is pasted by the photolithography method, and the wiring pattern portion is exposed and developed to form a laminate. The surface layer portions of the second metal layer 403, the peeling layer 402, and the first metal layer 401 were etched by chemical etching (immersion in an aqueous ferric chloride solution), and formed in an arbitrary wiring pattern.

그런 후에, 도 4(f)에 도시한 바와 같이, 마스크 부분(DFR(404))을 박리제로 제거함으로써 제1 전사재를 얻었다. 제1 금속층과 제2 금속층은 같은 구리로 구성되어 있기 때문에, 일회의 화학 에칭으로, 제2 금속층뿐 아니라, 제1 금속층의 표층도 배선 패턴 형상으로 에칭할 수 있다. 이 제1 전사재는 캐리어층인 제1 금속층의 표층부도, 배선 패턴 형상으로 가공되어 있는 것에 구조상의 특징이 있다.Thereafter, as shown in Fig. 4 (f), the first transfer material was obtained by removing the mask portion (DFR 404) with a release agent. Since the first metal layer and the second metal layer are made of the same copper, not only the second metal layer but also the surface layer of the first metal layer can be etched in the shape of a wiring pattern by a single chemical etching. This first transfer material has a structural feature in that the surface layer portion of the first metal layer serving as the carrier layer is also processed into a wiring pattern shape.

제작된 상기 제1 전사재에서는, 상기 제1 금속층(401)과 제2 금속층(403)을 접착하는 박리층(402)은, 접착력 자체는 약해도 내약품성이 뛰어나다. 이에 따라, 제1 금속층(401), 박리층(402), 제2 금속층(403)의 적층체 전체에 에칭 처리를 행해도, 층간이 박리하지 않고, 문제 없이 배선 패턴을 형성할 수 있다. 한편, 상기 제1 금속층(401)과 제2 금속층(403)과의 접착강도는 40gf/㎝ 이고, 박리성이 뛰어났다. 이와 같은 제1 전사용재를 이용하여, 기판으로 제2 금속층(403)의 전사를 행한 결과, 제2 금속층(403)과 박리층(402)과의 접착면이 용이하게 박리하여, 상기 제2 금속층(403)만을 상기 기판에 전사할 수 있었다.In the produced said 1st transfer material, the peeling layer 402 which adhere | attaches the said 1st metal layer 401 and the 2nd metal layer 403 is excellent in chemical-resistance, even if adhesive force itself is weak. Thereby, even if an etching process is performed to the whole laminated body of the 1st metal layer 401, the peeling layer 402, and the 2nd metal layer 403, an interlayer does not peel and a wiring pattern can be formed without a problem. Meanwhile, the adhesive strength between the first metal layer 401 and the second metal layer 403 was 40 gf / cm, and the peelability was excellent. As a result of transferring the second metal layer 403 to the substrate using such a first transfer material, the adhesive surface between the second metal layer 403 and the release layer 402 is easily peeled off, and the second metal layer Only 403 could be transferred to the substrate.

본 실시예에 관한 제1 전사재는, 캐리어(제1 금속층)가 35㎛ 의 구리박으로 구성되어 있기 때문에, 전사시에 전사재가 변형해도 캐리어층이 그 변형 응력에 견딜 수 있었다.In the first transfer material according to the present embodiment, the carrier (first metal layer) was made of 35 μm copper foil, so that the carrier layer could withstand the strain stress even if the transfer material deformed during transfer.

제1 전사재에서, 캐리어층인 제1 금속층의 표층은, 배선 패턴 부분이 볼록부가 되고, 배선 패턴 이외의 부분은 오목부가 됨으로써, 이 전사재를 시트상 기재(기판 재료)에 압착했을 때에, 배선 패턴이 메워지는 부분으로부터 밀려나온 기재가 상기 오목부로 흘러 들어가기 쉬워, 패턴을 변형하고자 하는 가로방향의 변형 응력을 억제하기 쉽다. 따라서, 본 실시예에서의 패턴 변형은, 기재의 경화 수축에 의해 발생한 분량(0.08%)뿐 이었다.In the first transfer material, when the surface layer of the first metal layer, which is the carrier layer, the wiring pattern portion becomes a convex portion and the portions other than the wiring pattern become concave portions, when the transfer material is pressed against the sheet-like substrate (substrate material), The base material pushed out from the portion where the wiring pattern is filled easily flows into the recess, and the strain stress in the transverse direction to deform the pattern is easily suppressed. Therefore, the pattern deformation in this Example was only the quantity (0.08%) which generate | occur | produced by the cure shrinkage of the base material.

비교로서, 제1 금속층(401)의 표층이 전혀 에칭되지 않고, 제2 금속층만 배선 패턴을 형성한 전사재(즉, 캐리어층의 표면이 평탄한 전사재)를 이용하여, 시트상 기재로 배선층의 전사를 행한 결과, 패턴의 변형은 최대 0.16% 이었다. 이 비교예에서는, 캐리어가 두꺼운 구리박이므로, 본 실시예와 마찬가지로, 기본적으로는 변형이 작지만, 배선이 집중해 있는 부분에서는 기재가 유입되는 영역을 확보할 수 없기 때문에, 부분적으로 배선 패턴이 다소 변형되어 버리는 것을 확인할 수 있었다. 이 패턴 변형량은 실용적으로는 상당히 작은 값이지만, 예컨대 상기 비교예에 관한 전사재를 이용하면, 형성된 배선 패턴은 기판 표면과 평탄 또는 볼록부가 되어, 본 실시예에 관한 제1 전사재와 같이 오목부가 되지 않아, 플립 칩 실장시의 위치맞춤을 용이하게 한다는, 본 실시예의 전사재의 효과는 얻을 수 없다. 이로부터, 캐리어층인 제1 금속층까지 에칭함으로써, 캐리어층 표면에도 배선 패턴에 따른 볼록부가 형성된 본 발명의 전사재의 효과를 확인할 수 있었다.As a comparison, the surface layer of the first metal layer 401 was not etched at all, and only the second metal layer was formed of the wiring layer using a sheet-like substrate using a transfer material (that is, a transfer material having a flat surface of the carrier layer). As a result of the transfer, the deformation of the pattern was at most 0.16%. In this comparative example, since the carrier is a thick copper foil, the deformation is basically small as in the present embodiment, but in the part where the wiring is concentrated, the area where the base material flows in cannot be secured, so that the wiring pattern is partially somewhat It was confirmed that it was deformed. Although this pattern deformation amount is practically a small value, for example, when the transfer material according to the comparative example is used, the formed wiring pattern becomes flat or convex with the substrate surface, and the concave portion like the first transfer material according to the present embodiment is formed. Therefore, the effect of the transfer material of the present embodiment, which facilitates alignment during flip chip mounting, cannot be obtained. From this, the etching of the 1st metal layer which is a carrier layer could confirm the effect of the transfer material of this invention in which the convex part according to the wiring pattern was formed also in the carrier layer surface.

또, 본 실시예에서는 예컨대 200㎚ 이하의 두께를 가지는 Ni 도금층이나 니켈-인 합금층 또는 알루미늄 도금층 등의 도금층을 박리층으로 이용하고 있는데, 유기층으로 이루어진 박리층을 이용해도 좋다. 유기층으로는, 예컨대 Cu와 화합 결합을 형성할 수 있는 상온에서 고체의 장(長)지방족 카복실산 등을 들 수 있다. 이들을 이용해도, 상기한 본 실시예의 전사재와 같은 전사재를 실현할 수 있다.In this embodiment, a plating layer such as a Ni plating layer, a nickel-phosphorus alloy layer or an aluminum plating layer having a thickness of 200 nm or less is used as the peeling layer, but a peeling layer made of an organic layer may be used. As an organic layer, a solid long aliphatic carboxylic acid etc. are mentioned at normal temperature which can form a compound bond with Cu, for example. Even if these are used, the same transfer material as the transfer material of this embodiment can be realized.

(실시예 2)(Example 2)

상기 실시예 1과 다른 제조방법으로, 도 5(a)∼(e)에 도시한 바와 같이 하여, 본 발명에 관한 제2 전사재의 일례를 제작했다. 이 제2 전사재는 상기 실시예 1에 관한 제1 전사재와 배선층의 구조가 다르다.By the manufacturing method different from the said Example 1, as shown to FIG. 5 (a)-(e), the example of the 2nd transfer material which concerns on this invention was produced. This second transfer material is different in structure from the first transfer material according to the first embodiment and the wiring layer.

먼저, 제1 금속층(501)으로서, 두께 35㎛의 전해 구리박을 준비했다. 구리염 원료를 알칼리성욕에 용해하여, 이것을 고전류 밀도가 되도록 회전 드럼에 전착시켜, 금속층(구리층)을 제작하고, 이 구리층을 연속적으로 감아서 꺼내어, 전해 구리박을 제작했다.First, an electrolytic copper foil having a thickness of 35 μm was prepared as the first metal layer 501. The copper salt raw material was melt | dissolved in the alkaline bath, it was electrodeposited to the rotating drum so that it might become high current density, the metal layer (copper layer) was produced, this copper layer was wound up continuously, and the electrolytic copper foil was produced.

다음에, 상기 전해 구리박으로 이루어진 제1 금속층(501)의 면상에, 100㎚ 이하의 두께가 얇은 니켈 도금층으로 구성된 박리층(502)을 형성했다. 그 위에, 배 선 패턴 형성용의 제2 금속층(503)으로서, 상기 제1 금속층(501)과 같은 전해 구리박을 두께 3㎛가 되도록, 전해 도금법에 의해 적층하여, 제1 금속층(501), 박리층(502) 및 제2 금속층(503)의 3층 구조로 이루어진 적층체를 제작했다.Next, on the surface of the first metal layer 501 made of the electrolytic copper foil, a release layer 502 composed of a nickel plating layer having a thickness of 100 nm or less was formed. As the second metal layer 503 for wiring pattern formation, the same electrolytic copper foil as the said 1st metal layer 501 is laminated | stacked by the electroplating method so that it may become thickness of 3 micrometers, and the 1st metal layer 501, The laminated body which consists of a 3-layered structure of the peeling layer 502 and the 2nd metal layer 503 was produced.

이 적층체에서의 제2 금속층(503)의 표면에 대해, 그 표면의 중심선 평균 조도(Ra)가 3㎛ 정도가 되도록 조면화 처리를 행했다. 또, 상기 조면화 처리는 상기 전해 구리박에 구리의 미세한 입자를 석출시킴으로써 행했다. 그 위에 점착제(도시하지 않음)를 도포하고, 포토리소그래피법에 이용하는 드라이 필름 레지스트(DFR)(504)를 붙였다. 또, 이 DFR(504)은 내도금성을 가지고, 도금 레지스트로서 기능한다. 이상의 공정에 의해, 도 5(a)에 도시한 적층체가 제작되었다.The roughening process was performed with respect to the surface of the 2nd metal layer 503 in this laminated body so that the centerline average roughness Ra of the surface might be about 3 micrometers. Moreover, the said roughening process was performed by depositing fine grains of copper in the said electrolytic copper foil. An adhesive (not shown) was apply | coated on it, and the dry film resist (DFR) 504 used for the photolithographic method was stuck. This DFR 504 has plating resistance and functions as a plating resist. By the above process, the laminated body shown to Fig.5 (a) was produced.

다음에, 도 5(b)에 도시한 바와 같이, 배선 패턴 형상에 DFR(504)을 노광한 후, 현상을 행하여, DFR(504)에서의 배선 패턴 영역에, 제2 금속층(503)에 이르는 오목부를 형성했다. 오목부의 깊이는 25㎛이었다. 그런 후에, 도 5(c)에 도시한 바와 같이, 전해 구리 도금법으로 20㎛ 두께의 구리 도금층으로 이루어진 금속층(505)을 상기 오목부 내에 형성했다. 다음에, 도 5(d)에 도시한 바와 같이, 박리액에 침적시켜, DFR(504)을 제거했다. Next, as shown in FIG. 5B, after the DFR 504 is exposed to the wiring pattern shape, development is performed to reach the second metal layer 503 in the wiring pattern region in the DFR 504. A recess was formed. The depth of the recess was 25 μm. Thereafter, as shown in Fig. 5C, a metal layer 505 made of a copper plating layer having a thickness of 20 µm was formed in the recess by the electrolytic copper plating method. Next, as shown in FIG.5 (d), it dipped in the stripping liquid and removed DFR (504).

마지막으로, 도 5(e)에 도시한 바와 같이, 염화 제2철 수용액에 침적시키는 화학 에칭법에 의해, 패터닝을 행했다. 본 에칭은 두께가 3㎛로 얇은 제2 금속층(503) 및 얇은 박리층(502)(도금층)을 제거하기 위해 행한다. 결과적으로, 단시간의 에칭이 되기 때문에, 제3 금속층(505)도 조금 에칭되어 두께가 15㎛ 정도가 되고, 또 제1 금속층(501)의 표층부도 일부 침식되어, 도 5(e)에 도시한 바와 같이, 제2 전사재를 얻을 수 있었다.Finally, as shown in FIG.5 (e), patterning was performed by the chemical etching method which immerses in ferric chloride aqueous solution. This etching is performed to remove the thin second metal layer 503 and the thin release layer 502 (plating layer) having a thickness of 3 µm. As a result, since the etching is performed for a short time, the third metal layer 505 is also slightly etched to have a thickness of about 15 µm, and the surface layer portion of the first metal layer 501 is also partially eroded, as shown in FIG. As described above, the second transfer material was obtained.

제1, 제2 및 제3 금속층은 같은 구리로 구성되어 있기 때문에, 일회의 화학 에칭으로 제2 및 제3 금속층뿐만 아니라, 제1 금속층도 부분적으로 깍이게 되어, 제1 금속층의 표층의 배선 패턴 이외의 부분을 오목부로 형성할 수 있었다. 또, 실시예 1과 마찬가지로, 캐리어층인 제1 금속층의 표층까지 에칭 가공되어 있는 것 및 애디티브법으로 제3 금속층이 형성됨으로써, 그 막 두께를 임의로 제어할 수 있다. 또, 본 실시예에서는 박리층은 도금층에 한하지 않고, 유기층으로 구성된 아주 얇은 접착제층 또는 점착제층이어도 상관없다.Since the first, second and third metal layers are made of the same copper, not only the second and third metal layers but also the first metal layers are partially cut by a single chemical etching, so that the wiring pattern of the surface layer of the first metal layer Portions other than this could be formed into recesses. In addition, similarly to Example 1, the film thickness can be arbitrarily controlled by the etching process to the surface layer of the 1st metal layer which is a carrier layer, and the 3rd metal layer being formed by the additive method. In addition, in a present Example, a peeling layer is not limited to a plating layer, It may be a very thin adhesive bond layer or an adhesive layer comprised from an organic layer.

이와 같이 제작된 제2 전사재에서는, 상기 제1 금속층(501)과 배선 패턴 형성용의 금속층(503·505)을 접속하는 박리층(502)이 접착력 자체는 약해도 내약품성이 뛰어나, 도 5(d)에 도시한 4층 구조의 적층체 전체에 에칭 처리를 행해도, 층간이 박리하지 않고, 문제 없이 배선 패턴을 형성할 수 있었다. In the second transfer material produced as described above, the release layer 502 connecting the first metal layer 501 and the metal layer 503 · 505 for wiring pattern formation is excellent in chemical resistance even when the adhesive force itself is weak. Even if the whole laminated body of the four-layered structure shown in (d) was etched, the interlayer did not peel and the wiring pattern could be formed without a problem.

한편, 상기 제1 금속층(501)과 제2 금속층(503)과의 박리층(502)을 통한 접착강도는 30gf/㎝로, 박리성에 뛰어났다. 이에 따라, 이 제2 전사재를 이용하여, 배선층으로서의 제2 금속층(503) 및 제3 금속층(505)을 시트상 기재(기판 재료)에 전사한 후, 제2 금속층(503)과 박리층(502)과의 사이를 용이하게 박리할 수 있어, 상기 배선층만을 기판에 남게 할 수 있다. 이 때, 도금층으로 이루어진 박리층(502)은, 박리시에 캐리어인 제1 금속층(501)측에 부착한 그대로 이었다.Meanwhile, the adhesive strength of the first metal layer 501 and the second metal layer 503 through the release layer 502 was 30 gf / cm, which was excellent in peelability. Accordingly, using the second transfer material, the second metal layer 503 and the third metal layer 505 as wiring layers are transferred to the sheet-like substrate (substrate material), and then the second metal layer 503 and the release layer ( It can peel easily between 502, and can leave only the said wiring layer on a board | substrate. At this time, the peeling layer 502 which consists of a plating layer remained as it adhered to the 1st metal layer 501 side which is a carrier at the time of peeling.

또, 도 5(e)에 도시한 바와 같이 제작된 본 실시예에 관한 제2 전사재를 미경화 상태의 열경화성 수지를 포함하는 시트상 기재(기판 재료)에 압착하는 동시에 열경화를 행하고, 그 후에 화학 에칭으로 제1 금속층을 제거함으로써, 배선층(제2 금속층(503) 및 제3 금속층(505))을 기판으로 전사시킬 수도 있다. 에칭 시간을 제어함으로써, 상기 배선층을 포함하는 기판 표면을 평탄하게 할 수도, 배선층을 기판 표면에 대해 오목 형상으로 할 수도 있다.In addition, the second transfer member according to the present embodiment manufactured as shown in Fig. 5E is pressed against a sheet-like base material (substrate material) containing a thermosetting resin in an uncured state, and thermally cured. The wiring layer (the second metal layer 503 and the third metal layer 505) can also be transferred to the substrate by removing the first metal layer by chemical etching later. By controlling the etching time, the substrate surface including the wiring layer can be made flat or the wiring layer can be concave with respect to the substrate surface.

본 실시예에서는 실시예 1과 마찬가지로, 캐리어층이 35㎛의 구리박으로 구성되어 있기 때문에, 전사시에 기재가 변형해도 캐리어층이 그 변형 응력에 견딜 수 있었다. 한편, 본 실시예에 관한 제2 전사재에서, 캐리어층인 제1 금속층의 오목부는 5㎛ 정도로 깊게 확보되어 있다. 이에 따라, 이 전사재를 시트상 기재에 압착시켰을 때에, 배선층이 메워진 부분의 기재가 상기 오목부로부터 유입되기 쉬워, 패턴을 변형시키고자 하는 가로 방향의 변형 응력을 더 억제할 수 있다.In the present Example, similarly to Example 1, since the carrier layer was made of 35 μm copper foil, even if the substrate deformed during transfer, the carrier layer could withstand the strain stress. On the other hand, in the second transfer material according to the present embodiment, the recessed portion of the first metal layer serving as the carrier layer is secured to about 5 占 퐉 deep. Thereby, when this transfer material is crimped | bonded to a sheet-like base material, the base material of the part in which the wiring layer was filled is easy to flow in from the said recessed part, and the strain stress of the horizontal direction to deform a pattern can further be suppressed.

따라서, 본 실시예의 전사재를 이용한 경우의 패턴 변형은, 기재의 경화 수축 분량의 0.08%뿐 이었다. 이로부터 캐리어층인 제1 금속층의 표층부까지 에칭하여, 상기 표층부를 배선 패턴 부분을 볼록 형상으로, 상기 패턴 이외의 부분을 오목 형상으로 형성하는 효과를 확인할 수 있었다. 또, 전사 후의 배선 저항을 측정하면, 실시예 1과 비교하여, 제3 금속층에서 배선층의 두께를 증가시키는 만큼, 배선 단면적을 크게 취해, 저항값을 2∼3할 정도 저감시킬 수 있었다.Therefore, the pattern deformation in the case of using the transfer material of this example was only 0.08% of the amount of curing shrinkage of the substrate. From this, it was etched to the surface layer part of the 1st metal layer which is a carrier layer, and the effect which forms the said wiring layer part in convex shape, and the parts other than the said pattern in concave shape was confirmed. Moreover, when the wiring resistance after transfer was measured, compared with Example 1, as long as the thickness of a wiring layer was increased in a 3rd metal layer, wiring cross-sectional area was taken large and the resistance value could be reduced by about 2-3.

또, 본 실시예에서는 도 5(e)에 도시한 바와 같이, 화학 에칭에 의해 제1 의 금속층의 패터닝까지 행한 후, 전사하고 있지만, 이 화학 에칭을 행하지 않은 전사 형성재를 이용하여 기재를 경화시키면서 전사를 행해도 좋다. 단, 이 경우에는, 전사 후에 박리층 및 제1 금속층을 박리하여, 제2 금속층을 소프트 에칭 등으로 제거 함으로써, 제3 금속층만으로 이루어진 배선 패턴이 형성된다.In addition, in the present embodiment, as shown in Fig. 5 (e), after performing the chemical metal etching until the patterning of the first metal layer, the substrate is transferred, but the substrate is cured by using a transfer forming material that has not undergone this chemical etching. You may transfer while making it transfer. However, in this case, the wiring pattern which consists only of a 3rd metal layer is formed by peeling a peeling layer and a 1st metal layer after transfer, and removing a 2nd metal layer by soft etching etc.

또, 본 실시예에서도, 볼록부 배선 패턴을 가지는 캐리어 구리박(제1 금속박)을 전사 후에 재이용할 수 있다. 또, 본 실시예의 전사재를 이용하여 기판에 전사된 배선 패턴은, 기판 표면에 대해 오목부를 형성하므로, 이 오목부를 이용하여 위치결정이 가능하게 되어, 베어 칩의 플립 칩 실장이 용이해지는 이점도 있다.Moreover, also in this Example, carrier copper foil (1st metal foil) which has a convex part wiring pattern can be reused after transfer. Moreover, since the wiring pattern transferred to the board | substrate using the transfer material of a present Example forms a recessed part with respect to the board | substrate surface, positioning is possible using this recessed part, and there also exists an advantage that flip chip mounting of a bare chip becomes easy. .

(실시예 3)(Example 3)

본 실시예에 관한 전사재는, 본 발명의 제2 전사재의 다른 예이다. 본 실시예에 관한 전사재는, 실시예 2의 전사재와는 배선층의 구조가 다르지만, 도면은 공통이므로, 실시예 2에서 이용한 도 5(a)∼(e)를 이용하여 설명한다.The transfer material according to the present embodiment is another example of the second transfer material of the present invention. Although the structure of the wiring layer differs from the transfer material of Example 2 in the transfer material which concerns on a present Example, since drawing is common, it demonstrates using FIG. 5 (a)-(e) used in Example 2. As shown in FIG.

먼저, 제1 금속층(501)으로서, 두께 35㎛의 전해 구리박을 준비했다. 구리염 원료를 알칼리성욕에 용해하고, 이것을 고전류 밀도가 되도록 회전 드럼에 전착시켜, 금속층(구리층)을 제작하고, 이 구리층을 연속적으로 두루 말아 전해 구리박을 제작했다.First, an electrolytic copper foil having a thickness of 35 μm was prepared as the first metal layer 501. The copper salt raw material was melt | dissolved in the alkaline bath, it was electrodeposited to the rotating drum so that it might become high current density, the metal layer (copper layer) was produced, and this copper layer was continuously rolled up and the electrolytic copper foil was produced.

다음에, 상기 제1 금속층(501)면상에, 얇은 100㎚ 이하의 두께를 가지는 니켈 도금층으로 구성된 박리층(502)을 형성했다. 그 위에, 배선 패턴 형성용의 제2 금속층(503)으로서, 상기 제1 금속층(501)과 같은 전해 구리박을 두께 3㎚이 되도록 전해 도금법으로 적층했다. 이에 따라, 제1 금속층(501), 박리층(502) 및 제2 금속층(503)의 3층 구조체가 되는 적층체를 제작했다.Next, a release layer 502 composed of a nickel plating layer having a thickness of 100 nm or less was formed on the surface of the first metal layer 501. The electrolytic copper foil similar to the said 1st metal layer 501 was laminated | stacked so that it might be set to thickness 3nm as the 2nd metal layer 503 for wiring pattern formation on it. Thereby, the laminated body used as the three-layered structure of the 1st metal layer 501, the peeling layer 502, and the 2nd metal layer 503 was produced.

그 표면의 중심선 평균 조도(Ra)가 3㎛ 정도가 되도록 조면화 처리를 행했다. 또, 상기 조면화 처리는 상기 전해 구리박에 구리의 미세한 입자를 석출시킴으 로써 행했다. 그 뒤에 실시예 2와 동일한 점착제를 도포하여, 포토리소그래피법에 이용되는 드라이 필름 레지스트(DFR)(504)를 붙였다. 이 DFR(504)는 내도금성을 가지고, 도금 레지스트로서 기능한다. 이에 따라, 도 5(a)에 도시한 바와 같은, 4층 구조의 적층체가 제작되었다.The roughening process was performed so that the center line average roughness Ra of the surface might be about 3 micrometers. Moreover, the said roughening process was performed by depositing fine grains of copper in the said electrolytic copper foil. Then, the same adhesive as Example 2 was apply | coated and the dry film resist (DFR) 504 used for the photolithographic method was stuck. This DFR 504 has plating resistance and functions as a plating resist. As a result, a laminate having a four-layer structure as shown in Fig. 5A was produced.

다음에, 도 5(b)에 도시한 바와 같이, 배선 패턴 부분의 DFR(504)을 노광한 후, 현상을 행하여 DFR(504)에서의 배선 패턴에 상당하는 영역에, 제2 금속층(503)에 이르는 오목부를 형성했다. 이 오목부의 깊이는 25㎚이었다. 그런 후에, 도 5(c)에 도시한 바와 같이, 전해 구리 도금법으로 20㎚ 두께의 구리 도금층으로 이루어진 제3 금속층(505)을 형성했다. 다음에, 도 5(d)에 도시한 바와 같이, 박리액에 침적시켜, DFR(504)을 제거했다.Next, as shown in FIG. 5B, after the DFR 504 of the wiring pattern portion is exposed, development is performed to form a second metal layer 503 in a region corresponding to the wiring pattern in the DFR 504. The recessed part which formed was formed. The depth of this recess was 25 nm. Thereafter, as shown in Fig. 5C, a third metal layer 505 made of a copper plating layer having a thickness of 20 nm was formed by the electrolytic copper plating method. Next, as shown in FIG.5 (d), it dipped in the stripping liquid and removed DFR (504).

마지막으로, 도 5(e)에 도시한 바와 같이, 염화 제2철 수용액에 침적시키는 화학 에칭법에 의해, 패터닝을 행했다. 실시예 2와 다른 것은, 본 에칭 공정에서는, 금도금층(505)이 에칭 레지스트로 기능하기 때문에, 선택적으로 두께가 3㎛의 얇은 제2 금속층(503) 및 얇은 도금층인 박리층(502)을 제거할 수 있다. 결과적으로, 가장 바깥 표면층에 금도금이 행해지는 전사재를 얻을 수 있기 때문에, 배선층의 표면이 산화될 우려가 없다. 이에 따라, 본 전사재를 이용하여 배선 패턴을 기판에 형성한 후에, 상기 배선 패턴상에 베어 칩이나 부품을 실장하는 경우에, 저 저항인 접속을 얻을 수 있다.Finally, as shown in FIG.5 (e), patterning was performed by the chemical etching method which immerses in ferric chloride aqueous solution. Unlike the second embodiment, since the gold plating layer 505 functions as an etching resist in the present etching step, the thin second metal layer 503 having a thickness of 3 µm and the release layer 502 which is a thin plating layer are selectively removed. can do. As a result, since the transfer material in which gold plating is performed on the outermost surface layer can be obtained, there is no fear that the surface of the wiring layer will be oxidized. Thereby, after forming a wiring pattern on a board | substrate using this transfer material, when a bare chip or a component is mounted on the said wiring pattern, connection with low resistance can be obtained.

또, 비교를 위해, 도 1에 도시한 바와 같은 배선 패턴이 구리박 배선 일층으로 이루어진 전사재의 표면 전체에 금 도금을 행함으로써, 금도금 부착 전사재를 제작하여, 기판으로의 전사를 시험한 결과, 배선 패턴의 전사성이 손상되었다. 이에 따라, 배선 패턴의 표층에만 금도금층을 형성한 본 실시예에 관한 전사재의 유효성이 확인되었다.In addition, for comparison, the wiring pattern as shown in Fig. 1 was subjected to gold plating on the entire surface of the transfer material composed of one layer of copper foil wiring, thereby producing a transfer material with gold plating and testing the transfer to the substrate. The transferability of the wiring pattern is damaged. Thereby, the effectiveness of the transfer material which concerns on this Example in which the gold plating layer was formed only in the surface layer of a wiring pattern was confirmed.

(실시예 4)(Example 4)

도 6(a)∼(e)에 도시한 바와 같이 하여, 본 발명의 제3 전사재를 제작했다. 이 제3 전사재는 상기 실시예 2 또는 3에 관한 본 발명의 제2 전사재와, 배선층의 구조가 다르다.As shown to Fig.6 (a)-(e), the 3rd transfer material of this invention was produced. This third transfer material is different in structure from the second transfer material of the present invention according to the second or third embodiment, and the wiring layer.

먼저, 도 6(a)에 도시한 바와 같이, 제1 금속층(601), 박리층(602), 제2 금속층(603) 및 드라이 필름 레지스트(DFR)(604)의 4층 구조의 적층체를 제작한다. 이 적층체의 구조 및 제작방법은 실시예 1에서 도 4(c)에 도시한 적층체와 같기 때문에, 설명을 생략한다.First, as shown in FIG. 6A, a laminate having a four-layer structure of a first metal layer 601, a peeling layer 602, a second metal layer 603, and a dry film resist (DFR) 604 is formed. To make. Since the structure and manufacturing method of this laminated body are the same as that of the laminated body shown in FIG. 4 (c) in Example 1, description is abbreviate | omitted.

다음에, 도 6(b)에 도시한 바와 같이, DFR(604)에서 배선 패턴에 상당하는 영역 이외의 영역(607)을 노광한 후, 현상을 행하여, 배선 패턴 영역에 DFR(604)의 두께 25㎛ 만큼의 오목부(608)를 형성했다. 그런 후, 도 6(c)에 도시한 바와 같이, 무전해 구리 도금법으로 2㎛ 정도 퇴적시킨 후, 전해 구리 도금법으로 15㎛ 두께의 구리 도금층(제3 금속층)(605)을 형성했다. 본 실시예에서는, 다시 전해 은 도금법에 의한 은도금층(제4 금속층(606))을 3㎛ 정도 퇴적시켰다.Next, as shown in Fig. 6B, after exposing a region 607 other than the region corresponding to the wiring pattern in the DFR 604, development is performed, and the thickness of the DFR 604 is formed in the wiring pattern region. The recessed part 608 by 25 micrometers was formed. Thereafter, as shown in Fig. 6 (c), after depositing about 2 m by the electroless copper plating method, a copper plating layer (third metal layer) 605 having a thickness of 15 m was formed by the electrolytic copper plating method. In the present Example, the silver plating layer (4th metal layer 606) by electrolytic silver plating method was further deposited about 3 micrometers.

다음에, 실시예 2와 마찬가지로, 도 6(d)에 도시한 바와 같이, 박리액에 침적시켜 DFR을 제거했다. 마지막으로, 도 6(e)에 도시한 바와 같이, 염화 제2철 수용액에 침적시킨 화학 에칭법에 의해 패터닝을 행했다. 본 에칭은, 기본적으로 두 께가 3㎛로 얇은 제2 금속층(603)을 제거하기 위해 행하지만, 은도금층인 제4 금속층(606)이 에칭 마스크로서 기능하기 때문에, 제3 금속층(605) 및 제4 금속층(606)은 약간의 사이드 에칭부를 제거하고 기본적으로 에칭되기 때문에, 그 두께는 유지된다. 또, 이 에칭은 박리층(602)과 제1 금속층(601)의 표층부를 침식하기까지 행한다.Next, similarly to Example 2, as shown in Fig. 6 (d), DFR was removed by immersing in the stripping solution. Finally, as shown in Fig. 6E, patterning was performed by a chemical etching method deposited in an aqueous ferric chloride solution. This etching is basically performed to remove the second metal layer 603 having a thickness of 3 µm, but since the fourth metal layer 606 serving as the silver plating layer functions as an etching mask, the third metal layer 605 and Since the fourth metal layer 606 is basically etched by removing some side etching, its thickness is maintained. This etching is performed until the surface layer portions of the release layer 602 and the first metal layer 601 are eroded.

본 실시예에서도, 제2 금속층(603) 등을 패터닝하는 에칭은 단시간으로 충분하다. 이와 같은 방법으로 하여, 제1 금속층(601)의 표층부에서의 배선 패턴 이외의 영역이 오목 형상으로 형성된 제3 전사재를 얻었다. 또, 에칭시간을 조정함으로써, 제1 금속층(601)의 오목부의 깊이는 임의로 제어할 수 있다.Also in this embodiment, the etching for patterning the second metal layer 603 or the like is sufficient for a short time. In this manner, a third transfer material in which regions other than the wiring pattern in the surface layer portion of the first metal layer 601 were formed in a concave shape was obtained. In addition, by adjusting the etching time, the depth of the concave portion of the first metal layer 601 can be controlled arbitrarily.

제1, 제2 및 제3 금속층은 같은 구리로 구성되어 있기 때문에, 일회의 화학 에칭으로 배선층(제2 및 제3 금속층)과 동시에 제1 금속층의 일부도 침식되어, 제1 금속층의 표층에서의 배선 패턴 이외의 부분을 오목 형상으로 형성할 수 있었다. 본 실시예에 관한 제3 전사재는, 실시예 1과 마찬가지로, 캐리어층인 제1 금속층까지 에칭 가공되어 있다. 또, 애디티브법으로 배선층인 제2 및 제3 금속층(동 도금층)과는 다른 제4 금속층(은 도금층)이 형성되어 있는 것이 특징이다.Since the first, second and third metal layers are made of the same copper, part of the first metal layer is also eroded at the same time as the wiring layer (the second and third metal layers) by a single chemical etching, and the surface layer of the first metal layer Portions other than the wiring pattern could be formed in a concave shape. The third transfer material according to the present embodiment is etched to the first metal layer, which is the carrier layer, similarly to the first embodiment. Moreover, the 4th metal layer (silver plating layer) different from the 2nd and 3rd metal layers (copper plating layer) which are wiring layers is formed by the additive method.

이와 같이 제작된 제3 전사재에서는, 캐리어층으로서의 제1 금속층(601)과 배선층으로서의 제2 금속층(603), 제3 금속층(605), 및 제4 금속층(606)을 접착하는 박리층(602)이 접착력 자체는 약해도 내약품성에 뛰어나다. 이에 따라, 도 6(d)에 도시한 5층 구조의 적층체의 전체에 에칭 처리를 행해도, 제2 금속층(603)만을 효과적으로 제거할 수 있어, 상기 적층체의 층간이 박리하지 않고 전사재를 형성할 수 있다. 또, 상기 제1 금속층(601)과 제2 금속층(603)과의 박리층(602)을 통한 접착강도는 40gf/㎝ 이고, 박리성에 뛰어났다. In the third transfer material thus produced, the release layer 602 adhering the first metal layer 601 as the carrier layer, the second metal layer 603, the third metal layer 605, and the fourth metal layer 606 as the wiring layer. This adhesive strength itself is excellent even in chemical resistance. Thereby, even if etching is performed to the whole laminated body of 5 layer structure shown to Fig.6 (d), only the 2nd metal layer 603 can be removed effectively, and the interlayer of the said laminated body does not peel off, but a transfer material Can be formed. Moreover, the adhesive strength through the peeling layer 602 of the said 1st metal layer 601 and the 2nd metal layer 603 was 40 gf / cm, and was excellent in peelability.

이와 같은 제3 전사재를 이용하여, 제2 금속층(603), 제3 금속층(605) 및 제4 금속층(606)으로 이루어진 3층 구조의 배선 패턴을 시트상 기재(기판 재료)에 전사했다. 그 결과, 제1 금속층(601)과 제2 금속층(603)과의 접착면(박리층(602))이 용이하게 박리되어, 상기 3층 구조의 배선 패턴을 상기 기재로 전사할 수 있었다. Using such a third transfer material, a wiring pattern having a three-layer structure composed of the second metal layer 603, the third metal layer 605, and the fourth metal layer 606 was transferred to a sheet-like substrate (substrate material). As a result, the adhesion surface (peel-off layer 602) between the 1st metal layer 601 and the 2nd metal layer 603 peeled easily, and the wiring pattern of the said 3-layer structure could be transferred to the said base material.

본 실시예에서는 실시예 1과 마찬가지로, 캐리어층이 35㎛ 의 구리박으로 구성되어 있기 때문에, 전사시에 기재가 변형해도 캐리어층이 그 변형 응력에 견딜 수 있었다. 한편, 본 실시예의 전사재에서, 캐리어층인 제1 금속층의 오목부는 10㎛ 정도로 깊게 확보되어 있다. 이에 따라, 이 전사재를 시트상 기재에 압착시켰을 때에, 배선패턴이 매워진 부분의 기재가 상기 오목부로부터 유입되기 쉬워, 패턴을 변형시키고자 하는 가로 방향의 변형 응력을 더 억제할 수 있다.In the present Example, since the carrier layer was comprised from 35 micrometers copper foil similarly to Example 1, even if a base material deform | transformed at the time of transfer, the carrier layer could bear the strain stress. On the other hand, in the transfer material of the present embodiment, the recessed portion of the first metal layer serving as the carrier layer is secured to about 10 mu m deep. Thereby, when this transfer material is crimped | bonded to a sheet-like base material, the base material of the part in which the wiring pattern was filled easily flows in from the said recessed part, and the strain stress of the horizontal direction to deform a pattern can further be suppressed.

따라서, 본 실시예에서의 패턴 변형은, 제2 실시예와 마찬가지로, 기재의 경화 수축 분량의 0.07% 뿐이었다. 이로부터 캐리어층인 제1 금속층까지, 배선 패턴을 따른 요철 형상으로 하는 효과가 확인되었다. 또, 전사 후의 배선 저항을 측정하면, 실시예 1과 비교하여, 제3 및 제4 금속층을 설치함으로써, 배선층의 두께를 증가시킴으로써, 배선 단면적을 크게 취해, 저항값을 2∼3할 정도 저감시킬 수 있었다.Therefore, the pattern deformation in the present Example was only 0.07% of the amount of curing shrinkage of the substrate, similarly to the second example. From this to the 1st metal layer which is a carrier layer, the effect made into the uneven | corrugated shape along a wiring pattern was confirmed. When the wiring resistance after transfer is measured, the thickness of the wiring layer is increased by providing the third and fourth metal layers as compared with Example 1, whereby the wiring cross-sectional area is increased and the resistance value is reduced by 2-3. Could.

또, 본 실시예에서는 배선층에서 기재에 접촉하는 가장 바깥층이 은 도금층 이기 때문에, 다음의 실시예 5에서 도시한 바와 같이, 기판에 설치된 도전성 비어 페이스트와의 접속성을 보다 안정화시킬 수 있었다.In the present embodiment, since the outermost layer in contact with the substrate in the wiring layer is the silver plating layer, as shown in the following Example 5, the connectivity with the conductive via paste provided on the substrate could be more stabilized.

또, 본 실시예의 전사재를 이용하여 배선 패턴을 기판에 형성한 경우도, 오목 형상의 배선 패턴이 플립 칩 실장의 위치맞춤에 기여하는 것은, 상술한 각 실시예와 같다. 또, 배선 패턴에 따른 볼록부가 형성된 패턴 구리박(제1 금속층)을 전사후에 재이용할 수 있는 것은 물론이다.Moreover, also when the wiring pattern is formed in the board | substrate using the transcription | transfer material of a present Example, it is the same as each Example mentioned above that a concave wiring pattern contributes to alignment of flip chip mounting. Moreover, of course, the pattern copper foil (1st metal layer) in which the convex part corresponding to the wiring pattern was formed can be reused after transfer.

(실시예 5)(Example 5)

상기 실시예 4에서 제작한 제3 전사재를 이용하여, 도 7(a)∼(c)에 도시한 바와 같이, 복합 배선기판을 제작했다. 또, 도 7(a)∼(c)에서, 금속층(701)은 실시예 4에 관한 제3 전사재의 제4 금속층(606)에 대응하여, 금속층(702)은 제3 전사재의 제3 금속층(605)에, 금속층(703)은 제3 전사재의 제2 금속층(603)에, 박리층(704)은 제3 전사재의 박리층(602)에, 금속층(705)은 제3 전사재의 제1 금속층(601)에 각각 대응한다.Using the third transfer material produced in Example 4, a composite wiring board was produced as shown in Figs. 7A to 7C. 7 (a) to 7 (c), the metal layer 701 corresponds to the fourth metal layer 606 of the third transfer material according to the fourth embodiment, so that the metal layer 702 is the third metal layer of the third transfer material ( 605, the metal layer 703 is the second metal layer 603 of the third transfer material, the release layer 704 is the release layer 602 of the third transfer material, and the metal layer 705 is the first metal layer of the third transfer material. Correspond to 601, respectively.

먼저, 배선 패턴을 전사하는 기판을 준비했다. 이 기판은, 하기에 도시한 복합 재료로 이루어진 시트상 기재(706)를 조제하여, 여기에 비어 홀을 두고, 상기 비어 홀에 도전성 페이스트(707)를 충전함으로써 제작했다. 이하에, 상기 시트상 기재(706)의 성분 조성을 나타낸다.First, the board | substrate which transfers a wiring pattern was prepared. This board | substrate was produced by preparing the sheet-like base material 706 which consists of a composite material shown below, has a via hole here, and fills the said via hole with the electrically conductive paste 707. Below, the component composition of the said sheet-like base material 706 is shown.

(시트상 기재(706)의 성분 조성) (Component Composition of Sheet-Based Base Material 706)

·Al2O3(昭和電工社製, AS-40 : 입경 12㎛) 90중량% 90% by weight of Al 2 O 3 (AS-40: particle size 12㎛)

·액상 에폭시 수지(日本렉크社製, EF-450) 9.5중량%9.5% by weight of liquid epoxy resin (EF-450, Nippon Lek Co., Ltd.)

·카본 블랙(東洋카본社製) 0.2중량%0.2% by weight of carbon black

·커플링제(아지노미社製, 티타네이트계 : 46B) 0.3중량%0.3 wt% of coupling agent (Ajinomi Co., Titanate type: 46B)

상기 각 성분을 상기 조성이 되도록 칭량하여, 이들의 혼합물에 점도 조정용 용제로서 메틸에틸케톤 용제를, 상기 혼합물의 슬러리 점도가 약 20Pa·s가 될 때까지 첨가했다. 그리고, 여기에 알루미늄의 옥석을 첨가해, 포트 중에서 48시간, 속도 500rpm의 조건에서 회전 혼합하여 슬러리를 조제했다.Each said component was weighed out to the said composition, and the methyl ethyl ketone solvent was added to these mixture as a viscosity adjusting solvent until the slurry viscosity of the said mixture became about 20 Pa.s. Then, an aluminum gemstone was added thereto, and the mixture was rotated and mixed under conditions of a speed of 500 rpm for 48 hours in a pot to prepare a slurry.

다음에, 이형 필름으로서 두께 75㎛의 PET 필름을 준비하고, 이 PET 필름상에서, 상기 슬러리를 이용하여, 닥터 블레이드법에 의해 갭 약 0.7㎜으로 막을 만들어, 조막 시트를 제작했다. 그리고, 이 조막 시트를 온도 100℃에서 1시간 방치함으로써, 상기 시트 중의 상기 메틸에틸케톤 용제를 휘발시키고, 상기 PET 필름을 제거하여, 두께 350㎛의 시트상 기재(706)를 제작했다. 상기 용제의 제거를 온도 100℃에서 행했기 때문에, 상기 에폭시 수지는 미경화 상태 그대로이고, 상기 시트상 기재(706)는 가요성을 가지고 있다.Next, a 75-micrometer-thick PET film was prepared as a release film, and on this PET film, a film was formed with a gap of about 0.7 mm by the doctor blade method using the slurry to prepare a film forming sheet. By leaving the film sheet at a temperature of 100 ° C. for 1 hour, the methyl ethyl ketone solvent in the sheet was volatilized, the PET film was removed, and a sheet-like base material 706 having a thickness of 350 μm was produced. Since the said solvent was removed at the temperature of 100 degreeC, the said epoxy resin remains uncured, and the said sheet-like base material 706 has flexibility.

이 시트상 기재(706)를 그 가요성을 이용하여 소정의 크기로 컷트하고, 탄산 가스 레이저를 이용하여, 피치가 0.2㎜∼2㎜의 등간격이 되는 위치에, 직경 0.15㎜의 관통 구멍(비어 홀)을 설치했다. 그리고, 이 관통 구멍에, 비어 홀 충전용 도전성 페이스트(707)를, 스크린 인쇄법에 의해 충전하여, 상기 기판을 제작했다. 상기 도전성 페이스트(707)는 이하의 재료를 이하의 조성이 되도록 조제하여, 세 개의 롤에 의해 혼련한 것을 이용했다. The sheet-like base material 706 is cut into a predetermined size using its flexibility, and a through hole having a diameter of 0.15 mm at a position where the pitch is equally spaced between 0.2 mm and 2 mm using a carbon dioxide laser. Beer hall). And the through hole was filled with the via-hole conductive paste 707 by the screen printing method, and the said board | substrate was produced. The said electrically conductive paste 707 prepared the following materials so that it may have the following compositions, and knead | mixed by three rolls.                     

(도전성 페이스트(707)의 성분조성)(Component Composition of Conductive Paste 707)

·구형상의 구리 입자(三井金屬鑛業社製: 입경 2㎛) 85 중량%85% by weight of spherical copper particles (particle diameter: 2 μm)

·비스페놀 A형 에폭시 수지(油化쉘에폭시社製, 에피코트 828) 3중량%Bisphenol A epoxy resin (Epicoat 828, Shell Epoxy Co., Ltd.) 3 wt%

·글리시딜에스테르계 에폭시 수지(東都化成社製, YD-171) 9중량%9% by weight of glycidyl ester epoxy resin (YD-171)

·아민부가물 경화제(아지노미社製, MY-24) 3중량%Amine adduct hardener (Ajinomi Co., MY-24) 3% by weight

다음에, 도 7(a)에 도시한 바와 같이, 상기 시트상 기재(706)의 양면에, 상기 실시예 4에서 도시한 제3 전사재의 제4 금속층(701)측이 접하도록 배치하고, 열 프레스를 이용하여, 프레스 온도 120℃, 압력 약 9.8×105Pa(10kgf/㎠)에서 5분간 가열가압 처리했다. 이 가열가압 처리에 의해, 상기 시트상 기재(706) 및 도전성 페이스트(707) 중의 에폭시 수지가 용융 연화하여, 도 7(b)에 도시한 바와 같이, 상기 제2, 제3 및 제4 금속층(703, 702, 701)으로 이루어진 배선층이 시트상 기재(706) 중에 매몰했다.Next, as shown in Fig. 7A, the sheet-like base material 706 is disposed on both surfaces so that the fourth metal layer 701 side of the third transfer material shown in the fourth embodiment is in contact with each other. The press was heated and pressurized at the press temperature of 120 degreeC and the pressure of about 9.8x10 <5> Pa (10kgf / cm <2>) for 5 minutes. By this heat-pressing treatment, the epoxy resin in the sheet-like base material 706 and the conductive paste 707 is softened by melting, and as shown in Fig. 7B, the second, third and fourth metal layers ( The wiring layer which consists of 703, 702, and 701 was embedded in the sheet-like base material 706.

그리고, 가열 온도를 더 상승시켜, 온도 175℃에서 60분간 처리함으로써, 상기 에폭시 수지를 경화시켰다. 이에 따라, 상기 시트상 기재(706)와, 제2, 제3 및 제4 금속층(703, 702, 701)이 강고히 접착되고, 또 상기 도전성 페이스트(707)와 상기 제4 금속층(701)이 전기적으로 접속(이너 비어 접속)되고, 또 강고히 접착되었다.And the heating temperature was further raised and the said epoxy resin was hardened | cured by processing at the temperature of 175 degreeC for 60 minutes. As a result, the sheet-like base material 706 and the second, third and fourth metal layers 703, 702, and 701 are firmly bonded to each other, and the conductive paste 707 and the fourth metal layer 701 are firmly adhered to each other. Electrically connected (inner via connection), it adhere | attached firmly.

이와 같은 도 7(b)에 도시한 적층체로부터, 상기 캐리어층인 제1 금속층(705)과 박리층(704)을 함께 박리함으로써, 도 7(c)에 도시한 바와 같은, 양 면에 제2. 제3 및 제4 금속층(703, 702, 701)이 전사된 배선 기판이 얻어졌다. 이 배선기판을 배선기판(7A)이라 부른다. 이 배선기판(7A)에는 상기 제1 금속층(705)의 표층에 에칭에 의해 형성된 오목부의 깊이에 대응한 오목부가 형성되고, 상기 오목부의 바닥부에 제2, 제3 및 제4 금속층(703, 702, 701)이 형성되었다.By peeling together the 1st metal layer 705 which is the said carrier layer, and the peeling layer 704 from such a laminated body shown in FIG. 7 (b), it is possible to provide both surfaces as shown in FIG. 7 (c). 2. A wiring board on which the third and fourth metal layers 703, 702, and 701 were transferred was obtained. This wiring board is called a wiring board 7A. In the wiring board 7A, a recess corresponding to the depth of the recess formed by etching is formed in the surface layer of the first metal layer 705, and the second, third and fourth metal layers 703, 702, 701 were formed.

또, 본 실시예에서 제작한 상기 배선기판(7A) 외에, 실시예 1에서 설명한 제1 전사재를 이용하여 배선 패턴을 전사함으로써 배선기판(배선기판(7B)라 부른다)도 제작했다. 그리고 이들의 배선기판(7A·7B)에 대해서, 땜납 리플로우 시험, 온도 싸이클 시험에 의해 신뢰성의 평가를 행했다. 각 시험방법을 하기에 나타낸다.In addition to the wiring board 7A produced in the present embodiment, a wiring board (called a wiring board 7B) was also produced by transferring the wiring pattern using the first transfer material described in the first embodiment. And these wiring boards 7A and 7B were evaluated for reliability by the solder reflow test and the temperature cycle test. Each test method is shown below.

(땜납 리플로우 시험)Solder Reflow Test

벨트식 리플로우 장치(마쯔시다 덴기 산교 가부시키가이샤 제)를 이용하여, 최고 온도를 260℃로 설정하여, 상기 온도에서의 10초간의 처리를 10회 행했다.The maximum temperature was set to 260 degreeC using the belt-type reflow apparatus (made by Matsushita Denki Sangyo Co., Ltd.), and the process for 10 second at the said temperature was performed 10 times.

(온도 싸이클 시험)(Temperature Cycle Test)

고온측을 125℃, 저온측을 -60℃로 설정하여, 각 온도에서 30분간 유지하는 조작을 200싸이클 행했다.The high temperature side was set to 125 degreeC and the low temperature side to -60 degreeC, and 200 cycles of operation to hold | maintain for 30 minutes at each temperature were performed.

그 결과, 상기 배선기판(7A, 7B) 모두 상기 각 시험을 행한 후에서도 형상적으로도 크랙이 발생하지 않고, 초음파 손상 탐지장치에서도 특별히 이상이 확인되지 않았다. 또, 도전성 수지 페이스트(707)에 의한 이너 비어 접속 저항도, 초기저항은 거의 동일했다. As a result, neither of the wiring boards 7A and 7B exhibited a crack even in the shape even after each test, and no abnormality was observed in the ultrasonic damage detection device. In addition, the initial resistance of the inner via connection resistance by the conductive resin paste 707 was almost the same.

단, 상기 각 시험 전의 초기 성능과 거의 변화가 없기는 했지만, 그 변화율 은 배선 기판(7A)이 변화율 5% 이하이였던 것에 비해, 배선기판(7B)은 변화율 10% 이하였다. 어떤 배선기판의 비어 접속도 충분한 안정성을 얻을 수 있지만, 배선층과 도전성 수지 페이스트와의 접속부에 Ag 도금층이 존재하는 배선기판(7A)에서, 보다 안정된 비어 접속을 실현할 수 있었다.However, although there was almost no change with the initial performance before each test mentioned above, the change rate of the wiring board 7B was 10% or less, while the change rate of the wiring board 7A was 5% or less. Although the via connection of any wiring board can obtain sufficient stability, more stable via connection can be realized in the wiring board 7A in which the Ag plating layer exists in the connection portion of the wiring layer and the conductive resin paste.

(실시예 6)(Example 6)

상기 실시예 1에서 제작한 전사재를 이용하여, 도 8에 도시한 바와 같은 세라믹 배선 기판을 제작했다.The ceramic wiring board as shown in FIG. 8 was produced using the transfer material produced in the said Example 1.

먼저, 배선 패턴을 전사하는 기판을 준비했다. 이 기판은, 저온 소성 세라믹 재료와 유기 바인더를 포함하는 저온 소성 세라믹 그린 시트(805)를 조제하고, 여기에 비어 홀을 설치하고, 상기 비어 홀에 도전성 페이스트(806)를 충전함으로써 제작했다. 이하에, 상기 그린 시트(805)의 성분 조성을 나타낸다.(그린 시트(805)의 성분 조성)First, the board | substrate which transfers a wiring pattern was prepared. This substrate was produced by preparing a low-temperature calcined ceramic green sheet 805 containing a low-temperature calcined ceramic material and an organic binder, providing a via hole therein, and filling the via hole with a conductive paste 806. The component composition of the green sheet 805 is shown below. (Component composition of the green sheet 805)

·세라믹 분말 Al2O3과 붕규산납 유리와의 혼합물(日本電氣硝子社製 : MLS-1000) 88중량%88% by weight of a mixture of ceramic powder Al 2 O 3 and lead borosilicate glass (MLS-1000)

·메타크릴산계 아크릴 바인더(共榮社化學製:올리콕스 7025) 10중량%10% by weight of methacrylic acid acrylic binder (Olycox 7025)

·BBP(關東化學社製) 2중량%2% by weight of BBP

상기 각 성분을 상기 조성이 되도록 칭량하여, 이들의 혼합물에 점도 조정용 용제로서 톨루엔 용제를, 상기 혼합물의 슬러리 점토가 약 20Pa·s가 될 때가지 첨가했다. 그리고, 여기에 알루미늄의 옥석을 가해, 포트 중에서 48시간, 속도 500rpm의 조건에서 회전 혼합하여, 슬러리를 조제했다.Each said component was weighed out to the said composition, and toluene solvent was added to these mixture as a solvent for viscosity adjustment until the slurry clay of the said mixture became about 20 Pa.s. Then, an aluminum gemstone was added thereto, and the mixture was rotated and mixed under conditions of a speed of 500 rpm for 48 hours in a pot to prepare a slurry.

다음에, 이형 필름으로서, 두께 75㎛의 폴리페닐렌술파이드(PPS) 필름을 준비하고, 이 PPS 필름상에서, 상기 슬러리를 이용하여, 닥터 블레이드법에 의해, 갭 약 0.4㎜으로 막을 만들어, 조막 시트를 제작했다. 상기 시트 중의 상기 톨루엔 용제를 휘발시켜, 상기 PPS 필름을 제거하여, 두께 200㎛의 그린 시트(805)를 제작했다. 이 그린 시트(805)는, 유기 바인더인 상기 메타크릴산계 아크릴 바인더에 가소제 BBP를 첨가하고 있기 때문에, 가요성 및 양호한 열분해성을 가지고 있었다.Next, a polyphenylene sulfide (PPS) film having a thickness of 75 µm was prepared as a release film, and on this PPS film, a film was formed with a gap of about 0.4 mm by the doctor blade method using the slurry, and a film forming sheet Made. The said toluene solvent in the said sheet was volatilized, the said PPS film was removed, and the green sheet 805 of thickness 200micrometer was produced. Since this plastic sheet BBP is added to the said methacrylic acid type acrylic binder which is an organic binder, this green sheet 805 had flexibility and favorable thermal decomposition property.

이 그린 시트(805)를 그 가요성을 이용하여 소정의 크기로 컷트하여, 펀칭 머신을 이용하여, 피치가 0.2㎜∼2㎜의 등간격이 되는 위치에, 직경 0.15㎜의 관통 구멍(비어 홀)을 설치했다. 그리고, 이 관통 구멍에, 비어 홀 충전용 도전성 페이스트(806)를, 스크린 인쇄법에 의해 충전하여, 상기 기판을 제작했다. 상기 도전성 페이스트(806)는 이하의 재료를 이하의 조성이 되도록 조제하여, 세 개의 롤에 의해 혼련한 것을 이용했다.This green sheet 805 is cut into a predetermined size using its flexibility, and a punching machine uses a punching machine and has a through hole having a diameter of 0.15 mm at a position where the pitch is 0.2 mm to 2 mm. ) Installed. And the through hole was filled with the via-hole conductive paste 806 by the screen printing method, and the said board | substrate was produced. The said electrically conductive paste 806 prepared the following materials so that it may have the following compositions, and knead | mixed by three rolls.

(도전성 페이스트(806))(Conductive Paste 806)

·구형상의 구리 입자(三井金屬鑛業社製: 입경 32㎛) 75중량%75% by weight of spherical copper particles (particle diameter: 32 μm)

·아크릴 수지(共榮社化學製 : 중합도 100cps) 5중량%5% by weight of acrylic resin (polymerization degree: 100 cps)

·붕규산 유리(日本電氣硝子製) 3중량%3% by weight of borosilicate glass

·타피네올(關東化學社製) 12중량%12% by weight of tapineol

·BBP(關東化學社製) 5중량%5% by weight of BBP

다음에, 상기 기판의 양면에, 상기 실시예 1에서 도시한 제1 전사재의 제2 합금층(배선층)측이 접하도록 배치하고, 열프레스를 이용하여, 프레스 온도 70℃, 압력 약 5.88×106Pa(60kgf/㎠)에서 5분간 가열가압 처리했다. 이 가열가압 처리에 의해, 상기 기판 중의 아크릴 수지가 용융 연화하여, 상기 제1 전사재의 제2 금속층(배선층), 박리층 및 제1 금속층(캐리어)의 일부(오목부)가 상기 기판 중에 매몰했다.Next, on both sides of the substrate, the second alloy layer (wiring layer) side of the first transfer material shown in Example 1 was placed in contact with each other, and the press temperature was 70 ° C. and the pressure was about 5.88 × 10 using a hot press. Heat pressurization was performed at 6 Pa (60 kgf / cm 2) for 5 minutes. The acrylic resin in the said board | substrate melt-softened by this heat pressurization process, and the part (concave part) of the 2nd metal layer (wiring layer), the peeling layer, and the 1st metal layer (carrier) of the said 1st transfer material was buried in the said board | substrate. .

이와 같은 적층체를 냉각한 후, 상기 적층체로부터 상기 캐리어인 제1 금속층 및 박리층을 박리함으로써, 상기 제2 금속층만이 남게 되어, 도 8에 도시한 바와 같이, 기판의 양면에 상기 제2 금속층으로 이루어진 배선층(801)을 가지는 배선 기판(800)이 형성되었다.After cooling such a laminate, only the second metal layer remains by peeling the first metal layer and the peeling layer, which are the carriers, from the laminate, as shown in FIG. A wiring board 800 having a wiring layer 801 made of a metal layer was formed.

그리고, 이 배선 기판의 양면에, 소성 온도에서 소결하지 않는 알루미늄 그린 시트를 적층하여, 질소 분위기 중에서 탈바인더 및 소성함으로써, 고정을 행했다. 먼저, 상기 그린 시트(805) 중의 유기 바인더를 제거하기 위해, 전기로를 이용하여, 25℃/시간의 승온 속도로, 700℃까지 질소 중에서 가열하여, 온도 700℃에서 2시간 처리했다. 그리고 벨트로를 이용하여, 상기 탈바인더 처리가 종료된 배선기판을 질소 중에서 900℃, 20분간 처리함으로써, 소성을 행했다. 이 조건은, 온도 상승이 20분, 온도 하강이 20분, 인아웃 합계 60분으로 했다. 소성 후는 상기 알루미늄 그린 시트를 용이하게 제거할 수 있었다. 이에 따라, 저온 소성 세라믹 배선기판(800)이 제작되었다.And the aluminum green sheet which does not sinter at the baking temperature was laminated | stacked on both surfaces of this wiring board, and it fixed by debindering and baking in nitrogen atmosphere. First, in order to remove the organic binder in the said green sheet 805, it heated in nitrogen to 700 degreeC at the temperature increase rate of 25 degree-C / hour using an electric furnace, and processed at the temperature of 700 degreeC for 2 hours. Then, firing was performed by treating the wiring board on which the debinding treatment was completed in 900 占 폚 for 20 minutes using a belt furnace. This condition was made into 20 minutes of temperature rise, 20 minutes of temperature fall, and 60 minutes of inout total. After baking, the aluminum green sheet could be easily removed. As a result, a low temperature fired ceramic wiring board 800 was manufactured.

이 배선기판(800)의 양면에는, 상기 제1 전사재의 제1 금속층의 요철의 두께 에 상당하는 깊이의 오목부가 형성되고, 상기 오목부의 바닥부에 상기 제2 금속층으로 이루어진 배선층(801)이 형성되었다. 또, 상기 배선기판(800)의 양면의 배선층(801)은 도전성 페이스트(806)를 소결시켜 이루어진 도전성 금속 소결 비어에 의해, 두께 방향으로 전기적으로 접속되었다. 본 실시예에서는, 도 8에 도시한 바와 같이, 이 배선기판(805)의 제2 금속층(801)상에 금도금층(802)이 형성된 구성으로 된다.On both sides of the wiring board 800, a recess having a depth corresponding to the thickness of the unevenness of the first metal layer of the first transfer material is formed, and a wiring layer 801 made of the second metal layer is formed at the bottom of the recess. It became. The wiring layers 801 on both sides of the wiring board 800 were electrically connected in the thickness direction by conductive metal sinter vias formed by sintering the conductive paste 806. In this embodiment, as shown in Fig. 8, the gold plating layer 802 is formed on the second metal layer 801 of the wiring board 805.

다음에, 상기 저온 소성 세라믹 배선기판(800)의 표면에, 베어 칩 반도체(905)를 플립 칩 실장한 구성에 대해서 설명한다. 도 9는 상기 세라믹 배선기판(800)에 베어 칩 반도체(905)를 실장한 구성 개략의 일례를 도시한 단면도이다.Next, a configuration in which the bare chip semiconductor 905 is flip-chip mounted on the surface of the low temperature calcined ceramic wiring board 800 will be described. FIG. 9 is a cross-sectional view showing an example of a configuration schematic in which the bare chip semiconductor 905 is mounted on the ceramic wiring board 800.

또, 베어 칩 반도체(905)의 표면의 알루미늄 패드(904)에, 와이어 본딩을 이용하여 금 와이어에 의한 돌기 범프(903)를 형성하고, 상기 범프(903)상에 열경화성의 도전성 접착제(도시하지 않음)을 전사했다. 그리고, 상기 세라믹 배선기판(800) 표면의 오목부(배선 패턴부)에, 돌출 범프(903)를 위치맞춤하여, 상기 도전성 접착제를 통해 돌출 범프(903)를 금도금층(802)에 접착함으로써, 반도체(905)를 실장했다. 그 결과, 상기한 바와 같이, 제1 전사재를 이용하여 제2 금속층(배선층(801))을 전사함으로써 형성된 상기 오목부에서, 상기 범프(903)와, 배선층(제2 금속층(801) 및 금도금층(802))이 접속되었다.In addition, a bump bump 903 is formed on the aluminum pad 904 on the surface of the bare chip semiconductor 905 by wire bonding, and a thermosetting conductive adhesive (not shown) is formed on the bump 903. Not warrior). Then, by positioning the protrusion bump 903 in the recess (wiring pattern portion) of the surface of the ceramic wiring board 800, and attaching the protrusion bump 903 to the gold plated layer 802 through the conductive adhesive, The semiconductor 905 was mounted. As a result, as described above, in the concave portion formed by transferring the second metal layer (wiring layer 801) using the first transfer material, the bump 903, the wiring layer (second metal layer 801, and gold plating). Layer 802 is connected.

이 플립 칩 실장 기판에 대해서, 땜납 리플로우 시험, 온도 싸이클 시험에 의해 신뢰성의 평가를 행했다. 상기 각 시험은, 상기 실시예 4와 같은 조건에서 행 했다. 그 결과, 반도체(905)를 플립 칩 실장한 세라믹 배선기판(800)은 상기 각 처리를 행한 후에서도, 범프 접속저항의 변화도 거의 없고, 안정되었다.About this flip chip mounting board | substrate, reliability was evaluated by the solder reflow test and the temperature cycle test. Each said test was performed on the conditions similar to the said Example 4. As a result, the ceramic wiring board 800 in which the semiconductor 905 was flip-chip mounted was stabilized with little change in the bump connection resistance even after each of the above processes.

또, 본 실시예에서 도 2에 도시한 제2 전사재에서, 제2 금속층을 Ag 도금층으로 구성하고, 제3 금속층을 Ag의 패턴 도금층으로 구성한 전사재를 이용하여, 전사를 행해 본 바, 상기 세라믹 그린 시트(805)에 Ag 도금 배선 패턴을 형성할 수 있었다. 이 경우, 제조 공정에서 대기 중 탈바인더, 대기 중 소성이 가능해지므로, 비용적으로 유리하다. 또, 배선의 내산화성이 현저히 향상한다.Also, in the second transfer material shown in FIG. 2 in the present embodiment, transfer was performed using a transfer material composed of an Ag plating layer and a third metal layer composed of an Ag pattern plating layer. Ag-plated wiring patterns could be formed in the ceramic green sheet 805. In this case, since it becomes possible to remove | debinder in air and baking in air in a manufacturing process, it is advantageous in terms of cost. In addition, the oxidation resistance of the wiring is remarkably improved.

(실시예 7)(Example 7)

전사재와, 상기 실시예 5와 같은 방법으로 하여 제작한 복합 재료로 이루어진 기판을 이용하여, 다층 배선기판을 제작했다. 도 10은 다층배선기판의 제작공정의 개략의 일례를 도시한 단면도이다.A multilayer wiring board was fabricated using a transfer material and a substrate made of a composite material produced in the same manner as in Example 5. 10 is a cross-sectional view showing an example of the outline of the manufacturing process of the multilayer wiring board.

도 10(a)∼(j)에서, 1001a, 1001b, 1001c는 기판용 시트, 1002a, 1002b, 1002c는 캐리어인 제1 금속층, 1003a, 1003b, 1003c는 도전성 페이스트, 1004a, 1004b, 1004c는 배선패턴인 제2 금속층, 1005a, 1005b, 1005c는 박리층, A, B, C, D는 전사재, E는 다층배선기판을 각각 나타낸다.10 (a) to (j), 1001a, 1001b, and 1001c are substrate sheets, 1002a, 1002b, and 1002c are carrier first metal layers, 1003a, 1003b, and 1003c are conductive pastes, 1004a, 1004b, and 1004c are wiring patterns. The second metal layers, 1005a, 1005b, and 1005c, are peeling layers, A, B, C, and D are transfer materials, and E is a multilayer wiring substrate, respectively.

도 10(a)∼(i)에서, 도 10(a)(d)(g)는 전사재(A)와 기판(1001a)을 이용하여, 단층의 배선기판을 제작하는 공정을 나타낸다. 마찬가지로, 도 10(b)(e)(h)는 전사재(B)와 기판(1001b)를 이용하여, 단층의 배선기판을 제작하는 공정, 도 10(c)(f)(i)는 전사재(C) 및 (D)와 기판(1001c)을 이용하여, 단층의 배선기판을 제작하는 공정을 각각 나타낸다. 또, 도 10(j)는 상기 3종류의 단층배선기판을 적층 하여 제작된 다층배선기판(E)을 나타낸다. 또, 특별히 도시하지 않은 한, 상기 각 단층 배선기판은 실시예 5와 같은 방법으로 하여 제작했다.10 (a) to 10 (i), FIG. 10 (a) (d) (g) show a step of producing a single-layer wiring board using the transfer material A and the substrate 1001a. Similarly, FIGS. 10B and 10H show a process of manufacturing a single-layer wiring board using the transfer material B and the substrate 1001b, and FIGS. The steps of producing a single-layer wiring board using the materials (C) and (D) and the substrate 1001c are shown. Fig. 10 (j) shows a multilayer wiring board E produced by laminating the three types of single layer wiring boards. In addition, unless otherwise shown, each said single layer wiring board was produced by the method similar to Example 5.

먼저, 도 10(a), (b), (c)에 각각 도시한 바와 같은 전사재(A, B, C, D)를 각각 제작했다. 먼저, 상기 실시예 1과 같은 박 제조방법에 의해, 제1 금속층(1002a, 1002b, 1002c, 1002d)으로서 두께 35㎛의 전해 구리박을 제작했다.First, transfer materials A, B, C, and D as shown in Figs. 10A, 10B, and 10C were produced, respectively. First, the electrolytic copper foil of 35 micrometers in thickness was produced as the 1st metal layer 1002a, 1002b, 1002c, 1002d by the foil manufacturing method similar to the said Example 1.

다음에, 상기 제1 금속층(1002a, 1002b, 1002c, 1002d)의 조면상에, Ni-P 합금 도금층으로 이루어진 박리층(1005a, 1005b, 1005c, 100d)을 100㎚ 이하의 두께가 되도록 얇게 형성하고, 그 위에 배선 패턴 형성용 제2 금속층(1004a, 1004b, 1004c, 1004d)으로서, 상기 실시예 1과 같은 전해 도금법에 의해 두께 9㎛의 전해 구리박을 각각 적층함으로써 3층의 적층체를 제작했다. 또, 상기 박리층으로서, 크롬 도금층을 이용해도 좋다.Next, on the rough surfaces of the first metal layers 1002a, 1002b, 1002c, and 1002d, peeling layers 1005a, 1005b, 1005c, and 100d made of Ni-P alloy plating layers were formed thin so as to have a thickness of 100 nm or less. As the second metal layers 1004a, 1004b, 1004c, and 1004d for wiring pattern formation thereon, three-layer laminates were produced by laminating an electrolytic copper foil having a thickness of 9 µm by the same electrolytic plating method as in Example 1 above. . Moreover, you may use a chromium plating layer as said peeling layer.

다음에, 상기 배선 패턴 형성용의 제2 금속층(1004b, 1004c)측으로터, 구리만을 에칭 제거할 수 있는 염기계 염화 구리 수용액을 이용하여 에칭을 행하여, 제2 금속층(1004b, 1004c)을 임의의 배선 패턴으로 형성하여, 도 10(b)(c)에 도시한 전사재(B,C)를 얻었다. 마찬가지로, 상기 배선 패턴 형성용의 제2 금속층(1004a, 1004d)측으로부터 화학 에칭법에 의해 구리 및 Ni-P 합금 도금층의 에칭을 행하여, 제2 금속층(1004a, 1004d)을 임의의 배선 패턴으로 형성하는 동시에, 제1 금속층(1002a, 1002d)의 표층부에 상기 배선 패턴을 따른 요철을 형성했다. 또, 볼록부는 배선 패턴 영역에 대응하고, 오목부는 배선 패턴 이외의 영역에 대응한다. 이에 따라 도 10(a)(d)에 도시한 전사재(A, D)를 얻었다. Subsequently, etching is performed from the second metal layers 1004b and 1004c for forming the wiring pattern using a basic copper chloride aqueous solution capable of etching away only copper, and the second metal layers 1004b and 1004c are optionally etched. It formed in the wiring pattern, and obtained transfer materials (B, C) shown to FIG. 10 (b) (c). Similarly, copper and Ni-P alloy plating layers are etched from the second metal layers 1004a and 1004d for wiring pattern formation by chemical etching to form the second metal layers 1004a and 1004d in an arbitrary wiring pattern. At the same time, irregularities along the wiring pattern were formed in the surface layer portions of the first metal layers 1002a and 1002d. The convex portion corresponds to the wiring pattern region, and the concave portion corresponds to regions other than the wiring pattern. This obtained the transfer materials A and D shown to FIG. 10 (a) (d).                     

다음에, 도 10(a), (b), (c)에 도시한 바와 같이, 기판용 시트(1001a, 1001b, 1001c)상에, 상기 전사재(A, B, C, D)의 상기 제2 금속층(1004a, 1004b, 1004c, 1004d)이 접촉하도록 각각 배치했다. 또, 도 10(c)에서는, 기판용 시트(1001c)의 양면에, 전사재(C, D)를 각각 배치했다.Next, as shown in FIGS. 10A, 10B, and 10C, the transfer material A, B, C, D is formed on the substrate sheets 1001a, 1001b, and 1001c. 2 metal layers 1004a, 1004b, 1004c, and 1004d were arrange | positioned, respectively. In addition, in FIG.10 (c), the transfer materials C and D were arrange | positioned on both surfaces of the board | substrate sheet 1001c, respectively.

그리고, 도 10(d), (e), (f)에 도시한 바와 같이, 상기 전사재(A, B, C, D)와 기판(1001a, 1001b, 1001c)과의 적층체를 온도 100℃, 압력 약 9.8×105Pa(10kgf/㎠)에서 5분간 가열가압 처리함으로써, 상기 기판용 시트(1001a, 1001b, 1001c)중의 에폭시 수지가 용융 연화하여, 제2 금속층(1004a, 1004b, 1004c, 1004d)이 상기 기판용 시트(1001a, 1001b, 1001c) 중에 각각 메워진다.As shown in Figs. 10 (d), 10 (e) and 10 (f), the laminate of the transfer materials A, B, C, and D and the substrates 1001a, 1001b, and 1001c is subjected to a temperature of 100 ° C. Heat-pressurizing at a pressure of about 9.8 × 10 5 Pa (10 kgf / cm 2) for 5 minutes to melt-soften the epoxy resin in the substrate sheets 1001a, 1001b, and 1001c to form second metal layers 1004a, 1004b, 1004c, 1004d) is filled in the substrate sheets 1001a, 1001b, and 1001c, respectively.

다음에, 상기 적층체로부터 상기 제1 금속층(1002a, 1002b, 1002c, 1002d)을 상기 박리층(1005a, 1005b, 1005c, 100d)과 함께 박리함으로써, 상기 제2 금속층(1004a, 1004b, 1004c, 1004d)만이 기판용 시트(1001a, 1001b, 1001c)에 남게 된다. 이에 따라, 그 표면이 평탄한 단층 배선기판(도 10(h)), 배선층 부분이 오목 형상인 단층배선기판(도 10(g) 참조) 및 한 쪽의 표면이 평탄하고, 다른 쪽의 표면의 배선부분이 오목 형상인 단층배선기판(도 10(i) 참조)의 세 종류의 단층배선기판이 얻어졌다.Next, the first metal layers 1002a, 1002b, 1002c, and 1002d are peeled off from the laminate together with the release layers 1005a, 1005b, 1005c, and 100d to thereby release the second metal layers 1004a, 1004b, 1004c, and 1004d. ) Remains on the substrate sheets 1001a, 1001b, 1001c. As a result, the single-layer wiring board having a flat surface (Fig. 10 (h)), the single-layer wiring board having a concave shape of the wiring layer portion (see Fig. 10 (g)), and the surface of one surface are flat and the wiring of the other surface is Three types of single-layered wiring boards of single-layered wiring boards having a concave shape (see Fig. 10 (i)) were obtained.

마지막으로, 도 10(j)에 도시한 바와 같이, 상기 세 종류의 단층배선기판을 겹쳐, 이들을 온도 175℃, 압력 약 7.84×106Pa(80kgf/㎠)에서 1시간, 가열가압 처리함으로써 열경화 수축시켜, 다층배선기판(E)를 얻을 수 있었다. 이 처리에 의해, 상기 기판용 시트(1001a, 1001b, 1001c) 및 도전성 페이스트(1003a, 1003b, 1003c) 중의 에폭시 수지가 경화하여, 다층배선기판(E)의 기계적 강도가 유지된다. 또, 제2 금속층(1004a, 1004b, 1004c, 1004d)이 도전성 수지 비어(1003a, 1003b, 1003c)에 의해, 서로 전기적으로 접속되었다. 다층배선기판(E)은 상술한 바와 같이, 단층배선기판을 겹친 후, 일괄하여 열경화 수축시켰기 때문에, 비어 on 비어 구조에서의 비어 어긋남은 완전히 발생하지 않았다.Finally, as shown in Fig. 10 (j), the three types of single layer wiring boards were stacked and heat-treated by heating and pressing them at a temperature of 175 ° C. and a pressure of about 7.84 × 10 6 Pa (80 kgf / cm 2) for 1 hour. Curing shrinkage was performed to obtain a multilayer wiring board (E). By this treatment, the epoxy resins in the substrate sheets 1001a, 1001b and 1001c and the conductive pastes 1003a, 1003b and 1003c are cured to maintain the mechanical strength of the multilayer wiring substrate E. In addition, the second metal layers 1004a, 1004b, 1004c, and 1004d were electrically connected to each other by the conductive resin vias 1003a, 1003b, and 1003c. As described above, the multilayer wiring substrate E was subjected to thermal curing shrinkage after being overlapped with the single layer wiring substrate, so that the deviation of the vias in the via on via structure did not occur completely.

이와 같은 방법으로 제조한 상기 다층 배선기판(E)은, 선폭 50㎛ 정도의 미세한 배선 패턴을 형성할 수 있고, 또 IVH 구조를 가지므로, 매우 소형이고, 고밀도인 실장용 배선기판으로서 유용하였다. 특히, 본 발명에 관한 전사재를 이용하여 배선 패턴을 전사 형성함으로써, 미세한 배선 패턴이 집중하는 표층면의 배선 위치 어긋남이 발생하지 않으므로, 수율의 향상을 기대할 수 있다.The multilayer wiring board (E) manufactured by this method was able to form a fine wiring pattern with a line width of about 50 mu m and has an IVH structure, and thus was useful as a very small and high-density mounting wiring board. In particular, by transferring the wiring pattern using the transfer material according to the present invention, since the wiring position shift of the surface layer surface where the fine wiring pattern is concentrated does not occur, the yield can be improved.

또, 칩 등을 실장하는 표층의 실장 배선층이 오목 형상이기 때문에, 플립 칩 실장을 용이하게 행할 수 있었다. 또, 본 발명의 다층배선기판은, 상기 구조에는 제한되지 않고, 예컨대 그 내층에도 상술한 바와 같은 오목부를 가진 배선층을 가지는 단층 배선기판을 이용해도 좋다. 이 경우의 다층기판에서도, 저저항이고 고신뢰성의 비어 접속이 확인된다.Moreover, since the mounting wiring layer of the surface layer which mounts a chip | tip etc. is concave shape, flip chip mounting could be performed easily. In addition, the multilayer wiring board of this invention is not limited to the said structure, For example, you may use the single-layer wiring board which has the wiring layer which has the above-mentioned recessed part also in the inner layer. Also in the multilayer board in this case, low resistance, high reliability via connection is confirmed.

또, 제2 금속층이 구리박인 경우, 그 상층부에 산화방지를 목적으로 하여 금도금층을 형성해도 좋다. 이 경우, 금도금층의 표면도, 기판 표면에 대해 오목부를 형성하면, 미세한 배선 패턴에서도 연면 거리를 확보할 수 있어, 마이그레이션(migration)을 방지하는 의미에서도 유리하다. Moreover, when a 2nd metal layer is copper foil, you may form a gold plating layer for the purpose of oxidation prevention in the upper layer part. In this case, if the surface of the gold plated layer also has a recessed portion with respect to the substrate surface, the creepage distance can be ensured even in a fine wiring pattern, which is also advantageous in the sense of preventing migration.                     

또, 본 실시예에서는 복합 기판을 이용하고 있지만, 기재는 여기에 전혀 한정되는 것이 아니고, 세라믹 그린 시트를 이용할 수도 있다. 이 경우, 본 실시예에서 설명한 제조 공정의 소성 공정만을 변경하면, 같은 제조 공정에 의해 다층배선기판을 실현할 수 있다.In addition, although a composite substrate is used in this embodiment, the base material is not limited to this at all, A ceramic green sheet can also be used. In this case, if only the firing step of the manufacturing step described in this embodiment is changed, the multilayer wiring board can be realized by the same manufacturing step.

또, 본 실시예에서는, 전사재로서 배선층이 단층의 금속층으로 이루어진 제1 전사재를 이용했지만, 제2 또는 제3 전사재를 이용하면, 다수의 금속층으로 이루어진 배선층을 가지는 다층배선기판을 실현할 수 있다.In the present embodiment, the first transfer material made of a single metal layer is used as the transfer material, but when the second or third transfer material is used, a multilayer wiring board having a wiring layer made of a plurality of metal layers can be realized. have.

(실시예 8)(Example 8)

상기 실시예 1에서 설명한 제1 전사재를 이용하여, 세라믹 기판과, 적어도 열경화성 수지를 포함하는 기판을 적층하여 이루어진 다층배선기판을 제작했다.Using the first transfer material described in the first embodiment, a multilayer wiring substrate formed by laminating a ceramic substrate and a substrate containing at least a thermosetting resin was produced.

먼저, 세라믹 배선기판(1608)(도 16(b) 참조)의 재료로서, 배선 패턴이 전사된 시트상 기재를 준비했다. 이 시트상 기재는, 저온 소성 세라믹 재료와 유기 바인더를 포함하는 저온 소성 세라믹 그린 시트를 조제하고, 여기에 비어 홀을 설치하여, 상기 비어 홀에 도전성 페이스트(1609)를 충전함으로써 제작했다. 이하에, 상기 그린 시트의 성분 조성을 나타낸다.First, as a material of the ceramic wiring board 1608 (see Fig. 16B), a sheet-like base material on which a wiring pattern was transferred was prepared. This sheet-like substrate was prepared by preparing a low-temperature calcined ceramic green sheet containing a low-temperature calcined ceramic material and an organic binder, providing a via hole therein and filling the via hole with a conductive paste 1609. Below, the component composition of the said green sheet is shown.

(그린 시트의 성분 조성)(Component composition of the green sheet)

·세라믹 분말 Al2O3과 붕규산납 유리와의 혼합물(日本電氣硝子社製 : MLS-1000) 88중량%88% by weight of a mixture of ceramic powder Al 2 O 3 and lead borosilicate glass (MLS-1000)

·메타크릴산계 아크릴 바인더(共榮化學製:올리콕스 7025) 10중량% 10% by weight of methacrylic acid acrylic binder (Olycox 7025)                     

·BBP(關東化學社製) 2중량%2% by weight of BBP

상기 각 성분을 상기 조성이 되도록 칭량하여, 이들의 혼합물에 점도 조정용 용제로서 톨루엔 용제를, 상기 혼합물의 슬러리 점도가 약 20Pa·s가 될 때가지 첨가했다. 그리고, 여기에 알루미늄의 옥석을 가해, 포트 중에서 48시간, 속도 500rpm의 조건에서 회전 혼합하여, 슬러리를 조제했다.Each said component was weighed out to the said composition, and toluene solvent was added to these mixture as a solvent for viscosity adjustment until the slurry viscosity of the said mixture became about 20 Pa.s. Then, an aluminum gemstone was added thereto, and the mixture was rotated and mixed under conditions of a speed of 500 rpm for 48 hours in a pot to prepare a slurry.

다음에, 이형 필름으로서, 두께 75㎛의 폴리페닐렌술파이드(PPS) 필름을 준비하고, 이 PPS 필름상에서, 상기 슬러리를 이용하여, 닥터 블레이드법에 의해, 갭 약 0.4㎜으로 막을 만들어, 조막 시트를 제작했다. 상기 시트 중의 상기 톨루엔 용제를 휘발시켜, 상기 PPS 필름을 제거하여, 두께 220㎛의 그린 시트를 제작했다. 이 그린 시트는, 유기 바인더인 상기 메타크릴산계 아크릴 바인더에 가소제 BBP를 첨가하고 있기 때문에, 가요성 및 양호한 열분해성을 가지고 있었다.Next, a polyphenylene sulfide (PPS) film having a thickness of 75 µm was prepared as a release film, and on this PPS film, a film was formed with a gap of about 0.4 mm by the doctor blade method using the slurry, and a film forming sheet Made. The toluene solvent in the sheet was volatilized to remove the PPS film, thereby producing a green sheet having a thickness of 220 µm. Since this plastic sheet added plasticizer BBP to the said methacrylic acid type acrylic binder which is an organic binder, it had flexibility and favorable thermal decomposition property.

이 그린 시트를 그 가요성을 이용하여 소정의 크기로 컷트하고, 펀칭 머신을 이용하여, 피치가 0.2㎜∼2㎜의 등간격이 되는 위치에, 직경 0.15㎜의 관통 구멍(비어 홀)을 설치했다. 그리고, 이 관통 구멍에, 비어 홀 충전용 도전성 페이스트(1609)를, 스크린 인쇄법에 의해 충전하여, 상기 시트상 기판을 제작했다. 상기 도전성 페이스트(1609)는 이하의 재료를, 이하의 조성이 되도록 조제하여, 세 개의 롤에 의해 혼련한 것을 이용했다.This green sheet is cut into a predetermined size using its flexibility, and a through hole (empty hole) having a diameter of 0.15 mm is provided at a position where the pitch is equally spaced between 0.2 mm and 2 mm using a punching machine. did. And the through hole was filled with the via-hole filling conductive paste 1609 by the screen printing method, and the said sheet-like board | substrate was produced. The said electrically conductive paste 1609 prepared the following materials so that it may have the following compositions, and knead | mixed with three rolls.

(도전성 페이스트(1609)의 성분 조성)(Component Composition of Conductive Paste 1609)

·구형상의 은 입자(三井金屬鑛業社製: 입경 3㎛) 75중량%75% by weight of spherical silver particles (particle diameter: 3 μm)

·아크릴 수지(共榮化學製: 중합도 100cps) 5중량% 5% by weight of acrylic resin (polymerization degree: 100 cps)                     

·타피네올(關東化學社製) 15중량%15% by weight of tapineol

·BBP(關東化學社製) 5중량%5% by weight of BBP

다음에, 상기 시트상 기재의 양면에, 상기 실시예 1에서 설명한 제1 전사재를, 그 제2 금속층측이 접하도록 배치하고, 열프레스를 이용하여, 프레스 온도 70℃, 압력 약 5.88×106Pa(60kgf/㎠)에서 5분간 가열가압 처리했다. 이 가열가압 처리에 의해, 상기 시트상 기재 중의 아크릴 수지가 용융 연화하여, 제1 전사재의 배선층(제2 금속층), 박리층 및 캐리어(제1 금속층)의 표층부(볼록부)가 상기 시트상 기재 중에 매몰했다.Next, on both surfaces of the sheet-like base material, the first transfer material described in the first embodiment is disposed so that the second metal layer side is in contact with each other, and the press temperature is 70 ° C. and the pressure is about 5.88 × 10 using a hot press. Heat pressurization was performed at 6 Pa (60 kgf / cm 2) for 5 minutes. By this heating and pressing treatment, the acrylic resin in the sheet-like substrate is melted and softened, and the surface layer portion (convex portion) of the wiring layer (second metal layer), the peeling layer and the carrier (first metal layer) of the first transfer material is the sheet-like substrate. Sunk in the middle.

이와 같은 적층체를 냉각한 후, 상기 적층체로부터 제1 전사재의 캐리어를 박리층과 함께 박리함으로써, 상기 제2 금속층만이 남게 되어, 도 16(b) 중에 도시한 바와 같이, 양면에 상기 제2 금속층으로 이루어진 배선층(1610)을 가지는 세라믹 배선 기판(1608)이 얻어졌다.After cooling such a laminate, by peeling the carrier of the first transfer material together with the release layer from the laminate, only the second metal layer remains, and as shown in FIG. A ceramic wiring board 1608 having a wiring layer 1610 composed of two metal layers was obtained.

그리고, 이 세라믹 배선기판(1608)의 양면에, 소성 온도에서 소결하지 않는 알루미늄 그린 시트를 적층하여, 질소 분위기 중에서 탈바인더 및 소성함으로써, 고정을 행했다. 먼저, 상기 세라믹 배선기판(1608) 중의 유기 바인더를 제거하기 위해, 전기로를 이용하여, 25℃/시간의 승온 속도로, 700℃까지 질소 중에서 가열하여, 온도 700℃에서 2시간 처리했다. 그리고 벨트로를 이용하여, 상기 탈바인더 처리가 종료된 세라믹 배선기판(1608)을 질소 중에서 900℃, 20분간 처리함으로써, 소성을 행했다. 이 조건은, 상승 온도가 20분, 하강 온도가 20분, 인아웃 합계 60 분으로 했다. 소성 후는 상기 알루미늄층을 용이하게 제거할 수 있었다. The aluminum green sheet not sintered at the firing temperature was laminated on both surfaces of the ceramic wiring board 1608, and fixed by debindering and firing in a nitrogen atmosphere. First, in order to remove the organic binder in the said ceramic wiring board 1608, it heated in nitrogen to 700 degreeC at the temperature increase rate of 25 degree-C / hour using an electric furnace, and processed at 700 degreeC for 2 hours. Then, firing was performed by treating the ceramic wiring board 1608 on which the debinding process was completed with 900 ° C. for 20 minutes in nitrogen using a belt furnace. This condition was made into 20 minutes of rising temperature, 20 minutes of falling temperature, and 60 minutes of inout total. After baking, the aluminum layer could be easily removed.

또, 도 16(b)에 도시한 바와 같이, 상술한 바와 같은 방법으로 제작한 세라믹 배선기판(1608)을 끼우도록, 도 16(a)∼(c)에 도시한 바와 같이, 복합 재료로 이루어진 배선기판(1605, 1606, 1607)을 적층하여, 전층 층간 접속한 적층체를 얻었다.As shown in Fig. 16 (b), as shown in Fig. 16 (a) to Fig. 16 (c), the composite wiring board 1608 manufactured by the method described above is sandwiched. The wiring boards 1605, 1606, and 1607 were laminated to obtain a laminate in which all layers were connected between layers.

여기에서, 복합 배선기판(1605) 등의 제조방법에 대해서 설명한다. 도 16(a) 및 도 16(b)의 최상단에 도시한 바와 같이, 본 발명에 관한 제1 전사재(1601)(실시예 1과 같음)를 이용하여, 이 제1 전사재에 형성된 배선 패턴을 미경화 상태의 복합 시트(실시예 5와 같은 조성)(1602)에 전사함으로써, 배선패턴(1604)을 가지는 단층배선기판(1605)를 제작한다. 또, 복합 시트(1602)에는 관통 구멍이 형성되어, 도전성 페이스트(1603)가 충전되어 있다. 같은 방법으로 복합 시트(1602)를 이용한 단층 배선기판(1606) 및 (1607)을 제작한다.Here, a manufacturing method of the composite wiring board 1605 and the like will be described. As shown in the uppermost portions of Figs. 16A and 16B, the wiring pattern formed on the first transfer material by using the first transfer material 1601 (same as Example 1) according to the present invention. Is transferred to an uncured composite sheet (composition as in Example 5) 1602, thereby producing a single-layer wiring board 1605 having a wiring pattern 1604. A through hole is formed in the composite sheet 1602 and the conductive paste 1603 is filled. In the same manner, single-layer wiring boards 1606 and 1607 using the composite sheet 1602 are fabricated.

그런 후에, 상기 세라믹 배선기판(1608)의 양면에, 상기 복합 단층배선기판(1605∼1607)을 적층하여, 프레스 온도 200℃, 압력 약 2.94×105Pa(30kgf/㎠)에서 60분간 열프레스 처리했다. 이 가열가압처리에 의해, 단층배선기판(1605∼1607)의 복합 시트(1602)중의 아크릴 수지가 용융 연화하여, 도 16(c)에 도시한 바와 같이, 세라믹층(1608)을 포함하는 전체 배선기판이 경화 일체화되었다.Thereafter, the composite single-layered wiring boards 1605 through 1607 were laminated on both surfaces of the ceramic wiring board 1608 and heat-pressed for 60 minutes at a press temperature of 200 ° C. and a pressure of 2.94 × 10 5 Pa (30 kgf / cm 2). Processed. By this heat-pressing treatment, the acrylic resin in the composite sheet 1602 of the single-layered wiring boards 1605-1607 melt-softens, and as shown in Fig. 16 (c), the entire wiring including the ceramic layer 1608 is provided. The substrate was cured integrally.

본 실시예와 같은 방법에 의해, 도 11 또는 도 12에 도시한 바와 같은, 복합 배선기판(1602) 및 세라믹 배선기판(1608)으로 이루어진 다층배선기판이 제작되었다. 이 구성은 도 11 또는 도 12에 도시한 다층배선기판과 같다.By the same method as in the present embodiment, a multilayer wiring board made of a composite wiring board 1602 and a ceramic wiring board 1608 as shown in FIG. 11 or 12 was produced. This configuration is the same as the multilayer wiring board shown in FIG.

본 실시예의 방법에 의해 제작된 도 11 및 도 12에 도시한 다층배선기판을 X선을 이용하여 관찰한 결과, 세라믹 층에 균열 등의 손상 지점은 일절 확인되지 않았다. As a result of observing the multilayered wiring substrates shown in Figs. 11 and 12 produced by the method of this embodiment using X-rays, no damage points such as cracks in the ceramic layer were found at all.

또, 본 다층배선기판의 비어 연(連)저항을 평가한 결과, 저저항인 비어 접속을 확인할 수 있었다.In addition, as a result of evaluating the via soft resistance of the multilayer wiring board, the via connection of low resistance could be confirmed.

또, 도 11에 도시한 바와 같이, 세라믹 배선기판(1608)에 이너 비어를 형성하지 않고, 용량층으로서 Ba-Ti-O계 세라믹을 이용한 바, 10∼500nF/㎠의 고용량값을 용이하게 실현할 수 있다.As shown in Fig. 11, a high capacitance value of 10 to 500 nF / cm &lt; 2 &gt; is easily realized by using a Ba-Ti-O-based ceramic as a capacitor layer without forming an inner via on the ceramic wiring board 1608. Can be.

또, 도 11에 도시한 내층 전극층은 수지 기판층(1602)에 형성해도 되고, 세라믹층(1608) 내에 형성해도 좋다.In addition, the inner layer electrode layer shown in FIG. 11 may be formed in the resin substrate layer 1602 or may be formed in the ceramic layer 1608.

또, 본 실시예에서는 각 단층 배선기판의 배선층의 형성에, 제1 전사재를 이용했지만, 제2 또는 제3 전사재를 이용하면, 다수의 금속층으로 이루어진 배선층을 가지는 다층배선기판을 제작할 수 있다.In the present embodiment, the first transfer material is used to form the wiring layer of each single-layer wiring board. However, when the second or third transfer material is used, a multilayer wiring board having a wiring layer composed of a plurality of metal layers can be produced. .

(실시예 9)(Example 9)

실시예 8과 거의 구성은 동일하지만, 세라믹층을 구성하는 세라믹 배선기판이 고온에서만 소결하는 Al2O3와 같은 재료로 구성된 경우의 다층배선기판을 도 17(a)∼(c)에 도시한 바와 같이 제작했다. Although the structure is almost the same as that of Example 8, the multilayer wiring board in the case where the ceramic wiring board constituting the ceramic layer is made of a material such as Al 2 O 3 which is sintered only at high temperature is shown in Figs. 17A to 17C. Produced as

본 실시예에 관한 다층배선기판은, 저온 소성 세라믹에서는 실현할 수 없는 고강도이고 고열전도인 기판과, 구리박 등의 저저항 배선을 가지는 것을 특징으로 하는 다층배선 기판이다.The multilayer wiring board according to the present embodiment is a multilayer wiring board comprising a substrate having high strength and high thermal conductivity and low resistance wiring such as copper foil, which cannot be realized in low temperature calcined ceramic.

먼저, 세라믹 배선기판의 재료가 되는 알루미늄 그린 시트를 준비했다. 여기에 관통 구멍을 두고, 후술하는 도전성 페이스트를 충전하기 전에 소성했다. 소성 공정에서는 관통 구멍의 위치 데이터를 후술하는 수지계 기판(복합 배선기판)과 공유하기 때문에, 이 알루미늄 그린 시트의 양면에 소성 온도에서 소결하지 않는 SiC로 구성된 그린 시트를 적층하여, 대기 분위기 중에서 탈 바인더 및 소성함으로써, 고정을 행했다. 먼저, 상기 알루미늄 그린 시트 중의 유기 바인더를 제거하기 위해, 전기로를 이용하여 25℃/시간의 승온 스피드로 700℃까지 질소 중에서 가열하고, 온도 1600℃에서 2시간 처리함으로써 소성을 행했다. 소성 후는 SiC층을 용이하게 제거할 수 있어, 평면 방향으로는 무수축인 상태에서 소결된 Al2O3기판(1708)을 얻을 수 있었다. 또, 본 실시예에서는 구속층을 이용한 무수축 공법을 이용하고 있지만, 수축분을 보정하여 통상의 삼차원으로 등방인 수축 소결을 시켜도 상관없다.First, the aluminum green sheet used as the material of a ceramic wiring board was prepared. Through holes were placed therein and fired before filling the conductive paste described later. In the firing step, since the position data of the through-hole is shared with a resin-based substrate (a composite wiring board) to be described later, a green sheet made of SiC which is not sintered at the firing temperature is laminated on both surfaces of the aluminum green sheet, and the binder is removed in an air atmosphere. And fixing was performed by firing. First, in order to remove the organic binder in the said aluminum green sheet, baking was performed by heating in nitrogen to 700 degreeC at the temperature increase rate of 25 degree-C / hour using an electric furnace, and processing at temperature 1600 degreeC for 2 hours. After firing, the SiC layer could be easily removed, and an Al 2 O 3 substrate 1708 sintered in a non-shrinkable state in the planar direction was obtained. In addition, although the non-shrinkage method using a restraint layer is used in the present Example, you may correct shrinkage and perform isotropic shrinkage sintering in a normal three-dimensional manner.

그리고, Al2O3기판(1708)에서 미리 형성해 둔 직경 0.15㎜의 관통 구멍에, 비어 홀 충전용 열경화형 도전성 페이스트(1704)를 스크린 인쇄법으로 충전했다. 상기 도전성 페이스트(1704)는, 실시예 8에서 설명한 도전성 페이스트와 같은 성분 조성의 것을 이용했다. The via-cured thermosetting conductive paste 1704 was filled with a through hole having a diameter of 0.15 mm previously formed in the Al 2 O 3 substrate 1708 by screen printing. As the conductive paste 1704, one having the same composition as the conductive paste described in Example 8 was used.

또, 도 17(b)에 도시한 바와 같이 Al2O3기판(1708)을 끼우도록 복합 시트(1702)를 이용한 배선기판(1705∼1707)을 적층하여, 도 17(c)에 도시한 바와 같이, 전층 층간 접속을 실현할 수 있는 다층 배선기판(1709)을 얻었다.As shown in Fig. 17B, wiring substrates 1705 to 1707 using the composite sheet 1702 are laminated to sandwich the Al 2 O 3 substrate 1708, and as shown in Fig. 17C. Similarly, a multilayer wiring board 1709 capable of realizing interlayer connection between layers was obtained.

여기에서, 복합 시트(1702)를 이용한 배선기판(1705∼1707)의 제조방법에 대해서 설명한다. 도 17(a)에 도시한 바와 같이, 본 발명의 제1 전사재(1701)(실시예 8과 마찬가지이다)를 미경화 상태의 복합 시트(1702)(실시예 8의 구성과 같음)에 압착시킨다.Here, the manufacturing method of the wiring boards 1705-1707 using the composite sheet 1702 will be described. As shown in Fig. 17 (a), the first transfer member 1701 (same as in the eighth embodiment) of the present invention is crimped onto the composite sheet 1702 (the same as that of the eighth embodiment) in the uncured state. Let's do it.

또, 복합 시트(1702)에는 관통 구멍이 형성되어, Al2O3기판(1708)에 충전된 페이스트와 같은 도전성 페이스트(1704)가 충전되어 있다. 또, 이 관통 구멍을 형성할 때의 위치 데이터로서, Al2O3기판(1708)으로의 관통 구멍의 형성시에 이용되는 것과 같은 데이터를 이용했다.In addition, through holes are formed in the composite sheet 1702, and a conductive paste 1704 such as a paste filled in the Al 2 O 3 substrate 1708 is filled. As the position data at the time of forming the through hole, the same data used in the formation of the through hole to the Al 2 O 3 substrate 1708 was used.

그리고, 상기 실시예 8과 마찬가지로, 제1 전사재의 캐리어를 박리층과 함께 박리함으로써, 제1 전사재의 배선층만이 복합 시트(1702)에 남게 된다. 이에 따라, 도 17(b)의 최상단에 도시한 바와 같이, 배선층(1703)을 가지는 복합 배선기판(1705)이 제작된다. 같은 방법으로, 복합 배선기판(1706·1707)을 제작한다.As in the eighth embodiment, by peeling the carrier of the first transfer material together with the release layer, only the wiring layer of the first transfer material remains in the composite sheet 1702. As a result, as shown at the top of Fig. 17B, a composite wiring board 1705 having a wiring layer 1703 is produced. In the same manner, a composite wiring board 1706 · 1707 is produced.

그런 후에, Al2O3 기판(1708)의 양면에, 복합 배선기판(1705∼1707)을 적층하여, 프레스 온도 200℃, 압력 약 2.94×106Pa(30kgf/㎠)에서 60분간, 열 프레스 처리했다. 이 가열가압 처리에 의해, 상기 복합 배선기판(1705∼1707) 중의 아크릴 수지가 용융 연화되어, 도 17(c)에 도시한 바와 같이, Al2O3기판(1708)을 포함하는 전 배선층이 경화 일체화되어, 다층 배선기판(1709)이 제작되었다. 또, 이 구성은 도 13에 도시한 다층배선기판과 같다.Thereafter, the composite wiring boards 1705 to 1707 were laminated on both sides of the Al 2 O 3 substrate 1708, and heated for 60 minutes at a press temperature of 200 ° C. and a pressure of about 2.94 × 10 6 Pa (30 kgf / cm 2). Processed. By this heating and pressing process, the acrylic resin in the composite wiring boards 1705 to 1707 is softened by melting, and as shown in Fig. 17C, the entire wiring layer including the Al 2 O 3 substrate 1708 is cured. Integrally, the multilayer wiring board 1709 was produced. This configuration is the same as that of the multilayer wiring board shown in FIG.

도 17(c) 및 도 13에 도시한 다층배선기판을 X선을 이용하여 관찰한 결과, Al2O3층에 균열 등의 손상 개소는 일절 확인되지 않았다. 또, Al2O3 층은 기계적 강도가 강하기 때문에, 프레스압을 약 9.8×106Pa(100kgf/㎠)으로 해도, 균열 등의 손상은 보이지 않고, 저항 강도 등의 기계적 강도에 뛰어난 다층배선기판을 얻을 수 있었다.As a result of observing the multilayered wiring boards shown in Figs. 17 (c) and 13 using X-rays, no damage points such as cracks were found in the Al 2 O 3 layer. In addition, since the Al 2 O 3 layer has a high mechanical strength, even if the press pressure is about 9.8 × 10 6 Pa (100 kgf / cm 2), no damage such as cracking is observed, and the multilayer wiring board excellent in mechanical strength such as resistance strength. Could get

또, 다층배선기판(1709)의 비어 연저항을 평가한 결과, 복합층에 형성된 구리박 배선이 Al2O3층에 형성된 저저항 배선으로서 기능하여, 저저항인 비어 접속 및 배선저항을 확인할 수 있었다. 또, 다층배선기판(1709)의 열전도도도 수지계 기판으로서 고열전도의 복합 시트를 이용하고 있기 때문에, 약 6W/m·K의 고열전도도를 실현했다.Further, as a result of evaluating the via resistance of the multilayer wiring board 1709, the copper foil wiring formed in the composite layer functions as a low resistance wiring formed in the Al 2 O 3 layer, whereby the via connection and wiring resistance with low resistance can be confirmed. there was. In addition, since the high thermal conductivity composite sheet was used as the resin substrate, the high thermal conductivity of about 6 W / m · K was realized.

또, 본 실시예에서는 세라믹층과 복합층에서 완전히 동일한 도전성 수지 페이스트를 이용하여 이너 비어를 형성했지만, 각각 다른 열경화성의 도전성 페이스트를 이용해도 상관없다. 또, 세라믹층에 이용하는 기재도, Al2O3에 한하지 않고, 고열전도인 AlN이나, 저온 소성의 유리 세라믹 중 어느 것을 이용해도 상관없다. In addition, although the inner via was formed using the same electrically conductive resin paste in a ceramic layer and a composite layer in a present Example, you may use a different thermosetting electrically conductive paste, respectively. The base material used for the ceramic layer also, Al 2 O 3 of not only a high thermal conductivity of AlN or no correlation with any of the low-temperature co-fired glass ceramic.

(실시예 10)(Example 10)

실시예 8 또는 실시예 9에 관한 다층배선기판이 표층에 수지계 시트를 이용한 배선기판을 배치하여, 내층에 세라믹 배선기판을 배치한 것에 비해, 본 실시예에서는 도 14에 도시한 바와 같이, 세라믹층(1801), 수지계 시트(1803), 세라믹층(1802)의 순서로 적층되어 있다. 즉, 세라믹 배선기판이 표층에 배치되어, 수지계 시트를 이용한 배선기판이 내층에 배치되어 있다.In the present embodiment, as shown in FIG. 14, the multilayer wiring board according to the eighth embodiment or the ninth embodiment arranges the wiring board using the resin sheet on the surface layer and the ceramic wiring board on the inner layer. (1801), the resin sheet 1803, and the ceramic layer 1802 are laminated in this order. That is, the ceramic wiring board is arranged on the surface layer, and the wiring board using the resin sheet is arranged on the inner layer.

본 실시예의 다층배선기판은 세라믹층(1801)에 Nd2O5·TiO2·SiO2 계의 유리 세라믹 등의 고유전율층, 세라믹층(1802)에 Al2O3층과 붕규산 유리로 구성된 저유전율층을 이용하여, 수지계 시트(1803)를 통해 유전율이 다른 이종 적층이 실현되어 있다.The multi-layered wiring board of the present embodiment has a low dielectric constant layer of glass ceramics such as Nd 2 O 5 , TiO 2, and SiO 2 based ceramic layers 1801 and a low Al 2 O 3 layer and borosilicate glass formed on the ceramic layer 1802. By using the dielectric constant layer, heterogeneous lamination with different dielectric constants is realized through the resin sheet 1803.

단, 세라믹층은 이와 같은 조합에 한정되는 것이 아니고, 페라이트 등의 자성체와 Ba-Ti-O계의 유전체와 같은 이종의 적층체도 실현되어 있다.However, the ceramic layer is not limited to such a combination, but a heterogeneous laminate such as a magnetic material such as ferrite and a Ba-Ti-O-based dielectric is also realized.

본 다층배선기판의 이점은 다음과 같다. 첫번째로 이종의 세라믹층을 직접 적층하는 경우, 상호 확산이나 휘어짐 등의 문제에 의해, 세라믹층의 종류에 따라서는 조합이 곤란한 경우가 있는데, 세라믹층간에 수지계 시트를 개재시킴으로써, 세라믹층의 종류에 상관없이 용이하게 이종 적층을 실현할 수 있다. 두 번째로 세라믹층간에 수지계 시트를 개재시킴으로써, 적층시에 세라믹층에 크랙 등의 손상을 주지 않는다.The advantages of the multilayer wiring board are as follows. First, in the case of directly stacking different types of ceramic layers, the combination may be difficult depending on the type of ceramic layer due to problems such as mutual diffusion and warpage. Regardless, it is possible to easily achieve heterogeneous lamination. Secondly, by interposing the resin sheet between the ceramic layers, the ceramic layer is not damaged during the lamination.

본 실시예의 다층배선기판은, 도 18에 도시한 바와 같이 제작했다. The multilayer wiring board of the present Example was produced as shown in FIG.                     

먼저, Nd2O5·TiO2·SiO2계의 유리 세라믹 그린 시트(1801)와, Al2O3층과 붕규산 유리로 구성된 그린 시트(1802)(실시예 8과 같음)를 준비했다.First, a glass ceramic green sheet 1801 of Nd 2 O 5 TiO 2 SiO 2 system and a green sheet 1802 (the same as in Example 8) composed of an Al 2 O 3 layer and borosilicate glass were prepared.

이들에 비어 홀을 설치하고, 상기 도전성 페이스트(1803)(실시예 8과 같음)를 충전한 후, 도 18(a)에 도시한 바와 같이, 배선 패턴이 형성된 전사재(1804, 1805)를 양면으로부터 위치맞춤하면서 겹쳐 적층체를 형성하여, 도 18(b)에 도시한 바와 같이 80℃에서 가열, 가압한 후에 캐리어를 박리함으로써, 도 18(c)에 도시한 바와 같이, 전사재(1804, 1805)의 배선 패턴이 그린 시트(1801)상에 전사 형성되었다. 또, 같은 방법으로 하여 그린 시트(1802)에도 배선패턴이 전사했다.After the via holes were provided and the conductive paste 1803 (same as the eighth embodiment) was filled, as shown in Fig. 18A, the transfer materials 1804 and 1805 having the wiring patterns were double-sided. 18. The transfer material 1804, as shown in FIG. 18 (c), is formed by forming a laminated body while being aligned from each other, and peeling the carrier after heating and pressing at 80 ° C as shown in FIG. 18 (b). A wiring pattern of 1805 was transferred and formed on the green sheet 1801. In addition, the wiring pattern was also transferred to the green sheet 1802 in the same manner.

또, 본 실시예에서는 상기 적층체를 제작할 때의 위치맞춤의 수단에 핀 라미네이션(pin lamination)을 이용하기 때문에, 그린 시트(1801) 및 (1802)의 소정의 위치에 3㎜ø로부터 3.3㎜ø의 관통 구멍을 열어 두었다. 그린 시트(1801) 및 (1802)는, 이 관통 구멍의 위치 데이터를 수지계 기판과 공유하기 때문에, 소성 공정에서 수축을 일으키지 않는 것이 필요하다. 이 때문에, 상기 적층체의 양면에, 소성 온도에서 소결하지 않는 Al2O3로 구성된 그린 시트를 적층하여 대기 분위기 중에서 탈 바인더 및 소성함으로써 고정을 행했다. 먼저, 상기 그린 시트(1801, 1802) 중의 유기 바인더를 제거하기 위해, 전기로를 이용하여, 25℃/시간의 승온 속도로 700℃까지 질소중에서 가열하여, 온도 900℃에서 2시간 처리함으로써 소성을 행했다. 소성 후는, Al2O3층을 용이하게 꺼낼 수 있고, 평면 방향에는 무수축인 상태로 소결된 Nd2O5·TiO2·SiO2계 기판(1801) 및 Al2 O3기 유리 세라믹 기판(1802)를 얻을 수 있었다.In addition, in this embodiment, since pin lamination is used for the alignment means when the laminate is produced, from 3 mm to 3.3 mm at predetermined positions of the green sheets 1801 and 1802. The through hole of was left open. Since the green sheets 1801 and 1802 share the positional data of these through holes with the resin substrate, it is necessary that the green sheets 1801 and 1802 do not cause shrinkage in the firing step. For this reason, the both surfaces of the multilayer body, laminating a green sheet consisting of Al 2 O 3 that does not sinter at the firing temperature to carry out a fixing by binder removal and fired in the air atmosphere. First, in order to remove the organic binder in the said green sheets 1801, 1802, it baked by nitrogen in 700 degreeC at the temperature increase rate of 25 degree-C / hour using an electric furnace, and baked by processing at 900 degreeC for 2 hours. . After firing, the Al 2 O 3 layer can be easily taken out, and the Nd 2 O 5 TiO 2 SiO 2 based substrate 1801 and the Al 2 O 3 group glass ceramic substrate sintered in a non-shrinkable state in the planar direction (1802) was obtained.

다음에, 도 18(d)에 도시한 바와 같이, 세라믹층간, 즉 그린 시트(1801·1802)의 사이에, 도전성 페이스트(1806)가 충전된 복합 시트(1807)를 배치하여, 미리 핀으로 위치맞춤한 후, 프레스 온도 170℃, 압력 약 7.84×106Pa(80kgf/㎠)에서 30분간 열 프레스 처리했다.Next, as shown in Fig. 18 (d), the composite sheet 1807 filled with the conductive paste 1806 is disposed between the ceramic layers, that is, between the green sheets 1801 and 1802, and is positioned as a pin in advance. After fitting, heat press treatment was performed for 30 minutes at a press temperature of 170 ° C. and a pressure of about 7.84 × 10 6 Pa (80 kgf / cm 2).

여기에서, 위치맞춤용 핀의 직경을 3㎜ø로 한 경우, 페이스트를 충전하지 않은 비어 홀은 일부 수축이 발견되어, 비어 홀의 일부에서 핀을 통하는 것이 곤란했다. 단, 수축 분량을 초과하여 약간 크게(3.06㎜ø에서 3.3㎜ø 전후) 펀칭해 둔 비어 홀에서는, 문제없이 핀을 관통시킬 수 있다. 이와 같은 경우, 펀칭 직경을 3㎜ø 그대로 하여 핀 직경을 3㎜ø보다 가늘게 하여 대처해도 상관없다.Here, in the case where the diameter of the positioning pin was set to 3 mm, some shrinkage was found in the via hole not filled with the paste, and it was difficult to pass the pin through a part of the via hole. However, in the via hole punched slightly larger than the shrinkage amount (around 3.0 mm to 3.3 mm), the pin can be penetrated without any problem. In such a case, the punching diameter may be left at 3 mm, and the pin diameter may be thinner than 3 mm.

또, 적층 프레스시의 가열가압처리에 의해, 상기 복합 시트(1807)중의 에폭시 수지가 용융 연화하여, 세라믹층인 그린시트(1801·1802)와 일체화한 다층배선기판(도 18(e))이 얻어졌다. 이 구성은 도 14의 구성과 같다.In addition, the multi-layered wiring board (FIG. 18 (e)) integrated with the green sheet 1801 * 1802 which is the softening of the epoxy resin in the said composite sheet 1807 by the heat-pressing process at the time of lamination | stacking press, and integrated as a ceramic layer Obtained. This configuration is the same as that of FIG.

또, 본 실시예의 복합 시트(1807)에는 배선 패턴이 형성되어 있지 않지만, 경우에 따라서는 미경화 상태에서 배선 패턴을 전사해 두어도 상관없다.Moreover, although the wiring pattern is not formed in the composite sheet 1807 of this embodiment, you may transfer a wiring pattern in an uncured state depending on a case.

또, 본 실시예에서는 무기 필러와 에폭시 수지로 이루어진 복합 시트를 이용하고 있지만, 이것에 한정되지 않고, 무기 필러를 포함하지 않는 수지 시트, 유리 섬유를 포함하는 프리프레그, 아라미드 수지와 유리 직포로 구성된 프리프레그 등의 어떤 것도 상관없다. In addition, although the composite sheet which consists of an inorganic filler and an epoxy resin is used in this Example, it is not limited to this, The resin sheet which does not contain an inorganic filler, The prepreg containing glass fiber, It consists of aramid resin and a glass woven fabric. Any prepreg or the like may be used.                     

또, 본 실시예에서는 평면방향으로는 거의 무수축인 소결 공법을 이용하고 있는데, 수축 분량을 보정하여, 삼차원적으로 등방인 소결 공법을 이용해도 물론 상관없다.In this embodiment, the sintering method which is almost non-shrinkage is used in the planar direction. Of course, the shrinkage amount may be corrected and a three-dimensional isotropic sintering method may be used.

도 18(e)에 도시한 다층배선기판을 관찰한 결과, 세라믹층에 균열 등의 손상 지점은 일체 확인되지 않았다.As a result of observing the multilayer wiring board shown in Fig. 18E, no damage spots such as cracks were found in the ceramic layer.

또, 본 적층체의 비어 연저항을 평가한 결과, 저저항인 비어 접속을 확인할 수 있었다. 또, 본 다층배선기판을 흡습 후(85℃, 85Rh, 168hr), 230℃에서 리플로우 로(爐)에 통과시킨 결과(JEDEC Level1), 수지계 기판만을 적층한 경우의 비어 접속저항과 비교하여, 저항 변동이 매우 작은 비어 연접속을 실현할 수 있었다. 이것은 세라믹층이 내흡습성이 높은 것에 의한 효과이다.Moreover, the via connection resistance of this laminated body was evaluated, and the via connection which is low resistance could be confirmed. After the moisture absorption (85 ° C, 85Rh, 168hr) of the multilayer wiring board was passed through the reflow furnace at 230 ° C (JEDEC Level 1), compared with the via connection resistance when only the resin substrate was laminated, The via connection can be realized with very small resistance fluctuations. This is an effect due to the high hygroscopicity of the ceramic layer.

한편, 예컨대 도 15에 도시한 바와 같이, 도 14(또는 도 18(e))에 도시한 다층배선기판의 표층 양면에, 또 수지계층(1807)을 적층한 구성(세라믹층, 수지계층의 구성은 본 실시예와 같음)을 시험 제작하여, 낙하 시험을 행한 결과, 세라믹 배선 기판 단독의 구성과 비교하여, 균열 등의 손상이 매우 발생하기 어렵다는 것을 확인할 수 있었다.On the other hand, for example, as shown in FIG. 15, the resin layer 1807 is further laminated on both surfaces of the surface layer of the multilayer wiring substrate shown in FIG. 14 (or FIG. 18E) (ceramic layer and resin layer structure). Was the same as in the present example), and as a result of the drop test, it was confirmed that damage such as cracking was very unlikely compared with the configuration of the ceramic wiring board alone.

또, 가장 바깥 표면층이 되는 수지계층(1807)에 이용되는 기재는, 내층에서 이용된 복합 시트일 필요는 없고, 유리 에폭시 등, 용도에 맞추어 선택할 수 있다.In addition, the base material used for the resin-based layer 1807 serving as the outermost surface layer need not be the composite sheet used in the inner layer, and can be selected according to the use such as glass epoxy.

이들의 결과로부터도, 본 실시예에 의하면, 세라믹의 이점과 수지계의 이점을 함께 가지는 기판을 실현할 수 있다는 것을 알았다.Also from these results, according to the present embodiment, it was found that the substrate having both the advantages of the ceramic and the advantages of the resin system can be realized.

이상과 같이, 본 발명에 의하면, 미세한 배선 패턴을 저온에서, 패턴 어긋남 도 없고, 확실하고 용이하게 전사할 수 있는 전사재를 제공하여, 이것을 이용함으로써 미세한 배선 패턴을 가지고, 반도체의 플립 칩 실장 등에 유리한 배선기판을 실현할 수 있다.As described above, according to the present invention, there is provided a transfer material which can transfer a fine wiring pattern at low temperature without any pattern misalignment and can be transferred reliably and easily. Advantageous wiring boards can be realized.

또, 전사재에서 배선층이 볼록 형상으로 형성되어 있기 때문에, IVH를 압축하기 쉬워, 비어 접속을 안정화시킬 수 있어 유리하다.Moreover, since the wiring layer is formed convexly from the transfer material, it is easy to compress IVH, and the via connection can be stabilized, which is advantageous.

또, 본 발명의 전사재는 배선 패턴(제2 금속층 등)만을 전사하기 때문에, 캐리어인 제1 금속층의 구성 재료를 재이용할 수 있어, 저비용화를 도모할 수 있고, 또 공업상 매우 유용하다.In addition, since the transfer material of the present invention transfers only wiring patterns (second metal layer, etc.), it is possible to reuse the constituent material of the first metal layer serving as a carrier, thereby reducing the cost and being very useful industrially.

또, 본 발명의 배선기판은 본 발명의 전사재를 이용함으로써, 배선 부분이 기판으로부터 돌출하지 않는 구성이다. 이에 따라, 본 발명의 배선기판을 이용하여, 적층시의 세라믹층의 손상에 의해 형성이 종래 곤란했던, 세라믹 배선 기판과 수지계 배선기판을 적층시킨 다층배선기판을 용이하게 제작할 수 있다.In the wiring board of the present invention, the wiring portion does not protrude from the board by using the transfer material of the present invention. This makes it possible to easily manufacture a multilayer wiring board in which a ceramic wiring board and a resin-based wiring board are laminated, which has been difficult to form by damage of the ceramic layer at the time of lamination using the wiring board of the present invention.

또, 실시예 1∼10에서의 각 전사재에서, 배선 패턴에 전기적으로 접속하도록, 인덕터, 콘덴서, 저항 또는 반도체 소자 등의 회로부품을 형성하여, 배선 패턴과 함께 기판으로 전사할 수도 있다. 또, 인덕터, 콘덴서 및 저항 등의 수동 부품은 스크린 인쇄 등의 인쇄법에 의해, 전사재 상에 형성하는 것이 바람직하다.In each of the transfer materials in Examples 1 to 10, a circuit component such as an inductor, a capacitor, a resistor, or a semiconductor element may be formed so as to be electrically connected to the wiring pattern, and transferred to the substrate together with the wiring pattern. Moreover, it is preferable to form passive components, such as an inductor, a capacitor, and a resistor, on the transfer material by printing methods, such as screen printing.

(실시형태 5)(Embodiment 5)

상술한 각 실시형태에서는, 배선 패턴을 기판에 전사하기 위해 이용하는 전사재(제1∼제3 전사재)에 대해서 설명했지만, 이하의 실시형태에서는 본 발명에 관한 다른 전사재에서, 배선 패턴과 회로부품을 동시에 기판에 전사하기 위한 전사용 부품 배선 패턴 형성재에 대해서 설명한다.In each of the above-described embodiments, the transfer materials (first to third transfer materials) used to transfer the wiring patterns to the substrate have been described. In the following embodiments, the wiring patterns and the circuits are used in other transfer materials according to the present invention. The transfer component wiring pattern forming material for simultaneously transferring components to a substrate will be described.

본 발명에 관한 전사용 부품 배선 패턴 형성재의 일 실시형태(이하, 제4 전사재라 칭한다)의 개략을, 도 19(a) 및 도 19(b)의 단면도에 도시한다.The outline of one Embodiment (henceforth a 4th transfer material) of the transfer component wiring pattern forming material which concerns on this invention is shown to sectional drawing of FIG. 19 (a) and FIG. 19 (b).

도 19(a)에 도시한 바와 같이, 제4 전사재의 일 형태로서의 전사재(2001A)는, 제1 금속층인 이형 캐리어용 금속박(2101), 및 그 위에 형성된 제2 금속층인 배선용 금속박(2102)과 2층 구조로 형성된 전사용 배선 패턴 형성재상에, 배선용 금속박(2101)과 전기적으로 접속하도록, 회로부품, 즉 인덕터(2103), 콘덴서(2104) 및 저항(2105)이 인쇄법에 의해 형성된 구성이다.As shown in Fig. 19A, the transfer material 2001A as one embodiment of the fourth transfer material is a release carrier metal foil 2101 that is a first metal layer, and a wiring metal foil 2102 that is a second metal layer formed thereon. And a circuit component, i.e., an inductor 2103, a capacitor 2104 and a resistor 2105, were formed by a printing method so as to be electrically connected to the wiring metal foil 2101 on the transfer wiring pattern forming material formed in a two-layer structure. to be.

또, 도 19(b)에 도시한 바와 같이, 제4 전사재의 다른 형태로서의 전사재(2001B)는, 기본적으로 도 19(a)의 전사재(2001A)와 같은 구성이지만, 인덕터(2103), 콘덴서(2104) 및 저항(2105) 등의 수동부품뿐만 아니라, 반도체 칩(2106) 등의 능동부품이 배선용 금속박(2102)과 접속하도록, 접속부(2107)에서 플립 칩 실장된 형태이다.As shown in Fig. 19B, the transfer material 2001B as another form of the fourth transfer material is basically the same as the transfer material 2001A in Fig. 19A, but the inductor 2103, Not only passive components such as the capacitor 2104 and the resistor 2105, but also active components such as the semiconductor chip 2106 are flip chip-mounted at the connecting portion 2107 so as to connect with the wiring metal foil 2102.

도 19(a) 및 (b)에 도시한 전사재의 각각을 기판에 압착한 후, 이형 캐리어(2101)만을 박리함으로써, 이형 캐리어(2101)를 제거한 부품, 즉 배선용 금속박(2102), 인덕터(2103), 콘덴서(2104) 및 저항(2105) 등의 능동 부품 및 반도체 칩(2106) 등의 능동부품을 기판에 전사할 수 있다.After each of the transfer materials shown in FIGS. 19A and 19B is pressed onto a substrate, only the release carrier 2101 is peeled off to remove the release carrier 2101, that is, the metal foil 2102 for wiring and the inductor 2103. ), Active components such as the capacitor 2104 and the resistor 2105 and active components such as the semiconductor chip 2106 can be transferred to the substrate.

(실시형태 6)Embodiment 6

다음에, 본 발명의 다른 전사용 부품 배선 패턴 형성재(이하, 제5 전사재라 칭한다)의 실시형태의 구성개략을 도 20에 도시한다. Next, FIG. 20 shows a configuration schematic of an embodiment of another transfer part wiring pattern forming material (hereinafter referred to as a fifth transfer material) of the present invention.                     

도 20에 도시한 바와 같이, 제5 전사재(2002)는 제1 금속층인 이형 캐리어용 금속박(2201)과, 그 위에 형성된 박리층(2202)과, 또 그 위에 형성된 제2 금속층인 배선용 금속박(2203)의 3층 구조로 형성된 전사용 배선 패턴 형성재상에 상기 배선용 금속박(2203)과 전기적으로 접속하도록, 인덕터(2204), 콘덴서(2205) 및 저항(2206)이 인쇄법으로 형성된 구성이다.As shown in FIG. 20, the 5th transfer material 2002 is the metal foil for release carriers 2201 which is a 1st metal layer, the peeling layer 2202 formed on it, and the wiring metal foil which is a 2nd metal layer formed on it ( The inductor 2204, the condenser 2205, and the resistor 2206 were formed by the printing method so as to be electrically connected to the wiring metal foil 2203 on the transfer wiring pattern forming material formed in the three-layer structure of 2203.

(실시형태 7)(Embodiment 7)

다음에, 본 발명의 또 다른 전사용 부품 배선 패턴 형성재(이하, 제6 전사재라 칭한다)의 실시형태의 구성 개략을 도 21에 도시한다.Next, FIG. 21 shows a configuration outline of another embodiment of the transfer component wiring pattern forming material (hereinafter referred to as a sixth transfer material) of the present invention.

도 21에 도시한 바와 같이, 제6 전사재(2003)는 제1 금속층인 이형 캐리어용 금속박(2301), 박리층(2302) 및 제2 금속인 배선용 금속박(2303)의 3층 구조로 이루어진 전사용 배선 패턴 형성재상에, 상기 배선용 금속박(2303)과 전기적으로 접속하도록, 인덕터(2304), 콘덴서(2305) 및 저항(2306)이 인쇄법으로 형성된 구성이다. As shown in Fig. 21, the sixth transfer member 2003 is formed of a three-layer structure consisting of a release carrier metal foil 2301, which is a first metal layer, a peeling layer 2302, and a wiring metal foil 2303, which is a second metal. The inductor 2304, the capacitor | condenser 2305, and the resistor 2306 were formed by the printing method so that it may electrically connect with the said wiring metal foil 2303 on the wiring pattern forming material to be used.

이형 캐리어용 금속박(2301)은 표층부에 요철부가 형성되어 있다. 상기 볼록부는 배선 패턴에 대응하고, 그 볼록부 영역상에 유기층 또는 금속 도금층으로 이루어진 박리층(2302)과, 배선용 금속박(2303)이 형성되어 있다. 이형 캐리어용 금속박(2301)과 배선용 금속박(2302)은 박리층(2302)을 통해 접합되어 있다.The uneven | corrugated part is formed in the surface layer part of the metal foil 2301 for release carriers. The convex portion corresponds to the wiring pattern, and a peeling layer 2302 made of an organic layer or a metal plating layer and a wiring metal foil 2303 are formed on the convex portion region. The release metal foil 2301 and the wiring metal foil 2302 are bonded to each other through the release layer 2302.

상기 제4 내지 제6 전사재에서, 상기 제1 금속층과 제2 금속층의 접착 강도가 약한 것, 예컨대 50gf/㎝이하인 것이 바람직하다. 상기 제4 전사재에서는, 도금법이나 증착법 등을 이용함으로써, 에칭, 도금, 세정 등의 공정하에서는 2층 금속 층간이 벗겨지지 않지만, 필(peel)에 즈음해서는 용이하게 제2 금속층만 박리시킬 수 있다는 것을 확인할 수 있다. 또, 인쇄로 형성된 수동부품 패턴은, 용이하게 캐리어인 제1 금속층으로부터 박리시킬 수 있다.In the fourth to sixth transfer materials, it is preferable that the adhesive strength between the first metal layer and the second metal layer is weak, for example, 50 gf / cm or less. In the fourth transfer material, by using the plating method or the vapor deposition method, the two-layer metal interlayer is not peeled off under the process of etching, plating, washing, etc., but only the second metal layer can be easily peeled off when peeling. You can see that. In addition, the passive component pattern formed by printing can be easily peeled from the first metal layer serving as a carrier.

한편, 상기 제5 및 제6 전사재에서는 박리층으로서, 접착력을 가지는 1㎛보다 얇은 유기층을 이용한다. 이 유기층의 재료로서, 예컨대 열경화 수지인 우레탄계 수지, 에폭시계 수지, 페놀 수지 등을 사용할 수 있는데, 이것에 제한되지 않고, 다른 열가소성 수지 등을 이용해도 상관없다. 단, 1㎛보다 두꺼우면 박리 성능이 악화되어, 전사가 곤란해지는 경우가 있기 때문에, 1㎛ 이하가 바람직하다.On the other hand, in the fifth and sixth transfer materials, an organic layer thinner than 1 μm having an adhesive force is used as the release layer. As a material of this organic layer, although a urethane type resin, an epoxy type resin, a phenol resin etc. which are thermosetting resins can be used, it is not limited to this, You may use other thermoplastic resins etc., for example. However, when it is thicker than 1 micrometer, since peeling performance may deteriorate and transfer may become difficult, 1 micrometer or less is preferable.

한편, 의도적으로 접착력을 저하시킬 목적으로, 박리층으로서 도금층을 개재시켜도 좋다. 예컨대 1㎛보다 얇은 금속 도금층, 니켈 도금층 도는 니켈 인 합금층 또는 알루미늄 도금층 등을 구리박 사이에 개재시켜 박리성을 가지게 할 수도 있다.In addition, you may interpose a plating layer as a peeling layer in order to intentionally reduce adhesive force. For example, a metal plating layer, a nickel plating layer, a nickel phosphorus alloy layer, an aluminum plating layer, etc. which are thinner than 1 micrometer may be interposed between copper foil, and may have peelability.

이에 따라, 상기 제2 금속층으로 이루어진 배선부에 관해서는, 기판에 전사할 때에 상기 제1 금속층으로부터 상기 제2 금속층이 박리되기 쉬워, 상기 제2 금속층 및 부품 패턴을 상기 기판에 전사하는 것이 용이해진다. 박리층이 금속 도금층인 경우, 100nm에서 1㎛의 두께 레벨로 충분하고, 두꺼워지면 질수록 공정상 비용이 들기 때문에, 적어도 1㎛보다 얇은 것이 바람직하다.As a result, with respect to the wiring portion formed of the second metal layer, the second metal layer easily peels from the first metal layer when transferring to the substrate, thereby facilitating the transfer of the second metal layer and the component pattern to the substrate. . In the case where the release layer is a metal plating layer, a thickness level of 1 μm at 100 nm is sufficient, and as the thickness becomes thicker, the process cost is increased, and therefore, at least 1 μm is preferable.

또, 제5, 제6 전사재에서도, 제2 금속층 및 인쇄로 형성된 수동부품 패턴은 용이하게 캐리어인 제1 금속층으로부터 박리시킬 수 있다.Also, in the fifth and sixth transfer materials, the passive component pattern formed by the second metal layer and the printing can be easily peeled from the first metal layer serving as the carrier.

또, 제4 내지 제6 전사재에서, 제1 금속층은, 구리, 알루미늄, 은 및 니켈로 이루어진 그룹에서 선택된 적어도 하나의 금속을 포함하는 것이 바람직하다. 특히, 구리를 포함하는 것이 바람직하다. 또, 제2 금속층은, 제1 금속층과 마찬가지로, 구리, 알루미늄, 은 및 니켈로 이루어진 그룹에서 선택된 적어도 하나의 금속을 포함하는 것이 바람직하지만, 제4 전사재의 경우는 은을, 제5 또는 제6 전사재의 경우는 구리를 포함하는 것이 바람직하다. 왜냐하면, 제1 금속층에 구리를 이용하는 경우는, 비용적으로 저렴한 것, 즉 시판되는 것으로 소정의 두께를 가지는 박이 많이 존재하기 때문이다. 또, 제2 금속층에 구리를 이용하는 경우는, 도금으로 생성되는 것이 용이하기 때문이다.In the fourth to sixth transfer materials, the first metal layer preferably includes at least one metal selected from the group consisting of copper, aluminum, silver, and nickel. In particular, it is preferable to include copper. The second metal layer, like the first metal layer, preferably contains at least one metal selected from the group consisting of copper, aluminum, silver, and nickel, but in the case of the fourth transfer material, silver is used as the fifth or sixth. In the case of a transfer material, it is preferable to contain copper. This is because, when copper is used for the first metal layer, there are many foils having a predetermined thickness because they are inexpensive, that is, commercially available. Moreover, when copper is used for a 2nd metal layer, it is easy to produce | generate by plating.

또, 제6 전사재의 경우, 제1 금속층과 제2 금속층이 동일하면, 같은 에칭액으로 가공을 제어할 수 있는 효과가 있다. 특히, 금속층이 구리인 경우는, 에칭에 의해 정교한 가공을 행하기 위한 조건이, 이미 잘 검토되어 있는 이점이 있다. 또, 상기 금속은 한 종류이어도 되지만, 두 종류 이상을 병용해도 좋다.In the case of the sixth transfer material, if the first metal layer and the second metal layer are the same, there is an effect that the processing can be controlled by the same etching solution. In particular, when the metal layer is copper, there is an advantage that the conditions for performing elaborate processing by etching are already well studied. Moreover, although the said metal may be one type, you may use two or more types together.

또, 제6 전사재에서는 예컨대, 에칭 등을 행할 때에, 박리층 및 제1 금속층의 표층을 에칭 제거하는 경우(도 21 참조)는, 상기 제1 금속층 및 제2 금속층이 동일 성분의 금속을 포함하는 것이 바람직하다. 또, 박리층에 도금층을 이용하는 경우, 도 21에 도시한 구성은 구리 에칭액으로 가공할 수 있고, 도 20에 도시한 구성은 구리 에칭액으로 가공할 수 없다. 또, 상기와 같이 제1 금속층 및 제2 금속층이 동일 성분의 금속을 포함하는 경우, 그 금속의 종류는 특별히 제한되지 않지만, 구리박으로 이루어진 것이 바람직하고, 도전성이 뛰어나므로, 특히 바람직하게는 전해 구리박이다. 또, 상기 금속은 한 종류이어도 좋고, 두 종류 이상을 병용해도 좋다.In the sixth transfer material, for example, when etching or removing the surface layer of the peeling layer and the first metal layer when performing etching or the like (see FIG. 21), the first metal layer and the second metal layer contain a metal having the same component. It is desirable to. In addition, when using a plating layer for a peeling layer, the structure shown in FIG. 21 can be processed with a copper etching liquid, and the structure shown in FIG. 20 cannot be processed with a copper etching liquid. Moreover, when the 1st metal layer and the 2nd metal layer contain the metal of the same component as mentioned above, although the kind of metal is not specifically limited, It is preferable that it consists of copper foil, Since it is excellent in electroconductivity, Especially preferably, it is electrolytic Copper foil. Moreover, one type may be sufficient as the said metal and it may use two or more types together.

상기 제4 내지 제6 전사재에서, 상기 제2 금속층의 두께는 1∼18㎛의 범위인 것이 바람직하고, 특히 바람직하게는 3∼12㎛의 범위이다. 상기 두께가 3㎛보다 얇으면, 상기 제2 금속층을 기판에 전사한 경우에, 양호한 도전성을 나타내지 않을 우려가 있고, 상기 두께가 18㎛보다 두꺼우면, 미세한 배선 패턴을 형성하는 것이 곤란해질 우려가 있다.In the fourth to sixth transfer materials, the thickness of the second metal layer is preferably in the range of 1 to 18 µm, particularly preferably in the range of 3 to 12 µm. If the thickness is thinner than 3 mu m, there is a fear that good conductivity may not be exhibited when the second metal layer is transferred to the substrate, and if the thickness is thicker than 18 mu m, there is a fear that it is difficult to form a fine wiring pattern. have.

상기 제4 및 제5 전사재에서, 상기 제1 금속층의 두께는 4∼100㎛의 범위인 것이 바람직하고, 특히 바람직하게는 20∼70㎛의 범위이다. 제1 금속층은 캐리어로서 기능하는 한편, 경우에 따라서는 도 21에 도시한 바와 같이, 배선층과 마찬가지로 표층부가 에칭되어 요철을 가지는 구조가 되기 때문에, 충분한 두께를 가진 금속층인 것이 바람직하다. 또, 상기 제4 내지 제6 전사재는, 캐리어층을 금속층(제1 금속층)으로 한 것으로, 전사시에 발생하는 열 변형이나, 평면 방향의 응력 변형에 대해서 충분한 기계강도나 내열성을 나타낸다.In the fourth and fifth transfer materials, the thickness of the first metal layer is preferably in the range of 4 to 100 µm, particularly preferably in the range of 20 to 70 µm. While the first metal layer functions as a carrier, and in some cases, as shown in FIG. 21, the surface layer portion is etched like the wiring layer to form a structure having irregularities. Therefore, the first metal layer is preferably a metal layer having a sufficient thickness. The fourth to sixth transfer materials have a carrier layer as a metal layer (first metal layer), and exhibit sufficient mechanical strength and heat resistance against thermal deformation and stress deformation in the planar direction.

상기 배선 패턴과 전기적으로 접속되는 수동 부품을 형성하기 위한 재료는, 페이스트상의 것이 이용된다. 또, 수동부품이 전사되는 기판은 예컨대, 열경화 수지로 구성되는 기판인 경우는, 수동 부품의 재료로서, 마찬가지로 열경화성 수지를 함유하는 것을 이용하는 것이 바람직하다. 인덕터를 형성하는 경우는, 열경화성 수지에 혼합하는 필러로서, 자성 금속분말이나 페라이트가 이용된다. 콘덴서를 형성하는 경우는, 마찬가지로 필러로서 티탄산바륨이나 Pb계 페로브스카이트(perovskite) 등 고유전율의 세라믹 분말이 이용된다. 각종 저항을 이용하는 경우에는, 필러로서 카본 등이 이용된다. 이 경우, 카본의 함유 비율을 변화시킴으로써, 저항값을 조정할 수 있다. 저항체를 박막으로 형성하는 경우는, 니크롬 합금, 크롬 실리콘, 질화 탄탈, 또는 ITO 등이 이용된다.As the material for forming a passive component electrically connected to the wiring pattern, a paste-like material is used. Moreover, when the board | substrate with which a passive component is transferred is a board | substrate comprised, for example with thermosetting resin, it is preferable to use the thing containing a thermosetting resin as a material of a passive component similarly. When forming an inductor, magnetic metal powder or ferrite is used as a filler to mix with a thermosetting resin. In the case of forming a capacitor, a high dielectric constant ceramic powder such as barium titanate or Pb-based perovskite is used as the filler. When various resistors are used, carbon etc. are used as a filler. In this case, the resistance value can be adjusted by changing the content ratio of carbon. In the case where the resistor is formed into a thin film, a nichrome alloy, chromium silicon, tantalum nitride, ITO, or the like is used.

한편, 상기 제4 또는 제5 전사재를 이용하면, 모두 100℃ 이하의 저온에서 패턴 전사 형성을 할 수 있기 때문에, 세라믹 그린 시트에 부품배선 패턴을 형성할 수도 있다.On the other hand, when the fourth or fifth transfer material is used, since the pattern transfer can be formed at a low temperature of 100 ° C. or lower, the component wiring pattern can also be formed on the ceramic green sheet.

한편, 수동부품이 전사된 기판이 세라믹인 경우는, 수동부품의 인쇄에 이용되는 재료(페이스트상인 것)는 탈바인더 공정에 의해 필러만이 잔존하는 것이 바람직하다. 따라서, 열분해성이 양호한 바인더를 녹인 비히클, 예컨대, 타피네올에 바인더를 녹인 비히클을 이용한 페이스트가 이용된다. 구체적으로는, 상기에 서술한 인덕터, 콘덴서, 저항 특성에 대응한 각종 필러를, 상기 비히클과 세 개의 롤 등으로 혼련하여, 스크린 인쇄가 가능한 페이스트상 재료를 형성한다.On the other hand, in the case where the substrate to which the passive component is transferred is ceramic, it is preferable that only the filler remains in the material (which is in a paste form) used for printing the passive component by a binder removal process. Therefore, a paste using a vehicle in which a binder having good thermal decomposition is dissolved, for example, a vehicle in which a binder is dissolved in tapinol is used. Specifically, various fillers corresponding to the inductor, capacitor, and resistance characteristics described above are kneaded with the vehicle and three rolls or the like to form a paste-like material capable of screen printing.

인덕터를 형성하는 경우는, 필러로서 자성 금속분말이나 저온에서 소결하는 페라이트를 이용하여, 이것을 유리에 혼합한 것을 재료로 한다. 콘덴서를 형성하는 경우는, 마찬가지로 필러로서 티탄산바륨 및 유리나 Pb계 페로브스카이트 등을 이용한다. 저항을 형성하는 경우에는, 필러로서 루테늄피로클로어(ruthenium phrochlore), 산화루테늄, 란탄보라이트를 이용하고, 이것을 유리에 혼합한 것을 재료로 한다. 이들은, 저온소성된 기판용 세라믹과 동시에 소성할 수 있는 동시에, 내층 저항체의 경우에서도, 저항값의 조정이 비교적 용이하다.In the case of forming an inductor, a magnetic metal powder or a ferrite sintered at low temperature is used as a filler, and the mixture is mixed with glass as a material. When forming a capacitor, similarly, barium titanate, glass, and Pb-based perovskite are used as the filler. When forming a resistance, ruthenium phrochlore, ruthenium oxide, and lanthanolite are used as a filler, and it mixes it with glass as a material. They can be fired at the same time as the low-temperature fired substrate ceramic, and the resistance value can be adjusted relatively easily even in the case of an inner layer resistor.

(실시형태 8) Embodiment 8                     

본 실시형태에서는 상기한 제4 전사재(도 19(a)(b) 참조)의 제조방법의 예를 나타낸다.In this embodiment, the example of the manufacturing method of said 4th transfer material (refer FIG. 19 (a) (b)) is shown.

이 제조방법은, (1) 도 22(a)∼(e)에 도시한 바와 같이, 캐리어인 제1 금속층(2401)상에, 배선패턴인 제2 금속층(2403)이 직접 부착된 상태의 2층 구조를 형성하는 공정과, (2) 도 22(e)(e')에 도시한 바와 같이, 상기 제2 금속층(2403)과 전기적으로 접하도록 위치맞춤하면서, 인쇄로 부품 패턴(2405, 2406, 2407, 2408)을 형성하는 공정을 포함한다.In this manufacturing method, as shown in Figs. 22 (a) to 22 (e), 2 in a state in which a second metal layer 2403, which is a wiring pattern, is directly attached on the first metal layer 2401, which is a carrier. A step of forming a layer structure, and (2) printing part patterns 2405 and 2406 while being positioned so as to be in electrical contact with the second metal layer 2403, as shown in Fig. 22 (e) (e '). , 2407, 2408.

도 22(a)∼(e)에 도시한 공정에서는, 드라이 필름 레지스트(2404)를 이용하여, 제1 금속층(2401)상에, 배선 패턴의 역패턴을 형성한 후, 무전해 도금 또는 전해 도금을 포함하는 패턴 도금법이나 스퍼터링법, 증착법 등의 직접 묘화법을 이용하여, 금속박으로 이루어진 배선 패턴(제2 금속층(2403))을 형성한다. 이에 따라, 미세한 배선패턴을 형성하는 것이 가능하다.In the steps shown in FIGS. 22A to 22E, after the reverse pattern of the wiring pattern is formed on the first metal layer 2401 using the dry film resist 2404, electroless plating or electroplating is performed. A wiring pattern (second metal layer 2403) made of metal foil is formed using a direct drawing method such as a pattern plating method, a sputtering method, a vapor deposition method, or the like including the above. Thereby, it is possible to form a fine wiring pattern.

또, 제2 금속층(2402)을 구성하는 금속박은, 도금법의 경우는, 제1 금속층(2401)을 구성하는 금속박(예컨대, 구리박)과 동일해도 좋고, 다른 금속인 은 도금막에 의해 구성해도 좋다. 또, 제1 금속층의 금속박은 재이용할 수 있다. 따라서, 저비용화가 가능하고, 공업상의 이용성에도 뛰어나다.In addition, in the case of a plating method, the metal foil which comprises the 2nd metal layer 2402 may be the same as the metal foil (for example, copper foil) which comprises the 1st metal layer 2401, and may be comprised by the silver plating film which is another metal. good. Moreover, the metal foil of a 1st metal layer can be reused. Therefore, cost reduction is possible and it is excellent also in industrial usability.

또, 상기 배선패턴과 전기적으로 접속하도록 수동부품을 형성하는 방법으로는, 인쇄법이 최적이다. 인쇄법은, 오프셋 인쇄, 그라비어(gravure) 인쇄, 스크린 인쇄 등 어느 것이나 상관없지만, 보다 바람직하게는 스크린 인쇄법이 이용된다. 저항체에 이용하는 패턴에 한하지 않고, 경우에 따라 1㎛ 이상의 박막이 적당한 경 우가 있고, 이 때는 PVD법이나 CVD법에 의한 유전체층을 부착시켜도 좋다.In addition, the printing method is optimal as a method of forming the passive component so as to be electrically connected to the wiring pattern. The printing method may be any of offset printing, gravure printing, screen printing, and the like, but screen printing is more preferably used. It is not limited to the pattern used for a resistor, and a thin film of 1 micrometer or more may be suitable in some cases, and a dielectric layer by a PVD method or a CVD method may be attached at this time.

상기 배선패턴의 선폭은, 통상적으로 미세한 선폭으로서 25㎛ 정도의 것까지 요구되며, 본 발명에서, 이와 같은 선폭이 바람직하다.The line width of the wiring pattern is usually required to be about 25 µm as a fine line width, and in the present invention, such a line width is preferable.

(실시형태 9)(Embodiment 9)

다음에, 상기 제5 전사재(도20 참조)의 제조방법의 예를, 도 23(a)∼(f)에 나타낸다.Next, examples of the manufacturing method of the fifth transfer material (see Fig. 20) are shown in Figs. 23A to 23F.

이 제조방법은, (1) 도 23(a)에 도시한 바와 같이, 제1 금속층(2501)상에 유기층 또는 금속 도금층으로 이루어진 박리층(2502)과, 제1 금속층(2501)과 동일 성분의 금속을 포함하는 제2 금속층(2503)을 적층하여, 3층 구조를 형성하는 공정과, (2) 도 23(b)∼(e)에 도시한 바와 같이, 화학 에칭법에 의해 제2 금속층(2503)만 배선패턴 형상으로 가공하여, 박리층(2502) 전체를 유지한 상태에서, 전사용 배선 패턴(2503a)(도 23(a) 참조)을 형성하는 공정과, (3) 도 23(f)에 도시한 바와 같이, 상기 배선 패턴(2503a)과 전기적으로 접합하도록 위치맞춤하면서, 인쇄로 부품 패턴(인덕터(2505), 콘덴서(2506) 및 저항(2507))을 형성하는 공정을 포함한다.This manufacturing method is (1) as shown in Fig. 23A, a peeling layer 2502 composed of an organic layer or a metal plating layer on the first metal layer 2501, and the same component as that of the first metal layer 2501. Laminating a second metal layer 2503 including a metal to form a three-layer structure, and (2) the second metal layer (by chemical etching) as shown in FIGS. 23 (b) to (e). Process of forming the transfer wiring pattern 2503a (see Fig. 23 (a)) in the state where only 2503 is processed into the wiring pattern shape and the whole release layer 2502 is held, and (3) Fig. 23 (f) ), Forming a component pattern (inductor 2505, capacitor 2506, and resistor 2507) by printing while being positioned to electrically bond with the wiring pattern 2503a.

상기 (2)의 배선 패턴(2503)의 형성 공정에서, 도 23(b)에 도시한 공정에서는 제2 금속층(2503)상에, 드라이 필름 레지스트(2504)가 부착되어 있다. 도 23(c)에 도시한 공정에서는 패턴 노광에 의해, 배선 패턴 영역(2504a)이 형성된다. 도 23(d)에 도시한 공정에서는, 현상 및 에칭에 의해, 배선 패턴 영역(2504a) 이외의 영역(2504b)의 드라이 필름 레지스트가 제거된다. 도 23(e)에 도시한 공정에서는, 남은 드라이 필름 레지스트가 박리된다. In the step of forming the wiring pattern 2503 of (2) above, in the step shown in FIG. 23B, a dry film resist 2504 is attached to the second metal layer 2503. In the process shown in Fig. 23C, the wiring pattern region 2504a is formed by the pattern exposure. In the process shown in FIG. 23D, the dry film resist in the regions 2504b other than the wiring pattern region 2504a is removed by development and etching. In the step shown in FIG. 23E, the remaining dry film resist is peeled off.                     

화학 에칭은, 구체적으로는 예컨대 다음과 같이 행할 수 있다. 암모늄 이온을 포함하는 염기성 염화제2구리 수용액을 에칭액으로 이용하면, 박리층(2502)이 예컨대, 니켈 인 합금층으로 이루어진 경우는 제2 금속층(2503)만을 에칭할 수 있다. 그런 후에, 에칭액으로서 질산 및 과산화수소의 혼합액을 이용하면, 박리층(2502)만을 제거할 수 있다. 이 방법에 의하면, 기판으로 전사된 배선부가 오목부가 되지 않고, 기판 표면을 평탄하게 할 수 있다.Specifically, a chemical etching can be performed as follows, for example. When the basic cupric chloride aqueous solution containing ammonium ions is used as the etching solution, when the release layer 2502 is made of, for example, a nickel phosphorus alloy layer, only the second metal layer 2503 can be etched. Then, using the mixed solution of nitric acid and hydrogen peroxide as the etching solution, only the release layer 2502 can be removed. According to this method, the wiring part transferred to the board | substrate does not become a recessed part, and the surface of a board | substrate can be made flat.

(실시형태 10)Embodiment 10

다음에, 상기 제6 전사재(도 21 참조)의 제조방법의 예를 도 24(a)∼(f)에 도시한다.Next, an example of the manufacturing method of the sixth transfer material (see FIG. 21) is shown in FIGS. 24A to 24F.

도 24(a)∼(c)의 공정은 상기한 실시형태 9에서의 제5 전사재의 제조방법과 공통이지만, 이하의 공정이 다르다.Although the process of FIG.24 (a)-(c) is common with the manufacturing method of the 5th transfer material in above-mentioned Embodiment 9, the following process differs.

즉, 제5 전사재의 제조방법에서는, 제2 금속층 및 박리층만을 화학 에칭에 의해 패턴 가공했지만, 제6 전사재의 제조방법은 도 24(d)(e)에 도시한 바와 같이, 화학 에칭에 의해, 제1 금속층(2601)의 표층부도 배선패턴 형상으로 가공한다. 즉, 제1 금속층(2601)의 표층부에 요철부를 형성한다. 그리고, 도 24(f)에 도시한 바와 같이, 상기 배선패턴 형상과 전기적으로 접합하도록 위치맞춤하면서, 인쇄로 부품 패턴(인덕터(2605), 콘덴서(2606), 저항(2607))을 형성한다.That is, in the manufacturing method of the 5th transfer material, only the 2nd metal layer and the peeling layer were pattern-processed by chemical etching, but the manufacturing method of the 6th transfer material is shown by chemical etching, as shown to FIG. 24 (d) (e). The surface layer portion of the first metal layer 2601 is also processed into a wiring pattern shape. That is, the uneven portion is formed in the surface layer portion of the first metal layer 2601. As shown in Fig. 24 (f), a component pattern (inductor 2605, capacitor 2606, and resistor 2608) is formed by printing while being aligned so as to be electrically bonded to the wiring pattern shape.

상기한 제4∼제6 전사재의 제조방법에 의하면, 모두 포토리소그래피법 등의 화학 에칭에 의해 배선패턴의 금속층을 형성하기 때문에, 미세한 배선패턴을 형성할 수 있다. 또, 제6 전사재의 제조방법의 경우, 배선 패턴(제2 금속층)을 구성하 는 금속박을, 캐리어(제1 금속층)를 구성하는 금속박과 동일하게 해 둠으로써, 일회의 에칭 공정으로 캐리어의 표층을 배선 패턴과 동일한 요철 형상으로 형성할 수 있다.According to the manufacturing methods of the fourth to sixth transfer materials described above, since the metal layers of the wiring patterns are all formed by chemical etching such as a photolithography method, fine wiring patterns can be formed. Moreover, in the manufacturing method of a 6th transfer material, by making the metal foil which comprises a wiring pattern (2nd metal layer) the same as the metal foil which comprises a carrier (1st metal layer), the surface layer of a carrier is carried out by one etching process. Can be formed in the same concave-convex shape as the wiring pattern.

상술한 바와 같이, 제2 금속층 이외의 전사재의 구성 재료를 재이용할 수 있다. 또, 특히 제6 전사재의 경우는, 제1 금속층이 배선 패턴형상으로 가공되어 있는 것을 이용하고, 이 제1 금속층을 볼록판 인쇄로서 다른 방법의 패턴 형성에 재이용할 수 있다. 이 때문에, 저비용화가 가능하여 공업상의 이용에도 뛰어나다.As described above, the constituent materials of the transfer material other than the second metal layer can be reused. In particular, in the case of the sixth transfer material, the first metal layer is processed into a wiring pattern shape, and the first metal layer can be reused for pattern formation in another method as convex printing. For this reason, cost reduction is possible and it is excellent also in industrial use.

또, 상기 제4∼제6 전사재의 제조방법에서, 상기 제2 금속층을 전해 도금법으로 형성해도 좋다. 또, 제2 금속층상에 전해 도금법에 의해, 또 다른 금속층(제3 금속층)을 형성해도 좋다. 전해 도금법에 의해, 상기 제3 금속층, 또는 배선 패턴 형성용 제2 금속층을 형성하면, 제2 금속층과 제3 금속층의 접착면에 적당한 접착성을 얻을 수 있을 뿐 아니라, 상기 금속층간에 간극이 발생하지 않는다. 이에 따라, 예컨대 에칭 등을 행해도, 양호한 배선패턴을 형성할 수 있다. 또는, 제2 금속층상에 상기 제3 금속층을 패널 도금으로 형성한 후, 배선 패턴형상으로 마스킹을 행하여, 패턴형성을 행해도 좋다. 이 경우, 전사후의 제2 금속층의 표면산화의 방지나, 땜납 누설성의 개선에 효과가 있다.In the method for producing the fourth to sixth transfer materials, the second metal layer may be formed by an electroplating method. Further, another metal layer (third metal layer) may be formed on the second metal layer by the electrolytic plating method. By forming the third metal layer or the second metal layer for wiring pattern formation by the electrolytic plating method, not only proper adhesion can be obtained to the bonding surface between the second metal layer and the third metal layer, but also a gap is generated between the metal layers. I never do that. Thereby, even if it etches etc., for example, a favorable wiring pattern can be formed. Alternatively, after the third metal layer is formed by panel plating on the second metal layer, masking may be performed in the shape of a wiring pattern to perform pattern formation. In this case, it is effective to prevent surface oxidation of the second metal layer after transfer and to improve solder leakage.

이 전사용 배선 패턴의 제조방법에서, 상기 제2 금속층상에 제3 금속층을 형성하기 전에는, 상기 제2 금속층의 표면을 조면화 처리하는 것이 바람직하다. 상기 제3 금속층을 형성하기 전이란, 상기 제2 금속층상에 배선 패턴용 마스크를 형성하기 전, 또는 상기 배선 패턴 형상으로 마스킹된 제2 금속층상에 상기 배선 패턴을 따라, 제3 금속층을 형성하기 전을 말한다. 이와 같이, 상기 제2 금속층을 조면화 처리하면, 상기 제2 금속층과 상기 제3 금속층과의 접착성이 향상된다.In the method of manufacturing the transfer wiring pattern, it is preferable to roughen the surface of the second metal layer before the third metal layer is formed on the second metal layer. Before forming the third metal layer, before forming the wiring pattern mask on the second metal layer or on the second metal layer masked in the shape of the wiring pattern, the third metal layer is formed along the wiring pattern. Says ex. As described above, when the second metal layer is roughened, adhesion between the second metal layer and the third metal layer is improved.

또, 상기 전사재의 제조방법에서, 전해 도금법에 의해, 상기 제3 금속층상에 제1 내지 제3 금속층과는 다른 금속으로 이루어진 제4 금속층을 형성해도 좋다. 상기 제4 금속층의 재료로서, 상기 제1에서 제3 금속층을 부식하는 에칭액에 대해 화학적으로 안정된 금속 성분을 선택함으로써, 상기 전사재의 제조방법에서, 화학 에칭법에 의해 제2, 3, 4 금속층의 두께를 전혀 저감시키지 않고, 상기 제1 금속층의 표층부를 포함하는 각 금속층을 배선 패턴 형상으로 가공할 수 있기 때문에 바람직하다.In the method for manufacturing the transfer material, a fourth metal layer made of a metal different from the first to third metal layers may be formed on the third metal layer by the electroplating method. As the material of the fourth metal layer, by selecting a chemically stable metal component with respect to the etching solution that corrodes the first to third metal layers, in the method of manufacturing the transfer material, the second, third and fourth metal layers may be formed by chemical etching. It is preferable because each metal layer including the surface layer portion of the first metal layer can be processed into a wiring pattern shape without reducing the thickness at all.

이 제4 금속층으로서는 예컨대, 화학적으로 안정되고 저저항인 Ag 또는 Au의 도금층 등이 바람직하다. 이들은 산화되기 어려운 금속이기 때문에, 이들로 도금된 배선층과, 예컨대 미리 기판에 형성된 비어, 베어 칩의 펌프, 또는 도전성 접착제와의 접속성을 보다 안정시킬 수 있다.As the fourth metal layer, for example, a chemically stable, low resistance Ag or Au plated layer is preferable. Since these are metals that are hard to oxidize, the connectivity between the wiring layer plated with them, for example, a via formed on the substrate in advance, a bare chip pump, or a conductive adhesive can be more stabilized.

상기 제5 또는 제6 전사재의 제조방법에서, 상기 배선패턴과 전기적으로 접속하도록 수동부품 패턴을 형성하는 방법으로는, 제4 전사재의 경우와 마찬가지로, 인쇄법이 가장 적합하다. 박리층이 니켈 도금층 또는 니켈 인 합금층 등의 도금층으로 구성되어 있는 경우는, 인쇄법으로 오프셋 인쇄, 그라비어 인쇄, 스크린 인쇄 등 모두 적용할 수 있지만, 보다 바람직하게는 스크린 인쇄법이 이용된다.In the manufacturing method of the fifth or sixth transfer material, the printing method is most suitable as the method of forming the passive component pattern so as to be electrically connected to the wiring pattern, as in the case of the fourth transfer material. In the case where the release layer is composed of a plating layer such as a nickel plating layer or a nickel phosphorus alloy layer, all of offset printing, gravure printing, screen printing, and the like can be applied by a printing method, but screen printing is more preferably used.

또, 부품 패턴의 인쇄에 이용되는 재료는, 페이스트상인 것이 바람직하다. 상기 제4 전사재의 경우와 마찬가지로, 부품이 전사된 기판은 예컨대, 열경화성 수 지를 성분으로 구성된 기판인 경우는, 부품 패턴의 재료로서 열경화성 수지를 포함하는 것이 이용된다. 예컨대, 인덕터를 형성하는 경우는, 열경화성 수지와 혼합한 필러로서, 자성 금속분말이나 페라이트를 이용할 수 있다. 콘덴서를 형성하는 경우는, 마찬가지로 필러로서 티탄산바륨이나 Pb계 페로브스카이트 등을 이용할 수 있다. 저항을 형성하는 경우에는 필러로서 카본이 이용된다. 저항값은 카본 비율을 변화시킴으로써 제어할 수 있다. 또, 저항체는 상술한 바와 같이 박막으로 형성해도 좋다. 저항체의 재료 및 그 제작방법은, 제4 전사재의 제조방법의 설명에서 서술한 것과 같다.Moreover, it is preferable that the material used for printing a component pattern is a paste form. As in the case of the fourth transfer material, when the substrate to which the component is transferred is a substrate composed of, for example, a thermosetting resin, one containing a thermosetting resin is used as the material of the component pattern. For example, when forming an inductor, magnetic metal powder or ferrite can be used as a filler mixed with a thermosetting resin. When forming a capacitor, similarly, barium titanate, Pb type perovskite, etc. can be used as a filler. When forming a resistance, carbon is used as a filler. The resistance value can be controlled by changing the carbon ratio. In addition, the resistor may be formed into a thin film as described above. The material of the resistor and the manufacturing method thereof are the same as described in the description of the manufacturing method of the fourth transfer material.

상기 제5 전사재는, 상기 제4 전사재와 마찬가지로, 100℃ 이하의 저온에서 패턴 전사 형성이 가능하기 때문에, 세라믹 그린 시트에도 부품 배선 패턴을 형성할 수 있다.Similarly to the fourth transfer material, since the fifth transfer material can be pattern-transfer formed at a low temperature of 100 ° C. or lower, the component wiring pattern can also be formed on the ceramic green sheet.

부품을 전사하는 기판이 세라믹인 경우는, 부품 패턴의 인쇄에 이용되는 재료(페이스트상)는 탈바인더 공정에 의해 필러만이 잔존하는 것이 바람직하다. 따라서, 열분해성이 양호한 바인더를 용해한 비히클, 예컨대 타피네올에 바인더를 용해한 비히클을 이용한 페이스트가 이용된다. 구체적으로는 상기에 기록한 인덕터, 콘덴서, 저항 특성에 대응한 각종 필러를 상기 비히클과 3개 롤 등으로 혼련하여, 스크린 인쇄가 가능한 페이스트상의 재료를 형성한다.In the case where the substrate for transferring the component is ceramic, it is preferable that only the filler remains in the material (paste phase) used for printing the component pattern by the binder removal process. Therefore, a paste using a vehicle in which a binder having good thermal decomposition is dissolved, such as a vehicle in which a binder is dissolved in tapineol, is used. Specifically, various fillers corresponding to the inductor, capacitor, and resistance characteristics described above are kneaded with the vehicle and three rolls or the like to form a paste-like material capable of screen printing.

인덕터를 형성하는 경우는, 유리와, 이에 필러로서 자성금속분말이나 저온에서 소결하는 페라이트를 혼합한 재료가 이용된다. 콘덴서를 형성하는 경우는, 마찬가지로 필러로서, 티탄산바륨 및 유리와 Pb계 페로브스카이트 등이 이용된다. 저항 을 형성하는 경우에는, 유리 필러로서 루테늄피로클로어, 산화루테늄, 란탄보라이트 등이 이용된다. 이들은 저온 소성 기판 세라믹과 동시에 소성할 수 있는 동시에, 내층 저항체의 경우에서도 저항값의 조정이 비교적 용이하다.When forming an inductor, the material which mixed glass and magnetic metal powder and ferrite sintered at low temperature as a filler is used. When forming a capacitor, similarly, barium titanate, glass, Pb system perovskite, etc. are used as a filler. When forming a resistance, ruthenium pyrochlore, ruthenium oxide, lanthanumite, etc. are used as a glass filler. They can be fired at the same time as the low-temperature fired substrate ceramics, and the resistance value can be adjusted relatively easily even in the case of an inner layer resistor.

이들 두 종류의 제5 및 제6 전사용 부품배선 패턴은, 적당히 구분하여 사용할 수 있다. 예컨대, 전사재에 형성된 부품배선패턴이 적층 기판의 내층에 전사된 경우는, 특히 비어 바로 위에 비어가 또 형성된 경우에서, 도 20에서 도시된 바와 같은 전사재(제5 전사재)를 이용하는 것이, 비어 접속의 관점에서 바람직하다.These two types of fifth and sixth transfer part wiring patterns can be appropriately divided and used. For example, in the case where the component wiring pattern formed on the transfer material is transferred to the inner layer of the laminated substrate, particularly in the case where the via is formed immediately above the via, it is preferable to use the transfer material (fifth transfer material) as shown in FIG. It is preferable from the viewpoint of via connection.

한편, 표층에 전사된 경우는, 특히 인덕터, 콘덴서, 반도체 칩 등의 단자간 거리가 근접해 있는 경우 등은, 연면 거리를 확보하는 의미에서도, 도 21에 도시된 캐리어층까지 부분적으로 가공된 전사 형성재(제6 전사재)가 바람직하다.On the other hand, in the case of being transferred to the surface layer, especially in the case where the distance between terminals such as an inductor, a capacitor, a semiconductor chip, and the like is close to each other, the transfer formation partially processed to the carrier layer shown in FIG. Ash (sixth transfer material) is preferred.

(실시형태 11)(Embodiment 11)

다음에, 상기 제4∼제6 전사재를 이용하여 제조된 회로기판의 형태를, 도 22(g)(g'), 도 23(h) 및 도 24(h)에 도시한다.Next, the form of the circuit board manufactured using the said 4th-6th transfer material is shown to FIG. 22 (g) (g '), FIG. 23 (h), and FIG. 24 (h).

제4∼제6 전사재를 이용한 회로기판의 제조방법으로서, 적어도 이하의 두 가지 제조방법이 있다. 본 실시형태에서 서술한 제1 제조방법은,As a method of manufacturing a circuit board using the fourth to sixth transfer materials, there are at least the following two manufacturing methods. The first manufacturing method described in this embodiment is

상기 제5∼제7 실시형태에서의 전사재(참조 : 도 22(e), 도 23(f), 도 24(f))를 준비하여, 이 전사재를 부품배선 패턴이 형성된 측이 시트상 기재의 적어도 한쪽의 표면과 접촉하도록 배치하여, 이들을 접착하는 공정(참조 : 도 22(f), 도 23(g), 도 24(g))과,The transfer material (refer to FIG. 22 (e), FIG. 23 (f), FIG. 24 (f)) of the said 5th-7th embodiment was prepared, and this transfer material was formed in the sheet form at the side in which the component wiring pattern was formed. Arranging so as to be in contact with at least one surface of the substrate and adhering them (see Figs. 22 (f), 23 (g) and 24 (g));

시트상 기재에 접착된 전사재로부터 캐리어인 제1 금속층을 박리함으로써, 상기 시트상 기재에 적어도 제2 금속층 및 부품 패턴을 포함하는 부품배선 패턴층을 전사하는 공정을 적어도 포함하는, 부품 내장 배선기판(참조 : 도 22(g), 도 23(h), 도 24(h))의 제조방법이다.At least a step of transferring a component wiring pattern layer including at least a second metal layer and a component pattern to the sheet-like substrate by peeling the first metal layer serving as a carrier from the transfer material bonded to the sheet-like substrate. (Reference: Figs. 22 (g), 23 (h) and 24 (h)).

이에 따라, 미세한 배선 패턴과, 인덕터, 콘덴서 및 저항 및 반도체 칩을 포함하는 배선패턴은, 상기 시트상 기재에 평탄상에 (참조 : 도 22(g), 도 23(h)) 또는 오목 형상으로 (참조 : 도 24(h)) 형성된다. 또, 이와 같은 방법으로 제작한 배선기판은, 예컨대 배선 부분이 오목 형상인 경우(도 24(h))는, 예컨대, 배선부분과 반도체 칩의 범프와의 위치 맞춤이 용이해져, 반도체의 플립 칩 실장 등에 뛰어나다.As a result, the fine wiring pattern and the wiring pattern including the inductor, the capacitor and the resistor, and the semiconductor chip are flat on the sheet-like substrate (see FIGS. 22 (g) and 23 (h)) or concave. (See: Figure 24 (h)) is formed. In the case of the wiring board fabricated by such a method, for example, when the wiring portion is concave (Fig. 24 (h)), for example, alignment of the wiring portion with the bumps of the semiconductor chip is facilitated, and the flip chip of the semiconductor is made. Excellent for mounting

(실시형태 12)(Twelfth Embodiment)

또, 본 발명에 관한 회로기판의 두 번째의 제조방법은, 도 25에 도시한 다층회로기판의 제조방법에서, 실시형태 11의 제조방법에 의해 얻어진 회로기판(도 22(g), 도 23(h), 도 24(h)등)을 이층 이상으로 적층하는 공정을 포함하는 방법이다.The second manufacturing method of the circuit board according to the present invention is the circuit board obtained by the manufacturing method of Embodiment 11 in the manufacturing method of the multilayer circuit board shown in Fig. 25 (Figs. 22 (g) and 23 ( h) and FIG. 24 (h) and the like).

여기에서, 2702, 2709는 배선패턴을 형성하는 제2 금속층, 2703은 저항체, 2704는 콘덴서, 2705는 인덕터, 2706은 시트상 기재이다.Here, 2702 and 2709 are second metal layers forming wiring patterns, 2703 are resistors, 2704 are capacitors, 2705 are inductors, and 2706 are sheet-like substrates.

이 회로기판은, 100℃이하의 저온에서, 부품 패턴 및 배선 패턴을 전사 형성할 수 있으므로, 세라믹 그린 시트에 한정되지 않고, 열경화 수지를 이용한 시트에서도 미경화 상태를 유지할 수 있다. 이에 따라, 회로기판을 미경화 상태로 이층 이상 적층한 후에, 일괄하여 열경화 수축시키는 것이 가능해진다. Since the circuit board can transfer and form the component pattern and the wiring pattern at a low temperature of 100 ° C. or lower, the circuit board is not limited to the ceramic green sheet and can maintain an uncured state even in a sheet using a thermosetting resin. As a result, after the circuit boards are laminated in two or more layers in an uncured state, it is possible to collectively thermally shrink shrinkage.                     

따라서, 4층 이상의 다층회로기판에서, 각층마다 경화수축의 보정을 행할 필요가 없다. 이에 따라, 미세한 배선패턴 및 부품 패턴을 가지는 다층 구조의 회로기판을 제작할 수 있다. 단, 내층을 형성하는 배선부 및 부품부에 관해서는, 상술한 바와 같이 오목 형상일 필요는 없고 평탄해도 되기 때문에, 도 22(g), 도 23(h)에 도시한 회로기판 등을 이용할 수 있다.Therefore, in the multilayer circuit board having four or more layers, it is not necessary to correct hardening shrinkage for each layer. As a result, a circuit board having a multilayer structure having a fine wiring pattern and a component pattern can be manufactured. However, the wiring portion and the component portion forming the inner layer need not be concave, as described above, and may be flat, so that the circuit boards shown in Figs. 22 (g) and 23 (h) can be used. have.

실시형태 11 및 본 실시형태에서 설명한 제조 방법의 각각에서, 상기 시트상 기재는, 무기 필러와 열경화성 수지 조성물을 포함하고, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이스트가 충전되어 있는 것이 바람직하다. 이에 따라, 열전도성이 뛰어나고, 상기 배선 패턴이 상기 도전성 페이스트에 의해 전기적으로 접속된 IVH 구조를 가지는 고밀도 실장용 복합 배선기판을 용이하게 얻을 수 있다.In each of the eleventh embodiment and the manufacturing method described in the present embodiment, the sheet-shaped base material includes an inorganic filler and a thermosetting resin composition, has at least one through hole, and the through hole is filled with a conductive paste. desirable. As a result, a high density mounting composite wiring board having excellent thermal conductivity and having an IVH structure in which the wiring pattern is electrically connected by the conductive paste can be easily obtained.

또, 이 시트상 기재를 이용하면, 배선 기판의 제작시에, 고온 처리할 필요가 없고, 예컨대 열경화성 수지의 경화온도인 200℃ 정도의 저온 처리로 충분하다.Moreover, when this sheet-like base material is used, it is not necessary to carry out high temperature processing at the time of preparation of a wiring board, and low temperature processing of about 200 degreeC which is the hardening temperature of thermosetting resin, for example is enough.

상기 시트상 기재 전체에 대해, 상기 무기 필러의 비율이 70∼95중량%이고, 상기 열경화성 수지 조성물의 비율은 5∼30중량%인 것이 바람직하고, 특히 바람직하게는, 상기 무기 필러의 비율이 85∼90중량%이고, 상기 열경화성 수지 조성물의 비율이 10∼15중량%이다. 상기 시트상 기재는, 상기 무기 필러를 고농도 함유할 수 있기 때문에, 그 함유량에 따라 배선기판에서의 열팽창 계수, 열전도도, 유전율 등을 임의로 설정할 수 있다. It is preferable that the ratio of the said inorganic filler is 70 to 95 weight% with respect to the whole said sheet-like base material, and the ratio of the said thermosetting resin composition is 5 to 30 weight%, Especially preferably, the ratio of the said inorganic filler is 85 It is -90 weight%, and the ratio of the said thermosetting resin composition is 10-15 weight%. Since the sheet-like base material can contain a high concentration of the inorganic filler, the thermal expansion coefficient, thermal conductivity, dielectric constant, and the like on the wiring board can be arbitrarily set according to the content thereof.                     

상기 무기 필러는, Al2O3, MgO, BN, AlN 및 SiO2로 이루어진 그룹에서 선택된 적어도 하나의 무기 필러인 것이 바람직하다. 상기 무기 필러의 종류를 적당히 결정함으로써, 예컨대, 열전도성, 열팽창성, 유전율을 원하는 조건으로 설정할 수 있다. 예컨대, 상기 시트상 기재에서의 평면방향의 열팽창 계수를 실장하는 반도체의 열팽창 계수와 같은 정도로 설정하고, 또 고열전도성을 부여할 수도 있다.The inorganic filler is preferably at least one inorganic filler selected from the group consisting of Al 2 O 3 , MgO, BN, AlN, and SiO 2 . By appropriately determining the type of the inorganic filler, for example, thermal conductivity, thermal expansion, and dielectric constant can be set to desired conditions. For example, the thermal expansion coefficient in the planar direction in the sheet-like substrate can be set to the same level as that of the semiconductor to be mounted, and high thermal conductivity can be provided.

상기 무기 필러 중에서도, 예컨대 Al2O3, BN, AlN 등을 이용한 시트상 기재는 열전도성이 뛰어나고, MgO를 이용한 시트상 기재는 열전도도가 뛰어나고, 또 열팽창 계수를 크게 할 수 있다. 또, SiO2 특히, 비정질 SiO2를 사용한 경우, 열팽창계수가 작고, 가볍고, 저유전율의 시트상 기재를 얻을 수 있다. 또, 상기 무기 필러는, 한 종류이어도 좋고, 두 종류 이상을 병용해도 좋다.Among the inorganic fillers, for example, the sheet-like base material using Al 2 O 3 , BN, AlN or the like is excellent in thermal conductivity, and the sheet-like base material using MgO is excellent in thermal conductivity and can increase the coefficient of thermal expansion. Further, SiO 2 in particular, in the case of using an amorphous SiO 2, the thermal expansion coefficient is small, light, it is possible to obtain a sheet-like substrate of low dielectric constant. Moreover, one type may be sufficient as the said inorganic filler, and it may use two or more types together.

상기 무기 필러와 열경화성 수지 조성물을 포함하는 시트상 기재는, 예컨대 이하와 같은 방법으로 제작할 수 있다. 먼저, 상기 무기 필러와 열경화성 수지 조성물을 포함하는 혼합물에 점도 조정용 용매를 가하여, 임의의 슬러리 점도인 슬러리를 조제한다. 상기 점도 조제용 용매로서는, 예컨대 메틸에틸케톤, 톨루엔 등을 사용할 수 있다.The sheet-like base material containing the said inorganic filler and a thermosetting resin composition can be produced, for example by the following methods. First, the solvent for viscosity adjustment is added to the mixture containing the said inorganic filler and a thermosetting resin composition, and the slurry which is arbitrary slurry viscosity is prepared. As said viscosity preparation solvent, methyl ethyl ketone, toluene, etc. can be used, for example.

그리고, 미리 준비한 이형 필름상에서, 상기 슬러리를 이용하여, 예컨대 닥터 블레이드 등에 의해 막을 제조하고, 상기 열경화성 수지의 경화온도보다도 낮은 온도에서 처리하여, 상기 점도 조정용 용매를 휘발시킨 후, 상기 이형 필름을 제거함으로써 시트상 기재를 제작할 수 있다. Then, on the release film prepared in advance, a film is prepared using the slurry, for example, by a doctor blade or the like, and treated at a temperature lower than the curing temperature of the thermosetting resin to volatilize the solvent for viscosity adjustment, and then the release film is removed. A sheet-like base material can be produced by this.                     

상기 막을 제조했을 때의 막 두께는 상기 혼합물의 조성이나, 첨가하는 상기 점도 조정용 용매의 양에 따라 적당히 결정되는데, 통상적으로 두께 80∼200㎛의 범위이다. 또, 상기 점도 조제용 용매를 휘발시키는 조건은, 예컨대, 상기 점도 조제용 용매의 종류나 상기 열경화성 수지의 종류 등에 따라 적당히 결정되는데, 통상적으로 온도 70∼150℃에서, 5∼15분간이다.The film thickness at the time of producing the said film is suitably determined according to the composition of the said mixture, and the quantity of the said solvent for viscosity adjustment to add, Usually, it is the range of 80-200 micrometers in thickness. Moreover, although the conditions which volatilize the said solvent for viscosity preparation are suitably determined according to the kind of the said solvent for viscosity preparation, the kind of said thermosetting resin, etc., it is 5 to 15 minutes normally at the temperature of 70-150 degreeC.

상기 이형 필름으로는, 통상적으로는 유기 필름을 사용할 수 있고, 예컨대 폴리에틸렌, 폴리에틸렌프테레탈레이트, 폴리에틸렌테레프탈레이트, 폴리페닐렌술파이드(PPS), 폴리페닐렌프테레탈레이트, 폴리이미드 및 폴리아미드로 이루어진 그룹에서 선택된 적어도 하나의 수지를 포함하는 유기 필름인 것이 바람직하고, 특히 바람직하게는 PPS이다.As said release film, an organic film can be used normally, For example, polyethylene, a polyethylene terephthalate, a polyethylene terephthalate, polyphenylene sulfide (PPS), a polyphenylene terephthalate, a polyimide, and a polyamide It is preferred that it is an organic film comprising at least one resin selected from the group consisting of, particularly preferably PPS.

또, 그 외에, 시트상 보강재에 열경화성 수지 조성물을 함침한 것으로, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이스트가 충전되어 있는 시트상 기재를 이용할 수 있다.In addition, the sheet-like reinforcing material is impregnated with a thermosetting resin composition, and a sheet-like base material having at least one through hole and filled with a conductive paste in the through hole can be used.

상기 시트상 보강재는 상기 열경화성 수지를 유지할 수 있는 것이면, 특별히 제한되지 않지만, 유리섬유의 직포, 유리섬유의 부직포, 내열 유기섬유의 직포 및 내열 유기섬유의 부직포로 이루어진 그룹에서 선택된 적어도 하나의 시트상 보강재인 것이 바람직하다. 상기 내열 유기섬유로는, 예컨대 전방향족 폴리아미드(아라미드 수지), 전방향족 폴리에스테르, 폴리부틸렌옥시드 등을 들 수 있고, 그 중에서도 아라미드 수지가 바람직하다. The sheet-like reinforcing material is not particularly limited as long as it can hold the thermosetting resin, but at least one sheet-like selected from the group consisting of a woven fabric of glass fibers, a nonwoven fabric of glass fibers, a woven fabric of heat resistant organic fibers, and a nonwoven fabric of heat resistant organic fibers. It is preferable that it is a reinforcing material. Examples of the heat-resistant organic fibers include wholly aromatic polyamides (aramid resins), wholly aromatic polyesters, polybutylene oxides, and the like. Among them, aramid resins are preferable.

상기 열경화성 수지는, 내열성이면 특별히 제한받지 않지만, 특히 내열성이 뛰어난 것으로, 에폭시계 수지, 페놀계 수지 및 시아네이트계 수지 또는 폴리페닐렌프탈레이트 수지, 폴리페틸렌에스테르 수지로 이루어진 그룹에서 선택된 적어도 하나의 수지를 포함하는 것이 바람직하다. 또, 상기 열경화성 수지는 어떤 한 종류이어도 좋고, 두 종류 이상을 병용해도 좋다.The thermosetting resin is not particularly limited as long as it is heat resistant, but is particularly excellent in heat resistance. It is preferable to include resin. Moreover, any one kind of said thermosetting resin may be used, and it may use two or more types together.

이와 같은, 시트상 기재는, 예컨대, 상기 열경화성 수지 조성물 중에 상기 시트상 보강재를 침지한 후, 건조시켜 반경화 상태로 함으로써 제작할 수 있다. 상기 함침은 상기 시트상 기재 전체에서의 상기 열경화성 수지의 비율이 30∼60중량%가 되도록 행하는 것이 바람직하다.Such a sheet-like base material can be produced by, for example, immersing the sheet-like reinforcing material in the thermosetting resin composition, followed by drying to a semi-cured state. It is preferable to perform the said impregnation so that the ratio of the said thermosetting resin in the whole said sheet-like base material may be 30 to 60 weight%.

이들의 제조방법에서, 이상과 같은 열경화성 수지를 함유하는 시트상 기재를 이용하는 경우는, 상기 배선기판의 적층을 가열가압처리에 의한 상기 열경화성 수지의 경화에 의해 행하는 것이 바람직하다. 이에 의하면, 상기 배선기판의 적층공정에서, 예컨대 상기 열경화성 수지의 경화온도인 200℃정도의 저온처리로 충분하다.In these manufacturing methods, when using the sheet-like base material containing the above-mentioned thermosetting resin, it is preferable to perform lamination | stacking of the said wiring board by hardening of the said thermosetting resin by a heat press process. According to this, in the lamination step of the wiring board, for example, a low temperature treatment of about 200 ° C., which is a curing temperature of the thermosetting resin, is sufficient.

상기 시트상 보강재는, 폴리이미드, LCP, 아라미드 등의 필름상 시트에 열경화 수지를 코팅한 것이어도 좋다.The sheet-like reinforcing material may be one obtained by coating a thermosetting resin on a film-like sheet such as polyimide, LCP or aramid.

한편, 이들 배선기판은 수지 기판에 한정되는 것은 아니고, 세라믹 기판이어도 좋다. 이 경우, 시트상 기재로는 유기 바인더, 가소제 및 세라믹 분말을 포함하는 그린 시트에서, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이스트가 충전되어 있는 것을 이용할 수 있다. 이 시트상 기재는, 고내열성이고, 밀폐성이 좋고, 열전도성도 뛰어나다. In addition, these wiring boards are not limited to a resin board, but may be a ceramic board. In this case, as a sheet-like base material, in the green sheet which consists of an organic binder, a plasticizer, and a ceramic powder, what has at least 1 through hole, and the said through hole is filled with the conductive paste can be used. This sheet-like base material is high heat resistance, good sealing property, and is excellent also in thermal conductivity.                     

상기 세라믹 분말은 Al2O3, MgO, ZrO2, TiO2,BeO, BN, SiO2 , CaO 및 유리로 이루어진 그룹에서 선택된 적어도 하나의 세라믹을 포함하는 것이 바람직하고, 특히 바람직하게는 Al2O3 50∼55중량%와 유리 분말 45∼50중량%와의 혼합물이다. 또, 상기 세라믹은 한 종류이어도 좋고, 두 종류 이상을 병용해도 좋다.The ceramic powder preferably comprises at least one ceramic selected from the group consisting of Al 2 O 3 , MgO, ZrO 2 , TiO 2 , BeO, BN, SiO 2 , CaO and glass, particularly preferably Al 2 O 3 It is a mixture of 50-55 weight% and 45-50 weight% of glass powder. Moreover, one type of said ceramic may be sufficient and it may use two or more types together.

상기 유기 바인더로는, 예컨대 폴리비닐부티레이트(PVB), 아크릴 수지, 메틸셀룰로스 수지 등을 사용할 수 있고, 상기 가소제로서는 예컨대 부틸벤질프탈레이트(BBP), 디부틸프탈레이트(DBP)등을 사용할 수 있다.As the organic binder, for example, polyvinyl butyrate (PVB), acrylic resin, methyl cellulose resin, or the like can be used. As the plasticizer, butyl benzyl phthalate (BBP), dibutyl phthalate (DBP) or the like can be used.

이와 같은 상기 세라믹 분말 등을 포함하는 그린 시트는, 예컨대, 상기 무기 필러와 열경화성 수지를 포함하는 시트상 기재의 상기 제작방법과 같은 방법으로 하여 제작할 수 있다. 또, 각 처리조건은, 상기 구성 재료의 종류 등에 의해 적당히 결정된다.The green sheet containing such ceramic powder or the like can be produced, for example, by the same method as the method for producing the sheet-like base material containing the inorganic filler and the thermosetting resin. In addition, each processing condition is suitably determined by the kind etc. of the said constituent material.

예컨대, 도 22에 도시한 전사재의 제2 금속층(2403), 즉 배선층을 은으로 구성한 경우, 은은 내산화성을 가지는 금속이기 때문에, 대기중에서의 탈바인더 처리 및 대기중에서의 소성이 가능해져, 제작 공정이 용이해지는 이점을 얻을 수 있다 한편, 도 23및 도 24에 도시한 제2 금속층(2503, 2603)이 구리로 구성되어 있는 경우는, 전사된 배선부가 산화되기 쉬운 비금속이 되므로, 비산화 분위기, 예컨대 질소 분위기에서의 탈바인더 처리 및 질소 소성 공정이 요구된다. 따라서, 그린 시트도, 그 질소 공정에 대응한 구성이 요구된다. 따라서, 인덕터, 콘덴서 및 저항 등의 인쇄에 이용되는 비히클, 바인더에 대해서도 비산화 분위기에서의 열분해성이 강하게 요구된다.For example, when the second metal layer 2403 of the transfer material shown in FIG. 22, that is, the wiring layer is made of silver, silver is a metal having oxidation resistance, so that the binder removal in the air and the firing in the air can be performed, and the manufacturing process On the other hand, in the case where the second metal layers 2503 and 2603 shown in Figs. 23 and 24 are made of copper, since the transferred wiring portion is a non-metal which is easy to be oxidized, a non-oxidizing atmosphere, For example, a debinder treatment in a nitrogen atmosphere and a nitrogen firing process are required. Therefore, the structure corresponding to the nitrogen process is calculated | required also for the green sheet. Therefore, the thermal decomposition property in a non-oxidizing atmosphere is strongly requested | required also about the vehicle and binder used for printing inductors, capacitors, and resistors.

이상과 같은 상기 시트상 기재의 두께는, 통상적으로 100∼250㎛의 범위이다.The thickness of the said sheet-like base material as mentioned above is 100-250 micrometers normally.

상기 시트상 기재는 상술한 바와 같이, 적어도 하나의 관통 구멍을 가지고, 상기 관통 구멍에 도전성 페이스트가 충전되어 있는 것이 바람직하다. 상기 관통 구멍의 위치는, 통상적으로 배선패턴과 접촉하도록 형성되면, 특별히 제한받지 않지만, 피치가 250∼500㎛ 등간격의 위치로 형성되는 것이 바람직하다.As mentioned above, it is preferable that the said sheet-like base material has at least 1 through hole, and the said through hole is filled with the electrically conductive paste. The position of the through hole is not particularly limited as long as it is usually formed in contact with the wiring pattern, but it is preferable that the pitch is formed at a position of 250 to 500 占 퐉 or the like interval.

상기 관통 구멍의 크기는 특별히 제한받지 않지만, 통상적으로 직경 100∼200㎛의 범위이고, 바람직하게는 직경 100∼150㎛의 범위이다.The size of the through hole is not particularly limited, but is usually in the range of 100 to 200 mu m in diameter, and preferably in the range of 100 to 150 mu m in diameter.

상기 관통 구멍의 형성방법은 상기 시트상 기재의 종류 등에 의해 적당히 결정되는데, 예컨대 탄산가스 레이저 가공, 펀칭머신에 의한 가공, 금형에 의한 일괄 가공 등을 들 수 있다.The formation method of the through-hole is appropriately determined depending on the kind of the sheet-like base material, and the like, for example, carbon dioxide laser processing, processing by punching machine, batch processing by mold, and the like.

상기 도전성 페이스트로서는 도전성을 가지는 것이면 특별히 제한받지 않지만, 통상적으로 도전성 금속재료의 입자를 함유하는 수지 등을 사용할 수 있다. 상기 도전성 금속 재료로는, 예컨대 구리, 은, 금, 은 팔라듐 등을 사용할 수 있고, 상기 수지로서는 에폭시계 수지, 페놀계 수지, 셀룰로스계 수지, 아크릴계 수지 등의 유기 바인더를 사용할 수 있다.Although it will not restrict | limit especially if it has electroconductivity as said electroconductive paste, Resin etc. containing the particle | grains of electroconductive metal material can be used normally. As said conductive metal material, copper, silver, gold, silver palladium, etc. can be used, for example, As said resin, organic binders, such as an epoxy resin, a phenol resin, a cellulose resin, an acrylic resin, can be used.

또, 상기 도전성 페이스트 중의 상기 도전성 금속재료의 함량은 통상적으로, 80∼95중량%의 범위이다. 또, 상기 시트상 기재가 세라믹 그린 시트인 경우는, 열경화성 수지 대신에 열가소성 바인더가 이용되고, 접착제로서 유리 분말이 이용된 다. In addition, the content of the conductive metal material in the conductive paste is usually in the range of 80 to 95% by weight. Moreover, when the said sheet-like base material is a ceramic green sheet, a thermoplastic binder is used instead of a thermosetting resin, and glass powder is used as an adhesive agent.

다음에, 상기 공정에서의 전사재와 시트상 기재와의 접착방법 및 시트상 기재에 접착된 전사재로부터 제1 금속층을 박리하는 방법은, 특별히 제한받지 않지만, 상기 시트상 기재가 세라믹 기판 이외인 열경화성 수지를 포함하는 경우, 예컨대, 이하에 도시한 바와 같은 방법으로 행할 수 있다.Next, the method of adhering the transfer material and the sheet-like substrate in the above step and the method of peeling the first metal layer from the transfer material bonded to the sheet-like substrate are not particularly limited, but the sheet-like substrate is other than the ceramic substrate. When it contains a thermosetting resin, it can carry out by the method as shown below, for example.

먼저, 전사재(도 23(f))와 시트상 기재(2508)를, 도 23(g)와 같이 배치하여, 가열가압처리에 의해 시트상 기재 중의 열경화성 수지를 용융 연화시킴으로써, 시트상 기재에 배선패턴을 형성한 금속층(2503) 및 인쇄한 수동부품 패턴(2505, 2506, 2507)을 매몰시킨다. 또, 2505는 인덕터, 2506은 콘덴서, 2507은 저항이다. 단, 콘덴서와 같이 유전체층의 양면에 전극이 필요한 회로부품을 전사하는 경우에는, 도 23(g)에 도시한 바와 같이, 미리 이것에 대응한 배선 패턴(2510)만을 전사 등에 의해 시트상 기재(2508)에 형성해 두는 것이 바람직하다.First, the transfer material (FIG. 23 (f)) and the sheet-like base material 2508 are arranged as shown in FIG. 23 (g), and the thermosetting resin in the sheet-like base material is melted and softened by heat and pressure treatment to form the sheet-like base material. The metal layer 2503 on which the wiring pattern is formed and the printed passive component patterns 2505, 2506, and 2507 are buried. 2505 is an inductor, 2506 is a capacitor, and 2507 is a resistor. However, in the case of transferring a circuit component requiring an electrode on both surfaces of the dielectric layer, such as a capacitor, as shown in Fig. 23G, only the wiring pattern 2510 corresponding to this in advance is transferred to the sheet-like base material 2508. It is preferable to form at).

이어서, 전사재를 압착시킨 시트상 기재를, 상기 열경화성 수지의 연화온도 또는 경화온도에서 처리하고, 후자의 경우는 상기 수지를 경화시킴으로써, 전사용재와 시트상 기재를 접착할 수 있다. 또, 제2 금속층(2503)과 시트상 기재(2508)와의 접착도 고정된다.Subsequently, the sheet-like substrate obtained by pressing the transfer material is treated at the softening temperature or the curing temperature of the thermosetting resin, and in the latter case, the transfer material and the sheet-like substrate can be adhered by curing the resin. In addition, adhesion between the second metal layer 2503 and the sheet-like substrate 2508 is also fixed.

상기 가열가압 조건은, 상기 열경화성 수지가 완전히 경화하지 않는 조건이면, 특별히 제한되지 않는데, 통상적으로 압력 약 9.8×105∼9.8×106Pa(10∼100kg/㎠), 온도 70∼260℃, 시간 30∼120분간이다. The heating and pressing conditions are not particularly limited as long as the thermosetting resin is not completely cured. The pressure is usually about 9.8 × 10 5 to 9.8 × 10 6 Pa (10 to 100 kg / cm 2), at a temperature of 70 to 260 ° C., The time is 30 to 120 minutes.

그리고, 전사재(도 23(f))와 시트상 기재(2508)가 접착한 후, 예컨대 캐리어층인 제1 금속층(2501)을 잡아당겨, 박리층 계면에서 박리함으로써, 제2 금속층(2503) 및 수동부품 패턴(2505, 2506, 2507)으로부터 제1 금속층(2501)을 박리할 수 있다.After the transfer material (FIG. 23 (f)) and the sheet-like base material 2508 are bonded together, the second metal layer 2503 is pulled out by peeling at the release layer interface, for example, by pulling the first metal layer 2501 serving as a carrier layer. And the first metal layer 2501 from the passive component patterns 2505, 2506, and 2507.

즉, 박리층을 통한 제1 금속층에 대한 상기 제2 금속층 및 부품패턴의 접착강도가 시트상 기재에 대한 접착강도보다도 약하기 때문에, 상기 제1 금속층과 제2 금속층 및 수동부품의 패턴과의 접착면이 박리한다. 그 결과, 상기 시트형사 기재에는 부품 및 배선 패턴만이 전사되어, 제1 금속층은 박리된다(도 23(h) 참조).That is, since the adhesive strength of the second metal layer and the component pattern to the first metal layer through the release layer is weaker than the adhesive strength to the sheet-like substrate, the adhesive surface of the first metal layer and the pattern of the second metal layer and the passive component This peels off. As a result, only components and wiring patterns are transferred to the sheet-like substrate, and the first metal layer is peeled off (see Fig. 23 (h)).

또, 상기 열경화성 수지의 경화는 상기 부품 배선 패턴으로부터 제1 금속층을 박리한 후에 행해도 좋다.Moreover, you may perform hardening of the said thermosetting resin after peeling a 1st metal layer from the said component wiring pattern.

한편, 상기 시트상 기재는, 상기 세라믹 기판을 구성하는 그린 시트인 경우는, 예컨대 이하에 도시한 바와 같은 방법으로 하여 행할 수 있다. 예컨대, 도 22(a)∼(d)의 경우, 제1 금속층(2401)에 구리박을 이용하여, 제2 금속층(2403) 즉, 배선층으로서, 전해 도금법으로 은배선을 형성한다. 그런 후에, 이 은배선과 전기적으로 접속하도록, 수동 부품 등을 스크린 인쇄로 형성하여, 전사용 부품 및 배선 패턴을 형성한다. 단, 세라믹 기판의 경우는 소성을 따르므로, 도 22(e')에 도시한 반도체 칩은 실장하지 않는다. 이 구성에 대해, 상술한 바와 같은 방법으로 하여, 가열가압처리를 행함으로써, 부품배선 패턴을 시트상 기재인 그린 시트에 매몰시켜, 그린 시트와 전사용 부품배선 패턴 형성재를 접착할 수 있다.In addition, the said sheet-like base material can be performed by the method as shown below, for example, when it is a green sheet which comprises the said ceramic substrate. For example, in FIGS. 22A to 22D, silver wiring is formed by the electroplating method as the second metal layer 2403, that is, as the wiring layer, using copper foil for the first metal layer 2401. Thereafter, passive components and the like are formed by screen printing so as to be electrically connected to the silver wiring, thereby forming transfer components and wiring patterns. However, in the case of a ceramic substrate, since baking is followed, the semiconductor chip shown in FIG. 22 (e ') is not mounted. In this configuration, by heating and pressing in the same manner as described above, the component wiring pattern is embedded in the green sheet which is a sheet-like substrate, and the green sheet and the transfer component wiring pattern forming material can be adhered to each other.

그 후, 상술한 것과 마찬가지로, 캐리어의 박리에 의해, 상기 부품 배선 패 턴 이외의 전사재의 구성 재료를 제거한다. 그리고, 부품배선 패턴이 전사된 그린 시트에, 구속용 알루미늄 그린 시트를 적층한다. 그 후, 대기중 탈 바인더 처리 및 대기 중 소성처리를 행하여, 상기 세라믹을 소결시켜, 전사된 상기 제2 금속층 및 부품 패턴을 상기 세라믹 기판에 고정한다. 이 전사재는 배선이 은으로 형성되어 있기 때문에, 대기 중 탈 바인더 및 대기중 소성이 가능해지는 데에 이점이 있다.Thereafter, similarly to the above, by removing the carrier, constituent materials of the transfer material other than the component wiring pattern are removed. The restraint aluminum green sheet is laminated on the green sheet to which the component wiring pattern is transferred. Thereafter, air debinding and air firing are performed to sinter the ceramic to fix the transferred second metal layer and the component pattern to the ceramic substrate. Since the transfer material is made of silver, the transfer material is advantageous in that binder removal in the air and firing in the air can be performed.

한편, 도 23(a)∼(h) 및 도 24(a)∼(h)의 방법의 경우, 제1 금속층을 구리박으로 형성하고, 제2 금속층 즉 배선층으로서, 예컨대 포토리소그래피법을 이용한 화학 에칭법으로 구리배선을 형성한다. 구리 배선은 도금법에 의해 제작되는 은배선보다 저렴하게 제작할 수 있고, 내마이그레이션성이 뛰어나다. 그런 후에, 전기적으로 접속하도록 수동부품 등을 스크린 인쇄로 형성하여, 전사용 부품배선 패턴을 형성한다.On the other hand, in the case of the methods of Figs. 23 (a) to (h) and Figs. 24 (a) to (h), the first metal layer is formed of copper foil, and as the second metal layer, that is, the wiring layer, for example, a chemistry using a photolithography method. Copper wiring is formed by the etching method. Copper wiring can be manufactured at a lower cost than silver wiring produced by the plating method, and has excellent migration resistance. Thereafter, passive components and the like are formed by screen printing so as to be electrically connected, thereby forming a transfer component wiring pattern.

단, 세라믹 기판의 경우는 소성을 따르므로, 도 22(e')에서 도시한 바와 같이 반도체 칩은 실장하지 않는다. 이 구성에 대해, 상술한 바와 마찬가지로, 가열가압처리를 행함으로써, 배선패턴을 상기 시트상 기판(그린 시트)에 매몰시켜, 시트상 기재와 전사용 부품배선 패턴형성재를 접착할 수 있다. 그 후, 상술한 바와 같이, 캐리어의 박리에 의해, 상기 부품배선 패턴 이외의 구성재료를 제거한다.In the case of ceramic substrates, however, sintering is performed, so that the semiconductor chips are not mounted as shown in Fig. 22E. In this configuration, as described above, by performing the heating and pressing treatment, the wiring pattern is embedded in the sheet-like substrate (green sheet), and the sheet-like base material and the transfer part wiring pattern forming material can be adhered to each other. Thereafter, as described above, by removing the carrier, constituent materials other than the component wiring pattern are removed.

그리고, 부품배선 패턴이 전사된 그린 시트에, 구속용 알루미나 그린 시트를 적층한다. 그 후, 구리가 산화되지 않는 분위기, 예컨대 질소 분위기 중에서, 탈바인더 처리 및 소성처리를 행하여, 상기 세라믹을 소결시킴으로써, 전사된 제2 금속층 및 부품 패턴을 세라믹 기판에 고정한다. 이 전사재의 배선은 구리이기 때문에, 전사재 자체는 은배선의 경우보다 저렴하게 제작할 수 있는데, 은배선에 배려하여, 소성 공정을 비산화 분위기에서 행할 필요가 있다.Then, the restraining alumina green sheet is laminated on the green sheet to which the component wiring pattern is transferred. Thereafter, debinder treatment and firing treatment are performed in an atmosphere in which copper is not oxidized, such as a nitrogen atmosphere, and the ceramic is sintered by fixing the transferred second metal layer and the component pattern on the ceramic substrate. Since the wiring of the transfer material is copper, the transfer material itself can be produced at a lower cost than in the case of silver wiring. In view of the silver wiring, it is necessary to perform the firing step in a non-oxidizing atmosphere.

따라서, 그린 시트의 바인더 및 수동부품을 구성하는 페이스트의 바인더도, 예컨대 메타크릴산계 아크릴 바인더 등의 열분해성이 양호한 것을 이용할 필요가 생긴다.Therefore, the binder of the paste which comprises a green sheet binder and a passive component needs to use what is good thermal decomposition property, such as a methacrylic acid type acrylic binder, for example.

따라서, 기판을 구성하는 그린 시트나, 수동부품을 구성하는 세라믹의 소결조건에 따라, 전사재의 구성은 구분되어 사용된다.Therefore, according to the sintering conditions of the green sheet which comprises a board | substrate and the ceramic which comprises a passive component, the structure of a transfer material is used separately.

상기 가열가압 조건은, 예컨대 상기 그린 시트 및 도전성 페이스트에 함유된 유기 바인더의 종류 등에 따라 적당히 결정되는데, 통상적으로 압력 약 9.8×105∼1.96×107Pa(10∼200kg/㎠), 온도 70∼100℃, 시간 2∼30분간이다. 따라서, 그린 시트에 아무런 손상을 주지 않고 배선 패턴을 형성할 수 있다.The heating and pressing conditions are appropriately determined depending on, for example, the type of organic binder contained in the green sheet and the conductive paste, and the pressure is generally about 9.8 × 10 5 to 1.96 × 10 7 Pa (10 to 200 kg / cm 2), and the temperature is 70 It is -100 degreeC and time 2-30 minutes. Therefore, the wiring pattern can be formed without damaging the green sheet.

상기 탈바인더 처리는, 예컨대 상기 바인더의 종류, 배선패턴을 구성하는 금속 등에 의해, 그 조건이 적당히 결정되는데, 통상적으로 전기로를 이용하여, 온도 500∼700℃에서, 2∼5 시간 처리함으로써 행할 수 있다.The debinding treatment is appropriately determined by, for example, the type of the binder, the metal constituting the wiring pattern, and the like, but can usually be performed by using an electric furnace for 2 to 5 hours at a temperature of 500 to 700 ° C. have.

상기 소성처리의 조건은 예컨대 상기 세라믹의 종류 등에 의해 적당히 결정되지만, 통상적으로 벨트로를 이용하여, 공기중 또는 질소중에서 온도 860∼950℃, 시간 30∼60분이다.Although the conditions of the said baking process are suitably determined by the kind of said ceramics etc., for example, normally, it is a temperature of 860-950 degreeC and time 30-60 minutes in air or nitrogen using a belt furnace.

또, 상기 배선기판의 두 번째의 제조방법, 즉 다층회로기판의 제조방법에 대해서 설명한다. 이 방법에 의해, 도 25에 도시한 바와 같은 다층회로기판을 제작하 는 경우는, 상술한 방법와 같이 제작된 단층 회로기판을 순차 적층하여, 층간을 접착함으로써 제작할 수 있다. 당연히, 단층 회로기판을 이층 이상 적층하여, 일괄하여 경화시키는 것도 가능하다.The second manufacturing method of the wiring board, that is, the manufacturing method of the multilayer circuit board will be described. In this way, when a multilayer circuit board as shown in Fig. 25 is produced, it can be produced by sequentially stacking single layer circuit boards produced in the same manner as described above and bonding the layers together. Naturally, it is also possible to laminate | stack two or more layers of a single-layer circuit board, and to harden them collectively.

예컨대, 열경화성 수지를 포함하는 시트상 기재를 가지는 회로기판을 적층하는 경우는, 도 26(a)∼(c)에 각각 도시한 바와 같이, 상술한 바와 마찬가지로, 시트상 기재에 열경화하지 않는 저온역에서 부품배선패턴만을 전사함으로써, 도 26(a')∼(c')에 각각 도시한 바와 같은 단층 회로기판을 얻는다. 그리고, 이 단층 회로기판의 적층체를 상기 열경화성 수지의 경화 온도에서 가열가압처리하여, 상기 열경화성 수지를 경화함으로써, 상기 회로기판간을 접착 고정한다.For example, when laminating a circuit board having a sheet-like base material containing a thermosetting resin, as shown in Figs. 26A to 26C, as described above, at a low temperature that does not thermally cure the sheet-like base material. By transferring only the component wiring patterns in the reverse direction, single-layer circuit boards as shown in Figs. 26A to 26C are obtained, respectively. Then, the laminate of the single-layered circuit board is heated and pressurized at the curing temperature of the thermosetting resin, and the thermosetting resin is cured to adhesively fix the circuit boards.

부품배선 패턴의 전사를 행할 때의 가열가압조건의 온도는 의도적으로 100℃ 이하로 하면, 전사 후도 시트상 기재를 거의 프리프레그와 같이 취급한다. 이에 따라, 단층회로기판을 순차 적층하여 접착하지 않고, 단층회로기판을 다수장 적층한 것을 일괄하여 접착 고정함으로써, 다층회로기판을 제작할 수 있게 된다.When the temperature of the heating and press condition when transferring the component wiring pattern is intentionally set to 100 ° C or lower, the sheet-like substrate is treated almost like prepreg even after the transfer. As a result, the multilayered circuit board can be manufactured by gluing together and fixing a plurality of stacked single-layered circuit boards without sequential stacking and bonding of the single-layered circuit boards.

또, 예컨대, 시트상 기재가 세라믹을 포함하는 세라믹 회로기판을 적층하는 경우는, 상술한 바와 마찬가지로, 시트상 기재에 부품배선 패턴만을 전사한 후, 이 단층의 세라믹 회로기판을 적층하여, 가열가압처리를 행함으로써, 세라믹의 소성과 회로기판간의 접착 고정을 동시에 행할 수 있다.For example, in the case where the sheet-like substrate is laminated with a ceramic circuit board containing ceramic, as described above, only the component wiring pattern is transferred to the sheet-like substrate, and then the ceramic circuit board of this single layer is laminated and heated and pressed. By carrying out the treatment, firing of the ceramic and adhesion fixing between the circuit board can be performed simultaneously.

상기 다층회로기판(도 25)에서의 층수는 특별히 제한되지 않지만, 통상적으로 4∼8층이고 12층에 이르는 것도 있다. 또, 상기 다층회로기판의 전체 두께는 통상, 500∼1000㎛이다. The number of layers in the multilayer circuit board (Fig. 25) is not particularly limited, but there are usually 4 to 8 layers and up to 12 layers. The overall thickness of the multilayer circuit board is usually 500 to 1000 mu m.                     

또, 상기 다층회로기판(도 25)의 가장 바깥층 이외의 중간층을 구성하는 회로기판의 표면은, 이너 비어에 의한 전기적 접속 구조를 고려하면, 배선 패턴 등이 오목부에 메워진 요철면이 아니라 평탄해도 좋다. 이 구조를 의도적으로 얻기 위해서는 제4 또는 제5 전사재를 이용하면 된다. 또, 상기 다층회로기판의 가장 바깥층은 표면이 평탄한 회로기판이어도 좋지만, 표면에 오목부를 가지고 그 바닥부에 제2 금속층 등이 형성된 배선기판이면, 도 24(h)에 도시한 바와 같은 반도체 칩 등의 실장이 보다 용이하게 되어 바람직하다.The surface of the circuit board constituting the intermediate layer other than the outermost layer of the multilayer circuit board (FIG. 25) is considered to be flat, not an uneven surface, in which wiring patterns or the like are embedded in the recess, in consideration of the electrical connection structure by the inner via. good. In order to obtain this structure intentionally, a fourth or fifth transfer material may be used. The outermost layer of the multilayer circuit board may be a circuit board having a flat surface, but a semiconductor chip as shown in Fig. 24 (h) as long as it is a wiring board having a concave portion on the surface and a second metal layer formed on the bottom thereof. It is preferable to make it easier to mount.

이하, 상기 실시형태 5∼12에 관해, 더 구체적인 실시예를 설명한다.Hereinafter, more specific Example is described about the said Embodiment 5-12.

(실시예 11)(Example 11)

도 22(a)∼(g')는 제4 전사재의 제조공정의 개략의 일례를 도시한 단면도이다.(A)-(g ') is sectional drawing which shows an example of the outline of the manufacturing process of a 4th transfer material.

도 22(a)∼(e) 및 도 22(a)∼(e')에 도시한 바와 같이 하여, 수동부품(2405, 2406, 2407)을 포함하는 전사재(도 22(e))와, 능동부품인 반도체 칩(2408)을 포함하는 전사재(도 22(e'))를 제작했다.As shown in Figs. 22A to 22E and 22A to E ', a transfer material (Fig. 22E) including passive components 2405, 2406, and 2407, A transfer material (Fig. 22 (e ')) including a semiconductor chip 2408 as an active component was produced.

도 22(a)에 도시한 바와 같이, 제1 금속층(2401)으로서, 두께 35㎛의 전해 구리박을 준비했다. 먼저, 구리염 원료를 알칼리성욕에 용해하고, 이것을 고전류 밀도가 되도록 회전 드럼에 전착시켜, 금속층(구리층)을 제작한다. 이 구리층을 연속적으로 두루 말아, 전해 구리박을 제작했다.As shown in FIG. 22A, an electrolytic copper foil having a thickness of 35 μm was prepared as the first metal layer 2401. First, a copper salt raw material is melt | dissolved in an alkaline bath, it is electrodeposited to a rotating drum so that it may become high current density, and a metal layer (copper layer) is produced. This copper layer was rolled continuously and an electrolytic copper foil was produced.

다음에, 도 22(b)에 도시한 바와 같이, 드라이 필름 레지스트(2404)를 이용하여, 배선의 역패턴을 형성했다. 그런 후에, 도 22(c)에 도시한 바와 같이, 상기 제1 금속층(2401)의 면상에, 은으로 구성된 배선 패턴 형성용 금속층(2403)을 두께 9㎛가 되도록, 전해 도금법에 의해 적층하여, 도 22(d)에 도시한 바와 같은 2층 구조를 제작했다. 이 표면의 중심선 조도(Ra)가 4㎛ 정도가 되도록 조면화 처리를 행했다.Next, as shown in FIG. 22B, a reverse pattern of wiring was formed using the dry film resist 2404. After that, as shown in Fig. 22C, a wiring pattern forming metal layer 2403 made of silver is laminated on the surface of the first metal layer 2401 by an electrolytic plating method so as to have a thickness of 9 µm. A two-layer structure as shown in Fig. 22 (d) was produced. The roughening process was performed so that the centerline roughness Ra of this surface might be about 4 micrometers.

다음에, 수동부품(인덕터, 콘덴서 및 저항)에 상당하는 부분을 스크린 인쇄로 형성했다. 본 실시예에서는, 세라믹 기판에 실장하는 것을 상정하여, 동시 소성가능한 능동부품의 구성을 설정했다.Next, portions corresponding to passive components (inductors, capacitors and resistors) were formed by screen printing. In this embodiment, assuming that the ceramic substrate is mounted on a ceramic substrate, the constitution of an active component capable of simultaneous firing was set.

인덕터(2405)로는, Ni-Zn 페라이트 분말과, 아크릴 수지 5중량%(共榮社化學製 : 중합도 100cps), 타피네올(關東化學社製) 15중량%, BBP(關東化學社製) 5중량%를 이용하여, 이들 성분을 3개 롤로 혼련하여, 페이스트상의 것을 제작했다.As the inductor 2405, Ni-Zn ferrite powder, acrylic resin 5 wt% (polymerization degree: 100 cps), tapineol 15 wt%, BBP 5 Using weight%, these components were kneaded with three rolls and the paste thing was produced.

콘덴서(2406)로는, Pb계 페로브스카이트 화합물(PbO-MgO-Nb2O5-NiO-WO3-TiO 2)분말체를 이용하고, 같은 구성으로 3개의 롤로 혼련하여, 페이스트상의 것을 제작했다. 저항체(2407)로서는 산화루테늄 분말 5∼50중량%로 저융점 붕규산 유리 95∼50 중량%을 혼합한 것을 이용하여, 마찬가지로 페이스트상의 것을 제작했다.As the capacitor 2406, a Pb-based perovskite compound (PbO-MgO-Nb 2 O 5 -NiO-WO 3 -TiO 2 ) powder was kneaded in three rolls in the same configuration to produce a paste-like one. did. As the resistor 2407, a paste-like thing was similarly produced using the thing which mixed the low melting point borosilicate glass 95-50 weight% with the ruthenium oxide powder 5-50 weight%.

이들 페이스트를 이용하고, 소정 형상의 마스크를 이용하여, 도 22(d)에 도시한 2층 구조상에, 도 22(e)에 도시한 바와 같이, 인덕터(2405), 콘덴서(2406), 저항체(2407)를 각각 인쇄 형성했다. 인쇄 후는, 90℃, 20분의 조건에서 건조시켜 두었다.Using these pastes and using a mask of a predetermined shape, on the two-layer structure shown in Fig. 22 (d), as shown in Fig. 22 (e), the inductor 2405, the capacitor 2406, and the resistor ( 2407) were formed respectively for printing. After printing, it was made to dry on 90 degreeC and the conditions of 20 minutes.

또, 세라믹 기판에 전사, 소성 및 고정을 행하는 경우는, 반도체 칩 등의 능 동부품은 전사재에 형성되지 않는다(도 22(e) 참조). 그러나, 수지 기판에 전사하는 경우는, 능동 부품으로서 반도체 칩(2408) 등을 플립 칩 실장해도 좋다(도 22(e') 참조). 플립 칩 실장 후는, 언더필(underfill)(2411)을 반도체 칩(2408)과 배선 패턴(2412)과의 극간을 메우도록 주입하여, 150℃에서 완전히 경화, 일체화시켜도 좋다.In the case of transferring, firing and fixing to the ceramic substrate, active parts such as semiconductor chips are not formed in the transfer material (see Fig. 22 (e)). However, in the case of transferring to a resin substrate, the semiconductor chip 2408 or the like may be flip chip mounted as an active component (see Fig. 22 (e ')). After flip chip mounting, the underfill 2411 may be injected so as to fill the gap between the semiconductor chip 2408 and the wiring pattern 2412 and may be completely cured and integrated at 150 ° C.

도 22(e)의 전사재를 이용하여, 도 22(f)∼(g)에 도시한 바와 같은 방법으로 하여, 세라믹 회로기판을 제작했다.Using the transfer material of Fig. 22 (e), a ceramic circuit board was produced in the same manner as shown in Figs. 22 (f) to (g).

먼저, 배선 패턴을 전사하는 기판(2409)을 준비했다. 이 기판(2409)은 저온 소성 세라믹 재료와 유기 바인더를 포함하는 저온 소성 세라믹 그린 시트(A)를 조제하여, 여기에 비어 홀을 형성하여, 상기 비어 홀에 도전성 페이스트(2410)를 충전함으로써 제작했다. 이하에, 상기 그린 시트(A)의 성분 조성을 나타낸다.First, the board | substrate 2409 which transfers a wiring pattern was prepared. The substrate 2409 was prepared by preparing a low temperature calcined ceramic green sheet (A) containing a low temperature calcined ceramic material and an organic binder, forming a via hole therein, and filling the via hole with a conductive paste 2410. . Below, the component composition of the said green sheet (A) is shown.

(그린 시트(A)의 성분조성) (Component Composition of Green Sheet (A))

·세라믹 분말 Al2O3과 붕규산 유리와의 혼합물(日本電氣硝子社製 : MLS-2000) 88중량%88% by weight of a mixture of ceramic powder Al 2 O 3 and borosilicate glass (MLS-2000)

·카복실산계 아크릴 바인더(共榮社化學製:올리콕스 8125T): 10중량%Carboxylic acrylic binder (Olycox 8125T): 10% by weight

·BBP(關東化學社製) 2중량%2% by weight of BBP

상기 각 성분을 상기 조성이 되도록 칭량하여, 이들의 혼합물에 점도 조정용 용제로서 톨루엔 용제를, 상기 혼합물의 슬러리 점도가 약 20Pa·s가 될 때까지 첨가했다. 그리고, 여기에 알루미나 옥석을 가해, 포트 중에서 48시간, 속도 500rpm 의 조건에서 회전 혼합하여, 슬러리를 조제했다.Each said component was weighed out to the said composition, and toluene solvent was added to these mixture as a solvent for viscosity adjustment until the slurry viscosity of the said mixture became about 20 Pa.s. Then, alumina gemstone was added thereto, and the mixture was rotated and mixed under conditions of a speed of 500 rpm for 48 hours in a pot to prepare a slurry.

다음에, 이형 필름으로서, 두께 75㎛의 PPS 필름을 준비하여, 이 PPS 필름상에서, 상기 슬러리를 이용하여, 닥터 블레이드법에 의해, 갭 약 0.4㎜으로 막을 제조하여, 조막 시트를 제작했다. 상기 시트 중의 상기 톨루엔 용제를 휘발시켜, 상기 PPS 필름을 제거하여, 두께 220㎛의 그린 시트(A)를 제작했다. 이 그린 시트(A)는, 유기 바인더인 상기 카복실산계 아크릴 바인더에 가소제 BBP를 첨가하고 있기 때문에, 고강도, 가요성 및 양호한 열분해성을 가지고 있었다.Next, a PPS film having a thickness of 75 µm was prepared as a release film, and on this PPS film, a film was produced with a gap of about 0.4 mm by the doctor blade method using the slurry to prepare a film forming sheet. The said toluene solvent in the said sheet was volatilized, the said PPS film was removed, and the green sheet (A) of 220 micrometers in thickness was produced. Since this plastic sheet BBP was added to the said carboxylic acid type acrylic binder which is an organic binder, this green sheet (A) had high strength, flexibility, and favorable thermal decomposition property.

이 그린 시트(A)를 그 가요성을 이용하여 소정의 크기로 컷트하여, 펀칭 머신을 이용하여, 피치가 0.2㎜∼2㎜의 등간격이 되는 위치에, 직경 0.15㎜의 관통 구멍(비어 홀)을 형성했다. 그리고, 이 관통 구멍에, 비어 홀 충전용 도전성 페이스트를, 스크린 인쇄법으로 충전했다. 이상의 공정에 의해 기판(2409)을 제작했다. 도전성 페이스트(2409)는 이하의 재료를 이하의 조성이 되도록 조제하여, 세 개의 롤에 의해 혼련한 것을 이용했다.A through hole having a diameter of 0.15 mm at the position where the green sheet A is cut to a predetermined size using its flexibility, and the pitch is equally spaced between 0.2 mm and 2 mm using a punching machine (empty hole). Formed). And this through hole was filled with the via-hole conductive paste for screen printing. The board | substrate 2409 was produced by the above process. The electrically conductive paste 2409 prepared the following materials so that it may have the following compositions, and knead | mixed by three rolls.

(도전성 페이스트(2410))(Conductive paste 2410)

·구형상의 은 입자(三井金屬鑛業社製: 입경 3㎛) : 75 중량%Spherical silver particles (particle diameter: 3 μm): 75% by weight

·아크릴 수지(共榮社化學製 : 중합도 100cps) : 5중량%Acrylic resin (polymerization degree: 100 cps): 5 wt%

·타피네올(關東化學社製) : 15중량%Tapineol: 15% by weight

·BBP(關東化學社製) : 5중량%BBP (5% by weight)

다음에, 도 22(f)에 도시한 바와 같이, 상기 기판의 양면(2409)에, 도 22(e)의 전사재가 접하도록 배치하고, 열프레스를 이용하여, 프레스 온도 70℃, 압력 약 5.88×106Pa(60kg/㎠)에서 5분간 가열가압 처리했다. 또, 콘덴서(2406)에 관해, 그 유전체층을 상하 전극면으로 끼우는 구조로 하기 때문에, 기판(2409)상에 미리 전극 패턴(2411)을 전사 등에 의해 형성해 두어도 좋다. 이와 같은 방법은, 콘덴서가 인쇄 형성된 본 발명의 전사재를 이용하는 경우에만 가능하고, 기판 그린 시트상에 유전체층을 인쇄하는 종래의 방법에서는 곤란했다.Next, as shown in FIG.22 (f), it arrange | positions so that the transfer material of FIG.22 (e) may contact with the both surfaces 2409 of the said board | substrate, and press heat 70 degreeC and pressure about 5.88 using heat press. Heat pressurization was performed for 5 minutes at 10 6 Pa (60 kg / cm 2). In addition, the capacitor 2406 has a structure in which the dielectric layer is sandwiched between the upper and lower electrode surfaces. Thus, the electrode pattern 2411 may be formed on the substrate 2409 by transfer or the like in advance. Such a method is possible only in the case of using the transfer material of the present invention in which the capacitor is printed, which is difficult in the conventional method of printing a dielectric layer on a substrate green sheet.

이 가열가압 처리에 의해, 상기 기판(2409) 중의 아크릴 수지가 용융 연화하고, 상기 제2 금속층의 배선층(2403) 및 회로부품(2405, 2406, 2407)이 기판(2409) 중에 매몰했다.By this heating and pressing process, the acrylic resin in the said board | substrate 2409 melt-softened, and the wiring layer 2403 and the circuit components 2405, 2406, and 2407 of the said 2nd metal layer were buried in the board | substrate 2409.

이 기판(2409)과 전사재와의 적층체를 냉각한 후, 상기 적층체로부터 전사재의 캐리어인 금속층(2401)을 박리함으로써, 양면에 배선층(2403) 및 회로부품(2405, 2406, 2407)이 전사된 회로기판 시트가 얻어졌다.After cooling the laminate of the substrate 2409 and the transfer material, the metal layer 2401, which is the carrier of the transfer material, is peeled from the laminate, thereby forming the wiring layers 2403 and the circuit parts 2405, 2406, and 2407 on both sides. A transferred circuit board sheet was obtained.

그리고, 이 회로기판 시트를 그 소성 온도에서 소결하지 않는 알루미나 무기 필러를 원료로 하는 그린 시트로 끼워, 대기 중 분위기 중에서 탈 바인더 및 소성함으로써, 고정을 행했다. 먼저, 회로기판(도 22(g)) 중의 유기 바인더를 제거하기 위해, 전기로를 이용하여 25℃/시간의 승온 속도로 500℃까지 가열하여, 온도 500℃에서 2시간 처리했다. 그리고, 벨트로를 이용하여, 상기 탈바인더 처리가 종료된 배선기판을 대기중에서 900℃, 2분간 처리함으로써 소성을 행했다. 이 조건은 온도 상승이 20분, 온도 하강이 20분, 인아웃 합계 60분으로 했다. 소성 후는, 알루미나층을 용이하게 제거할 수 있었다. Then, the circuit board sheet was sandwiched by a green sheet made of an alumina inorganic filler not sintered at its firing temperature as a raw material, and fixed by debindering and firing in an atmosphere of air. First, in order to remove the organic binder in a circuit board (FIG. 22 (g)), it heated to 500 degreeC at the temperature increase rate of 25 degree-C / hour using an electric furnace, and processed at the temperature of 500 degreeC for 2 hours. Then, firing was performed by treating the wiring board on which the debinding treatment was completed in the air at 900 ° C. for 2 minutes using a belt furnace. These conditions were made into 20 minutes of temperature rise, 20 minutes of temperature fall, and 60 minutes of inout total. After firing, the alumina layer could be easily removed.                     

이 배선기판은, 소성 후, 평탄한 실장표면이 형성되었다. 이 회로기판(도 22(g))의 배선층(2043)상에, 금도금층을 형성해도 좋다.After the firing, the wiring board was formed with a flat mounting surface. A gold plated layer may be formed on the wiring layer 2043 of this circuit board (Fig. 22 (g)).

이 회로기판에는, 휘어짐, 크랙, 비틀림은 발생하지 않았다. 이것은, 평면 방향으로 무수축인 소결공법을 채용하는 것에도 기인하는 이 공법을 채용함으로써, 구리박 배선과 세라믹 기판과의 동시 소성을 실현할 수 있다. 회로부품(인덕터, 콘덴서, 저항체)의 각각의 실장위치도 정확하고, 엄밀한 설계대로의 회로기판을 일괄전사로 형성할 수 있었다.No warpage, cracks, or twists occurred in the circuit board. This can realize simultaneous firing of a copper foil wiring and a ceramic board | substrate by employ | adopting this method which also comes from employ | adopting the sintering method which is non-shrinkage in a planar direction. The mounting positions of the circuit components (inductors, capacitors, and resistors) were also accurate, and the circuit boards with the exact design could be formed by batch transfer.

또, 콘덴서 고온부하 신뢰성 시험(125℃, 50V, 1000시간)을 행해도, 콘덴서(2406)의 유전체층에 절연 저항의 열화는 없고, 106Ω이상의 절연 저항을 확보할 수 있었다. 또, 유전체층의 유전율이 5000, 기판층의 유전율이 8.1이었다. 인덕터(2405)의 인덕턴스는 0.5μH를 확보할 수 있었다. 또, 저항체(2407)의 저항값에 대해서는 100Ω에서 1㏁의 임의의 값을 실현할 수 있었다.Moreover, even if the capacitor high temperature load reliability test (125 degreeC, 50V, 1000 hours) was performed, the insulation resistance did not deteriorate in the dielectric layer of the capacitor | condenser 2406, and the insulation resistance of 10 <6> Pa or more was ensured. The dielectric constant of the dielectric layer was 5000 and the dielectric constant of the substrate layer was 8.1. The inductance of the inductor 2405 was able to secure 0.5 μH. Moreover, about the resistance value of the resistor 2407, arbitrary values of 100 kHz-1 kHz were realizable.

이와 같이, 본 발명의 전사재를 이용하면, 인덕터, 콘덴서 및 저항체 등의 수동부품을 포함하는 회로형성을 용이하게 실현할 수 있었다.Thus, by using the transfer material of the present invention, circuit formation including passive components such as an inductor, a capacitor, and a resistor can be easily realized.

그 외에, 본 실시예의 이점은, 평면 방향으로 무수축인 소성 공정과, 도금법에 의한 치밀한 도전 패턴의 전사 공정에 의해, 매우 도전율이 큰 배선이 얻어지고, 또 배선금속에 은을 이용함으로써, 대기중에서 탈바인더 및 소성을 할 수 있는 것이다. 특히, 후자의 공정을 채용할 수 있기 때문에, 기판 조성, 인덕터, 콘덴서 및 저항체 등의 수동부품의 각 조성은 폭 넓게 선택할 수 있다. In addition, an advantage of the present embodiment is that the wiring having a very high conductivity can be obtained by the firing process that is non-shrinkable in the planar direction and the transfer process of the dense conductive pattern by the plating method, and by using silver as the wiring metal, It is possible to remove the binder and fire. In particular, since the latter process can be employed, each composition of passive components such as substrate composition, inductor, capacitor and resistor can be widely selected.                     

또, 도 22(e')에 도시한 전사재를 수지계의 기판에 전사, 실장, 고정하는 경우를, 도 22(f')(g')에 도시하고 있는데, 세라믹 그린 시트의 경우와 마찬가지로, 일괄 전사, 실장이 양호하게 행할 수 있다는 것을 확인할 수 있다.In addition, the case where the transfer material shown in Fig. 22 (e ') is transferred, mounted and fixed to the resin substrate is shown in Fig. 22 (f') (g '). It can be confirmed that batch transfer and mounting can be performed satisfactorily.

(실시예 12)(Example 12)

도 23(a)∼(h)는 제5 전사재를 이용한 배선기판의 제조공정의 개략의 일례를 도시한 단면도이다.23 (a) to 23 (h) are cross-sectional views showing an example of the outline of the manufacturing process of the wiring board using the fifth transfer material.

도 23(a)∼(f)에 도시한 바와 같이 하여, 제5 전사재를 제작했다.As shown to Fig.23 (a)-(f), the 5th transfer material was produced.

처음에, 도 23(a)에 도시한 바와 같이, 제1 금속층(2501)으로서 두께 35㎛의 전해 구리박을 준비했다. 구체적으로는, 구리염 원료를 알칼리성욕에 용해하고, 이것을 고전류 밀도가 되도록 회전 드럼으로 전착시켜, 금속층(구리층)을 제작하고, 그 구리층을 연속적으로 두루 말아 전해 구리박을 제작했다.First, as shown to Fig.23 (a), the 35-micrometer-thick electrolytic copper foil was prepared as the 1st metal layer 2501. As shown to FIG. Specifically, the copper salt raw material was melt | dissolved in the alkaline bath, it was electrodeposited by the rotating drum so that it might become high current density, the metal layer (copper layer) was produced, and the copper layer was continuously rolled up and the electrolytic copper foil was produced.

다음에, 상기 제1 금속층(2501)의 면상에, 니켈 인 합금의 얇은 도금층을 박리층(2502)으로서 형성했다. 배선 패턴 형성용 금속층(2503)으로서, 상기 제1 금속층(2501)과 같은 전해 구리박을 두께 9㎛가 되도록 전해 도금법에 의해 적층하여, 제2 금속층(2503)을 형성했다. 이에 따라, 3층 구조로 이루어진 적층체를 제작했다(도 23(a) 참조).Next, on the surface of the first metal layer 2501, a thin plating layer of nickel phosphorus alloy was formed as the release layer 2502. As the wiring pattern formation metal layer 2503, the same electrolytic copper foil as the said 1st metal layer 2501 was laminated | stacked by the electroplating method so that it might be set to 9 micrometers in thickness, and the 2nd metal layer 2503 was formed. This produced the laminated body which consists of a 3-layered structure (refer FIG. 23 (a)).

그 표면의 중심선 평균 조도(Ra)가 4㎛ 정도가 되도록 조면화 처리를 행했다. 또, 상기 조면화 처리는 상기 전해 구리박에 구리의 미세한 입자를 석출시킴으로써 행했다.The roughening process was performed so that the centerline average roughness Ra of the surface might be about 4 micrometers. Moreover, the said roughening process was performed by depositing fine grains of copper in the said electrolytic copper foil.

다음에, 도 23(b)에 도시한 바와 같이, 상기 적층체에, 포토리소그래피법에 의해, 드라이 필름 레지스트(DFR)(2504)를 붙여, 도 23(c)에 도시한 바와 같이, 배선 패턴 부분의 노광 및 현상을 행한다. 그리고, 도 23(d)에 도시한 바와 같이, 상기 적층체 중 제2 금속층(2503)을 화학 에칭법(염화제2구리 수용액에 암모늄 이온을 첨가하여 염기계로 한 것에 침지)에 의해 에칭하여, 임의의 배선 패턴으로 형성했다. 이 에칭액에 의하면, 제2 금속층(2503)만 에칭되고, 박리층인 니켈 인 합금층은 에칭되지 않는다.Next, as shown in Fig. 23B, a dry film resist (DFR) 2504 is attached to the laminate by a photolithography method, and as shown in Fig. 23C, a wiring pattern The part is exposed and developed. As shown in Fig. 23 (d), the second metal layer 2503 of the laminate is etched by a chemical etching method (immersed by adding ammonium ions to a cupric chloride aqueous solution and immersing it in a base system). It was formed in an arbitrary wiring pattern. According to this etching liquid, only the 2nd metal layer 2503 is etched, and the nickel phosphorus alloy layer which is a peeling layer is not etched.

그런 후에, 도 23(e)에 도시한 바와 같이, 남은 드라이 필름 레지스트를 박리제로 제거하여 전사재를 얻었다.Thereafter, as shown in Fig. 23E, the remaining dry film resist was removed with a release agent to obtain a transfer material.

다음에, 수동부품에 상당하는 부분을 스크린 인쇄로 형성했다. 본 실시예에서는, 세라믹 기판에 실장하는 것을 상정하여, 동시 소성가능한 인덕터, 콘덴서 및 저항체를 이용했다.Next, portions corresponding to passive components were formed by screen printing. In this embodiment, an inductor, a capacitor, and a resistor capable of co-firing are used, assuming mounting on a ceramic substrate.

인덕터(2505)로는, Ni-Zn 페라이트 분말과, 아크릴 수지 5중량%(共榮社化學製 : 중합도 100cps), 타피네올(關東化學社製) 15중량%, BBP(關東化學社製) 5중량%를 이용하여, 이들 성분을 3개 롤로 혼련하여, 페이스트상의 것으로 제작했다.As the inductor 2505, Ni-Zn ferrite powder, 5% by weight of acrylic resin (polymerization degree: 100 cps), 15% by weight of tapineol, BBP 5 These components were kneaded in three rolls using a weight% to prepare a paste.

콘덴서(2506)로는, Pb계 페로브스카이트 화합물(PbO-MgO-Nb2O5-NiO-WO3-TiO 2)분말체를 이용하여, 같은 구성으로 3개의 롤로 혼련하여, 페이스트상의 것을 제작했다. As the condenser 2506, a Pb-based perovskite compound (PbO-MgO-Nb 2 O 5 -NiO-WO 3 -TiO 2 ) powder was kneaded into three rolls in the same configuration to produce a paste-like one. did.

저항체(2507)로서는 산화루테늄 분말 5∼50중량%에 저융점 붕규산 유리 95∼50중량%을 혼합한 것을 이용하여, 마찬가지로 페이스트상의 것을 제작했다. As the resistor 2507, a paste-like one was produced in the same manner using a mixture of 5 to 50 wt% of ruthenium oxide powder and 95 to 50 wt% of low melting point borosilicate glass.                     

이들 페이스트를 이용하고, 소정 형상의 마스크를 이용하여, 도 23(e)에 도시한 전사재상에, 도 23(f)에 도시한 바와 같이, 인덕터(2505), 콘덴서(2506), 저항체(2507)를 인쇄 형성했다. 이 전사재를 이용하여, 도 23(g)∼(h)에 도시한 바와 같이 하여, 세라믹 회로기판을 제작했다.Using these pastes and using a mask of a predetermined shape, on the transfer material shown in Fig. 23 (e), as shown in Fig. 23 (f), the inductor 2505, the capacitor 2506, and the resistor 2507 Formed printing). Using this transfer material, a ceramic circuit board was produced as shown in Figs. 23 (g) to (h).

먼저, 기판(2508)을 준비했다. 이 기판(2508)은 저온 소성 세라믹 재료와 유기 바인더를 포함하는 저온 소성 세라믹 그린 시트(B)를 조제하여, 여기에 비어 홀을 형성하여, 상기 비어 홀에 도전성 페이스트(2509)를 충전함으로써 제작했다. 이하에, 상기 그린 시트(B)의 성분 조성을 나타낸다.First, the substrate 2508 was prepared. The substrate 2508 was prepared by preparing a low temperature calcined ceramic green sheet (B) containing a low temperature calcined ceramic material and an organic binder, forming a via hole therein, and filling the via hole with a conductive paste 2509. . Below, the component composition of the said green sheet (B) is shown.

(그린 시트(B)의 성분조성) (Component Composition of Green Sheet (B))

·세라믹 분말 Al2O3과 붕규산납 유리와의 혼합물(日本電氣硝子社製 : MLS-1000) 88중량%88% by weight of a mixture of ceramic powder Al 2 O 3 and lead borosilicate glass (MLS-1000)

·메아크릴산계 아크릴 바인더(共榮社化學製 : 올리콕스 7025) : 10중량%Methacrylic acid acrylic binder (Olycox 7025): 10% by weight

·BBP(關東化學社製) 2중량%2% by weight of BBP

상기 각 성분을 상기 조성이 되도록 칭량하여, 이들의 혼합물에 점도 조정용 용제로서 톨루엔 용제를, 상기 혼합물의 슬러리 점토가 약 20Pa·s가 될 때까지 첨가했다. 그리고, 여기에 알루미나 옥석을 가해, 포트 중에서 48시간, 속도 500rpm의 조건에서 회전 혼합하여, 슬러리를 조제했다.Each said component was weighed out to the said composition, and toluene solvent was added to these mixture as a solvent for viscosity adjustment until the slurry clay of the said mixture became about 20 Pa.s. And alumina gemstone was added here, it rotated and mixed on the conditions for 48 hours and the speed of 500 rpm in the pot, and prepared the slurry.

다음에, 이형 필름으로서, 두께 75㎛의 PPS 필름을 준비하여, 이 PPS 필름상에서, 상기 슬러리를 이용하여, 닥터 블레이드법에 의해, 갭 약 0.4㎜으로 막을 만 들어, 조막 시트를 제작했다. 상기 시트 중의 상기 톨루엔 용제를 휘발시키고, 상기 PPS 필름을 제거하여, 두께 220㎛의 그린 시트(B)를 제작했다. 이 그린 시트(B)는, 유기 바인더인 상기 메타크릴산계 아크릴 바인더에 가소제 BBP를 첨가하고 있기 때문에, 가요성 및 양호한 열분해성을 가지고 있었다.Next, a PPS film having a thickness of 75 µm was prepared as a release film, and on this PPS film, a film was formed with a gap of about 0.4 mm by the doctor blade method using the slurry to prepare a film forming sheet. The said toluene solvent in the said sheet was volatilized, the said PPS film was removed, and the green sheet (B) of thickness 220micrometer was produced. Since this plastic sheet BBP was added to the said methacrylic acid type acrylic binder which is an organic binder, this green sheet (B) had flexibility and favorable thermal decomposition property.

이 그린 시트(B)를 그 가요성을 이용하여 소정 크기로 컷트하고, 펀칭 머신을 이용하여, 피치가 0.2㎜∼2㎜의 등간격이 되는 위치에, 직경 0.15㎜의 관통 구멍(비어 홀)을 형성했다. 그리고, 이 관통 구멍에, 비어 홀 충전용 도전성 페이스트(2509)를, 스크린 인쇄법에 의해 충전했다. 이상의 공정에 의해 기판(2508)을 제작했다. 또, 도전성 페이스트(2509)는, 이하의 재료를 이하의 조성이 되도록 조제하여, 세 개의 롤에 의해 혼련한 것을 이용했다.This green sheet B is cut to a predetermined size using its flexibility, and a punching machine uses a punching machine at a position where the pitches are equally spaced between 0.2 mm and 2 mm (via holes) with a diameter of 0.15 mm. Formed. And this through hole was filled with the via-hole filling conductive paste 2509 by the screen printing method. The board | substrate 2508 was produced by the above process. Moreover, the electrically conductive paste 2509 prepared the following materials so that it may have the following compositions, and knead | mixed by three rolls.

(도전성 페이스트(2509))(Conductive paste (2509))

·구형상 은입자(三井金屬鑛業社製: 입경3㎛) 75 중량%75% by weight of spherical silver particles (particle size: 3㎛)

·아크릴 수지(共榮社化學製 : 중합도 100cps) 5중량%5% by weight of acrylic resin (polymerization degree: 100 cps)

·타피네올(關東化學社製) 15중량%15% by weight of tapineol

·BBP(關東化學社製) 5중량%5% by weight of BBP

다음에, 기판의 양면(2508)에, 상술한 바와 같이 하여 제작된 전사재(도 23(f))가 접하도록 배치하고, 열프레스를 이용하여, 프레스 온도 70℃, 압력 약 5.88×106Pa(60kg/㎠)에서 5분간 가열가압 처리했다. 또, 콘덴서(2506)에 관해, 그 유전체층을 상하 전극면으로 끼우는 구조로 하기 때문에, 기판(2508)상에 미리 전 극패턴(2510)을 전사 등에 의해 형성해 두어도 좋다. 이와 같은 방법은, 콘덴서가 인쇄 형성된 본 발명의 전사재를 이용하는 경우에만 가능하고, 기판 그린 시트상에 직접 유전체층을 인쇄하는 종래의 방법에서는 곤란했다.Next, the transfer material (FIG. 23 (f)) produced as described above is placed on both surfaces 2508 of the substrate, and the press temperature is 70 deg. C and the pressure is about 5.88 x 10 6 using a heat press. Heat press treatment was performed at Pa (60 kg / cm 2) for 5 minutes. In addition, the capacitor 2506 has a structure in which the dielectric layer is sandwiched between the upper and lower electrode surfaces. Thus, the electrode pattern 2510 may be formed on the substrate 2508 in advance by transfer or the like. Such a method is possible only in the case of using the transfer material of the present invention in which the capacitor is printed, which is difficult in the conventional method of printing a dielectric layer directly on the substrate green sheet.

이 가열가압 처리에 의해, 상기 기판(2508) 중의 아크릴 수지가 용융 연화하여, 배선패턴인 제2 금속층(2503)과, 회로부품인 인덕터(2505), 콘덴서(2506) 및 저항체(2507)가 기판(2508) 중에 매몰했다.By this heating and pressing process, the acrylic resin in the substrate 2508 is melted and softened, so that the second metal layer 2503, which is a wiring pattern, the inductor 2505, the capacitor 2506, and the resistor 2507, which are circuit components, are substrates. Buried in (2508).

이와 같은 전사재와 기판(2508)과의 적층체를 냉각한 후, 상기 적층체로부터 전사재의 캐리어인 제1 금속층(2501)과 박리층(2502)을 박리함으로써, 양면에 배선층인 제2 금속층(2503)과, 회로부품인 인덕터(2505), 콘덴서(2506) 및 저항체(2507)가 전사된 회로기판 시트가 얻어졌다.After cooling such a laminate of the transfer material and the substrate 2508, the first metal layer 2501 and the peeling layer 2502, which are carriers of the transfer material, are peeled from the laminate, so that the second metal layer serving as a wiring layer on both surfaces ( 2503 and a circuit board sheet on which the inductor 2505, the capacitor 2506, and the resistor 2507, which are circuit components, are transferred.

그리고, 이 회로기판 시트를 그 소성 온도에서 소결하지 않는 알루미나 무기 필러만을 원료로 하는 그린 시트로 끼워 적층을 행하고, 질소 중 분위기에서 탈 바인더 및 소성함으로써, 고정을 행했다. Then, the circuit board sheet was sandwiched by a green sheet made of only an alumina inorganic filler which was not sintered at the firing temperature, and laminated, and then fixed by debindering and firing in an atmosphere in nitrogen.

먼저, 회로기판시트(도 23(h)) 중의 유기 바인더를 제거하기 위해, 전기로를 이용하여 25℃/시간의 승온 속도로 600℃까지 가열하여, 온도 600℃에서 2시간 처리했다. 그리고, 벨트로를 이용하여, 탈바인더 처리가 종료된 배선기판을 질소 중에서 900℃, 20분간 처리함으로써 소성을 행했다. 이 조건은 온도 상승이 20분, 온도 하강이 20분, 인아웃 합계 60분으로 했다. 소성 후는, 알루미나층을 용이하게 제거할 수 있었다.First, in order to remove the organic binder in a circuit board sheet (FIG. 23 (h)), it heated to 600 degreeC at the temperature increase rate of 25 degree-C / hour using an electric furnace, and processed at the temperature of 600 degreeC for 2 hours. Then, firing was carried out by treating the wiring board after the debindering treatment was completed at 900 ° C. for 20 minutes in nitrogen using a belt furnace. These conditions were made into 20 minutes of temperature rise, 20 minutes of temperature fall, and 60 minutes of inout total. After firing, the alumina layer could be easily removed.

이 배선기판(도 23(h))에는, 평탄한 실장 표면이 형성되었다. 또, 이 회로기 판(도 23(h))의 배선층(503)상에, 금도금층을 형성해도 좋다.On this wiring board (Fig. 23 (h)), a flat mounting surface was formed. Further, a gold plated layer may be formed on the wiring layer 503 of this circuit board (FIG. 23 (h)).

이 회로기판에는, 휘어짐, 크랙, 비틀림은 발생하지 않았다. 이것은, 평면방향으로 무수축인 소결공법을 채용하고 있기 때문에, 세라믹 기판이 두께방향으로만 수축한 것에 의한 것이다. 이에 따라, 구리박 배선과 세라믹 기판과의 동시 소성을 실현할 수 있었다. 회로부품 각각의 실장위치도 정확하고, 엄밀한 설계대로의 회로기판을 일괄 전사로 형성할 수 있었다.No warpage, cracks, or twists occurred in the circuit board. This is because the ceramic substrate shrinks only in the thickness direction because the sintering method that is non-shrinkable in the planar direction is adopted. Thereby, simultaneous baking of a copper foil wiring and a ceramic substrate was realizable. The mounting position of each circuit part was also accurate, and the circuit board of the exact design could be formed by batch transfer.

또, 콘덴서 고온 부하 신뢰성 시험(125℃, 50V, 1000시간)을 행해도, 콘덴서(2506)의 유전체층에 절연 저항의 열화는 없어, 106Ω이상의 절연저항을 확보할 수 있었다. 또, 유전체층의 유전율이 5000, 기판층의 유전율이 8.1이었다. 인덕터(2505)의 인덕턴스는 0.5μH를 확보할 수 있었다. 또, 저항체의 저항값에 대해서는 100Ω에서 1㏁의 임의의 값을 실현할 수 있었다.Moreover, even if the capacitor high temperature load reliability test (125 degreeC, 50V, 1000 hours) was performed, there was no degradation of insulation resistance in the dielectric layer of the capacitor | condenser 2506, and the insulation resistance of 10 6 kPa or more was ensured. The dielectric constant of the dielectric layer was 5000 and the dielectric constant of the substrate layer was 8.1. The inductance of the inductor 2505 could secure 0.5 μH. Moreover, about the resistance value of a resistor, arbitrary values of 100 kV-1 kV were realized.

이와 같이, 본 발명의 전사재를 이용하면, 인덕터, 콘덴서 및 저항체 등을 포함하는 회로 형성을 용이하게 실현할 수 있었다.Thus, by using the transfer material of the present invention, circuit formation including an inductor, a capacitor, a resistor, and the like could be easily realized.

(실시예 13)(Example 13)

도 24(a)∼(h)는 상기 제6 전사재를 이용한 배선기판의 제조공정의 개략의 일례를 도시한 단면도이다.24A to 24H are sectional views showing an example of the outline of the manufacturing process of the wiring board using the sixth transfer material.

먼저, 도 24(a)∼(f)에 도시한 바와 같이 하여, 제6 전사재를 제작했다.First, as shown to Fig.24 (a)-(f), the 6th transfer material was produced.

먼저, 제1 금속층(2601)로서 두께 35㎛의 전해 구리박을 준비했다. 먼저, 구리염 원료를 알칼리성욕에 용해하고, 이것을 고전류 밀도가 되도록 회전 드럼에 전착시켜, 금속층(구리층)을 제작하고, 그 구리층을 연속적으로 두루 말아 전해 구리박을 제작했다.First, an electrolytic copper foil having a thickness of 35 μm was prepared as the first metal layer 2601. First, the copper salt raw material was melt | dissolved in the alkaline bath, it was electrodeposited to the rotating drum so that it might become high current density, the metal layer (copper layer) was produced, and the copper layer was continuously rolled up and the electrolytic copper foil was produced.

다음에, 상기 제1 금속층(2601)의 면상에, 유기층으로 구성된 얇은 접착제를 도포하여 박리층(2602)을 형성한다. 그리고, 배선 패턴 형성용 제2 금속층(2603)으로서 상기 제1 금속층(2601)과 같은 전해 구리박을 두께 9㎛가 되도록 전해 도금법에 의해 적층했다. 이에 따라, 도 24(a)에 도시한 바와 같은 3층 구조로 이루어진 적층체를 제작했다.Next, on the surface of the first metal layer 2601, a thin adhesive composed of an organic layer is applied to form a release layer 2602. And the electrolytic copper foil similar to the said 1st metal layer 2601 was laminated | stacked by the electroplating method as the 2nd metal layer 2603 for wiring pattern formation so that it might be set to 9 micrometers in thickness. This produced the laminated body which consists of a three-layered structure as shown to FIG. 24 (a).

그 표면의 중심선 평균 조도(Ra)가 4㎛ 정도가 되도록 조면화 처리를 행했다. 또, 상기 조면화 처리는, 상기 전해 구리박에 구리의 미세한 입자를 석출시킴으로써 행했다.The roughening process was performed so that the centerline average roughness Ra of the surface might be about 4 micrometers. Moreover, the said roughening process was performed by depositing fine grains of copper in the said electrolytic copper foil.

다음에, 도 24(b)에 도시한 바와 같이, 상기 적층체에, 포토리소그래피법에 의해, 드라이 필름 레지스트(DFR)(2604)를 붙였다. 그리고, 도 24(c)에 도시한 바와 같이, 배선 패턴 부분의 노광 및 현상을 행한다. 그리고, 도 24(d)에 도시한 바와 같이, 상기 적층체 중, 제2 금속층(2602) 뿐 아니라, 제1 금속층(2601)의 표층부도 화학 에칭법(염화 제2철 수용액에 침지)에 의해 에칭하여, 임의의 배선 패턴으로 형성했다. Next, as shown in Fig. 24B, a dry film resist (DFR) 2604 was attached to the laminate by a photolithography method. And as shown in FIG.24 (c), exposure and image development of a wiring pattern part are performed. As shown in Fig. 24 (d), not only the second metal layer 2602 but also the surface layer portion of the first metal layer 2601 is chemically etched (immersed in an aqueous ferric chloride solution) in the laminate. It etched and formed in arbitrary wiring pattern.

그런 후에, DFR(2604)을 박리제로 제거하여, 도 24(e)에 도시한 바와 같은 3층 구조를 얻었다. 제1 금속층과 제2 금속층이 같은 구리로 구성되어 있기 때문에, 일회의 화학 에칭으로 제2 금속층뿐만 아니라, 제1 금속층에도 부분적으로 볼록부의 배선층을 형성할 수 있다. 이 구조는, 캐리어층인 제1 금속층까지 배선 패턴상 으로 가공되어 있는 것에 특징이 있다. 또, 본 실시예에서는 박리층으로 유기층을 이용했지만, 예컨대 니켈 도금층 등을 이용해도, 동일한 작용을 가지는 전사재를 얻을 수 있다.Thereafter, the DFR 2604 was removed with a release agent to obtain a three-layer structure as shown in Fig. 24E. Since the first metal layer and the second metal layer are made of the same copper, the wiring layer can be partially formed on the first metal layer as well as the second metal layer by one chemical etching. This structure is characterized by being processed in a wiring pattern up to the first metal layer serving as a carrier layer. In addition, in the present Example, although the organic layer was used as a peeling layer, even if it uses a nickel plating layer etc., the transfer material which has the same effect | action can be obtained.

이 3층 구조에서는, 상기 제1 금속층(2601)과 배선 패턴 형성용 제2 금속층(2603)과의 박리층(2602)이 접착력 자체는 약해도 내약품성이 뛰어나, 이 3층 구조의 전체에 에칭 처리를 행해도, 층간이 박리하지 않아 문제없이 배선 패턴을 형성할 수 있었다. 한편, 상기 제1 금속층(2601)과 제2 금속층(2603)과의 박리층(2602)을 통한 접착강도는, 40g/㎝로 박리성이 뛰어났다.In this three-layer structure, the peeling layer 2602 between the first metal layer 2601 and the second metal layer 2603 for wiring pattern formation is excellent in chemical resistance even when the adhesive force itself is weak, and is etched in the entire three-layer structure. Even if it processed, the interlayer did not peel and could form a wiring pattern without a problem. On the other hand, the adhesive strength through the peeling layer 2602 between the first metal layer 2601 and the second metal layer 2603 was 40 g / cm, which was excellent in peelability.

다음에, 회로부품을 스크린 인쇄로 형성했다. 본 실시예에서는 수지계 기판에 실장하는 것을 상정하여, 동시 경화가능한 인덕터, 콘덴서 및 저항체 등의 수동부품만을 형성했다.Next, the circuit component was formed by screen printing. In this embodiment, assuming that the resin substrate is mounted on the resin substrate, only passive components such as an inductor, a capacitor, and a resistor that can be simultaneously cured are formed.

인덕터(2605)로는, Ni-Zn 페라이트 분말과, 액상 에폭시 수지 10중량%(日本렉크社製, EF-450), 커플링제 0.3중량%(아지노미社製, 티타네이트계 : 46B)를 이용하고, 이들의 성분을 고속으로 공전, 자전하는 혼련기를 이용하여 혼련하여, 페이스트상의 것을 제작했다.As the inductor 2605, Ni-Zn ferrite powder, 10 wt% of a liquid epoxy resin (EF-450, Japan Co., Ltd.), 0.3 wt% of a coupling agent (Ajinomi Co., Titanate series: 46B) were used. And these components were knead | mixed using the kneading machine which revolves and rotates at high speed, and the paste-form thing was produced.

또, 자성 합금 분말, 센더스트(sendust) 분말을 필러로 하는 같은 구성으로 이루어진 페이스트도 제작했다. 콘덴서(2606)로는, Pb계 페로브스카이트 화합물(PbO-MgO-Nb2O5-NiO-WO3-TiO2) 분말체를 이용하여, 같은 구성으로 혼련기에서 혼련하여, 페이스트상의 것을 제작했다. 저항체(2607)로서는 카본 함유량을 변화시 킨 같은 구성으로 이루어진 페이스트상의 것을 제작했다.Moreover, the paste which consists of the same structure which uses a magnetic alloy powder and a sender powder as a filler was also produced. As the condenser 2606, a Pb-based perovskite compound (PbO-MgO-Nb 2 O 5 -NiO-WO 3 -TiO 2 ) powder was kneaded in a kneader with the same configuration to produce a paste-like one. did. As the resistor 2607, a paste-like one having a configuration in which the carbon content was changed was produced.

이들의 페이스트를 이용하여, 소정 형상의 마스크를 이용하여, 도 24(e)에 도시한 3층 구조상에, 도 24(f)에 도시한 바와 같이, 회로부품을 인쇄형성함으로써, 제6 전사재가 형성되었다. 인쇄 후는 90℃, 20분간의 조건에서 건조시켜 두었다.Using these pastes, a sixth transfer material is formed by printing and forming a circuit component on the three-layer structure shown in Fig. 24E using a mask having a predetermined shape, as shown in Fig. 24F. Formed. After printing, it was made to dry on 90 degreeC and the conditions of 20 minutes.

또, 본 전사재상에는, 또 본 전사재를 이용하여 전사를 행한 후의 배선기판에 반도체 칩(2608)을 실장하는 것을 상정하여, 배선(2613)을 형성해 두었다.In addition, on the transfer material, the wiring 2613 was formed assuming that the semiconductor chip 2608 is mounted on the wiring board after the transfer using the transfer material.

그런 후에, 상기 도 24(g)∼(h)에 도시한 바와 같이, 프린트 회로기판을 이하의 방법으로 제작했다.Thereafter, as shown in Fig. 24 (g) to (h), a printed circuit board was manufactured by the following method.

먼저, 기판(2610)을 준비했다. 이 기판(2610)은 복합 재료로 이루어진 시트상 기재를 조제하여, 여기에 비어 홀을 형성하고, 상기 비어 홀에 도전성 페이스트(2611)를 충전함으로써 제작했다. 이하에, 상기 시트상 기판(2610)의 성분 조성을 나타낸다.First, the substrate 2610 was prepared. This substrate 2610 was prepared by preparing a sheet-like base material made of a composite material, forming a via hole therein, and filling the via hole with a conductive paste 2611. The component composition of the sheet-like substrate 2610 is shown below.

(시트상 기판(2610)의 성분 조성) (Component Composition of Sheet-like Substrate 2610)

·Al2O3(昭和電工社製 AS-40 : 입경 12㎛) : 90중량%Al 2 O 3 (AS-40: particle size 12㎛): 90 wt%

·액상 에폭시 수지 (日本렉크社製, EF-450) : 9.5 중량%Liquid epoxy resin (EF-450, Nippon Lek Co., Ltd.): 9.5 wt%

·카본 블랙(東洋카본社製) : 0.2 중량%Carbon black: 0.2% by weight

·커플링제(아지노미社製, 티타네이트계 : 46B) : 0.3중량%Coupling agent (Ajinomi Co., Titanate type: 46B): 0.3% by weight

상기 각 성분을 상기 조성이 되도록 칭량하여, 이들의 혼합물에 점도 조정용 용제로서 메틸에틸케톤 용제를, 상기 혼합물의 슬러리 점도가 약 20Pa·s가 될 때까지 첨가했다. 그리고, 여기에 알루미나 옥석을 가해, 포트 중에서 48시간, 속도 500rpm의 조건에서 회전 혼합하여, 슬러리를 조제했다.Each said component was weighed out to the said composition, and the methyl ethyl ketone solvent was added to these mixture as a viscosity adjusting solvent until the slurry viscosity of the said mixture became about 20 Pa.s. And alumina gemstone was added here, it rotated and mixed on the conditions for 48 hours and the speed of 500 rpm in the pot, and prepared the slurry.

다음에, 이형 필름으로서, 두께 75㎛의 PET 필름을 준비하고, 이 PET 필름상에서, 상기 슬러리를 이용하여, 닥터 블레이드법에 의해, 갭 약 0.7㎜으로 막을 만들어, 조막 시트를 제작했다. 그리고, 이 조막 시트를 100℃에서 1시간 방치함으로써, 상기 시트 중의 상기 메틸에틸케톤 용제를 휘발시키고, 상기 PET 필름을 제거하여, 두께 350㎛의 시트상 기재(601)를 제작했다. 상기 용제의 제거를 온도 100℃에서 행했기 때문에, 상기 에폭시 수지는 미경화 상태 그대로이고, 상기 시트상 기재는 가요성을 가지고 있었다.Next, as a mold release film, a 75-micrometer-thick PET film was prepared, the film was formed into a gap of about 0.7 mm by the doctor blade method using this slurry on this PET film, and the film-forming sheet was produced. And the film forming sheet was left to stand at 100 degreeC for 1 hour, the said methyl ethyl ketone solvent in the said sheet was volatilized, the said PET film was removed, and the sheet-like base material 601 of 350 micrometers in thickness was produced. Since the said solvent was removed at the temperature of 100 degreeC, the said epoxy resin remained uncured and the said sheet-like base material had flexibility.

이 시트상 기재를 그 가요성을 이용하여 소정 크기로 컷트하고, 탄산 가스 레이저를 이용하여, 피치가 0.2㎜∼2㎜의 등간격이 되는 위치에, 직경 0.15㎜의 관통 구멍(비어 홀)을 형성했다. 그리고, 이 관통 구멍에, 비어 홀 충전용 도전성 페이스트(2611)를, 스크린 인쇄법에 의해 충전했다. 이상의 공정에 의해 상기 기판(2610)이 제작되었다. 상기 도전성 페이스트(2611)는, 이하의 재료를 이하의 조성이 되도록 조제하여, 세 개의 롤에 의해 혼련한 것을 이용했다.This sheet-like base material is cut into a predetermined size using its flexibility, and a through hole (empty hole) having a diameter of 0.15 mm is used at a position where the pitch is equally spaced between 0.2 mm and 2 mm using a carbon dioxide gas laser. Formed. And this through-hole was filled with the via-hole filling electrically conductive paste 2611 by the screen printing method. The substrate 2610 was produced by the above process. The said electrically conductive paste 2611 prepared the following materials so that it may become the following compositions, and knead | mixed by three rolls.

(도전성 페이스트(2611))(Conductive Paste (2611))

·구형상 구리 입자(三井金屬鑛業社製: 입경2㎛): 85 중량%Spherical copper particles (particle diameter: 2 μm): 85 wt%

·비스페놀 A형 에폭시 수지(油化쉘 에폭시社製, 에피코트 828) : 3중량%Bisphenol A epoxy resin (Epicoat 828, Shell Shell Epoxy Co., Ltd.): 3% by weight

·글리시딜에스테르계 에폭시 수지(東都化成社製, YD-171) : 9중량% Glycidyl ester epoxy resin (YD-171): 9% by weight                     

·아민부가물 경화제(아지노미社製, MY-24) : 3중량%Amine adduct hardener (Ajinomi Co., MY-24): 3% by weight

다음에, 도 24(g)에 도시한 바와 같이, 상기 기판(2610)의 양면에, 상술한 바와 같이 작성된 전사재(도 24(f))의 부품의 패턴측이 접하도록 배치하고, 열프레스를 이용하여, 프레스 온도 120℃, 압력 약 9.8×105Pa(10kg/㎠)에서 5분간 가열가압 처리했다. Next, as shown in Fig. 24G, the substrate 2610 is disposed on both surfaces of the substrate 2610 so as to be in contact with the pattern side of the components of the transfer material (Fig. 24 (f)) prepared as described above. Was heated and pressurized at a press temperature of 120 ° C. and a pressure of about 9.8 × 10 5 Pa (10 kg / cm 2) for 5 minutes.

또, 콘덴서(2606)에 관해, 그 유전체층을 상하 전극면으로 끼우는 구조로 하는 경우는, 기판(2610)상에 미리 전극 패턴(2612)을 전사형성해 두어도 좋다. 이와 같은 방법은, 콘덴서가 인쇄 형성된 본 발명의 전사재를 이용하는 경우에만 가능하고, 세라믹을 필러로 하는 복합 시트상에 유전체층을 인쇄하는 종래의 방법에서는 곤란했다.In the case of the capacitor 2606 having a structure in which the dielectric layer is sandwiched between the upper and lower electrode surfaces, the electrode pattern 2612 may be transferred and formed on the substrate 2610 in advance. Such a method is possible only in the case of using the transfer material of the present invention in which the capacitor is printed, which is difficult in the conventional method of printing a dielectric layer on a composite sheet made of ceramic as a filler.

이 가열가압 처리에 의해, 기판(2610) 중의 에폭시 수지(상기 시트상 기재 및 도전성 페이스트(2611)중의 에폭시 수지)가 용융 연화하여, 도 24(h)에 도시한 바와 같이, 회로부품 패턴(인덕터(2605), 콘덴서(2606) 및 저항체(2607))과 배선 패턴으로서의 제2 금속층(2603)이 기판(2610) 중에 매몰했다. 그리고, 가열 온도를 더욱 상승시켜, 온도 175℃에서 60분간 처리함으로써, 상기 에폭시 수지를 경화시켰다. 그 후, 배선(2613)상에 반도체 칩(2608)을 플립 칩 실장했다.By this heating and pressing treatment, the epoxy resin (the epoxy resin in the sheet-like base material and the conductive paste 261 1) in the substrate 2610 is melt-softened, and as shown in FIG. 24 (h), the circuit part pattern (inductor) (2605), capacitor (2606) and resistor (2607), and the second metal layer 2603 as the wiring pattern were buried in the substrate 2610. And the heating temperature was further raised and the said epoxy resin was hardened by processing for 60 minutes at the temperature of 175 degreeC. Thereafter, the semiconductor chip 2608 was flip chip mounted on the wiring 2613.

이에 따라, 상기 시트상 기재와 전 회로부품 패턴이 강고히 접착하고, 또 상기 도전성 페이스트(2611)와 각 회로부품 패턴이 전기적으로 접속(이너 비어 접속)되고, 또 강고히 접착했다. As a result, the sheet-like base material and the whole circuit part pattern were firmly adhered, and the conductive paste 2611 and each circuit part pattern were electrically connected (inner via connection), and firmly adhered.                     

그 후, 캐리어층인 제1 금속층(2601)과 박리층(2602)을 박리함으로써, 도 24(h)에 도시한 바와 같이, 양면에 회로부품 패턴(인덕터(2605), 콘덴서(2606) 및 저항체(2607)) 및 배선 패턴(제2 금속층(2603))을 가지는 배선기판이 얻어졌다. 또, 이 배선기판에는 전사재에서 제1 금속층(2603)이 에칭된 깊이에 대응한 오목부가 형성되어, 모든 배선패턴 및 회로부품 패턴이 상기 오목부의 바닥부에 형성되었다.Thereafter, by peeling the first metal layer 2601 and the release layer 2602, which are carrier layers, as shown in Fig. 24H, the circuit component pattern (inductor 2605, capacitor 2606, and resistor) on both surfaces. (2607)) and a wiring board having a wiring pattern (second metal layer 2603) was obtained. In this wiring board, a recess corresponding to the depth where the first metal layer 2603 was etched from the transfer material was formed, and all the wiring patterns and the circuit part patterns were formed in the bottom of the recess.

또, 이 전사재를 이용함으로써, 기판(2610)으로 제2 금속층(2603) 등의 전사를 행했을 때에, 상기 제1 금속층(2601)과 제2 금속층(2603)과의 박리층(2602)을 통한 접착면이 용이하게 박리하여, 상기 제2 금속층(2603) 및 회로부품 패턴(인덕터(2605), 콘덴서(2606) 및 저항체(2607))만을 상기 기판에 전사할 수 있었다.Moreover, by using this transfer material, when the transfer of the second metal layer 2603 or the like to the substrate 2610 is performed, the release layer 2602 between the first metal layer 2601 and the second metal layer 2603 is formed. The adhesive surface was easily peeled off, and only the second metal layer 2603 and the circuit component patterns (inductor 2605, capacitor 2606, and resistor 2608) could be transferred to the substrate.

본 실시예에서는 캐리어인 제1 금속층(2601)이 두께 35㎛의 구리박으로 구성되어 있기 때문에, 전사시에 기판(2610)의 기재가 변형해도, 캐리어층이 그 변형 응력에 견딜 수 있었다. 한편, 본 실시예의 전사재는 배선 부분이 볼록부를 구성함으로써, 압착시에 캐리어층인 제1 금속층(2601)의 오목부에, 기판(2610)의 기재가 유입되기 쉬워, 패턴을 변형시키고자 하는 가로방향의 변형 응력을 억제하기 쉽다. 따라서, 본 실시예에서의 패턴 변형은, 기재의 경화 수축분량에 상당하는 0.08%뿐이었다.In the present embodiment, since the first metal layer 2601, which is the carrier, is made of copper foil having a thickness of 35 µm, the carrier layer was able to withstand the strain stress even when the substrate 2610 was deformed during transfer. On the other hand, in the transfer material of the present embodiment, since the wiring portion constitutes the convex portion, the base material of the substrate 2610 is likely to flow into the concave portion of the first metal layer 2601 which is the carrier layer at the time of crimping, and the transverse portion is intended to deform the pattern. It is easy to suppress the strain stress in the direction. Therefore, the pattern deformation in the present Example was only 0.08% corresponding to the amount of curing shrinkage of the substrate.

또, 본 실시예에서는 유기층으로 이루어진 박리층을 이용했지만, 예컨대 200㎚ 이하의 두께를 가지는 Ni 도금층 등의 도금층을 박리층으로 이용해도, 같은 배선패턴 전사 형성을 실현할 수 있었다. In addition, in the present Example, although the peeling layer which consists of organic layers was used, even if plating layers, such as Ni plating layer which has a thickness of 200 nm or less, were used as a peeling layer, the same wiring pattern transfer formation could be implement | achieved.                     

또, 배선(2613)상에 반도체 칩(2608)을 플립 칩 실장하는 것은, 오목부에 형성된 배선(2613)에 범프를 위치맞춤함으로써, 용이하게 행할 수 있었다.In addition, flip chip mounting of the semiconductor chip 2608 on the wiring 2613 can be easily performed by positioning the bumps on the wiring 2613 formed in the recess.

회로부품 각각의 실장위치도 정확하여, 엄밀한 설계대로의 회로기판을 일괄 전사로 형성할 수 있었다. 본 실시예의 배선기판은 반도체 칩(2608)의 범프와 배선(2613)과의 접합이 양호하여, 반도체 칩(2608)의 바이패스(bypass) 콘덴서로서 기능하도록 실장한 콘덴서(2606)도, 양호하게 기능했다. 또, 콘덴서 고온부하 신뢰성 시험(125℃, 50V, 1000시간)을 행해도, 콘덴서(2606)의 유전체층에 절연 저항의 열화는 없고, 106Ω이상의 절연 저항을 확보할 수 있었다. The mounting positions of the circuit components were also accurate, and the circuit boards according to the exact design could be formed by collective transfer. In the wiring board of this embodiment, the bump of the semiconductor chip 2608 and the wiring 2613 are well bonded, and the capacitor 2606 mounted so as to function as a bypass capacitor of the semiconductor chip 2608 is also preferred. Functioned. Moreover, even if the capacitor high temperature load reliability test (125 degreeC, 50V, 1000 hours) was performed, the insulation resistance did not deteriorate in the dielectric layer of the capacitor | condenser 2606, and the insulation resistance of 10 6 kPa or more was ensured.

또, 유전체층의 유전율이 200, 기판층의 유전율이 8.1이었다. 인덕터(2605)의 인덕턴스는 페라이트, 자성 합금에 상관없이, 0.5μH 이상의 충분한 값을 확보할 수 있었다. 또, 저항체(2607)의 저항값에 대해서는 100Ω에서 1㏁의 임의의 값을 실현할 수 있었다.The dielectric constant of the dielectric layer was 200 and the dielectric constant of the substrate layer was 8.1. The inductance of the inductor 2605 was able to secure a sufficient value of 0.5 µH or more regardless of ferrite and magnetic alloy. Moreover, with respect to the resistance value of the resistor 2607, arbitrary values of 100 kW to 1 kW were realized.

이와 같이, 본 발명의 전사재를 이용하면, 배선 패턴, 반도체 칩 등의 능동부품 및 인덕터, 콘덴서 및 저항체 등의 수동 부품을 포함하는 회로형성을 용이하게 실현할 수 있었다.As described above, by using the transfer material of the present invention, it was possible to easily realize a circuit formation including an active component such as a wiring pattern, a semiconductor chip, and passive components such as an inductor, a capacitor, and a resistor.

(실시예 14)(Example 14)

본 발명의 제4∼제6 전사재를 이용하여, 상기 실시예 13과 같은 방법으로 하여 제작한 복합 재료로 이루어진 기판을 이용하여, 도 25에 도시한 다층배선기판을 제작했다. 도 26은 다층배선기판의 각층의 제조공정의 개략을 도시한 단면도이다. Using the fourth to sixth transfer materials of the present invention, a multilayer wiring substrate shown in Fig. 25 was produced using a substrate made of a composite material produced in the same manner as in Example 13. Fig. 26 is a sectional view showing the outline of the manufacturing process of each layer of the multilayer wiring board.                     

도 26에서, 2800A, 2800B 및 2800C는 전사재를 각각 나타낸다. 2800A는 주로 저항체(2803)를 인쇄형성한 전사재이다. 2800B는 주로 콘덴서(2804)가 되는 유전체층을 인쇄 형성한 전사재이다. 2800C는 주로 인덕터(2805)가 되는 자성층을 인쇄형성한 것이다.In Fig. 26, 2800A, 2800B, and 2800C represent transfer materials, respectively. The 2800A is mainly a transfer material on which the resistor 2803 is printed. The 2800B is a transfer material in which a dielectric layer which is mainly a capacitor 2804 is formed by printing. The 2800C is formed by printing a magnetic layer which is mainly an inductor 2805.

또, 본 실시예에서는 도 26(a)∼(c)에 도시한 바와 같이, 기판시트(2806) 중의 이너 비어에 도전성 페이스트(2807)를 미리 충전한 것을 이용했다. 그 상세한 구성은, 실시예 13과 같기 때문에 생략한다.In addition, in the present embodiment, as shown in Figs. 26A to 26C, an inner via in the substrate sheet 2806 was previously filled with the conductive paste 2807. Since the detailed structure is the same as that of Example 13, it abbreviate | omits.

또, 다층배선기판의 최상층의 표면에 형성된 배선층(2808)과, 콘덴서(2804)의 한쪽의 전극(2809)은, 미리 전사 등에 의해 기판 시트(2806)에 형성해 두었다. 또, 이 전사에 이용하는 전사재는 본 발명의 전사재와 같은 구조가 바람직하다.The wiring layer 2808 formed on the top layer of the multilayer wiring board and one electrode 2809 of the capacitor 2804 were previously formed on the substrate sheet 2806 by transfer or the like. Moreover, the transfer material used for this transfer has the same structure as the transfer material of this invention.

종래, 인쇄로 형성된 수동부품을 다층기판에 내장시킨 경우에, 기판 그린 시트 상에 개개의 수동 부품을 인쇄 형성하는 방법이 채용되고 있다. 단, 이 공법에 의하면, 기판 표면에 수십 ㎛ 두께의 단차가 발생해 버린다. 따라서, 다층화를 위해, 기판의 적층을 여러 층으로 계속 하고자 하면, 가압 소성시에 콘덴서 등의 외주 단부가 가압력에 의해 눌리어지도록 변형하여, 절연성이 저하하기 쉬워, 콘덴서의 단락 등이 빈번하게 발생했다.Conventionally, when a passive component formed by printing is incorporated in a multilayer board, a method of printing and forming individual passive components on a substrate green sheet has been adopted. However, according to this construction method, a step of several tens of micrometers in thickness occurs on the substrate surface. Therefore, if the stacking of the substrate is to be continued in several layers for multilayering, the outer peripheral end of the condenser or the like is deformed to be pressed by the pressing force during the pressurized firing, and the insulation property tends to decrease, and the short circuit of the condenser frequently occurs. did.

본 실시예에 의하면, 도 26(b)에 도시한 바와 같이, 미리 기판 시트(2806)상에 형성한 전극 패턴(2809)과 위치맞춤하면서, 전사재(2800B)상에 형성된 전극(2802) 및 유전체층(2804)의 압착을 행한다. 이 때, 유동성이 뛰어난 기판 시트(2806) 중에, 이들 전극(2802) 및 유전체층(2804)이 메워지므로, 도 26(b')에 도 시한 바와 같이, 표면에 단차가 전혀 발생하지 않은 상태로, 단층 배선기판이 작성된다.According to the present embodiment, as shown in Fig. 26B, the electrode 2802 formed on the transfer material 2800B while being aligned with the electrode pattern 2809 previously formed on the substrate sheet 2806 and The dielectric layer 2804 is crimped. At this time, since these electrodes 2802 and the dielectric layer 2804 are filled in the substrate sheet 2806 having excellent fluidity, as shown in Fig. 26 (b '), no step is generated on the surface. A single layer wiring board is created.

마찬가지로, 전사재(2800A) 및 (2800C)를 이용하여 전사를 행하면, 단차는 전혀 발생하지 않고, 도 26(a') 및 (c')에 도시한 바와 같이, 평탄한 면이 각각 형성된다.Similarly, when the transfer is performed using the transfer materials 2800A and 2800C, no step occurs at all, and flat surfaces are formed as shown in Figs. 26A and 26C, respectively.

마지막으로, 도 26(a')∼(c')에 도시한 단층배선기판과, 도 26(d')에 도시한 바와 같이 양면에 배선패턴이 전사 형성된 배선기판을 적층하여, 상술한 바와 같이 가열가압처리에 의해 시트를 일괄 경화시킨다. 이에 따라, 인덕터, 콘덴서 및 저항체 등의 회로부품이 내장된 각층이 적층되어, 도 25에 도시한 바와 같은 다층회로기판을 형성할 수 있다. 본 실시예에 의하면, 각층 모두 단차가 없는 평탄한 표면을 가지므로, 용이하게 적층 공정을 행할 수 있다.Finally, the single-layer wiring boards shown in Figs. 26A 'to (C') and the wiring boards on which the wiring patterns are transferred are laminated on both surfaces as shown in Fig. 26D, and as described above. The sheet is cured in a batch by heat and pressure treatment. As a result, each layer in which circuit components such as an inductor, a capacitor, and a resistor are incorporated can be stacked to form a multilayer circuit board as shown in FIG. According to this embodiment, since each layer has a flat surface without a step, a lamination process can be performed easily.

이상과 같이, 본 발명에 관한 제4∼제6 전사재는 미세한 배선 패턴에 가해, 인덕터, 콘덴서 및 저항체 등의 회로부품 패턴을 인쇄로 형성하고, 이들을 일괄하여 전사할 수 있기 때문에, 이들을 용이하고 또 정확하게 기판상에 실장할 수 있다. 또, 배선패턴 및 부품 패턴을 전사에 의해 실장하기 때문에, 각층의 표면에 배선패턴 및 부품패턴이 단차를 발생하지 않고, 메워진다. 이에 따라, 이후의 적층 공정은 배선의 단선이나 패턴 형상의 붕괴 등이 없는 상태로 용이하게 행할 수 있다.As described above, since the fourth to sixth transfer materials according to the present invention can be formed by printing circuit component patterns such as inductors, capacitors, and resistors by adding them to fine wiring patterns, and transferring them collectively, these are easily and It can be mounted on the substrate accurately. In addition, since the wiring pattern and the component pattern are mounted by transfer, the wiring pattern and the component pattern are filled on the surface of each layer without generating a step. Accordingly, the subsequent lamination step can be easily performed in a state where there is no disconnection of the wiring, collapse of the pattern shape, or the like.

또, 상기 실시형태 5∼12 및 실시예 11∼14에서는, 인덕터, 콘덴서 및 저항 체 모두가 형성된 전사재를 예시했지만, 반드시 이들의 부품 모두가 형성되어 있지 않아도 된다.In addition, although the transfer material in which all the inductor, the capacitor | condenser, and the resistor were formed was illustrated in the said Embodiment 5-12 and Examples 11-14, all these components do not necessarily need to be formed.

Claims (123)

캐리어로서의 제1 금속층(101)과,The first metal layer 101 as a carrier, 배선 패턴으로서의 제2 금속층(103)과,The second metal layer 103 as the wiring pattern, 상기 제1금속층과 제2 금속층과의 사이에 개재하여, 상기 제1 금속층과 제2 금속층을 박리가능한 상태로 접합시키는 박리층(102)과의 적어도 3층을 가지고,Having at least three layers between the first metal layer and the second metal layer, the release layer 102 bonding the first metal layer and the second metal layer in a peelable state, 화학 에칭법에 의해 상기 제2금속층(103), 박리층(102) 및 상기 제1금속층(101)의 표층부가 일시에 함께 에칭됨으로써, 상기 제1 금속층의 표층부에, 상기 배선 패턴에 대응한 형상의 볼록부가 형성되고, 상기 볼록부 영역상에, 상기 박리층(102) 및 상기 제2 금속층(103)이 형성되어 있는 것을 특징으로 하는 전사재.The surface layer portions of the second metal layer 103, the peeling layer 102 and the first metal layer 101 are simultaneously etched together by a chemical etching method so that the surface layer portions of the first metal layer correspond to the wiring pattern. The convex part of the said transfer material is formed, and the said peeling layer (102) and the said 2nd metal layer (103) are formed on the said convex part area | region. 제1항에 있어서,The method of claim 1, 상기 제1 금속층 및 제2 금속층의 각각은, 구리, 알루미, 은 및 니켈로 이루어진 그룹에서 선택된 적어도 하나의 금속을 포함하는 것을 특징으로 하는 전사재.Each of the first metal layer and the second metal layer, at least one metal selected from the group consisting of copper, aluminium, silver and nickel. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 금속층 및 제2 금속층은 동일 성분의 금속을 포함하는 것을 특징으로 하는 전사재.The first metal layer and the second metal layer transfer material, characterized in that containing a metal of the same component. 제2항에 있어서,The method of claim 2, 상기 제1 금속층 및 제2 금속층은 구리박으로 이루어진 것을 특징으로 하는 전사재.The first metal layer and the second metal layer is a transfer material, characterized in that made of copper foil. 제4항에 있어서,The method of claim 4, wherein 상기 박리층은 구리 에칭액으로 에칭된 재료로 이루어진 것을 특징으로 하는 전사재.The release layer is a transfer material, characterized in that made of a material etched with a copper etching solution. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 금속층에서, 상기 볼록부의 높이는 1∼12㎛의 범위인 것을 특징으로 하는 전사재.In the first metal layer, the height of the convex portion is a transfer material, characterized in that the range of 1 to 12㎛. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 박리층은 두께가 1㎛ 이하인 것을 특징으로 하는 전사재.The release layer has a thickness of 1 μm or less. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 박리층은 유기층 또는 금속 도금층인 것을 특징으로 하는 전사재.The release layer is a transfer material, characterized in that the organic layer or metal plating layer. 제8항에 있어서,The method of claim 8, 상기 박리층은 Au 도금층인 것을 특징으로 하는 전사재.The release layer is a transfer material, characterized in that the Au plating layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 금속층과 제2 금속층과의 박리층을 통한 접착 강도는 50gf/㎝이하인 것을 특징으로 하는 전사재.Adhesive strength through the release layer between the first metal layer and the second metal layer is 50gf / cm or less. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 금속층의 두께는 4∼40㎛의 범위이고, 제2 금속층의 두께는 1∼35㎛인 것을 특징으로 하는 전사재.The thickness of the said 1st metal layer is the range of 4-40 micrometers, and the thickness of the 2nd metal layer is 1-35 micrometers, The transfer material characterized by the above-mentioned. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제2 금속층상에 제3 금속층을 더 가지는 것을 특징으로 하는 전사재.And a third metal layer on the second metal layer. 제12항에 있어서,The method of claim 12, 상기 제3 금속층의 두께는 2∼30㎛의 범위인 것을 특징으로 하는 전사재.The thickness of the said 3rd metal layer is a range of 2-30 micrometers, The transfer material characterized by the above-mentioned. 제12항에 있어서,The method of claim 12, 상기 제1∼제3 금속층은 동일 성분의 금속을 포함하는 것을 특징으로 하는 전사재.The first to the third metal layer comprises a metal of the same component. 제12항에 있어서,The method of claim 12, 상기 제3 금속층은 금인 것을 특징으로 하는 전사재.The third metal layer is a transfer material, characterized in that gold. 제12항에 있어서,The method of claim 12, 상기 제3 금속층상에 또 제4 금속층을 가지고, 상기 제4 금속층은 상기 제1 내지 제3 금속층을 부식하는 에칭액에 대해 화학적으로 안정된 금속 성분으로 구성되는 것을 특징으로 하는 전사재.And a fourth metal layer on the third metal layer, wherein the fourth metal layer is composed of a metal component that is chemically stable to the etching solution that corrodes the first to third metal layers. 제16항에 있어서,The method of claim 16, 상기 제4 금속층은 금, 은, 니켈, 주석, 비스마스, 납 및 구리에서 선택된 적어도 한 종류의 금속으로 되고, 두께는 1∼10㎛의 범위인 것을 특징으로 하는 전사재.The fourth metal layer is at least one metal selected from gold, silver, nickel, tin, bismuth, lead, and copper, and the thickness of the transfer material characterized in that the range of 1 to 10㎛. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제2 금속층에 전기적으로 접속하도록 인쇄법에 의해 형성된 회로부품을 가지는 것을 특징으로 하는 전사재.And a circuit component formed by a printing method so as to be electrically connected to the second metal layer. 제18항에 있어서,The method of claim 18, 상기 회로부품은 인덕터, 콘덴서 및 저항에서 선택된 적어도 하나의 부품을 포함하는 것을 특징으로 하는 전사재.And the circuit component comprises at least one component selected from an inductor, a capacitor and a resistor. 제18항에 있어서,The method of claim 18, 상기 회로부품은 무기 필러 및 수지 조성물을 포함하는 재료로 구성된 것을 특징으로 하는 전사재.The circuit component is a transfer material, characterized in that composed of a material containing an inorganic filler and a resin composition. 제18항에 있어서,The method of claim 18, 상기 회로부품은 무기 필러, 유기 바인더 및 가소제를 포함하는 재료로 구성된 것을 특징으로 하는 전사재.The circuit component is a transfer material, characterized in that composed of a material comprising an inorganic filler, an organic binder and a plasticizer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 박리층에 의한 제1 금속층과 제2 금속층과의 접착 강도는 10gf/㎝ 이상, 50gf/㎝ 이하의 범위인 것을 특징으로 하는 전사재.An adhesive strength between the first metal layer and the second metal layer by the release layer is in the range of 10 gf / cm or more and 50 gf / cm or less. 삭제delete 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 제1 금속층의 두께는 4∼100㎛의 범위이고, 제2 금속층 및 회로부품의 두께는 1∼35㎛인 것을 특징으로 하는 전사재.The thickness of the said 1st metal layer is the range of 4-100 micrometers, and the thickness of a 2nd metal layer and a circuit component is 1-35 micrometers. 제1항에 있어서,The method of claim 1, 상기 제1 금속층의 표층부에 요철부가 형성되고,Uneven portions are formed in the surface layer portion of the first metal layer, 상기 볼록부는 상기 제2 금속층의 배선 패턴에 대응하고,The convex portion corresponds to a wiring pattern of the second metal layer, 상기 볼록부상에 상기 제1 금속층보다도 상층이 형성된 것을 특징으로 하는 전사재.A transfer material, wherein an upper layer is formed on the convex portion than the first metal layer. 삭제delete 삭제delete 삭제delete 제1 금속층상에 박리층을 형성하고,Forming a release layer on the first metal layer, 상기 박리층상에 제2 금속층을 형성하고,Forming a second metal layer on the release layer; 화학 에칭법에 의해, 상기 제2 금속층, 박리층 및 상기 제1 금속층의 표층부를 일시에 함께 에칭함으로써, 상기 제2 금속층 및 상기 박리층을 배선패턴 형상으로 형성하는 동시에, 상기 제1 금속층의 표층부에, 그 볼록부가 상기 배선패턴에 대응한 형상의 요철부를 형성하는 것을 특징으로 하는 전사재의 제조방법.By a chemical etching method, the second metal layer, the release layer and by etching with the date and time the surface layer of the first metal layer, said second metal layer and at the same time of forming the peeling layer to the wiring pattern shape, the surface layer portion of the first metal layer The convex portion forms a concave-convex portion having a shape corresponding to the wiring pattern. 제36항에 있어서,The method of claim 36, 상기 제2 금속층을 형성한 후에 있어서, 상기 에칭을 행하기 전에,After forming the second metal layer, before performing the etching, (a) 상기 제2 금속층상에, 상기 제2 금속층의 표층을 배선 패턴형상으로 노출시킨 상태에서 도금 레지스트를 형성하고,(a) forming a plating resist on the second metal layer in a state where the surface layer of the second metal layer is exposed in a wiring pattern shape, (b) 상기 제2 금속층이 노출된 영역에 도금법에 의해 제3 금속층을 형성하고,(b) forming a third metal layer by plating in a region where the second metal layer is exposed; (c) 상기 도금 레지스트를 박리하고,(c) peeling off the plating resist; 그 후, 상기 화학 에칭에 의해, 상기 제3 금속층이 형성되어 있지 않은 영역의 상기 제2 금속층, 상기 박리층 및 상기 제1 금속층의 표층부를 에칭하는 것을 특징으로 하는 전사재의 제조방법.Thereafter, by the chemical etching, the surface layer portions of the second metal layer, the release layer, and the first metal layer in the region where the third metal layer is not formed are etched. 제37항에 있어서,The method of claim 37, 상기 제3 금속층을 상기 화학 에칭법에 이용하는 에칭액에 대해 화학적으로 안정된 금속 성분으로 형성하고, 상기 제3 금속층을 상기 화학 에칭시에 에칭 레지스트로서 기능시키는 것을 특징으로 하는 전사재의 제조방법.The third metal layer is formed of a metal component that is chemically stable with respect to the etching solution used in the chemical etching method, and the third metal layer functions as an etching resist during the chemical etching. 제38항에 있어서,The method of claim 38, 상기 제3 금속층을 금 또는 은으로 형성하는 것을 특징으로 하는 전사재의 제조방법.The third metal layer is formed of gold or silver. 제37항에 있어서,The method of claim 37, 상기 제3 금속층을 형성한 후에 있어서, 상기 도금 레지스트를 박리하기 전에,After forming the third metal layer, before peeling the plating resist, 상기 제3 금속층상에, 상기 화학 에칭법에 이용하는 에칭액에 대해 화학적으로 안정된 금속성분으로 제4 금속층을 형성하고,On the said 3rd metal layer, the 4th metal layer is formed with the metal component chemically stable with respect to the etching liquid used for the said chemical etching method, 그 후, 상기 도금 레지스트의 박리와, 상기 화학 에칭을 행하여, 상기 제3 및 제4 금속층이 형성되지 않은 영역의 상기 제2 금속층, 상기 박리층 및 상기 제1 금속층의 표층부를 에칭하는 것을 특징으로 하는 전사재의 제조방법.Thereafter, the plating resist is peeled off and the chemical etching is performed to etch the surface layer portions of the second metal layer, the peeling layer and the first metal layer in regions where the third and fourth metal layers are not formed. Method for producing a transfer material. 제40항에 있어서,The method of claim 40, 상기 제4 금속층을 상기 화학 에칭법에 이용하는 에칭액에 대해 화학적으로 안정된 금속 성분으로 형성하고, 상기 제4 금속층을 상기 화학 에칭시에 에칭 레지스트로서 기능시키는 것을 특징으로 하는 전사재의 제조방법.And the fourth metal layer is formed of a metal component that is chemically stable to the etching liquid used in the chemical etching method, and the fourth metal layer functions as an etching resist during the chemical etching. 제41항에 있어서,The method of claim 41, wherein 상기 제4 금속층을 금 또는 은으로 형성하는 것을 특징으로 하는 전사재의 제조방법.And the fourth metal layer is formed of gold or silver. 제36항 내지 제42항 중 어느 한 항에 있어서,The method according to any one of claims 36 to 42, 상기 제2 금속층을 전해 도금법에 의해 형성하는 것을 특징으로 하는 전사재의 제조방법.The second metal layer is formed by an electroplating method. 제36항 내지 제42항 중 어느 한 항에 있어서,The method according to any one of claims 36 to 42, 상기 제1 금속층 및 제2 금속층은 동일 금속 성분으로 이루어진 것을 특징으로 하는 전사재의 제조방법.The first metal layer and the second metal layer is a manufacturing method of the transfer material, characterized in that made of the same metal component. 제36항 내지 제42항 중 어느 한 항에 있어서,The method according to any one of claims 36 to 42, 상기 화학 에칭법에 의해, 상기 제1 금속층의 표층부가 에칭되는 깊이는 1∼12㎛의 범위인 것을 특징으로 하는 전사재의 제조방법.The depth by which the surface layer part of the said 1st metal layer is etched by the said chemical etching method is a range of 1-12 micrometers, The manufacturing method of the transfer material characterized by the above-mentioned. 제36항 내지 제42항 중 어느 한 항에 있어서,The method according to any one of claims 36 to 42, 상기 제2 금속층의 표면을 조면화하는 공정을 포함하는 것을 특징으로 하는 전사재의 제조방법.And roughening the surface of said second metal layer. 제46항에 있어서,47. The method of claim 46 wherein 상기 조면화 처리된 상기 제2 금속층의 표면의 중심선 평균 조도는 2㎛ 이상인 것을 특징으로 하는 전사재의 제조방법.A center line average roughness of the surface of the roughened second metal layer is 2 µm or more. 제36항 내지 제42항 중 어느 한 항에 있어서,The method according to any one of claims 36 to 42, 상기 제2 금속층에 접하도록 인쇄법에 의해 회로부품을 형성하는 것을 특징으로 하는 전사재의 제조방법.A circuit component is formed by a printing method so as to contact the second metal layer. 제48항에 있어서,The method of claim 48, 상기 인쇄법은 스크린 인쇄인 것을 특징으로 하는 전사재의 제조방법.The printing method is a method of manufacturing a transfer material, characterized in that the screen printing. 제48항에 있어서,The method of claim 48, 상기 회로부품을 무기 필러 및 수지 조성물을 포함하는 재료로 형성하는 것을 특징으로 하는 전사재의 제조방법.The circuit component is formed of a material containing an inorganic filler and a resin composition. 제48항에 있어서,The method of claim 48, 상기 회로부품을 무기필러, 유기 바인더 및 가소제를 포함하는 재료로 형성하는 것을 특징으로 하는 전사재의 제조방법.The circuit component is formed of a material comprising an inorganic filler, an organic binder and a plasticizer. 삭제delete 삭제delete 삭제delete 캐리어로서의 제1 금속층상에, 박리층 및 제2 금속층을 형성하고,On the first metal layer as a carrier, a release layer and a second metal layer are formed, 상기 제2 금속층 및 박리층을 배선 패턴 형상으로 가공하고,The second metal layer and the peeling layer are processed into a wiring pattern shape, 상기 제2 금속층에 전기적으로 접속하도록 인쇄법에 의해 상기 제1 금속층상에 회로부품을 형성하며, Forming a circuit component on the first metal layer by a printing method so as to be electrically connected to the second metal layer , 화학 에칭법에 의해, 상기 제2 금속층 및 박리층을 배선패턴 형상으로 가공하는 것과 동시에, 제1 금속층의 표층부에 상기 배선 패턴 형상에 그 볼록부가 대응하는 요철부를 형성하는 것을 특징으로 하는 전사재의 제조방법. By the chemical etching method, the second metal layer and the peeling layer are processed into a wiring pattern shape, and at the same time, the convex portions corresponding to the convex portions in the wiring pattern shape are formed in the surface layer portion of the first metal layer. Way. 제55항에 있어서,The method of claim 55, 상기 회로부품을 스크린 인쇄로 형성하는 것을 특징으로 하는 전사재의 제조방법.The circuit component is formed by screen printing. 삭제delete 제55항에 있어서,The method of claim 55, 상기 제2 금속층을 형성한 후에 있어서, 상기 에칭을 행하기 전에,After forming the second metal layer, before performing the etching, (a) 상기 제2 금속층상에, 상기 제2 금속층의 표층을 배선 패턴 형상으로 노출시킨 상태에서 도금 레지스트를 형성하고,(a) forming a plating resist on the second metal layer in a state where the surface layer of the second metal layer is exposed in a wiring pattern shape; (b) 상기 제2 금속층이 노출된 영역에 도금법에 의해 제3 금속층을 형성하고,(b) forming a third metal layer by plating in a region where the second metal layer is exposed; (c) 상기 도금 레지스트를 박리하고,(c) peeling off the plating resist; 그 후, 상기 화학 에칭에 의해, 상기 제3 금속층이 형성되어 있지 않은 영역의 상기 제2 금속층, 상기 박리층 및 상기 제1 금속층의 표층부를 에칭하는 것을 특징으로 하는 전사재의 제조방법.Thereafter, by the chemical etching, the surface layer portions of the second metal layer, the release layer, and the first metal layer in the region where the third metal layer is not formed are etched. 제58항에 있어서,The method of claim 58, 상기 제3 금속층을 상기 화학 에칭법에 이용하는 에칭액에 대해 화학적으로 안정된 금속 성분으로 형성하고, 상기 제3 금속층을 상기 화학 에칭시에 에칭 레지스트로서 기능시키는 것을 특징으로 하는 전사재의 제조방법.The third metal layer is formed of a metal component that is chemically stable with respect to the etching solution used in the chemical etching method, and the third metal layer functions as an etching resist during the chemical etching. 제59항에 있어서,The method of claim 59, 상기 제3 금속층을 금 또는 은으로 형성하는 것을 특징으로 하는 전사재의 제조방법.The third metal layer is formed of gold or silver. 제58항에 있어서,The method of claim 58, 상기 제3 금속층을 형성한 후에 있어서, 상기 도금 레지스트를 박리하기 전에,After forming the third metal layer, before peeling the plating resist, 상기 제3 금속층상에, 상기 화학 에칭법에 이용하는 에칭액에 대해 화학적으로 안정된 금속 성분으로 제4 금속층을 형성하고,On the said 3rd metal layer, the 4th metal layer is formed with the metal component chemically stable with respect to the etching liquid used for the said chemical etching method, 그 후, 상기 도금 레지스트의 박리와, 상기 화학 에칭을 행하여, 상기 제3 및 제4 금속층이 형성되지 않은 영역의 상기 제2 금속층, 상기 박리층 및 상기 제1 금속층의 표층부를 에칭하는 것을 특징으로 하는 전사재의 제조방법.Thereafter, the plating resist is peeled off and the chemical etching is performed to etch the surface layer portions of the second metal layer, the peeling layer and the first metal layer in regions where the third and fourth metal layers are not formed. Method for producing a transfer material. 제61항에 있어서,62. The method of claim 61, 상기 제4 금속층을 상기 화학 에칭법에 이용하는 에천트에 대해 화학적으로 안정된 금속성분으로 형성하고, 상기 제4 금속층을 상기 화학 에칭시에 에칭 레지스트로서 기능시키는 것을 특징으로 하는 전사재의 제조방법.The fourth metal layer is formed of a metal component that is chemically stable with respect to the etchant used in the chemical etching method, and the fourth metal layer functions as an etching resist during the chemical etching. 제62항에 있어서,The method of claim 62, 상기 제4 금속층을 금 또는 은으로 형성하는 것을 특징으로 하는 전사재의 제조방법.And the fourth metal layer is formed of gold or silver. 제55항에 있어서,The method of claim 55, 상기 제2 금속층을 전해 도금법에 의해 형성하는 것을 특징으로 하는 전사재의 제조방법.The second metal layer is formed by an electroplating method. 제55항에 있어서,The method of claim 55, 상기 제1 금속층 및 제2 금속층은 동일 금속 성분으로 이루어진 것을 특징으로 하는 전사재의 제조방법.The first metal layer and the second metal layer is a manufacturing method of the transfer material, characterized in that made of the same metal component. 제55항에 있어서,The method of claim 55, 상기 화학 에칭법에 의해, 상기 제1 금속층의 표층부가 에칭되는 깊이는 1∼12㎛의 범위인 것을 특징으로 하는 전사재의 제조방법.The depth by which the surface layer part of the said 1st metal layer is etched by the said chemical etching method is a range of 1-12 micrometers, The manufacturing method of the transfer material characterized by the above-mentioned. 제55항에 있어서,The method of claim 55, 상기 제2 금속층의 표면을 조면화하는 공정을 포함하는 것을 특징으로 하는 전사재의 제조방법.And roughening the surface of said second metal layer. 제67항에 있어서,The method of claim 67, 상기 조면화 처리된 상기 제2 금속층의 표면의 중심선 평균 조도는 2㎛인 것을 특징으로 하는 전사재의 제조방법.And a center line average roughness of the surface of the roughened second metal layer is 2 µm. 전기 절연성 기판과, 제1항 또는 제2항에 기재된 전사재를 이용한 전사법에 의해 상기 전기 절연성 기판의 적어도 일주면에 형성된 배선 패턴을 구비한 배선기판에 있어서,A wiring board having an electrically insulating substrate and a wiring pattern formed on at least one peripheral surface of the electrically insulating substrate by a transfer method using the transfer material according to claim 1 or 2, 상기 배선 패턴은 상기 주면에 형성된 요철 내에 형성된 것을 특징으로 하는 배선기판.And the wiring pattern is formed in an unevenness formed on the main surface. 제69항에 있어서,The method of claim 69, wherein 상기 전기 절연성 기판은 도전성 조성물이 충전된 관통 구멍을 가지고,The electrically insulating substrate has a through hole filled with a conductive composition, 상기 배선 패턴은 상기 도전성 조성물과 전기적으로 접속된 것을 특징으로 하는 배선기판.And the wiring pattern is electrically connected to the conductive composition. 제69항에 있어서,The method of claim 69, wherein 상기 오목부의 깊이는 1∼12㎛의 범위인 것을 특징으로 하는 배선기판.The depth of the recessed portion is a wiring board, characterized in that the range of 1 to 12㎛. 제69항에 있어서,The method of claim 69, wherein 상기 전기 절연성 기판은, 무기 필러 및 열경화성 수지 조성물을 포함하고, 도전성 조성물이 충전된 관통 구멍을 가지는 것을 특징으로 하는 배선기판.The electrically insulating substrate includes an inorganic filler and a thermosetting resin composition, and has a through hole filled with a conductive composition. 제72항에 있어서,The method of claim 72, 상기 무기 필러는 Al2O3, MgO, BN, AlN 및 SiO2로 이루어진 그룹에서 선택된 적어도 하나의 무기 필러이고,The inorganic filler is at least one inorganic filler selected from the group consisting of Al 2 O 3 , MgO, BN, AlN and SiO 2 , 상기 무기 필러의 비율은 70∼95중량%이고,The ratio of the inorganic filler is 70 to 95% by weight, 상기 열경화성 수지 조성물의 비율은 5∼30중량%인 것을 특징으로 하는 전사재의 배선기판.The transfer substrate wiring board, characterized in that the ratio of the thermosetting resin composition is 5 to 30% by weight. 제69항에 있어서,The method of claim 69, wherein 상기 전기 절연성 기판은 유리 섬유의 직포, 유리섬유의 부직포, 내열 유기섬유의 직포 및 내열 유기섬유의 부직포로 이루어진 그룹에서 선택된 적어도 하나의 보강재에 열경화성 수지 조성물을 함침시킨 것으로 이루어진 것을 특징으로 하는 배선기판.The electrically insulating substrate is a wiring board comprising a thermosetting resin composition impregnated with at least one reinforcing material selected from the group consisting of a woven fabric of glass fibers, a nonwoven fabric of glass fibers, a woven fabric of heat resistant organic fibers, and a nonwoven fabric of heat resistant organic fibers. . 제69항에 있어서,The method of claim 69, wherein 상기 전기 절연성 기판은 세라믹으로 이루어진 것을 특징으로 하는 배선기판.The electrically insulating substrate is a wiring board, characterized in that made of ceramic. 제75항에 있어서,76. The method of claim 75, 상기 세라믹은 Al2O3, MgO, ZrO2, TiO2, SiO2, BeO, BN, CaO 및 유리로 이루어진 그룹에서 선택된 적어도 하나의 성분, 또는 Bi-Ca-Nb-O를 포함하는 것을 특징으로 하는 배선기판.The ceramic comprises at least one component selected from the group consisting of Al 2 O 3 , MgO, ZrO 2 , TiO 2 , SiO 2 , BeO, BN, CaO and glass, or Bi-Ca-Nb-O. Wiring board. 제69항에 있어서,The method of claim 69, wherein 상기 전사법에 의해 상기 주면의 오목부 내에 형성된 배선 패턴상에 도금법에 의해 형성된 금속층을 더 구비한 것을 특징으로 하는 배선기판.And a metal layer formed by the plating method on the wiring pattern formed in the recessed portion of the main surface by the transfer method. 제69항에 있어서,The method of claim 69, wherein 상기 주면의 오목부 내에 형성된 배선 패턴에 접속된 반도체 소자를 구비하고, 상기 반도체 소자는 그 범프를 상기 오목부에 위치맞춤하여 플립 칩 본딩된 것을 특징으로 하는 배선기판.And a semiconductor element connected to a wiring pattern formed in the recess of the main surface, wherein the semiconductor element is flip chip bonded by positioning the bump at the recess. 다수의 배선기판을 적층하여 이루어진 이너 비어 홀 구조의 다층배선기판에있어서,In a multilayer wiring board having an inner via hole structure formed by stacking a plurality of wiring boards, 적어도 한 층에, 제69항에 기재된 배선기판을 구비한 것을 특징으로 하는 다층 배선기판.A multilayer wiring board, comprising the wiring board according to claim 69 in at least one layer. 제79항에 있어서,The method of claim 79, 상기 다수의 배선기판의 적어도 하나는 세라믹을 포함하는 전기 절연성 기판을 가지는 세라믹 배선기판이고,At least one of the plurality of wiring boards is a ceramic wiring board having an electrically insulating substrate including ceramic, 상기 세라믹 배선기판의 적어도 일부는 그 주면의 적어도 한 쪽에 볼록 형상으로 형성된 배선 패턴을 가지고,At least a part of the ceramic wiring board has a wiring pattern formed in a convex shape on at least one side of the main surface thereof, 상기 볼록 형상의 배선 패턴이 형성된 주면에 적층된 배선기판은 열경화성 수지 조성물을 포함하는 전기 절연성 기판을 가지는 복합 배선기판이고,The wiring board laminated on the main surface on which the convex wiring pattern is formed is a composite wiring board having an electrically insulating substrate containing a thermosetting resin composition. 상기 볼록 형상의 배선 패턴이 상기 복합 배선기판의 주면에 매설된 것을 특징으로 하는 배선기판.And the convex wiring pattern is embedded in a main surface of the composite wiring board. 제80항에 있어서,The method of claim 80, 상기 세라믹 배선기판의 소결 온도는 1050℃이상인 것을 특징으로 하는 배선기판.Sintering temperature of the ceramic wiring board is a wiring board, characterized in that more than 1050 ℃. 제79항에 있어서,The method of claim 79, 상기 다수의 배선기판의 적어도 두개는 세라믹을 포함하는 전기 절연성 기판 을 가지는 세라믹 배선기판이고,At least two of the plurality of wiring boards are ceramic wiring boards having an electrically insulating substrate including ceramics, 상기 세라믹 배선기판의 적어도 하나는 다른 세라믹 배선기판과는 다른 종류의 세라믹 재료를 포함하고,At least one of the ceramic wiring boards includes a ceramic material of a different kind from the other ceramic wiring boards, 서로 다른 세라믹 재료를 포함하는 세라믹 배선기판 사이에, 열경화성 수지 조성물을 포함하는 전기 절연성 기판을 가지는 배선기판이 배치된 것을 특징으로 하는 배선기판.A wiring board comprising a wiring board having an electrically insulating substrate containing a thermosetting resin composition, between ceramic wiring boards comprising different ceramic materials. 제79항에 있어서,The method of claim 79, 상기 다수의 배선기판의 적어도 최상층 및 최하층은 열경화성 수지 조성물을 포함하는 전기 절연성 기판을 가지는 복합 배선기판이고,At least an uppermost layer and a lowermost layer of the plurality of wiring boards are composite wiring boards having an electrically insulating substrate containing a thermosetting resin composition, 내층에 세라믹을 포함하는 전기 절연성 기판을 가지는 세라믹 배선기판을 구비한 것을 특징으로 하는 배선기판.A wiring board comprising a ceramic wiring board having an electrically insulating substrate including ceramics in an inner layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항 또는 제2항에 기재된 전사재를 이용한 배선기판의 제조방법에 있어서,In the manufacturing method of the wiring board using the transfer material of Claim 1 or 2, 상기 전사재에서의 적어도 제2 금속층에 포함하는 배선 패턴 금속층이 형성된 측을 미경화 상태의 시트상 기재의 적어도 일주면에 압착하고,The side in which the wiring pattern metal layer included in the at least 2nd metal layer in the said transfer material was formed was crimped | bonded to at least one peripheral surface of the sheet-like base material of an uncured state, 상기 박리층에 의해 상기 제2 금속층에 접합되어 있는 상기 제1 금속층을 상기 제2 금속층으로부터 박리함으로써, 상기 시트상 기재에 상기 배선 패턴 금속층을 전사하는 것을 특징으로 하는 배선기판의 제조방법.A method of manufacturing a wiring board, wherein the wiring pattern metal layer is transferred to the sheet-like substrate by peeling the first metal layer bonded to the second metal layer by the peeling layer from the second metal layer. 제96항에 있어서,97. The method of claim 96, 상기 배선 패턴 금속층이 전사된 시트상 기재를 상기 미경화 상태 그대로 이층 이상으로 적층하여 적층체를 형성하고,The sheet-like base material on which the wiring pattern metal layer has been transferred is laminated in two or more layers as it is in the uncured state to form a laminate. 상기 적층체 전층의 상기 시트상 기재를 일괄하여 경화시키는 것을 특징으로 하는 배선기판의 제조방법.A method for manufacturing a wiring board, wherein the sheet-like base material of the entire laminate layer is cured as a whole. 제96항에 있어서,97. The method of claim 96, 상기 시트상 기재는 무기 필러 및 열경화성 수지 조성물을 포함하고, 도전성 조성물이 충전된 관통 구멍을 가지는 것을 특징으로 하는 배선기판의 제조방법.The sheet-like base material comprises an inorganic filler and a thermosetting resin composition, and has a through hole filled with a conductive composition. 제98항에 있어서,99. The method of claim 98, 상기 무기 필러는 Al2O3, MgO, BN, AlN 및 SiO2로 이루어진 그룹에서 선택된 적어도 하나의 무기 필러이고,The inorganic filler is at least one inorganic filler selected from the group consisting of Al 2 O 3 , MgO, BN, AlN and SiO 2 , 상기 무기 필러의 상기 시트상 기재 전체에 대한 비율은 70∼95중량%이고,The ratio of the said inorganic filler with respect to the said whole sheet-like base material is 70 to 95 weight%, 상기 열경화성 수지 조성물의 상기 시트상 기재 전체에 대한 비율은 5∼30중량%인 것을 특징으로 하는 배선기판의 제조방법.The ratio of the said thermosetting resin composition with respect to the said whole sheet-like base material is 5 to 30 weight%, The manufacturing method of the wiring board. 제96항에 있어서,97. The method of claim 96, 상기 시트상 기재는, 유리 섬유의 직포, 유리섬유의 부직포, 내열 유기섬유의 직포 및 내열 유기섬유의 부직포로 이루어진 그룹에서 선택된 적어도 하나의 보강재에 열경화성 수지 조성물을 함침시킨 것으로 이루어진 것을 특징으로 하는 배선기판의 제조방법.The sheet-like base material is a wiring made by impregnating a thermosetting resin composition with at least one reinforcing material selected from the group consisting of a woven fabric of glass fibers, a nonwoven fabric of glass fibers, a woven fabric of heat resistant organic fibers, and a nonwoven fabric of heat resistant organic fibers. Method of manufacturing a substrate. 제96항에 있어서,97. The method of claim 96, 상기 시트상 기재는 폴리이미드를 포함하는 것을 특징으로 하는 배선기판의 제조방법.And said sheet-like base material comprises a polyimide. 제96항에 있어서,97. The method of claim 96, 상기 시트상 기재는 유기 바인더와, 가소제와, Al2O3, MgO, ZrO2, TiO2, SiO2, BeO, BN, CaO 및 유리로 이루어진 그룹에서 선택된 적어도 하나의 세라믹을 포함하는 세라믹 분말을 포함하는 세라믹 시트인 것을 특징으로 하는 배선기판의 제조방법.The sheet-like substrate is a ceramic powder comprising an organic binder, a plasticizer, and at least one ceramic selected from the group consisting of Al 2 O 3 , MgO, ZrO 2 , TiO 2 , SiO 2 , BeO, BN, CaO, and glass. A method of manufacturing a wiring board, characterized in that the ceramic sheet comprising a. 제102항에 있어서,103. The method of claim 102, 상기 전사재를 이용한 상기 배선패턴 금속층의 전사를, 상기 세라믹 시트의 양주면에 대해 행하고,Transferring of the wiring pattern metal layer using the transfer material is performed on both main surfaces of the ceramic sheet, 상기 세라믹 시트의 양면 또는 한면에, 상기 세라믹 시트의 소결 온도에서는 실질적으로 소결수축하지 않는 무기 조성물을 주성분으로 하는 구속 시트를 배치하고,On both sides or one side of the ceramic sheet, a restraining sheet mainly composed of an inorganic composition which is not substantially sintered at the sintering temperature of the ceramic sheet is disposed, 상기 구속시트와 함께 상기 세라믹 시트를 소성하고,Firing the ceramic sheet together with the restraint sheet, 소성 후, 상기 구속 시트를 제거하여, 세라믹 배선기판을 얻는 것을 특징으로 하는 배선기판의 제조방법.And after the firing, the restriction sheet is removed to obtain a ceramic wiring board. 제103항에 있어서,103. The method of claim 103, 상기 전사재를 이용한 상기 배선 패턴 금속층의 전사를 열경화성 수지 조성 물을 포함하는 시트상 기재의 적어도 일주면에 대해 행함으로써, 복합 배선기판을 얻고,By transferring the wiring pattern metal layer using the transfer material to at least one main surface of the sheet-like base material containing a thermosetting resin composition, a composite wiring board is obtained. 상기 세라믹 배선기판과 상기 복합 배선기판을 적층하여, 가열하면서 압착하여 다층배선기판을 얻는 것을 특징으로 하는 배선기판의 제조방법.A method of manufacturing a wiring board, wherein the ceramic wiring board and the composite wiring board are laminated and pressed while heating to obtain a multilayer wiring board. 제103항에 있어서,103. The method of claim 103, 상기 세라믹 시트에 상기 전사재를 이용한 상기 배선 패턴 금속층의 전사를 행하기 전에, 관통 구멍을 형성하고, 상기 관통 구멍에 도전성 조성물을 충전하는 것을 특징으로 하는 배선기판의 제조방법.Before the transfer of the wiring pattern metal layer using the transfer material to the ceramic sheet, a through hole is formed and a conductive composition is filled in the through hole. 세라믹 시트에 관통 구멍을 형성하고,Through-holes are formed in the ceramic sheet, 상기 관통 구멍이 형성된 세라믹 시트의 양면에, 상기 세라믹 시트의 소성 온도에서 실질적으로 소결수축하지 않는 무기 조성물을 주성분으로 하는 구속 시트를 배치하고,On both sides of the ceramic sheet on which the through-holes are formed, a restraining sheet mainly composed of an inorganic composition which is not substantially sintered at the firing temperature of the ceramic sheet is disposed, 상기 구속시트와 함께 상기 세라믹 시트를 소성하고,Firing the ceramic sheet together with the restraint sheet, 소성 후, 상기 구속 시트를 제거하고,After firing, the restraint sheet is removed, 상기 관통 구멍에 열경화성의 도전성 조성물을 충전하여, 비어 콘덕터 부착의 세라믹 기판을 얻고,The through hole is filled with a thermosetting conductive composition to obtain a ceramic substrate with a via conductor, 제1항 또는 제2항에 기재된 전사재에서의 적어도 제2 금속층을 포함하는 배선패턴 금속층이 형성된 측을 열경화성 수지 조성물을 포함하는 미경화 상태의 시트상 기재의 적어도 일주면에 압착하고,The side in which the wiring pattern metal layer containing the at least 2nd metal layer in the transfer material of Claim 1 or 2 was formed was crimped | bonded to at least one peripheral surface of the uncured sheet-like base material containing a thermosetting resin composition, 상기 박리층에 의해 상기 제2 금속층에 접합되어 있는 상기 제1 금속층을 상기 제2 금속층으로부터 박리함으로써, 상기 시트상 기재에 상기 배선 패턴 금속층을 전사하고,The wiring pattern metal layer is transferred to the sheet-like base material by peeling the first metal layer bonded to the second metal layer by the release layer from the second metal layer. 상기 전사전 또는 후에, 상기 열경화성 수지 조성물을 포함하는 시트상 기재에 관통 구멍을 형성하고, 상기 관통 구멍에 열경화성 도전성 조성물을 충전하여, 비어 콘덕터 부착의 복합 배선기판을 얻고,Before or after the transfer, through holes are formed in the sheet-like base material containing the thermosetting resin composition, and the through holes are filled with a thermosetting conductive composition to obtain a composite wiring board with via conductors. 상기 세라믹 기판과 상기 복합 배선기판을 적층하여, 가열하면서 압착함으로써 다층배선기판을 얻는 것을 특징으로 하는 배선기판의 제조방법.And a multilayer wiring board is obtained by laminating the ceramic substrate and the composite wiring board and pressing the substrate while heating. 제105항에 있어서,105. The method of claim 105, 상기 세라믹 시트에 관통 구멍을 형성할 때에, 상기 세라믹 기판과 상기 복합 배선기판을 적층할 때의 위치맞춤 핀용의 관통 구멍도 동시에 형성하는 것을 특징으로 하는 배선기판의 제조방법.And a through hole for the alignment pin when the ceramic substrate and the composite wiring board are laminated at the same time when the through hole is formed in the ceramic sheet. 제107항에 있어서,107. The method of claim 107, 상기 관통 구멍의 구멍 직경을 상기 핀 직경보다 2∼10% 크게 형성하는 것을 특징으로 하는 배선기판의 제조방법.And the hole diameter of the through hole is made 2 to 10% larger than the pin diameter. 제96항에 있어서,97. The method of claim 96, 상기 전사재를 이용한 상기 배선패턴 금속층의 전사후에, After the transfer of the wiring pattern metal layer using the transfer material, 상기 시트상 기재 표면에 형성된 배선 패턴 금속층상에, 도금 처리를 행하는 것을 특징으로 하는 배선기판의 제조방법.A plating process is performed on a wiring pattern metal layer formed on the sheet-like base material surface. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020010006456A 2000-02-09 2001-02-09 Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material KR100605454B1 (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2000031422 2000-02-09
JP2000031422 2000-02-09
JP2000110307 2000-04-12
JP2000110307 2000-04-12
JP2000324524 2000-10-24
JP2000324524 2000-10-24
JP2001-026786 2001-02-02
JP2001026786A JP3416658B2 (en) 2000-02-09 2001-02-02 Transfer material, method of manufacturing the same, and wiring board manufactured using the same

Publications (2)

Publication Number Publication Date
KR20010083166A KR20010083166A (en) 2001-08-31
KR100605454B1 true KR100605454B1 (en) 2006-07-28

Family

ID=27481013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010006456A KR100605454B1 (en) 2000-02-09 2001-02-09 Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material

Country Status (2)

Country Link
JP (1) JP3416658B2 (en)
KR (1) KR100605454B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022545B1 (en) * 2002-12-03 2011-03-16 타이코 일렉트로닉스 레이켐 케이. 케이. Solid electrolytic capacitors
KR20200122748A (en) * 2019-04-19 2020-10-28 주식회사 아이.티.에프 SAW filter package and a method for manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898850B2 (en) * 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
JP4032891B2 (en) * 2002-09-11 2008-01-16 松下電器産業株式会社 Circuit board manufacturing method
JP4200285B2 (en) 2003-04-02 2008-12-24 パナソニック株式会社 Circuit board manufacturing method
JP2005026445A (en) * 2003-07-02 2005-01-27 North:Kk Multilayer wiring board and its manufacturing method
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
KR100596137B1 (en) * 2004-06-26 2006-07-05 전자부품연구원 PCB with passive elements embedded therein and method for fabricating the same
KR100894102B1 (en) * 2007-10-29 2009-04-20 주식회사 하이닉스반도체 Method for fabricating highly integrated semiconductor memory device
JP5233637B2 (en) * 2008-04-02 2013-07-10 日立金属株式会社 Multilayer ceramic substrate and electronic component
JP5397742B2 (en) * 2008-12-26 2014-01-22 日立金属株式会社 Multilayer ceramic substrates and electronic components
JP5397744B2 (en) * 2009-01-23 2014-01-22 日立金属株式会社 Multilayer ceramic substrate, electronic component using the same, and method of manufacturing multilayer ceramic substrate
JP2012079971A (en) * 2010-10-04 2012-04-19 Polyic Gmbh & Co Kg Electronic circuit and manufacturing method therefor
JP2012199349A (en) * 2011-03-22 2012-10-18 Ngk Insulators Ltd Ceramic substrate
KR101989798B1 (en) * 2012-11-28 2019-06-18 주식회사 아모그린텍 Method for manufacturing flexible printed circuit board, and flexible printed circuit board manufactured by the method
JP6166614B2 (en) * 2013-07-23 2017-07-19 Jx金属株式会社 Surface-treated copper foil, copper foil with carrier, substrate, printed wiring board, printed circuit board, copper-clad laminate, and printed wiring board manufacturing method
JP6953279B2 (en) 2016-12-07 2021-10-27 日東電工株式会社 Module manufacturing method
KR101886647B1 (en) * 2016-12-22 2018-08-09 와이엠티 주식회사 Method of forming electrode pattern using transcription
US11212922B2 (en) * 2019-04-23 2021-12-28 Qing Ding Precision Electronics (Huaian) Co., Ltd Circuit board and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055691A (en) * 1983-09-07 1985-03-30 ダイソー株式会社 Conductive pattern forming unit of circuit board
JPS60164392A (en) * 1984-02-07 1985-08-27 日本電産コパル株式会社 Method of forming circuit board
JPH08125308A (en) * 1994-10-27 1996-05-17 Toshiba Corp Transfer board for manufacture of circuit substrate
JPH11135946A (en) * 1997-10-31 1999-05-21 Kyocera Corp Multilayer wiring board and manufacture thereof
JP2000015742A (en) * 1998-07-01 2000-01-18 Hitachi Metals Ltd Composite material for transfer method and its production

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055691A (en) * 1983-09-07 1985-03-30 ダイソー株式会社 Conductive pattern forming unit of circuit board
JPS60164392A (en) * 1984-02-07 1985-08-27 日本電産コパル株式会社 Method of forming circuit board
JPH08125308A (en) * 1994-10-27 1996-05-17 Toshiba Corp Transfer board for manufacture of circuit substrate
JPH11135946A (en) * 1997-10-31 1999-05-21 Kyocera Corp Multilayer wiring board and manufacture thereof
JP2000015742A (en) * 1998-07-01 2000-01-18 Hitachi Metals Ltd Composite material for transfer method and its production

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022545B1 (en) * 2002-12-03 2011-03-16 타이코 일렉트로닉스 레이켐 케이. 케이. Solid electrolytic capacitors
KR20200122748A (en) * 2019-04-19 2020-10-28 주식회사 아이.티.에프 SAW filter package and a method for manufacturing the same
KR102205988B1 (en) * 2019-04-19 2021-01-22 주식회사 아이.티.에프 SAW filter package and a method for manufacturing the same

Also Published As

Publication number Publication date
JP2002204049A (en) 2002-07-19
KR20010083166A (en) 2001-08-31
JP3416658B2 (en) 2003-06-16

Similar Documents

Publication Publication Date Title
KR100605454B1 (en) Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material
US7888789B2 (en) Transfer material used for producing a wiring substrate
KR100478984B1 (en) Insulation sheet and multi-layer wiring substrate and production processes thereof
EP1250033B1 (en) Printed circuit board and electronic component
KR100274360B1 (en) Printed wiring board with protruding electrodes and its manufacturing method
JP4706929B2 (en) Composite wiring board and manufacturing method thereof
JP2002076637A (en) Substrate incorporating chip component, and manufacturing method of the substrate
JP2007258541A (en) Method of manufacturing wiring board
JP3441368B2 (en) Multilayer wiring board and manufacturing method thereof
JP2000133916A (en) Formation material for wiring pattern transfer, manufacture of formation material for wiring pattern transfer, wiring board using formation material for wiring pattern transfer and manufacture thereof
JP3199637B2 (en) Method for manufacturing multilayer wiring board
JP4825103B2 (en) Dielectric laminated structure and wiring board
JP2003008225A (en) Multilayer wiring substrate and method of manufacturing the same
JP2003101197A (en) Wiring board and multilayer wiring board
CN109219230B (en) Multi-layer printed circuit board
JP2003298213A (en) Printed wiring board and manufacturing thereof
JP2007149718A (en) Wiring board incorporating via array capacitor and its manufacturing process
JP2000036664A (en) Multilayer wiring board and its manufacture
JPH1126939A (en) Multilayered wiring board
JP2000022330A (en) Multilayer interconnection board and its manufacture
JP4758235B2 (en) Method for manufacturing dielectric laminated structure
JP3247888B2 (en) Electronic component package and method for manufacturing electronic component package
JPH09270578A (en) Manufacture of multilayer wiring board
JPH11330654A (en) Wiring board and production thereof
JP2009302581A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040422

Effective date: 20050915

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 13