JP2003008225A - Multilayer wiring substrate and method of manufacturing the same - Google Patents

Multilayer wiring substrate and method of manufacturing the same

Info

Publication number
JP2003008225A
JP2003008225A JP2001193736A JP2001193736A JP2003008225A JP 2003008225 A JP2003008225 A JP 2003008225A JP 2001193736 A JP2001193736 A JP 2001193736A JP 2001193736 A JP2001193736 A JP 2001193736A JP 2003008225 A JP2003008225 A JP 2003008225A
Authority
JP
Japan
Prior art keywords
wiring circuit
circuit layer
layer
hole conductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001193736A
Other languages
Japanese (ja)
Inventor
Takayuki Neura
孝之 禰占
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001193736A priority Critical patent/JP2003008225A/en
Publication of JP2003008225A publication Critical patent/JP2003008225A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a multilayer wiring substrate, in which failures of adhesion between a wiring circuit layer and an insulating layer are not generated and high planarity of the wiring substrate is kept after the pattern transfer, by preventing oozing of conductive paste for a via-hole conductor to the circumference of the via-hole conductor. SOLUTION: This multilayer wiring substrate comprises a plurality of insulation layers 1a-1c, each containing at least a thermosetting resin, wiring circuit layers 2 embedded in the surfaces of the insulation layers 1a-1c, and via-hole conductors 3 composed of a conductive component containing metal powder filled in through-holes arranged in the insulation layers 1a-1c to make connections between the wiring circuit layers 2, where a recess 4 having a depth of 0.2-0.5 times the thickness of the wiring circuit layers and a size of 0.7-1.6 times the diameter of the via-hole conductors 3 is provided at each part of the wiring circuit layers 2, that is connected to each via-hole conductor 3, on the side where the wiring circuit layers 2 are embedded in the insulation layers 1a-1c.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、配線基板
及び半導体素子収納用パッケージなどに用いられる多層
配線基板とその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to, for example, a multilayer wiring board used for a wiring board and a package for housing a semiconductor element, and a method for manufacturing the same.

【0002】[0002]

【従来技術】近年、エポキシ樹脂、フェノール樹脂等の
熱硬化性樹脂を含む絶縁基板の表面に配線回路層を形成
した、いわゆるプリント基板が、回路基板や半導体素子
を搭載したパッケージ等に適用されている。このような
プリント配線基板において、絶縁層の表面に配線回路層
を形成する方法としては、絶縁基板の表面に銅箔を接着
した後、これをエッチングして配線回路層を形成する方
法、または、配線回路に形成された銅箔を絶縁基板に転
写する方法、絶縁基板の表面に金属メッキ法によって回
路を形成する方法等が用いられている。
2. Description of the Related Art In recent years, so-called printed boards, in which a wiring circuit layer is formed on the surface of an insulating substrate containing a thermosetting resin such as epoxy resin or phenol resin, have been applied to a circuit board or a package mounted with a semiconductor element. There is. In such a printed wiring board, as a method of forming a wiring circuit layer on the surface of the insulating layer, a method of forming a wiring circuit layer by adhering a copper foil to the surface of the insulating substrate and then etching the copper foil, or A method of transferring a copper foil formed on a wiring circuit to an insulating substrate, a method of forming a circuit on the surface of the insulating substrate by a metal plating method, and the like are used.

【0003】また、配線の多層化に伴い、異なる層間の
配線回路層をビアホール導体により電気的に接続するこ
とも行われている。このビアホール導体は、配線基板の
所定の箇所にドリル等で貫通孔を開けた後に、貫通孔の
内壁にメッキを施すのが一般的である。
With the increase in the number of wiring layers, wiring circuit layers between different layers are electrically connected by via-hole conductors. This via-hole conductor is generally formed by forming a through hole at a predetermined location on the wiring board with a drill or the like and then plating the inner wall of the through hole.

【0004】ところが、上記のような方法では、化学的
なメッキ処理にかかる処理薬品が高価であり、処理時間
も長いなど生産性と経済性に難がある。また、多層化し
た配線基板を作製する場合、技術的にも、ビアホール導
体を多層構造における任意の層間に形成することが難し
いことから、配線回路層の密度を向上できないという問
題がある。
However, in the above method, the processing chemicals involved in the chemical plating process are expensive, and the processing time is long, so that productivity and economic efficiency are difficult. Further, when a multilayer wiring board is manufactured, it is technically difficult to form the via-hole conductor between arbitrary layers in the multilayer structure, so that there is a problem that the density of the wiring circuit layer cannot be improved.

【0005】このような問題に対して、最近では銅粉と
液状エポキシ系樹脂等の有機バインダと硬化剤とを混合
した低粘度の導体ペースト等を用い、これを貫通孔内に
充填することが特許第2603053号、特許第258
7596号、特開平8−204342号、特開平8−1
91184号、特開平8−191184号等にて提案さ
れている。
To cope with such a problem, recently, a low-viscosity conductor paste or the like in which copper powder, an organic binder such as a liquid epoxy resin, and a curing agent are mixed is used to fill the through hole. Japanese Patent No. 2603053, Japanese Patent No. 258
7596, JP-A-8-204342, JP-A-8-1
It is proposed in Japanese Patent Laid-Open No. 91184 and Japanese Patent Laid-Open No. 8-191184.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、金属粉
末を含む導体ペーストを充填したビアホール導体は、粉
末同士の接触によって電気的な接続が行われれるため
に、メッキによるビアホール導体に比較してビアホール
導体の抵抗が高くなるという問題がある。この問題に対
しては、絶縁層に形成された貫通孔に充填する金属粉の
充填率を高める試みが行われている。例えば、貫通孔に
導体ペーストを充填した後、金属箔からなる配線回路層
をビアホール導体に押しつけることによってビアホール
導体を緻密化することがおこなわれている。
However, since the via-hole conductor filled with the conductor paste containing the metal powder is electrically connected by the contact between the powders, the via-hole conductor is compared with the via-hole conductor by plating. There is a problem that the resistance of is high. To solve this problem, attempts have been made to increase the filling rate of the metal powder filling the through holes formed in the insulating layer. For example, after filling a through hole with a conductor paste, a via circuit conductor made of a metal foil is pressed against the via hole conductor to densify the via hole conductor.

【0007】ところが、図5に示すように、絶縁層31
に形成されたビアホール導体32に配線回路層33を押
しつける場合に、ビアホール導体32の上部において、
絶縁層31と配線回路層33との隙間にビアホール導体
32中の導体ペースト34が浸み出し、導体ペースト3
4がビアホール導体32の周辺に拡散し、その結果、配
線回路層33の絶縁層31への密着性が損なわれるとい
う問題があった。そのために、例えば、配線回路層33
を転写によって形成する場合、配線回路層33の転写不
良が発生したり、耐久性の点で配線回路層33とビアホ
ール導体32との抵抗が変化するという問題があった。
However, as shown in FIG.
When the wiring circuit layer 33 is pressed against the via-hole conductor 32 formed in the above, in the upper part of the via-hole conductor 32,
The conductor paste 34 in the via-hole conductor 32 seeps into the gap between the insulating layer 31 and the wiring circuit layer 33, and the conductor paste 3
4 diffuses around the via-hole conductor 32, and as a result, the adhesion of the wiring circuit layer 33 to the insulating layer 31 is impaired. Therefore, for example, the wiring circuit layer 33
However, there is a problem that when the wiring circuit layer 33 is formed by transfer, a transfer failure of the wiring circuit layer 33 occurs or the resistance between the wiring circuit layer 33 and the via-hole conductor 32 changes in terms of durability.

【0008】また、ビアホール導体32の密度を高める
ために、導体ペーストの量を増加させると、配線回路層
33の反対側の表面が盛り上がり部35が形成され、配
線回路層33の表面の平坦性のみならず配線基板の平坦
性を損ねるという問題があった。
When the amount of the conductor paste is increased in order to increase the density of the via-hole conductors 32, a bulge portion 35 is formed on the surface on the opposite side of the wiring circuit layer 33, and the flatness of the surface of the wiring circuit layer 33 is formed. In addition, there is a problem that the flatness of the wiring board is impaired.

【0009】本発明は、ビアホール導体における導体ペ
ーストのビアホール導体周辺への浸み出しを防止し、ま
た配線回路層の絶縁層への密着不良が発生せず、さらに
は転写後の配線基板の平坦度が高い多層配線基板とその
製造方法を提供することを目的とする。
The present invention prevents the conductor paste in the via-hole conductor from seeping out to the periphery of the via-hole conductor, does not cause poor adhesion of the wiring circuit layer to the insulating layer, and further flattens the wiring substrate after transfer. It is an object of the present invention to provide a multi-layer wiring board having a high degree and a manufacturing method thereof.

【0010】[0010]

【課題を解決するための手段】本発明によれば、絶縁層
に形成された貫通孔に導体ペーストを充填して形成され
たビアホール導体に対して、該ビアホール導体と接続さ
れる配線回路層側に窪みを設けることによって、ビアホ
ール導体中の導体ペーストの浸み出しを有効的に防止で
きることによって、配線回路層のビアホール導体形成付
近での密着不良を防止し、配線回路層とビアホール導体
との接続信頼性を高めることができることを見出した。
According to the present invention, with respect to a via-hole conductor formed by filling a through-hole formed in an insulating layer with a conductor paste, a wiring circuit layer side connected to the via-hole conductor is formed. By providing a recess in the via hole conductor, it is possible to effectively prevent the conductor paste from leaching out of the via hole conductor, thereby preventing poor adhesion of the wiring circuit layer near the formation of the via hole conductor and connecting the wiring circuit layer and the via hole conductor. It was found that the reliability can be increased.

【0011】即ち、本発明の多層配線基板は、少なくと
も熱硬化性樹脂を含む絶縁層と、該絶縁層表面に形成さ
れた配線回路層と、前記配線回路層間を接続するために
前記絶縁層に設けられた貫通孔に金属粉末を含む導体成
分を充填されてなるビアホール導体とを具備する多層配
線基板において、前記配線回路層のビアホール導体と接
続する部分に窪みを設けてなることを特徴とするもので
ある。
That is, the multilayer wiring board of the present invention has an insulating layer containing at least a thermosetting resin, a wiring circuit layer formed on the surface of the insulating layer, and the insulating layer for connecting the wiring circuit layers. In a multilayer wiring board having a through-hole provided with a via-hole conductor filled with a conductor component containing metal powder, a recess is provided in a portion of the wiring circuit layer connected to the via-hole conductor. It is a thing.

【0012】また、窪みの深さは、配線回路層の厚みの
0.2〜0.5であることが、また窪みの大きさがビア
ホール導体の直径に対して0.7〜1.6倍であること
が、窪みによる導体成分の浸み出しの抑制効果を発揮す
る上で望ましい。
The depth of the recess is 0.2 to 0.5 of the thickness of the wiring circuit layer, and the size of the recess is 0.7 to 1.6 times the diameter of the via-hole conductor. It is desirable that the effect of suppressing the seepage of the conductor component due to the depression is exhibited.

【0013】また、本発明の多層配線基板の製造方法に
よれば、フィルム基材の表面に金属層を接着形成し、該
金属層を加工して配線回路層を形成する工程と、該配線
回路層の所定箇所に窪みを形成する工程と、少なくとも
熱硬化性樹脂を含む半硬化状態の絶縁層に貫通孔を形成
し、該貫通孔内に導体成分を充填してビアホール導体を
形成する工程と、前記窪みを有する配線回路層が形成さ
れたフィルム基材を、前記絶縁層のビアホール導体と前
記窪みとが整合するように積層し、加熱圧着後、フィル
ム基材を剥がすことによって、前記配線回路層を絶縁層
表面に転写、埋設する工程と、前記配線回路層が埋設さ
れた絶縁層を複数枚積層して一体化する工程とを具備す
ることを特徴とするものである。
According to the method for manufacturing a multilayer wiring board of the present invention, a step of forming a metal layer on the surface of the film base material by adhesion, processing the metal layer to form a wiring circuit layer, and the wiring circuit. A step of forming a depression in a predetermined portion of the layer, a step of forming a through hole in a semi-cured insulating layer containing at least a thermosetting resin, and filling a conductor component in the through hole to form a via-hole conductor; , The film base material on which the wiring circuit layer having the recess is formed is laminated so that the via-hole conductor of the insulating layer and the recess are aligned, and after thermocompression bonding, the film base material is peeled off to form the wiring circuit. The method is characterized by comprising a step of transferring and embedding a layer on the surface of an insulating layer and a step of laminating and integrating a plurality of insulating layers in which the wiring circuit layer is embedded.

【0014】また、他の製造方法としては、フィルム基
材の表面に金属層を接着形成し、該金属層を加工して配
線回路層を形成する工程と、前記配線回路層の所定箇所
に窪みを形成する工程と、少なくとも熱硬化性樹脂を含
む半硬化状態の第1の絶縁層の表面に、第1の配線回路
層を被着形成する工程と、該第1の配線回路層を形成し
た第1の絶縁層表面に少なくとも有機樹脂を含む半硬化
状態の第2の絶縁層を積層する工程と、該第2の絶縁層
に貫通孔を形成し、該貫通孔に導体成分を充填してビア
ホール導体を形成する工程と、前記窪みを有する配線回
路層が形成されたフィルム基材を、前記絶縁層のビアホ
ール導体と窪みが整合するように積層し、加熱圧着後、
フィルム基材を剥がすことによって、前記配線回路層を
絶縁層表面に転写、埋設させる工程と、を具備すること
を特徴とするものである。
As another manufacturing method, a step of adhesively forming a metal layer on the surface of the film base material, processing the metal layer to form a wiring circuit layer, and a depression at a predetermined position of the wiring circuit layer. A step of forming a first wiring circuit layer on the surface of a semi-cured first insulating layer containing at least a thermosetting resin, and a step of forming the first wiring circuit layer. A step of laminating a semi-cured second insulating layer containing at least an organic resin on the surface of the first insulating layer, forming a through hole in the second insulating layer, and filling the through hole with a conductor component; A step of forming a via-hole conductor, a film substrate on which the wiring circuit layer having the depression is formed, are laminated so that the depression and the via-hole conductor of the insulating layer are aligned, and after thermocompression bonding,
A step of transferring and embedding the wiring circuit layer on the surface of the insulating layer by peeling off the film base material.

【0015】[0015]

【発明の実施の形態】以下、本発明の多層配線基板の一
例の概略断面図を図1に、また表面の配線回路層の要部
拡大図を図2に示した。
BEST MODE FOR CARRYING OUT THE INVENTION A schematic cross-sectional view of an example of a multilayer wiring board according to the present invention is shown below in FIG.

【0016】本発明の多層配線基板は、少なくとも熱硬
化性樹脂を含有する複数の絶縁層1a〜1cの積層体を
絶縁基板1とし、絶縁基板1の表面、裏面および内部に
は、金属箔からなる配線回路層2が形成されている。そ
して、絶縁基板1の表面や裏面および内部に設けられた
複数の配線回路層2間を接続するために、ビアホール導
体3が各絶縁層に形成されている。このビアホール導体
3は、絶縁層1a〜1cに形成された貫通孔内に金属粉
末を含む導体成分を充填してなるものである。
In the multilayer wiring board of the present invention, a laminated body of a plurality of insulating layers 1a-1c containing at least a thermosetting resin is used as an insulating substrate 1, and a metal foil is formed on the front surface, the back surface and the inside of the insulating substrate 1. The wiring circuit layer 2 is formed. Via-hole conductors 3 are formed in each insulating layer in order to connect the front and back surfaces of the insulating substrate 1 and the plurality of wiring circuit layers 2 provided inside. The via-hole conductor 3 is formed by filling the through-holes formed in the insulating layers 1a to 1c with a conductor component containing metal powder.

【0017】また、本発明の多層配線基板における配線
回路層2の断面は、図2に示すように逆台形形状からな
ることが絶縁層1への密着性および埋設性の点で有効で
あり、特に逆台形形状における形成角θが30〜80°
であることが望ましい。このように本発明の多層配線基
板によれば、配線回路層2はいずれも各絶縁層1a〜1
cの表面に埋設されているために配線回路層2自体の厚
みに起因する積層不良が発生することがなく、絶縁層1
a〜1c間の優れた密着性と、配線基板全体としての非
常に優れた平坦性を実現できる。
Further, it is effective that the cross section of the wiring circuit layer 2 in the multilayer wiring board of the present invention has an inverted trapezoidal shape as shown in FIG. 2 in terms of adhesion to the insulating layer 1 and embedding property. In particular, the formation angle θ in the inverted trapezoidal shape is 30 to 80 °
Is desirable. As described above, according to the multilayer wiring board of the present invention, each of the wiring circuit layers 2 includes the insulating layers 1a to 1a.
Since it is embedded in the surface of c, the stacking failure due to the thickness of the wiring circuit layer 2 itself does not occur, and the insulating layer 1
It is possible to realize excellent adhesion between a to 1c and very excellent flatness of the wiring board as a whole.

【0018】また、本発明によれば、図2に示すよう
に、前記配線回路層2の絶縁層1a〜1cに埋設された
側のビアホール導体3と接続する部分に窪み4を設けて
なることが重要である。この窪み4の形成によって、配
線回路層2とビアホール導体3との接続信頼性を高め、
また配線回路層2のビアホール導体3周辺での密着不良
を防止することができる。
Further, according to the present invention, as shown in FIG. 2, a recess 4 is provided in a portion of the wiring circuit layer 2 which is connected to the via hole conductor 3 on the side buried in the insulating layers 1a to 1c. is important. By forming the depression 4, the connection reliability between the wiring circuit layer 2 and the via-hole conductor 3 is increased,
Further, it is possible to prevent the adhesion failure around the via-hole conductor 3 of the wiring circuit layer 2.

【0019】この窪み4が浅すぎると、窪みを形成する
ことによる効果が小さく、逆に深すぎると配線回路層2
の厚みが薄くなり配線回路層の強度が低下するおそれが
ある。かかる点でこの窪みの深さdは、配線回路層2の
厚みtの0.2〜0.5倍、特に0.25〜0.4倍で
あることが適当である。
If the recess 4 is too shallow, the effect of forming the recess is small. On the contrary, if the recess 4 is too deep, the wiring circuit layer 2 is not formed.
There is a fear that the strength of the wiring / circuit layer may be reduced due to the decrease in the thickness. From this point of view, it is appropriate that the depth d of the depression is 0.2 to 0.5 times, especially 0.25 to 0.4 times the thickness t of the wiring circuit layer 2.

【0020】窪みdが配線回路層2の厚みtの0.2倍
未満であれば、窪み4形成による効果が顕著でなく、導
体ペーストがビアホール導体の周囲に散らばり配線回路
層2とビアホール導体周辺部で密着不良が生じやすくな
る。また、窪みの深さが0.5よりも深いと、ビアホー
ル導体が十分に圧縮されにくくなるためにビアホール導
体の充填性が悪くなりビアホール導体の抵抗が高くなっ
たり、信頼性が低下する場合がある。
When the dimples d are less than 0.2 times the thickness t of the wiring circuit layer 2, the effect of forming the dimples 4 is not remarkable, and the conductor paste is scattered around the via-hole conductors and the wiring circuit layer 2 and the periphery of the via-hole conductors. Poor adhesion tends to occur at the part. Further, if the depth of the depression is deeper than 0.5, the via-hole conductor becomes difficult to be compressed sufficiently, so that the filling property of the via-hole conductor is deteriorated, the resistance of the via-hole conductor is increased, and the reliability is deteriorated. is there.

【0021】また、窪み4の大きさW1は、ビアホール
導体3の直径W2に対して0.7〜1.6倍、特に0.
9〜1.2倍であることが本発明の効果を発揮させる上
で適当である。
Further, the size W 1 of the recess 4 is 0.7 to 1.6 times the diameter W 2 of the via-hole conductor 3, and particularly 0.
It is suitable to be 9 to 1.2 times in order to exert the effect of the present invention.

【0022】さらに、配線回路層2の絶縁層1a〜1c
と接触する界面は、十点平均粗さ(Rz)が2〜10μ
mに粗化されていることが絶縁層1a〜1cとの密着性
を高めることができる。
Further, the insulating layers 1a to 1c of the wiring circuit layer 2 are provided.
The ten-point average roughness (Rz) of the interface in contact with
The roughening to m can improve the adhesion to the insulating layers 1a to 1c.

【0023】本発明の上記多層配線基板において、絶縁
層1a〜1cは、少なくとも熱硬化性樹脂を含有する絶
縁材料からなるものであり、例えば、PPE(熱硬化型
ポリフェニレンエーテル樹脂)、BTレジン(ビスマレ
イドトリアジン)、ポリイミド樹脂、フッ素樹脂、ポリ
アミノビスマレイミド樹脂、エポキシ樹脂からなり、と
りわけ原料として室温で液体の熱硬化性樹脂であること
が望ましい。
In the multilayer wiring board of the present invention, the insulating layers 1a to 1c are made of an insulating material containing at least a thermosetting resin, such as PPE (thermosetting polyphenylene ether resin) and BT resin ( (Bismaleide triazine), a polyimide resin, a fluororesin, a polyamino bismaleimide resin, and an epoxy resin, and it is particularly preferable that the material is a thermosetting resin that is liquid at room temperature.

【0024】また、上記絶縁材料としては、上記の熱硬
化性樹脂とともに、フィラー成分を20〜80体積%の
割合で均一に分散させることにより、絶縁基板の強度を
高めることができる。フィラー成分としては、有機質ま
たは無機質の粉末または繊維体が挙げられる。
As the insulating material, the strength of the insulating substrate can be increased by uniformly dispersing the filler component in the proportion of 20 to 80% by volume together with the thermosetting resin. Examples of the filler component include organic or inorganic powders or fibrous bodies.

【0025】前記無機質フィラーとしては、SiO2
Al23、ZrO2、TiO2、AlN、SiC、BaT
iO3、SrTiO3、MgTiO3、ゼオライト、Ca
TiO3、ほう酸アルミニウム等の公知の材料が使用で
きる。また、その形状としては球状、針状など任意のも
のとすることができる。さらに、繊維体としては、ガラ
スなどの繊維体があり、織布、不織布など任意の性状の
ものを用いれば良い。また、有機質フィラーとしては、
アラミド繊維、セルロース繊維などが挙げられる。
As the inorganic filler, SiO 2 ,
Al 2 O 3 , ZrO 2 , TiO 2 , AlN, SiC, BaT
iO 3 , SrTiO 3 , MgTiO 3 , zeolite, Ca
Known materials such as TiO 3 and aluminum borate can be used. Further, the shape thereof may be any shape such as a spherical shape or a needle shape. Further, as the fibrous body, there is a fibrous body such as glass, and a woven fabric, a non-woven fabric or the like having an arbitrary property may be used. Further, as the organic filler,
Examples include aramid fiber and cellulose fiber.

【0026】さらに、配線回路層2としては、配線を形
成するに好適な金属より形成され、例えば、金、銀、
銅、アルミニウムの少なくとも1種を含む低抵抗金属の
金属箔が好適に使用される。この金属箔の厚みは1〜3
5μmが良く、望ましくは5〜18μmが良い。この金
属箔の厚み、言い換えれば配線回路層2の厚みが1μm
より小さいと配線の抵抗率が高くなり、また35μmよ
り大きいと、50μm以下の微細な配線のエッチングに
よる形成ができなくなる。また、積層時に絶縁基板の変
形が大きくなったり、絶縁基板への金属の埋め込み量が
多くなり、絶縁基板の歪みが大きくなり樹脂硬化後に基
板が変形を起こしやすいなどの問題がある。
Further, the wiring circuit layer 2 is formed of a metal suitable for forming wiring, for example, gold, silver,
A metal foil of a low resistance metal containing at least one of copper and aluminum is preferably used. The thickness of this metal foil is 1-3
5 μm is preferable, and 5 to 18 μm is preferable. The thickness of this metal foil, in other words, the thickness of the wiring circuit layer 2 is 1 μm.
If it is smaller, the resistivity of the wiring becomes higher, and if it is larger than 35 μm, it becomes impossible to form a fine wiring of 50 μm or less by etching. In addition, there is a problem that the deformation of the insulating substrate becomes large at the time of stacking, the amount of metal embedded in the insulating substrate increases, the strain of the insulating substrate becomes large, and the substrate is easily deformed after the resin is cured.

【0027】さらに、ビアホール中に充填する導体ペー
ストとしては、配線回路層を形成する金属粉末にエポキ
シ、セルロース等の樹脂成分を添加し、酢酸ブチルなど
の溶媒によって混練したものが使用される。この導体ペ
ーストは、ビアホールへの充填後溶剤を乾燥させるがは
じめから無溶剤であることが望ましい。また、ビアホー
ル導体の低抵抗化のために、前記金属粉末に少なくとも
鉛や錫を含む低融点金属を含有させてもよい。
Further, as the conductor paste to be filled in the via hole, a metal powder forming the wiring circuit layer to which a resin component such as epoxy or cellulose is added and kneaded with a solvent such as butyl acetate is used. The conductor paste is dried after the solvent is filled into the via holes, but it is desirable that the conductor paste is solvent-free from the beginning. Further, in order to reduce the resistance of the via-hole conductor, the metal powder may contain a low melting point metal containing at least lead or tin.

【0028】次に、本発明の多層配線基板の製造方法を
図3をもとに説明する。 (a)まず、絶縁シート10に対して、打ち抜き法やレ
ーザー加工により所望の貫通孔11を形成する。
Next, a method of manufacturing the multilayer wiring board of the present invention will be described with reference to FIG. (A) First, desired through holes 11 are formed in the insulating sheet 10 by a punching method or laser processing.

【0029】この絶縁シート10は、例えば、絶縁材料
として熱硬化性樹脂と無機質フィラーとの複合材料を用
いる場合、以下の方法によって作製される。まず、前述
したような適当な無機質フィラーに、前述した液状の熱
硬化性樹脂を無機質フィラー量が20〜80体積%とな
るように溶媒とともに加えた混合物を混練機(ニーダ)
や3本ロール等の手段によって混合して絶縁性スラリー
を作製する。
The insulating sheet 10 is produced by the following method, for example, when a composite material of a thermosetting resin and an inorganic filler is used as the insulating material. First, a kneader (kneader) is added to a suitable inorganic filler as described above, in which the liquid thermosetting resin described above is added together with a solvent so that the amount of the inorganic filler is 20 to 80% by volume.
And an insulating slurry are prepared by mixing by means such as a three-roll mill.

【0030】絶縁性スラリーは、好適には、前述したよ
うな有機樹脂と無機フィラーの複合材料に、トルエン、
酢酸ブチル、メチルエチルケトン、メタノール、メチル
セロソルブアセテート、イソプロピルアルコール、メチ
ルイソブチルケトン、ジメチルホルムアミド等の溶媒を
添加して所定の粘度を有する流動体からなる。スラリー
の粘度は、シート成形法にもよるが100〜3000ポ
イズが適当である。
The insulating slurry is preferably a composite material of the above-mentioned organic resin and inorganic filler, toluene,
A fluid having a predetermined viscosity is obtained by adding a solvent such as butyl acetate, methyl ethyl ketone, methanol, methyl cellosolve acetate, isopropyl alcohol, methyl isobutyl ketone, and dimethylformamide. The viscosity of the slurry is preferably 100 to 3000 poise, although it depends on the sheet forming method.

【0031】そして、その混合物を圧延法、押し出し
法、射出法、ドクターブレード法などのシート成形法に
よってシート状に成形した後、所望により熱硬化性樹脂
が完全硬化するに十分な温度よりもやや低い温度に加熱
して熱硬化性樹脂を半硬化させて、絶縁シート10を作
製できる。 (b)そして、その貫通孔11内に金属粉末を含有する
導体ペーストを充填してビアホール導体12を形成す
る。貫通孔11に充填される導体ペーストは、金、銀、
銅、アルミニウム等から選ばれる少なくとも1種以上を
含む金属粉末とバインダー等を混合した導体ペーストが
好適に用いられる。バインダーは不揮発で絶縁樹脂と反
応するものを用いるのが望ましい。また、導体成分の充
填方法は、常圧の印刷機等も使用できるが、真空印刷機
を用いる方がより充填率を上げることができる。 (c)次に、半硬化の絶縁シート10のビアホール導体
12の両端部に金属箔からなる配線回路層14を形成す
る。本発明では、この配線回路層14の形成を転写法に
よって行う。
Then, after the mixture is formed into a sheet by a sheet forming method such as a rolling method, an extrusion method, an injection method, a doctor blade method or the like, if desired, the temperature is slightly higher than a temperature sufficient to completely cure the thermosetting resin. The insulating sheet 10 can be manufactured by heating to a low temperature and semi-curing the thermosetting resin. (B) Then, the via hole conductor 12 is formed by filling the through hole 11 with a conductor paste containing a metal powder. The conductor paste filled in the through holes 11 is gold, silver,
A conductor paste prepared by mixing a metal powder containing at least one selected from copper, aluminum and the like with a binder and the like is preferably used. It is desirable to use a non-volatile binder that reacts with the insulating resin. Further, as a method of filling the conductor component, a normal pressure printing machine or the like can be used, but a vacuum printing machine can further increase the filling rate. (C) Next, the wiring circuit layer 14 made of metal foil is formed on both ends of the via-hole conductor 12 of the semi-cured insulating sheet 10. In the present invention, the wiring circuit layer 14 is formed by the transfer method.

【0032】この転写法によれば、まず、樹脂や金属な
どからなるフィルム基材13の表面にメッキ法などによ
って作製された銅、金、銀、アルミニウム等から選ばれ
る1種または2種以上の合金からなる厚さ1〜35μm
の金属箔の鏡面側を接着し、その金属箔の表面に所望の
配線パターンの鏡像パターンとなるようにレジスト層を
付設した後、エッチング、レジスト除去によって所定の
配線パターンの鏡像の配線回路層14を形成する。ま
た、この時の配線回路層14は、前述したような図2に
示すような逆台形形状の断面からなることが望ましい。
このような逆台形形状は、例えば、塩化第二鉄、塩化第
二銅などを用いて金属箔のエッチング速度を2〜50μ
m/minにすることにより容易に形成できる。 (d)その後、フィルム基材13の表面に形成された配
線回路層14に対して、前記絶縁シート10に形成され
たビアホール導体12に接続される箇所に、窪み15を
形成する。この窪み15は、例えば、マイクロドリル、
レーザー光の照射、エッチング処理等によって形成する
ことができるが、窪み15の形成の精度、微細加工性、
間便性の点でレーザー光による照射が望ましい。
According to this transfer method, first, one or more kinds selected from copper, gold, silver, aluminum and the like prepared on the surface of the film base material 13 made of resin or metal by a plating method or the like. Alloy thickness: 1-35 μm
After the mirror surface side of the metal foil is adhered and a resist layer is attached to the surface of the metal foil so as to form a mirror image pattern of a desired wiring pattern, the wiring circuit layer 14 having a mirror image of a predetermined wiring pattern is formed by etching and resist removal. To form. The wiring circuit layer 14 at this time preferably has an inverted trapezoidal cross section as shown in FIG. 2 as described above.
Such an inverted trapezoidal shape has a metal foil etching rate of 2 to 50 μm, for example, using ferric chloride, cupric chloride or the like.
It can be easily formed by setting m / min. (D) After that, a recess 15 is formed in the wiring circuit layer 14 formed on the surface of the film base material 13 at a position connected to the via-hole conductor 12 formed in the insulating sheet 10. The recess 15 is, for example, a microdrill,
Although it can be formed by laser light irradiation, etching treatment, etc., the accuracy of forming the depressions 15, fine workability,
Irradiation with laser light is desirable from the viewpoint of stoolability.

【0033】そして、この窪み15を前述した理由か
ら、その深さが配線回路層14の厚みの0.2〜0.5
倍、特に0.25〜0.4倍となるように、また窪み1
5の大きさ(直径)がビアホール導体の直径の0.7〜
1.6倍、特に0.9〜1.2倍となるように形成する
ことが望ましい。
For the reason described above, the depth of the recess 15 is 0.2 to 0.5 of the thickness of the wiring circuit layer 14.
Double, especially 0.25 to 0.4 times, and also the depression 1
The size (diameter) of 5 is 0.7 to the diameter of the via-hole conductor.
It is desirable to form so as to be 1.6 times, especially 0.9 to 1.2 times.

【0034】また、前記フィルム基材13表面に形成さ
れた配線回路層14に対して、十点平均粗さ(Rz)が
2μm以上、特に3μm以上となるように粗面化処理す
ることが望ましい。
Further, it is desirable that the wiring circuit layer 14 formed on the surface of the film substrate 13 is roughened so that the ten-point average roughness (Rz) is 2 μm or more, and particularly 3 μm or more. .

【0035】なお、フィルム基材13としては、ポリエ
チレンテレフタレート、ポリエチレンナフタレート、ポ
リイミド、ポリフェニレンサルファイド、塩化ビニル、
ポリプロピレン等の樹脂、ステンレスなどの金属など、
公知のものが使用できる。フィルムの厚みは10〜10
0μmが適当であり、望ましくは25〜50μmが良
い。これは、フィルムの厚みが10μmより小さいとフ
ィルムの変形や折れ曲がりにより形成した導体配線が断
線を引き起こし易くなり、厚みが100μmより大きい
とフィルムの柔軟性がなくなるためシートの剥離が難し
くなるためである。また、フィルム基材13表面に金属
箔を接着するための接着剤としては、アクリル系、ゴム
系、シリコン系、エポキシ系等公知の接着剤が使用でき
る。 (e)次に、上記のようにして作製された窪み15を有
する配線回路層14を具備するフィルム基材13を、ビ
アホール導体12が形成された絶縁シート10の表面に
積層する。その際、ビアホール導体12と窪み15とが
整合するように位置合わせして積層する。 (f)そして、その積層物を10〜500kg/c
2、60〜0.20℃で加圧加熱した後、フィルム基
材13を剥がすことにより、絶縁シート10の表面に配
線回路層14が埋設された配線シートを作製することが
できる。
As the film substrate 13, polyethylene terephthalate, polyethylene naphthalate, polyimide, polyphenylene sulfide, vinyl chloride,
Resin such as polypropylene, metal such as stainless steel,
Known ones can be used. Film thickness is 10-10
0 μm is suitable, and preferably 25 to 50 μm. This is because if the thickness of the film is less than 10 μm, the conductor wiring formed by deformation or bending of the film is likely to cause disconnection, and if the thickness is more than 100 μm, the flexibility of the film is lost and peeling of the sheet becomes difficult. . Further, as the adhesive for adhering the metal foil to the surface of the film substrate 13, known adhesives such as acrylic, rubber, silicon and epoxy can be used. (E) Next, the film base material 13 having the wiring circuit layer 14 having the depression 15 produced as described above is laminated on the surface of the insulating sheet 10 on which the via-hole conductor 12 is formed. At that time, the via-hole conductor 12 and the recess 15 are aligned and stacked so as to be aligned with each other. (F) And 10-500 kg / c of the laminate
After heating under pressure at m 2 of 60 to 0.20 ° C. and peeling off the film base material 13, a wiring sheet in which the wiring circuit layer 14 is embedded in the surface of the insulating sheet 10 can be produced.

【0036】この時、通常、ビアホール導体12が配線
回路層14に押圧されて導体ペーストがビアホール導体
12の周辺部に浸み出して広がったりするが、本発明に
基づき配線回路層14に形成された窪み15によりその
浸み出しや広がりを抑制することができる。また、転写
時の圧力がビアホール導体12の中心方向にかかるた
め、ビアホール導体12の緻密化を向上させることがで
きる。
At this time, the via-hole conductor 12 is normally pressed by the wiring circuit layer 14 so that the conductor paste leaches and spreads to the peripheral portion of the via-hole conductor 12, but it is formed on the wiring circuit layer 14 according to the present invention. The hollow 15 can suppress the seeping and spreading. Further, since the pressure at the time of transfer is applied toward the center of the via-hole conductor 12, the densification of the via-hole conductor 12 can be improved.

【0037】なお、この配線シートの形成にあたって、
絶縁シート10の両面に配線回路層14が形成されたフ
ィルム基材13を積層し圧着すれば、両面に配線回路層
14を形成した配線シートを形成できる。 (g)上記のようにして作製した配線シートaを同様に
して作製した配線シートb,cとともに積層して一体化
した後、これらを絶縁シート中の熱硬化性樹脂が完全に
硬化する温度に加熱することにより、本発明の多層配線
基板を作製することができる。
When forming this wiring sheet,
When the film base material 13 having the wiring circuit layers 14 formed on both surfaces of the insulating sheet 10 is laminated and pressure-bonded, a wiring sheet having the wiring circuit layers 14 formed on both surfaces can be formed. (G) After the wiring sheet a produced as described above is laminated and integrated with the wiring sheets b and c produced in the same manner, these are brought to a temperature at which the thermosetting resin in the insulating sheet is completely cured. By heating, the multilayer wiring board of the present invention can be manufactured.

【0038】また、本発明の多層配線基板の他の製造方
法について、図4の工程図をもとに説明する。 (a)まず、第1の絶縁層として、未硬化または半硬化
の熱硬化性樹脂を含有する絶縁シート21を準備し、こ
の絶縁シート21の表面に配線回路層22を形成する。
この配線回路層22の形成にあたっては、転写法による
ことが望ましい。具体的には、予め適当なフィルム基材
の表面に金属箔を接着した後、これを周知のフォトレジ
スト法などによって配線回路層22の鏡像パターンを形
成し、これを第1の絶縁シート21に積層、圧着後、フ
ィルム基材を剥がすことによって配線回路層22を絶縁
シート21の表面に転写するとともに、図4(a)に示
すように配線回路層22を絶縁シート21の表面に埋設
することができる。 (b)次に、第1の配線回路層22を形成した第1の絶
縁シート21の表面に、未硬化または半硬化の絶縁シー
ト23を積層する。 (c)その後、この絶縁シート23に対して、第1の配
線回路層22に到達する貫通孔を形成し、その貫通孔内
に導体成分を充填してビアホール導体24を形成する。
貫通孔を形成するには、CO2、YAG、エキシマレー
ザーの群から選ばれるいずれかのレーザー光によって形
成することが望ましい。これは、一般的に用いられるマ
イクロドリルに比較して、微細な貫通孔を形成すること
ができるためである。
Another method of manufacturing the multilayer wiring board of the present invention will be described with reference to the process chart of FIG. (A) First, an insulating sheet 21 containing an uncured or semi-cured thermosetting resin is prepared as a first insulating layer, and a wiring circuit layer 22 is formed on the surface of the insulating sheet 21.
When forming the wiring circuit layer 22, it is desirable to use a transfer method. Specifically, after adhering a metal foil to the surface of an appropriate film base in advance, a mirror image pattern of the wiring circuit layer 22 is formed by a well-known photoresist method or the like, and this is applied to the first insulating sheet 21. After laminating and pressure bonding, the wiring circuit layer 22 is transferred to the surface of the insulating sheet 21 by peeling off the film base material, and the wiring circuit layer 22 is embedded in the surface of the insulating sheet 21 as shown in FIG. 4A. You can (B) Next, the uncured or semi-cured insulating sheet 23 is laminated on the surface of the first insulating sheet 21 on which the first wiring circuit layer 22 is formed. (C) Thereafter, a through hole reaching the first wiring circuit layer 22 is formed in the insulating sheet 23, and a conductor component is filled in the through hole to form the via hole conductor 24.
In order to form the through hole, it is desirable to form the through hole by any one of laser light selected from the group consisting of CO 2 , YAG, and excimer laser. This is because a fine through hole can be formed as compared with a commonly used micro drill.

【0039】また、貫通孔に充填される導体成分は、
金、銀、銅、アルミニウム等から選ばれる少なくとも1
種以上を含む金属粉末とバインダー等を混合した導体ペ
ーストが好適に用いられる。バインダーは不揮発で絶縁
樹脂と反応するものを用いるのが望ましい。また、導体
成分の充填方法は、常圧の印刷機等も使用できるが、真
空印刷機を用いる方がより充填率を上げることができ
る。 (d)一方、前記(a)で説明したのと同様な方法に従
い、適当なフィルム基材26の表面に金属箔を接着した
後、これを周知のフォトレジスト法などによって配線回
路層27の鏡像パターンを形成する。そして、このフィ
ルム基材26表面に形成された配線回路層27に対し
て、絶縁シート23に形成されたビアホール導体24と
接続される箇所に、窪み28を形成する。この窪み28
は、例えば、マイクロドリル、レーザー光の照射、エッ
チング処理等によって形成することができるが、窪み2
8の形成の精度、微細加工性、間便性の点でレーザー光
による照射が望ましい。
The conductor component filled in the through hole is
At least one selected from gold, silver, copper, aluminum, etc.
A conductor paste prepared by mixing a metal powder containing at least one kind and a binder is preferably used. It is desirable to use a non-volatile binder that reacts with the insulating resin. Further, as a method of filling the conductor component, a normal pressure printing machine or the like can be used, but a vacuum printing machine can further increase the filling rate. (D) On the other hand, according to the same method as described in (a) above, a metal foil is adhered to the surface of a suitable film substrate 26, and then a mirror image of the wiring circuit layer 27 is formed by a known photoresist method. Form a pattern. Then, in the wiring circuit layer 27 formed on the surface of the film base material 26, a recess 28 is formed at a position connected to the via-hole conductor 24 formed in the insulating sheet 23. This hollow 28
Can be formed by, for example, a microdrill, laser light irradiation, etching treatment, or the like.
Irradiation with a laser beam is desirable from the viewpoints of the precision of forming No. 8, fine processability, and stoolability.

【0040】そして、この窪み28も前述した理由か
ら、その深さが配線回路層27の厚みの0.2〜0.5
倍、特に0.25〜0.4倍となるように、また窪み2
8の大きさ(直径)がビアホール導体24の直径の0.
7〜1.6倍、特に0.9〜1.2倍となるように形成
することが望ましい。また、この金属箔からなる配線回
路層に厚みの0.2以上の窪み28を形成するにはレー
ザー条件を0.1〜2mJ/cm2で、1〜3Shot
照射すればよい。
For this reason, the depth of the recess 28 is 0.2 to 0.5 of the thickness of the wiring circuit layer 27.
Double, especially 0.25 to 0.4 times, and the recess 2
The size (diameter) of 8 is 0.8 mm of the diameter of the via-hole conductor 24.
It is desirable to form it so that it is 7 to 1.6 times, and particularly 0.9 to 1.2 times. Further, in order to form the recess 28 having a thickness of 0.2 or more in the wiring circuit layer made of this metal foil, the laser condition is 0.1 to 2 mJ / cm 2 , and 1 to 3 Shot.
Just irradiate.

【0041】また、前記フィルム基材26表面に形成さ
れた配線回路層27に対して、十点平均粗さ(Rz)が
2μm以上、特に3μm以上となるように粗面化処理す
ることが望ましい。 (e)次に、上記のようにして作製された窪み28を有
する配線回路層27を具備するフィルム基材26を、ビ
アホール導体24が形成された絶縁シート26の表面に
積層する。その際、ビアホール導体24と窪み28とが
整合するように位置合わせして積層する。 (f)そして、その積層物を10〜500kg/c
2、60〜0.20℃で加圧加熱した後、フィルム基
材26を剥がすことにより、配線回路層27を絶縁シー
ト23の表面に埋設することができるとともに、絶縁シ
ート21表面に形成された配線回路層22と絶縁シート
23表面に形成された配線回路層27とがビアホール導
体24によって電気的に接続された積層体を形成するこ
とができる。 (g)さらに、多層化を図る場合には、上記の(b)〜
(f)の工程を繰り返すことによって任意の層数の多層
化を図ることができる。
The wiring circuit layer 27 formed on the surface of the film substrate 26 is preferably roughened so that the ten-point average roughness (Rz) is 2 μm or more, particularly 3 μm or more. . (E) Next, the film base material 26 having the wiring circuit layer 27 having the depression 28 manufactured as described above is laminated on the surface of the insulating sheet 26 on which the via-hole conductor 24 is formed. At that time, the via-hole conductor 24 and the recess 28 are aligned and stacked so as to be aligned with each other. (F) And 10-500 kg / c of the laminate
The wiring circuit layer 27 can be embedded in the surface of the insulating sheet 23 by peeling off the film base material 26 after heating under pressure at m 2 of 60 to 0.20 ° C. and is formed on the surface of the insulating sheet 21. It is possible to form a laminated body in which the wiring circuit layer 22 and the wiring circuit layer 27 formed on the surface of the insulating sheet 23 are electrically connected by the via hole conductor 24. (G) Further, in the case of aiming for a multilayer structure, the above (b) to
By repeating the step (f), an arbitrary number of layers can be formed.

【0042】なお、上記のようにして多層化された絶縁
シートは、各(f)工程後に加熱処理を施すことによっ
て絶縁シートを完全硬化することもできるが、工程の簡
略化を図る上では、多層化されたものを最終的に一括し
て硬化処理を施すことが望ましい。
The multilayered insulating sheet as described above can be completely cured by performing heat treatment after each step (f), but in order to simplify the steps, It is desirable to finally carry out a hardening treatment collectively on the multi-layered one.

【0043】なお、上記の第2の製造方法の説明におい
て、配線回路層22を有する第1の絶縁シート21は、
転写法によって配線回路層22を形成したものであった
が、この絶縁シート21は、例えば、市販のガラス繊維
に樹脂含浸した、いわゆるプリプレグの表面に金属箔が
接着されたものに対して、エッチング法によって、金属
箔を回路パターンに加工したものであってもよい。
In the above description of the second manufacturing method, the first insulating sheet 21 having the wiring circuit layer 22 is
Although the wiring circuit layer 22 is formed by the transfer method, the insulating sheet 21 is formed by etching a commercially available glass fiber impregnated with resin, that is, a so-called prepreg having a metal foil bonded to the surface thereof. The metal foil may be processed into a circuit pattern by a method.

【0044】以上のように、本発明によれば、ビアホー
ル導体と配線回路層とを配線回路層側に形成された窪み
によって結合することによって、ビアホール導体と配線
回路層との接触面積が大きくなり、ビアホール導体が配
線回路層に対してアンカーのようにして結合することか
ら、ビアホール導体と配線回路層との結合性を高め、熱
サイクルが付加された場合においても接続抵抗が高くな
るような不具合が発生することがなく、高い信頼性が得
られる。また、ビアホール導体周辺での導体ぺーストの
浸み出しがないために、配線回路層の絶縁層への密着性
も高く、その結果、配線回路層とビアホール導体との接
続信頼性を高めることができる。
As described above, according to the present invention, the contact area between the via-hole conductor and the wiring circuit layer is increased by coupling the via-hole conductor and the wiring circuit layer by the recess formed on the wiring circuit layer side. Since the via-hole conductor is bonded to the wiring circuit layer like an anchor, the bondability between the via-hole conductor and the wiring circuit layer is enhanced, and the connection resistance increases even when a heat cycle is applied. High reliability can be obtained without causing In addition, since the conductor paste does not seep around the via-hole conductor, the wiring circuit layer has high adhesion to the insulating layer, and as a result, the connection reliability between the wiring circuit layer and the via-hole conductor can be improved. it can.

【0045】[0045]

【実施例】ポリエチレンテレフタレート(PET)から
なる樹脂フィルムの表面にアクリル系樹脂からなる接着
剤を塗布して粘着力をもたせ、厚みの表面粗さ0.8μ
mの銅箔を一面に接着した。そして、この銅箔に対し
て、レジスト、エッチングにより所望の回路の鏡像パタ
ーンからなる配線回路層を形成した。そして、この配線
回路層のビアホール導体との接続部にCO2レーザーに
より、表1に示すような大きさの窪みを形成した。
EXAMPLE An adhesive made of an acrylic resin is applied to the surface of a resin film made of polyethylene terephthalate (PET) so as to have an adhesive force, and the surface roughness of the thickness is 0.8 μm.
m copper foil was adhered to one surface. Then, a wiring circuit layer having a mirror image pattern of a desired circuit was formed on the copper foil by resist and etching. Then, a recess having a size as shown in Table 1 was formed by a CO 2 laser in the connection portion of the wiring circuit layer with the via-hole conductor.

【0046】一方、絶縁性スラリーとして、有機樹脂と
して熱硬化型ポリフェニレンエーテルを、無機質フィラ
ーとして球状シリカを体積比率で60:40の割合で混
合し、トルエンを加えて80℃に加熱混合して粘度10
0ポイズのスラリーを調製した。
On the other hand, as the insulating slurry, thermosetting polyphenylene ether was mixed as the organic resin, and spherical silica was mixed as the inorganic filler in a volume ratio of 60:40. Toluene was added and mixed by heating at 80 ° C. to obtain the viscosity. 10
A 0 poise slurry was prepared.

【0047】そして、前記絶縁性スラリーを用いてドク
ターブレード法により約100μmの厚みに成形して絶
縁シートを作製し、さらにCO2レーザーにより入射側
の直径が100μmの貫通孔を形成した。そして、この
貫通孔内に、平均粒径が5μmのCu−Ag合金粉末を
含む銅ペーストを充填した。
An insulating sheet was prepared by molding the insulating slurry into a thickness of about 100 μm by the doctor blade method, and a through hole having a diameter of 100 μm on the incident side was formed by a CO 2 laser. Then, a copper paste containing Cu—Ag alloy powder having an average particle size of 5 μm was filled in the through hole.

【0048】そして、窪みを有する配線回路層が形成さ
れた2つのPETフィルムを絶縁シートの両側から位置
合わせして積層して、真空積層機により0.50℃、3
0kg/cm2の圧力で2分間加圧した後、PETフィ
ルムを剥がして絶縁シートの両面に配線回路層を転写さ
せた。
Then, the two PET films having the wiring circuit layer having the dents formed thereon are aligned and laminated from both sides of the insulating sheet, and are laminated by a vacuum laminating machine at 0.50 ° C. for 3 days.
After pressing with a pressure of 0 kg / cm 2 for 2 minutes, the PET film was peeled off to transfer the wiring circuit layer to both surfaces of the insulating sheet.

【0049】そして、上記のようにして作製した配線回
路層が形成された複数の絶縁シートを積層後、200
℃、5時間加熱処理して絶縁シートを完全に硬化させ
て、多層構造の配線基板を作製した。
Then, after laminating a plurality of insulating sheets having wiring circuit layers formed as described above, 200
The insulating sheet was completely cured by heating at 5 ° C. for 5 hours to produce a wiring board having a multilayer structure.

【0050】得られた多層配線基板に対して、初期抵抗
値と、0.20℃の高温雰囲気に、1000時間放置し
た後の抵抗値を測定し、抵抗の変化率(%)(=(放置
後抵抗値―初期抵抗値)/初期抵抗値)×100)を算
出し、表1に示した。
With respect to the obtained multilayer wiring board, the initial resistance value and the resistance value after being left for 1000 hours in a high temperature atmosphere of 0.20 ° C. were measured, and the resistance change rate (%) (= (left Post resistance value-initial resistance value) / initial resistance value) x 100) was calculated and shown in Table 1.

【0051】また、ビアホール導体と配線回路層との接
続部を含む部分の断面を走査型電子顕微鏡で観察し、ビ
アホール導体の配線回路層との接続部の端部からの導体
ペーストの最大浸み出し幅を測定し、表1に示した。
Further, the cross section of the portion including the connection portion between the via-hole conductor and the wiring circuit layer was observed with a scanning electron microscope, and the maximum immersion of the conductor paste from the end portion of the connection portion of the via-hole conductor with the wiring circuit layer was observed. The projecting width was measured and is shown in Table 1.

【0052】また、触針式表面粗さ計を用いて、配線基
板におけるビアホール導体形成付近における配線回路層
表面の平坦度を測定し、表1に示した。
Further, the flatness of the surface of the wiring circuit layer in the vicinity of the formation of the via-hole conductor in the wiring board was measured using a stylus type surface roughness meter, and is shown in Table 1.

【0053】[0053]

【表1】 [Table 1]

【0054】表1に示すように、窪みを形成しなかった
場合、導体ペーストがビアホール導体の周囲に浸み出し
が観察され、その結果、抵抗率が大きいものであっ
た。。また窪みが0.2以上で抵抗変化率が小さくな
り、窪みが0.5以上では、導体ペーストと金属層の間
に隙間ができて接続がかえって悪くなり抵抗の増加や断
線(オープン)が生じた。
As shown in Table 1, when the depression was not formed, the conductor paste was observed to seep around the via-hole conductor, and as a result, the resistivity was high. . When the dent is 0.2 or more, the resistance change rate is small, and when the dent is 0.5 or more, a gap is formed between the conductor paste and the metal layer and the connection is rather deteriorated, resulting in an increase in resistance and disconnection (open). It was

【0055】これに対して、窪みを形成することによっ
て、浸み出し幅30μm以下、抵抗変化率20%以下、
平坦度10μm以下の良好な特性を示した。特に、窪み
の深さを配線回路層の厚みの0.2〜0.5倍、大きさ
をビアホール導体の直径の0.7〜1.6倍とすること
によって、浸み出し幅25μm以下、抵抗変化率10%
以下、平坦度7μm以下のさらに良好な特性を示した。
On the other hand, by forming the depression, the leaching width is 30 μm or less, the resistance change rate is 20% or less,
It showed good characteristics with a flatness of 10 μm or less. In particular, by setting the depth of the depression to be 0.2 to 0.5 times the thickness of the wiring circuit layer and the size to be 0.7 to 1.6 times the diameter of the via-hole conductor, the leaching width is 25 μm or less, Resistance change rate 10%
Hereinafter, even better characteristics with a flatness of 7 μm or less were shown.

【0056】[0056]

【発明の効果】以上、詳述したように、本発明によれ
ば、ビアホール導体と配線回路層の接続部において、ビ
アホール導体中の導体ペーストがビアホール導体の周辺
に浸み出しが抑制される結果、ビアホール導体付近での
配線回路層の転写不良の発生が抑制されるともに、接続
信頼性を高めることができ、且つ平坦度が高い多層配線
基板を製造することができる。
As described above in detail, according to the present invention, the conductor paste in the via-hole conductor is suppressed from seeping out to the periphery of the via-hole conductor at the connection portion between the via-hole conductor and the wiring circuit layer. It is possible to suppress the occurrence of defective transfer of the wiring circuit layer in the vicinity of the via-hole conductor, improve the connection reliability, and manufacture a multilayer wiring board having high flatness.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多層配線基板の一例を説明するための
概略断面図である。
FIG. 1 is a schematic cross-sectional view for explaining an example of a multilayer wiring board of the present invention.

【図2】本発明の多層配線基板における要部拡大断面図
である。
FIG. 2 is an enlarged cross-sectional view of a main part of a multilayer wiring board according to the present invention.

【図3】本発明の多層配線基板の製造方法の一例を説明
するための概略断面図である。
FIG. 3 is a schematic cross-sectional view for explaining an example of the method for manufacturing a multilayer wiring board according to the present invention.

【図4】本発明の多層配線基板の製造方法の他の例を説
明するための概略断面図である。
FIG. 4 is a schematic cross-sectional view for explaining another example of the method for manufacturing a multilayer wiring board of the present invention.

【図5】従来の多層配線基板における配線回路層とビア
ホール導体との接続部の拡大断面図である。
FIG. 5 is an enlarged cross-sectional view of a connection portion between a wiring circuit layer and a via-hole conductor in a conventional multilayer wiring board.

【符号の説明】[Explanation of symbols]

1 絶縁基板 1a〜1c 絶縁層 2 配線回路層 3 ビアホール導体 4 窪み 1 Insulation board 1a-1c insulating layer 2 wiring circuit layers 3 Via hole conductor 4 depressions

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E343 AA02 AA17 AA18 AA19 BB02 BB23 BB24 BB25 BB28 BB67 DD56 EE32 EE33 EE37 ER18 ER52 GG20 5E346 AA15 AA32 AA43 CC02 CC09 CC10 CC14 CC32 CC34 CC38 CC39 CC55 CC58 DD12 DD32 DD44 EE04 FF18 GG15 GG22 GG23 GG27 GG28 HH07 HH21   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5E343 AA02 AA17 AA18 AA19 BB02                       BB23 BB24 BB25 BB28 BB67                       DD56 EE32 EE33 EE37 ER18                       ER52 GG20                 5E346 AA15 AA32 AA43 CC02 CC09                       CC10 CC14 CC32 CC34 CC38                       CC39 CC55 CC58 DD12 DD32                       DD44 EE04 FF18 GG15 GG22                       GG23 GG27 GG28 HH07 HH21

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】少なくとも熱硬化性樹脂を含む絶縁層と、
該絶縁層表面に埋設された配線回路層と、前記配線回路
層間を接続するために前記絶縁層に設けられた貫通孔に
金属粉末を含む導体成分を充填されてなるビアホール導
体とを具備する多層配線基板において、前記配線回路層
の絶縁層に埋設された側の前記ビアホール導体と接続す
る部分に窪みを設けてなることを特徴とする多層配線基
板。
1. An insulating layer containing at least a thermosetting resin,
A multilayer including a wiring circuit layer buried in the surface of the insulating layer and a via hole conductor obtained by filling a through hole provided in the insulating layer for connecting the wiring circuit layers with a conductor component containing a metal powder. In the wiring board, a recess is provided in a portion connected to the via-hole conductor on a side of the wiring circuit layer which is embedded in the insulating layer, and a multi-layer wiring board.
【請求項2】窪みの深さが、配線回路層の厚みの0.2
〜0.5であることを特徴とする請求項1記載の多層配
線基板。
2. The depth of the recess is 0.2 of the thickness of the wiring circuit layer.
The multilayer wiring board according to claim 1, wherein:
【請求項3】窪みの大きさが、ビアホール導体の直径に
対して0.7〜1.6倍であることを特徴とする請求項
1または請求項2記載の多層配線基板。
3. The multilayer wiring board according to claim 1, wherein the size of the recess is 0.7 to 1.6 times the diameter of the via-hole conductor.
【請求項4】フィルム基材の表面に金属層を接着形成
し、該金属層を加工して配線回路層を形成する工程と、
該配線回路層の所定箇所に窪みを形成する工程と、少な
くとも熱硬化性樹脂を含む半硬化状態の絶縁層に貫通孔
を形成し、該貫通孔内に導体成分を充填してビアホール
導体を形成する工程と、前記窪みを有する配線回路層が
形成されたフィルム基材を、前記絶縁層のビアホール導
体と前記窪みとが整合するように積層し、加熱圧着後、
フィルム基材を剥がすことによって、前記配線回路層を
絶縁層表面に転写、埋設する工程と、前記配線回路層が
埋設された絶縁層を複数枚積層して一体化する工程とを
具備することを特徴とする多層配線基板の製造方法。
4. A step of adhesively forming a metal layer on the surface of a film base material, processing the metal layer to form a wiring circuit layer,
A step of forming a recess at a predetermined position of the wiring circuit layer, and forming a through hole in a semi-cured insulating layer containing at least a thermosetting resin, and filling a conductor component in the through hole to form a via hole conductor. And the film substrate on which the wiring circuit layer having the recess is formed, are laminated so that the via hole conductor of the insulating layer and the recess are aligned, and after thermocompression bonding,
A step of transferring and embedding the wiring circuit layer on the surface of the insulating layer by peeling off the film base material, and a step of laminating and integrating a plurality of insulating layers having the wiring circuit layer embedded therein. A method for manufacturing a characteristic multilayer wiring board.
【請求項5】フィルム基材の表面に金属層を接着形成
し、該金属層を加工して配線回路層を形成する工程と、
前記配線回路層の所定箇所に窪みを形成する工程と、少
なくとも熱硬化性樹脂を含む半硬化状態の第1の絶縁層
の表面に、第1の配線回路層を被着形成する工程と、該
第1の配線回路層を形成した第1の絶縁層表面に少なく
とも有機樹脂を含む半硬化状態の第2の絶縁層を積層す
る工程と、該第2の絶縁層に貫通孔を形成し、該貫通孔
に導体成分を充填してビアホール導体を形成する工程
と、前記窪みを有する配線回路層が形成されたフィルム
基材を、前記絶縁層のビアホール導体と窪みが整合する
ように積層し、加熱圧着後、フィルム基材を剥がすこと
によって、前記配線回路層を絶縁層表面に転写、埋設さ
せる工程と、を具備することを特徴とする多層配線基板
の製造方法。
5. A step of adhesively forming a metal layer on the surface of a film base material, processing the metal layer to form a wiring circuit layer,
A step of forming a depression at a predetermined location of the wiring circuit layer; a step of depositing and forming a first wiring circuit layer on a surface of the first insulating layer in a semi-cured state containing at least a thermosetting resin; Stacking a semi-cured second insulating layer containing at least an organic resin on the surface of the first insulating layer on which the first wiring circuit layer is formed; forming a through hole in the second insulating layer; A step of filling a through hole with a conductor component to form a via-hole conductor, and a film substrate on which the wiring circuit layer having the depression is formed are laminated so that the depression and the via-hole conductor of the insulating layer are aligned and heated. After the pressure bonding, the step of transferring and embedding the wiring circuit layer on the surface of the insulating layer by peeling off the film base material is included.
【請求項6】窪みの深さが、金属層の厚みの0.2〜
0.5であることを特徴とする請求項4または請求項5
記載の多層配線基板の製造方法。
6. The depth of the depression is 0.2 to the thickness of the metal layer.
It is 0.5, Claim 4 or Claim 5 characterized by the above-mentioned.
A method for manufacturing the multilayer wiring board described.
【請求項7】窪みの大きさが、ビアホール導体の直径に
対して0.7〜1.6倍であることを特徴とする請求項
4乃至請求項6のいずれか記載の多層配線基板の製造方
法。
7. The manufacture of a multilayer wiring board according to claim 4, wherein the size of the recess is 0.7 to 1.6 times the diameter of the via-hole conductor. Method.
JP2001193736A 2001-06-26 2001-06-26 Multilayer wiring substrate and method of manufacturing the same Pending JP2003008225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001193736A JP2003008225A (en) 2001-06-26 2001-06-26 Multilayer wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001193736A JP2003008225A (en) 2001-06-26 2001-06-26 Multilayer wiring substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003008225A true JP2003008225A (en) 2003-01-10

Family

ID=19031962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001193736A Pending JP2003008225A (en) 2001-06-26 2001-06-26 Multilayer wiring substrate and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003008225A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250581A (en) * 2006-03-13 2007-09-27 Fujitsu Ltd Multilayer wiring board and production method therefor
JP2009054695A (en) * 2007-08-24 2009-03-12 Fujikura Ltd Circuit wiring board and manufacturing method therefor
WO2012128269A1 (en) 2011-03-24 2012-09-27 株式会社村田製作所 Wiring substrate
JP2014107390A (en) * 2012-11-27 2014-06-09 Kyocera Corp Wiring board and multilayer wiring board using the same
WO2020071473A1 (en) * 2018-10-04 2020-04-09 株式会社村田製作所 Laminated body and method for producing same
CN112165767A (en) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 Multilayer circuit board and mobile communication device
JPWO2021025073A1 (en) * 2019-08-08 2021-02-11
WO2022224557A1 (en) * 2021-04-20 2022-10-27 Fict株式会社 Circuit board, method for manufacturing circuit board, and electronic apparatus

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250581A (en) * 2006-03-13 2007-09-27 Fujitsu Ltd Multilayer wiring board and production method therefor
JP2009054695A (en) * 2007-08-24 2009-03-12 Fujikura Ltd Circuit wiring board and manufacturing method therefor
WO2012128269A1 (en) 2011-03-24 2012-09-27 株式会社村田製作所 Wiring substrate
JP2014107390A (en) * 2012-11-27 2014-06-09 Kyocera Corp Wiring board and multilayer wiring board using the same
US11445606B2 (en) 2018-10-04 2022-09-13 Murata Manufacturing Co., Ltd. Laminated body and method for manufacturing the same
WO2020071473A1 (en) * 2018-10-04 2020-04-09 株式会社村田製作所 Laminated body and method for producing same
JP7283481B2 (en) 2018-10-04 2023-05-30 株式会社村田製作所 Laminate and its manufacturing method
JPWO2020071473A1 (en) * 2018-10-04 2021-09-02 株式会社村田製作所 Laminated body and its manufacturing method
JPWO2021025073A1 (en) * 2019-08-08 2021-02-11
JP7400821B2 (en) 2019-08-08 2023-12-19 株式会社村田製作所 Transmission line manufacturing method and transmission line
US11924980B2 (en) 2019-08-08 2024-03-05 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer substrate and multilayer substrate
CN112165767A (en) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 Multilayer circuit board and mobile communication device
WO2022224557A1 (en) * 2021-04-20 2022-10-27 Fict株式会社 Circuit board, method for manufacturing circuit board, and electronic apparatus
JP2022165765A (en) * 2021-04-20 2022-11-01 Fict株式会社 Circuit board, method of manufacturing circuit board and electronic apparatus
JP7216139B2 (en) 2021-04-20 2023-01-31 Fict株式会社 Circuit board manufacturing method

Similar Documents

Publication Publication Date Title
JP4392157B2 (en) WIRING BOARD SHEET MATERIAL AND ITS MANUFACTURING METHOD, AND MULTILAYER BOARD AND ITS MANUFACTURING METHOD
US7001662B2 (en) Transfer sheet and wiring board using the same, and method of manufacturing the same
JP4279893B2 (en) Manufacturing method of circuit component built-in module
JPH11126978A (en) Multilayered wiring board
KR100605454B1 (en) Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material
JP2005072328A (en) Multilayer wiring board
JP3441368B2 (en) Multilayer wiring board and manufacturing method thereof
JP2004007006A (en) Multilayer wiring board
JP4895448B2 (en) Multilayer wiring board
JP3037662B2 (en) Multilayer wiring board and method of manufacturing the same
JP2003008225A (en) Multilayer wiring substrate and method of manufacturing the same
KR100704922B1 (en) Pcb using paste bump and method of manufacturing thereof
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
JP3982233B2 (en) Wiring board manufacturing sheet material and multilayer board
JP3199637B2 (en) Method for manufacturing multilayer wiring board
JP3440174B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP4349270B2 (en) Wiring board and manufacturing method thereof
JP2004319976A (en) Transfer sheet, and wiring board using the same and fabrication method thereof
JP2000277913A (en) Multilayer wiring substrate and manufacture of the same
JPH118472A (en) Multilevel interconnection board
JP2004228349A (en) Method of manufacturing multilayered printed wiring board
JP2007081423A (en) Wiring board sheet and manufacturing method thereof, multilayer board and manufacturing method thereof
JP2021044332A (en) Circuit board, manufacturing method of circuit-board, and electronic apparatus
KR100733814B1 (en) Manufacturing method of pcb
JP4693258B2 (en) Manufacturing method of multilayer wiring board