JP2005026445A - Multilayer wiring board and its manufacturing method - Google Patents

Multilayer wiring board and its manufacturing method Download PDF

Info

Publication number
JP2005026445A
JP2005026445A JP2003190162A JP2003190162A JP2005026445A JP 2005026445 A JP2005026445 A JP 2005026445A JP 2003190162 A JP2003190162 A JP 2003190162A JP 2003190162 A JP2003190162 A JP 2003190162A JP 2005026445 A JP2005026445 A JP 2005026445A
Authority
JP
Japan
Prior art keywords
film
layer
conductive layer
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003190162A
Other languages
Japanese (ja)
Inventor
Asao Iijima
朝雄 飯島
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Corp
Original Assignee
North Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp filed Critical North Corp
Priority to JP2003190162A priority Critical patent/JP2005026445A/en
Priority to TW093118871A priority patent/TW200507131A/en
Priority to US10/880,588 priority patent/US7342802B2/en
Publication of JP2005026445A publication Critical patent/JP2005026445A/en
Priority to US11/657,286 priority patent/US7505281B2/en
Priority to US12/008,546 priority patent/US20080296254A1/en
Priority to US13/896,911 priority patent/US20130247372A1/en
Priority to US14/271,959 priority patent/US9521755B2/en
Priority to US15/374,233 priority patent/US10104785B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer wiring board which builds in a passive element having a high packing density with a built-in passive element and to provide a method for manufacturing the same. <P>SOLUTION: The multilayer wiring board includes a plurality of wiring films 11, 21, 31 and 41 interlayer insulated by a plurality of interlayer insulating layers 50, 60 and 70 and interlayer connected by interlayer connecting conductive layer penetrating the interlayer insulating films 50, 70, such as, for example, by bumps 12, 42. The passive elements 11L, 22R and 22C formed to connect a terminal to the wiring layer via element films 21, 23, 31 and 32 of the same material as or another material from the wiring film 11 are formed in an interior of any of the interlayer insulating layers 50, 60 and 70. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、多層配線板の内部に受動素子を埋め込んだ多層配線板とその製造方法に関するものである。
【０００２】
【従来の技術】
従来の多層配線板は、表面に搭載された半導体集積回路素子や受動素子の電極間を接続するために、絶縁層を介して積層された複数の配線層を有し、フィルドビア等によって各配線層の間の電気的接続を行うように構成されていた（特開２００２−０４３５０６号公報等参照）。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の多層配線板では、表面に素子を平面的に配置する必要があるため、搭載する素子の面積が大きくなれば、それに比例して形状が大型化するという課題があった。
本発明は、多層配線板の内部に受動素子を埋め込み、半導体集積回路素子や受動素子を立体的に配置することによって、実装密度の高い多層配線板とその製造方法を提供するものである。
【０００４】
【課題を解決するための手段】
請求項１の多層配線板は、複数層の層間絶縁層により層間絶縁された複数層の配線膜の層間接続を、上記層間絶縁層を貫通する層間接続導電層により為すようにした多層配線板であって、上記層間絶縁層のうちのいずれかの層の内部に、上記配線膜と同じ材質及び／又は別の材質の素子膜により、端子を上記配線層に接続されるように形成された受動素子を有することを特徴とする。
【０００５】
請求項２の多層配線板は、請求項１の多層配線板において、上記受動素子が、レジスタ、キャパシタ、又はインダクタであることを特徴とする。
請求項３の多層配線板は、請求項１又は２の多層配線板において、上記絶縁層が、ポリイミド、液晶ポリマー、又はガラスクロス含浸Ｂステージ樹脂であることを特徴とする。
【０００６】
請求項４の多層配線板の製造方法は、配線膜となる第１の導電層の一方の表面に素子膜からなる受動素子を形成したものを用意する工程と、金属板に対する選択的エッチング乃至選択的メッキにより第２の導電層をベースとしてその一方の表面に選択的に層間接続導電層を形成したものを用意する工程と、上記第１の導電層のその素子膜が形成された側の面に、層間絶縁層を介して上記金属板を、その上記層間接続導電層が上記層間絶縁層を貫通して上記第１の導電層に接続されるように積層する工程と、上記第１の導電層を選択的にエッチングすることにより、上記受動素子の端子と接続された配線膜を形成すると共に、上記第２の導電膜を選択的にエッチングすることにより配線膜を形成する工程と、を少なくとも有することを特徴とする。
【０００７】
請求項５の多層配線板の製造方法は、配線膜となる導電層の表面に素子膜からなる受動素子を形成したものを用意する工程と、第１及び第２の金属層をエッチングストッパとなる第３の金属層を介して積層した積層金属板の第２の金属層を選択的にエッチングすることにより層間接続導電層を成すバンプを形成する工程と、層間絶縁層を、上記積層金属板の上記バンプ形成面に、該バンプにより貫通されるように積層する工程と、上記層間絶縁層を貫通したバンプの表面を研磨する工程と、上記導体膜の上記素子膜形成側の面を、上記積層金属板の層間絶縁層が積層された面に、上記バンプが上記導体膜に接続されるように、積層する工程と、上記受動素子が形成された導電層を選択的にエッチングすることにより該受動素子の端子と接続された配線膜を形成すると共に、上記積層金属板の第１の金属層を選択的にエッチングすることにより配線膜を形成する工程と、を有することを特徴とする。
【０００８】
請求項６の多層配線板の製造方法は、請求項４又は５記載の多層配線板の製造方法において、上記受動素子はレジスタであり、上記導電層の表面にカーボンフェノール又はその他の低温硬化型有機樹脂を印刷し、乾燥させて硬化することによって形成された素子膜からなることを特徴とする。
【０００９】
請求項７の多層配線板の製造方法は、請求項４又は５記載の多層配線板の製造方法において、上記受動素子はレジスタであり、上記導電層の表面に酸化ルテニウム又はその他の高温焼成型無機厚膜ペーストを印刷し、乾燥させた後、還元雰囲気炉で焼結することにより形成された素子膜からなることを特徴とする。
【００１０】
請求項８の多層配線板の製造方法は、請求項４又は５記載の多層配線板の製造方法において、上記受動素子はキャパシタであり、上記導電層の表面にチタン酸バリウムを主成分とする低温硬化型有機樹脂を印刷し、乾燥させて硬化することによって形成された素子膜からなることを特徴とする。
【００１１】
請求項９の多層配線板の製造方法は、請求項４又は５記載の多層配線板の製造方法において、上記受動素子はキャパシタであり、上記導電層の表面にチタン酸バリウムを主成分とする高温焼成型無機厚膜ペーストを印刷し、乾燥させた後、還元雰囲気炉で焼結することにより形成された素子膜からなることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明を図示実施の形態例に従って詳細に説明する。図１は、本発明多層配線板の第１の実施の形態を示す断面図である。
この多層配線板は、両面に配線層１１，４１、中間に受動素子が形成された配線層２１，３１を、これらの間に層間絶縁層５０，６０，７０を介して積層してなる４層構造のものである。
【００１３】
配線層１１は、厚さが３〜１８μｍ程度の第１の銅箔層１０と、厚さが５０〜１００μｍ程度の第２の銅箔層を、厚さが０．５〜２μｍ程度のニッケル箔からなる中間層を介して積層した３層構造の金属板の第２の銅箔層を選択的にエッチングすることにより、層間接続用バンプ１２を形成した後、後述するようにその第１の銅箔層１０を選択的にエッチングすることにより形成されたものである。
【００１４】
配線層１１には、通常の配線に加えて、コイル状に形成されたパターンからなるインダクタ１１Ｌが含まれている。配線層４１は、銅箔層４０の後述する選択的にエッチングにより形成されたものであり、パターンの形状とバンプ４２の配置が異なるほかは、配線層１１と略同様のものである。
【００１５】
配線層２１は、銅箔層２０を後述するように選択的にエッチングすることにより形成されたものであり、該配線膜２１の上には、複数の銀ペースト電極２３、２３が互いに離間して形成され、更に、銀ペースト電極２３上に該電極２３・２３間を接続するように、例えばカーボンフェノール等の低温硬化型有機樹脂による抵抗膜（素子膜）２４が形成されており、該抵抗膜２４及び銀ペースト電極２３により受動素子である抵抗素子２２Ｒが構成されている。
【００１６】
配線層３１は銅箔層３０を後述するように選択的にエッチングすることにより形成されたものであり、該配線膜３１には、受動素子であるキャパシタ２２Ｃが接続されている。３３は例えばチタン酸バリウムを主成分とする低温硬化型有機樹脂等の誘電体層（素子膜）で、該キャパシタ２２Ｃの誘電体を成しており、該配線層３１の一部にオーバーラップしている。
そして、該配線層３１は、その該誘電体３３とオーバーラップする領域がキャパシタ２２Ｃの一方の電極を成す。
【００１７】
尚、例えばカーボンフェニール等の低温硬化型有機樹脂による抵抗膜（抵抗素子）２２Ｒの形成、或いは、チタン酸バリウムを主成分とする低温硬化型有機樹脂等の印刷膜誘電体層３３の形成は、ペースト状の材料を印刷等により選択的に形成し、その後、乾燥し、しかる後、約２００℃近傍の温度にて熱硬化することにより形成することもできる。また、全面的に熱硬化形成した後、選択的エッチングすることによっても形成することができる。
【００１８】
３２は銀ペースト膜で、上記印刷膜誘電体３３を介して上記一方の電極と対向する部分と、配線膜３０に接続された部分を有しており、上記一方の電極と対向する部分は該キャパシタ２２Ｃの他方の電極を成している。
【００１９】
層間絶縁層５０、６０、７０は、ポリイミド、液晶ポリマー、又は各種プリント配線板用途のプリプレグ（ガラスクロス含浸Ｂステージ樹脂）で構成され、上記第２の銅箔の厚さの１／３〜２／３の厚さを有する絶縁膜である。
上記配線膜２１は、上記配線層１１に形成されたところの絶縁層５０を貫通する層間絶縁用のバンプ１２を介して、所定の箇所で配線膜１１に接続されている。また、配線膜３１は、層間絶縁層７０を貫通する配線層４１のバンプ４２を介して、所定の箇所で配線膜４１に接続されている。
【００２０】
尚、図示していないが、配線層１１，４１には、所定の箇所に外部接続用の電極が設けられると共に、これら配線層１１，４１間を所定の箇所で接続するバンプが設けられている。
【００２１】
図２（Ａ）〜（Ｃ）は本発明多層配線板の製造方法の実施の形態を工程順に示す断面図である。以下、この図２を参照して図１の多層配線板等の製造方法を説明する。
【００２２】
（Ａ）図２（Ａ）に示すように、裏面にバンプ１２を形成したところの、後で配線膜１１及び該配線膜１１からなるインダクタ１１Ｌとなる銅箔層１０と、層間絶縁膜５０と、表側の面に受動素子、例えばレジスタ２２Ｒとこれの電極である銀ペースト電極２３、２３が形成され、後で配線膜２１となる銅箔層２０と、層間絶縁膜６０と、裏側の面に受動素子、例えばキャパシタ２２Ｃが形成され、後で配線膜３１となる銅箔層３０と、表面にバンプ４２を形成したところの、後で配線膜４１となる銅箔層４０を用意する。
【００２３】
銅箔層１０は、例えば厚さが３〜１８μｍ程度の第１の銅箔層と、厚さが５０〜１００μｍ程度の第２の銅箔層を、厚さが０．５〜２μｍ程度のエッチングバリアを成すニッケル箔層を介して積層した３層構造の金属板の第１の銅箔層を成していたものである。
そして、その金属板の第２の銅箔層を、フォトエッチングして層間接続用のバンプ１２を形成し、更に、該バンプ１２をマスクとして上記ニッケル箔層をエッチングしたものが、図２（Ａ）に示すバンプ１２を有する銅箔層１０なのである。
【００２４】
銅箔層２０は、その表面には複数の銀ペースト電極２３、２３が例えば印刷され、その後、乾燥されることにより形成され、更に、銀ペースト電極２３上に該電極２３・２３間を接続するように、例えばカーボンフェノール等の低温硬化型有機樹脂による抵抗膜（抵抗素子）２２Ｒが印刷され、その後、乾燥されることにより形成されている。
【００２５】
銅箔層３０は、裏側の面に、受動素子、例えばキャパシタ２２Ｃの印刷膜誘電体３３等が印刷され、更に、該キャパシタ２２Ｃの他方の電極を成す銀ペースト電極３２が印刷されており、該誘電体３３及び銀ペースト電極３２は印刷後乾燥される。
銅箔層４０は銅箔層１０と同じように形成される。
層間絶縁膜５０、６０及び７０は、例えばポリイミド、液晶ポリマー、又は各種プリント配線板用途のプリプレグにより形成される。
【００２６】
（Ｂ）次に、図２（Ｂ）に示すように、銅箔層１０と銅箔層２０とを層間絶縁層５０を介して積層して一体化すると共に、銅箔層３０と銅箔層４０とを層間絶縁膜７０を介して積層して一体化し、その後、これら一体化したものの両面の銅箔層１０及び銅箔層２０と、銅箔層３０及び銅箔層４０を選択的にエッチングする。
【００２７】
より具体的に説明すると、銅箔層１０と配線膜２０との層間絶縁層５０を介しての一体化は次のように行う。
先ず、銅箔層１０のバンプ１２形成面に、層間絶縁膜５０を重ね、更に保護フィルム及びクッション材を介して、バンプ１２により該層間絶縁膜５０が貫通されるように加圧、積層する。そして、そのクッション材を剥がし、その表面を面一（ツライチ：同一平面上に位置すること）になるように研磨し、その後、保護フィルムを剥がし（剥がした状態ではバンプ１２が層間絶縁膜５０から突出している。）、しかる後、その研磨面に配線膜２０を加圧、加熱して積層する。
その際に、層間絶縁膜５０はその加熱により粘性を持つのでレジスタ２２Ｒ等の受動素子を損なうことなく層間絶縁をすることができる。
【００２８】
また、銅箔層３０と銅箔層４０との層間絶縁膜７０を介しての一体化は、銅箔層４０のバンプ４２形成面に、層間絶縁膜７０を重ね、更に保護フィルム及びクッション材を介して、バンプ４２により該層間絶縁膜７０が貫通されるように加圧、積層する。そして、そのクッション材を剥がし、その後、その表面を面一（ツライチ：同一平面上に位置すること）になるように研磨し、その後、保護フィルムを剥がし（剥がした状態ではバンプ４２が層間絶縁膜７０から突出している。）、しかる後、その研磨面に配線膜３０を加圧積層することにより、行う。その際に、層間絶縁膜７０はその加熱により粘性を持つのでキャパシタ２２Ｃ等の受動素子を損なうことなく層間絶縁をすることができる。
【００２９】
そして、銅箔層１０と銅箔層２０とを層間絶縁層５０を介して積層して一体化したものの両面の銅箔層１０と銅箔層２０を選択的にエッチングすることにより配線膜１１、２１を形成する。
また、銅箔層３０と銅箔層４０との層間絶縁膜７０を介しての一体化したものの両面の銅箔層３０と銅箔層４０を選択的にエッチングすることにより配線膜３１、４１を形成する。
尚、この図２（Ｂ）に示す段階では、層間絶縁膜６０を使用しない。また、この図２（Ｂ）において、配線膜１１からなるインダクタ１１Ｌはそれより下の破線で示すレジスタ２２Ｒを見せるために省略した。但し、このインダクタ１１Ｌは次の図２（Ｃ）においては省略せず図示した。
【００３０】
（Ｃ）次に、図２（Ｃ）に示すように、配線膜１１、層間絶縁層５０及び配線膜２１からなる積層体と、配線層３１、層間絶縁層７０及銅箔層４１からなる積層体を、上記層間絶縁膜６０を介して加圧、加熱により積層して一体化する。すると、図１に示す多層配線板が出来上がる。
【００３１】
このように、本実施形態の多層配線板は、内部に受動素子を埋め込んでいるので、半導体集積回路素子や受動素子を立体的（３次元的）に配置することが可能になり、実装密度の高い多層配線板が得られるという利点がある。
【００３２】
図３（Ａ）〜（Ｄ）は多層配線板が内蔵する受動素子の各々別の例を示すものである。
図３（Ａ）に示す受動素子は、レジスタ（抵抗素子）である。図３において、１００は層間絶縁膜、１１０、１１１は銅からなる配線膜、１２０Ｒは抵抗素子である。１４０は印刷された例えば銀ペースト膜からなる電極で、配線膜１１０に接続されており、該電極１４０・１４０間上に例えば印刷された例えばカーボンフェノール等の低温硬化型樹脂層等の抵抗膜１３０が形成されており、該抵抗膜１３０により抵抗素子１２０Ｒが構成されている。１５０はバンプである。
【００３３】
尚、これらの、該抵抗膜１３０のパターニングは例えば線幅を狭くし且つジグザグ状に形成する等して線長が長くなるようにして同じ材質の材料を用いても占有面積を小さくし、高抵抗値となるようにしても良い。１５０は層間接続用バンプである。
【００３４】
このようなレジスタ１２０Ｒは、配線膜１１０となる銅箔層の一方の表面上に、銅ペースト膜を例えば印刷して電極１４０、１４０を形成し、その後、例えばカーボンフェノール等の低温硬化型樹脂を印刷し、更に、乾燥硬化することにより抵抗膜１３０を形成することによりつくることができる。
このレジスタ１２０Ｒの形成された銅箔層は、一方の表面にバンプ１５０が形成された別の銅箔層のバンプ形成側の表面に層間絶縁膜１００がそのバンプ１５０によって貫通されるように積層したものと、そのバンプ１５０の頂面にそのレジスタ１２０Ｒが形成された銅箔層に接続されるように積層される。その後、その積層体の両面の銅箔層を選択的にエッチングすることにより配線膜１１０、１１１が形成される。
尚、導電ペースト膜からなる電極を形成しないで、抵抗膜１３０の両端子を直接に配線膜１１０に接続するようにしても良い。
【００３５】
図３（Ｂ）に示す受動素子は、キャパシタ（容量素子）１２０Ｃである。１６０はキャパシタ１２０Ｃの誘電体を成す誘電体層で、例えばチタン酸バリウムからなる。該誘電体層１６０は配線膜１１０の一部領域上にオーバーラップして形成されている。そして、該誘電体層１６０上と、上記誘電体層１６０が形成された配線膜１１０とは別の配線膜１１０上に渡って銀ペースト膜１７０が形成されている。そして、銀ペースト膜１７０のうちの、上記誘電体層１６０を介して配線膜１１０と対向する部分がキャパシタ（容量素子）１２０Ｃの電極を成す。
【００３６】
図３（Ｃ）、（Ｄ）に示す受動素子は、パターンが異なるインダクタ（誘導素子）１２０Ｌ１、１２０Ｌ２である。このインダクタ１２０Ｌ１、１２０Ｌ２は共に、配線膜１１０をそのまま用い、単に、配線膜１１０をスパイラル状に、或いはミアンダ状に形成することにより形成してなる。尚、スパイラル状に配線膜１１０をパターニングすることにより形成したインダクタ１２０Ｌ１は内側の電極を取り出すために、層間接続用バンプ等の層間接続手段を用いると良い。
【００３７】
上記実施の形態例は飽くまで、本発明の一部の実施の形態例にすぎず、種々のバリエーションがあり得る。
このバリエーション例としては、例えば、次のようなものがある。
（１）実施の形態例として４層構造のものを挙げたが、層の数は任意である。よって、図１におけるインダクタ１１Ｌは、本図の構造例では配線板表面に形成された例として示されているが、場合によっては当然のことながら配線板の内層に埋め込まれた構造であってもよい。
（２）各層に設けるインダクタ１１Ｌ、１２０Ｌ１、１２０Ｌ２、レジスタ２２Ｒ、１２０Ｒ及びキャパシタ２２Ｃ、１２０Ｃの受動素子の種類や数は任意である。
【００３８】
（３）レジスタ２２Ｒ、１２０Ｒやキャパシタ２２Ｃ、１２０Ｃの形成については、低温硬化型有機樹脂を使用したものについて説明したが、高温焼成型無機厚膜ペーストを印刷乾燥後、還元雰囲気炉で焼結して形成する方法でも良い。その場合、レジスタ１２０Ｒには酸化ルテニウム、ランタンボライドや酸化すず等の無機ペースト、キャパシタ１２０Ｃにはチタン酸バリウムを主成分とする無機ペーストが用いられる。また、印刷ではなく、全面的に膜を焼結して形成し、その全面的に形成した膜を選択的にエッチングすることにより受動素子或いは受動素子の電極を形成するようにしても良い。
（４）配線層１０，４０を構成する銅箔等の厚さ、及び絶縁層５０〜７０の厚さや材料は、例示したものに限定されない。
【００３９】
（５）レジスタ１２０Ｒは、銅箔２０の表面に銀ペースト電極１４０を形成し、更にこの銀ペースト電極１４０間を接続するように抵抗膜１３０を形成しているが、銅箔１１０の一部を電極として、その電極間を抵抗膜１３０で接続するようにしても良い。
（６）配線層１０，４０は、ニッケル箔によるエッチングストッパを有する３層の金属板を用いて形成しているが、この形成方法や材料は、例示したものに限定されない。
【００４０】
【発明の効果】
請求項１〜３の多層配線板によれば、複数層の層間絶縁層のうちのいずれかの層の内部に、上記配線膜と同じ材質又は別の材質の素子膜により、端子を上記配線層に接続されるように形成された受動素子を設けたので、レジスタ、キャパシタ、又はインダクタ等の受動素子を外付け部品として多層配線板に取り付ける必要がなくなる。
従って、受動素子の立体的な配置が可能となり、多層配線板の受動素子の集積密度を高めることができ、更には、実装密度の高い多層配線板が得られる。
【００４１】
請求項４〜９の受動素子内蔵多層配線板の製造方法によれば、導電層の一方の面に受動素子を形成したものと、積層金属板をエッチングして金属層上に層間接続用バンプのごとき層間接続導電層を形成したものを用意し、上記導電層の上記受動素子形成側の面に該積層金属板を、この層間接続導電層で貫通された層間絶縁層を介して積層し、その層間接続導電層の頂部を上記導電層に接続した状態を形成し、上記導電層及び金属層を選択的にエッチングすることにより配線膜を形成するので、多層配線板の内部に、レジスタ、キャパシタ、又はインダクタの受動素子を埋め込むことが可能になり、受動素子を立体的に配置することによって、実装密度の高い多層配線板が得られる。
【図面の簡単な説明】
【図１】本発明多層配線板の実施の形態を示す断面図である。
【図２】本発明多層配線板の製造方法の実施の形態を示す工程図である。
【図３】（Ａ）〜（Ｄ）は多層配線板が内蔵する受動素子の各々別の例を示す図である。
【符号の説明】
１０，４０・・・配線層となる導電層（銅箔層）、
１１，４１・・・導電層のパターニングにより形成された配線膜、
１１Ｌ・・・インダクタ、
１２，４２・・・層間接続導電層（バンプ）、
２０，３０・・・配線層となる導電層（銅箔層）、
２１・・・配線膜、２２Ｃ・・・キャパシタ、
２２Ｒ・・・レジスタ（抵抗素子）
２３・・・銀ペースト電極、２４・・・抵抗膜、
３１・・・配線膜、３３・・・誘電体膜、
５０，６０，７０・・・層間絶縁層、１００・・・層間絶縁膜、
１１０、１１１・・・配線膜、１２０Ｒ・・・レジスタ、
１２０Ｌ１、１２０Ｌ２・・・インダクタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board in which a passive element is embedded in the multilayer wiring board and a method for manufacturing the same.
[0002]
[Prior art]
A conventional multilayer wiring board has a plurality of wiring layers stacked via insulating layers in order to connect between electrodes of semiconductor integrated circuit elements and passive elements mounted on the surface, and each wiring layer is formed by filled vias or the like. (See JP 2002-043506 A, etc.).
[0003]
[Problems to be solved by the invention]
However, in the conventional multilayer wiring board, since it is necessary to dispose the elements in a plane on the surface, there is a problem that if the area of the elements to be mounted is increased, the shape is increased in proportion thereto.
The present invention provides a multilayer wiring board having a high mounting density and a method of manufacturing the same by embedding passive elements inside the multilayer wiring board and arranging semiconductor integrated circuit elements and passive elements in three dimensions.
[0004]
[Means for Solving the Problems]
The multilayer wiring board according to claim 1 is a multilayer wiring board in which interlayer connection of a plurality of wiring films interlayer-insulated by a plurality of interlayer insulating layers is made by an interlayer connection conductive layer penetrating the interlayer insulating layer. A passive element formed in any one of the interlayer insulating layers by an element film made of the same material and / or different material as the wiring film so that the terminal is connected to the wiring layer. It has the element.
[0005]
A multilayer wiring board according to a second aspect is the multilayer wiring board according to the first aspect, wherein the passive element is a resistor, a capacitor, or an inductor.
The multilayer wiring board according to claim 3 is the multilayer wiring board according to claim 1 or 2, wherein the insulating layer is polyimide, liquid crystal polymer, or glass cloth-impregnated B-stage resin.
[0006]
The method for manufacturing a multilayer wiring board according to claim 4 includes a step of preparing a passive element made of an element film on one surface of a first conductive layer to be a wiring film, and selective etching or selection for a metal plate. And a step of preparing an interlayer connection conductive layer selectively formed on one surface of the second conductive layer based on the second plating, and a surface of the first conductive layer on which the element film is formed And laminating the metal plate via an interlayer insulating layer so that the interlayer connecting conductive layer penetrates the interlayer insulating layer and is connected to the first conductive layer, and the first conductive layer. Forming a wiring film connected to the terminal of the passive element by selectively etching the layer, and forming a wiring film by selectively etching the second conductive film, It is characterized by having .
[0007]
According to a fifth aspect of the present invention, there is provided a method for manufacturing a multilayer wiring board, comprising: preparing a conductive element that forms a wiring film and forming a passive element made of an element film on the surface; and using the first and second metal layers as etching stoppers. Forming a bump forming an interlayer connection conductive layer by selectively etching the second metal layer of the laminated metal plate laminated via the third metal layer; The step of laminating the bump forming surface so as to be penetrated by the bump, the step of polishing the surface of the bump penetrating the interlayer insulating layer, and the surface of the conductor film on the element film forming side are laminated. A step of laminating the bumps to be connected to the conductor film on the surface of the metal plate on which the interlayer insulating layer is laminated, and selectively etching the conductive layer on which the passive elements are formed. Connected to device terminals It was to form a wiring film, and having a step of forming a wiring film by selectively etching the first metal layer of the laminated metal plates.
[0008]
The method for producing a multilayer wiring board according to claim 6 is the method for producing a multilayer wiring board according to claim 4 or 5, wherein the passive element is a resistor, and the surface of the conductive layer is carbon phenol or other low-temperature curable organic material. It is characterized by comprising an element film formed by printing a resin, drying and curing.
[0009]
The method for manufacturing a multilayer wiring board according to claim 7 is the method for manufacturing a multilayer wiring board according to claim 4 or 5, wherein the passive element is a resistor, and ruthenium oxide or other high-temperature fired inorganic material on the surface of the conductive layer. It consists of an element film formed by printing a thick film paste, drying it, and then sintering it in a reducing atmosphere furnace.
[0010]
The method for producing a multilayer wiring board according to claim 8 is the method for producing a multilayer wiring board according to claim 4 or 5, wherein the passive element is a capacitor, and the surface of the conductive layer is composed of barium titanate as a main component. It consists of an element film formed by printing a curable organic resin, drying it and curing it.
[0011]
A method for manufacturing a multilayer wiring board according to claim 9 is the method for manufacturing a multilayer wiring board according to claim 4 or 5, wherein the passive element is a capacitor, and the surface of the conductive layer is mainly composed of barium titanate. It is characterized by comprising an element film formed by printing and drying a fired inorganic thick film paste and then sintering in a reducing atmosphere furnace.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail according to the illustrated embodiment. FIG. 1 is a cross-sectional view showing a first embodiment of the multilayer wiring board of the present invention.
This multilayer wiring board has four layers in which wiring layers 11 and 41 are formed on both sides, and wiring layers 21 and 31 each having a passive element formed in the middle are laminated via interlayer insulating layers 50, 60 and 70 therebetween. Of structure.
[0013]
The wiring layer 11 includes a first copper foil layer 10 having a thickness of about 3 to 18 μm and a second copper foil layer having a thickness of about 50 to 100 μm, and a nickel foil having a thickness of about 0.5 to 2 μm. After the interlayer copper bump 12 is formed by selectively etching the second copper foil layer of the metal plate having a three-layer structure laminated through the intermediate layer made of the first copper, the first copper as described later is formed. It is formed by selectively etching the foil layer 10.
[0014]
The wiring layer 11 includes an inductor 11L having a pattern formed in a coil shape in addition to normal wiring. The wiring layer 41 is formed by selectively etching the copper foil layer 40 to be described later, and is substantially the same as the wiring layer 11 except that the pattern shape and the arrangement of the bumps 42 are different.
[0015]
The wiring layer 21 is formed by selectively etching the copper foil layer 20 as will be described later. On the wiring film 21, a plurality of silver paste electrodes 23, 23 are separated from each other. Further, a resistance film (element film) 24 made of a low-temperature curable organic resin such as carbon phenol is formed on the silver paste electrode 23 so as to connect the electrodes 23 and 23, and the resistance film The resistor element 22R, which is a passive element, is constituted by the 24 and the silver paste electrode 23.
[0016]
The wiring layer 31 is formed by selectively etching the copper foil layer 30 as will be described later, and a capacitor 22C, which is a passive element, is connected to the wiring film 31. Reference numeral 33 denotes a dielectric layer (element film) such as a low-temperature curable organic resin mainly composed of barium titanate, which forms the dielectric of the capacitor 22C and overlaps with a part of the wiring layer 31. ing.
In the wiring layer 31, a region overlapping with the dielectric 33 forms one electrode of the capacitor 22C.
[0017]
For example, the formation of the resistive film (resistive element) 22R using a low temperature curable organic resin such as carbon phenyl, or the formation of the printed film dielectric layer 33 such as a low temperature curable organic resin mainly composed of barium titanate, It can also be formed by selectively forming a paste-like material by printing or the like, then drying, and then thermosetting at a temperature of about 200 ° C. Alternatively, it can be formed by performing selective etching after thermosetting the entire surface.
[0018]
A silver paste film 32 has a portion facing the one electrode through the printed film dielectric 33 and a portion connected to the wiring film 30, and the portion facing the one electrode This constitutes the other electrode of the capacitor 22C.
[0019]
The interlayer insulation layers 50, 60, and 70 are made of polyimide, liquid crystal polymer, or prepreg (glass cloth impregnated B-stage resin) for various printed wiring boards, and are 1/3 to 2 times the thickness of the second copper foil. This is an insulating film having a thickness of / 3.
The wiring film 21 is connected to the wiring film 11 at a predetermined location via interlayer insulating bumps 12 penetrating the insulating layer 50 formed in the wiring layer 11. In addition, the wiring film 31 is connected to the wiring film 41 at a predetermined location via the bumps 42 of the wiring layer 41 that penetrate the interlayer insulating layer 70.
[0020]
Although not shown, the wiring layers 11 and 41 are provided with electrodes for external connection at predetermined locations and bumps for connecting the wiring layers 11 and 41 at predetermined locations. .
[0021]
2 (A) to 2 (C) are cross-sectional views showing an embodiment of the method for manufacturing a multilayer wiring board of the present invention in the order of steps. A method for manufacturing the multilayer wiring board and the like shown in FIG. 1 will be described below with reference to FIG.
[0022]
(A) As shown in FIG. 2A, the bump 12 is formed on the back surface, the copper foil layer 10 that will later become the inductor 11L composed of the wiring film 11 and the wiring film 11, and the interlayer insulating film 50. A passive element such as a resistor 22R and silver paste electrodes 23 and 23, which are electrodes thereof, are formed on the front side surface, and the copper foil layer 20 that will later become the wiring film 21, the interlayer insulating film 60, and the back side surface. A passive element, for example, a capacitor 22C is formed, and a copper foil layer 30 to be a wiring film 31 later, and a copper foil layer 40 to be a wiring film 41 later are prepared after bumps 42 are formed on the surface.
[0023]
For example, the copper foil layer 10 is formed by etching a first copper foil layer having a thickness of about 3 to 18 μm and a second copper foil layer having a thickness of about 50 to 100 μm to a thickness of about 0.5 to 2 μm. A first copper foil layer of a metal plate having a three-layer structure laminated via a nickel foil layer forming a barrier is formed.
The second copper foil layer of the metal plate is photoetched to form bumps 12 for interlayer connection, and the nickel foil layer is etched using the bumps 12 as a mask, as shown in FIG. The copper foil layer 10 having the bumps 12 shown in FIG.
[0024]
The copper foil layer 20 is formed by, for example, printing a plurality of silver paste electrodes 23, 23 on its surface and then drying, and further connecting the electrodes 23, 23 on the silver paste electrode 23. As described above, for example, a resistive film (resistive element) 22R made of a low-temperature curable organic resin such as carbon phenol is printed and then dried.
[0025]
The copper foil layer 30 is printed with a passive element such as a printed film dielectric 33 of the capacitor 22C on the back surface, and further with a silver paste electrode 32 forming the other electrode of the capacitor 22C. The dielectric 33 and the silver paste electrode 32 are dried after printing.
The copper foil layer 40 is formed in the same manner as the copper foil layer 10.
The interlayer insulating films 50, 60, and 70 are formed of, for example, polyimide, liquid crystal polymer, or prepreg for various printed wiring boards.
[0026]
(B) Next, as shown in FIG. 2 (B), the copper foil layer 10 and the copper foil layer 20 are laminated and integrated via the interlayer insulating layer 50, and the copper foil layer 30 and the copper foil layer are integrated. 40 are laminated through an interlayer insulating film 70 and integrated, and then the copper foil layer 10 and the copper foil layer 20 on both sides of the integrated body, and the copper foil layer 30 and the copper foil layer 40 are selectively etched. To do.
[0027]
More specifically, the integration of the copper foil layer 10 and the wiring film 20 through the interlayer insulating layer 50 is performed as follows.
First, the interlayer insulating film 50 is overlaid on the bump 12 forming surface of the copper foil layer 10 and further pressed and laminated so that the interlayer insulating film 50 is penetrated by the bumps 12 through a protective film and a cushioning material. Then, the cushion material is peeled off, and the surface thereof is polished so as to be flush (to be located on the same plane), and then the protective film is peeled off (in the peeled state, the bumps 12 are separated from the interlayer insulating film 50). After that, the wiring film 20 is pressurized and heated to be laminated on the polished surface.
At that time, since the interlayer insulating film 50 is viscous by heating, interlayer insulation can be performed without damaging the passive elements such as the resistor 22R.
[0028]
Further, the integration of the copper foil layer 30 and the copper foil layer 40 through the interlayer insulating film 70 is performed by overlapping the interlayer insulating film 70 on the bump 42 forming surface of the copper foil layer 40, and further providing a protective film and a cushioning material. Then, pressurization and lamination are performed so that the interlayer insulating film 70 is penetrated by the bumps 42. Then, the cushion material is peeled off, and then the surface thereof is polished so that it is flush (to be positioned on the same plane), and then the protective film is peeled off (in the peeled state, the bumps 42 are interlayer insulating films). Then, the wiring film 30 is pressed and laminated on the polished surface. At that time, since the interlayer insulating film 70 is viscous by heating, interlayer insulation can be performed without damaging passive elements such as the capacitor 22C.
[0029]
And the wiring film 11 by selectively etching the copper foil layer 10 and the copper foil layer 20 on both surfaces of the copper foil layer 10 and the copper foil layer 20 laminated and integrated via the interlayer insulating layer 50, 21 is formed.
Further, the wiring films 31 and 41 are formed by selectively etching the copper foil layer 30 and the copper foil layer 40 on both sides of the integrated copper foil layer 30 and the copper foil layer 40 through the interlayer insulating film 70. Form.
Note that the interlayer insulating film 60 is not used in the stage shown in FIG. Further, in FIG. 2B, the inductor 11L made of the wiring film 11 is omitted in order to show the register 22R indicated by a broken line below it. However, the inductor 11L is shown in FIG. 2C without being omitted.
[0030]
(C) Next, as shown in FIG. 2C, a laminate composed of the wiring film 11, the interlayer insulating layer 50, and the wiring film 21, and a laminate composed of the wiring layer 31, the interlayer insulating layer 70, and the copper foil layer 41. The body is laminated and integrated by pressing and heating through the interlayer insulating film 60. Then, the multilayer wiring board shown in FIG. 1 is completed.
[0031]
As described above, since the multilayer wiring board of the present embodiment has the passive elements embedded therein, it becomes possible to arrange the semiconductor integrated circuit elements and the passive elements in a three-dimensional (three-dimensional) manner, and to reduce the mounting density. There is an advantage that a high multilayer wiring board can be obtained.
[0032]
3A to 3D show different examples of passive elements built in the multilayer wiring board.
The passive element shown in FIG. 3A is a resistor (resistive element). In FIG. 3, 100 is an interlayer insulating film, 110 and 111 are copper wiring films, and 120R is a resistance element. Reference numeral 140 denotes a printed electrode made of, for example, a silver paste film, and is connected to the wiring film 110. The resistance film 130 such as a low-temperature curable resin layer such as carbon phenol printed between the electrodes 140 and 140 is printed on the electrode 140. The resistance element 120R is configured by the resistance film 130. Reference numeral 150 denotes a bump.
[0033]
In addition, the patterning of the resistance film 130 reduces the occupied area even if the same material is used so that the line length is increased by narrowing the line width and forming it in a zigzag shape, for example. You may make it become resistance value. Reference numeral 150 denotes an interlayer connection bump.
[0034]
In such a register 120R, a copper paste film is printed, for example, on one surface of a copper foil layer to be the wiring film 110 to form electrodes 140, 140, and then a low temperature curable resin such as carbon phenol is used. It can be produced by forming the resistance film 130 by printing and further drying and curing.
The copper foil layer on which the resistor 120R is formed is laminated so that the interlayer insulating film 100 is penetrated by the bump 150 on the surface of the bump formation side of another copper foil layer having the bump 150 formed on one surface. And are stacked so as to be connected to the copper foil layer on which the resistor 120R is formed on the top surface of the bump 150. Thereafter, the wiring films 110 and 111 are formed by selectively etching the copper foil layers on both sides of the laminate.
Note that both terminals of the resistance film 130 may be directly connected to the wiring film 110 without forming an electrode made of a conductive paste film.
[0035]
The passive element shown in FIG. 3B is a capacitor (capacitance element) 120C. Reference numeral 160 denotes a dielectric layer that forms the dielectric of the capacitor 120C, and is made of, for example, barium titanate. The dielectric layer 160 is formed so as to overlap with a partial region of the wiring film 110. A silver paste film 170 is formed on the dielectric layer 160 and on a wiring film 110 different from the wiring film 110 on which the dielectric layer 160 is formed. A portion of the silver paste film 170 facing the wiring film 110 through the dielectric layer 160 forms an electrode of a capacitor (capacitance element) 120C.
[0036]
The passive elements shown in FIGS. 3C and 3D are inductors (inductive elements) 120L1 and 120L2 having different patterns. Both the inductors 120L1 and 120L2 are formed by using the wiring film 110 as it is and simply forming the wiring film 110 in a spiral shape or a meander shape. The inductor 120L1 formed by patterning the wiring film 110 in a spiral shape may use interlayer connection means such as interlayer connection bumps in order to take out the inner electrode.
[0037]
The above embodiment is merely a part of the embodiments of the present invention, and there can be various variations.
Examples of this variation include the following.
(1) Although a four-layer structure is described as an embodiment, the number of layers is arbitrary. Therefore, although the inductor 11L in FIG. 1 is shown as an example formed on the surface of the wiring board in the structural example of this figure, it may naturally be a structure embedded in the inner layer of the wiring board. Good.
(2) The types and number of passive elements of the inductors 11L, 120L1, 120L2, resistors 22R, 120R and capacitors 22C, 120C provided in each layer are arbitrary.
[0038]
(3) Regarding the formation of the resistors 22R and 120R and the capacitors 22C and 120C, explanation has been made on the use of a low-temperature curable organic resin. However, after printing and drying the high-temperature firing type inorganic thick film paste, It may be formed by a method. In that case, an inorganic paste such as ruthenium oxide, lanthanum boride, or tin oxide is used for the resistor 120R, and an inorganic paste mainly composed of barium titanate is used for the capacitor 120C. Alternatively, instead of printing, the film may be formed by sintering the entire surface, and the film formed on the entire surface may be selectively etched to form the passive element or the electrode of the passive element.
(4) The thickness of the copper foil etc. which comprises the wiring layers 10 and 40, and the thickness and material of the insulating layers 50-70 are not limited to what was illustrated.
[0039]
(5) In the resistor 120R, the silver paste electrode 140 is formed on the surface of the copper foil 20, and the resistance film 130 is formed so as to connect between the silver paste electrodes 140. As electrodes, the electrodes may be connected by a resistance film 130.
(6) The wiring layers 10 and 40 are formed using a three-layer metal plate having an etching stopper made of nickel foil, but the formation method and material are not limited to those exemplified.
[0040]
【The invention's effect】
According to the multilayer wiring board of claims 1 to 3, a terminal is connected to the wiring layer by an element film made of the same material as the wiring film or a different material inside any one of a plurality of interlayer insulating layers. Since the passive element formed so as to be connected to is provided, it is not necessary to attach a passive element such as a resistor, a capacitor, or an inductor as an external component to the multilayer wiring board.
Accordingly, the three-dimensional arrangement of the passive elements is possible, the integration density of the passive elements of the multilayer wiring board can be increased, and further, a multilayer wiring board having a high mounting density can be obtained.
[0041]
According to the method for manufacturing a multilayer wiring board with a built-in passive element according to claims 4 to 9, the passive element is formed on one surface of the conductive layer, and the laminated metal plate is etched to form interlayer connection bumps on the metal layer. A layered conductive layer is prepared, and the laminated metal plate is laminated on the surface of the conductive layer on the passive element forming side through an interlayer insulating layer penetrated by the interlayer conductive layer. Since the top of the interlayer connection conductive layer is connected to the conductive layer and the wiring film is formed by selectively etching the conductive layer and the metal layer, a resistor, a capacitor, Alternatively, it becomes possible to embed passive elements of the inductor, and by arranging the passive elements in three dimensions, a multilayer wiring board having a high mounting density can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of a multilayer wiring board according to the present invention.
FIG. 2 is a process diagram showing an embodiment of a method for producing a multilayer wiring board according to the present invention.
FIGS. 3A to 3D are diagrams showing other examples of passive elements built in a multilayer wiring board. FIGS.
[Explanation of symbols]
10, 40 ... conductive layer (copper foil layer) to be a wiring layer,
11, 41... Wiring film formed by patterning of conductive layer,
11L: Inductor,
12, 42 ... interlayer connection conductive layer (bump),
20, 30 ... conductive layer (copper foil layer) to be a wiring layer,
21 ... wiring film, 22C ... capacitor,
22R ... resistor (resistive element)
23 ... Silver paste electrode, 24 ... Resistance film,
31 ... Wiring film, 33 ... Dielectric film,
50, 60, 70 ... interlayer insulating layer, 100 ... interlayer insulating film,
110, 111 ... wiring film, 120R ... register,
120L1, 120L2 ... inductors.

Claims (9)

複数層の層間絶縁層により層間絶縁された複数層の配線膜の層間接続を、上記層間絶縁層を貫通する層間接続導電層により為すようにした多層配線板であって、
上記層間絶縁層のうちのいずれかの層の内部に、上記配線膜と同じ材質及び／又は別の材質の素子膜により、端子を上記配線層に接続されるように形成された受動素子を有することを特徴とする多層配線板。A multilayer wiring board in which interlayer connection of a plurality of wiring films interlayer-insulated by a plurality of interlayer insulating layers is made by an interlayer connection conductive layer penetrating the interlayer insulating layer,
A passive element is formed inside any one of the interlayer insulating layers so that a terminal is connected to the wiring layer by an element film made of the same material and / or a different material as the wiring film. A multilayer wiring board characterized by that. 上記受動素子は、レジスタ、キャパシタ、又はインダクタであることを特徴とする請求項１記載の多層配線板。2. The multilayer wiring board according to claim 1, wherein the passive element is a resistor, a capacitor, or an inductor. 上記絶縁層は、ポリイミド、液晶ポリマー、又はガラスクロス含浸Ｂステージ樹脂であることを特徴とする請求項１又は２記載の多層配線板。3. The multilayer wiring board according to claim 1, wherein the insulating layer is polyimide, liquid crystal polymer, or glass cloth impregnated B-stage resin. 配線膜となる第１の導電層の一方の表面に素子膜からなる受動素子を形成したものを用意する工程と、
金属板に対する選択的エッチング乃至選択的メッキにより第２の導電層をベースとしてその一方の表面に選択的に層間接続導電層を形成したものを用意する工程と、
上記第１の導電層のその素子膜が形成された側の面に、層間絶縁層を介して上記金属板を、その上記層間接続導電層が上記層間絶縁層を貫通して上記第１の導電層に接続されるように積層する工程と、
上記第１の導電層を選択的にエッチングすることにより、上記受動素子の端子と接続された配線膜を形成すると共に、上記第２の導電膜を選択的にエッチングすることにより配線膜を形成する工程と、を少なくとも有することを特徴とする多層配線板の製造方法。Preparing a passive element made of an element film on one surface of the first conductive layer to be a wiring film;
A step of selectively forming an interlayer connection conductive layer on one surface of the second conductive layer as a base by selective etching or selective plating on a metal plate; and
The metal plate is provided on the surface of the first conductive layer on which the element film is formed, with an interlayer insulating layer interposed therebetween, and the interlayer connection conductive layer penetrates the interlayer insulating layer to provide the first conductive layer. Laminating to connect to the layers;
By selectively etching the first conductive layer, a wiring film connected to the terminal of the passive element is formed, and the wiring film is formed by selectively etching the second conductive film. And a process for producing a multilayer wiring board. 配線膜となる導電層の表面に素子膜からなる受動素子を形成したものを用意する工程と、
第１及び第２の金属層をエッチングストッパとなる第３の金属層を介して積層した積層金属板の第２の金属層を選択的にエッチングすることにより層間接続導電層を成すバンプを形成する工程と、
層間絶縁層を、上記積層金属板の上記バンプ形成面に、該バンプにより貫通されるように積層する工程と、
上記層間絶縁層を貫通したバンプの表面を研磨する工程と、
上記導体膜の上記素子膜形成側の面を、上記積層金属板の層間絶縁層が積層された面に、上記バンプが上記導体膜に接続されるように、積層する工程と、
上記受動素子が形成された導電層を選択的にエッチングすることにより該受動素子の端子と接続された配線膜を形成すると共に、上記積層金属板の第１の金属層を選択的にエッチングすることにより配線膜を形成する工程と、を有することを特徴とする多層配線板の製造方法。Preparing a passive element made of an element film on the surface of a conductive layer to be a wiring film;
Bumps forming an interlayer connection conductive layer are formed by selectively etching the second metal layer of the laminated metal plate in which the first and second metal layers are laminated via the third metal layer serving as an etching stopper. Process,
Laminating an interlayer insulating layer on the bump forming surface of the laminated metal plate so as to be penetrated by the bump;
Polishing the surface of the bumps penetrating the interlayer insulating layer;
A step of laminating the surface of the conductor film on the element film formation side so that the bump is connected to the conductor film on the surface of the laminated metal plate on which the interlayer insulating layer is laminated;
Forming a wiring film connected to a terminal of the passive element by selectively etching the conductive layer on which the passive element is formed, and selectively etching the first metal layer of the laminated metal plate; Forming a wiring film by the method of manufacturing a multilayer wiring board. 上記受動素子はレジスタであり、該レジスタは上記導電層の表面にカーボンフェノール又はその他の低温硬化型有機樹脂を選択的に形成し、乾燥させて硬化することによって形成した素子膜からなることを特徴とする請求項４又は５記載の多層配線板の製造方法。The passive element is a resistor, and the resistor is composed of an element film formed by selectively forming carbon phenol or other low-temperature curable organic resin on the surface of the conductive layer, and drying and curing. A method for producing a multilayer wiring board according to claim 4 or 5. 上記受動素子はレジスタであり、該レジスタは上記導電層の表面に酸化ルテニウム又はその他の高温焼成型無機厚膜ペーストを選択的に形成し、乾燥させた後、還元雰囲気炉で焼結することによって形成した上記素子膜からなることを特徴とする請求項４又は５記載の多層配線板の製造方法。The passive element is a resistor, and the resistor is formed by selectively forming ruthenium oxide or other high-temperature fired inorganic thick film paste on the surface of the conductive layer, drying, and then sintering in a reducing atmosphere furnace. 6. The method for producing a multilayer wiring board according to claim 4, comprising the formed element film. 上記受動素子はキャパシタであり、該キャパシタは上記導電層の表面にチタン酸バリウムを主成分とする低温硬化型有機樹脂を選択的に形成し、乾燥させて硬化することによって形成された素子膜をからなることを特徴とする請求項４又は５記載の多層配線板の製造方法。The passive element is a capacitor, and the capacitor is formed by selectively forming a low-temperature curable organic resin mainly composed of barium titanate on the surface of the conductive layer, and drying and curing the element film. 6. The method for producing a multilayer wiring board according to claim 4 or 5, wherein: 上記受動素子はキャパシタであり、該キャパシタは上記導電層の表面にチタン酸バリウムを主成分とする高温焼成型無機厚膜ペーストを選択的に形成し、乾燥させた後、還元雰囲気炉で焼結することにより形成された上記素子膜からなることを特徴とする請求項４又は５記載の多層配線板の製造方法。The passive element is a capacitor, and the capacitor is selectively formed with a high-temperature fired inorganic thick film paste mainly composed of barium titanate on the surface of the conductive layer, dried, and then sintered in a reducing atmosphere furnace. 6. The method for manufacturing a multilayer wiring board according to claim 4, wherein the element film is formed by performing the above steps.
JP2003190162A 2003-07-02 2003-07-02 Multilayer wiring board and its manufacturing method Pending JP2005026445A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003190162A JP2005026445A (en) 2003-07-02 2003-07-02 Multilayer wiring board and its manufacturing method
TW093118871A TW200507131A (en) 2003-07-02 2004-06-28 Multi-layer circuit board for electronic device
US10/880,588 US7342802B2 (en) 2003-07-02 2004-07-01 Multilayer wiring board for an electronic device
US11/657,286 US7505281B2 (en) 2003-07-02 2007-01-24 Multilayer wiring board for an electronic device
US12/008,546 US20080296254A1 (en) 2003-07-02 2008-01-11 Multilayer wiring board for an electronic device
US13/896,911 US20130247372A1 (en) 2003-07-02 2013-05-17 Multilayer wiring board for an electronic device
US14/271,959 US9521755B2 (en) 2003-07-02 2014-05-07 Multilayer wiring board for an electronic device
US15/374,233 US10104785B2 (en) 2003-07-02 2016-12-09 Multilayer wiring board for an electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003190162A JP2005026445A (en) 2003-07-02 2003-07-02 Multilayer wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005026445A true JP2005026445A (en) 2005-01-27

Family

ID=34188133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003190162A Pending JP2005026445A (en) 2003-07-02 2003-07-02 Multilayer wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005026445A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071360A (en) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd Method of manufacturing circuit board
JP2012004524A (en) * 2010-06-14 2012-01-05 Samsung Electro-Mechanics Co Ltd Heat-radiating substrate and method of manufacturing the same
US9030004B2 (en) 2008-01-15 2015-05-12 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus, system and method of fabrication

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (en) * 1981-07-24 1983-02-01 Hitachi Ltd Multilayer circuit board and its manufacture
JPH07245479A (en) * 1994-03-07 1995-09-19 Toshiba Corp Manufacture of printed wiring board
JPH08195561A (en) * 1995-01-13 1996-07-30 Toshiba Corp Multi-layer printed circuit board and its manufacture
JPH10332315A (en) * 1997-05-30 1998-12-18 Aisin Seiki Co Ltd Position sensor
JP2001168491A (en) * 1999-12-09 2001-06-22 Toshiba Corp Printed wiring board, and manufacturing method therefor
JP2002009442A (en) * 2000-06-22 2002-01-11 Toshiba Corp Printed-wiring board and its manufacturing method
JP2002204049A (en) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd Transfer material and its manufacturing method as well as wiring board manufactured by using the same
JP2002368416A (en) * 2001-06-01 2002-12-20 Kyocera Chemical Corp Printed wiring board and manufacturing method therefor
JP2002374067A (en) * 2001-06-13 2002-12-26 Denso Corp Printed board and manufacturing method therefor
JP2003092460A (en) * 2001-06-05 2003-03-28 Dainippon Printing Co Ltd Wiring board and method for manufacturing the same provided with passive device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (en) * 1981-07-24 1983-02-01 Hitachi Ltd Multilayer circuit board and its manufacture
JPH07245479A (en) * 1994-03-07 1995-09-19 Toshiba Corp Manufacture of printed wiring board
JPH08195561A (en) * 1995-01-13 1996-07-30 Toshiba Corp Multi-layer printed circuit board and its manufacture
JPH10332315A (en) * 1997-05-30 1998-12-18 Aisin Seiki Co Ltd Position sensor
JP2001168491A (en) * 1999-12-09 2001-06-22 Toshiba Corp Printed wiring board, and manufacturing method therefor
JP2002204049A (en) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd Transfer material and its manufacturing method as well as wiring board manufactured by using the same
JP2002009442A (en) * 2000-06-22 2002-01-11 Toshiba Corp Printed-wiring board and its manufacturing method
JP2002368416A (en) * 2001-06-01 2002-12-20 Kyocera Chemical Corp Printed wiring board and manufacturing method therefor
JP2003092460A (en) * 2001-06-05 2003-03-28 Dainippon Printing Co Ltd Wiring board and method for manufacturing the same provided with passive device
JP2002374067A (en) * 2001-06-13 2002-12-26 Denso Corp Printed board and manufacturing method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030004B2 (en) 2008-01-15 2015-05-12 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus, system and method of fabrication
US9754921B2 (en) 2008-01-15 2017-09-05 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus, system and method of fabrication
JP2011071360A (en) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd Method of manufacturing circuit board
JP2012004524A (en) * 2010-06-14 2012-01-05 Samsung Electro-Mechanics Co Ltd Heat-radiating substrate and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TWI305119B (en) Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
JP3956851B2 (en) Passive element embedded substrate and manufacturing method thereof
WO2003034494A1 (en) Module component
JP2007142406A (en) Method of manufacturing embedded printed circuit board
JP3946578B2 (en) Manufacturing method of wiring board provided with passive element, wiring board provided with passive element
JP4051989B2 (en) Manufacturing method of multilayer wiring board
JP3246502B2 (en) Method for manufacturing component-embedded double-sided wiring board and method for manufacturing electronic circuit component
JP2000151112A (en) Wiring board and its manufacture
JP2005026445A (en) Multilayer wiring board and its manufacturing method
JP2002271038A (en) Composite multilayer board, its manufacturing method and electronic component
JP2000340955A (en) Passive component-incorporated composite multilayered wiring board and manufacture thereof
JP4269657B2 (en) Dielectric multilayer sheet, capacitor sheet with built-in substrate, and substrate with built-in element
JP2712295B2 (en) Hybrid integrated circuit
JP4515477B2 (en) Method for manufacturing wiring board with passive element
JP4009080B2 (en) Wiring board and manufacturing method thereof
JP2001298274A (en) Electronic circuit arrangement
KR20060114562A (en) Embedded capacitor for low temperature co-fired ceramic substrate and method of manufacturing the same
JP2005045112A (en) Flexible circuit board incorporating component and its producing process
JP2005045111A (en) Flexible circuit board incorporating component, flexible circuit board incorporating multilayer component and its producing process
JP5516608B2 (en) Manufacturing method of ceramic laminated substrate
JP2009027044A (en) Multi-layer capacitor and wiring board with built-in capacitor
JP2005026406A (en) Wiring board holding capacitor electrode and its producing process
JP2003234231A5 (en)
JP4529614B2 (en) Method for manufacturing printed wiring board
JP2001237549A (en) Multilayered wiring board and its manufacturing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060630

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310