JP5516608B2 - Manufacturing method of ceramic laminated substrate - Google Patents
Manufacturing method of ceramic laminated substrate Download PDFInfo
- Publication number
- JP5516608B2 JP5516608B2 JP2012006108A JP2012006108A JP5516608B2 JP 5516608 B2 JP5516608 B2 JP 5516608B2 JP 2012006108 A JP2012006108 A JP 2012006108A JP 2012006108 A JP2012006108 A JP 2012006108A JP 5516608 B2 JP5516608 B2 JP 5516608B2
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- wiring
- firing
- ceramic
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、焼成により形成されるセラミック積層基板の製造方法に関する。 The present invention relates to a method for manufacturing a ceramic laminated substrate formed by firing.
従来より、この種のセラミック積層基板の製造方法としては、焼成前のセラミック層であるグリーンシートに内部配線および表層配線を形成した後、これらシートを複数積層し、この積層体を焼成して基板を形成するものが一般的である。 Conventionally, as a method of manufacturing this type of ceramic laminated substrate, after forming internal wiring and surface wiring on a green sheet which is a ceramic layer before firing, a plurality of these sheets are laminated, and the laminate is fired to form a substrate. It is common to form
この方法の場合、積層体の表層に表層配線を形成した後に焼成しているため、焼成後の積層体の収縮寸法ばらつきによって基板上の表層配線の寸法ばらつきが大きくなってしまう。表層配線の寸法が基板毎にばらついてしまうと、たとえば表層配線上に搭載する部品の位置合わせが困難になるなどの不具合が発生する。 In the case of this method, since the surface layer wiring is formed on the surface layer of the laminated body and fired, the dimensional variation of the surface layer wiring on the substrate becomes large due to the shrinkage size variation of the laminated body after firing. If the dimension of the surface layer wiring varies from one board to another, there arises a problem such as difficulty in aligning components mounted on the surface layer wiring.
ここで、従来では、この表層配線の収縮寸法ばらつきをおさえるため、焼成前の積層体中に多孔質体層を介在させる方法（特許文献１参照）や、焼結しない拘束層を設けた積層体とする方法（特許文献２参照）など、積層体とは材料の異なる層を設けた状態で当該積層体を焼成し、焼成後の積層体の収縮度合を低減することが行われている。 Here, conventionally, in order to suppress the variation in shrinkage dimension of the surface layer wiring, a method of interposing a porous body layer in the laminated body before firing (see Patent Document 1), or a laminated body provided with a constraining layer that is not sintered. And the like (see Patent Document 2), the laminated body is fired in a state where a layer different in material from the laminated body is provided, and the shrinkage degree of the fired laminated body is reduced.
しかしながら、上記特許文献１、特許文献２に記載の製造方法では、積層体とは材料の異なる層を設けて当該積層体を焼成することで、焼成後の積層体の収縮による表層配線の寸法ばらつきを低減することができるものの、当該ばらつきを完全に無くすことは困難である。また、上記多孔質体層や拘束層などの特殊な層を設けるため、材料コストの増大を招くなどの理由から、実用化の点では好ましくない。
However, in the manufacturing methods described in
本発明は、上記問題に鑑みてなされたものであり、セラミックよりなるセラミック層を複数積層して、これを焼成するとともに、この積層体の表層に表層配線を設けてなるセラミック積層基板の製造方法において、積層体とは材料の異なる層を設けて積層体を焼成することなく、焼成後の積層体の収縮による表層配線の寸法ばらつきを無くすことを目的とする。 The present invention has been made in view of the above problems, and a method for producing a ceramic laminated substrate in which a plurality of ceramic layers made of ceramic are laminated and fired, and surface layer wiring is provided on the surface layer of the laminated body. The purpose of the present invention is to eliminate dimensional variations in the surface wiring due to shrinkage of the laminated body after firing without providing a layer of a material different from that of the laminated body and firing the laminated body.
上記目的を達成するため、請求項１に記載の発明においては、焼成前のセラミック層（１１〜１４）を複数積層して積層体（１００）を形成する積層体形成工程と、その後、積層体（１００）を焼成する焼成工程と、続いて、焼成された積層体（１００）の表層（１１、１４）に表層配線（２１）を形成する表層配線形成工程とを実行することを特徴としている。
In order to achieve the above object, in the invention according to
それによれば、積層体（１００）を焼成した後に、その焼成された積層体（１００）の表層（１１、１４）に表層配線（２１）を形成するため、焼成後の積層体（１００）の収縮を表層配線（２１）が受けなくなることから、積層体（１００）とは材料の異なる層を設けて積層体（１００）を焼成することなく、焼成後の積層体（１００）の収縮による表層配線（２１）の寸法ばらつきを無くすことができる。 According to this, in order to form the surface wiring (21) on the surface layers (11, 14) of the fired laminate (100) after firing the laminate (100), the fired laminate (100) Since the surface layer wiring (21) is not subjected to the shrinkage, the surface layer due to the shrinkage of the fired laminate (100) without firing the laminate (100) by providing a layer different from the material of the laminate (100). Variations in the dimensions of the wiring (21) can be eliminated.
さらに、請求項１に記載の発明においては、積層体形成工程では、焼成前のセラミック層（１１〜１４）を複数積層するとともに、積層体（１００）の内部に内部配線（２２、２３）を形成し、その後、焼成工程を行い、続く表層配線形成工程では、焼成された積層体（１００）の表層（１１、１４）のうち内部配線（２２、２３）に通じる部位のみに穴（Ｋ）を形成し、次に、穴（Ｋ）を導電性材料で埋めることによって内部配線（２２、２３）と導通する表層ビア（２４）を形成するとともに、表層ビア（２４）と導通するように表層配線（２１）を形成するようことを特徴とする。
Furthermore, in the invention described in
このように、焼成後に、穴形成、穴埋めによる表層ビア形成、表層配線形成を行うようにすれば、焼成後に表層（１１、１４）に表層ビア（２４）を設けるので、焼成による表層ビア（２４）の位置ずれを無くし、表層ビア（２４）と表層配線（２１）との位置合わせ精度等に優れる。 As described above, if hole formation, surface via formation by hole filling, and surface wiring formation are performed after firing, the surface layer vias (24) are provided in the surface layers (11, 14) after firing. ), And the alignment accuracy between the surface via (24) and the surface wiring (21) is excellent.
また、上記請求項１の製造方法のように、焼成後に、穴埋めによる表層ビア形成、表層配線形成を行う場合、請求項４に記載の発明のように、表層ビア（２４）および表層配線（２１）の形成は、穴（Ｋ）へ導電性材料を充填した後、それによって形成された表層ビア（２４）の上に表層配線（２１）を形成することによって行うようにしてもよい。
Further, in the case of performing surface layer via formation and surface layer wiring formation by filling holes after firing as in the manufacturing method of
それによれば、表層ビア（２４）と表層配線（２１）とで適宜、材料や形状、形成方法等を選択することが可能となる。 Accordingly, it is possible to select the material, shape, formation method, and the like as appropriate for the surface layer via (24) and the surface layer wiring (21).
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態および参考形態の相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments and reference embodiments, portions that are the same or equivalent to each other are denoted by the same reference numerals in the drawings for the sake of simplicity.
（第１参考形態）
図１は、本発明の第１参考形態に係るセラミック積層基板Ｓ１を示す概略断面図である。このセラミック積層基板Ｓ１は、焼成されたセラミックの層１１、１２、１３、１４を、複数層積層してなる配線基板である。
(First reference form)
FIG. 1 is a schematic cross-sectional view showing a ceramic laminated substrate S1 according to a first reference embodiment of the present invention. The ceramic multilayer substrate S1 is a wiring substrate obtained by laminating a plurality of fired
このセラミック層１１〜１４は、アルミナなどよりなるグリーンシートを用いる一般的なドクターブレード法により作製されるものであり、本例ではアルミナシートである。このセラミック積層配線基板Ｓ１における各セラミック層１１〜１４の厚さは、たとえば０．１ｍｍ〜０．３ｍｍ程度である。
The
そして、セラミック積層基板Ｓ１の表面および内部には、基板Ｓ１の回路を構成する配線２１〜２４が形成されている。この配線２１〜２４は、Ｗ（タングステン）やＭｏ（モリブデン）などの金属を主成分とする導電性材料であるメタライズペーストよりなる。具体的には、メタライズペーストを印刷し、これを焼成してなる。
この配線２１〜２４は、基板Ｓ１の表面を構成する層である表層１１、１４、すなわち複数のセラミック層１１〜１４における最上層１１および最下層１４に設けられた表層配線２１、および、基板Ｓ１の内部に設けられ表層配線２１と電気的に接続する内部配線２２、２３と、さらに表層ビア２４とにより構成されている。
The
また、内部配線２２、２３は、層状をなす層状配線２２と、内層ビア２３とよりなる。層状配線２２は、各セラミック層１１〜１４の一面に形成されており、各セラミック層１１〜１４の間に位置する。
The
また、内層ビア２３は、基板内部の各セラミック層１２、１３を厚さ方向に貫通する貫通穴に上記メタライズペーストを充填してなり、基板Ｓ１の内部に位置する層状配線２２を、内部のセラミック層１２、１３をまたいで導通させるものである。
The inner layer via 23 is formed by filling the metallized paste into a through hole penetrating the
ここで、上記表層である最上層１１、最下層１４のうち内部配線２２、２３に通じる部位には、上記表層ビア２４が設けられている。この表層ビア２４は、表層１１、１４を厚さ方向に貫通する貫通穴に上記メタライズペーストを充填してなり、表層配線２１と内部配線２２、２３とを導通するものである。
Here, the
次に、本参考形態に係るセラミック積層基板Ｓ１の製造方法について述べる。なお、本製造方法は、一般的なアルミナよりなるグリーンシートを用いたアルミナ積層基板を基本としたものであり、加圧・焼成条件などは、これに準ずるものである。図２は、本製造方法を示す工程図である。 Next, the process for producing the multilayer ceramic substrate S1 according to this preferred embodiment. This production method is based on an alumina laminated substrate using a general green sheet made of alumina, and the pressing and firing conditions are based on this. FIG. 2 is a process diagram showing the manufacturing method.
まず、積層工程を行う。この積層工程では、図２（ａ）に示されるように、焼成前のセラミック層１１〜１４、すなわち、ドクターブレード法により作製されたグリーンシートよりなる焼成前のセラミック層１１〜１４を用意し、焼成前の各セラミック層１１〜１４に対して、上記各ビア２３、２４となる貫通穴Ｋを、金型などを用いて形成する。
First, a lamination process is performed. In this lamination step, as shown in FIG. 2A,
次に、図２（ｂ）に示されるように、このように貫通穴Ｋが形成された焼成前の各セラミック層１１〜１４に対して、印刷法などにより貫通穴Ｋ内にメタライズペーストを充填し、焼成前の上記内層ビア２３、焼成前の上記表層ビア２４を形成する。
Next, as shown in FIG. 2B, the
次に、印刷法などにより、焼成前の各セラミック層１１〜１４のうち最上層１１および最下層１４における上記表層配線２１の形成面以外の一面にメタライズペーストを付与し、焼成前の層状配線２２を形成する。
Next, a metallized paste is applied to one surface of the
続いて、図２（ｃ）に示されるように、焼成前の各セラミック層１１〜１４を積層し、これらを加圧して積層体１００を形成する。ここにおいて、加圧条件は、たとえば３０ｋｇ〜７０ｋｇ程度の荷重とすることができる。ここまでが積層工程である。
Subsequently, as shown in FIG. 2 (c), the
続いて、この積層体１００を焼成する焼成工程を行う。この焼成は、たとえば水素などの還元雰囲気にて約１６００℃の温度で行う。これにより、セラミック層１１〜１４は、焼成されたセラミックよりなるセラミック層１１〜１４となり、各配線２２、２３、２４は焼成された配線２２〜２４となる。また、この焼成により、積層体１００は収縮する。
Then, the baking process which bakes this
次に、焼成された積層体１００の表層１１、１４に、表層配線２１を形成する表面配線形成工程を行う。この表層配線２１は、表層ビア２４と導通する位置、すなわち表層ビア２４の上に形成する。具体的には、印刷法などにより、最上層１１および最下層１４における上記表層配線２１の形成面にメタライズペーストを付与し、それにより形成されたメタライズペースト層を焼成することにより、表層配線２１を形成する。
Next, a surface wiring forming process for forming the
こうして、本参考形態のセラミック積層基板Ｓ１ができあがる。なお、この後は、当該基板Ｓ１に対し、必要に応じて、以下の工程を行う。たとえば、上記表層配線２１に対して、図示しないめっき被膜を形成する。このめっき被膜は、たとえば無電解Ｃｕめっき、または、Ｃｕめっきの上に無電解Ａｕめっきを形成してなるものであり、ワイヤボンディング性やはんだ付け性を確保するなどの目的で形成されるものである。
Thus, the ceramic laminated substrate S1 of this reference embodiment is completed. Thereafter, the following steps are performed on the substrate S1 as necessary. For example, a plating film (not shown) is formed on the
また、図示しないが、基板Ｓ１に対して、抵抗体などの機能厚膜体を設けたり、ＩＣチップやコンデンサなどの実装部品を搭載したり、ワイヤボンディングを行ったりすることも、必要に応じて行う。 Although not shown, it is also possible to provide a functional thick film body such as a resistor, mount a mounting component such as an IC chip or a capacitor, or perform wire bonding on the substrate S1 as necessary. Do.
ところで、上記した本参考形態の製造方法によれば、積層体１００を焼成した後に、その焼成後の積層体１００の表層１１、１４に表層配線２１を形成するため、焼成後の積層体１００の収縮を表層配線２１が受けること自体が無くなる。そのため、従来のような積層体１００とは材料の異なる層を設けて積層体１００を焼成することなく、焼成後の積層体１００の収縮による表層配線２１の寸法ばらつきを無くすことができる。
By the way, according to the manufacturing method of the above-described reference embodiment, after the laminate 100 is fired, the surface wirings 21 are formed on the surface layers 11 and 14 of the fired
また、本参考形態の製造方法では、積層体形成工程において、焼成前のセラミック層１１〜１４を複数積層するとともに、積層体１００の内部に内部配線２２、２３を形成し、さらに、積層体１００の表層１１、１４のうち内部配線２２、２３に通じる部位に穴としての貫通穴Ｋを形成し、この貫通穴Ｋを導電性材料としてのメタライズペーストで埋めることによって表層ビア２４を形成している。
Moreover, in the manufacturing method of this reference form, in the laminated body formation process, a plurality of
そして、その後、焼成工程を行い、続く表層配線形成工程では、焼成された積層体１００の表層１１、１４にて表層ビア２４と導通するように表層配線２１を形成している。つまり、本参考形態の製造方法においては、表層ビア２４および表層配線２１の形成は、表層１１、１４の穴あけ、貫通穴Ｋの充填、焼成、表層配線２１の形成という順序で行っている。
Then, after that, a firing process is performed, and in the subsequent surface layer wiring formation process, the
（第１実施形態）
図３は、本発明の第１実施形態に係るセラミック積層基板の製造方法を示す工程図である。上記第１参考形態との相違点を中心に述べる。
(First Embodiment)
FIG. 3 is a process diagram showing the method for manufacturing a ceramic laminated substrate according to the first embodiment of the present invention. The difference from the first reference embodiment will be mainly described.
上記第１参考形態の製造方法では、表層ビア２４および表層配線２１の形成を、表層１１、１４の穴あけ、貫通穴Ｋの充填、焼成、表層配線２１の形成という順序で行ったが、本実施形態の製造方法では、焼成、表層１１、１４の穴あけ、貫通穴Ｋの充填、焼成、表層配線２１の形成という順序で行うようにする。
In the manufacturing method of the first reference embodiment, the formation of the surface layer via 24 and the
本実施形態では、積層体形成工程では、焼成前のセラミック層１１〜１４を複数積層するとともに、積層体１００の内部に内部配線２２、２３を形成するが、ここでは、表層１１、１４の穴あけ、貫通穴Ｋの充填は行わない。
In the present embodiment, in the laminated body forming step, a plurality of
つまり、図３（ａ）に示されるように、積層体形成工程では、内部のセラミック層１２、１３のみ貫通穴Ｋを形成して、そこへ内層ビア２３を充填し、さらに層状配線２２を形成し、その後、各セラミック層１１〜１４を積層することにより、積層体１００を形成する。この積層体１００においては、内部配線２２、２３は形成されているが、表層１１、１４には上記表層ビアは形成されていない。
That is, as shown in FIG. 3A, in the laminated body forming process, only the inner
その後、上記同様、焼成工程を行い、続く表層配線形成工程では、図３（ｂ）に示されるように、焼成された積層体１００の表層１１、１４のうち内部配線２２、２３に通じる部位に貫通穴Ｋを形成する。この表層１１、１４の貫通穴Ｋは、レーザなどによる穴あけ加工によって行う。
Thereafter, as in the above, a firing process is performed, and in the subsequent surface layer wiring formation process, as shown in FIG. 3B, in the surface layers 11 and 14 of the fired
次に、表層配線形成工程では、図３（ｃ）に示されるように、表層１１、１４の貫通穴Ｋを上記メタライズペーストで埋めることによって内部配線２２、２３と導通する表層ビア２４を形成する。さらに、表層ビア２４と導通するように表層ビア２４の上に表層配線２１としてメタライズペーストを形成し、次に、これらペーストを焼成する。こうして、本実施形態によっても、上記図１に示したものと同様の基板が完成する。
Next, in the surface layer wiring formation step, as shown in FIG. 3C, the surface layer via 24 that is electrically connected to the
本実施形態の製造方法によっても、積層体１００を焼成した後に、その焼成後の積層体１００の表層１１、１４に表層配線２１を形成するため、積層体１００とは材料の異なる層を設けて積層体１００を焼成することなく、焼成後の積層体１００の収縮による表層配線２１の寸法ばらつきを無くすことができる。
Also in the manufacturing method of the present embodiment, after firing the laminate 100, the
また、本実施形態によれば、焼成後に表層１１、１４に表層ビア２４を設けるので、焼成による表層ビア２４の位置ずれを無くし、表層ビア２４と表層配線２１との位置合わせ精度等に優れる。 Further, according to the present embodiment, the surface layer vias 24 are provided in the surface layers 11 and 14 after firing, so that the positional deviation of the surface layer vias 24 due to firing is eliminated, and the alignment accuracy between the surface layer vias 24 and the surface layer wirings 21 is excellent.
（第２参考形態）
図４は、本発明の第２参考形態に係るセラミック積層基板の製造方法を示す工程図である。本実施形態の製造方法では、表層ビア２４および表層配線２１の形成を、表層１１、１４の穴あけ、焼成、貫通穴Ｋの充填、表層配線２１の形成という順序で行うものであり、それ以外は上記第１参考形態と同様である。
( Second reference form)
FIG. 4 is a process diagram showing a method for manufacturing a ceramic laminated substrate according to a second embodiment of the present invention. In the manufacturing method of the present embodiment, the formation of the surface layer via 24 and the
本参考形態では、積層体形成工程では、焼成前のセラミック層１１〜１４を複数積層するとともに、積層体１００の内部に内部配線２２、２３および表層ビア２４となる貫通穴Ｋを形成するが、表層ビア２４となる貫通穴Ｋの充填までは行わない。
In this reference form, in the laminated body forming step, a plurality of
つまり、図４（ａ）に示されるように、積層体形成工程では、各セラミック層１１〜１４に形成して、そこへ内層ビア２３のみを充填し、さらに層状配線２２を形成し、その後、各セラミック層１１〜１４を積層することにより、積層体１００を形成する。
That is, as shown in FIG. 4A, in the laminated body forming step, the
この積層体１００においては、内部配線２２、２３および表層１１、１４の貫通穴Ｋは形成されているが、表層のセラミック層１１、１４の貫通穴Ｋは上記セラミックペーストで充填されておらず、上記表層ビアは形成されていない。
In this
その後、上記同様、焼成工程を行い、続く表層配線形成工程では、図４（ｂ）に示されるように、焼成された積層体１００の表層１１、１４における貫通穴Ｋを上記メタライズペーストで埋めることによって内部配線２２、２３と導通する表層ビア２４を形成する。
Thereafter, similarly to the above, a firing step is performed, and in the subsequent surface wiring formation step, as shown in FIG. 4B, the through holes K in the surface layers 11 and 14 of the fired
さらに、表層ビア２４と導通するように表層ビア２４の上に表層配線２１としてメタライズペーストを形成し、次に、これらペーストを焼成する。こうして、本参考形態によっても、上記図１に示したものと同様の基板が完成する。
Further, a metallized paste is formed as the
本参考形態の製造方法によっても、積層体１００を焼成した後に、その焼成後の積層体１００の表層１１、１４に表層配線２１を形成するため、積層体１００とは材料の異なる層を設けて積層体１００を焼成することなく、焼成後の積層体１００の収縮による表層配線２１の寸法ばらつきを無くすことができる。
Also by the manufacturing method of this preferred embodiment, after firing the laminate 100, to form the
また、本参考形態によれば、焼成前に表層１１、１４に表層ビア２４を設ける場合に比べて、焼成による表層ビア２４の位置ずれを低減し、表層ビア２４と表層配線２１との位置合わせ精度等に優れる。
Further, according to this preferred embodiment, as compared with the case where the surface layer via 24 on the
（第３参考形態）
図５は、本発明の第３参考形態に係るセラミック積層基板の製造方法を示す工程図である。
( 3rd reference form)
FIG. 5 is a process diagram showing a method for manufacturing a ceramic laminated substrate according to a third embodiment of the present invention.
本参考形態の製造方法では、上記第２参考形態と同様に、表層ビア２４および表層配線２１の形成を、表層１１、１４の穴あけ、焼成、貫通穴Ｋの充填、表層配線２１の形成という順序で行うものであるが、焼成前に穴あけを半分まで行い、さらに焼成後に穴を貫通させ、その後、当該貫通した穴である貫通穴Ｋの充填を行うものである。
The order in the manufacturing method of this preferred embodiment, similarly to the second reference embodiment, the formation of the surface layer via 24 and
本参考形態では、積層体形成工程では、焼成前のセラミック層１１〜１４を複数積層するとともに、積層体１００の内部に内部配線２２、２３を形成するが、さらに、表層１１、１４の穴あけを、当該表層１１、１４の厚さ方向の途中までで停止しておく。
In this preferred embodiment, the multilayer body forming step, the
つまり、図５（ａ）に示されるように、積層体形成工程では、内部のセラミック層１２、１３のみ貫通穴Ｋを形成するとともに、表層１１、１４については貫通せず表層１１、１４の外面側から厚さ方向の途中まで空いた穴Ｋを形成する。
That is, as shown in FIG. 5A, in the laminated body forming step, the through holes K are formed only in the inner
そして、貫通穴Ｋにのみ内層ビア２３を充填し、さらに層状配線２２を形成した後、各セラミック層１１〜１４を積層して積層体１００を形成する。したがって、この積層体１００においては、内部配線２２、２３は形成されているが、表層１１、１４には上記表層ビアは形成されていない。
Then, only the through hole K is filled with the inner layer via 23 and further the layered
その後、上記同様、焼成工程を行い、続く表層配線形成工程では、図５（ｂ）に示されるように、焼成された積層体１００の表層１１、１４にて、焼成前に形成された穴Ｋを当該表層１１、１４の厚さ方向に貫通させ、内部配線２２、２３に通じる部位に貫通穴Ｋを形成する。この表層１１、１４の貫通処理は、レーザなどによる穴あけ加工によって行える。
Thereafter, in the same manner as described above, a firing step is performed, and in the subsequent surface wiring formation step, as shown in FIG. 5B, holes K formed before firing in the surface layers 11 and 14 of the fired
次に、表層配線形成工程では、図示しないが、表層１１、１４の貫通穴Ｋを上記メタライズペーストで埋めることによって上記表層ビア２４を形成し、さらに、表層ビア２４と導通するように表層ビア２４の上に表層配線２１を形成する。こうして、本参考形態によっても、上記図１に示したものと同様の基板が完成する。
Next, in the surface layer wiring formation step, although not shown, the surface layer via 24 is formed by filling the through holes K of the surface layers 11 and 14 with the metallized paste, and further, the surface layer via 24 is connected to the surface layer via 24. A
本参考形態の製造方法によっても、積層体１００を焼成した後に、その焼成後の積層体１００の表層１１、１４に表層配線２１を形成するため、積層体１００とは材料の異なる層を設けて積層体１００を焼成することなく、焼成後の積層体１００の収縮による表層配線２１の寸法ばらつきを無くすことができる。
Also by the manufacturing method of this preferred embodiment, after firing the laminate 100, to form the
図６は、本第３参考形態に係るセラミック積層基板の製造方法の他の例を示す工程図である。 FIG. 6 is a process diagram showing another example of a method for manufacturing a ceramic laminated substrate according to the third embodiment.
上記図５に示される例では、焼成前の積層体形成工程における表層１１、１４の穴あけでは、表層１１、１４の外面側から厚さ方向の途中まで空いた穴Ｋを形成したが、図６に示されるように、表層１１、１４の内面側から厚さ方向の途中まで空いた穴Ｋを形成してもよい。 In the example shown in FIG. 5, in the drilling of the surface layers 11 and 14 in the laminate forming step before firing, a hole K is formed from the outer surface side of the surface layers 11 and 14 to the middle in the thickness direction. As shown in FIG. 4, a hole K that is vacant from the inner surface side of the surface layers 11 and 14 to the middle in the thickness direction may be formed.
その後は、本例の場合も。上記図５の例と同様に、焼成工程、表層配線形成工程を行うことにより、同様のセラミック積層基板が完成する。 After that, also in this example. Similar to the example of FIG. 5 described above, the same ceramic multilayer substrate is completed by performing the firing step and the surface layer wiring formation step.
このように、本参考形態によれば、焼成後に表層１１、１４に貫通穴Ｋを形成するときに、焼成前に途中まで穴あけを行っているので、焼成後のセラミックへの穴あけの負荷を低減できる。
Thus, according to this preferred embodiment, when forming a through hole K in the
（第４参考形態）
図７は、本発明の第４参考施形態に係るセラミック積層基板の製造方法を示す工程図である。本参考形態は、積層体１００を焼成する焼成工程の後に貫通穴Ｋの充填、表層配線２１の形成を行う上記第１実施形態および第２、第３の各参考形態に適用可能である。
( 4th reference form)
FIG. 7 is a process diagram showing a method for manufacturing a ceramic laminated substrate according to a fourth reference embodiment of the present invention. This preferred embodiment, the filling of the through-hole K after the firing step of firing the
本参考形態では、図７（ａ）、（ｂ）に示されるように、表層ビア２４および表層配線２１の形成は、焼成された積層体１００における表層１１、１４の貫通穴Ｋへ導電性材料である上記メタライズペーストを充填し、これを焼成して表層ビア２４を形成する。その後、図７（ｃ）に示されるように、表層ビア２４の上に上記同様の方法で表層配線２１を形成する。
In this reference embodiment, as shown in FIGS. 7A and 7B, the formation of the surface layer via 24 and the
この方法は、表層ビア２４を構成するメタライズペーストと表層配線２１を構成するメタライズペーストとが異なる材料である場合に有効である。一方、表層ビア２４と表層配線２１とで、メタライズペーストが同じ材料である場合には、次の図８に示される方法が有効である。
This method is effective when the metallized paste constituting the surface layer via 24 and the metallized paste constituting the
図８は、本第４参考形態に係るセラミック積層基板の製造方法の他の例を示す工程図である。この図８の場合、表層ビア２４および表層配線２１の形成は、焼成された積層体１００における表層１１、１４の貫通穴Ｋへメタライズペーストを充填すること、および、その上に表層配線２１となるペーストを塗布することを、同じペーストを用いて一括して行う。
FIG. 8 is a process diagram showing another example of the method for manufacturing a ceramic laminated substrate according to the fourth embodiment. In the case of FIG. 8, the surface via 24 and the
その後、これらペーストを焼成することにより、表層ビア２４および表層配線２１を形成する。このように、図８の方法では、工数低減が図れるが、図７の方法では、表層ビア２４と表層配線２１とで、それぞれ別々の手法、たとえば印刷法とインクジェット法、印刷法とめっき法を採用して形成することができるため、用途に応じて使い分けすることが可能となる。
Thereafter, these pastes are baked to form the surface layer via 24 and the
（第５参考形態）
図９は、本発明の第５参考形態に係るセラミック積層基板の製造方法を示す工程図である。
( 5th reference form)
FIG. 9 is a process diagram showing a method for manufacturing a ceramic laminated substrate according to a fifth reference embodiment of the present invention.
図９（ａ）に示されるように、本参考形態の製造方法では、上記第１参考形態と同様に、積層体形成工程、焼成工程までを行い、焼成された積層体１００を形成する。一方で、図９（ｂ）に示されるように、表層配線２１を、積層体１００を構成するセラミック層１１〜１４よりも低温で焼成される低温焼成セラミック層１５、１６に形成しておく。
As shown in FIG. 9A, in the manufacturing method of the present reference embodiment, the
たとえば、この低温焼成セラミック層１５、１６は、積層体１００を構成するセラミック層１１〜１４に比べて、ガラス成分が多い一般的なガラスセラミックなどよりなり、より低温で焼成可能なものにできる。
For example, the low-temperature fired
そして、図９（ｂ）に示されるように、表層配線形成工程では、低温焼成セラミック層１５、１６を、焼成された積層体１００の表面に重ね、続いて、低温焼成セラミック層１５、１６を積層体１００の焼成温度よりも低温で焼成することにより、焼成された表層配線２１を形成する。
9B, in the surface wiring formation step, the low-temperature fired
これにより、低温焼成セラミック層１５、１６を表層とする本参考形態のセラミック積層基板ができあがる。そして、この場合、低温焼成セラミック層１５、１６の長所である高寸法精度と、高温焼成された積層体１００の高熱伝導率・高強度という両方の長所をもった基板を得ることができる。
Thus, Build a ceramic multilayer substrate of this preferred embodiment of the low-temperature fired
（第２実施形態）
図１０は、本発明の第２実施形態に係るセラミック積層基板の製造方法を示す工程図である。本実施形態では、表層配線２１の形成方法を変更したものである。
( Second Embodiment)
FIG. 10 is a process diagram showing a method for manufacturing a ceramic laminated substrate according to the second embodiment of the present invention. In the present embodiment, the method for forming the
上記各実施形態および参考形態では、表層配線２１を積層体１００の焼成後に、メタライズペーストにより形成したが、本実施形態では、まず、図１０（ａ）に示されるように、焼成前の積層体１００の表層１１、１４の全体に表層配線２１を構成するペーストを塗布し、導体膜２１’を形成する。そして、この積層体１００を上記同様に焼成する。
In each of the above-described embodiments and reference embodiments , the
次に、図１０（ｂ）に示されるように、導体膜２１’の上に、表層配線２１のパターンと同一のパターンを有するマスクＭを、レジスト材料などを用いたフォトリソグラフ法などにより形成する。
Next, as shown in FIG. 10B, a mask M having the same pattern as the pattern of the
そして、この状態で、マスクＭの開口部に露出する導体膜２１’の部分を、エッチングなどにより除去し、その後、マスクＭを除去することにより、図１０（ｃ）に示されるように、表層配線２１ができあがる。
Then, in this state, the portion of the
本実施形態の製造方法によれば、積層体１００の焼成前では、表層配線２１を構成するための導体膜２１’を積層体１００の表層１１、１４に形成した後に、積層体１００を焼成し、その焼成後の積層体１００において導体膜２１’をパターニングして表層配線２１を形成するため、焼成後の積層体１００の収縮を表層配線２１が受けて、表層配線２１の寸法ばらつきが発生すること自体が無くなる。
According to the manufacturing method of the present embodiment, before the
よって、本実施形態によっても、積層体１００とは材料の異なる層を設けて積層体１００を焼成することなく、焼成後の積層体１００の収縮による表層配線２１の寸法ばらつきを無くすことができる。
Therefore, according to the present embodiment, the dimensional variation of the
（他の実施形態）
なお、上記した各実施形態および参考形態は、可能な範囲で適宜組み合わせてもよい。たとえば、積層体１００における表層である最上層１１については上記第１参考形態の製造方法により、最下層１４については上記第１実施形態の製造方法により、それぞれ表層ビア２４、表層配線２１を形成するようにしてもよい。
(Other embodiments)
In addition, you may combine each above-mentioned embodiment and reference form suitably in the possible range. For example, the surface layer via 24 and the
また、積層体１００におけるセラミック層の積層数や厚さなどは、上記各実施形態に限定されるものではなく、通常のセラミック積層基板の範囲で適宜変更可能である。
Further, the number of laminated ceramic layers and the thickness of the
１１〜１４ セラミック層
１５、１６ 低温焼成セラミック層
２１ 表層配線
２２ 内部配線としての層状配線
２３ 内部配線としての内層ビア
２４ 表層ビア
１００ 積層体
Ｋ 穴
11-14
Claims (2)
焼成前の前記セラミック層（１１〜１４）を複数積層して前記積層体（１００）を形成する積層体形成工程と、
その後、前記積層体（１００）を焼成する焼成工程と、
続いて、前記焼成された前記積層体（１００）の表層（１１、１４）に前記表層配線（２１）を形成する表層配線形成工程とを実行するものであり、
前記積層体形成工程では、焼成前の前記セラミック層（１１〜１４）を複数積層するとともに、前記積層体（１００）の内部に内部配線（２２、２３）を形成し、
その後、前記焼成工程を行い、
続く前記表層配線形成工程では、前記焼成された前記積層体（１００）の表層（１１、１４）のうち前記内部配線（２２、２３）に通じる部位のみに穴（Ｋ）を形成し、次に、前記穴（Ｋ）を導電性材料で埋めることによって前記内部配線（２２、２３）と導通する表層ビア（２４）を形成するとともに、前記表層ビア（２４）と導通するように前記表層配線（２１）を形成することを特徴とするセラミック積層基板の製造方法。 A plurality of ceramic layers (11 to 14) made of ceramic are stacked and fired to form a stacked body (100), and surface layer wiring (21) is formed on the surface layers (11, 14) of the stacked body (100). In the manufacturing method of the ceramic laminated substrate provided with
A laminated body forming step of laminating a plurality of the ceramic layers (11 to 14) before firing to form the laminated body (100);
Thereafter, a firing step of firing the laminate (100);
Subsequently, a surface layer wiring forming step of forming the surface layer wiring (21) on the surface layer (11, 14) of the fired laminate (100) is performed.
In the laminate formation step, a plurality of the ceramic layers (11 to 14) before firing are laminated, and internal wiring (22, 23) is formed inside the laminate (100).
Then, the firing step is performed,
In the subsequent surface layer wiring forming step, a hole (K) is formed only in a portion that communicates with the internal wiring (22, 23) in the surface layer (11, 14) of the fired laminate (100), The hole (K) is filled with a conductive material to form a surface layer via (24) that is electrically connected to the internal wires (22, 23), and the surface layer wire (24) is electrically connected to the surface layer via (24). 21) is formed. A method for manufacturing a ceramic laminated substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012006108A JP5516608B2 (en) | 2012-01-16 | 2012-01-16 | Manufacturing method of ceramic laminated substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012006108A JP5516608B2 (en) | 2012-01-16 | 2012-01-16 | Manufacturing method of ceramic laminated substrate |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008112134A Division JP2009266912A (en) | 2008-04-23 | 2008-04-23 | Method for manufacturing ceramic laminated substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012074747A JP2012074747A (en) | 2012-04-12 |
| JP5516608B2 true JP5516608B2 (en) | 2014-06-11 |
Family
ID=46170550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012006108A Active JP5516608B2 (en) | 2012-01-16 | 2012-01-16 | Manufacturing method of ceramic laminated substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5516608B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014106925A1 (en) * | 2013-01-07 | 2014-07-10 | 株式会社アライドマテリアル | Ceramic wiring substrate, semiconductor device, and method for manufacturing ceramic wiring substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232595A (en) * | 1988-07-22 | 1990-02-02 | Mitsubishi Electric Corp | Manufacture of ceramic multilayer interconnection board |
| JPH04225297A (en) * | 1990-12-27 | 1992-08-14 | Fujitsu Ltd | Manufacture of ceramic board |
| JP2004095676A (en) * | 2002-08-29 | 2004-03-25 | Noritake Co Ltd | Method for manufacturing thick film multilayer substrate |
-
2012
- 2012-01-16 JP JP2012006108A patent/JP5516608B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012074747A (en) | 2012-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4748161B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3928665B2 (en) | Chip-type electronic component built-in multilayer substrate and method for manufacturing the same | |
| JP4224109B2 (en) | Laminated body and method for producing the same | |
| JP5429376B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| WO2013058351A1 (en) | Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate | |
| JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| US10609824B2 (en) | Manufacturing method of a multi-layer circuit board | |
| JP6128209B2 (en) | MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE CARD BOARD | |
| JP2007053328A (en) | Multilayer substrate having chip type electronic component built therein and its manufacturing method | |
| JP5516608B2 (en) | Manufacturing method of ceramic laminated substrate | |
| JP2009141366A (en) | Method of manufacturing ceramic laminated substrate, and ceramic laminated substrate manufactured by the manufacturing method | |
| JP2007053206A (en) | Electronic component and manufacturing method thereof | |
| JP2007053294A (en) | Process for manufacturing multilayer ceramic electronic component | |
| JP5527048B2 (en) | Ceramic multilayer substrate | |
| KR100882101B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate | |
| JP5448354B2 (en) | Wiring board and manufacturing method thereof | |
| JP2000068149A (en) | Laminated electronic component and manufacture therefor | |
| JP2009266912A (en) | Method for manufacturing ceramic laminated substrate | |
| KR100956212B1 (en) | Manufacturing method of multi-layer substrate | |
| JP2006140513A (en) | Method of manufacturing ceramic multilayer substrate | |
| KR20060114562A (en) | Embedded capacitor for low temperature co-fired ceramic substrate and method of manufacturing the same | |
| JP4501227B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JPH11340628A (en) | Manufacture of ceramic circuit substrate | |
| JP2005136266A (en) | Ceramic multilayer wiring circuit board, method for manufacturing the same, and semiconductor device | |
| JP2015201514A (en) | Wiring board and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5516608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |