JP2015201514A - Wiring board and method for manufacturing the same - Google Patents
Wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2015201514A JP2015201514A JP2014078684A JP2014078684A JP2015201514A JP 2015201514 A JP2015201514 A JP 2015201514A JP 2014078684 A JP2014078684 A JP 2014078684A JP 2014078684 A JP2014078684 A JP 2014078684A JP 2015201514 A JP2015201514 A JP 2015201514A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic substrate
- metal
- base electrode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、セラミック基板の主面に下地電極と表面電極とで構成された外部電極が形成された配線基板およびその製造方法に関する。 The present invention relates to a wiring board in which an external electrode composed of a base electrode and a surface electrode is formed on a main surface of a ceramic substrate, and a manufacturing method thereof.
従来より、図4に示すように、配線基板上に部品が実装されたモジュールが知られている(特許文献1参照)。このモジュール100は、配線基板101と、該配線基板101の上面に実装された複数の部品102とを備える。配線基板101は、例えば低温同時焼成セラミックで形成されたコア基板としてのセラミック基板103と、セラミック基板103の内部に形成された複数の内部電極104およびビア導体105と、セラミック基板に内蔵された複数のチップ部品106とを備える。また、セラミック基板103の上下面それぞれには、外部接続用の複数の外部電極107が形成されており、上面側の各外部電極107が、各部品102を実装するための実装電極として使用されている。
Conventionally, as shown in FIG. 4, a module in which components are mounted on a wiring board is known (see Patent Document 1). The
上記した従来のモジュール100の各外部電極107は、セラミック基板103の主面にスクリーン印刷技術を用いて、Cu等の金属を含有する導電性ペーストを塗布することによりそれぞれ形成される。しかしながら、導電性ペーストに含有する金属とセラミック基板103とは密着力が低いため、配線基板101を外部と接続したときに、外部電極107とセラミック基板103の界面剥離が生じるおそれがある。この課題を解決する方策として、外部電極107を形成する導電性ペーストに、セラミック基板103を構成する材料(例えば、ガラス成分)を含有させた上で、当該導電性ペーストをセラミック基板103と一緒に焼成することが考えられる。このようにすると、ガラス成分が導電性ペースト中に含まれる金属とセラミック基板103とを接着する接着材として機能するため、外部電極107とセラミック基板103の界面剥離を低減することができる。
Each
その一方で、ガラス成分を含有する導電性ペーストで外部電極を形成すると、半田の濡れ性等が悪くなるため、外部との接続性が劣化する。そのため、外部電極を、上記したようなガラス成分を含有する導電性ペーストを用いて形成された下地電極と、該下地電極の表面にガラス成分を含有しない導電性ペーストを再度スクリーン印刷することにより形成された表面電極との2層構造にするものが開発されている。 On the other hand, when the external electrode is formed of a conductive paste containing a glass component, the wettability of solder and the like deteriorates, so that the connectivity with the outside deteriorates. Therefore, the external electrode is formed by screen-printing again the base electrode formed using the conductive paste containing the glass component as described above and the conductive paste not containing the glass component on the surface of the base electrode. A structure having a two-layer structure with the surface electrode formed has been developed.
しかしながら、このように複数の印刷により外部電極を形成すると、印刷精度や導電性ペーストの滲み等を加味した設計スペースが必要となり、狭ピッチで外部電極を配置する際の障害となる。さらに、印刷方式では、外部電極の厚みが厚くなり、配線基板の薄型化が困難になる。ここで、下地電極の金属をめっき核として、めっきにより表面電極を形成することが考えられる。このようにすると、表面電極を印刷方式で形成しない分、外部電極の狭ピッチ化および薄膜化が容易になるが、下地電極の表面にはガラス成分が存在するため、下地電極と表面電極との密着強度が低くなるという弊害がある。したがって、セラミック基板と外部電極との密着強度を向上するに当たり、セラミック基板と導電性ペーストで形成された下地電極の密着強度の向上と下地電極とめっきにより形成された表面電極との密着強度の向上の両立を実現できる技術が要求されている。 However, when external electrodes are formed by a plurality of printings in this way, a design space that takes into account printing accuracy, bleeding of conductive paste, and the like is necessary, which becomes an obstacle when arranging external electrodes at a narrow pitch. Further, in the printing method, the thickness of the external electrode is increased and it is difficult to reduce the thickness of the wiring board. Here, it is conceivable to form a surface electrode by plating using the metal of the base electrode as a plating nucleus. In this way, it is easy to reduce the pitch and thickness of the external electrode by the amount that the surface electrode is not formed by the printing method. However, since the glass component exists on the surface of the base electrode, There is an adverse effect that the adhesion strength is lowered. Therefore, in improving the adhesion strength between the ceramic substrate and the external electrode, the adhesion strength between the ceramic substrate and the base electrode formed of the conductive paste and the adhesion strength between the base electrode and the surface electrode formed by plating are improved. There is a demand for technology that can achieve both of these.
本発明は、上記した課題に鑑みてなされたものであり、セラミック基板の主面に導電性ペーストにより形成された下地電極と、下地電極の表面にめっき形成された表面電極とにより構成された外部電極を備える配線基板において、セラミック基板と下地電極の界面剥離および下地電極と表面電極の界面剥離の両方を低減する技術を提供することを目的とする。 The present invention has been made in view of the above-described problems, and includes an external electrode composed of a base electrode formed of a conductive paste on a main surface of a ceramic substrate and a surface electrode formed by plating on the surface of the base electrode. An object of the present invention is to provide a technique for reducing both interface peeling between a ceramic substrate and a base electrode and interface peeling between a base electrode and a surface electrode in a wiring board including electrodes.
上記した目的を達成するために、本発明の配線基板の製造方法は未焼成状態のセラミック基板を準備する準備工程と、前記セラミック基板を構成する材料と金属とを含有する導電性ペーストを前記未焼成状態の前記セラミック基板の一方主面に印刷することにより、前記セラミック基板の一方主面から露出した露出面を有する外部電極用の下地電極を形成する下地電極形成工程と、前記下地電極とともに前記未焼成状態の前記セラミック基板を焼成する第1焼成工程と、めっき処理により前記下地電極の前記露出面に外部電極用の表面電極を形成する表面電極形成工程と、前記下地電極の金属と前記表面電極の金属とが金属焼結する温度で焼成することにより、前記下地電極と前記表面電極の境界面で当該両金属を金属焼結させる第2焼成工程とを備えることを特徴としている。 In order to achieve the above-described object, a method of manufacturing a wiring board according to the present invention includes a preparation step of preparing an unfired ceramic substrate, and a conductive paste containing a material and a metal constituting the ceramic substrate. A base electrode forming step of forming a base electrode for an external electrode having an exposed surface exposed from one main surface of the ceramic substrate by printing on one main surface of the ceramic substrate in a fired state; and the base electrode together with the base electrode A first firing step of firing the ceramic substrate in an unfired state, a surface electrode forming step of forming a surface electrode for an external electrode on the exposed surface of the ground electrode by plating, a metal of the ground electrode and the surface A second firing process in which the two metals are sintered at the boundary surface between the base electrode and the surface electrode by firing at a temperature at which the metal of the electrode is sintered. It is characterized in that it comprises and.
この場合、第1焼成工程により、セラミック基板を構成する材料を含有する導電性ペーストで形成された外部電極用の下地電極がセラミック基板とともに焼成される。このようにすると、下地電極の導電性ペーストに含有するセラミック基板を構成する材料を、セラミック基板と下地電極の金属を接着する接着材として機能させることができるため、セラミック基板と外部電極用の下地電極との密着強度が向上する。 In this case, in the first firing step, the base electrode for the external electrode formed of the conductive paste containing the material constituting the ceramic substrate is fired together with the ceramic substrate. In this way, since the material constituting the ceramic substrate contained in the conductive paste of the base electrode can function as an adhesive for bonding the ceramic substrate and the metal of the base electrode, the base for the ceramic substrate and the external electrode can be used. The adhesion strength with the electrode is improved.
また、セラミック基板と外部電極とは、焼成時の焼結タイミングが異なるため、セラミック基板上に形成される外部電極の厚みが厚くなるとセラミック基板に反り等が発生する。しかしながら、本発明では、外部電極用の表面電極をセラミック基板の焼成後に形成することにより、焼成前の外部電極の厚みを薄くすることができるため、焼成後のセラミック基板の反りが低減する。また、下地電極を形成する導電性ペーストが、セラミック基板を構成する材料を含有することで、下地電極の焼成時の焼結タイミングをセラミック基板に近づけることもできる。 In addition, since the ceramic substrate and the external electrode have different sintering timings during firing, the ceramic substrate warps when the thickness of the external electrode formed on the ceramic substrate increases. However, in the present invention, since the thickness of the external electrode before firing can be reduced by forming the surface electrode for the external electrode after firing the ceramic substrate, warpage of the ceramic substrate after firing is reduced. In addition, since the conductive paste for forming the base electrode contains the material constituting the ceramic substrate, the sintering timing at the time of firing the base electrode can be brought close to the ceramic substrate.
また、表面電極形成工程により、下地電極の金属をめっき核として該下地電極の露出面に外部電極用の表面電極が形成されるため、下地電極の露出面にスクリーン印刷で表面電極を形成する場合と比較して、印刷精度やペーストの滲み等を加味した設計スペースを確保する必要がなく、セラミック基板に狭ピッチで外部電極を形成することができる。 In addition, when the surface electrode is formed by screen printing on the exposed surface of the base electrode, the surface electrode for the external electrode is formed on the exposed surface of the base electrode by using the metal of the base electrode as a plating nucleus in the surface electrode forming step. Compared to the above, it is not necessary to secure a design space in consideration of printing accuracy, paste bleeding, etc., and external electrodes can be formed on the ceramic substrate at a narrow pitch.
また、セラミック基板を構成する材料を含有する導電性ペーストで形成された下地電極の表面(露出面)に、めっき処理により表面電極を形成すると、両電極の密着強度が低下して界面剥離のおそれがある。しかしながら、本発明では、表面電極を形成した後に、第2焼成工程により、下地電極と表面電極の境界面で両電極の金属を金属焼結させるため、下地電極と表面電極の密着強度が向上する。以上のように、セラミック基板の主面に導電性ペーストにより形成された下地電極と、下地電極の表面にめっき形成された表面電極とにより構成された外部電極を備える配線基板において、セラミック基板と下地電極の界面剥離および下地電極と表面電極の界面剥離の両方を低減できる配線基板を製造することができる。 In addition, if a surface electrode is formed by plating on the surface (exposed surface) of a base electrode made of a conductive paste containing a material that constitutes a ceramic substrate, the adhesion strength of both electrodes may be reduced and interface peeling may occur. There is. However, in the present invention, after the surface electrode is formed, the metal of both electrodes is sintered at the boundary surface between the base electrode and the surface electrode by the second firing step, so that the adhesion strength between the base electrode and the surface electrode is improved. . As described above, in a wiring board including an external electrode composed of a base electrode formed of a conductive paste on a main surface of a ceramic substrate and a surface electrode formed by plating on the surface of the base electrode, the ceramic substrate and the base It is possible to manufacture a wiring board that can reduce both the interface peeling of the electrode and the interface peeling between the base electrode and the surface electrode.
また、本発明の配線基板は、セラミック基板と、その構成材料に金属および前記セラミック基板を構成する材料を含有し、前記セラミック基板の一方主面から露出する露出面を有するように前記セラミック基板に形成された外部電極用の下地電極と、前記下地電極の前記露出面にめっき形成された外部電極用の表面電極とを備え、前記下地電極と前記表面電極とが、前記下地電極の金属と前記表面電極の金属との間の金属焼結により接合されていることを特徴としている。 The wiring board of the present invention includes a ceramic substrate, a metal and a material constituting the ceramic substrate as a constituent material thereof, and an exposed surface exposed from one main surface of the ceramic substrate. A base electrode for the formed external electrode; and a surface electrode for the external electrode plated on the exposed surface of the base electrode, wherein the base electrode and the surface electrode include the metal of the base electrode and the surface electrode. It is characterized by being joined by metal sintering with the metal of the surface electrode.
この構成によると、外部電極用の下地電極が、セラミック基板を構成する材料を含有するため、下地電極が金属のみで構成される場合と比較して、セラミック基板と下地電極との密着強度が向上する。また、外部電極用の下地電極と表面電極とが、下地電極の金属と表面電極の金属との間の金属焼結により接合されるため、表面電極の金属と、下地電極の金属との間で金属焼結がない場合と比較して、下地電極と表面電極の密着強度が向上する。 According to this configuration, since the base electrode for the external electrode contains the material constituting the ceramic substrate, the adhesion strength between the ceramic substrate and the base electrode is improved as compared with the case where the base electrode is made of only metal. To do. In addition, since the base electrode and the surface electrode for the external electrode are joined by metal sintering between the metal of the base electrode and the metal of the surface electrode, between the metal of the surface electrode and the metal of the base electrode Compared to the case without metal sintering, the adhesion strength between the base electrode and the surface electrode is improved.
また、前記下地電極の金属と前記表面電極の金属とが同じ金属で形成されていてもよい。このようにすると、下地電極の金属と表面電極の金属との焼結温度の低温化を図ることができる等、両電極間の金属結合を円滑に形成することができるため実用的である。 Moreover, the metal of the said base electrode and the metal of the said surface electrode may be formed with the same metal. This is practical because a metal bond between both electrodes can be smoothly formed, for example, the sintering temperature of the base electrode metal and the surface electrode metal can be lowered.
また、前記表面電極には、前記セラミック基板を構成する材料を含有しなくてもよい。この場合、外部電極の外部と直接接続される部分の金属密度を高くすることができるため、セラミック基板との密着強度の向上を図りつつ、外部との接続性のすぐれた外部電極を備える配線基板を提供することができる。 Further, the surface electrode may not contain a material constituting the ceramic substrate. In this case, since the metal density of the portion directly connected to the outside of the external electrode can be increased, the wiring board having the external electrode having excellent connectivity with the outside while improving the adhesion strength with the ceramic substrate Can be provided.
本発明によれば、第1焼成工程により、セラミック基板を構成する材料を含有する導電性ペーストで形成された下地電極とともに未焼成状態のセラミック基板を焼成する。そして、下地電極の露出面にめっき処理により表面電極を形成した後、第2焼成工程により、下地電極の金属と表面電極の金属との間を金属焼結させる。このようにすると、導電性ペーストにより形成された下地電極と、下地電極の表面にめっき形成された表面電極とにより外部電極を構成した場合において、セラミック基板と下地電極の界面剥離および下地電極と表面電極の界面剥離の両方を低減することができる。 According to the present invention, in the first firing step, the unfired ceramic substrate is fired together with the base electrode formed of the conductive paste containing the material constituting the ceramic substrate. Then, after the surface electrode is formed on the exposed surface of the base electrode by plating, the metal between the metal of the base electrode and the metal of the surface electrode is sintered in the second firing step. In this case, when the external electrode is constituted by the base electrode formed of the conductive paste and the surface electrode formed by plating on the surface of the base electrode, interface peeling between the ceramic substrate and the base electrode and the base electrode and the surface Both interfacial delamination of electrodes can be reduced.
<第1実施形態>
本発明の第1実施形態にかかる配線基板2aについて、図1および図2を参照して説明する。なお、図1は配線基板1aの断面図であり、図2は図1の部分拡大図であり、外部電極の断面図を示している。
<First Embodiment>
A
この実施形態にかかる配線基板2aが適用されるモジュール1は、図1に示すように、配線基板2aと、該配線基板2aの一方主面に実装された複数の電子部品3とを備え、例えば、高周波モジュールとして使用される。
As shown in FIG. 1, a
各電子部品3としては、SiやGaAs等で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品などが挙げられ、周知の表面実装技術を用いて配線基板2aの一方主面(上面)に実装される。
Each
配線基板2aは、複数(この実施形態では3層)のセラミック層4aが積層されて成るコア基板としてのセラミック基板4と、セラミック基板4の両主面それぞれに形成された複数の外部電極5と、セラミック基板4の内部に形成された複数の内部電極6および複数のビア導体7とを備えている。
The
セラミック基板4の各セラミック層4aそれぞれは、例えば、ホウケイ酸系ガラス(ガラス成分)、アルミナ、シリカ等を主成分とする低温同時焼成セラミック(LTCC)で形成されている。なお、セラミック基板4は単層であってもかまわない。
Each
各内部電極6は、Cu、Ag等の一般的な配線電極に採用される金属で形成されており、所定のセラミック層4aの主面に、スクリーン印刷などによりそれぞれ形成される。また、各ビア導体7それぞれは、Cu、Ag等の金属から成り、周知の方法で各セラミック層4aに形成される。ここで、各ビア導体7は、所定の外部電極5と内部電極6同士や、所定の内部電極6同士を接続する層間接続導体として使用される。
Each
各外部電極5は、図2に示すように、セラミック基板4の主面から露出する露出面を有するようにセラミック基板5に形成された下地電極5aと、下地電極5aの前記露出面にめっき形成された表面電極5bとでそれぞれ構成され、所定のビア導体7に接続される。
ここで、各下地電極5aは必ずしもビア導体7と接続される必要はなく、セラミック基板4の主面上に形成された配線電極と接続されていてもよい。なお、この実施形態では、セラミック基板4の上面に形成された各外部電極5は、各電子部品3を実装するための実装電極としてそれぞれ使用されている。
As shown in FIG. 2, each
Here, each base electrode 5 a is not necessarily connected to the via
下地電極5aは、CuやAg等の金属と、セラミック基板4を構成する材料の一つであるガラス成分とを含有する導電性ペーストで形成されており、セラミック基板4の主面にスクリーン印刷などにより塗布された後、セラミック基板4と一緒に焼成されることで得られる。なお、この実施形態における導電性ペーストは、金属成分がCuで形成されている。
The base electrode 5 a is formed of a conductive paste containing a metal such as Cu or Ag and a glass component that is one of the materials constituting the
表面電極5bは、下地電極5aの金属を核として、下地電極5aの露出面にCu等の金属でめっき形成される。このようにすることで、下地電極の露出面に、ガラス成分を含有しない金属密度の高い膜(表面電極5b)が形成される。また、各外部電極5それぞれは、下地電極5aと表面電極5bの境界面における下地電極5aの金属と表面電極5bの金属との間の金属焼結により接合されている。
The surface electrode 5b is formed by plating with a metal such as Cu on the exposed surface of the base electrode 5a using the metal of the base electrode 5a as a nucleus. By doing in this way, the film | membrane (surface electrode 5b) with a high metal density which does not contain a glass component is formed in the exposed surface of a base electrode. Each
(配線基板の製造方法)
次に、配線基板2aの製造方法について説明する。まず、各セラミック層4aを形成する複数のセラミックグリーンシートを用意し、各セラミックグリーンシートに内部電極6およびビア導体7を形成する。このとき、各ビア導体7は、セラミックグリーンシートの所定位置にレーザなどで貫通孔を形成し、該貫通孔にCu等の金属を含有する導電性ペーストを印刷方式により充填するなどしてそれぞれ形成することができる。また、内部電極6は、セラミックグリーンシートの主面に、スクリーン印刷などによりCu等の金属を含有する導電性ペーストを塗布することによりそれぞれ形成することができる。なお、この実施形態における各セラミックグリーンシートは、アルミナやガラス成分などを含有する低温同時焼成セラミックでそれぞれ形成されている。
(Method for manufacturing a wiring board)
Next, a method for manufacturing the
次に、内部電極6およびビア導体7が形成された各セラミックグリーンシートを積層し、各セラミックグリーンシートが積層されて成る未焼成状態のセラミック基板4を準備する(準備工程)。
Next, the ceramic green sheets on which the
次に、未焼成状態のセラミック基板4の両主面に、導電性ペーストを用いたスクリーン印刷により、それぞれセラミック基板4の主面から露出した露出面を有する外部電極用の各下地電極5aを形成する(下地電極形成工程)。このとき、導電性ペーストには、有機溶剤中にCu粒子とセラミック基板4を構成する材料の一つであるガラス成分とが含有したものを用いる。
Next, base electrodes 5a for external electrodes each having an exposed surface exposed from the main surface of the
次に、ペースト状の各下地電極5aとともに、未焼成状態の各セラミックグリーンシートの積層体(セラミック基板4)を、例えば800℃〜1000℃程度の温度で焼成する(第1焼成工程)。このようにすると、導電性ペースト中のガラス成分がセラミック基板4の焼結に寄与することにより、当該ガラス成分が、導電性ペーストの金属(Cu)とセラミック基板4とを接着する接着材として機能するため、セラミック基板4と外部電極用の下地電極5aとの密着強度が向上する。
Next, the laminated body (ceramic substrate 4) of each ceramic green sheet in an unfired state, together with each paste-like base electrode 5a, is fired at a temperature of about 800 ° C. to 1000 ° C., for example (first firing step). In this case, the glass component in the conductive paste contributes to the sintering of the
次に、各下地電極5aの前記露出面それぞれに、下地電極5aの金属(Cu)をめっき核として、同じくCu等の金属をめっきすることにより外部電極用の各表面電極5bを形成する(表面電極形成工程)。このようにすると、ガラス成分を含有させることにより金属密度が低くなった下地電極5aの前記露出面に、金属密度の高い膜(表面電極5b)が供給されることになる。なお、めっき処理には、電解めっきおよび無電解めっきのいずれを用いてもよい。また、下地電極5aの金属と表面電極5bの金属とは種類が異なっていてもよい。 Next, each surface electrode 5b for an external electrode is formed on the exposed surface of each base electrode 5a by similarly plating a metal such as Cu using the metal (Cu) of the base electrode 5a as a plating nucleus (surface) Electrode forming step). If it does in this way, a film | membrane (surface electrode 5b) with a high metal density will be supplied to the said exposed surface of the base electrode 5a in which the metal density became low by containing a glass component. In addition, any of electrolytic plating and electroless plating may be used for the plating treatment. Further, the metal of the base electrode 5a and the metal of the surface electrode 5b may be different.
次に、各外部電極5それぞれの下地電極5aの金属(Cu)と表面電極5bの金属(Cu)とが金属焼結する温度(例えば、800〜1000℃)で焼成することにより、下地電極5aと表面電極5bの境界面で当該両金属を金属焼結させて(第2焼成工程)、配線基板2aが完成する。なお、第2焼成工程を設けない場合、下地電極5aの露出面に存在するガラス成分の影響で、下地電極5aと表面電極5bの境界が多孔状態(所謂、ポーラス)となる。この点、この実施形態では、第2焼成工程で焼成することにより、両電極5a,5bの境界に発生した孔を減らすことができるため、両電極5a,5bの密着強度の向上を図ることができる。
Next, the base electrode 5a is fired at a temperature (for example, 800 to 1000 ° C.) at which the metal (Cu) of the base electrode 5a and the metal (Cu) of the surface electrode 5b of each
したがって、上記した実施形態によれば、第1焼成工程により、セラミック基板4を構成する材料(ガラス成分)を含有する導電性ペーストで形成された外部電極用の各下地電極5aがセラミック基板4とともに焼成される。このようにすると、下地電極5aの導電性ペーストに含有するガラス成分を、セラミック基板4と下地電極5aの金属(例えば、Cu)を接着する接着材として機能させることができるため、セラミック基板4と外部電極用の下地電極5aとの密着強度が向上する。
Therefore, according to the above-described embodiment, each of the base electrodes 5a for the external electrodes formed of the conductive paste containing the material (glass component) constituting the
また、セラミック基板4と外部電極5とは、焼成時の焼結タイミングが異なるため、そのタイミングの違いから、セラミック基板4上に形成される外部電極5の厚みが厚くなるほどセラミック基板4の反りが大きくなる。しかしながら、この実施形態では、外部電極用の表面電極5bをセラミック基板4の焼成後に形成することにより、焼成前の外部電極5の厚みを薄くすることができるため、焼成後のセラミック基板4の反りが低減する。また、下地電極5aを形成する導電性ペーストが、セラミック基板4を構成する材料(ガラス成分)を含有することで、下地電極5aの焼成時の焼結タイミングをセラミック基板4に近づけることもできる。
Moreover, since the
また、表面電極形成工程により、下地電極5aの金属をめっき核として該下地電極5aの露出面に外部電極用の表面電極5bが形成されるため、下地電極5aの露出面にスクリーン印刷などで表面電極5bを形成する場合と比較して、印刷精度やペーストの滲み等を加味した設計スペースを確保する必要がなく、セラミック基板4に狭ピッチで外部電極5を形成することができる。
In addition, since the surface electrode 5b is formed on the exposed surface of the base electrode 5a by using the metal of the base electrode 5a as a plating nucleus in the surface electrode forming step, the surface of the base electrode 5a is exposed by screen printing or the like. Compared with the case where the electrode 5b is formed, it is not necessary to secure a design space in consideration of printing accuracy, paste bleeding, and the like, and the
また、セラミック基板4を構成する材料(ガラス成分)を含有する導電性ペーストで形成された下地電極5aの表面(露出面)に、めっき処理で表面電極5bを形成すると、下地電極5aの露出面に存在するガラス成分などの影響で、両電極5a,5bの密着強度が低下するため、両電極5a,5bの界面剥離が生じるおそれがある。しかしながら、この実施形態では、表面電極5bを形成した後に、第2焼成工程により、下地電極5aと表面電極5bの境界面で両電極5a,5bの金属を金属焼結させるため、下地電極5aと表面電極5bの密着強度が向上する。以上のように、セラミック基板4の主面に導電性ペーストにより形成された下地電極5aと、下地電極5aの表面にめっき形成された表面電極5bとにより外部電極5を構成した場合に、セラミック基板4と下地電極5aの界面剥離および下地電極5aと表面電極5bの界面剥離の両方を低減できる配線基板2aを製造することができる。
Further, when the surface electrode 5b is formed by plating on the surface (exposed surface) of the base electrode 5a formed of a conductive paste containing the material (glass component) constituting the
また、下地電極5aに含有する金属と、表面電極5bの金属とを同じ金属(この実施形態ではCu)で形成することで、これらの金属の種類が異なる場合と比較して、第2焼成工程での金属焼結をより低温で行うことができるため実用的である。 In addition, by forming the metal contained in the base electrode 5a and the metal of the surface electrode 5b with the same metal (Cu in this embodiment), the second firing step is compared with the case where the types of these metals are different. This is practical because the metal sintering can be performed at a lower temperature.
また、下地電極5aの露出面にめっき処理で表面電極5bを形成することにより、外部電極5の外部と直接接続される部分の金属密度を高くすることができるため、セラミック基板4との密着強度の向上を図りつつ、外部との接続性のすぐれた外部電極5を備える配線基板2aを提供することができる。
In addition, since the surface electrode 5b is formed on the exposed surface of the base electrode 5a by plating, the metal density of the portion directly connected to the outside of the
<第2実施形態>
本発明の第2実施形態にかかる配線基板2bについて、図3を参照して説明する。なお、図3は配線基板2bの外部電極50の断面図であり、第1実施形態の配線基板2aの図2に対応する図である。
Second Embodiment
A wiring board 2b according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a cross-sectional view of the
この実施形態にかかる配線基板2bが、図1および図2を参照して説明した第1実施形態の配線基板2aと異なるところは、ビア導体7の端面7aを下地電極として、該下地電極上にめっきにより表面電極5bを形成することで外部電極50が形成されていることである。その他の構成は第1実施形態の配線基板2aと同じであるため、同一符号を付すことにより説明を省略する。
The wiring board 2b according to this embodiment is different from the
この配線基板2bの製造方法について説明すると、セラミック基板4の最下層および最上層のセラミック層4aのビア導体7は、第1実施形態の下地電極5aと同様に、セラミック基板4を構成する材料(ガラス成分)と金属(例えば、Cu)とを含有する導電性ペーストにより形成される。具体的には、最上層および最下層のセラミック層4aを形成するセラミックグリーンシートそれぞれに、ビア導体7用の貫通孔をレーザなどにより形成し、その貫通孔に、スクリーン印刷技術などを用いて導電性ペースト(ガラス成分と金属を含有)を充填する(下地電極形成工程)。なお、他のセラミックグリーンシートは、第1実施形態の配線基板2aの製造方法と同じ要領で形成してもよい。また、内部電極6については、第1実施形態の配線基板2aと同じ要領で形成することができる。
The manufacturing method of the wiring board 2b will be described. The via
次に、各セラミックグリーンシートを積層し、このセラミックグリーンシートの積層体(未焼成状態のセラミック基板4)を各ビア導体7とともに焼成する(第1焼成工程)。次に、セラミック基板4の両主面から露出した各ビア導体7の端面7aを外部電極用の下地電極として、第1実施形態の配線基板2aと同じ要領で表面電極5bを形成する。これ以降の工程(第2焼成工程)についても、第1実施形態の配線基板2aと同じ要領で行うことにより、配線基板2bが完成する。
Next, the ceramic green sheets are laminated, and the laminate of the ceramic green sheets (the unfired ceramic substrate 4) is fired together with the via conductors 7 (first firing step). Next, the surface electrode 5b is formed in the same manner as the
この構成によると、第1実施形態の配線基板2aと同様の効果が得られるのに加え、以下のような効果が得られる。すなわち、第1実施形態の配線基板2aで設けていた下地電極5aをビア導体7の端面7aで代用することにより、印刷精度や導電性ペーストの滲み等を加味した設計スペースを確保する必要がなくなるため、セラミック基板4の主面に形成する外部電極50のさらなる狭ピッチ化を図ることができる。また、スクリーン印刷等でセラミック基板4の主面に形成されていた下地電極5a(厚膜)がなくなる分、外部電極50の厚みを薄くすることができるため、配線基板2bをさらに薄くすることができる。また、外部電極用の下地電極をビア導体の端面7aとすることで、第1実施形態の配線基板2aと比較して焼成前の外部電極50の厚みを薄くすることができるため、焼成後のセラミック基板4の反りをさらに低減することができる。
According to this configuration, in addition to the same effects as those of the
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態では、下地電極5aを形成する導電性ペーストに含有するセラミック基板4を構成する材料が、ガラス成分である場合について説明したが、セラミック基板4の他の構成材料を含有するようにしてもよい。
The present invention is not limited to the above-described embodiments, and various modifications other than those described above can be made without departing from the spirit of the invention. For example, in each of the above-described embodiments, the case where the material constituting the
また、本発明は、セラミック基板の主面に設けられた外部電極が、導電性ペーストにより形成された下地電極と、下地電極上にめっき形成された表面電極とで構成される種々の配線基板に適用することができる。 Further, the present invention provides various wiring boards in which the external electrode provided on the main surface of the ceramic substrate is composed of a base electrode formed of a conductive paste and a surface electrode formed by plating on the base electrode. Can be applied.
2a,2b 配線基板
4 セラミック基板
5,50 外部電極
5a 下地電極
5b 表面電極
7a ビア導体の端面(下地電極)
2a,
Claims (4)
前記セラミック基板を構成する材料と金属とを含有する導電性ペーストを前記未焼成状態の前記セラミック基板の一方主面に印刷することにより、前記セラミック基板の一方主面から露出した露出面を有する外部電極用の下地電極を形成する下地電極形成工程と、
前記下地電極とともに前記未焼成状態の前記セラミック基板を焼成する第1焼成工程と、
めっき処理により前記下地電極の前記露出面に外部電極用の表面電極を形成する表面電極形成工程と、
前記下地電極の金属と前記表面電極の金属とが金属焼結する温度で焼成することにより、
前記下地電極と前記表面電極の境界面で当該両金属を金属焼結させる第2焼成工程と
を備えることを特徴とする配線基板の製造方法。 A preparation step of preparing an unfired ceramic substrate;
An exterior having an exposed surface exposed from one main surface of the ceramic substrate by printing a conductive paste containing a material constituting the ceramic substrate and a metal on the one main surface of the unfired ceramic substrate. A base electrode forming step of forming a base electrode for the electrode;
A first firing step of firing the unfired ceramic substrate together with the base electrode;
A surface electrode forming step of forming a surface electrode for an external electrode on the exposed surface of the base electrode by plating;
By firing at a temperature at which the metal of the base electrode and the metal of the surface electrode are sintered,
And a second firing step in which the two metals are sintered at the interface between the base electrode and the surface electrode.
その構成材料に金属および前記セラミック基板を構成する材料を含有し、前記セラミック基板の一方主面から露出する露出面を有するように前記セラミック基板に形成された外部電極用の下地電極と、
前記下地電極の前記露出面にめっき形成された外部電極用の表面電極とを備え、
前記下地電極と前記表面電極とが、前記下地電極の金属と前記表面電極の金属との間の金属焼結により接合されていることを特徴とする配線基板。 A ceramic substrate;
A base electrode for an external electrode formed on the ceramic substrate so as to have an exposed surface exposed from one main surface of the ceramic substrate, containing a metal and a material constituting the ceramic substrate in the constituent material;
A surface electrode for an external electrode plated on the exposed surface of the base electrode,
The wiring substrate, wherein the base electrode and the surface electrode are joined by metal sintering between the metal of the base electrode and the metal of the surface electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014078684A JP2015201514A (en) | 2014-04-07 | 2014-04-07 | Wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014078684A JP2015201514A (en) | 2014-04-07 | 2014-04-07 | Wiring board and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015201514A true JP2015201514A (en) | 2015-11-12 |
Family
ID=54552539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014078684A Pending JP2015201514A (en) | 2014-04-07 | 2014-04-07 | Wiring board and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015201514A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023084943A1 (en) * | 2021-11-11 | 2023-05-19 | 株式会社村田製作所 | Electronic component |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661622A (en) * | 1992-08-05 | 1994-03-04 | Hitachi Ltd | Plating method for ceramic board |
JP2000174433A (en) * | 1998-12-04 | 2000-06-23 | Denso Corp | Manufacture of wiring substrate |
JP2001185850A (en) * | 1999-12-22 | 2001-07-06 | Kyocera Corp | Wiring board |
JP2003105549A (en) * | 2001-09-28 | 2003-04-09 | Kyocera Corp | Circuit wiring board and method of manufacturing the same |
JP2005243733A (en) * | 2004-02-24 | 2005-09-08 | Kyocera Corp | Wiring board |
WO2013061727A1 (en) * | 2011-10-28 | 2013-05-02 | 京セラ株式会社 | Circuit board and electronic apparatus provided with same |
-
2014
- 2014-04-07 JP JP2014078684A patent/JP2015201514A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661622A (en) * | 1992-08-05 | 1994-03-04 | Hitachi Ltd | Plating method for ceramic board |
JP2000174433A (en) * | 1998-12-04 | 2000-06-23 | Denso Corp | Manufacture of wiring substrate |
JP2001185850A (en) * | 1999-12-22 | 2001-07-06 | Kyocera Corp | Wiring board |
JP2003105549A (en) * | 2001-09-28 | 2003-04-09 | Kyocera Corp | Circuit wiring board and method of manufacturing the same |
JP2005243733A (en) * | 2004-02-24 | 2005-09-08 | Kyocera Corp | Wiring board |
WO2013061727A1 (en) * | 2011-10-28 | 2013-05-02 | 京セラ株式会社 | Circuit board and electronic apparatus provided with same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023084943A1 (en) * | 2021-11-11 | 2023-05-19 | 株式会社村田製作所 | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104932B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4561831B2 (en) | Ceramic substrate, electronic device, and method for manufacturing ceramic substrate | |
JP4793447B2 (en) | Multilayer ceramic substrate, method for manufacturing the same, and electronic component | |
JP5708798B2 (en) | Manufacturing method of ceramic electronic component | |
JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
KR100922079B1 (en) | Multilayer ceramic substrate | |
JP4329762B2 (en) | Chip type electronic component built-in multilayer board | |
JP2006060147A (en) | Ceramic electronic component and capacitor | |
KR100447032B1 (en) | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof | |
JP3928665B2 (en) | Chip-type electronic component built-in multilayer substrate and method for manufacturing the same | |
JP5582069B2 (en) | Ceramic multilayer substrate | |
JP2015201514A (en) | Wiring board and method for manufacturing the same | |
JP2005501795A (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
JP2008159726A (en) | Multilayer wiring substrate | |
JP4850275B2 (en) | Manufacturing method of ceramic wiring board | |
JP5516608B2 (en) | Manufacturing method of ceramic laminated substrate | |
JP2001160681A (en) | Multilayer ceramic board and its manufacturing method | |
JP6962369B2 (en) | Wiring board | |
JP2008186908A (en) | Manufacturing method for multilayer circuit board | |
JP6773114B2 (en) | Ceramic electronic components | |
JP2006041225A (en) | Manufacture of ceramic wiring board | |
JP2014033101A (en) | Wiring board and manufacturing method therefor | |
JP2006135195A (en) | Process for producing ceramic multilayer substrate, and ceramic green sheet for use in that production process | |
JP2008186907A (en) | Manufacturing method for multilayer circuit board | |
JP2009266912A (en) | Method for manufacturing ceramic laminated substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180612 |