JP5527048B2 - Ceramic multilayer substrate - Google Patents
Ceramic multilayer substrate Download PDFInfo
- Publication number
- JP5527048B2 JP5527048B2 JP2010147791A JP2010147791A JP5527048B2 JP 5527048 B2 JP5527048 B2 JP 5527048B2 JP 2010147791 A JP2010147791 A JP 2010147791A JP 2010147791 A JP2010147791 A JP 2010147791A JP 5527048 B2 JP5527048 B2 JP 5527048B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- green sheet
- ceramic green
- constraining layer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、表面に電極が形成されたセラミック多層基板に関するものである。 The present invention relates to a ceramic multilayer substrate having an electrode formed on the surface thereof.
セラミック多層基板には、通常、表面に表面電極が形成されており、このようなセラミック多層基板が特許文献１に開示されている。特許文献１に開示のセラミック多層基板は次のように構成されている。まずセラミック材料からなるセラミックグリーンシートを用意する。次に所定のセラミックグリーンシートに導電ペーストが充填されたビアホールを形成し、さらにセラミックグリーンシート上に導電ペーストを印刷によって塗布し、所定の内部配線または表面電極を形成する。導電ペーストはＡｇ、Ｃｕ等からなる金属粒子と樹脂等の有機物を混合したものである。表面電極を有するセラミックグリーンシートと、内部配線を有するセラミックグリーンシートと、内部配線や表面電極を有さないセラミックグリーンシートを複数の層にわたって積み重ねて圧着し、焼成することで、表面に表面電極を有するセラミック多層基板が形成される。 A ceramic multilayer substrate usually has a surface electrode formed on the surface, and such a ceramic multilayer substrate is disclosed in Patent Document 1. The ceramic multilayer substrate disclosed in Patent Document 1 is configured as follows. First, a ceramic green sheet made of a ceramic material is prepared. Next, a via hole filled with a conductive paste is formed on a predetermined ceramic green sheet, and the conductive paste is applied onto the ceramic green sheet by printing to form a predetermined internal wiring or surface electrode. The conductive paste is a mixture of metal particles made of Ag, Cu or the like and an organic substance such as a resin. A ceramic green sheet having a surface electrode, a ceramic green sheet having an internal wiring, and a ceramic green sheet having no internal wiring or a surface electrode are stacked and pressure-bonded over a plurality of layers. A ceramic multilayer substrate is formed.
しかし導電ペーストとセラミックを同時焼成する場合、両者の収縮の挙動が異なる。導電ペーストは焼成開始後３００〜４００℃で樹脂等の有機物が熱分解しＡｇ、Ｃｕ等が焼結して収縮を始め７００℃〜８００℃で焼結収縮が終了するのが一般的である。一方、セラミックグリーンシートはガラスやセラミックを主成分とするため、それよりも１００℃以上高温の５００℃以上で焼結収縮を開始し９００〜１１００℃で焼結収縮が終了するのが一般的である。 However, when the conductive paste and the ceramic are fired at the same time, the shrinkage behavior of the two is different. In general, the conductive paste is thermally decomposed at 300 to 400 ° C. after the start of firing, Ag, Cu and the like are sintered, starts shrinking, and the sintering shrinkage is finished at 700 ° C. to 800 ° C. On the other hand, since the ceramic green sheet is mainly composed of glass or ceramic, the sintering shrinkage is generally started at 500 ° C. or higher, which is 100 ° C. or higher, and the sintering shrinkage is terminated at 900 to 1100 ° C. is there.
そのため焼成工程において、先に焼結収縮した表面電極はその後も収縮するセラミックに引っ張られてさらに収縮しようとする応力が働く。このため表面電極がセラミック多層基板の表面から外側に向かって盛り上がり、コプラナリティ（Ｃｏｐｌａｎａｒｉｔｙ）が悪化するという問題があった。また、表面電極自体の厚みによってもコプラナリティは悪化するという問題があった。 Therefore, in the firing step, the surface electrode that has been sintered and shrunk first is pulled by the ceramic that shrunk and stress that tends to shrink further acts. For this reason, there is a problem that the surface electrode rises from the surface of the ceramic multilayer substrate toward the outside, and the coplanarity deteriorates. Further, there is a problem that the coplanarity deteriorates depending on the thickness of the surface electrode itself.
本発明は上述した問題点を鑑みてなされたものであり、表面電極が形成された積層体主面のコプラナリティを改善したセラミック多層基板を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a ceramic multilayer substrate in which the coplanarity of the laminate main surface on which the surface electrode is formed is improved.
上記問題点を解決するために、本発明のセラミック多層基板は、複数のセラミック層が積層されてなる積層体と、この積層体の積層方向の両主面のうち少なくとも一方の主面に形成された表面電極を備えたセラミック多層基板であって、前記表面電極に対して、前記積層体の積層方向から見て重なるように前記積層体内部に拘束層が形成されており、前記拘束層の主面の面積は、前記表面電極の主面の面積の２倍以下であり、前記積層体内部に内部電極をさらに備え、前記拘束層は、前記表面電極と前記内部電極との間に形成されている。 In order to solve the above problems, the ceramic multilayer substrate of the present invention is formed on at least one main surface of a laminate formed by laminating a plurality of ceramic layers and both main surfaces in the stacking direction of the laminate. A multilayer ceramic substrate provided with a surface electrode, wherein a constraining layer is formed inside the multilayer body so as to overlap the surface electrode when viewed from the stacking direction of the multilayer body. area of the surface is, are two-fold der following area of the main surface of the surface electrode further comprises an internal electrode within said laminate, said constraining layer is formed between the surface electrode and the internal electrode ing.
このセラミック多層基板では、焼成時において、積層体主面と平行な方向へのセラミックの収縮が抑えられるため、表面電極がセラミックに引っ張られて表面から外側に向かって盛り上がることを抑えることができ、コプラナリティを改善できる。また拘束層近傍のセラミックの、積層方向への収縮が大きくなり、表面電極の厚みによるコプラナリティの悪化を改善でき、内部電極に影響されることなくコプラナリティを改善することができる。 In this ceramic multilayer substrate, since shrinkage of the ceramic in the direction parallel to the laminate main surface is suppressed during firing, it is possible to suppress the surface electrode from being pulled up by the ceramic and rising from the surface to the outside. Coplanarity can be improved. Further, the shrinkage of the ceramic near the constraining layer in the stacking direction is increased, so that the deterioration of coplanarity due to the thickness of the surface electrode can be improved, and the coplanarity can be improved without being affected by the internal electrodes.
また本発明では、前記表面電極に接するようにして、前記積層体内部に前記拘束層が形成されていることが好ましい。 In the present invention, it is preferable that the constraining layer is formed in the laminated body so as to be in contact with the surface electrode.
この場合には、表面電極の収縮をより抑えることができる。 In this case, shrinkage of the surface electrode can be further suppressed.
また本発明では、前記積層体の積層方向において、複数の前記拘束層が形成されていることが好ましい。 Moreover, in this invention, it is preferable that the said some constraining layer is formed in the lamination direction of the said laminated body.
この場合には、複数の拘束層によって、表面電極によるコプラナリティの悪化をより大きく改善することができる。 In this case, the deterioration of coplanarity caused by the surface electrode can be greatly improved by the plurality of constraining layers.
本発明によれば、表面電極および内部電極を備えたセラミック多層基板において、表面電極および内部電極によるコプラナリティの悪化を改善することができる。
According to the present invention, in the ceramic multilayer substrate having a surface electrode and the internal electrode, it is possible to improve the deterioration of the coplanarity due to the surface electrode and the internal electrode.
以下、本発明の実施形態に係るセラミック多層基板を、図面を参照して説明する。
（実施形態）
図１は本発明の実施形態であるセラミック多層基板の断面図である。図１に示すように、直方体の積層体３３は、積層体３３の下面に形成された矩形状の表面電極６ａ〜６ｄと、積層体３３の上面に形成された矩形状の表面電極３０ａ〜３０ｄと、を備えている。
Hereinafter, a ceramic multilayer substrate according to an embodiment of the present invention will be described with reference to the drawings.
(Embodiment)
FIG. 1 is a sectional view of a ceramic multilayer substrate according to an embodiment of the present invention. As illustrated in FIG. 1, the rectangular parallelepiped stacked body 33 includes rectangular surface electrodes 6 a to 6 d formed on the lower surface of the stacked body 33 and rectangular surface electrodes 30 a to 30 d formed on the upper surface of the stacked body 33. And.
積層体３３は、複数のセラミックグリーンシートを積層し、焼成することで構成されている。積層体３３は、ビアホール２〜５、矩形状の内部電極８ａ〜８ｄ、ビアホール１０、コイル３２、ビアホール１７、矩形状の内部電極１９ａ〜１９ｄ、ビアホール２１〜２４を備えている。 The laminate 33 is configured by laminating and firing a plurality of ceramic green sheets. The stacked body 33 includes via holes 2 to 5, rectangular internal electrodes 8 a to 8 d, via holes 10, coils 32, via holes 17, rectangular internal electrodes 19 a to 19 d, and via holes 21 to 24.
内部電極８ａ〜８ｄは、積層体３３の底面に近い側に配置されている。内部電極８ａ〜８ｄはそれぞれ、ビアホール２〜５によって、表面電極６ａ〜６ｄと電気的に接続されている。 The internal electrodes 8 a to 8 d are disposed on the side close to the bottom surface of the multilayer body 33. The internal electrodes 8a to 8d are electrically connected to the surface electrodes 6a to 6d through the via holes 2 to 5, respectively.
コイル３２は、例えばＵ字状のコイル導体１２、１４がビアホール１５によって接続されることで螺旋状に構成されている。コイル３２は、積層体３３の中央部分で内部電極８ａ〜８ｄと内部電極１９ａ〜１９ｄとの間に配置されている。コイル３２は、ビアホール１０によって、内部電極８ａと電気的に接続されている。 The coil 32 is formed in a spiral shape by connecting, for example, U-shaped coil conductors 12 and 14 by via holes 15. The coil 32 is disposed between the internal electrodes 8a to 8d and the internal electrodes 19a to 19d at the central portion of the multilayer body 33. The coil 32 is electrically connected to the internal electrode 8 a through the via hole 10.
内部電極１９ａ〜１９ｄは、前記コイル３２より積層体３３の上面に近い側に配置されている。内部電極１９ａは、ビアホール１７によって、前記コイル３２と電気的に接続されている。また、内部電極１９ａ〜１９ｄは、ビアホール２１〜２４によって、表面電極３０ａ〜３０ｄと電気的に接続されている。 The internal electrodes 19 a to 19 d are disposed on the side closer to the upper surface of the multilayer body 33 than the coil 32. The internal electrode 19 a is electrically connected to the coil 32 through the via hole 17. The internal electrodes 19a to 19d are electrically connected to the surface electrodes 30a to 30d through the via holes 21 to 24.
表面電極３０ａ〜３０ｄと内部電極１９ａ〜１９ｄとの間には、複数の拘束層２６が形成されている。複数の拘束層２６は、それぞれ表面電極１９ａ〜１９ｄよりも大きい。また複数の拘束層２６は、それぞれ表面電極１９ａ〜１９ｄに対して積層方向から見て重なるように形成されている。ビアホール２１〜２４は、複数の拘束層２６を貫通している。 A plurality of constraining layers 26 are formed between the surface electrodes 30a to 30d and the internal electrodes 19a to 19d. The plurality of constraining layers 26 are larger than the surface electrodes 19a to 19d, respectively. The plurality of constraining layers 26 are formed so as to overlap the surface electrodes 19a to 19d, respectively, when viewed from the stacking direction. The via holes 21 to 24 penetrate the plurality of constraining layers 26.
図２、図３は、本実施形態に係るセラミック多層基板の製造工程を示す断面図である。図２、図３を参照して、本セラミック多層基板の製造方法について詳細に説明する。まず、セラミック材料からなるセラミックグリーンシート１を用意する。ここでは、低温焼成セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）材料からなるセラミックグリーンシートを用いる。 2 and 3 are cross-sectional views showing a manufacturing process of the ceramic multilayer substrate according to the present embodiment. With reference to FIG. 2 and FIG. 3, the manufacturing method of this ceramic multilayer substrate is demonstrated in detail. First, a ceramic green sheet 1 made of a ceramic material is prepared. Here, a ceramic green sheet made of a low temperature co-fired ceramic (LTCC) material is used.
このセラミックグリーンシート１にビアホール用の穴を形成し、この穴に導電ペーストを充填して、ビアホール２ａ〜５ａを形成する。その後、セラミックグリーンシート１の上にスクリーン印刷で導電ペーストを印刷し、表面電極６ａ〜６ｄを形成する。表面電極６ａはビアホール２ａ、表面電極６ｂはビアホール３ａ、表面電極６ｃはビアホール４ａ、表面電極６ｄはビアホール５ａとそれぞれ接続するように形成する。なお、このセラミックグリーンシート１は、後の工程で形成される他のシートと積層する際、表面電極の形成された面を底面として積層する。もしくは、表面電極６ａ〜６ｄは転写で形成してもよい。 Via holes are formed in the ceramic green sheet 1 and filled with conductive paste to form via holes 2a to 5a. Thereafter, a conductive paste is printed on the ceramic green sheet 1 by screen printing to form the surface electrodes 6a to 6d. The surface electrode 6a is formed to be connected to the via hole 2a, the surface electrode 6b is connected to the via hole 3a, the surface electrode 6c is connected to the via hole 4a, and the surface electrode 6d is connected to the via hole 5a. In addition, when this ceramic green sheet 1 is laminated | stacked with the other sheet | seat formed at a next process, it laminates | stacks by making the surface in which the surface electrode was formed into a bottom face. Alternatively, the surface electrodes 6a to 6d may be formed by transfer.
次に、セラミックグリーンシート１と同様に形成されたセラミックグリーンシート７を用意する。このセラミックグリーンシート７は、上記と同様のビアホール２ｂ〜５ｂと所定のパターンで印刷された内部電極８ａ〜８ｄを備えている。また、同様のビアホール１０ａが形成されたセラミックグリーンシート９も用意する。（図２（ｃ））。 Next, a ceramic green sheet 7 formed in the same manner as the ceramic green sheet 1 is prepared. The ceramic green sheet 7 includes via holes 2b to 5b similar to the above and internal electrodes 8a to 8d printed in a predetermined pattern. Also prepared is a ceramic green sheet 9 in which similar via holes 10a are formed. (FIG. 2 (c)).
次にセラミックグリーンシート１１を用意し、同様のビアホール１０ｂを形成して、さらにスクリーン印刷で導電ペーストを印刷し、Ｕ字状のコイル導体１２を形成する。ビアホール１０ｂとビアホール１０ａは、後の工程で各シートを積層するときに接続される。次にセラミックグリーンシート１３を用意し、同様のビアホール１５とコイル導体１４を形成する。ビアホール１５は、後の積層によってコイル導体１２とコイル導体１４を接続する。 Next, a ceramic green sheet 11 is prepared, a similar via hole 10b is formed, and a conductive paste is printed by screen printing to form a U-shaped coil conductor 12. The via hole 10b and the via hole 10a are connected when the sheets are stacked in a later process. Next, a ceramic green sheet 13 is prepared, and the same via hole 15 and coil conductor 14 are formed. The via hole 15 connects the coil conductor 12 and the coil conductor 14 by later lamination.
さらにセラミックグリーンシート１６とセラミックグリーンシート１８を用意する。セラミックグリーンシート１６には同様のビアホール１７ａを形成する。セラミックグリーンシート１８には同様のビアホール１７ｂを形成して、さらに内部電極１９ａ〜１９ｄをスクリーン印刷で形成する。（図２（ｂ））。 Further, a ceramic green sheet 16 and a ceramic green sheet 18 are prepared. A similar via hole 17 a is formed in the ceramic green sheet 16. A similar via hole 17b is formed in the ceramic green sheet 18, and internal electrodes 19a to 19d are further formed by screen printing. (FIG. 2 (b)).
次にセラミックグリーンシート２０を用意する。このセラミックグリーンシート２０の上に、融点が１５００℃以上のアルミナを主成分とする材料からなる拘束層２６を印刷する。この拘束層２６は、後述する表面電極３０ａ〜３０ｄに対して積層方向から見て重なる位置に印刷する。ここではさらに広めに印刷するが、拘束層２６の面積が表面電極３０ａ〜３０ｄの面積の２倍以下となるように印刷する。 Next, a ceramic green sheet 20 is prepared. On the ceramic green sheet 20, a constraining layer 26 made of a material mainly composed of alumina having a melting point of 1500 ° C. or higher is printed. The constraining layer 26 is printed at a position overlapping the surface electrodes 30a to 30d described later when viewed from the stacking direction. Here, printing is performed wider, but printing is performed so that the area of the constraining layer 26 is not more than twice the area of the surface electrodes 30a to 30d.
ここで、アルミナを主成分とする材料からなる拘束層２６は、セラミックグリーンシートの材料である低温焼成セラミックよりも融点が高く、後の焼成工程においても実質的には焼結しないため、焼結による収縮もしない。そのためセラミックグリーンシートが焼結によって収縮しようとしても、このシート主面と平行な方向への収縮は、拘束層２６により抑制される。シート主面と平行な方向への収縮が抑制されることで、拘束層２６が形成された近傍のセラミックグリーンシートは、積層方向により大きく収縮する。つまり拘束層２６近傍のセラミックグリーンシートは、拘束層２６近傍ではないセラミックグリーンシートよりも積層方向により大きく収縮する。 Here, the constraining layer 26 made of a material mainly composed of alumina has a melting point higher than that of the low-temperature fired ceramic that is the material of the ceramic green sheet, and does not substantially sinter in the subsequent firing process. No contraction due to. Therefore, even if the ceramic green sheet is about to shrink due to sintering, shrinkage in a direction parallel to the main surface of the sheet is suppressed by the constraining layer 26. By suppressing the contraction in the direction parallel to the sheet main surface, the ceramic green sheet in the vicinity where the constraining layer 26 is formed contracts greatly in the stacking direction. That is, the ceramic green sheet in the vicinity of the constraining layer 26 contracts more greatly in the stacking direction than the ceramic green sheet that is not in the vicinity of the constraining layer 26.
次にこのセラミックグリーンシート２０および拘束層２６を貫通するビアホール２１ａ〜２４ａを形成する。ビアホール２１ａは内部電極１９ａと、ビアホール２２ａは内部電極１９ｂと、ビアホール２３ａは内部電極１９ｃと、ビアホール２４ａは内部電極１９ｄとそれぞれ接続するように形成する。 Next, via holes 21a to 24a penetrating the ceramic green sheet 20 and the constraining layer 26 are formed. The via hole 21a is formed so as to be connected to the internal electrode 19a, the via hole 22a is connected to the internal electrode 19b, the via hole 23a is connected to the internal electrode 19c, and the via hole 24a is connected to the internal electrode 19d.
次にセラミックグリーンシート２５、セラミックグリーンシート２７、セラミックグリーンシート２８を用意する。セラミックグリーンシート２５には上記と同様にして、拘束層２６を印刷し、ビアホール２１ｂ〜２４ｂを形成する。セラミックグリーンシート２７にも上記と同様にして、拘束層２６を印刷し、ビアホール２１ｃ〜２４ｃを形成する。さらにセラミックグリーンシート２８にも上記と同様にして、拘束層２６を印刷し、ビアホール２１ｄ〜２４ｄを形成する。 Next, a ceramic green sheet 25, a ceramic green sheet 27, and a ceramic green sheet 28 are prepared. In the same manner as described above, the constraining layer 26 is printed on the ceramic green sheet 25 to form the via holes 21b to 24b. In the same manner as described above, the constraining layer 26 is printed on the ceramic green sheet 27 to form the via holes 21c to 24c. Further, the constraining layer 26 is printed on the ceramic green sheet 28 in the same manner as described above to form the via holes 21d to 24d.
次にセラミックグリーンシート２９を用意する。このセラミックグリーンシート２９に上記と同様にして、拘束層２６を印刷し、ビアホール２１ｅ〜２４ｅを形成する。さらにセラミックグリーンシート２９の上に、スクリーン印刷で導電ペーストを印刷し表面電極３０ａ〜３０ｄを形成する。（図２（ａ））。 Next, a ceramic green sheet 29 is prepared. In the same manner as described above, the constraining layer 26 is printed on the ceramic green sheet 29 to form the via holes 21e to 24e. Further, a conductive paste is printed on the ceramic green sheet 29 by screen printing to form the surface electrodes 30a to 30d. (FIG. 2 (a)).
次に、セラミックグリーンシート１、７、９、セラミックグリーンシート１１、１３、１６、１８、セラミックグリーンシート２０、２５、２７、２８、２９を積層し圧着する。（図３）。その後、焼成し、表面電極６ａ〜６ｄ、３０ａ〜３０ｄを備えた積層体３３が形成される。 Next, ceramic green sheets 1, 7 and 9, ceramic green sheets 11, 13, 16 and 18, and ceramic green sheets 20, 25, 27, 28 and 29 are stacked and pressure-bonded. (Figure 3). Then, it bakes and the laminated body 33 provided with the surface electrodes 6a-6d and 30a-30d is formed.
図４は、図１のセラミック多層基板の表面電極３０ａ及びその近傍に形成された拘束層２６の拡大図である。表面電極３０ａと内部電極１９ａの間に５層の拘束層２６が形成されており、そのうちの１層は表面電極３０ａに接するようにして形成されている。 4 is an enlarged view of the surface electrode 30a of the ceramic multilayer substrate of FIG. 1 and the constraining layer 26 formed in the vicinity thereof. Five constraining layers 26 are formed between the surface electrode 30a and the internal electrode 19a, and one of them is formed so as to be in contact with the surface electrode 30a.
表面電極３０ａ〜３０ｄの近傍に拘束層２６が形成されていないとき、表面電極３０ａ〜３０ｄは、焼成時にシート主面と平行な方向へ収縮するセラミックに引っ張られて表面から外側に向かって盛り上がるため、積層体３３主面のコプラナリティを悪化させる。また表面電極３０ａ〜３０ｄ自体の厚みによっても、積層体３３主面のコプラナリティを悪化させる。主面のコプラナリティとは、主面全面の積層方向への変位を測定し、その最小変位と最大変位の差から求めたものである。 When the constraining layer 26 is not formed in the vicinity of the surface electrodes 30a to 30d, the surface electrodes 30a to 30d are pulled by the ceramic that shrinks in a direction parallel to the main surface of the sheet at the time of firing, and rise from the surface to the outside. The coplanarity of the main surface of the laminate 33 is deteriorated. Further, the coplanarity of the main surface of the laminate 33 is also deteriorated by the thickness of the surface electrodes 30a to 30d itself. The coplanarity of the main surface is obtained by measuring the displacement of the entire main surface in the stacking direction and calculating the difference between the minimum displacement and the maximum displacement.
本実施形態においては、表面電極３０ａ〜３０ｄに対して積層方向から見て重なるように拘束層２６が形成されており、前述のとおり、焼成時において拘束層２６近傍のセラミックグリーンシートは、シート主面と平行な方向への収縮が抑制される。そのため、表面電極３０ａ〜３０ｄがセラミックに引っ張られて外側に向かって盛り上がることを抑えることができる。また拘束層２６近傍のセラミックグリーンシートは、積層方向により大きく収縮する。そのため、表面電極３０ａ〜３０ｄ自体の厚みによるコプラナリティ悪化を改善することができる。 In the present embodiment, the constraining layer 26 is formed so as to overlap the surface electrodes 30a to 30d when viewed from the stacking direction. As described above, the ceramic green sheet in the vicinity of the constraining layer 26 at the time of firing is the sheet main body. Shrinkage in a direction parallel to the surface is suppressed. Therefore, it is possible to suppress the surface electrodes 30a to 30d from being pulled up by the ceramic and rising outward. Further, the ceramic green sheet in the vicinity of the constraining layer 26 contracts greatly in the stacking direction. Therefore, deterioration of coplanarity due to the thickness of the surface electrodes 30a to 30d itself can be improved.
焼成前の厚みが約３０μｍで焼成後の厚みが約２５μｍとなるセラミックグリーンシートに接するようにして、焼成前の厚みが約３μｍで焼成後の厚みが約２μｍの拘束層２６を形成して、セラミックグリーンシートを積層方向により大きく収縮させることで、焼成後のセラミックグリーンシートの厚みを約１８μｍとすることができる。この積層方向への収縮によって、表面電極３０ａ〜３０ｄ自体の厚みによるコプラナリティ悪化を改善することができる。 A constraining layer 26 having a thickness of about 3 μm before firing and a thickness of about 2 μm after firing is formed so as to be in contact with a ceramic green sheet having a thickness before firing of about 30 μm and a thickness after firing of about 25 μm, By greatly shrinking the ceramic green sheet in the laminating direction, the thickness of the fired ceramic green sheet can be about 18 μm. The shrinkage in the stacking direction can improve coplanarity deterioration due to the thickness of the surface electrodes 30a to 30d itself.
ここで表面電極３０ａ〜３０ｄに対して、それぞれ２倍以下の面積の拘束層２６を形成することで、積層体３３主面において、積層方向へ収縮する範囲が大きくなりすぎることがない。２倍を超えると、積層体３３主面における表面電極３０ａ〜３０ｄの周囲には、積層方向への収縮による凹みができるため、コプラナリティが悪化する。 Here, by forming the constraining layer 26 having an area of 2 times or less of each of the surface electrodes 30a to 30d, the range of contraction in the stacking direction on the main surface of the stacked body 33 does not become too large. If it exceeds twice, the depressions due to contraction in the stacking direction can be formed around the surface electrodes 30a to 30d on the main surface of the stacked body 33, so that coplanarity is deteriorated.
図４に示すように、積層方向から見て、表面電極３０ａ全体と重なるように拘束層２６が形成されると、表面電極３０ａ全体のコプラナリティを改善することができるため効果は大きい。なお全体ではなく、少なくとも表面電極３０ａの一部と重なるように拘束層２６が形成されていれば、コプラナリティを改善することができる。 As shown in FIG. 4, when the constraining layer 26 is formed so as to overlap the entire surface electrode 30a when viewed from the stacking direction, the coplanarity of the entire surface electrode 30a can be improved, and thus the effect is great. Note that the coplanarity can be improved if the constraining layer 26 is formed so as to overlap at least a part of the surface electrode 30a, not the whole.
本発明の実施形態の変形例を図５、図６、図７、図８を参照して説明する。これらの変形例において、表面電極３０ａが形成されたセラミックグリーンシートの層を１層目、それ以降のセラミックグリーンシートの層を２層目、３層目、・・・とする。 The modification of embodiment of this invention is demonstrated with reference to FIG.5, FIG.6, FIG.7 and FIG. In these modified examples, the ceramic green sheet layer on which the surface electrode 30a is formed is the first layer, the subsequent ceramic green sheet layers are the second layer, the third layer, and so on.
図５では、拘束層２６は１層目には形成されず、２〜５層目に形成されている。 In FIG. 5, the constraining layer 26 is not formed in the first layer, but is formed in the second to fifth layers.
図６では、拘束層２６は１層目と２層目には形成されず、３〜５層目に形成されている。 In FIG. 6, the constraining layer 26 is not formed in the first and second layers, but is formed in the third to fifth layers.
図７では、６層目に内部電極１９ａが形成されており、拘束層２６は９〜１３層目に形成されている。そのため実施形態とは、ビアホール１７を有していない点も異なっている。 In FIG. 7, the internal electrode 19a is formed in the sixth layer, and the constraining layer 26 is formed in the ninth to thirteenth layers. Therefore, it is different from the embodiment in that the via hole 17 is not provided.
図８では、拘束層２６は１層目のみに形成されており、表面電極３０ａ上に形成されている。 In FIG. 8, the constraining layer 26 is formed only on the first layer, and is formed on the surface electrode 30a.
図４〜図８の実施形態に対応するように、セラミック多層基板の試料を作製し、実験を行った。ここではセラミックグリーンシートを２０層にわたって積層し、表面電極と拘束層のみを図４〜図８の実施形態と同様の位置に、積層方向から見て重なるように形成して、表面電極が形成されている積層体主面のコプラナリティを測定した。低温焼成セラミック（ＬＴＣＣ）材料としては、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系を用いた。表面電極は導電ペーストで形成し、拘束層はアルミナを主成分とする材料で形成した。セラミックグリーンシートの焼成前の厚みは約３０μｍとし、焼成後は約２５μｍとなった。拘束層が接するように形成された部分のセラミックグリーンシートは、焼成後は約１８μｍとなった。拘束層の焼成前の厚みは約３μｍとし、焼成後は約２μｍとなった。表面電極と拘束層は４ｍｍ2で印刷した。セラミックグリーンシートの焼成前の主面寸法は縦６ｍｍ×横６ｍｍとし、焼成後は約縦５ｍｍ×横５ｍｍとなった。また焼成後のセラミック多層基板の試料の厚みは約０．５ｍｍとなった。 A sample of a ceramic multilayer substrate was prepared and experimented so as to correspond to the embodiment of FIGS. Here, 20 layers of ceramic green sheets are laminated, and only the surface electrode and the constraining layer are formed at the same positions as in the embodiment of FIGS. The coplanarity of the main surface of the laminate was measured. As a low-temperature fired ceramic (LTCC) material, a BaO—Al 2 O 3 —SiO 2 system was used. The surface electrode was formed of a conductive paste, and the constraining layer was formed of a material mainly composed of alumina. The thickness of the ceramic green sheet before firing was about 30 μm and after firing was about 25 μm. The portion of the ceramic green sheet formed so that the constraining layer was in contact with each other was about 18 μm after firing. The thickness of the constraining layer before firing was about 3 μm and after firing was about 2 μm. The surface electrode and the constraining layer were printed at 4 mm 2 . The main surface dimensions of the ceramic green sheet before firing were 6 mm long × 6 mm wide, and after firing, the dimensions were about 5 mm long × 5 mm wide. Further, the thickness of the fired ceramic multilayer substrate sample was about 0.5 mm.
試料１は、拘束層の位置を図４の実施形態に対応させており、１〜５層目に形成している。試料２は、拘束層の位置を図５の実施形態に対応させており、２〜５層目に形成している。試料３は、拘束層の位置を図６の実施形態に対応させており、３〜５層目に形成している。試料４は、拘束層の位置を図７の実施形態に対応させており、９〜１３層目に形成している。試料５は、拘束層の位置を図８の実施形態に対応させており、１層目のみに形成している。比較例としては、拘束層を形成していない試料を作製した。これらの実験結果を、表１に示す。 In the sample 1, the position of the constraining layer corresponds to the embodiment of FIG. 4 and is formed in the first to fifth layers. In the sample 2, the position of the constraining layer corresponds to the embodiment of FIG. 5 and is formed in the second to fifth layers. In the sample 3, the position of the constraining layer corresponds to the embodiment of FIG. 6 and is formed in the third to fifth layers. In the sample 4, the position of the constraining layer corresponds to the embodiment of FIG. 7 and is formed in the ninth to thirteenth layers. In the sample 5, the position of the constraining layer is made to correspond to the embodiment of FIG. 8, and is formed only in the first layer. As a comparative example, a sample in which no constraining layer was formed was produced. Table 1 shows the results of these experiments.
コプラナリティは、前述のとおり、セラミック多層基板における表面電極が形成された主面を測定した値である。主面全面の積層方向への変位を、レーザー変位計にて測定し、その最小変位と最大変位からコプラナリティを測定している。 As described above, the coplanarity is a value obtained by measuring the main surface on which the surface electrode is formed in the ceramic multilayer substrate. The displacement of the entire main surface in the stacking direction is measured with a laser displacement meter, and the coplanarity is measured from the minimum and maximum displacements.
表１から明らかなように、実施例１〜５のいずれにおいても、拘束層を形成していない比較例よりもコプラナリティが改善されている。表面電極の近くに拘束層を形成すること、また、複数の拘束層を形成することが、コプラナリティの改善効果を大きくしている。 As is clear from Table 1, in any of Examples 1 to 5, the coplanarity is improved as compared with the comparative example in which no constraining layer is formed. Forming a constraining layer near the surface electrode and forming a plurality of constraining layers increase the coplanarity improvement effect.
１、７、９：セラミックグリーンシート
２、３、４、５：ビアホール
６ａ、６ｂ、６ｃ、６ｄ：表面電極
８ａ、８ｂ、８ｃ、８ｄ：内部電極
１０、１５、１７：ビアホール
１１、１３、１６、１８：セラミックグリーンシート
１２、１４：コイル導体
１９ａ、１９ｂ、１９ｃ、１９ｄ：内部電極
２０、２５、２７、２８、２９：セラミックグリーンシート
２１、２２、２３、２４：ビアホール
２６：拘束層
３０ａ、３０ｂ、３０ｃ、３０ｄ：表面電極
３２：コイル
３３：積層体
DESCRIPTION OF SYMBOLS 1, 7, 9: Ceramic green sheet 2, 3, 4, 5: Via hole 6a, 6b, 6c, 6d: Surface electrode 8a, 8b, 8c, 8d: Internal electrode 10, 15, 17: Via hole 11, 13, 16 , 18: Ceramic green sheet 12, 14: Coil conductors 19a, 19b, 19c, 19d: Internal electrodes 20, 25, 27, 28, 29: Ceramic green sheets 21, 22, 23, 24: Via holes 26: Restraint layer 30a, 30b, 30c, 30d: surface electrode 32: coil 33: laminate
Claims (3)
前記表面電極に対して、前記積層体の積層方向から見て重なるように前記積層体内部に拘束層が形成されており、
前記拘束層の主面の面積は、前記表面電極の主面の面積の２倍以下であり、
前記積層体内部に内部電極をさらに備え、
前記拘束層は、前記表面電極と前記内部電極との間に形成されている、セラミック多層基板。 A ceramic multilayer substrate comprising a laminate in which a plurality of ceramic layers are laminated, and a surface electrode formed on at least one principal surface of both principal surfaces in the lamination direction of the laminate,
A constraining layer is formed inside the stacked body so as to overlap the surface electrode as viewed from the stacking direction of the stacked body,
Area of the main surface of the constraining layer, are two-fold der following area of the main surface of the surface electrode,
Further comprising an internal electrode inside the laminate,
The constraining layer is a ceramic multilayer substrate formed between the surface electrode and the internal electrode .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010147791A JP5527048B2 (en) | 2010-06-29 | 2010-06-29 | Ceramic multilayer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010147791A JP5527048B2 (en) | 2010-06-29 | 2010-06-29 | Ceramic multilayer substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012015177A JP2012015177A (en) | 2012-01-19 |
| JP5527048B2 true JP5527048B2 (en) | 2014-06-18 |
Family
ID=45601299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010147791A Active JP5527048B2 (en) | 2010-06-29 | 2010-06-29 | Ceramic multilayer substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5527048B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854385B2 (en) | 2017-09-20 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Method for producing ceramic substrate, ceramic substrate, and module |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6032229B2 (en) * | 2014-03-04 | 2016-11-24 | 株式会社村田製作所 | Multilayer ceramic electronic components |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4332954B2 (en) * | 1999-10-21 | 2009-09-16 | 株式会社村田製作所 | Multilayer ceramic substrate and manufacturing method thereof |
| JP2001257473A (en) * | 2000-03-09 | 2001-09-21 | Murata Mfg Co Ltd | Multilayer ceramic board and manufacturing method thereof |
| JP3669255B2 (en) * | 2000-09-19 | 2005-07-06 | 株式会社村田製作所 | Method for producing ceramic multilayer substrate and green ceramic laminate |
| JP2005116938A (en) * | 2003-10-10 | 2005-04-28 | Ngk Spark Plug Co Ltd | Multilayer ceramic board having cavity and manufacturing method thereof |
-
2010
- 2010-06-29 JP JP2010147791A patent/JP5527048B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854385B2 (en) | 2017-09-20 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Method for producing ceramic substrate, ceramic substrate, and module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012015177A (en) | 2012-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109119241B (en) | Method for manufacturing laminated inductor and laminated inductor | |
| JP5477479B2 (en) | Multilayer ceramic electronic components | |
| US20050126682A1 (en) | Monolithic ceramic substrate and method for making the same | |
| JP6554833B2 (en) | Composite electronic components and resistive elements | |
| JP5012899B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP5621573B2 (en) | Coil built-in board | |
| WO2012086397A1 (en) | Laminated coil component | |
| JP2001196228A (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP5999063B2 (en) | Ceramic multilayer substrate | |
| KR20150014390A (en) | Laminated coil | |
| JP5682548B2 (en) | Multilayer inductor element and manufacturing method thereof | |
| KR102083781B1 (en) | Multilayer coil component | |
| JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP5251834B2 (en) | Multilayer capacitor | |
| JP5527048B2 (en) | Ceramic multilayer substrate | |
| JPWO2009139112A1 (en) | Multilayer ceramic electronic components | |
| JP2015015339A (en) | Manufacturing method of multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JP2013016688A (en) | Manufacturing method of laminate type inductor element | |
| JP5935506B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JP5382225B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| JP2002305123A (en) | Method of manufacturing monolithic ceramic electronic component, and method of manufacturing laminated inductor | |
| JP2012004422A (en) | Ceramic multilayer substrate | |
| WO2011135899A1 (en) | Coil device | |
| WO2014030471A1 (en) | Laminated substrate and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5527048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |