JP2012004422A - Ceramic multilayer substrate - Google Patents
Ceramic multilayer substrate Download PDFInfo
- Publication number
- JP2012004422A JP2012004422A JP2010139406A JP2010139406A JP2012004422A JP 2012004422 A JP2012004422 A JP 2012004422A JP 2010139406 A JP2010139406 A JP 2010139406A JP 2010139406 A JP2010139406 A JP 2010139406A JP 2012004422 A JP2012004422 A JP 2012004422A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- multilayer substrate
- surface electrode
- electrode
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、表面に電極が形成されたセラミック多層基板に関するものである。 The present invention relates to a ceramic multilayer substrate having an electrode formed on the surface thereof.
セラミック多層基板には、通常、表面に表面電極が形成されている。特許文献１に開示のセラミック多層基板は次のように構成されている。まずセラミック材料からなるセラミックシートを用意する。次に所定のセラミックシートにビアホールを形成し、導電ペーストを印刷によって塗布し、所定の内部配線または表面電極を形成する。導電ペーストはＡｇ、Ｃｕ等からなる金属粒子と樹脂等の有機物を混合したものである。内部配線または表面電極を有するセラミックシートと内部配線や表面電極を有さないセラミックシートを複数の層にわたって積み重ねて圧着し、焼成することで、表面に表面電極を有するセラミック多層基板が形成される。 A ceramic multilayer substrate usually has a surface electrode formed on the surface. The ceramic multilayer substrate disclosed in Patent Document 1 is configured as follows. First, a ceramic sheet made of a ceramic material is prepared. Next, a via hole is formed in a predetermined ceramic sheet, and a conductive paste is applied by printing to form a predetermined internal wiring or surface electrode. The conductive paste is a mixture of metal particles made of Ag, Cu or the like and an organic substance such as a resin. A ceramic sheet having an internal wiring or a surface electrode and a ceramic sheet having no internal wiring or a surface electrode are stacked over a plurality of layers, pressed, and fired to form a ceramic multilayer substrate having a surface electrode on the surface.
しかし導電ペーストとセラミックを同時焼成する場合、両者の収縮の挙動が異なる。導電ペーストは焼成開始後３００〜４００℃で樹脂等の有機物が熱分解しＡｇ、Ｃｕ等が焼結して収縮を始め７００℃〜８００℃で焼結収縮が終了するのが一般的である。一方、セラミックシートはガラスやセラミックを主成分とするため、それよりも１００℃以上高温の５００℃以上で焼結収縮を開始し９００〜１１００℃で焼結収縮が終了するのが一般的である。 However, when the conductive paste and the ceramic are fired at the same time, the shrinkage behavior of the two is different. In general, the conductive paste is thermally decomposed at 300 to 400 ° C. after the start of firing, Ag, Cu and the like are sintered, starts shrinking, and the sintering shrinkage is finished at 700 ° C. to 800 ° C. On the other hand, since the ceramic sheet is mainly composed of glass or ceramic, it is general that the sintering shrinkage starts at 500 ° C. or higher, which is 100 ° C. or higher, and ends at 900 to 1100 ° C. .
そのため焼成工程において、先に焼結収縮した表面電極はその後も収縮するセラミックに引っ張られる。このためセラミック多層基板の表面電極には、表面電極／セラミック間の収縮挙動差による応力が働き、表面電極とセラミックの間に微小はがれやマイクロクラックが発生し、表面電極とセラミックの間の密着強度が低下するという問題があった。 Therefore, in the firing step, the surface electrode that has been sintered and contracted first is pulled by the ceramic that contracts after that. For this reason, the surface electrode of the ceramic multilayer substrate is subjected to stress due to the difference in shrinkage behavior between the surface electrode and the ceramic, causing micro-peeling and microcracks between the surface electrode and the ceramic, and the adhesion strength between the surface electrode and the ceramic. There was a problem that decreased.
本発明は上述した問題点を鑑みてなされたものであり、表面電極とセラミックとの間の密着強度の低下を改善したセラミック多層基板を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object thereof is to provide a ceramic multilayer substrate in which a decrease in adhesion strength between a surface electrode and a ceramic is improved.
上記問題点を解決するために、本発明のセラミック多層基板は、複数のセラミック層が積層されてなる積層体と、この積層体の積層方向の両主面のうち少なくとも一方の主面に形成された表面電極を備えたセラミック多層基板であって、前記積層体の積層方向において、前記表面電極に対して少なくとも前記セラミック層を介して対向するように空隙が形成されており、前記空隙が形成された領域における、前記積層体の主面に平行な断面の空隙率が３０％以上７０％以下である。 In order to solve the above problems, the ceramic multilayer substrate of the present invention is formed on at least one main surface of a laminate formed by laminating a plurality of ceramic layers and both main surfaces in the stacking direction of the laminate. A ceramic multilayer substrate provided with a surface electrode, wherein a gap is formed in the stacking direction of the laminate so as to face the surface electrode through at least the ceramic layer, and the gap is formed. In the region, the porosity of the cross section parallel to the main surface of the laminate is 30% or more and 70% or less.
このセラミック多層基板では、表面電極の積層方向に対向するように空隙が形成されることで、焼成において表面電極がセラミックに引っ張られることを抑えることができ、表面電極とセラミックとの間の密着強度の低下を抑えることができる。 In this ceramic multilayer substrate, the gap is formed so as to face the stacking direction of the surface electrode, so that the surface electrode can be prevented from being pulled by the ceramic during firing, and the adhesion strength between the surface electrode and the ceramic Can be suppressed.
また本発明では、前記空隙が形成されていない領域における空隙率が０〜２５％である。 Moreover, in this invention, the porosity in the area | region in which the said space | gap is not formed is 0-25%.
また本発明では、前記表面電極に対して前記セラミック層を介して対向するようにダミー電極が形成され、前記空隙は、前記ダミー電極の周囲に形成されている。 In the present invention, a dummy electrode is formed so as to face the surface electrode through the ceramic layer, and the gap is formed around the dummy electrode.
また本発明では、前記表面電極に対して前記セラミック層を介して対向するようにダミービアホールが形成され、前記空隙は、前記ダミービアホールの周囲に形成されている。 In the present invention, a dummy via hole is formed so as to face the surface electrode through the ceramic layer, and the gap is formed around the dummy via hole.
本発明によれば、表面電極を備えたセラミック多層基板において、表面電極とセラミックとの間の密着強度の低下を抑えることができる。 ADVANTAGE OF THE INVENTION According to this invention, in the ceramic multilayer substrate provided with the surface electrode, the fall of the adhesive strength between a surface electrode and a ceramic can be suppressed.
以下、本発明に係るセラミック多層基板の実施形態を、図面を参照して説明する。
（実施形態）
図１は本発明の実施形態であるセラミック多層基板の断面図である。図１に示すように、直方体の積層体３３と、積層体３３の底面に形成された表面電極６ａ〜６ｄと、積層体３３の上面に形成された矩形状の表面電極３０ａ〜３０ｄと、を備えている。
Hereinafter, embodiments of a ceramic multilayer substrate according to the present invention will be described with reference to the drawings.
(Embodiment)
FIG. 1 is a sectional view of a ceramic multilayer substrate according to an embodiment of the present invention. As shown in FIG. 1, a rectangular parallelepiped laminated body 33, surface electrodes 6 a to 6 d formed on the bottom surface of the laminated body 33, and rectangular surface electrodes 30 a to 30 d formed on the upper surface of the laminated body 33, I have.
積層体３３は、複数のセラミックシートが積層され構成されている。積層体３３は、ビアホール２〜５、内部電極８ａ〜８ｄ、ビアホール１０、コイル３２、ビアホール１７、内部電極１９ａ〜１９ｄ、ビアホール２１〜２４を備えている。 The laminate 33 is configured by laminating a plurality of ceramic sheets. The stacked body 33 includes via holes 2 to 5, internal electrodes 8 a to 8 d, a via hole 10, a coil 32, a via hole 17, internal electrodes 19 a to 19 d, and via holes 21 to 24.
内部電極８ａ〜８ｄは、積層体３３の底面に近い側に配置されている。内部電極８ａ〜８ｄは、ビアホール２〜５によって、表面電極６ａ〜６ｄと電気的に接続されている。 The internal electrodes 8 a to 8 d are disposed on the side close to the bottom surface of the multilayer body 33. Internal electrodes 8a-8d are electrically connected to surface electrodes 6a-6d by via holes 2-5.
コイル３２は、例えばＵ字状のコイル導体１２、１４がビアホール１５によって接続されることで螺旋状に構成されている。コイル３２は、積層体３３の中央部分で内部電極８ａ〜８ｄと内部電極１９ａ〜１９ｄとの間に配置されている。コイル３２は、ビアホール１０によって、内部電極８ａと電気的に接続されている。 The coil 32 is formed in a spiral shape by connecting, for example, U-shaped coil conductors 12 and 14 by via holes 15. The coil 32 is disposed between the internal electrodes 8a to 8d and the internal electrodes 19a to 19d at the central portion of the multilayer body 33. The coil 32 is electrically connected to the internal electrode 8 a through the via hole 10.
内部電極１９ａ〜１９ｄは、前記コイル３２より積層体３３の上面に近い側に配置されている。内部電極１９ａは、ビアホール１７によって、前記コイル３２と電気的に接続されている。また、内部電極１９ａ〜１９ｄは、ビアホール２１〜２４によって、表面電極３０ａ〜３０ｄと電気的に接続されている。 The internal electrodes 19 a to 19 d are disposed on the side closer to the upper surface of the multilayer body 33 than the coil 32. The internal electrode 19 a is electrically connected to the coil 32 through the via hole 17. The internal electrodes 19a to 19d are electrically connected to the surface electrodes 30a to 30d through the via holes 21 to 24.
表面電極３０ａ〜３０ｄと内部電極１９ａ〜１９ｄとの間であって、表面電極３０ａ〜３０ｄに近い側には、複数の空隙３１が形成されている。複数の空隙３１は、表面電極３０ａ〜３０ｄに対して積層方向から見て重なるように、つまり積層方向において表面電極３０ａ〜３０ｄに対して対向するように形成されている。また複数の空隙３１のうち一部は、表面電極３０ａ〜３０ｄに対して積層方向から見て重なる部分の周囲にも形成されている。 A plurality of gaps 31 are formed between the surface electrodes 30a to 30d and the internal electrodes 19a to 19d and closer to the surface electrodes 30a to 30d. The plurality of gaps 31 are formed so as to overlap the surface electrodes 30a to 30d when viewed from the stacking direction, that is, to face the surface electrodes 30a to 30d in the stacking direction. A part of the plurality of gaps 31 is also formed around a portion overlapping the surface electrodes 30a to 30d when viewed from the stacking direction.
図２、図３は、本実施形態に係るセラミック多層基板の製造工程を示す断面図である。図２、図３を参照して、本セラミック多層基板の製造方法について詳細に説明する。まず、セラミック材料からなるセラミックシート１を用意する。セラミックシートとしては、低温焼成セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）材料からなるセラミックシートを用いる。 2 and 3 are cross-sectional views showing a manufacturing process of the ceramic multilayer substrate according to the present embodiment. With reference to FIG. 2 and FIG. 3, the manufacturing method of this ceramic multilayer substrate is demonstrated in detail. First, a ceramic sheet 1 made of a ceramic material is prepared. As the ceramic sheet, a ceramic sheet made of a low temperature co-fired ceramic (LTCC) material is used.
このセラミックシート１にビアホール用の穴を形成し、この穴に導電ペーストを充填して、ビアホール２ａ〜５ａを形成する。その後、セラミックシート１及びビアホール２ａ〜５ａの上に、スクリーン印刷で導電ペーストを印刷し表面電極６ａ〜６ｄを形成する。表面電極６ａはビアホール２ａ、表面電極６ｂはビアホール３ａ、表面電極６ｃはビアホール４ａ、表面電極６ｄはビアホール５ａとそれぞれ接続するように形成する。なお、このセラミックシート１は、後の工程で形成される他のシートと積層する際、表面電極の形成された面を底面として積層する。もしくは、表面電極６ａ〜６ｄは転写で形成してもよい。 Via holes are formed in the ceramic sheet 1, and the holes are filled with a conductive paste to form via holes 2a to 5a. Then, the conductive paste is printed on the ceramic sheet 1 and the via holes 2a to 5a by screen printing to form the surface electrodes 6a to 6d. The surface electrode 6a is formed to be connected to the via hole 2a, the surface electrode 6b is connected to the via hole 3a, the surface electrode 6c is connected to the via hole 4a, and the surface electrode 6d is connected to the via hole 5a. In addition, when this ceramic sheet | seat 1 is laminated | stacked with the other sheet | seat formed at a next process, it laminates | stacks by making the surface in which the surface electrode was formed into a bottom face. Alternatively, the surface electrodes 6a to 6d may be formed by transfer.
次に、セラミックシート１と同様に形成されたセラミックシート７を用意する。このセラミックシート７は、ビアホール２ｂ、３ｂ、４ｂ、５ｂと所定のパターンで印刷された内部電極８ａ〜８ｄを備えている。また、所定のビアホール１０ａが形成されたセラミックシート９も用意する。（図２（ｃ））。 Next, a ceramic sheet 7 formed in the same manner as the ceramic sheet 1 is prepared. The ceramic sheet 7 includes via holes 2b, 3b, 4b, and 5b and internal electrodes 8a to 8d printed in a predetermined pattern. In addition, a ceramic sheet 9 on which a predetermined via hole 10a is formed is also prepared. (FIG. 2 (c)).
次にセラミックシート１１を用意し、所定のビアホール１０ｂを形成して、さらにスクリーン印刷で導電ペーストを印刷し、Ｕ字状のコイル導体１２を形成する。ビアホール１０ｂはビアホール１０ａと接続するように形成する。同様にして、所定のビアホール１５とコイル導体１４が形成されたセラミックシート１３を用意する。ビアホール１５はコイル導体１２とコイル導体１４を接続するように形成する。 Next, a ceramic sheet 11 is prepared, a predetermined via hole 10b is formed, a conductive paste is further printed by screen printing, and a U-shaped coil conductor 12 is formed. The via hole 10b is formed so as to be connected to the via hole 10a. Similarly, a ceramic sheet 13 on which predetermined via holes 15 and coil conductors 14 are formed is prepared. The via hole 15 is formed so as to connect the coil conductor 12 and the coil conductor 14.
さらにセラミックシート１６とセラミックシート１８を用意する。セラミックシート１６には所定のビアホール１７ａを形成する。セラミックシート１８には所定のビアホール１７ｂを形成して、さらに内部電極１９ａ〜１９ｄをスクリーン印刷で形成する。（図２（ｂ））。 Further, a ceramic sheet 16 and a ceramic sheet 18 are prepared. A predetermined via hole 17 a is formed in the ceramic sheet 16. A predetermined via hole 17b is formed in the ceramic sheet 18, and internal electrodes 19a to 19d are formed by screen printing. (FIG. 2 (b)).
次にセラミックシート２０を用意する。このセラミックシート２０に所定のビアホール２１ａ〜２４ａを形成する。 Next, the ceramic sheet 20 is prepared. Predetermined via holes 21 a to 24 a are formed in the ceramic sheet 20.
次にセラミックシート２５を用意する。このセラミックシート２５に所定のビアホール２１ｂ〜２４ｂを形成し、また、ビアホール周囲の所定位置に主成分が球形上の樹脂ビーズである樹脂ビーズペースト２６を印刷する。樹脂ビーズペースト２６は、後述する表面電極３０ａ〜３０ｄに対して積層方向から見て重なる位置、つまり積層方向において表面電極３０ａ〜３０ｄに対して対向する位置に印刷する。ここではさらに広めに印刷し、表面電極３０ａ〜３０ｄに対して積層方向から見て重なる位置の周囲にも印刷する。 Next, a ceramic sheet 25 is prepared. Predetermined via holes 21b to 24b are formed in the ceramic sheet 25, and a resin bead paste 26 whose main component is a spherical resin bead is printed at a predetermined position around the via hole. The resin bead paste 26 is printed at a position overlapping the surface electrodes 30a to 30d described later when viewed from the stacking direction, that is, a position facing the surface electrodes 30a to 30d in the stacking direction. Here, printing is performed wider, and printing is also performed around a position overlapping the surface electrodes 30a to 30d when viewed from the stacking direction.
さらにセラミックシート２７とセラミックシート２８を用意する。セラミックシート２７には所定のビアホール２１ｃ〜２４ｃを形成する。また、ビアホール周囲の所定位置に樹脂ビーズペースト２６を印刷する。セラミックシート２８には所定のビアホール２１ｄ〜２４ｄを形成する。また、ビアホール周囲の所定位置に樹脂ビーズペースト２６を印刷する。 Further, a ceramic sheet 27 and a ceramic sheet 28 are prepared. Predetermined via holes 21c to 24c are formed in the ceramic sheet 27. Further, the resin bead paste 26 is printed at a predetermined position around the via hole. Predetermined via holes 21d to 24d are formed in the ceramic sheet 28. Further, the resin bead paste 26 is printed at a predetermined position around the via hole.
次にセラミックシート２９を用意する。このセラミックシート２９に所定のビアホール２１ｅ〜２４ｅを形成し、その後、セラミックシート２９の上に、スクリーン印刷で導電ペーストを印刷し表面電極３０ａ〜３０ｄを形成する。（図２（ａ））。 Next, a ceramic sheet 29 is prepared. Predetermined via holes 21e to 24e are formed in the ceramic sheet 29, and then a conductive paste is printed on the ceramic sheet 29 by screen printing to form surface electrodes 30a to 30d. (FIG. 2 (a)).
次に、セラミックシート１、７、９、セラミックシート１１、１３、１６、１８、セラミックシート２０、２５、２７、２８、２９を積層し圧着する。（図３）。その後、焼成し、表面電極６ａ〜６ｄ、３０ａ〜３０ｄを備えた積層体３３が形成される。焼成によって印刷された樹脂ビーズは焼失し、この部分には空隙３１が形成される。 Next, ceramic sheets 1, 7, 9, ceramic sheets 11, 13, 16, 18, and ceramic sheets 20, 25, 27, 28, 29 are laminated and pressure-bonded. (Figure 3). Then, it bakes and the laminated body 33 provided with the surface electrodes 6a-6d and 30a-30d is formed. The resin beads printed by firing are burned out, and voids 31 are formed in this portion.
図４は表面電極３０ａを積層方向から見た概略図であり、複数の空隙３１は、表面電極３０ａに対して積層方向から見て重なる位置に形成されている。また前述のとおり、樹脂ビーズペースト２６は表面電極３０ａよりも広めに印刷されている。そのため表面電極３０ａに対して積層方向から見て重なる位置の周囲にも空隙３１は形成されている。 FIG. 4 is a schematic view of the surface electrode 30a viewed from the stacking direction, and the plurality of gaps 31 are formed at positions overlapping the surface electrode 30a when viewed from the stacking direction. As described above, the resin bead paste 26 is printed wider than the surface electrode 30a. Therefore, the air gap 31 is also formed around the position overlapping the surface electrode 30a when viewed from the stacking direction.
ここで、表面電極３０ａに対して積層方向から見て重なる部分およびその周囲における、空隙３１が形成されている領域の空隙率は３０％以上７０％以下となっている。また空隙３１が形成されていない領域の空隙率は２５％以下となっている。空隙率とは、ポア面積率で定義されている。ポア面積率とは、積層体３３を主面と平行に鏡面研磨し、空隙３１が形成された領域まで研磨して、研磨断面を走査顕微鏡（ＳＥＭ）により観察し、焼結後のセラミック中の単位面積あたりのポア面積率を測定したものである。 Here, the void ratio of the region where the void 31 is formed in the portion overlapping with the surface electrode 30a when viewed from the stacking direction and in the periphery thereof is 30% or more and 70% or less. Moreover, the porosity of the area | region where the space | gap 31 is not formed is 25% or less. The porosity is defined by the pore area ratio. The pore area ratio means that the laminate 33 is mirror-polished parallel to the main surface, polished to the region where the voids 31 are formed, the polished cross section is observed with a scanning microscope (SEM), and the sintered ceramic is The pore area ratio per unit area is measured.
本実施形態では、表面電極３０ａ〜３０ｄの積層方向に対向するように空隙３１が形成されることで、焼成工程において先に焼結した表面電極３０ａ〜３０ｄが、その後も焼結収縮するセラミックに引っ張られることを抑えることができる。さらに、空隙３１によってセラミックの焼結収縮による収縮応力が緩和され、このために、表面電極３０ａ〜３０ｄとセラミックの間に微小はがれやマイクロクラックが発生することが抑制され、表面電極３０ａ〜３０ｄとセラミックの間の密着強度の低下が抑制される。 In the present embodiment, the voids 31 are formed so as to face the stacking direction of the surface electrodes 30a to 30d, so that the surface electrodes 30a to 30d previously sintered in the firing process become ceramics that are sintered and contracted thereafter. Pulling can be suppressed. Furthermore, the shrinkage stress due to the ceramic shrinkage is relieved by the voids 31, and for this reason, the occurrence of minute peeling and microcracks between the surface electrodes 30 a to 30 d and the ceramic is suppressed, and the surface electrodes 30 a to 30 d A decrease in adhesion strength between ceramics is suppressed.
空隙３１が形成された領域の空隙率は、３０％以上７０％以下となっている。この空隙率は、樹脂ビーズペーストの材料や樹脂ビーズの量を変えることで適宜設定できる。空隙率が３０％未満では表面電極３０の密着強度低下に対する効果が小さくなり、空隙率が７０％を超えるとセラミックがもろくなりセラミック多層基板の抗折強度が低下する。空隙３１が形成されていない領域の空隙率は、セラミック多層基板の要求特性に応じて適宜設定されるものである。特に、本実施形態のように、空隙３１が形成されていない領域の空隙率を２５％以下にした場合、セラミックの焼結収縮はより大きい状態である。このときに表面電極３０ａ〜３０ｄの積層方向に対向するように空隙３１を形成して、この領域の空隙率を３０％以上７０％以下とすることで、表面電極３０ａ〜３０ｄとセラミックの間の密着強度改善の効果を、より大きくすることができる。 The porosity of the region where the air gap 31 is formed is 30% or more and 70% or less. This porosity can be appropriately set by changing the material of the resin bead paste and the amount of the resin beads. If the porosity is less than 30%, the effect of lowering the adhesion strength of the surface electrode 30 is reduced. If the porosity exceeds 70%, the ceramic becomes brittle and the bending strength of the ceramic multilayer substrate is reduced. The porosity of the region where the air gap 31 is not formed is appropriately set according to the required characteristics of the ceramic multilayer substrate. In particular, as in this embodiment, when the porosity of the region where the voids 31 are not formed is 25% or less, the ceramic shrinkage is larger. At this time, the air gap 31 is formed so as to face the stacking direction of the surface electrodes 30a to 30d, and the porosity of this region is set to 30% or more and 70% or less, so The effect of improving the adhesion strength can be further increased.
本発明の実施形態の変形例を図５、図６、図７を参照して説明する。ここで実施形態と対応する部分には同一の符号を付して重複説明を省略する。 The modification of embodiment of this invention is demonstrated with reference to FIG.5, FIG.6, FIG.7. Here, the same reference numerals are given to the portions corresponding to the embodiment, and the duplicated explanation is omitted.
図５の積層体３６では、表面電極３０ａ〜３０ｄの積層方向に対向するようにダミー電極３４が形成されており、ダミー電極３４上の全面にわたって空隙３５が形成されている。空隙３５を形成するために、ダミー電極３４は純金属ペーストの印刷によって形成されており、純金属ペーストとセラミックの焼成時の収縮差により、全体的に収縮した純金属ペーストの全面にわたって空隙３５が形成される。この空隙３５によって、セラミックの焼結収縮による収縮応力が緩和され、このために、表面電極３０ａ〜３０ｄとセラミックの間に微小はがれやマイクロクラックが発生することが抑制され、表面電極３０ａ〜３０ｄとセラミックの間の密着強度の低下が抑制される。つまり図１〜図４で説明した実施形態と同様の効果を得ることができる。 In the stacked body 36 of FIG. 5, the dummy electrode 34 is formed so as to face the stacking direction of the surface electrodes 30 a to 30 d, and the gap 35 is formed over the entire surface of the dummy electrode 34. In order to form the gap 35, the dummy electrode 34 is formed by printing a pure metal paste, and the gap 35 is formed over the entire surface of the pure metal paste that has shrunk as a whole due to a shrinkage difference during firing of the pure metal paste and the ceramic. It is formed. The voids 35 relieve shrinkage stress due to ceramic shrinkage. For this reason, generation of minute peeling or microcracks between the surface electrodes 30a to 30d and the ceramic is suppressed, and the surface electrodes 30a to 30d A decrease in adhesion strength between ceramics is suppressed. That is, the same effect as that of the embodiment described with reference to FIGS.
図６の積層体３８では、表面電極３０ａ〜３０ｄの積層方向に対向するように内部電極１９が形成されており、内部電極１９上の全面にわたって空隙３７が形成されている。内部電極１９を純金属ペーストで形成することで、空隙３７を形成している。この空隙３７によって、実施形態と同様の効果を得ることができる。 In the stacked body 38 of FIG. 6, the internal electrode 19 is formed so as to face the stacking direction of the surface electrodes 30 a to 30 d, and a gap 37 is formed over the entire surface of the internal electrode 19. By forming the internal electrode 19 with a pure metal paste, the gap 37 is formed. The gap 37 can provide the same effect as the embodiment.
図７の積層体４１では、表面電極３０ａ〜３０ｄの積層方向に対向するようにダミービアホール３９が形成されており、ダミービアホール３９とセラミックの間には、空隙４０が形成されている。ダミービアホール３９を純金属ペーストで形成することで、空隙４０を形成している。この空隙４０によって、実施形態と同様の効果を得ることができる。 In the stacked body 41 of FIG. 7, dummy via holes 39 are formed so as to face each other in the stacking direction of the surface electrodes 30 a to 30 d, and a gap 40 is formed between the dummy via hole 39 and the ceramic. The gap 40 is formed by forming the dummy via hole 39 with a pure metal paste. The void 40 can provide the same effect as that of the embodiment.
次に本発明の実施形態および変形例の実験結果を表１に示す。実施例１は樹脂ビーズで空隙を形成したもの、実施例２はダミー電極で空隙を形成したもの、実施例３は内部電極で空隙を形成したもの、実施例４はダミービアホールで空隙を形成したものであり、比較例はこれらによって空隙が形成されていないものである。 Next, Table 1 shows the experimental results of the embodiment and the modification of the present invention. Example 1 was a void formed with resin beads, Example 2 was a void formed with a dummy electrode, Example 3 was a void formed with an internal electrode, and Example 4 was a void formed with a dummy via hole. In the comparative example, no void is formed by these.
ここでピール強度は、表面電極に所定の銅線をはんだ付けし、銅線を表面電極に対して垂直方向に引っ張ったときの表面電極の剥離強度を測定したものである。この表１から明らかなように、実施例１〜４は比較例に対してピール強度が改善している。 Here, the peel strength is obtained by measuring the peel strength of the surface electrode when a predetermined copper wire is soldered to the surface electrode and the copper wire is pulled in a direction perpendicular to the surface electrode. As is apparent from Table 1, the peel strength of Examples 1 to 4 is improved with respect to the comparative example.
本発明の実施形態において、樹脂ビーズペーストを印刷して空隙を形成する方法を示したが、樹脂ビーズペーストに代えてカーボンペーストを印刷して空隙を形成してもよい。 In the embodiment of the present invention, the method of forming the voids by printing the resin bead paste has been described. However, the voids may be formed by printing the carbon paste instead of the resin bead paste.
１、７、９：セラミックシート
２、３、４、５：ビアホール
６ａ、６ｂ、６ｃ、６ｄ：表面電極
８ａ、８ｂ、８ｃ、８ｄ：内部電極
１０、１５、１７：ビアホール
１１、１３、１６、１８：セラミックシート
１２、１４：コイル導体
１９ａ、１９ｂ、１９ｃ、１９ｄ：内部電極
２０、２５、２７、２８、２９：セラミックシート
２１、２２、２３、２４：ビアホール
２６：樹脂ビーズペースト
３０ａ、３０ｂ、３０ｃ、３０ｄ：表面電極
３１、３５、３７、４０：空隙
３２：コイル
３３、３６、３８、４１：積層体
３４：ダミー電極
３９：ダミービアホール
1, 7, 9: Ceramic sheets 2, 3, 4, 5: Via holes 6a, 6b, 6c, 6d: Surface electrodes 8a, 8b, 8c, 8d: Internal electrodes 10, 15, 17: Via holes 11, 13, 16, 18: Ceramic sheet 12, 14: Coil conductor 19a, 19b, 19c, 19d: Internal electrode 20, 25, 27, 28, 29: Ceramic sheet 21, 22, 23, 24: Via hole 26: Resin bead paste 30a, 30b, 30c, 30d: Surface electrode 31, 35, 37, 40: Air gap 32: Coil 33, 36, 38, 41: Laminate 34: Dummy electrode 39: Dummy via hole
Claims (4)
前記積層体の積層方向において、前記表面電極に対して少なくとも前記セラミック層を介して対向するように空隙が形成されており、
前記空隙が形成された領域における、前記積層体の主面に平行な断面の空隙率が３０％以上７０％以下である、セラミック多層基板。 A ceramic multilayer substrate comprising a laminate in which a plurality of ceramic layers are laminated, and a surface electrode formed on at least one principal surface of both principal surfaces in the lamination direction of the laminate,
In the stacking direction of the stacked body, a gap is formed so as to face the surface electrode through at least the ceramic layer,
A ceramic multilayer substrate, wherein a porosity of a cross section parallel to a main surface of the laminate in a region where the void is formed is 30% or more and 70% or less.
前記空隙は、前記ダミー電極の周囲に形成されている、請求項１または請求項２に記載のセラミック多層基板。 A dummy electrode is formed to face the surface electrode through the ceramic layer,
The ceramic multilayer substrate according to claim 1, wherein the gap is formed around the dummy electrode.
前記空隙は、前記ダミービアホールの周囲に形成されている、請求項１乃至３の何れか１項に記載のセラミック多層基板。 A dummy via hole is formed so as to face the surface electrode through the ceramic layer,
4. The ceramic multilayer substrate according to claim 1, wherein the gap is formed around the dummy via hole. 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010139406A JP2012004422A (en) | 2010-06-18 | 2010-06-18 | Ceramic multilayer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010139406A JP2012004422A (en) | 2010-06-18 | 2010-06-18 | Ceramic multilayer substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012004422A true JP2012004422A (en) | 2012-01-05 |
Family
ID=45536051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010139406A Pending JP2012004422A (en) | 2010-06-18 | 2010-06-18 | Ceramic multilayer substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012004422A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014086452A (en) * | 2012-10-19 | 2014-05-12 | Murata Mfg Co Ltd | Laminated inductor |
| WO2018083830A1 (en) * | 2016-11-02 | 2018-05-11 | 株式会社村田製作所 | Ceramic electronic component and method for manufacturing ceramic electronic component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003128996A (en) * | 2001-10-25 | 2003-05-08 | Matsushita Electric Ind Co Ltd | Ceramic paint composition, method of preparing the same, paint mixer therefor, method of forming ceramic paint film and paint film former |
| JP2007173625A (en) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | Wiring board and method of manufacturing same |
| JP2009182285A (en) * | 2008-02-01 | 2009-08-13 | Kyocera Corp | Wiring board and method of manufacturing the same |
| JP2010010239A (en) * | 2008-06-25 | 2010-01-14 | Kyocera Corp | Wiring board and method of manufacturing the same |
-
2010
- 2010-06-18 JP JP2010139406A patent/JP2012004422A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003128996A (en) * | 2001-10-25 | 2003-05-08 | Matsushita Electric Ind Co Ltd | Ceramic paint composition, method of preparing the same, paint mixer therefor, method of forming ceramic paint film and paint film former |
| JP2007173625A (en) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | Wiring board and method of manufacturing same |
| JP2009182285A (en) * | 2008-02-01 | 2009-08-13 | Kyocera Corp | Wiring board and method of manufacturing the same |
| JP2010010239A (en) * | 2008-06-25 | 2010-01-14 | Kyocera Corp | Wiring board and method of manufacturing the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014086452A (en) * | 2012-10-19 | 2014-05-12 | Murata Mfg Co Ltd | Laminated inductor |
| WO2018083830A1 (en) * | 2016-11-02 | 2018-05-11 | 株式会社村田製作所 | Ceramic electronic component and method for manufacturing ceramic electronic component |
| CN109644556A (en) * | 2016-11-02 | 2019-04-16 | 株式会社村田制作所 | The manufacturing method of ceramic electronic components and ceramic electronic components |
| JPWO2018083830A1 (en) * | 2016-11-02 | 2019-06-24 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing ceramic electronic component |
| US11037729B2 (en) | 2016-11-02 | 2021-06-15 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and method for manufacturing ceramic electronic component |
| CN109644556B (en) * | 2016-11-02 | 2021-09-03 | 株式会社村田制作所 | Ceramic electronic component and method for manufacturing ceramic electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5196038B2 (en) | Coil built-in board | |
| JP5621573B2 (en) | Coil built-in board | |
| JP5012899B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP2012227260A (en) | Multilayer ceramic capacitor | |
| JPWO2006046554A1 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| JP2015026760A (en) | Multilayer coil | |
| JP6402829B2 (en) | Multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate | |
| JP2012195471A (en) | Method for producing multilayer substrate and multilayer substrate produced by the method | |
| JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP2002368422A (en) | Multilayer ceramic board and its manufacturing method | |
| JP2007123389A (en) | Laminated electronic component | |
| WO2011148678A1 (en) | Lc co-sintered substrate and method for producing same | |
| JP2012004422A (en) | Ceramic multilayer substrate | |
| JP4765330B2 (en) | MULTILAYER WIRING BOARD HAVING MULTILAYER ELECTRONIC COMPONENT AND METHOD FOR PRODUCING MULTILAYER WIRING BOARD | |
| JP4272183B2 (en) | Multilayer electronic components | |
| JPWO2012014692A1 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| JP5527048B2 (en) | Ceramic multilayer substrate | |
| JP2004179348A (en) | Method for manufacturing ceramic laminated body | |
| JP2008159725A (en) | Ceramic multi-layered substrate, and its manufacturing method | |
| WO2010007878A1 (en) | Multilayer ceramic substrate and method for manufacturing the same | |
| JPH10199746A (en) | Mutilayer ceramic electronic component and its manufacture | |
| JP2004259897A (en) | Layered ceramic capacitor and method of manufacturing the same | |
| WO2019130912A1 (en) | Ceramic layered body | |
| WO2012067253A1 (en) | Ceramic substrate and method for producing same | |
| JP2005101425A (en) | Laminated ceramic capacitor and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |