JPH10199746A - Mutilayer ceramic electronic component and its manufacture - Google Patents

Mutilayer ceramic electronic component and its manufacture

Info

Publication number
JPH10199746A
JPH10199746A JP1474097A JP1474097A JPH10199746A JP H10199746 A JPH10199746 A JP H10199746A JP 1474097 A JP1474097 A JP 1474097A JP 1474097 A JP1474097 A JP 1474097A JP H10199746 A JPH10199746 A JP H10199746A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
multilayer ceramic
internal electrodes
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1474097A
Other languages
Japanese (ja)
Inventor
Kinya Aoki
欣也 青木
Kunihiko Hamada
邦彦 浜田
Yasunobu Yoneda
康信 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1474097A priority Critical patent/JPH10199746A/en
Publication of JPH10199746A publication Critical patent/JPH10199746A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic electronic component of high reliability wherein, when the number of layers of internal electrodes is large and the intervals between the electrodes are small, separation and delimitation of the internal electrodes do not occur, and its manufacturing method. SOLUTION: The magnitudes of distortions on both sides of an element 3 which sides are rectangular to the leading-out direction of internal electrodes 2 are X1 and X2. The sum of X1 and X2 on both sides are made smaller than 5%. As a ceramic green sheet for an outer layer sheet, a ceramic green sheet wherein the loadings of binder are made 1.1-1.5 times that of a ceramic green sheet for an electrode sheet is used. The thickness of a conductor pattern for the internal electrode which is to be imparted to the electrode sheet is set in the range of 0.5-2.0μm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願発明はセラミック電子部
品に関し、詳しくは、セラミック層と内部電極層が交互
に積層され、各内部電極が1層ごとに互いに逆側に引き
出された構造を有する積層セラミック電子部品及びその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic electronic component, and more particularly, to a laminated ceramic having a structure in which ceramic layers and internal electrode layers are alternately laminated, and each internal electrode is drawn out to the opposite side for each layer. The present invention relates to an electronic component and a method for manufacturing the same.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】例え
ば、代表的な積層セラミック電子部品の一つである積層
セラミックコンデンサは、図2(a),(b)に示すよう
に、セラミック21中に複数の内部電極22が配設され
た素子(セラミック素子)23の両端側に、内部電極2
2と導通する外部電極24を配設することにより形成さ
れている。
2. Description of the Related Art For example, a multilayer ceramic capacitor, which is one of the typical multilayer ceramic electronic components, is formed in a ceramic 21 as shown in FIGS. 2 (a) and 2 (b). An internal electrode 2 is provided at both ends of an element (ceramic element) 23 on which a plurality of internal electrodes 22 are disposed.
It is formed by arranging an external electrode 24 that conducts with the second electrode 2.

【0003】ところで、上記のような構造を有する積層
セラミックコンデンサにおいては、近年、小型、大容量
への要求に応えるべく、内部電極22の積層数が多く、
しかも、セラミック層21aを介して隣接する各内部電
極22間の距離(電極間距離)の小さい積層セラミック
コンデンサが製造されるようになっている。
Incidentally, in the multilayer ceramic capacitor having the above-described structure, in recent years, in order to meet demands for small size and large capacity, the number of laminated internal electrodes 22 is large.
In addition, a multilayer ceramic capacitor having a small distance (inter-electrode distance) between adjacent internal electrodes 22 via the ceramic layer 21a is manufactured.

【0004】しかし、内部電極22の積層数が多くな
り、かつ、電極間距離が小さくなると、焼成時における
セラミックと内部電極の収縮率の差から、素子23に歪
みが生じ、内部電極22の剥がれやデラミネーションが
発生し、所望の特性を得ることができなくなるという問
題点がある。
However, when the number of stacked internal electrodes 22 is increased and the distance between the electrodes is reduced, the element 23 is distorted due to the difference in shrinkage between the ceramic and the internal electrodes during firing, and the internal electrodes 22 are peeled off. Or delamination occurs, and it becomes impossible to obtain desired characteristics.

【0005】このような内部電極の剥がれやデラミネー
ションは、特に内部電極22の積層数が100以上、電
極間距離が5μm程度以下になると発生しやすくなり、
内部電極22の積層数が300以上、及び/又は電極間
距離が3μm程度以下になると、さらにその傾向が顕著
になる。
[0005] Such peeling or delamination of the internal electrodes tends to occur particularly when the number of stacked internal electrodes 22 is 100 or more and the distance between the electrodes is about 5 µm or less.
When the number of stacked internal electrodes 22 is 300 or more and / or the distance between the electrodes is about 3 μm or less, the tendency becomes more remarkable.

【0006】本願発明は上記問題点を解決するものであ
り、内部電極の積層数が多く、電極間距離が小さい場合
にも、内部電極の剥がれやデラミネーションを発生せ
ず、信頼性の高い積層セラミック電子部品及びその製造
方法を提供することを目的とする。
The present invention solves the above-mentioned problems. Even when the number of laminated internal electrodes is large and the distance between the electrodes is small, peeling and delamination of the internal electrodes do not occur, and a highly reliable laminated layer is formed. An object of the present invention is to provide a ceramic electronic component and a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本願発明の積層セラミック電子部品は、セラミック
層と内部電極が交互に積層された構造を有する素子に、
前記内部電極と導通する外部電極を配設してなる積層セ
ラミック電子部品であって、前記素子の、前記内部電極
の表面と平行な方向の歪みの大きさを、素子の幅が最小
になる素子厚み方向中央部と素子の幅が最大になる上下
外層部における素子幅の差が5%未満となるような大き
さにしたことを特徴としている。
Means for Solving the Problems In order to achieve the above object, a multilayer ceramic electronic component according to the present invention is provided with an element having a structure in which ceramic layers and internal electrodes are alternately laminated.
A multilayer ceramic electronic component provided with an external electrode that conducts with the internal electrode, wherein the element has a minimum distortion in a direction parallel to a surface of the internal electrode. It is characterized in that the difference in element width between the central part in the thickness direction and the upper and lower outer layer parts where the element width is maximum is less than 5%.

【0008】積層セラミック電子部品においては、焼成
時に、内部電極を配設した部分、すなわち、素子厚み方
向中央部の歪み(収縮)が最も大きくなり、上下両面側
の外装部分は内部電極が配設されていないので歪み(収
縮)が最も小さくなる。そして、その歪みの差により素
子に大きな応力が加わり、内部電極の剥がれやデラミネ
ーションを発生する。請求項1記載の発明では、素子厚
み方向中央部と上下外層部とにおける、素子の内部電極
表面と平行な方向の歪みの大きさ、すなわち、最大部分
と最小部分の素子幅の差を5%未満としているので、内
部電極の剥がれやデラミネーションの発生を確実に抑制
することが可能になり、所望の特性を有する積層セラミ
ック電子部品を得ることができるようになる。
[0008] In the multilayer ceramic electronic component, at the time of firing, the portion where the internal electrode is provided, that is, the strain (shrinkage) in the central portion in the element thickness direction becomes the largest, and the internal electrode is provided in the exterior portions on the upper and lower surfaces. Distortion (shrinkage) is minimized. Then, a large stress is applied to the element due to the difference in distortion, and peeling of the internal electrode and delamination occur. According to the first aspect of the present invention, the magnitude of the strain in the direction parallel to the surface of the internal electrode of the element, that is, the difference between the element width of the maximum part and the element width of the minimum part is 5% between the central part in the element thickness direction and the upper and lower outer layer parts. Since it is less than the above, peeling of the internal electrode and occurrence of delamination can be reliably suppressed, and a multilayer ceramic electronic component having desired characteristics can be obtained.

【0009】また、本願発明の積層セラミック電子部品
は、セラミック層と内部電極が交互に積層された構造を
有する素子に、前記内部電極と導通する外部電極を配設
してなる積層セラミック電子部品であって、前記素子
の、前記内部電極引出し方向と直交する方向の側面側の
歪みの大きさを両側面側の合計で5%未満としたことを
特徴としている。
The multilayer ceramic electronic component according to the present invention is a multilayer ceramic electronic component in which an element having a structure in which ceramic layers and internal electrodes are alternately laminated is provided with external electrodes that are electrically connected to the internal electrodes. Further, the magnitude of the strain on the side surface of the element in the direction orthogonal to the internal electrode drawing direction is less than 5% in total on both side surfaces.

【0010】なお、本願発明(請求項2)の積層セラミ
ック電子部品において、「内部電極引出し方向と直交す
る方向の側面側の歪みの大きさ」とは、図1に示すよう
に、内部電極2の引出し方向と直交する方向に素子3を
切断した場合の切断面における上下の外層部(最も収縮
歪みの少ない部分)5の端部Aと、素子3の側面3aの
中央部の最も収縮歪みの大きい部分Bの水平方向の距離
X1,X2の大きさ(すなわち、側面3aのくぼみの深
さ)を意味する概念である。
[0010] In the multilayer ceramic electronic component of the present invention (claim 2), "the magnitude of the strain on the side surface in the direction perpendicular to the direction in which the internal electrode is drawn" refers to the internal electrode 2 as shown in FIG. When the element 3 is cut in a direction perpendicular to the direction in which the element 3 is pulled out, the ends A of the upper and lower outer layer portions (portions with the least shrinkage distortion) 5 on the cut surface and the most shrinkage distortion at the center of the side surface 3a of the element 3 This is a concept meaning the size of the horizontal distances X1 and X2 of the large portion B (that is, the depth of the depression in the side surface 3a).

【0011】また、「歪みの大きさを両側面側の合計で
5%未満とした」とは、歪みの大きさを、図1の素子3
の幅Wの5%未満としたことを意味するものであり、下
記の式(1) の条件を満たすことを意味している。 {(X1+X2)/W}×100<5 ……(1)
[0011] The phrase "the magnitude of the distortion is set to less than 5% in total on both side surfaces" means that the magnitude of the distortion is determined by the element 3 in FIG.
Means less than 5% of the width W, which means that the condition of the following equation (1) is satisfied. {(X1 + X2) / W} × 100 <5 (1)

【0012】上記のように、素子の、内部電極引出し方
向と直交する方向の側面側の歪みの大きさを両側面側の
合計で5%未満とすることにより、内部電極の剥がれや
デラミネーションの発生を確実に抑制することが可能に
なり、所望の特性を有する積層セラミック電子部品を得
ることができるようになる。
As described above, by setting the magnitude of the strain on the side surface of the element in the direction perpendicular to the internal electrode drawing direction to be less than 5% in total on both side surfaces, peeling of the internal electrode and delamination are prevented. Generation can be suppressed reliably, and a multilayer ceramic electronic component having desired characteristics can be obtained.

【0013】また、本願発明の積層セラミック電子部品
は、前記側面側の歪みの大きさを両側面側で略同一とし
たことを特徴としている。
Further, the multilayer ceramic electronic component of the present invention is characterized in that the magnitude of the strain on the side is substantially the same on both sides.

【0014】歪みの大きさを両側面側で略同一とするこ
とにより、内部電極などへの応力の加わり方に偏りが生
じることを抑制して、効率よく内部電極の剥がれやデラ
ミネーションの発生を抑制することが可能になる。
By making the magnitude of the strain substantially the same on both side surfaces, it is possible to suppress the occurrence of bias in the manner of applying stress to the internal electrodes and the like, and to efficiently remove the internal electrodes and cause delamination. It becomes possible to suppress.

【0015】また、本願発明の積層セラミック電子部品
は、内部電極の積層数が100以上、セラミック層を介
して隣接する各内部電極間の距離が5μm以下であるこ
とを特徴としている。
Further, the multilayer ceramic electronic component of the present invention is characterized in that the number of stacked internal electrodes is 100 or more, and the distance between adjacent internal electrodes via the ceramic layer is 5 μm or less.

【0016】内部電極の積層数が100以上、セラミッ
ク層を介して隣接する各内部電極間の距離が5μm以下
になると、内部電極の剥がれやデラミネーションが発生
しやすくなる傾向があるが、その場合に本願発明を適用
することにより、内部電極の剥がれやデラミネーション
の発生を確実に抑制することが可能になり、所望の特性
を有する積層セラミック電子部品を得ることができるよ
うになる。
When the number of laminated internal electrodes is 100 or more and the distance between adjacent internal electrodes via the ceramic layer is 5 μm or less, peeling and delamination of the internal electrodes tend to occur. By applying the present invention to the present invention, peeling of the internal electrodes and occurrence of delamination can be reliably suppressed, and a multilayer ceramic electronic component having desired characteristics can be obtained.

【0017】なお、内部電極の積層数が300以上、及
び/又は電極間距離が3μm以下になると、特に内部電
極の剥がれやデラミネーションが発生しやすくなるた
め、本願発明を適用することがより有意義になる。
When the number of stacked internal electrodes is 300 or more and / or the distance between the electrodes is 3 μm or less, peeling and delamination of the internal electrodes are particularly likely to occur, so that it is more significant to apply the present invention. become.

【0018】また、本願発明の積層セラミック電子部品
の製造方法は、内部電極用の導体パターンを付与したセ
ラミックグリーンシート(電極付与シート)を複数枚積
層するとともに、その上下両面側に内部電極用の導体パ
ターンが付与されていないセラミックグリーンシート
(外層シート)を積層、圧着して積層体を形成し、この
積層体を焼成することにより請求項1〜請求項3のいず
れかに記載の積層セラミック電子部品を製造する方法で
あって、前記外層シート用のセラミックグリーンシート
として、バインダー含有率が前記電極付与シート用のセ
ラミックグリーンシートのバインダー含有率の1.1〜
1.5倍の範囲にあるセラミックグリーンシートを用い
ることを特徴としている。
Further, the method for manufacturing a multilayer ceramic electronic component of the present invention comprises the steps of: laminating a plurality of ceramic green sheets (electrode-provided sheets) provided with a conductor pattern for internal electrodes; The multilayer ceramic electronic device according to any one of claims 1 to 3, wherein a ceramic green sheet (outer layer sheet) not provided with a conductor pattern is laminated and pressed to form a laminate, and the laminate is fired. A method for producing a part, wherein the binder content of the ceramic green sheet for the outer layer sheet is 1.1 to 1.0 of the binder content of the ceramic green sheet for the electrode-added sheet.
It is characterized by using a ceramic green sheet in a range of 1.5 times.

【0019】外層シート用のセラミックグリーンシート
として、バインダー含有率が電極付与シート用のセラミ
ックグリーンシートのバインダー含有率の1.1〜1.
5倍の範囲にあるセラミックグリーンシートを用いるこ
とにより、外層シートの焼成時の収縮量を大きくして、
電極付与シートの収縮量に近づけることが可能になり、
歪み発生を抑制して、内部電極の剥がれやデラミネーシ
ョンのない積層セラミック電子部品を効率よく製造する
ことができるようになる。
As the ceramic green sheet for the outer layer sheet, the binder content is 1.1 to 1.1 times the binder content of the ceramic green sheet for the electrode-added sheet.
By using the ceramic green sheet in the range of 5 times, the amount of shrinkage of the outer layer sheet during firing is increased,
It becomes possible to approach the contraction amount of the electrode application sheet,
By suppressing the occurrence of distortion, it becomes possible to efficiently manufacture a multilayer ceramic electronic component without peeling or delamination of the internal electrode.

【0020】なお、バインダーの添加量を1.1倍未満
とした場合には、外層シートの収縮量を大きくする効果
が不十分となり、また、1.5倍を越える量とした場合
には、収縮量が大きくなりすぎるため好ましくない。
When the amount of the binder added is less than 1.1 times, the effect of increasing the shrinkage of the outer layer sheet becomes insufficient, and when the amount exceeds 1.5 times, It is not preferable because the amount of shrinkage becomes too large.

【0021】また、本願発明の積層セラミック電子部品
の製造方法は、内部電極用の導体パターンを付与したセ
ラミックグリーンシート(電極付与シート)を複数枚積
層するとともに、その上下両面側に内部電極用の導体パ
ターンが付与されていないセラミックグリーンシート
(外層シート)を積層、圧着して積層体を形成し、この
積層体を焼成することにより請求項1〜請求項3のいず
れかに記載の積層セラミック電子部品を製造する方法で
あって、前記電極付与シートに付与する内部電極用の導
体パターンの厚みを、焼成後に形成される内部電極の厚
みが0.5〜2.0μmとなるような範囲とすることを
特徴としている。
Further, the method for manufacturing a multilayer ceramic electronic component of the present invention comprises the steps of: laminating a plurality of ceramic green sheets (electrode-provided sheets) provided with a conductor pattern for internal electrodes; The multilayer ceramic electronic device according to any one of claims 1 to 3, wherein a ceramic green sheet (outer layer sheet) not provided with a conductor pattern is laminated and pressed to form a laminate, and the laminate is fired. In a method of manufacturing a component, the thickness of a conductor pattern for an internal electrode applied to the electrode application sheet is in a range such that the thickness of an internal electrode formed after firing is 0.5 to 2.0 μm. It is characterized by:

【0022】電極付与シートに付与する内部電極用の導
体パターンの厚みを、焼成後に形成される内部電極の厚
みが0.5〜2.0μmとなるような範囲とすることに
より、電極付与シートの焼成時の収縮量を減少させて、
外層シートの収縮量に近づけることが可能になる。した
がって、歪みの発生を抑制して、内部電極の剥がれやデ
ラミネーションのない積層セラミック電子部品を効率よ
く製造することが可能になる。
By setting the thickness of the conductor pattern for the internal electrode to be applied to the electrode application sheet in a range such that the thickness of the internal electrode formed after firing is 0.5 to 2.0 μm, By reducing the amount of shrinkage during firing,
It becomes possible to approach the contraction amount of the outer layer sheet. Therefore, it is possible to efficiently produce a multilayer ceramic electronic component free from internal electrode peeling and delamination while suppressing the occurrence of distortion.

【0023】なお、焼成後に形成される内部電極の厚み
が0.5μm未満になると、電極切れなどにより所望の
特性を得ることができなくなり、また、2.0μmを越
えると、電極付与シートの焼成時の収縮量を十分に小さ
くすることができなくなるため好ましくない。
If the thickness of the internal electrode formed after firing is less than 0.5 μm, desired characteristics cannot be obtained due to electrode breakage and the like. This is not preferable because the amount of shrinkage at the time cannot be sufficiently reduced.

【0024】[0024]

【発明の実施の形態】以下、本願発明の実施の形態を示
してその特徴とするところをさらに詳しく説明する。な
お、ここでは、積層セラミック電子部品として、積層セ
ラミックコンデンサを例にとって説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be shown and the features thereof will be described in more detail. Here, a multilayer ceramic capacitor will be described as an example of the multilayer ceramic electronic component.

【0025】まず、例えばチタン酸バリウム系のセラミ
ック原料粉体を、バインダーなどを含む分散媒に分散さ
せてスラリー化した後、スラリーをシート化して、厚さ
7μmのセラミックグリーンシートを得る。
First, for example, barium titanate-based ceramic raw material powder is dispersed in a dispersion medium containing a binder or the like to form a slurry, and then the slurry is formed into a sheet to obtain a ceramic green sheet having a thickness of 7 μm.

【0026】そして、このセラミックグリーンシート上
に、例えば導電ペーストを、所定のパターンに印刷して
乾燥することにより、複数の電極パターンが配設された
セラミックグリーンシート(電極付与シート)(マザー
シート)を形成する。
On the ceramic green sheet, for example, a conductive paste is printed in a predetermined pattern and dried, so that a ceramic green sheet (electrode-attached sheet) on which a plurality of electrode patterns are provided (mother sheet) To form

【0027】また、セラミック原料粉体を上記電極付与
シートの場合に比べてバインダー含有率の高い分散媒に
分散させてスラリー化した後、スラリーをシート化し
て、厚さ20μmのセラミックグリーンシート(外層シ
ート)を形成する。この外層シートのバインダー含有率
は上記の電極付与シートのバインダ含有率の1.1〜
1.5倍とする。なお、歪みが本願発明の範囲を超える
比較例の積層セラミック電子部品を製造する場合にはこ
の限りではない。
Also, after the ceramic raw material powder is dispersed in a dispersion medium having a higher binder content than that of the above-mentioned electrode-provided sheet to form a slurry, the slurry is formed into a sheet, and a ceramic green sheet (outer layer) having a thickness of 20 μm is formed. Sheet). The binder content of this outer layer sheet is 1.1 to 1.0 of the binder content of the above electrode-added sheet.
1.5 times. This is not the case when manufacturing the multilayer ceramic electronic component of the comparative example in which the distortion exceeds the range of the present invention.

【0028】それから、上記電極付与シートを複数枚積
み重ねるとともに、その上下両面側に、電極パターンの
配設されていない外層シートを積み重ね、圧着した後、
これをカットして個々の未焼成の素子を切り出す。
Then, a plurality of the above-mentioned electrode-attached sheets are stacked, and an outer layer sheet having no electrode pattern is stacked on both the upper and lower surfaces thereof, and pressed.
This is cut to cut out each unfired element.

【0029】次いで、この未焼成の素子を所定の条件下
で焼成し、外部電極を形成することにより、図1(a),
(b)に示すように、セラミック1中に複数の内部電極2
が配設された素子3の両端側に、内部電極2と導通する
外部電極4(図1(a))が配設された構造を有する積層
セラミックコンデンサを得る。
Next, the unfired device is fired under predetermined conditions to form external electrodes, thereby obtaining the external electrodes shown in FIGS.
(b) As shown in FIG.
A multilayer ceramic capacitor having a structure in which external electrodes 4 (FIG. 1 (a)) electrically connected to the internal electrodes 2 are provided on both ends of the element 3 provided with.

【0030】なお、この実施形態では、外層シート中の
バインダー含有率を調整することにより、全体の歪み
(すなわち、図1(b)の歪みX1とX2の合計値)を変
化させ、そのときの内部電極の剥がれ及びデラミネーシ
ョンの発生による不良の発生率(不良率)を調べた(n
=100)。なお、この実施形態では、素子3の両側の
側面3a側における歪みの大きさX1とX2(図1)が
略同一になるようにした。
In this embodiment, the overall strain (ie, the total value of the strains X1 and X2 in FIG. 1B) is changed by adjusting the binder content in the outer layer sheet. The occurrence rate (defective rate) of defects due to peeling of the internal electrodes and occurrence of delamination was examined (n
= 100). In this embodiment, the magnitudes X1 and X2 (FIG. 1) of the strain on the side surfaces 3a on both sides of the element 3 are set to be substantially the same.

【0031】全体の歪みの大きさと内部電極の剥がれ及
びデラミネーションの発生による不良率の関係を表1に
示す。
Table 1 shows the relationship between the magnitude of the entire strain and the defect rate due to peeling of the internal electrodes and occurrence of delamination.

【0032】[0032]

【表1】 [Table 1]

【0033】表1より、全体の歪みXが5%未満の場
合、不良率は0%であるが、全体の歪みが5%になると
不良率が1%となり、さらに歪みXが7.5%、10%
と大きくなるにつれて、不良率も35%、83%と大き
くなっていることがわかる。したがって、内部電極の剥
がれ及びデラミネーションの発生による不良率を抑える
ためには、全体の歪みを5%未満にすることが望まし
い。
According to Table 1, when the total distortion X is less than 5%, the defect rate is 0%, but when the total distortion is 5%, the defect rate becomes 1%, and further, the distortion X is 7.5%. , 10%
It can be seen that as the ratio increases, the defect rate also increases to 35% and 83%. Therefore, in order to suppress the failure rate due to the peeling of the internal electrodes and the occurrence of delamination, it is desirable that the overall distortion be less than 5%.

【0034】また、上記の実施形態では、素子3の両側
面側の歪みX1,X2(図1)が略同一となるようにし
た場合について説明したが、両側面側の歪みX1とX2
に大きな差があると、全体の歪みの大きさXに対する不
良率の割合が、両側面側の歪みX1,X2(図1)が略
同一となるようにした場合に比べて大きくなる。
In the above embodiment, the case where the distortions X1 and X2 (FIG. 1) on both sides of the element 3 are made substantially the same has been described.
When there is a large difference between the two, the ratio of the defect rate with respect to the magnitude X of the entire distortion becomes larger than that in the case where the distortions X1 and X2 (FIG. 1) on both side surfaces are substantially the same.

【0035】例えば、 全体の歪みが5%で、X1がX2の1.5倍のとき、
不良率は10%(X1とX2が同一のときの約10
倍)、 全体の歪みが5%で、X1がX2の2.0倍のとき、
不良率は18%(X1とX2が同一のときの約18
倍)、 全体の歪みが5%で、X1がX2の3.0倍のとき、
不良率は55%(X1とX2が同一のときの約55倍)
となる。
For example, when the overall distortion is 5% and X1 is 1.5 times X2,
The defect rate is 10% (about 10% when X1 and X2 are the same).
X), when the overall distortion is 5% and X1 is 2.0 times X2,
The defect rate is 18% (about 18% when X1 and X2 are the same).
X), when the overall distortion is 5% and X1 is 3.0 times X2,
The defective rate is 55% (about 55 times that when X1 and X2 are the same)
Becomes

【0036】したがって、内部電極の剥がれやデラミネ
ーションによる不良率を効率よく低減するためには、全
体の歪みの大きさを5%未満とし、かつ、両側面側の歪
みの大きさをできるだけ近づけることが望ましい。
Therefore, in order to efficiently reduce the defective rate due to peeling or delamination of the internal electrodes, the magnitude of the entire strain should be less than 5% and the magnitude of the strain on both side surfaces should be as close as possible. Is desirable.

【0037】なお、上記実施形態では、外層シート用の
セラミックグリーンシートのバインダー含有率を高める
ことにより、外層シートの焼成時の収縮量を大きくし
て、電極付与シートの収縮量に近づけ、全体としての歪
みXを5%未満とするようにした場合について説明した
が、電極付与シートの内部電極用の導体パターンの厚み
を薄くし、電極付与シートの焼成時の収縮量を抑えて外
層シートの収縮量に近づけることによっても、全体とし
ての歪みXを5%未満に抑えることが可能である。
In the above embodiment, by increasing the binder content of the ceramic green sheet for the outer layer sheet, the amount of shrinkage of the outer layer sheet during firing is increased to approach the amount of shrinkage of the electrode-added sheet. The case where the strain X of the electrode-providing sheet is set to less than 5% has been described. By approaching the amount, it is possible to suppress the overall distortion X to less than 5%.

【0038】なお、本願発明は、上記実施形態に限定さ
れるものではなく、素子の具体的な寸法や形状、素子を
構成するセラミックの種類、内部電極の積層数などに関
し、発明の要旨の範囲内において種々の応用、変形を加
えることが可能である。
It should be noted that the present invention is not limited to the above embodiment, but relates to the specific dimensions and shape of the element, the type of ceramic constituting the element, the number of laminated internal electrodes, and the like. It is possible to add various applications and modifications within the above.

【0039】[0039]

【発明の効果】上述のように、本願発明(請求項1)の
積層セラミック電子部品は、素子の、内部電極の表面と
平行な方向の歪みの大きさを、素子の幅が最小になる素
子厚み方向中央部と素子の幅が最大になる上下外層部に
おける素子幅の差が5%未満となるような大きさにして
いるので、素子にかかる応力を低減して内部電極の剥が
れやデラミネーションの発生を確実に抑制することが可
能になり、所望の特性を有する積層セラミック電子部品
を得ることができるようになる。
As described above, in the multilayer ceramic electronic component of the present invention (claim 1), the magnitude of the distortion of the element in the direction parallel to the surface of the internal electrode is reduced by the element having the minimum element width. Since the difference in element width between the central part in the thickness direction and the upper and lower outer layers where the element width is maximized is less than 5%, the stress applied to the element is reduced and the internal electrodes are peeled off or delaminated. Can be reliably suppressed, and a multilayer ceramic electronic component having desired characteristics can be obtained.

【0040】また、本願発明(請求項2)の積層セラミ
ック電子部品は、素子の、内部電極引出し方向と直交す
る方向の側面側の歪みの大きさを両側面側の合計で5%
未満に抑えるようにしているので、内部電極の剥がれや
デラミネーションの発生を防止することが可能になり、
所望の特性を有する積層セラミック電子部品を得ること
ができる。
Further, in the multilayer ceramic electronic component of the present invention (claim 2), the magnitude of the strain on the side surface of the element in the direction orthogonal to the internal electrode drawing direction is 5% in total on both side surfaces.
It is possible to prevent peeling of the internal electrode and occurrence of delamination,
A multilayer ceramic electronic component having desired characteristics can be obtained.

【0041】また、歪みの大きさを両側面側で略同一と
した場合、内部電極などへの応力の加わり方に偏りが生
じることを少なくして、効率よく内部電極の剥がれやデ
ラミネーションの発生を抑制することが可能になる。
When the magnitude of the strain is substantially the same on both sides, the occurrence of bias in the manner in which stress is applied to the internal electrodes and the like is reduced, and peeling and delamination of the internal electrodes are efficiently generated. Can be suppressed.

【0042】また、内部電極の積層数が100以上、セ
ラミック層を介して隣接する各内部電極間の距離が5μ
m以下になると、内部電極の剥がれやデラミネーション
が発生しやすくなる傾向があるが、その場合に本願発明
を適用することにより、内部電極の剥がれやデラミネー
ションの発生を確実に抑制することが可能になり、所望
の特性を有する積層セラミック電子部品を得ることがで
きる。
Further, the number of laminated internal electrodes is 100 or more, and the distance between adjacent internal electrodes via the ceramic layer is 5 μm.
m or less, there is a tendency that peeling and delamination of the internal electrode tend to occur, but in that case, by applying the present invention, it is possible to reliably suppress peeling and delamination of the internal electrode. Thus, a multilayer ceramic electronic component having desired characteristics can be obtained.

【0043】本願発明(請求項5)の積層セラミック電
子部品の製造方法は、外層シート用のセラミックグリー
ンシートとして、バインダー含有率が電極付与シート用
のセラミックグリーンシートのバインダー含有率の1.
1〜1.5倍の範囲にあるセラミックグリーンシートを
用いるようにしているので、外層シートの焼成時の収縮
量を大きくして、電極付与シートの収縮量に近づけるこ
とが可能になり、歪み発生を抑制して、内部電極の剥が
れやデラミネーションのない積層セラミック電子部品を
効率よく製造することができる。
In the method for manufacturing a multilayer ceramic electronic component according to the present invention (claim 5), the binder content of the ceramic green sheet for the outer layer sheet is 1.
Since the ceramic green sheet in the range of 1 to 1.5 times is used, it is possible to increase the amount of shrinkage of the outer layer sheet during firing, and to approach the amount of shrinkage of the electrode-provided sheet, thereby causing distortion. Thus, a multilayer ceramic electronic component free of peeling of the internal electrode and delamination can be efficiently manufactured.

【0044】また、本願発明(請求項6)の積層セラミ
ック電子部品の製造方法は、電極付与シートに付与する
内部電極用の導体パターンの厚みを、焼成後に形成され
る内部電極の厚みが0.5〜2.0μmとなるような範
囲としているので、電極付与シートの焼成時の収縮量を
減少させて、外層シートの収縮量に近づけることが可能
になる。したがって、歪みの発生を抑制して、内部電極
の剥がれやデラミネーションのない積層セラミック電子
部品を効率よく製造することができる。
In the method of manufacturing a multilayer ceramic electronic component according to the present invention (claim 6), the thickness of the internal electrode conductor pattern applied to the electrode application sheet is set to 0. Since the thickness is in the range of 5 to 2.0 μm, it is possible to reduce the amount of contraction of the electrode-provided sheet during firing and approach the amount of contraction of the outer layer sheet. Therefore, it is possible to efficiently manufacture a multilayer ceramic electronic component free from internal electrode peeling and delamination while suppressing the occurrence of distortion.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明の一実施形態にかかる積層セラミック
電子部品(積層セラミックコンデンサ)を示す図であ
り、(a)は斜視図、(b)は(a)のA−A線断面図であ
る。
FIG. 1 is a view showing a multilayer ceramic electronic component (multilayer ceramic capacitor) according to an embodiment of the present invention, wherein (a) is a perspective view and (b) is a cross-sectional view taken along line AA of (a). .

【図2】従来の積層セラミック電子部品(積層セラミッ
クコンデンサ)を示す図であり、(a)は斜視図、(b)は
(a)のB−B線断面図である。
2A and 2B are views showing a conventional multilayer ceramic electronic component (multilayer ceramic capacitor), wherein FIG. 2A is a perspective view, and FIG.
It is a BB sectional view taken on the line of (a).

【符号の説明】[Explanation of symbols]

1 セラミック 1a セラミック層 2 内部電極 3 素子 3a 素子の側面 4 外部電極 X1,X2 各側面側の歪み 5 上下の外層部(最も収縮歪みの
少ない部分) A 外層部分の両側の端部 B 素子の中央部の最も収縮歪みの
大きい部分
DESCRIPTION OF SYMBOLS 1 Ceramic 1a Ceramic layer 2 Internal electrode 3 Element 3a Side surface of element 4 External electrode X1, X2 Distortion on each side surface 5 Upper and lower outer layer portions (portion where shrinkage distortion is least) A Ends on both sides of outer layer portion B Element center Part with the largest shrinkage strain

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】セラミック層と内部電極が交互に積層され
た構造を有する素子に、前記内部電極と導通する外部電
極を配設してなる積層セラミック電子部品であって、 前記素子の、前記内部電極の表面と平行な方向の歪みの
大きさを、素子の幅が最小になる素子厚み方向中央部と
素子の幅が最大になる上下外層部における素子幅の差が
5%未満となるような大きさにしたことを特徴とする積
層セラミック電子部品。
1. A multilayer ceramic electronic component comprising: an element having a structure in which ceramic layers and internal electrodes are alternately stacked; and an external electrode that is electrically connected to the internal electrode. The magnitude of the strain in the direction parallel to the surface of the electrode is set such that the difference in element width between the central part in the element thickness direction where the element width is minimum and the upper and lower outer layer parts where the element width is maximum is less than 5%. A multilayer ceramic electronic component having a size.
【請求項2】セラミック層と内部電極が交互に積層され
た構造を有する素子に、前記内部電極と導通する外部電
極を配設してなる積層セラミック電子部品であって、 前記素子の、前記内部電極引出し方向と直交する方向の
側面側の歪みの大きさを両側面側の合計で5%未満とし
たことを特徴とする積層セラミック電子部品。
2. A multilayer ceramic electronic component comprising: an element having a structure in which ceramic layers and internal electrodes are alternately stacked; and an external electrode that is electrically connected to the internal electrode. A multilayer ceramic electronic component, wherein the magnitude of strain on the side surface in the direction perpendicular to the electrode lead-out direction is less than 5% in total on both side surfaces.
【請求項3】前記側面側の歪みの大きさを両側面側で略
同一としたことを特徴とする請求項2記載の積層セラミ
ック電子部品。
3. The multilayer ceramic electronic component according to claim 2, wherein the magnitude of the strain on the side surface is substantially the same on both side surfaces.
【請求項4】内部電極の積層数が100以上、セラミッ
ク層を介して隣接する各内部電極間の距離が5μm以下
であることを特徴とする請求項1〜3のいずれかに記載
の積層セラミック電子部品。
4. The multilayer ceramic according to claim 1, wherein the number of laminated internal electrodes is 100 or more, and the distance between adjacent internal electrodes via the ceramic layer is 5 μm or less. Electronic components.
【請求項5】内部電極用の導体パターンを付与したセラ
ミックグリーンシート(電極付与シート)を複数枚積層
するとともに、その上下両面側に内部電極用の導体パタ
ーンが付与されていないセラミックグリーンシート(外
層シート)を積層、圧着して積層体を形成し、この積層
体を焼成することにより請求項1〜請求項3のいずれか
に記載の積層セラミック電子部品を製造する方法であっ
て、 前記外層シート用のセラミックグリーンシートとして、
バインダー含有率が前記電極付与シート用のセラミック
グリーンシートのバインダー含有率の1.1〜1.5倍
の範囲にあるセラミックグリーンシートを用いることを
特徴とする積層セラミック電子部品の製造方法。
5. A ceramic green sheet (an outer layer) to which a plurality of ceramic green sheets (electrode-provided sheets) provided with conductor patterns for internal electrodes are laminated, and the upper and lower surfaces of which are not provided with conductor patterns for internal electrodes. 4. The method for producing a multilayer ceramic electronic component according to any one of claims 1 to 3, wherein a laminate is formed by laminating and pressing the laminate, and the laminate is fired. As a ceramic green sheet for
A method for producing a multilayer ceramic electronic component, wherein a ceramic green sheet having a binder content in a range of 1.1 to 1.5 times the binder content of the ceramic green sheet for an electrode-added sheet is used.
【請求項6】内部電極用の導体パターンを付与したセラ
ミックグリーンシート(電極付与シート)を複数枚積層
するとともに、その上下両面側に内部電極用の導体パタ
ーンが付与されていないセラミックグリーンシート(外
層シート)を積層、圧着して積層体を形成し、この積層
体を焼成することにより請求項1〜請求項3のいずれか
に記載の積層セラミック電子部品を製造する方法であっ
て、 前記電極付与シートに付与する内部電極用の導体パター
ンの厚みを、焼成後に形成される内部電極の厚みが0.
5〜2.0μmとなるような範囲とすることを特徴とす
る積層セラミック電子部品の製造方法。
6. A plurality of ceramic green sheets (electrode-provided sheets) provided with conductor patterns for internal electrodes, and ceramic green sheets (outer layers) not provided with conductor patterns for internal electrodes on both upper and lower surfaces. The method for manufacturing a multilayer ceramic electronic component according to any one of claims 1 to 3, wherein the laminate is formed by laminating and pressing a sheet, and the laminate is fired. The thickness of the conductor pattern for the internal electrode applied to the sheet is adjusted so that the internal electrode formed after firing has a thickness of 0.
A method for producing a multilayer ceramic electronic component, characterized in that the thickness is in the range of 5 to 2.0 μm.
JP1474097A 1997-01-10 1997-01-10 Mutilayer ceramic electronic component and its manufacture Pending JPH10199746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1474097A JPH10199746A (en) 1997-01-10 1997-01-10 Mutilayer ceramic electronic component and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1474097A JPH10199746A (en) 1997-01-10 1997-01-10 Mutilayer ceramic electronic component and its manufacture

Publications (1)

Publication Number Publication Date
JPH10199746A true JPH10199746A (en) 1998-07-31

Family

ID=11869528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1474097A Pending JPH10199746A (en) 1997-01-10 1997-01-10 Mutilayer ceramic electronic component and its manufacture

Country Status (1)

Country Link
JP (1) JPH10199746A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013029A (en) * 2005-07-04 2007-01-18 Murata Mfg Co Ltd Laminated ceramic electronic component and method for manufacturing the same
JP2008227314A (en) * 2007-03-14 2008-09-25 Tdk Corp Manufacturing method of laminated ceramic electronic component
JP2017204562A (en) * 2016-05-11 2017-11-16 株式会社村田製作所 Method for manufacturing multilayer ceramic capacitor
JP2019021927A (en) * 2018-09-14 2019-02-07 太陽誘電株式会社 Multilayer ceramic capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013029A (en) * 2005-07-04 2007-01-18 Murata Mfg Co Ltd Laminated ceramic electronic component and method for manufacturing the same
JP4513129B2 (en) * 2005-07-04 2010-07-28 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP2008227314A (en) * 2007-03-14 2008-09-25 Tdk Corp Manufacturing method of laminated ceramic electronic component
JP4687670B2 (en) * 2007-03-14 2011-05-25 Tdk株式会社 Manufacturing method of multilayer ceramic electronic component
JP2017204562A (en) * 2016-05-11 2017-11-16 株式会社村田製作所 Method for manufacturing multilayer ceramic capacitor
JP2019021927A (en) * 2018-09-14 2019-02-07 太陽誘電株式会社 Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
US6603380B2 (en) Method of producing laminated ceramic electronic component and laminated ceramic electronic component
JPH08130160A (en) Manufacture of multilayer ceramic electronic component
JP3259686B2 (en) Ceramic electronic components
KR20000076875A (en) Multi layer ceramic capacitor
JP2000277369A (en) Multilayer ceramic electronic component and conductive paste thereof
JP2014022713A (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2003031435A (en) Laminated ceramic electronic component with multiple terminals
JP2004022859A (en) Laminated ceramic capacitor and its manufacturing method
JP2009164446A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2000012377A (en) Laminated ceramic electronic component and manufacture of the same
KR100676035B1 (en) Multi layer ceramic capacitor
JPH08298227A (en) Laminated capacitor
JPH09190947A (en) Laminated ceramic electronic component
JP2807135B2 (en) Manufacturing method of multilayer ceramic inductor
JP2000315621A (en) Laminated ceramic electronic parts
JPH10199746A (en) Mutilayer ceramic electronic component and its manufacture
JP4272183B2 (en) Multilayer electronic components
JP2004179348A (en) Method for manufacturing ceramic laminated body
JP3460620B2 (en) Manufacturing method of ceramic laminated electronic component
JP2000269074A (en) Multilayer ceramic capacitor and manufacture thereof
JP2002015942A (en) Multilayer electronic component
JP2002305123A (en) Method of manufacturing monolithic ceramic electronic component, and method of manufacturing laminated inductor
JP2001307937A (en) Method of manufacturing laminated ceramic electronic part
JP5245645B2 (en) Manufacturing method of laminated coil component
JP3470812B2 (en) Manufacturing method of ceramic laminated electronic component

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030422