JP2000269074A - Multilayer ceramic capacitor and manufacture thereof - Google Patents

Multilayer ceramic capacitor and manufacture thereof

Info

Publication number
JP2000269074A
JP2000269074A JP11074787A JP7478799A JP2000269074A JP 2000269074 A JP2000269074 A JP 2000269074A JP 11074787 A JP11074787 A JP 11074787A JP 7478799 A JP7478799 A JP 7478799A JP 2000269074 A JP2000269074 A JP 2000269074A
Authority
JP
Japan
Prior art keywords
laminate
sintering
internal electrodes
ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11074787A
Other languages
Japanese (ja)
Inventor
Koji Otsuka
幸司 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP11074787A priority Critical patent/JP2000269074A/en
Publication of JP2000269074A publication Critical patent/JP2000269074A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent delaminations or cracks of the interior of a laminate caused by unbalance of stresses generated during stacking operation in the laminate or by unbalance of sintering properties or shrinkabilities during baking operation, and also to prevent the deformation of the laminate. SOLUTION: This multilayer ceramic capacitor has a laminate 3, having ceramic layers 7 and internal electrodes 5, 6 stacked alternately and also has external electrodes 2 and 2 provided at ends of the laminate 3. The internal electrodes 5 and 6 reach any one of at least one of pairs of opposing edges of the ceramic layers 7, whereby the internal electrodes 5 and 6 are led out to opposing end faces of the laminate 3 and are connected at the end faces of the body 3 to the external electrodes 2 and 2 respectively. Conductor films 8, 8, etc., are formed in a margin zone m, where the internal electrodes 5 and 6 between the ceramic layers 7 are not present.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、内部電極
パターンとセラミック層との積層体を有し、この積層体
の端部に前記内部電極に導通するように外部電極を設け
た積層セラミックコンデンサとこの積層セラミックコン
デンサを製造する方法に関し、特に内部応力が小さい積
層セラミックコンデンサとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor having, for example, a laminate of an internal electrode pattern and a ceramic layer, and an external electrode provided at an end of the laminate so as to be electrically connected to the internal electrode. More particularly, the present invention relates to a multilayer ceramic capacitor having low internal stress and a method for manufacturing the same.

【0002】[0002]

【従来の技術】積層セラミックコンデンサは、内部電極
有する誘電体からなるセラミック層が多数層に積層さ
れ、この積層体の内部で内部電極が対向し、この積層体
の対向する端面に前記の内部電極が交互に引き出されて
いる。そして、これらの内部電極が引き出された積層体
の端面を含む端部に外部電極が形成され、この外部電極
が積層体の内部で対向している前記内部電極にそれぞれ
接続されている。
2. Description of the Related Art In a multilayer ceramic capacitor, a plurality of ceramic layers made of a dielectric material having internal electrodes are laminated in layers, and the internal electrodes face each other inside the multilayer body. Are drawn out alternately. An external electrode is formed at an end including the end face of the laminate from which these internal electrodes are drawn, and the external electrodes are connected to the internal electrodes facing each other inside the laminate.

【0003】このような積層セラミックコンデンサの前
記積層体は、内部電極を有する誘電体からなるセラミッ
ク層の両側に内部電極が形成されてないセラミック層が
各々複数層積み重ねられたものである。すなわち、内部
電極を有する誘電体からなるセラミック層が順次に積層
され、さらにその両側に内部電極が形成されてないセラ
ミック層が各々複数層積み重ねられる。このような層構
造を有する積層体の端部には、内部電極が交互に露出し
ており、この積層体の端部に前記の外部電極が形成され
る。
The multilayer body of such a multilayer ceramic capacitor is formed by stacking a plurality of ceramic layers on which no internal electrodes are formed on both sides of a dielectric ceramic layer having internal electrodes. That is, ceramic layers made of a dielectric material having internal electrodes are sequentially stacked, and a plurality of ceramic layers on which no internal electrodes are formed are stacked on both sides thereof. Internal electrodes are alternately exposed at the ends of the laminate having such a layer structure, and the external electrodes are formed at the ends of the laminate.

【0004】このような積層セラミックコンデンサは、
部品1個単位が個々に製造される訳ではなく、実際は積
層セラミックコンデンサの複数個分の大きさを有するセ
ラミックグリーンシートを積層することで、複数の積層
セラミックコンデンサを同時に製造する方法がとられ
る。すなわち、まず微細化したセラミック粉末と有機バ
インダーとを混練してスラリーを作り、これをドクター
ブレード法によってポリエチレンテレフタレートフィル
ム等からなるキャリアフィルム上に薄く展開し、乾燥
し、セラミックグリーンシートを作る。次に、このセラ
ミックグリーンシートを支持フィルムの上に載ったまま
カッティングヘッドで所望の大きさに切断し、その片面
にスクリーン印刷法によって導電ペーストを印刷し、乾
燥する。これにより、縦横に複数組分の内部電極パター
ンが配列されたセラミックグリーンシートが得られる。
[0004] Such a multilayer ceramic capacitor is
It is not always the case that individual parts are manufactured individually. In practice, a method of simultaneously manufacturing a plurality of multilayer ceramic capacitors by stacking ceramic green sheets having a size corresponding to a plurality of multilayer ceramic capacitors is adopted. That is, first, a fine ceramic powder and an organic binder are kneaded to prepare a slurry, which is thinly spread on a carrier film made of a polyethylene terephthalate film or the like by a doctor blade method, and dried to produce a ceramic green sheet. Next, the ceramic green sheet is cut into a desired size with a cutting head while being placed on the support film, and a conductive paste is printed on one surface thereof by a screen printing method and dried. Thereby, a ceramic green sheet in which a plurality of sets of internal electrode patterns are arranged vertically and horizontally is obtained.

【0005】次に、前記内部電極パターンを有する複数
枚のセラミックグリーンシートを積層し、さらに、内部
電極パターンを有しない何枚かのセラミックグリーンシ
ートを上下に積み重ね、これらを圧着し、積層体を作
る。ここで、前記セラミックグリーンシートは、内部電
極パターンが長手方向に半分の長さ分だけずれたものを
交互に積み重ねる。その後、この積層体を所望のサイズ
に切断して、積層生チップを製作し、この生チップを焼
成する。こうして焼成済の積層体が得られる。
[0005] Next, a plurality of ceramic green sheets having the internal electrode pattern are stacked, and several ceramic green sheets having no internal electrode pattern are stacked one on top of the other. create. Here, the ceramic green sheets in which the internal electrode patterns are shifted by a half length in the longitudinal direction are alternately stacked. Thereafter, the laminate is cut into a desired size to produce a laminated green chip, and the green chip is fired. Thus, a fired laminate is obtained.

【0006】次に、この焼成済みの積層体の両端に導電
ペーストを塗布し、焼付け、さらにこの焼き付けた導体
膜の表面にメッキ等を施すことにより、両端に外部電極
が形成された積層セラミックコンデンサが完成する。前
記のような積層セラミックコンデンサにおける内部電極
を形成するための導電ペーストには、Ni粉末を主体と
して、これにバインダと溶剤を添加したものが使用され
る。
Next, a conductive paste is applied to both ends of the fired laminate, baked, and the surface of the baked conductor film is plated or the like, whereby a multilayer ceramic capacitor having external electrodes formed at both ends is provided. Is completed. As the conductive paste for forming the internal electrodes in the multilayer ceramic capacitor as described above, a paste mainly composed of Ni powder to which a binder and a solvent are added is used.

【0007】[0007]

【発明が解決しようとする課題】前記のような従来の積
層セラミックコンデンサを製造する行程において、セラ
ミックグリーンシートを積層し、圧着する際、セラミッ
クグリーンシート上に導電ペーストにより印刷された内
部電極パターンがある部分と、内部電極パターンが無
い、いわゆるマージン領域とでは、内部電極パターンの
有無により、その分だけ積層、加圧時の内部の圧縮応力
に違いが生じる。このため、圧着後のマージン領域では
セラミックの充填密度が粗になり、圧縮応力が集中する
内部電極パターンが存在する部分ではセラミックの充填
密度が密になる。その結果、積層体の焼成時に、燒結性
や収縮率等に違いが生じ、積層体の内部の歪みによる層
間剥離(デラミネーション)やクラック等の不良の原因
となる。
In the process of manufacturing the conventional multilayer ceramic capacitor as described above, when the ceramic green sheets are laminated and pressed, the internal electrode pattern printed by the conductive paste on the ceramic green sheets is formed. Depending on the presence or absence of the internal electrode pattern, a difference occurs in the internal compressive stress at the time of lamination and pressing between a certain portion and a so-called margin region where there is no internal electrode pattern. For this reason, the packing density of the ceramic becomes coarse in the margin region after the compression, and the packing density of the ceramic becomes high in the portion where the internal electrode pattern where the compressive stress is concentrated exists. As a result, when the laminate is fired, a difference occurs in sinterability, shrinkage ratio, and the like, which causes defects such as delamination and cracks due to distortion inside the laminate.

【0008】加えて、導体を多く含む内部電極の部分
と、セラミック粒子のみからなるセラミック層の部分と
では、焼成時の燒結性に大きな違いがある。そのため、
その結果、焼成後の積層体には、変形が生じ、マージン
領域の厚み方向の寸法が小さく、その間の内部電極が存
在する部分の厚み方向の寸法が大きくなるという異形の
積層体が得られる。このような積層体からなるチップ状
回路部品は、単に形状が悪いだけでなく、回路基板上に
搭載しするときに不安定となり、回路基板上でチップ状
回路部品が立ち上がる等の搭載不良の原因となる。
In addition, there is a great difference in the sinterability during firing between the portion of the internal electrode containing a large amount of conductor and the portion of the ceramic layer composed of only ceramic particles. for that reason,
As a result, a deformed laminate is obtained in which the laminated body after firing is deformed, the dimension in the thickness direction of the margin region is small, and the dimension in the thickness direction of the portion where the internal electrode is present is large. Chip-shaped circuit components made of such a laminate not only have a bad shape, but also become unstable when mounted on a circuit board, causing mounting defects such as the chip-shaped circuit components standing up on the circuit board. Becomes

【0009】そこで、本発明は、前記従来技術の課題に
鑑み、積層体の積層、圧着時の応力の不均衡、或いは焼
成時の燒結性や収縮率の不均衡に伴う積層体内部でのデ
ラミネーションやクラック、さらには積層体の変形が生
じにくい積層セラミックコンデンサとその製造方法を提
供することを目的とする。
In view of the above-mentioned problems of the prior art, the present invention has been developed in view of the above-mentioned problems of the prior art, and there is an imbalance in stress during laminating and crimping, or an imbalance in sintering and shrinkage during firing. It is an object of the present invention to provide a multilayer ceramic capacitor in which lamination, cracks, and deformation of a multilayer body are less likely to occur, and a method for manufacturing the same.

【0010】[0010]

【課題を解決するための手段】本発明では、前記の目的
を達成するため、前記のような積層セラミックコンデン
サにおいて、セラミック層7の内部電極5、6を有しな
い、いわゆるマージン領域mにも、燒結制御効果を有す
る導体膜8、8…を形成した。これにより、積層セラミ
ックコンデンサを構成する積層体3の内部電極5、6を
有する部分と、内部電極5、6を有しないマージン領域
mとにおける積層時の応力の不均衡、或いは焼成時の燒
結性や収縮率の違いを緩和し、積層体の変形、さらには
その内部のデラミネーションやクラック等を発生を防止
することができるようにした。
According to the present invention, in order to achieve the above object, in a multilayer ceramic capacitor as described above, a so-called margin region m having no internal electrodes 5 and 6 of a ceramic layer 7 is also provided. The conductor films 8 having a sintering control effect were formed. Thereby, stress imbalance at the time of lamination between the portion having the internal electrodes 5 and 6 of the multilayer body 3 constituting the multilayer ceramic capacitor and the margin region m having no internal electrodes 5 and 6 or the sintering property at the time of firing. And the difference in shrinkage ratio can be reduced to prevent the deformation of the laminate and the occurrence of delamination and cracks in the laminate.

【0011】すなわち、本発明による積層セラミックコ
ンデンサは、セラミック層7と内部電極5、6とが交互
に積層された積層体3と、この積層体3の端部に設けら
れた外部電極2、2とを有し、前記内部電極5、6がセ
ラミック層7の互いに対向する少なくとも一対の縁の何
れか一方に各々達していることにより、積層体3の対向
する端面に内部電極5、6が各々導出され、同積層体3
の端面に導出された内部電極5、6が前記外部電極2、
2に各々接続されているものであって、前記セラミック
層7の間の内部電極5、6が無いマージン領域mに、燒
結制御用の導体膜8、8…を形成したことを特徴とする
ものである。
That is, the multilayer ceramic capacitor according to the present invention comprises a laminate 3 in which ceramic layers 7 and internal electrodes 5 and 6 are alternately laminated, and external electrodes 2 and 2 provided at the ends of the laminate 3. And the internal electrodes 5 and 6 reach at least one of a pair of opposing edges of the ceramic layer 7, respectively. Derived and the same laminate 3
The internal electrodes 5 and 6 led out to the end faces of the external electrodes 2 and
2 are formed in a margin region m where there is no internal electrode 5, 6 between the ceramic layers 7, and conductor films 8, 8,... For sintering control are formed. It is.

【0012】このような積層セラミックコンデンサで
は、導体膜ならなる内部電極5、6が存在しないセラミ
ック層7のマージン領域mにも導体膜8、8…があるた
め、積層体3の内部電極5、6が存在する部分と、内部
電極5、6が存在しないマージン領域mとで、積層、圧
着時の応力の不均衡が起こらない。また、積層体3の焼
成時も、その燒結性や焼成時の収縮率が均等化され、焼
成時の燒結性や収縮率の不均一による積層体3内部の歪
みが起こらない。このため、積層体3の変形やその内部
のデラミネーションやクラック等の不良が低減できるこ
とになる。
In such a multilayer ceramic capacitor, since the conductor films 8, 8... Are also present in the margin region m of the ceramic layer 7 where the internal electrodes 5, 6 serving as conductor films are not present, the internal electrodes 5, 8 There is no imbalance in stress at the time of laminating and crimping between the portion where 6 exists and the margin region m where the internal electrodes 5 and 6 do not exist. In addition, even when the laminate 3 is fired, the sinterability and shrinkage rate during firing are equalized, and distortion inside the laminate 3 due to uneven sinterability and shrinkage rate during firing does not occur. For this reason, the deformation | transformation of the laminated body 3 and the defect, such as a delamination and a crack in the inside, can be reduced.

【0013】燒結制御用の導体膜8、8…が前記のよう
な積層時及び焼成時の積層体3の歪みを防止するために
は、燒結制御用の導体膜8、8…と内部電極5、6との
膜厚が同等であることが好ましい。より具体的には、燒
結制御用の導体膜8、8…と内部電極5、6との膜厚の
比は60〜100%であることが必要である。燒結制御
用の導体膜8、8…と内部電極5、6との膜厚にこれ以
上の違いがあると、積層体3の導体膜ならなる内部電極
5、6が存在する部分と、内部電極5、6が存在しない
マージン領域mとで積層時の応力収集が起こったり、或
いは燒結性や焼成時の収縮率が不均衡となり、積層体3
の歪を防止することができない。
To prevent the sintering control conductor films 8, 8... From distorting the laminate 3 at the time of lamination and firing as described above, the sintering control conductor films 8, 8. , 6 are preferably equal. More specifically, the ratio of the thickness of the conductor films 8, 8,... For controlling sintering to the thickness of the internal electrodes 5, 6 needs to be 60 to 100%. If there is a further difference in the film thickness between the conductor films 8, 8... For sintering control and the internal electrodes 5, 6, the portion where the internal electrodes 5, 6 which are the conductor films of the laminate 3 are present, Stress collection at the time of lamination occurs in the margin region m where no 5 or 6 exists, or sinterability or shrinkage rate at the time of firing becomes unbalanced, and the laminate 3
Cannot be prevented.

【0014】また、燒結制御用の導体膜8、8…が前記
のような積層時や焼成時の積層体3の歪みを防止するた
めには、燒結制御用の導体膜8、8…がマージン領域m
に対して或る程度の占有率を有することが必要である。
より具体的には、燒結制御用の導体膜8、8…の幅は、
セラミック層7上に内部電極5、6が無いマージン領域
mの幅の25〜75%であることが必要である。燒結制
御用の導体膜8、8…の幅がマージン領域mの幅の25
%未満であると、内部電極5、6が存在する部分とマー
ジン領域mとにおける積層、圧着時の応力集中が起こ
り、また焼成時の積層体3の燒結性や焼成時の収縮率の
不均衡を生じる。このため、焼成時の積層体3の歪を防
止することができない。他方、燒結制御用の導体膜8、
8…の幅がマージン領域mの幅の75%を越えると、内
部電極5、6と燒結制御用の導体膜8、8…の間隔がと
りにくく、短絡が起こりやすくなり、取得する静電容量
が不安定となる。さらに上記割合にすることで、成型時
にベースフィルムを剥離する時のシートのゆがみが小さ
くなり、積層精度がUPする。これは内電の印刷面積を
増すと、印刷部のシートの変形が小さくなるからであ
る。
In order to prevent the sintering control conductor films 8, 8... From distorting the laminated body 3 during lamination or firing as described above, the sintering control conductor films 8, 8. Area m
It is necessary to have some occupancy for
More specifically, the width of the sintering control conductor films 8, 8,.
It is necessary that the width is 25 to 75% of the width of the margin region m where the internal electrodes 5 and 6 are not provided on the ceramic layer 7. The width of the conductive films 8, 8,... For sintering control is 25 times the width of the margin region m.
%, Stress concentration at the time of lamination and pressure bonding occurs between the portion where the internal electrodes 5 and 6 are present and the margin region m, and imbalance in the sinterability of the laminate 3 during firing and the shrinkage rate during firing. Is generated. For this reason, distortion of the laminate 3 during firing cannot be prevented. On the other hand, the conductor film 8 for sintering control,
.. Exceeds 75% of the width of the margin region m, it is difficult to keep a gap between the internal electrodes 5 and 6 and the sintering control conductor films 8, 8. Becomes unstable. Further, by setting the above ratio, the distortion of the sheet when the base film is peeled at the time of molding is reduced, and the lamination accuracy is improved. This is because, when the printing area of the internal power is increased, the deformation of the sheet of the printing unit is reduced.

【0015】燒結制御用の導体膜8、8…と内部電極
5、6とは、同じ材質の導体膜からなるとよい。そうす
れば、燒結制御用の導体膜8、8…を形成するための導
体パターン8a、8bと内部電極5、6を形成するため
の内部電極パターン2a、2bとを同時に印刷すること
ができる。燒結制御用の導体膜8、8…は、内部電極
5、6の長手方向にわたって複数に分割して形成するの
がよい。これにより、マージン領域mの部分の全体が導
体膜8、8…で覆われず、隣接するセラミック層7、7
同士が部分的に決着するため、セラミック層7、7…同
士が剥がれにくくなる。
.. And the internal electrodes 5 and 6 are preferably made of the same material. Then, the conductor patterns 8a, 8b for forming the conductor films 8, 8,... For controlling sintering and the internal electrode patterns 2a, 2b for forming the internal electrodes 5, 6 can be simultaneously printed. The conductor films 8, 8,... For controlling sintering are preferably formed by being divided into a plurality over the longitudinal direction of the internal electrodes 5, 6. As a result, the whole of the margin region m is not covered with the conductor films 8, 8,.
Are partially settled, so that the ceramic layers 7, 7,.

【0016】また、燒結制御用の導体膜8、8…の一部
は、外部電極2、2が形成された積層体3の端部に達す
るよう形成するのがよい。これにより、積層体3の端面
で導体膜8、8…の一部と外部電極2、2とが結合さ
れ、積層体3の端面における外部電極2、2の密着性が
向上する。但し、外部電極2、2と導通するように形成
された燒結制御用の導体膜8、8…は、隣接する他のセ
ラミック層7に形成された他の燒結制御用の導体膜8、
8…と対向しないように形成するのがよい。これによ
り、燒結制御用の導体膜8、8…は、静電容量の取得に
関与しないため、余分な静電容量を取得したり、浮遊容
量を生じたりすることがなくなる。
Are preferably formed so as to reach the ends of the laminate 3 on which the external electrodes 2 are formed. .. And the external electrodes 2 and 2 are coupled to each other at the end face of the laminate 3, and the adhesion of the external electrodes 2 and 2 at the end face of the laminate 3 is improved. However, the sintering control conductor films 8, 8,... Formed so as to be electrically connected to the external electrodes 2, 2 are the other sintering control conductor films 8, 8 formed on the other adjacent ceramic layers 7.
8 are preferably formed so as not to face each other. .. Do not contribute to the acquisition of the capacitance, so that there is no need to acquire an extra capacitance or generate a stray capacitance.

【0017】前記のような積層セラミックコンデンサの
製造方法は、セラミック層7を形成するためのセラミッ
クグリーンシート1、1a、1bを得る工程と、これら
のセラミックグリーンシート1a、1bの一部に導電ペ
ーストを使用して内部電極パターン2a、2bを印刷す
る工程と、セラミックグリーンシート1、1a、1bを
所定の順序で積層する工程と、積層したセラミックグリ
ーンシート1、1a、1bを裁断する行程と、セラミッ
クグリーンシート1、1a、1bの積層体を焼成し、内
部電極5、6を有する焼成済みの積層体3を得る行程
と、積層体3の内部電極5、6が導出された端部に外部
電極2、2を形成する行程とを有する。
The method for manufacturing a multilayer ceramic capacitor as described above comprises the steps of obtaining ceramic green sheets 1, 1a, 1b for forming a ceramic layer 7, and adding a conductive paste to a part of these ceramic green sheets 1a, 1b. A step of printing the internal electrode patterns 2a and 2b using the above, a step of laminating the ceramic green sheets 1, 1a and 1b in a predetermined order, and a step of cutting the laminated ceramic green sheets 1, 1a and 1b. Firing the laminate of ceramic green sheets 1, 1 a, 1 b to obtain a fired laminate 3 having internal electrodes 5, 6; Forming the electrodes 2 and 2.

【0018】このような積層セラミックコンデンサの製
造方法において、前記積層体の焼成前に、前記セラミッ
クグリーンシート1a、1bの内部電極パターン2a、
2bが形成されていないマージン領域に、導電ペースト
を使用して燒結制御用の導体パターン8a、8bを印刷
する。この印刷に際しては、前述のように、燒結制御用
の導体パターン8a、8bは、内部電極パターン2a、
2bと同じ導電ペーストを使用し、セラミックグリーン
シート1a、1b上に内部電極パターン2a、2bと同
時に印刷するのが能率的である。
In such a method for manufacturing a multilayer ceramic capacitor, before firing the laminate, the internal electrode patterns 2a, 2b of the ceramic green sheets 1a, 1b are formed.
Conductive patterns 8a and 8b for sintering control are printed on the margin area where 2b is not formed by using a conductive paste. At the time of printing, as described above, the conductor patterns 8a and 8b for sintering control are formed by the internal electrode patterns 2a and
It is efficient to print on the ceramic green sheets 1a and 1b simultaneously with the internal electrode patterns 2a and 2b by using the same conductive paste as that of 2b.

【0019】[0019]

【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について具体的且つ詳細に説明する。ま
ず、チタン酸バリウム等の誘電体セラミック原料粉末を
エタノール等の溶剤に溶解したアクリル等の有機バイン
ダに均一に分散し、セラミックスラリを調整する。この
セラミックスラリをポリエチレンテレフタレートフィル
ム等のベースフィルム上に10μm以下の均一な厚さで
塗布し、乾燥し、膜状のセラミックグリーンシートを作
る。その後、このセラミックグリーンシートを適当な大
きさに裁断する。
Embodiments of the present invention will now be described specifically and in detail with reference to the drawings. First, a dielectric ceramic raw material powder such as barium titanate is uniformly dispersed in an organic binder such as acryl dissolved in a solvent such as ethanol to prepare a ceramic slurry. This ceramic slurry is applied on a base film such as a polyethylene terephthalate film or the like in a uniform thickness of 10 μm or less, and dried to form a film-like ceramic green sheet. Thereafter, the ceramic green sheet is cut into an appropriate size.

【0020】次に、図6に示すように、この裁断したセ
ラミックグリーンシート1a、1bの上に、導電ペース
トを使用し、2種類の内部電極パターン2a、2bと、
その両側に燒結制御用の導体パターン8a、8bを各々
印刷する。例えば導電ペーストは、Ni、Cu、Ag、
Pd、Ag−Pd粉末等の100重量%に対して、バイ
ンダとしてエチルセルロース、アクリル、ポリエステル
等を3〜12重量%、溶剤としてブチルカルビトール、
ブチルカルビトールアセテート、テルピネオール、エチ
ルセロソルブ、炭化水素等を80〜120重量%添加
し、均一に混合、分散したものを使用する。
Next, as shown in FIG. 6, two kinds of internal electrode patterns 2a, 2b are formed on the cut ceramic green sheets 1a, 1b by using a conductive paste.
Conductive control conductor patterns 8a and 8b are printed on both sides thereof. For example, conductive paste is Ni, Cu, Ag,
For 100% by weight of Pd, Ag-Pd powder, etc., 3 to 12% by weight of ethyl cellulose, acrylic, polyester, etc. as a binder, butyl carbitol as a solvent,
80 to 120% by weight of butyl carbitol acetate, terpineol, ethyl cellosolve, hydrocarbon or the like is added, and the mixture is uniformly mixed and dispersed.

【0021】このようなNiペースト等の導電ペースト
を使用し、セラミックグリーンシート1a、1bの上に
内部電極パターン2a、2bと燒結制御用の導体パター
ン8a、8bを各々同時に印刷する。このような内部電
極パターン2a、2bと燒結制御用の導体パターン8
a、8bが印刷されたセラミックグリーンシート1a、
1bを、図6に示すように交互に積み重ね、さらにその
両側に内部電極パターン2a、2bが印刷されてないセ
ラミックグリーンシート1、1、いわゆるダミーシート
を積み重ね、これらを圧着し、積層体を得る。さらに、
この積層体を縦横に裁断し、個々のチップ状の積層体に
分割する。その後、これらの積層体を焼成することで、
図3に示すような層構造を有する焼成済みの積層体3を
得る。
Using such a conductive paste such as a Ni paste, the internal electrode patterns 2a and 2b and the conductive patterns 8a and 8b for sintering control are simultaneously printed on the ceramic green sheets 1a and 1b, respectively. Such internal electrode patterns 2a and 2b and sintering control conductor pattern 8
a, ceramic green sheet 1a on which 8b is printed,
As shown in FIG. 6, the ceramic green sheets 1 and 1 which are not printed with the internal electrode patterns 2a and 2b, that is, so-called dummy sheets, are stacked on both sides thereof, and these are pressed to obtain a laminate. . further,
This laminate is cut vertically and horizontally and divided into individual chip-like laminates. Then, by firing these laminates,
A fired laminate 3 having a layer structure as shown in FIG. 3 is obtained.

【0022】図3に示すように、積層体3は内部電極
5、6を有する誘電体からなるセラミック層7、7…が
積層され、さらにその両側に内部電極5、6が形成され
てないセラミック層7、7…が各々複数層積み重ねられ
たものである。このような積層体3は、セラミック層7
を介して対向している各内部電極5、6が、積層体3の
両端面に交互に導出されている。
As shown in FIG. 3, the laminated body 3 is formed by laminating ceramic layers 7, 7,... Made of a dielectric material having internal electrodes 5, 6, and further having no internal electrodes 5, 6 formed on both sides thereof. Each of the layers 7, 7,... Is stacked in a plurality of layers. Such a laminate 3 has a ceramic layer 7
The internal electrodes 5 and 6 facing each other are alternately led out to both end surfaces of the laminate 3.

【0023】さらに、図3〜図4に示すように、内部電
極5、6が形成されたセラミック層7には、内部電極
5、6の両側の、いわゆるマージン領域mに燒結制御用
の導体膜8、8が形成されている。この燒結制御用の導
体膜8、8は、前記セラミックグリーンシート1a、1
bの燒結制御用の導体パターン8a、8bが焼成するこ
とにより形成されたものである。燒結制御用の導体パタ
ーン8a、8bは、セラミックグリーンシート1a、1
b上の内部電極パターン2a、2bと同じ導電ペースト
を用いて同時に印刷されるため、燒結制御用の導体膜
8、8は、内部電極5、6と同じ導体によりほぼ同じ膜
厚で形成される。但し、導体膜8、8は内部電極5、6
に比べて個々のパターンが小さいため、その平均的な膜
厚は、内部電極5、6に比べて若干薄くなる。導体膜
8、8の膜厚は、内部電極5、6の膜厚の80%以上で
あることが望ましい。
Further, as shown in FIGS. 3 and 4, the ceramic layer 7 on which the internal electrodes 5 and 6 are formed is provided with a conductor film for sintering control on a so-called margin region m on both sides of the internal electrodes 5 and 6. 8, 8 are formed. The conductor films 8, 8 for controlling sintering are formed of the ceramic green sheets 1a, 1a.
The conductor patterns 8a and 8b for controlling sintering b are formed by firing. The conductor patterns 8a and 8b for sintering control are made of ceramic green sheets 1a and 1b.
Since the conductive films 8 and 8 are simultaneously printed using the same conductive paste as the internal electrode patterns 2a and 2b on b, the sintering control conductive films 8 and 8 are formed by the same conductor as the internal electrodes 5 and 6 to have substantially the same thickness. . However, the conductor films 8 and 8 are the internal electrodes 5 and 6
Since the size of each pattern is smaller than that of the internal electrodes 5, 6, the average film thickness is slightly smaller than that of the internal electrodes 5, 6. It is desirable that the thickness of the conductor films 8, 8 is 80% or more of the thickness of the internal electrodes 5, 6.

【0024】また、この燒結制御用の導体膜8、8の幅
は、前記マージン領域mの幅の25〜75%にわたって
形成する。図2に示すように、燒結制御用の導体膜8、
8は、内部電極5、6の長手方向に沿って複数(図示の
例では4つずつ)に分割して形成され、それらの間に間
隙が形成されている。この間隙部分では積層されたセラ
ミック7同士が直接結着することになる。最も端の燒結
制御用の導体膜8、8は、内部電極5、6と共にセラミ
ック層7の縁に達しており、図1及び図3に示す積層体
3の端面に導出している。
The width of the sintering control conductor films 8, 8 is formed to be 25 to 75% of the width of the margin region m. As shown in FIG. 2, a conductor film 8 for controlling sintering is provided.
8 is divided into a plurality of pieces (four in the illustrated example) along the longitudinal direction of the internal electrodes 5 and 6, and a gap is formed between them. In this gap, the laminated ceramics 7 are directly bonded to each other. The endmost conductive films 8 and 8 for sintering control reach the edge of the ceramic layer 7 together with the internal electrodes 5 and 6 and are led out to the end faces of the laminate 3 shown in FIGS. 1 and 3.

【0025】図1に示すように、内部電極5、6及び一
部の燒結制御用の導体膜8、8が各々導出している積層
体3の両端にAgペーストなどの導電ペーストが塗布さ
れ、これが焼き付けられる。さらにその導電膜上にNi
メッキと、Sn或は半田メッキが施され、外部電極2、
2が形成される。これにより、積層セラミックコンデン
サが完成する。
As shown in FIG. 1, a conductive paste such as an Ag paste is applied to both ends of the laminated body 3 from which the internal electrodes 5 and 6 and a part of the conductive films 8 and 8 for sintering control are respectively led out. This is burned. In addition, Ni
Plating and Sn or solder plating are applied, and the external electrodes 2,
2 are formed. Thus, the multilayer ceramic capacitor is completed.

【0026】内部電極5、6と一部の燒結制御用の導体
膜8、8は、積層体3の端面で図1に示す外部電極2、
2と結合している。但し、図2に示すように、このセラ
ミック層7の縁に達した燒結制御用の導体膜8、8は、
セラミック層7を介して隣接するセラミック層7の燒結
制御用の導体膜8、8と対向していない。従って、セラ
ミック層7を介して交互に対向している内部電極5、6
のみが静電容量の取得には寄与し、燒結制御用の導体膜
8、8は静電容量の取得には寄与しない。
The internal electrodes 5 and 6 and a part of the conductor films 8 and 8 for controlling sintering are connected to the external electrodes 2 and 8 shown in FIG.
Combined with 2. However, as shown in FIG. 2, the conductor films 8, 8 for sintering control reaching the edge of the ceramic layer 7 are:
It does not face the conductor films 8 for controlling sintering of the adjacent ceramic layer 7 via the ceramic layer 7. Therefore, the internal electrodes 5 and 6 alternately facing each other with the ceramic layer 7 interposed therebetween.
Only contributes to the acquisition of the capacitance, and the conductor films 8 for sintering control do not contribute to the acquisition of the capacitance.

【0027】[0027]

【実施例】次に、本発明のより具体的な実施例とそれら
に対する比較例について説明する。 (実施例)チタン酸バリウム等の誘電体セラミック原料
粉末をエタノール等の溶剤に溶解したアクリル等の有機
バインダに均一に分散したセラミックスラリを作り、こ
れをポリエチレンテレフタレートフィルム等のベースフ
ィルム上に10μmの均一な厚さで塗布し、乾燥し、膜
状のセラミックグリーンシートを作った。その後、この
セラミックグリーンシートをベースフィルムから剥離
し、150mm角のセラミックグリーンシートを複数枚
作った。
Next, more specific examples of the present invention and comparative examples will be described. (Example) A ceramic slurry was prepared by uniformly dispersing a dielectric ceramic raw material powder such as barium titanate in an organic binder such as acryl dissolved in a solvent such as ethanol, and this was coated on a base film such as a polyethylene terephthalate film to a thickness of 10 μm. It was applied in a uniform thickness and dried to form a film-shaped ceramic green sheet. Thereafter, the ceramic green sheets were peeled off from the base film, and a plurality of 150 mm square ceramic green sheets were produced.

【0028】他方、Ni粉末の100重量%に対して、
バインダとしてエチルセルロースを8重量%、溶剤とし
てテルピネオールを100重量%、いわゆる共材として
チタン酸バリウム粉末を15重量%添加し、均一に混
合、分散し、導電ペーストを調整した。このNiペース
トを使用し、スクリーン印刷機により各々のセラミック
グリーンシートに図6に示すような厚さ2.3μmの内
部電極パターン1a、1bを各々形成した。
On the other hand, for 100% by weight of the Ni powder,
Ethyl cellulose as a binder was added at 8% by weight, terpineol as a solvent was added at 100% by weight, and barium titanate powder as a so-called co-material was added at 15% by weight, uniformly mixed and dispersed to prepare a conductive paste. Using this Ni paste, internal electrode patterns 1a and 1b each having a thickness of 2.3 μm as shown in FIG. 6 were formed on each ceramic green sheet by a screen printer.

【0029】これと同時に、内部電極パターン1a、1
bの両側に、厚さ2.1μmの燒結制御用の導体パター
ン8a、8bを印刷した。このような内部電極パターン
が印刷されたセラミックグリーンシートを交互に所定枚
数積み重ね、その上下に内部電極パターンが印刷されて
いないセラミックグリーンシート、いわゆるダミーシー
トを積み重ね、これらを積層方向に120℃の温度下に
おいて200tの圧力で加圧して圧着し、積層体を得
た。
At the same time, the internal electrode patterns 1a, 1a
On both sides of b, conductor patterns 8a and 8b for sintering control having a thickness of 2.1 μm were printed. A predetermined number of such ceramic green sheets on which the internal electrode patterns are printed are alternately stacked, and ceramic green sheets on which the internal electrode patterns are not printed, so-called dummy sheets, are stacked on the upper and lower sides, and these are stacked at a temperature of 120 ° C. in the stacking direction. Under the pressure of 200 tons under pressure, the laminate was pressed to obtain a laminate.

【0030】この積層体を、5.3mm×5.0mmの
大きさに裁断し、この積層体を1320℃の温度で焼成
し、図3に示すような焼成済の積層体3を得た。さら
に、この焼成済みの積層体3の両端部にCuペーストを
塗布し、これを焼き付けた。その後、チップを電解バレ
ルメッキ槽に入れて、Ag膜をメッキ処理し、同Ag膜
上にNiメッキ及びSnメッキ膜を順次施した。これに
より、外部電極2、2を形成し、図1に示すような積層
セラミックコンデンサを得た。
This laminate was cut into a size of 5.3 mm × 5.0 mm, and the laminate was fired at a temperature of 1320 ° C. to obtain a fired laminate 3 as shown in FIG. Further, a Cu paste was applied to both ends of the fired laminate 3 and baked. Thereafter, the chip was placed in an electrolytic barrel plating bath, the Ag film was plated, and a Ni plating and a Sn plating film were sequentially applied on the Ag film. Thus, external electrodes 2 and 2 were formed, and a multilayer ceramic capacitor as shown in FIG. 1 was obtained.

【0031】この積層セラミックコンデンサの積層体3
の内部電極5、6の両側のいわゆるマージン領域mに
は、図2に示すような燒結制御用の導体膜8、8が形成
されている。この導体膜8、8の幅は、マージン領域m
の幅の60%である。この積層セラミックコンデンサの
50個をアクリル系樹脂に埋め込み、保持した状態で、
積層セラミックコンデンサをその側面側から内部電極
5、6の積層方向と直交する方向に研磨し、内部電極
5、6とセラミック層7の積層状態を光学顕微鏡により
観察し、積層体3の内部のクラックとセラミック層7の
剥離、いわゆるデラミネーションの有無を調べた。その
結果、クラックやデラミネーションの発生は認められな
かった。
The multilayer body 3 of the multilayer ceramic capacitor
In the so-called margin regions m on both sides of the internal electrodes 5 and 6, conductor films 8 and 8 for sintering control are formed as shown in FIG. The width of the conductor films 8, 8 is set to the margin area m.
Is 60% of the width. With 50 of these multilayer ceramic capacitors embedded and held in acrylic resin,
The multilayer ceramic capacitor is polished from the side surface thereof in a direction orthogonal to the laminating direction of the internal electrodes 5 and 6, the lamination state of the internal electrodes 5 and 6 and the ceramic layer 7 is observed by an optical microscope, and cracks in the multilayer body 3 are observed. The presence or absence of so-called delamination of the ceramic layer 7 was examined. As a result, no crack or delamination was observed.

【0032】さらに、同時に製造した別の積層セラミッ
クコンデンサを50個をアクリル系樹脂に埋め込み、保
持した状態で、積層セラミックコンデンサをその端面側
から内部電極5、6の積層方向と直交する方向に研磨
し、断面形状を観察した。その結果、積層体3の収縮率
の違いによる変形は認められず、その幅方向にわたって
厚さ方向の寸法がほぼ一定な略長方形形状になった。
Further, 50 other laminated ceramic capacitors manufactured at the same time are embedded in acrylic resin and held, and the laminated ceramic capacitor is polished from its end face in a direction perpendicular to the laminating direction of the internal electrodes 5 and 6. Then, the cross-sectional shape was observed. As a result, no deformation due to the difference in the shrinkage rate of the laminate 3 was observed, and the laminate 3 was formed into a substantially rectangular shape whose dimension in the thickness direction was substantially constant over the width direction.

【0033】(比較例)前記実施例において、セラミッ
クグリーンシート1a、1bに内部電極パターン2a、
2bと共に、燒結制御用の導体パターン8a、8bを印
刷せず、内部電極パターン2a、2bのみを印刷したこ
と以外は、同実施例と同様にして積層セラミックコンデ
ンサを製造した。
(Comparative Example) In the above embodiment, the ceramic green sheets 1a and 1b were provided with the internal electrode patterns 2a and 2a.
A multilayer ceramic capacitor was manufactured in the same manner as in Example 1, except that the sintering control conductor patterns 8a and 8b were not printed together with 2b, and only the internal electrode patterns 2a and 2b were printed.

【0034】この積層セラミックコンデンサの50個を
アクリル系樹脂に埋め込み、保持した状態で、積層セラ
ミックコンデンサをその側面側から内部電極5、6の積
層方向と直交する方向に研磨し、内部電極5、6とセラ
ミック層7の積層状態を光学顕微鏡により観察し、積層
体3の内部のクラックとセラミック層7の剥離、いわゆ
るデラミネーションの有無を調べた。その結果、クラッ
クやデラミネーションの発生が50個中の12個に認め
られた。
With 50 of the laminated ceramic capacitors embedded and held in an acrylic resin, the laminated ceramic capacitor is polished from the side surface thereof in a direction orthogonal to the laminating direction of the internal electrodes 5 and 6. The laminated state of the ceramic layer 6 and the ceramic layer 7 was observed with an optical microscope, and the presence or absence of cracks in the laminated body 3 and peeling of the ceramic layer 7, that is, the presence or absence of so-called delamination was examined. As a result, cracks and delaminations were observed in 12 out of 50 cracks.

【0035】さらに、同時に製造した別の積層セラミッ
クコンデンサを50個をアクリル系樹脂に埋め込み、保
持した状態で、積層セラミックコンデンサをその端面側
から内部電極5、6の積層方向と直交する方向に研磨
し、断面形状を観察した。その結果、積層体3の幅方向
にわたる収縮率の違いによる変形が認められ、中央部が
厚く、両側が薄い形状を呈していた。尚、本実施例では
素体を焼成した後に外部電極を焼き付けしたが、本発明
ではこれに限らず、素体と外部電極を同時に焼成しても
同様の効果を得ることができる。
Further, 50 other laminated ceramic capacitors manufactured at the same time are embedded in an acrylic resin and held, and the laminated ceramic capacitor is polished from its end face in a direction perpendicular to the laminating direction of the internal electrodes 5 and 6. Then, the cross-sectional shape was observed. As a result, a deformation due to a difference in the shrinkage rate in the width direction of the laminate 3 was observed, and the center portion was thick and both sides were thin. In this embodiment, the external electrodes are baked after the element body is fired. However, the present invention is not limited to this, and the same effect can be obtained by simultaneously firing the element body and the external electrode.

【0036】[0036]

【発明の効果】以上説明した通り、本発明によれば、積
層体のいわゆるマージン領域とそれ以外の部分との積層
時の応力の不均衡、或いは焼成時の燒結性や収縮率の不
均衡に伴う積層体内部でのデラミネーションやクラッ
ク、さらには積層体の変形が生じにくい積層セラミック
コンデンサ積層セラミックコンデンサを得ることができ
る。
As described above, according to the present invention, the imbalance of the stress at the time of laminating the so-called margin region of the laminate and the other portions, or the imbalance of the sintering property and the shrinkage rate at the time of sintering. Accordingly, it is possible to obtain a multilayer ceramic capacitor in which delamination and cracks inside the multilayer body and furthermore, deformation of the multilayer body hardly occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による積層セラミックコンデンサの例を
示す一部切欠斜視図である。
FIG. 1 is a partially cutaway perspective view showing an example of a multilayer ceramic capacitor according to the present invention.

【図2】同積層セラミックコンデンサの2種類のセラミ
ック層の平面を示す平面図である。
FIG. 2 is a plan view showing planes of two types of ceramic layers of the multilayer ceramic capacitor.

【図3】同積層セラミックコンデンサの例の積層体の各
層を分離して示した分解斜視図である。
FIG. 3 is an exploded perspective view showing layers of the multilayer body of the example of the multilayer ceramic capacitor separately.

【図4】図1のA−A線断面図である。FIG. 4 is a sectional view taken along line AA of FIG. 1;

【図5】図1のB−B線断面図である。FIG. 5 is a sectional view taken along line BB of FIG. 1;

【図6】積層セラミックコンデンサを製造するためのセ
ラミックグリーンシートの積層状態を示す各層の分離斜
視図である。
FIG. 6 is an exploded perspective view of each layer showing a laminated state of ceramic green sheets for manufacturing a multilayer ceramic capacitor.

【符号の説明】[Explanation of symbols]

2 外部電極 3 積層体 5 内部電極 6 内部電極 7 セラミック層 8 燒結制御用の導体膜 2 external electrode 3 laminate 5 internal electrode 6 internal electrode 7 ceramic layer 8 conductive film for sintering control

フロントページの続き Fターム(参考) 5E001 AB03 AC07 AC09 AH01 AH06 AH09 AJ01 AJ02 5E082 AB03 BC32 BC33 EE04 EE17 EE23 EE26 EE35 FG06 FG26 FG54 GG10 GG26 GG28 JJ03 JJ23 LL01 LL02 LL03 MM24 PP09 Continued on the front page F-term (reference)

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 セラミック層(7)と内部電極(5)、
(6)とが交互に積層された積層体(3)と、この積層
体(3)の端部に設けられた外部電極(2)、(2)と
を有し、前記内部電極(5)、(6)がセラミック層
(7)の互いに対向する少なくとも一対の縁の何れか一
方に各々達していることにより、積層体(3)の対向す
る端面に内部電極(5)、(6)が各々導出され、同積
層体(3)の端面に導出された内部電極(5)、(6)
が前記外部電極(2)、(2)に各々接続されている積
層セラミックコンデンサにおいて、前記セラミック層
(7)の間の内部電極(5)、(6)が無いマージン領
域(m)に、燒結制御用の導体膜(8)、(8)…を形
成したことを特徴とする積層セラミックコンデンサ。
A ceramic layer (7) and an internal electrode (5);
(6) and a laminate (3) alternately laminated, and external electrodes (2) and (2) provided at ends of the laminate (3). , (6) reach each of at least one pair of opposing edges of the ceramic layer (7), so that the internal electrodes (5), (6) are provided on the opposing end faces of the laminate (3). The internal electrodes (5) and (6) which are respectively led out and led to the end face of the laminate (3)
Are connected to the external electrodes (2) and (2), respectively, in the margin region (m) where there is no internal electrode (5) or (6) between the ceramic layers (7). A multilayer ceramic capacitor characterized by forming conductive films (8) for control.
【請求項2】 燒結制御用の導体膜(8)、(8)…と
内部電極(5)、(6)との膜厚の比が60〜100%
であることを特徴とする請求項1に記載の積層セラミッ
クコンデンサ。
2. The ratio of the thickness of the conductor films (8), (8)... For sintering control to the thickness of the internal electrodes (5), (6) is 60 to 100%.
The multilayer ceramic capacitor according to claim 1, wherein
【請求項3】 燒結制御用の導体膜(8)、(8)…の
幅は、セラミック層(7)上に内部電極(5)、(6)
が無いマージン領域(m)の幅の25〜75%であるこ
とを特徴とする請求項1または2に記載の積層セラミッ
クコンデンサ。
3. The width of the conductive films (8), (8)... For controlling sintering is such that the internal electrodes (5), (6) are formed on the ceramic layer (7).
3. The multilayer ceramic capacitor according to claim 1, wherein the width is 25% to 75% of the width of the margin region (m) where there is no gap.
【請求項4】 燒結制御用の導体膜(8)、(8)…と
内部電極(5)、(6)とは、同じ材質の導体膜からな
ることを特徴とする請求項1〜3の何れかに記載の積層
セラミックコンデンサ。
4. The sintering controlling conductor films (8), (8)... And the internal electrodes (5), (6) are made of a conductor film of the same material. The multilayer ceramic capacitor according to any one of the above.
【請求項5】 燒結制御用の導体膜(8)、(8)…
は、内部電極(5)、(6)の長手方向にわたって複数
に分割して形成されていることを特徴とする請求項1〜
4の何れかに記載の積層セラミックコンデンサ。
5. A conductor film for controlling sintering (8).
Is formed so as to be divided into a plurality over the longitudinal direction of the internal electrodes (5) and (6).
5. The multilayer ceramic capacitor according to any one of 4.
【請求項6】 燒結制御用の導体膜(8)、(8)…の
一部は、外部電極(2)、(2)が形成された積層体
(3)の端部に達するよう形成されていることを特徴と
する請求項1〜5の何れかに記載の積層セラミックコン
デンサ。
6. A part of the sintering controlling conductor films (8), (8)... Is formed so as to reach an end of the laminated body (3) on which the external electrodes (2) and (2) are formed. The multilayer ceramic capacitor according to any one of claims 1 to 5, wherein
【請求項7】 外部電極(2)、(2)と導通するよう
に形成された燒結制御用の導体膜(8)、(8)…は、
隣接する他のセラミック層(7)に形成された他の燒結
制御用の導体膜(8)、(8)…と対向しないように形
成されていることを特徴とする請求項6に記載の積層セ
ラミックコンデンサ。
7. The sintering controlling conductor films (8), (8), which are formed so as to be electrically connected to the external electrodes (2), (2),
7. The laminate according to claim 6, wherein the laminate is formed so as not to face other sintering control conductor films (8) formed on another adjacent ceramic layer (7). 8. Ceramic capacitors.
【請求項8】 セラミック層(7)を形成するためのセ
ラミックグリーンシート(1)、(1a)、(1b)を
得る工程と、これらのセラミックグリーンシート(1
a)、(1b)の一部に導電ペーストを使用して内部電
極パターン(2a)、(2b)を印刷する工程と、セラ
ミックグリーンシート(1)、(1a)、(1b)を所
定の順序で積層する工程と、積層したセラミックグリー
ンシート(1)、(1a)、(1b)を裁断する行程
と、セラミックグリーンシート(1)、(1a)、(1
b)の積層体を焼成し、内部電極(5)、(6)を有す
る焼成済みの積層体(3)を得る行程と、積層体(3)
の内部電極(5)、(6)が導出された端部に外部電極
(2)、(2)を形成する行程とを有する積層セラミッ
クコンデンサの製造方法において、前記積層体の焼成前
に、前記セラミックグリーンシート(1a)、(1b)
の内部電極パターン(2a)、(2b)が形成されてい
ないマージン領域(m)に、導電ペーストを使用して燒
結制御用の導体パターン(8a)、(8b)を印刷する
ことを特徴とする積層セラミックコンデンサの製造方
法。
8. A process for obtaining ceramic green sheets (1), (1a) and (1b) for forming a ceramic layer (7), and a process for obtaining these ceramic green sheets (1).
a) printing the internal electrode patterns (2a) and (2b) using a conductive paste on a part of (1b), and ordering the ceramic green sheets (1), (1a) and (1b) in a predetermined order And the step of cutting the laminated ceramic green sheets (1), (1a) and (1b), and the steps of cutting the ceramic green sheets (1), (1a) and (1).
b) firing the laminate to obtain a fired laminate (3) having internal electrodes (5) and (6);
Forming the external electrodes (2) and (2) at the end where the internal electrodes (5) and (6) are led out of the multilayer ceramic capacitor. Ceramic green sheet (1a), (1b)
The conductor patterns (8a) and (8b) for sintering control are printed using a conductive paste on the margin area (m) where the internal electrode patterns (2a) and (2b) are not formed. Manufacturing method of multilayer ceramic capacitor.
【請求項9】 燒結制御用の導体パターン(8a)、
(8b)は、内部電極パターン(2a)、(2b)と同
じ導電ペーストを使用して印刷されることを特徴とする
請求項8に記載の積層セラミックコンデンサの製造方
法。
9. A conductor pattern (8a) for controlling sintering,
The method according to claim 8, wherein (8b) is printed using the same conductive paste as the internal electrode patterns (2a) and (2b).
【請求項10】 燒結制御用の導体パターン(8a)、
(8b)は、セラミックグリーンシート(1a)、(1
b)上に内部電極パターン(2a)、(2b)と同時に
印刷されることを特徴とする請求項9に記載の積層セラ
ミックコンデンサの製造方法。
10. A conductor pattern (8a) for controlling sintering.
(8b) is a ceramic green sheet (1a), (1b)
The method for manufacturing a multilayer ceramic capacitor according to claim 9, wherein the internal electrode patterns (2a) and (2b) are simultaneously printed on (b).
JP11074787A 1999-03-19 1999-03-19 Multilayer ceramic capacitor and manufacture thereof Withdrawn JP2000269074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11074787A JP2000269074A (en) 1999-03-19 1999-03-19 Multilayer ceramic capacitor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11074787A JP2000269074A (en) 1999-03-19 1999-03-19 Multilayer ceramic capacitor and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000269074A true JP2000269074A (en) 2000-09-29

Family

ID=13557361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11074787A Withdrawn JP2000269074A (en) 1999-03-19 1999-03-19 Multilayer ceramic capacitor and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000269074A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210422A (en) * 2005-01-25 2006-08-10 Tdk Corp Process for producing multilayer electronic component
JP2006286860A (en) * 2005-03-31 2006-10-19 Tdk Corp Laminated electronic part and its manufacturing method
JP2008060378A (en) * 2006-08-31 2008-03-13 Tdk Corp Multilayer capacitor array
CN104599839A (en) * 2013-10-30 2015-05-06 三星电机株式会社 Multilayer ceramic capacitor and board with the same mounted thereon
JP2017120870A (en) * 2015-12-28 2017-07-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. Conductive paste for internal electrode, and method for manufacturing multilayer ceramic electronic part
CN108878148A (en) * 2018-05-30 2018-11-23 广东风华高新科技股份有限公司 A kind of multilayer ceramic capacitor and preparation method thereof
JPWO2018190437A1 (en) * 2017-04-14 2020-02-06 京セラ株式会社 Film capacitors, connected capacitors, inverters and electric vehicles using them
CN117074131A (en) * 2023-08-15 2023-11-17 广东微容电子科技有限公司 Method for detecting corner crack of end part of chip type multilayer ceramic capacitor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210422A (en) * 2005-01-25 2006-08-10 Tdk Corp Process for producing multilayer electronic component
JP4650616B2 (en) * 2005-01-25 2011-03-16 Tdk株式会社 Manufacturing method of laminated electronic component
JP2006286860A (en) * 2005-03-31 2006-10-19 Tdk Corp Laminated electronic part and its manufacturing method
JP2008060378A (en) * 2006-08-31 2008-03-13 Tdk Corp Multilayer capacitor array
CN104599839A (en) * 2013-10-30 2015-05-06 三星电机株式会社 Multilayer ceramic capacitor and board with the same mounted thereon
JP2017120870A (en) * 2015-12-28 2017-07-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. Conductive paste for internal electrode, and method for manufacturing multilayer ceramic electronic part
JP2021192460A (en) * 2015-12-28 2021-12-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. Conductive paste for internal electrode and method for manufacturing multilayer ceramic electronic component
JPWO2018190437A1 (en) * 2017-04-14 2020-02-06 京セラ株式会社 Film capacitors, connected capacitors, inverters and electric vehicles using them
CN108878148A (en) * 2018-05-30 2018-11-23 广东风华高新科技股份有限公司 A kind of multilayer ceramic capacitor and preparation method thereof
CN117074131A (en) * 2023-08-15 2023-11-17 广东微容电子科技有限公司 Method for detecting corner crack of end part of chip type multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
KR100645710B1 (en) Multi layer ceramic capacitor
KR100481393B1 (en) Multilayer ceramic electronic part and conductive paste thereof
KR20000076982A (en) Multi layer ceramic electronic part
JPH09266130A (en) Multilayer capacitor
KR100676035B1 (en) Multi layer ceramic capacitor
JP2000269074A (en) Multilayer ceramic capacitor and manufacture thereof
JP3306814B2 (en) Manufacturing method of multilayer ceramic electronic component
JPH09106925A (en) Method of manufacturing layered ceramic capacitor
JPH08298227A (en) Laminated capacitor
JPH05190375A (en) Manufacture of copper multilayer ceramics substrate and copper paste used therefor
JP2004179349A (en) Laminated electronic component and its manufacturing method
KR100922943B1 (en) Method for manufacturing multilayer ceramic electronic component
JP2004014668A (en) Manufacturing method of laminated ceramic electronic part
JPH1187918A (en) Multilayered ceramic substrate and manufacture thereof
JPH07240337A (en) Laminated ceramic capacitor and its manufacture
JPH0374820A (en) Manufacture of laminated porcelain capacitor and manufacture of green sheet used therefor
JPH08316093A (en) Laminated ceramic electronic component manufacturing method
JPH09260202A (en) Laminated capacitor
JP3196713B2 (en) Manufacturing method of ceramic electronic components
JPH09260199A (en) Multilayer capacitor
JPH03220711A (en) Laminated ceramic capacitor
JPH11340082A (en) Multilayer chip component and its manufacture
JP3437019B2 (en) Manufacturing method of multilayer ceramic capacitor
JP2000277370A (en) Multilayer ceramic electronic component
JPH1126279A (en) Manufacture of laminated ceramic electronic parts

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606