JP2001237549A - Multilayered wiring board and its manufacturing method - Google Patents
Multilayered wiring board and its manufacturing methodInfo
- Publication number
- JP2001237549A JP2001237549A JP2000048862A JP2000048862A JP2001237549A JP 2001237549 A JP2001237549 A JP 2001237549A JP 2000048862 A JP2000048862 A JP 2000048862A JP 2000048862 A JP2000048862 A JP 2000048862A JP 2001237549 A JP2001237549 A JP 2001237549A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- manufacturing
- substrate
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、多層配線基板およ
びその製造方法に関し、さらに詳しくは、例えば、多数
個取りで複数層の高密度な配線パターンを接続してなる
ような多層配線基板およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-layer wiring board and a method of manufacturing the same, and more particularly, for example, a multi-layer wiring board formed by connecting a plurality of high-density wiring patterns in a multi-cavity and a multi-layer wiring board having the same. It relates to a manufacturing method.
【0002】[0002]
【従来の技術】近年、電子機器の小型高密度化に伴い、
産業用にとどまらず広く民生用機器の分野においても多
層配線基板が強く要望されている。特に多層配線基板の
高密度化は配線パターンの微細化を促進し、そのため複
数層の配線間の積層精度がその性能を左右するため、積
層精度の高い製造方法が望まれている。2. Description of the Related Art In recent years, as electronic devices have become smaller and denser,
There is a strong demand for multilayer wiring boards not only for industrial use but also in the field of consumer electronics. In particular, the increase in the density of the multilayer wiring board promotes the miniaturization of the wiring pattern, and therefore, the lamination accuracy between a plurality of wiring layers affects its performance. Therefore, a manufacturing method with high lamination accuracy is desired.
【0003】以下に従来の多層配線基板およびその製造
方法について、4層基板を例にして説明する。まず多層
基板のベースとなる両面配線基板の製造方法を説明す
る。A conventional multilayer wiring board and a method of manufacturing the same will be described below by taking a four-layer board as an example. First, a method for manufacturing a double-sided wiring substrate serving as a base of a multilayer substrate will be described.
【0004】図6(a)〜(f)は、従来の両面配線基
板の製造方法の工程断面図である。同図において、1
は、例えば340mm×510mm、厚さt1が約15
0μmのプリプレグシートであり、例えば不織布の芳香
族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた
複合材なる基材(以下アラミド−エポキシシートと称す
る)が用いられている。FIGS. 6A to 6F are cross-sectional views showing the steps of a conventional method for manufacturing a double-sided wiring board. In the figure, 1
Is, for example, 340 mm × 510 mm and the thickness t1 is about 15
It is a 0 μm prepreg sheet, for example, a base material (hereinafter, referred to as an aramid-epoxy sheet) made of a composite material in which a non-woven aromatic polyamide fiber is impregnated with a thermosetting epoxy resin.
【0005】5は片面にSi系の離型剤を塗布した厚さ
約20μmのプラスチックシートであり、例えばポリエ
チレンテレフタレート(以下PETシートと称する)が
用いられる。3は貫通孔(ビア穴)であり、アラミド−
エポキシシート1の両面に貼り付けられる厚さ18μm
のCuなどの金属箔4と電気的接続する導電性ペースト
2が充填される。[0005] Reference numeral 5 denotes a plastic sheet having a thickness of about 20 µm and coated on one side with a Si-based release agent. For example, polyethylene terephthalate (hereinafter referred to as a PET sheet) is used. 3 is a through hole (via hole),
18μm thickness attached to both sides of epoxy sheet 1
Is filled with a conductive paste 2 electrically connected to a metal foil 4 such as Cu.
【0006】先ず、両面にPETシート5が接着された
アラミド−エポキシシート1(図6(a))の所定の箇
所に、図6(b)に示すようにレーザ加工法などを利用
して貫通孔3が形成される。次に導電性ペースト2を充
填する方法としては貫通孔3を有するアラミド−エポキ
シシート1をスクリーン印刷機(図示せず)のテーブル
上に設置し、直接導電性ペースト2がPETシート5の
上から印刷される。このとき上面のPETシート5は印
刷マスクの役割と、アラミド−エポキシシート1の表面
の汚染防止の役割を果たしている。First, as shown in FIG. 6 (b), a predetermined portion of an aramid-epoxy sheet 1 (FIG. 6 (a)) having a PET sheet 5 bonded to both sides is penetrated by using a laser processing method or the like. A hole 3 is formed. Next, as a method of filling the conductive paste 2, the aramid-epoxy sheet 1 having the through holes 3 is placed on a table of a screen printing machine (not shown), and the conductive paste 2 is directly placed on the PET sheet 5 from above. Printed. At this time, the PET sheet 5 on the upper surface plays a role of a print mask and a role of preventing contamination of the surface of the aramid-epoxy sheet 1.
【0007】次に図6(d)に示すように、アラミド−
エポキシシート1の両面からPETシート5を剥離す
る。そしてアラミド−エポキシシート1の両面にCuな
どの金属箔4を重ね、熱プレスで加熱加圧することによ
り図6(e)に示すように、アラミド−エポキシシート
1の厚みが圧縮される(t2=約100μm)とともに
アラミド−エポキシシート1と金属箔4とが接着され、
両面の金属箔4は所定位置に設けた貫通孔3に充填され
た導電性ペースト2により電気的に接続されている。そ
して、図6(f)両面の金属箔4を選択的にエッチング
して配線パターン11a、11bが形成されて両面配線
基板10が得られる。[0007] Next, as shown in FIG.
The PET sheet 5 is peeled off from both sides of the epoxy sheet 1. Then, a metal foil 4 made of Cu or the like is overlaid on both surfaces of the aramid-epoxy sheet 1 and heated and pressed by a hot press to compress the thickness of the aramid-epoxy sheet 1 as shown in FIG. 6 (e) (t2 = Aramid-epoxy sheet 1 and metal foil 4 are adhered together with about 100 μm),
The metal foils 4 on both sides are electrically connected by the conductive paste 2 filling the through holes 3 provided at predetermined positions. Then, the metal foils 4 on both sides of FIG. 6F are selectively etched to form the wiring patterns 11a and 11b, thereby obtaining the double-sided wiring board 10.
【0008】図7(a)〜(c)は、従来の多層配線基
板の製造方法を示す工程断面図であり、4層基板を例と
して示している。まず、図7(a)に示すように、図6
(a)〜(f)によって製造された配線パターン11
a、11bを有する両面配線基板10と、貫通孔3に導
電性ペースト2を充填したアラミド−エポキシシート1
a、1b(このシート1a、1bは図6の(a)〜
(d)の工程により製造される)を準備する。作業ステ
ージ(図示なし)上に、アラミド−エポキシシート1
b、両面配線基板10、アラミド−エポキシシート1a
の順で位置決め孔6を画像認識などによって位置決めし
て重ねる。FIGS. 7A to 7C are process sectional views showing a conventional method for manufacturing a multilayer wiring board, and show a four-layer board as an example. First, as shown in FIG.
Wiring pattern 11 manufactured according to (a) to (f)
a, an aramid-epoxy sheet 1 filled with conductive paste 2 in through holes 3
a, 1b (the sheets 1a, 1b are shown in FIGS.
(Manufactured by the process (d)). Aramid-epoxy sheet 1 on work stage (not shown)
b, double-sided wiring board 10, aramid-epoxy sheet 1a
In this order, the positioning holes 6 are positioned by image recognition or the like and overlapped.
【0009】次に図7(b)に示すように両面に金属箔
4を重ねた後、全面を熱プレスにより圧力50kg/c
m2、温度200℃で1時間の加圧加熱することによ
り、アラミド−エポキシシート1a、1bの厚みが圧縮
されるとともに、アラミド−エポキシシート1a、1b
で両面配線基板10と金属箔4とを接着し、配線パター
ン11a、11bは導電性ペースト2により金属箔4と
インナビアホール接続される。そして図7(c)に示す
ように両面の金属箔4を選択的にエッチングして配線パ
ターン12a、12bを形成することで4層基板が得ら
れる。Next, as shown in FIG. 7 (b), after laminating the metal foils 4 on both sides, the whole surface is pressed by a hot press at a pressure of 50 kg / c.
The thickness of the aramid-epoxy sheets 1a and 1b is compressed by heating under pressure at 200 ° C. for 1 hour at a temperature of 200 m 2 , and the aramid-epoxy sheets 1a and 1b are compressed.
Then, the double-sided wiring board 10 and the metal foil 4 are bonded to each other, and the wiring patterns 11 a and 11 b are connected to the metal foil 4 and the inner via holes by the conductive paste 2. Then, as shown in FIG. 7C, the four-layer substrate is obtained by selectively etching the metal foils 4 on both surfaces to form the wiring patterns 12a and 12b.
【0010】以上のような製造方法を用いることによっ
て、従来の多層配線基板を得ることができる。なお、4
層以上の多層配線基板を得ようとすれば上記製造方法で
製造した多層配線基板を両面配線基板の代わりに用いて
同じ工程を繰り返せばよい。By using the above-described manufacturing method, a conventional multilayer wiring board can be obtained. In addition, 4
In order to obtain a multilayer wiring board having more than two layers, the same process may be repeated using the multilayer wiring board manufactured by the above-described manufacturing method instead of the double-sided wiring board.
【0011】一般的に多層配線基板の製造方法は一つの
基板に多数個の同一回路基板パターンを形成し、最終工
程後、分割する方法がとられており複数層のパターン間
の積層合致精度が歩留まりに対して重要となる。In general, a multilayer wiring board is manufactured by forming a large number of identical circuit board patterns on one board and dividing the same after the final step. It is important for the yield.
【0012】[0012]
【発明が解決しようとする課題】しかしながら上記従来
の構成では、今後予想されるさらなる配線の微細化、ビ
アの小径化、高多層化の要求に対して、多層配線基板の
製造時に通過する工程の温度変化や水分の吸湿などによ
り基板材料が伸縮して寸法変化にばらつきを持つため、
各層でランド部やビア部の位置がずれて層間の接続が十
分行うことができなくなり歩留まりの低下が激しいとい
う大きな問題がある。However, in the above-mentioned conventional structure, in response to the demands for further miniaturization of wiring, reduction in the diameter of vias, and increase in the number of multilayers, which are expected in the future, it is necessary to increase the number of processes that pass through when manufacturing a multilayer wiring board. Because the substrate material expands and contracts due to temperature changes and moisture absorption, and the dimensional changes vary,
There is a major problem in that the positions of the lands and vias are displaced in each layer, making it impossible to establish a sufficient connection between the layers and severely lowering the yield.
【0013】本発明は、上記従来の問題を解決するた
め、積層合致精度が高く、歩留まり向上に優れた多層配
線基板およびその製造方法を提供することを目的とする
ものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a multilayer wiring board having a high stacking accuracy and a high yield, and a method of manufacturing the same in order to solve the above-mentioned conventional problems.
【0014】[0014]
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。In order to achieve the above-mentioned object, the present invention is configured as follows.
【0015】すなわち、本発明の多層配線基板は、第1
の配線基板上に、該第1の配線基板よりも配線ルールが
微細な第2の配線基板を積層したものである。That is, the multilayer wiring board of the present invention has a first
And a second wiring board having a finer wiring rule than the first wiring board.
【0016】本発明によれば、配線基板のパターンの配
線を行う際の基準である配線ルールが微細な第2の配線
基板を、第1の配線基板よりも小さい面積で形成するこ
とができ、多層配線基板の製造時に通過する工程の温度
や水分による基板材料の寸法変化ばらつきを抑制するこ
とが可能になる。According to the present invention, it is possible to form a second wiring board having a finer wiring rule as a criterion when wiring a pattern of the wiring board with an area smaller than that of the first wiring board. It is possible to suppress variations in dimensional change of the substrate material due to the temperature and moisture in the process of passing when manufacturing the multilayer wiring substrate.
【0017】[0017]
【発明実施の形態】本発明の請求項1記載の発明は、第
1の配線基板上に、該第1の配線基板よりも配線ルール
が微細な第2の配線基板を積層したものであり、配線ル
ールが微細な第2の配線基板を、第1の配線基板よりも
小さい面積で形成することができ、多層配線基板の製造
時に通過する工程の温度変化や水分による基板材料の寸
法変化ばらつきを抑制することが可能になる。The invention according to claim 1 of the present invention is such that a second wiring board having a finer wiring rule than the first wiring board is laminated on the first wiring board, The second wiring board having a fine wiring rule can be formed with an area smaller than that of the first wiring board. It becomes possible to suppress.
【0018】請求項2記載の発明は、請求項1記載の発
明において、前記第2の配線基板は、前記第1の配線基
板上の一部分だけに積層されるものであり、第1の配線
基板上の所望の位置に積層して目的とする多層配線基板
を得ることができる。According to a second aspect of the present invention, in the first aspect of the present invention, the second wiring board is laminated only on a part of the first wiring board. The desired multilayer wiring board can be obtained by laminating it at the desired position above.
【0019】請求項3記載の発明は、請求項1または2
記載の発明において、前記第2の配線基板の複数が、前
記第1の配線基板上に配置されて積層されるものであ
り、複数の第2の配線基板は、第1の配線基板上に個々
にアライメントされて積層されるため積層合致精度が高
く、歩留まり向上に優れた多層配線基板を得ることがで
きる。The third aspect of the present invention is the first or second aspect.
In the invention described in the above, a plurality of the second wiring boards are arranged and laminated on the first wiring board, and the plurality of second wiring boards are individually arranged on the first wiring board. Therefore, a multilayer wiring board having high stacking accuracy and excellent yield can be obtained.
【0020】請求項4記載の発明は、請求項3記載の発
明において、複数の前記第2の配線基板が、種類が異な
るものであり、種類の異なる第2の配線基板のそれぞれ
を、第1の配線基板の所定の場所に積層することで目的
とする多層配線基板を得ることができる。According to a fourth aspect of the present invention, in the third aspect of the invention, the plurality of second wiring boards are of different types, and each of the different types of second wiring boards is connected to the first wiring board. The intended multilayer wiring board can be obtained by laminating at a predetermined place of the wiring board.
【0021】請求項5記載の発明は、請求項1ないし4
のいずれかに記載の発明において、前記第1の配線基板
および前記第2の配線基板は、絶縁層と、該絶縁層を介
して配置された配線層と、前記配線層同士を電気的に接
続する層間接続体とをそれぞれ備え、前記両配線基板
は、中間接続体を介して積層されて前記第1の配線基板
の表層の配線層と前記第2の配線基板の表層の配線層と
が電気的に接続されるものであり、寸法変化ばらつきの
少ない多層配線基板を得ることができる。[0021] The invention according to claim 5 is the invention according to claims 1 to 4.
In the invention described in any one of the first to fourth aspects, the first wiring board and the second wiring board may electrically connect an insulating layer, a wiring layer disposed via the insulating layer, and the wiring layers. The two wiring boards are laminated via an intermediate connector, and the surface wiring layers of the first wiring board and the surface wiring layer of the second wiring board are electrically connected to each other. And a multi-layer wiring board with less dimensional variation can be obtained.
【0022】請求項6記載の発明は、請求項5記載の発
明において、前記第2の配線基板は、前記中間接続体に
埋設されて積層されるものであり、第2の配線基板を積
層した側の平面平滑性が良好となるため、実装性が良好
となる。According to a sixth aspect of the present invention, in the fifth aspect of the invention, the second wiring board is embedded and laminated in the intermediate connector, and the second wiring board is laminated. Since the planar smoothness on the side is good, the mountability is good.
【0023】請求項7記載の発明は、請求項5または6
記載の発明において、前記層間接続体が、絶縁層を貫通
する貫通孔に充填された導電性ペーストであり、インナ
ビアホール接続の多層配線基板を得ることができる。The invention according to claim 7 is the invention according to claim 5 or 6.
In the invention described in the above, the interlayer connection body is a conductive paste filled in a through hole penetrating an insulating layer, and a multilayer wiring board connected to an inner via hole can be obtained.
【0024】請求項8記載の発明は、請求項5ないし7
のいずれかに記載の発明において、前記第1の配線基板
の前記絶縁層と前記第2の配線基板の前記絶縁層とが異
なる材質であり、目的に応じた材質、例えば、吸湿性が
少なく寸法変化が少ない材質を使用することができる。[0024] The invention according to claim 8 provides the invention according to claims 5 to 7.
In the invention described in any one of the first to third aspects, the insulating layer of the first wiring board and the insulating layer of the second wiring board are made of different materials, and a material suitable for the purpose, for example, has a small hygroscopic property and a small size. Materials with little change can be used.
【0025】請求項9記載の発明は、第1の配線基板を
製造する工程と、前記第1の配線基板よりも配線ルール
が微細な第2の配線基板を製造する工程と、前記両配線
基板を積層する工程とを備えるものであり、配線ルール
が微細な第2の配線基板を、第1の配線基板よりも小さ
い面積で製造することにより、多層配線基板の製造時に
通過する工程の温度変化や水分による基板材料の寸法変
化ばらつきを抑制することが可能になる。According to a ninth aspect of the present invention, there is provided a method of manufacturing a first wiring board, a step of manufacturing a second wiring board having a finer wiring rule than the first wiring board, A second wiring board having a fine wiring rule in an area smaller than that of the first wiring board, so that a temperature change in a step of passing through at the time of manufacturing the multilayer wiring board is achieved. It is possible to suppress variation in dimensional change of the substrate material due to moisture and moisture.
【0026】請求項10記載の発明は、請求項9記載の
発明は、前記第1の配線基板を製造する工程は、離型性
フィルムを備える絶縁基材に貫通孔を形成して導電性ペ
ーストを充填する工程と、前記離型性フィルムを剥離し
た前記絶縁基材の両面に金属箔を重ねて加熱加圧する工
程とを含み、前記第2の配線基板を製造する工程は、離
型性フィルムを備える絶縁基材に貫通孔を形成して導電
性ペーストを充填する工程と、前記離型性フィルムを剥
離した前記絶縁基材の両面に金属箔を重ねて仮接着する
工程とを含み、前記両配線基板を積層する工程は、前記
第1の配線基板上に、前記第2の配線基板を重ねて加熱
加圧して一体化する工程を含むものであり、第2の配線
基板は、比較的低い温度で仮接着(仮積層)しておき、
第1の配線基板の上に並べられた後、一括して加熱加圧
されて電気的接続が得られるように一体化積層するの
で、第2の配線基板の製造工程を低温で通過させ基板材
料の寸法変化ばらつきを小さく抑えることが可能とな
り、微細配線に対応した多層配線基板を得ることができ
る。According to a tenth aspect of the present invention, in the ninth aspect of the present invention, the step of manufacturing the first wiring board comprises forming a through-hole in an insulating base material provided with a release film, and forming a conductive paste on the insulating base material. And a step of laminating a metal foil on both sides of the insulating base material from which the release film has been peeled off and heating and pressurizing, wherein the step of manufacturing the second wiring board comprises a release film Forming a through hole in the insulating base material and filling the conductive paste, and a step of temporarily bonding a metal foil on both surfaces of the insulating base material peeled off the release film, The step of laminating both wiring boards includes a step of superimposing the second wiring board on the first wiring board, and heating and pressurizing to integrate the second wiring board. Temporary bonding (temporary lamination) at low temperature,
After being arranged on the first wiring board, they are collectively heated and pressed so as to be integrally laminated so that electrical connection can be obtained. Can be suppressed small, and a multilayer wiring board corresponding to fine wiring can be obtained.
【0027】請求項11記載の発明は、請求項9または
10記載の発明において、前記両配線基板を積層する工
程は、前記第1の配線基板上に、中間接続体を介して前
記第2の配線基板を重ねて加熱加圧して一体化するもの
であり、第2の配線基板を積層した側の平面平滑性が良
好となるため、実装性が良好となる。According to an eleventh aspect of the present invention, in the ninth or tenth aspect of the present invention, the step of laminating the two wiring boards includes the step of laminating the second wiring board on the first wiring board via an intermediate connector. The wiring substrates are stacked and heated and pressurized to integrate them. The planar smoothness of the side on which the second wiring substrate is laminated is improved, so that the mountability is improved.
【0028】請求項12記載の発明は、請求項9ないし
11のいずれかに記載の発明において、前記両配線基板
を積層する工程は、前記第1の配線基板上の一部分だけ
に、前記第2の配線基板を重ねて加熱加圧して一体化す
るものであり、第1の配線基板上の所望の位置に第2の
配線基板が積層されて目的とする多層配線基板を得るこ
とができる。According to a twelfth aspect of the present invention, in the invention according to any one of the ninth to eleventh aspects, the step of laminating the two wiring boards is performed only on a part of the first wiring board. Are stacked and heated and pressed to integrate them, and the second wiring board is laminated at a desired position on the first wiring board to obtain a target multilayer wiring board.
【0029】請求項13記載の発明は、請求項9ないし
11のいずれかに記載の発明において、前記両配線基板
を製造する工程は、前記第1の配線基板上に、前記第2
の配線基板の複数をそれぞれ配置して加熱加圧して一体
化するものであり、積層合致精度が高く、歩留まり向上
に優れた多層配線基板を得ることができる。According to a thirteenth aspect of the present invention, in the invention according to any one of the ninth to eleventh aspects, the step of manufacturing the two wiring boards includes the step of: forming the second wiring board on the first wiring board.
A plurality of the wiring boards are arranged and integrated by heating and pressurizing, and a multilayer wiring board with high stacking accuracy and high yield can be obtained.
【0030】請求項14記載の発明は、請求項10ない
し13のいずれかに記載の発明において、前記第1の配
線基板を製造する工程における前記絶縁基材と前記第2
の配線基板の製造工程における前記絶縁基材とが、異な
る材質であり、目的に応じた材質、例えば、吸湿性が少
なく寸法変化の少ない材質を使用することができる。The invention according to claim 14 is the invention according to any one of claims 10 to 13, wherein the insulating base material and the second insulating substrate are formed in a step of manufacturing the first wiring board.
The insulating substrate in the manufacturing process of the wiring substrate is a different material, and a material suitable for the purpose, for example, a material having a small hygroscopic property and a small dimensional change can be used.
【0031】以下、図面によって本発明の実施の形態に
ついて詳細に説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【0032】(実施の形態1)図1は本発明の一実施形
態を示す斜視図で、本発明の多層配線基板を実装機に装
着するために最適なサイズに切断した形態の例である。(Embodiment 1) FIG. 1 is a perspective view showing an embodiment of the present invention, and is an example of a form in which a multilayer wiring board of the present invention is cut into an optimum size for mounting on a mounting machine.
【0033】この実施の形態の多層配線基板は、パター
ン幅や間隙、穴径、ランド径、導体厚さ、導体層数、層
間距離、穴位置などを規定する配線ルールが比較的粗
く、大きい面積の第1の配線基板としてのコア基板21
上に、このコア基板21よりも配線ルールが微細な小さ
い面積の第2の配線基板としてファイン基板22を複数
枚並べ、電気的接続が得られるように積層した構造をし
ており、各ファイン基板22は個々にアライメントされ
て積層されたものである。The multilayer wiring board of this embodiment has a relatively large wiring rule for defining the pattern width, gap, hole diameter, land diameter, conductor thickness, number of conductor layers, interlayer distance, hole position, etc., and has a large area. Core substrate 21 as first wiring substrate
A plurality of fine substrates 22 are arranged thereon as a second wiring substrate having a smaller wiring rule and a smaller area than the core substrate 21, and are stacked so that electrical connection can be obtained. Reference numeral 22 denotes a layer that is individually aligned and stacked.
【0034】コア基板21は、例えば、合成繊維あるい
は無機繊維を主材料とする織布または不織布と熱硬化性
樹脂との複合材からなるものであり、積層プレス時の加
熱加圧により圧縮される被圧縮性の材料で、例えば芳香
族ポリアミドを主材料とする織布または不織布と熱硬化
型エポキシ樹脂との複合材や、ガラス繊維を主材料とす
る織布または不織布と熱硬化型エポキシ樹脂との複合材
を用いている。The core substrate 21 is made of, for example, a composite material of a woven or non-woven fabric mainly composed of synthetic fibers or inorganic fibers and a thermosetting resin, and is compressed by heating and pressing during lamination pressing. A compressible material, for example, a composite material of a woven or non-woven fabric with an aromatic polyamide as a main material and a thermosetting epoxy resin, or a woven or non-woven fabric with a glass fiber as a main material and a thermosetting epoxy resin Is used.
【0035】このコア基板21は、上述の従来の技術で
説明した製造方法等で製造され、図1のサイズを多数個
取りにして大版の状態で製造する。The core substrate 21 is manufactured by the manufacturing method described in the above-mentioned conventional technique, and is manufactured in a large-sized state by taking a large number of pieces in FIG.
【0036】ファイン基板22は、耐熱性フィルムの両
面に熱硬化性接着剤を塗布した材料からなり、積層プレ
スで加熱加圧するとき接着剤が流動して、あたかも被圧
縮性を持つ材料のように挙動する材料で、例えばポリイ
ミドフィルムの両面にポリイミド系の熱硬化性接着剤を
塗布したものを基材として使用している。The fine substrate 22 is made of a material in which a thermosetting adhesive is applied to both surfaces of a heat-resistant film, and when heated and pressed by a laminating press, the adhesive flows, as if it were a material having compressibility. A material that behaves, for example, a polyimide film on both sides of which a polyimide-based thermosetting adhesive is applied is used as a base material.
【0037】コア基板21、ファイン基板22ともに、
層間接続をするためのビアホールを有しており、ビアホ
ール内には導電性ペーストを充填しており、積層プレス
で加熱加圧することによりビアホール両面の配線パター
ンにより導電性ペーストが圧縮され、層間の電気的接続
を得ることができる。ここで、導電性ペーストは例えば
Cu、Agおよびこれらの合金から選ばれる少なくとも
一つの金属粉末と熱硬化性のエポキシ樹脂とからなり、
予め別の支持基材に形成された配線パターンの厚みと被
圧縮性の基材の効果により、ビアホール内に充填された
導電性ペーストが積層プレス時に圧縮され、電気的接続
を得るのである。Both the core substrate 21 and the fine substrate 22
It has a via hole for interlayer connection. The via hole is filled with a conductive paste, and the conductive paste is compressed by the wiring pattern on both sides of the via hole by heating and pressurizing with a lamination press. Connection can be obtained. Here, the conductive paste includes, for example, at least one metal powder selected from Cu, Ag and an alloy thereof and a thermosetting epoxy resin,
Due to the effect of the thickness of the wiring pattern formed in advance on another supporting base material and the compressible base material, the conductive paste filled in the via holes is compressed at the time of laminating press to obtain electrical connection.
【0038】また、ファイン基板22は、アライメント
マーク23によってコア基板21上に個々にアライメン
トされている。図1はコア基板21上にファイン基板2
2が規則的に配置されている例を示しているが、任意の
位置にファイン基板22が配置されてもかまわない。ま
た、ファイン基板22が隙間なく敷き詰められている状
態でもよい。また、ファイン基板22が数種類の異なる
配線パターンの基板であっても本発明の多層配線基板に
適用できる。The fine substrates 22 are individually aligned on the core substrate 21 by the alignment marks 23. FIG. 1 shows a fine substrate 2 on a core substrate 21.
2 shows an example in which the fine substrates 22 are regularly arranged, but the fine substrate 22 may be arranged at an arbitrary position. Further, the fine substrate 22 may be spread without any gap. Further, even if the fine substrate 22 is a substrate having several types of different wiring patterns, it can be applied to the multilayer wiring substrate of the present invention.
【0039】図1のようにファイン基板22が配置され
た場合、ファイン基板22がコア基板21に埋設するよ
うに積層されてもよい。When the fine substrate 22 is arranged as shown in FIG. 1, the fine substrate 22 may be laminated so as to be embedded in the core substrate 21.
【0040】次に図2を用いて、本発明の多層配線基板
の製造方法について説明する。図2(a)〜(g)は、
本発明の多層配線基板における2層のファイン基板を形
成する製造方法を示す工程断面図である。Next, a method for manufacturing a multilayer wiring board according to the present invention will be described with reference to FIG. FIGS. 2 (a) to 2 (g)
FIG. 4 is a process cross-sectional view illustrating a manufacturing method for forming a two-layer fine substrate in the multilayer wiring board of the present invention.
【0041】図2において、31は厚さ約12.5μm
の耐熱性のフィルム材料で図1のファイン基板22の基
材となる材料であり、例えばポリイミドフィルムのよう
なものを用いている。このポリイミドフィルムの厚さ
は、例えば12.5μmを使用しているが、層間の電気
的接続を行うビアホールの直径によって、厚いフィルム
や逆に薄いフィルムを用いることがある。In FIG. 2, reference numeral 31 denotes a thickness of about 12.5 μm.
The heat-resistant film material is used as a base material of the fine substrate 22 in FIG. 1, and for example, a material such as a polyimide film is used. Although the thickness of the polyimide film is, for example, 12.5 μm, a thick film or a thin film may be used depending on the diameter of a via hole for making electrical connection between layers.
【0042】32はフィルム基材31の両面に塗布され
た厚さ約5μmの接着剤層で、例えばポリイミド系の熱
硬化性接着剤を用いることができる。33は片面にSi
系の離型剤を塗布した厚さ約9μmの離型性フィルムと
してのプラスチックシートであり、例えばポリエチレン
ナフタレート(以下PENシートと称する)が用いられ
る。配線パターン41aは、予め支持基板42a上に別
工程でエッチング法やアディティブめっき法で形成され
る。34は貫通孔(ビア穴)であり、フィルム基材31
の両面に貼り付けられる厚さ約9μmのCuなどの配線
パターン41aと41bとを電気的接続する導電性ペー
スト35が充填される。Reference numeral 32 denotes an adhesive layer having a thickness of about 5 μm applied to both surfaces of the film base material 31. For example, a polyimide-based thermosetting adhesive can be used. 33 is Si on one side
A plastic sheet as a release film having a thickness of about 9 μm coated with a system release agent, for example, polyethylene naphthalate (hereinafter referred to as a PEN sheet). The wiring pattern 41a is formed on the support substrate 42a in advance by an etching method or an additive plating method in another step. 34 is a through hole (via hole),
Is filled with a conductive paste 35 for electrically connecting the wiring patterns 41a and 41b, such as Cu, having a thickness of about 9 μm to be attached to both surfaces of the substrate.
【0043】まず、図2(a)に示される両面にPEN
シート33が接着された接着剤層32付きのフィルム基
材31の所定の箇所に、図2(b)に示すようにレーザ
加工法などを利用して穴径約50μmの貫通孔34が形
成される。ここで使用するレーザーは、例えばYAGレ
ーザーのような紫外光レーザーを用いる。First, PEN is applied to both surfaces shown in FIG.
As shown in FIG. 2B, a through hole 34 having a hole diameter of about 50 μm is formed in a predetermined portion of the film substrate 31 with the adhesive layer 32 to which the sheet 33 is adhered, using a laser processing method or the like. You. The laser used here is, for example, an ultraviolet laser such as a YAG laser.
【0044】次に導電性ペースト35を充填する方法と
しては、貫通孔34を有する接着剤層32付きのフィル
ム基材31をスクリーン印刷機(図示せず)のテーブル
上に設置し、直接導電性ペースト35、例えばCuペー
ストやAgとCuの合金ペースト等がPENシート33
の上から印刷される。このとき上面のPENシート33
は印刷マスクの役割と、接着剤層32付きフィルム基材
31の表面の汚染防止の役割を果たしている。Next, as a method of filling the conductive paste 35, a film substrate 31 with an adhesive layer 32 having a through hole 34 is placed on a table of a screen printing machine (not shown), A paste 35 such as a Cu paste or an alloy paste of Ag and Cu is used as the PEN sheet 33.
Printed from above. At this time, the PEN sheet 33 on the upper surface
Plays a role of a print mask and a role of preventing contamination of the surface of the film substrate 31 with the adhesive layer 32.
【0045】次に図2(d)に示すように、接着剤層3
2付きフィルム基材31の両面からPENシート33を
剥離する。そして図2(e)に示すように、予めCuな
どの金属で配線パターン41aが形成された支持基板4
2aと配線パターンが未形成のCuなどの金属箔41b
が形成されている支持基板42bとを、接着剤層32付
きフィルム基材31の両面に用意する。Next, as shown in FIG. 2D, the adhesive layer 3
The PEN sheet 33 is peeled off from both sides of the film substrate 31 with the two. Then, as shown in FIG. 2E, the support substrate 4 on which the wiring pattern 41a is formed in advance with a metal such as Cu.
2a and metal foil 41b such as Cu having no wiring pattern formed thereon
Is provided on both sides of the film substrate 31 with the adhesive layer 32.
【0046】次に図2(f)に示すように、Cuなどの
金属箔41bが形成されている支持基板42b上で、配
線パターン41aが形成された支持基板42aと、図2
(d)の接着剤層32付きフィルム基材31のビアをア
ライメントし、40〜60℃程度の低温で加圧すること
により配線パターン41aと接着剤32とを仮接着す
る。次に図2(g)に示すように、支持基板42aをエ
ッチング等の方法を用いて除去することにより、配線パ
ターン41aが基板表面に現れ、2層のファイン基板を
得ることができる。Next, as shown in FIG. 2 (f), on a support substrate 42b on which a metal foil 41b of Cu or the like is formed, a support substrate 42a on which a wiring pattern 41a is formed
(D) The vias of the film substrate 31 with the adhesive layer 32 are aligned, and the wiring pattern 41a and the adhesive 32 are temporarily bonded by pressing at a low temperature of about 40 to 60 ° C. Next, as shown in FIG. 2G, by removing the supporting substrate 42a by a method such as etching, the wiring pattern 41a appears on the substrate surface, and a two-layer fine substrate can be obtained.
【0047】転写される配線パターンは、通常、40μ
mの厚さのAl箔上に9μmのCuをめっきで形成した三
井金属鉱業(株)製のUTC銅箔を用いており、UTC
銅箔のCuの部分のみを選択的にエッチング処理して配
線パターンを形成している。あるいは、Al箔上に所定
の配線パターンの形状にCuめっきすることにより配線
パターンを形成してもよい。The transferred wiring pattern is usually 40 μm.
UTC copper foil manufactured by Mitsui Kinzoku Mining Co., Ltd., which is formed by plating 9 μm Cu on an Al foil having a thickness of
Only the Cu portion of the copper foil is selectively etched to form a wiring pattern. Alternatively, the wiring pattern may be formed by subjecting the Al foil to Cu plating in a predetermined wiring pattern shape.
【0048】このような配線パターンが形成された転写
用銅箔のランド部分と導電性ペースト35を充填したフ
ィルム基材31のビアホール部が合致するようにアライ
メントして重ね合わせ、真空雰囲気で約40〜60℃の
低温で50〜160kg/cm2の圧力で数分間仮プレ
スすることにより、配線パターンをフィルム基材上に仮
接着する。仮接着後、Al箔のみを選択的にエッチング
除去することにより、上述のように両面のファイン基板
22を得ることができる。The land portion of the transfer copper foil on which such a wiring pattern is formed and the via hole portion of the film base material 31 filled with the conductive paste 35 are aligned and overlapped with each other. The wiring pattern is temporarily bonded to the film substrate by temporarily pressing at a low temperature of 6060 ° C. and a pressure of 50〜160 kg / cm 2 for several minutes. After the temporary bonding, by selectively etching away only the Al foil, the fine substrates 22 on both sides can be obtained as described above.
【0049】ファイン基板22は高いアライメント合致
精度が必要となるため、通常50〜150mm□程度の
ワークサイズで製造される。ワークサイズを小さくする
ことにより、基材の寸法変化や寸法変化に伴って発生す
る寸法ばらつき等を小さく抑制することができ、積層精
度の向上を実現することができる。Since the fine substrate 22 requires high alignment accuracy, it is usually manufactured with a work size of about 50 to 150 mm square. By reducing the work size, a dimensional change of the base material, a dimensional variation caused by the dimensional change, and the like can be suppressed to be small, and an improvement in lamination accuracy can be realized.
【0050】次に図3(a)〜(c)の工程断面図を用
いて、ファイン基板をさらに積層して3層基板を形成す
る製造方法について説明する。Next, a manufacturing method for forming a three-layer substrate by further laminating fine substrates will be described with reference to the process sectional views of FIGS. 3 (a) to 3 (c).
【0051】図3(a)において、51は図2の製造工
程で製造された2層のファイン基板で、図2(g)に示
したのと同様のものである。52は図2(d)に相当す
る、接着剤層32付きフィルム基材31にレーザー穴加
工を行い、ペースト充填し、PENシート33を剥離し
たものである。53は支持基材42c上に予めuなどの
金属で配線パターン41cが形成されたものである。2
層のファイン基板51の配線パターンと、ペースト充填
済みのフィルム基材52のビアホールと、配線パターン
が形成された支持基材53の配線パターンとをアライメ
ントし、重ね合わせた後、40〜60℃程度の低温で加
圧することにより仮接着したものが図3(b)である。In FIG. 3A, reference numeral 51 denotes a two-layer fine substrate manufactured in the manufacturing process shown in FIG. 2, which is the same as that shown in FIG. 2G. Reference numeral 52 denotes a film corresponding to FIG. 2D, which is obtained by performing laser hole processing on the film base material 31 with the adhesive layer 32, filling with a paste, and peeling off the PEN sheet 33. Numeral 53 denotes a wiring pattern 41c formed of a metal such as u on the support base 42c in advance. 2
After aligning and overlaying the wiring pattern of the layered fine substrate 51, the via hole of the paste-filled film base material 52, and the wiring pattern of the support base material 53 on which the wiring pattern is formed, about 40 to 60 ° C. FIG. 3 (b) shows what was temporarily bonded by pressing at a low temperature.
【0052】次に図3(c)に示すように、支持基板4
2cをエッチング等の方法を用いて除去することによ
り、配線パターン41cが基板表面に現れ、3層のファ
イン基板を得ることができる。4層以上積層したファイ
ン基板は、図3の製造工程を繰り返すことによって得る
ことができる。Next, as shown in FIG.
By removing 2c using a method such as etching, the wiring pattern 41c appears on the substrate surface, and a three-layer fine substrate can be obtained. A fine substrate in which four or more layers are laminated can be obtained by repeating the manufacturing process of FIG.
【0053】図4はファイン基板22のコア基板21に
接続する配線パターンの製造工程を表す工程断面図であ
る。図4(a)〜(c)を用いて、2層のファイン基板
をコア基板に積層する場合について説明する。FIG. 4 is a process sectional view showing a process of manufacturing a wiring pattern to be connected to the core substrate 21 of the fine substrate 22. A case where a two-layer fine substrate is laminated on a core substrate will be described with reference to FIGS.
【0054】図4(a)はファイン基板の製造工程の説
明に用いた図2(f)と同じ工程を示しており、ペース
トを充填済みのフィルム基材52に配線パターン41a
を形成済みの支持基材42aと配線パターンが未形成の
Cuなどの金属箔41bが形成されている支持基板42
bを仮接着したものである。図4(b)は支持基板42
bをエッチング等の方法を用いて除去した状態を示して
いる。次に表面に現れた金属箔41bを所定の形状に例
えば露光、エッチング等の方法を用いてパターニング
し、コア基板に接続する配線パターン41b’を得るこ
とができる。FIG. 4 (a) shows the same process as FIG. 2 (f) used for the description of the manufacturing process of the fine substrate, and the wiring pattern 41a is formed on the film base 52 which has been filled with the paste.
Support substrate 42a on which a metal foil 41b such as Cu on which a wiring pattern is not formed is formed.
b was temporarily bonded. FIG. 4B shows the supporting substrate 42.
This shows a state where b has been removed by a method such as etching. Next, the metal foil 41b appearing on the surface is patterned into a predetermined shape using, for example, a method such as exposure and etching to obtain a wiring pattern 41b ′ connected to the core substrate.
【0055】次にコア基板21とファイン基板22との
積層方法について説明する。コア基板21は、例えば本
従来の技術でも説明した図6、図7の方法を用いて製造
される。このコア基板21は、550mm□や510×
340mmといった比較的大面積のワークサイズで製造
される。従って、コア基板21とファイン基板22を積
層する際には、通常一枚のコア基板21に対して、複数
枚のファイン基板22が必要となる。もちろん、一枚の
コア基板21に対して、ファイン基板22が一枚だけと
か、部分的に配置されていてもかまわない。Next, a method of laminating the core substrate 21 and the fine substrate 22 will be described. The core substrate 21 is manufactured, for example, using the method of FIGS. 6 and 7 described in the related art. This core substrate 21 is 550 mm square or 510 ×
It is manufactured with a relatively large work size such as 340 mm. Therefore, when laminating the core substrate 21 and the fine substrate 22, a plurality of fine substrates 22 are usually required for one core substrate 21. Needless to say, only one fine substrate 22 may be disposed on one core substrate 21 or may be partially disposed.
【0056】図5で4層基板を例にしたコア基板とファ
イン基板との積層方法について説明する。A method of laminating a core substrate and a fine substrate using a four-layer substrate as an example will be described with reference to FIG.
【0057】図5(a)における61は図4で説明した
方法で製造された、コア基板に接続する配線パターン4
1b’を備えるファイン基板である。62は図6で説明
した方法で製造されたコア基板である。また、63は図
6で説明した方法で製造される、図6(d)のビアに導
電性ペーストが充填された中間接続体としてのアラミド
−エポキシシートである。ファイン基板61とアラミド
−エポキシシート63とコア基板62は、それぞれ所定
の位置に形成されたアライメントマーク64を用いてア
ライメントされ、加熱加圧することにより図5(b)の
ように積層され一体化する。In FIG. 5A, reference numeral 61 denotes a wiring pattern 4 manufactured by the method described with reference to FIG.
1b ′ is a fine substrate. Reference numeral 62 denotes a core substrate manufactured by the method described with reference to FIG. Reference numeral 63 denotes an aramid-epoxy sheet as an intermediate connector in which the via of FIG. 6D is filled with a conductive paste, which is manufactured by the method described with reference to FIG. The fine substrate 61, the aramid-epoxy sheet 63, and the core substrate 62 are aligned using alignment marks 64 formed at predetermined positions, and are laminated and integrated as shown in FIG. .
【0058】このとき仮接着状態であったファイン基板
61では、配線パターン41aが接着剤層に埋設され、
ビア35中のペーストを圧縮し電気的な導通が得られ
る。同様にアラミド−エポキシシート63においても、
配線パターン41b’と11aがアラミド−エポキシシ
ートに埋設すると同時にシートを圧縮するため、ビアの
電気的接続がなされる。すなわち、ファイン基板22に
転写される配線パターンが仮接着の状態から、プレス温
度により溶融した接着剤の中に埋まりこむのと同時にビ
アホール中の導電性ペーストを圧縮することによって、
ファイン基板22中の50μmビアの電気的接続を行う
ことができる。また、図5のアラミド−エポキシシート
63も熱プレスによって圧縮されビアホールの導通を得
ることができる。よって図5(b)の状態になってはじ
めて全層のビアの電気的接続がなされるのである。この
とき図5(b)のようにファイン基板61がアラミド−
エポキシシート中に埋設される。加熱加圧時の加圧力に
よっては、ファイン基板61そのものは埋設せず、配線
パターン41b’だけがアラミド−エポキシシート中に
埋設されることもある。At this time, in the fine substrate 61 in the temporarily bonded state, the wiring pattern 41a is embedded in the adhesive layer,
The paste in the via 35 is compressed to obtain electrical conduction. Similarly, in the aramid-epoxy sheet 63,
Since the wiring patterns 41b 'and 11a are embedded in the aramid-epoxy sheet and at the same time compress the sheet, electrical connection of vias is made. That is, by compressing the conductive paste in the via hole at the same time that the wiring pattern transferred to the fine substrate 22 is buried in the adhesive melted by the pressing temperature from the state of the temporary bonding,
Electrical connection of a 50 μm via in the fine substrate 22 can be made. Further, the aramid-epoxy sheet 63 of FIG. 5 is also compressed by the hot press, and the conduction of the via holes can be obtained. Therefore, only when the state shown in FIG. 5B is reached, the electrical connection of the vias of all layers is made. At this time, as shown in FIG.
Embedded in epoxy sheet. Depending on the pressure applied during heating and pressing, the fine substrate 61 itself may not be embedded, and only the wiring pattern 41b 'may be embedded in the aramid-epoxy sheet.
【0059】上述の積層する際のプレス条件を、温度2
00℃、圧力約160kg/cm2の真空プレスとする
ことにより、ファイン基板のコア基板と接続される配線
パターン41b’だけでなく、ファイン基板自体がアラ
ミド−エポキシシート63中に埋設されるように積層さ
れる。これはファン基板の基材が、12.5μmと非常
に薄いため可能となった構造で、ファイン基板を積層し
た側の平面平滑性が良好となるため、実装性が良好とな
る。また、コア基板との接続層に用いているアラミド−
エポキシシートのビアにかかる圧縮量が大きくなるた
め、ビアの接続信頼性も非常に良好な多層配線基板とな
る。また、コア基板自体が埋設できる構造となっている
ため、厚さの異なるファイン基板が同一コア基板に積層
される場合においても、平坦な基板面を保ちながら圧縮
することが可能となっている。The pressing conditions for the above-mentioned lamination were set to a temperature of 2
By using a vacuum press at 00 ° C. and a pressure of about 160 kg / cm 2 , not only the wiring pattern 41 b ′ connected to the core substrate of the fine substrate but also the fine substrate itself can be embedded in the aramid-epoxy sheet 63. It is laminated. This is a possible structure because the base material of the fan substrate is as thin as 12.5 μm, and the flatness on the side on which the fine substrate is laminated is improved, so that the mountability is improved. The aramid used for the connection layer with the core substrate
Since the amount of compression applied to the vias of the epoxy sheet increases, the multilayer wiring board has very good via connection reliability. In addition, since the core substrate itself has a structure that can be embedded, even when fine substrates having different thicknesses are stacked on the same core substrate, it is possible to compress the fine substrate while maintaining a flat substrate surface.
【0060】また、積層する際のプレス条件を、温度2
00℃、圧力50kg/cm2の真空プレスとすること
により、ファイン基板のコア基板と接続される配線パタ
ーン41b’はアラミド−エポキシシート63中に埋設
されるように積層される。The pressing conditions at the time of laminating are as follows:
By performing a vacuum press at a temperature of 00 ° C. and a pressure of 50 kg / cm 2 , the wiring pattern 41 b ′ connected to the core substrate of the fine substrate is laminated so as to be embedded in the aramid-epoxy sheet 63.
【0061】なお、コア基板21とファイン基板22が
同じ面積の場合でも、逆にコア基板の21の面積がファ
イン基板22よりも小さい面積の場合であっても、それ
ぞれ所定の位置に形成されたアライメントマークを用い
てアライメントした後、加熱加圧することにより、一体
化積層可能である。It should be noted that, even when the core substrate 21 and the fine substrate 22 have the same area, or conversely, when the area of the core substrate 21 is smaller than that of the fine substrate 22, they are formed at predetermined positions. After performing alignment using the alignment mark, by applying heat and pressure, it is possible to perform integrated lamination.
【0062】次に支持基材42aをエッチング等の方法
で除去し、図5(c)のような、本発明の多層配線基板
を得ることができる。Next, the supporting base material 42a is removed by a method such as etching to obtain a multilayer wiring board of the present invention as shown in FIG. 5 (c).
【0063】(その他の実施の形態)本発明の他の実施
の形態として、ファイン基板の配線パターンや積層層数
の異なるもの、あるいは、面積の異なるものが数種類同
一のコア基板にアライメントされて並べれられて積層さ
れてもよい。ファイン基板はコア基板とは別の工程で製
造され、コア基板との積層時も個別にアライメントされ
るので、かかる構成の多層配線基板の製造が可能とな
る。この多層配線基板は、多品種のLSIを実装するM
CM基板や一枚のコア基板に多品種の基板取り付けした
いときなどに用いられる。(Other Embodiments) As another embodiment of the present invention, fine wiring boards having different wiring patterns and the number of laminated layers or different wiring areas are aligned and arranged on the same core substrate. And may be stacked. The fine substrate is manufactured in a step different from that of the core substrate, and is also individually aligned at the time of lamination with the core substrate, so that a multilayer wiring substrate having such a configuration can be manufactured. This multilayer wiring board is an M-type board for mounting a variety of LSIs.
It is used when it is desired to attach various types of boards to a CM board or a single core board.
【0064】なお、図5の中間接続体としてのアラミド
−エポキシシート63は、コア基板62に対応する面積
および配線ルールであったけれども、本発明の他の実施
の形態として、ファイン基板61の配線ルールで製造さ
れてもよく、さらに、各ファイン基板61の面積に対応
して分割されてもよい。Although the aramid-epoxy sheet 63 as the intermediate connector shown in FIG. 5 has the area and the wiring rule corresponding to the core substrate 62, the wiring of the fine substrate 61 is another embodiment of the present invention. It may be manufactured according to a rule, or may be divided according to the area of each fine substrate 61.
【0065】上述の実施の形態では、ファイン基板61
は、低温で加圧して仮接着(仮積層)されて最後にコア
基板62と一括して加熱加圧されて全層が一体化された
けれども、本発明の他の実施の形態として、ファイン基
板を仮接着するのではなく、高温で加圧してファイン基
板のビアの電気的接続を予め行うようにしてもよい。In the above embodiment, the fine substrate 61
Is subjected to temporary bonding (temporary lamination) by pressing at a low temperature and finally heated and pressed together with the core substrate 62 to integrate all the layers. However, as another embodiment of the present invention, a fine substrate Instead of temporary bonding, the electrical connection of the vias of the fine substrate may be performed in advance by pressing at a high temperature.
【0066】また、本発明の他の実施の形態として、図
1および図5(c)の仮想線で示されるように、コア基
板を分割切断し、コア基板上にほぼ面積の等しい面積の
ファイン基板が積層された多層配線基板としてもよい。As another embodiment of the present invention, as shown by the imaginary lines in FIG. 1 and FIG. 5C, the core substrate is divided and cut, and a fine substrate having almost the same area is formed on the core substrate. It may be a multilayer wiring board in which boards are stacked.
【0067】上述の実施の形態では、ファイン基板は、
フィルム基材を用いたけれども、本発明の他の実施の形
態として、コア基板と同じ材料、例えば、アラミド−エ
ポキシシートを用いてもよい。In the above embodiment, the fine substrate is
Although a film substrate is used, another embodiment of the present invention may use the same material as the core substrate, for example, an aramid-epoxy sheet.
【0068】[0068]
【発明の効果】以上のように本発明によれば、配線ルー
ルが微細な第2の配線基板を、第1の配線基板に積層し
た構造をしており、第2の配線基板を、小さい面積で形
成するので、多層配線基板の製造時に通過する工程の温
度や水分による基板材料の寸法変化ばらつきを抑制する
ことが可能になる。また、第2の配線基板は、第1の配
線基板上に個々にアライメント積層されるため積層合致
精度が高く、歩留まり向上に優れた多層配線基板を得る
ことができる。As described above, according to the present invention, the second wiring board having a fine wiring rule is laminated on the first wiring board, and the second wiring board has a small area. Therefore, it is possible to suppress variations in dimensional change of the substrate material due to the temperature and moisture in the process of passing when manufacturing the multilayer wiring substrate. In addition, since the second wiring board is individually aligned and stacked on the first wiring board, a multilayer wiring board having high stacking accuracy and excellent yield can be obtained.
【0069】また、異なる種類の第2の配線基板を、第
1の配線基板上の所定の位置に配置して積層するので、
目的とする多層配線基板を得ることができる。Further, since different types of second wiring boards are arranged and stacked at predetermined positions on the first wiring board,
An intended multilayer wiring board can be obtained.
【0070】さらに、第2の配線基板は、低温度で仮接
着(仮積層)しておき、比較的配線ルールの粗い第1の
配線基板上の所定の位置に個々にアライメントしながら
並べられ、最後に一括して加熱加圧されて電気的接続が
得られるように一体化積層するので、多層配線基板の製
造工程を低温で通過させ基板材料の寸法変化ばらつきを
小さく抑えることが可能となり、微細配線に対応した多
層配線基板を得ることができる。Further, the second wiring boards are temporarily bonded (temporarily laminated) at a low temperature, and are arranged while being individually aligned at predetermined positions on the first wiring board having relatively coarse wiring rules. Finally, since they are integrated and laminated so that electrical connection can be obtained by heating and pressing all at once, it is possible to pass through the manufacturing process of the multilayer wiring board at a low temperature and to reduce the dimensional variation of the substrate material, A multilayer wiring board corresponding to the wiring can be obtained.
【図1】本発明の多層配線基板の構造図である。FIG. 1 is a structural diagram of a multilayer wiring board of the present invention.
【図2】2層のファイン基板の製造方法を示す工程断面
図である。FIG. 2 is a process sectional view illustrating a method for manufacturing a two-layer fine substrate.
【図3】ファイン基板の3層目の積層方法を示す工程断
面図である。FIG. 3 is a process cross-sectional view illustrating a method of laminating a third layer of the fine substrate.
【図4】ファイン基板のコア基板と接続する配線パター
ンの製造方法を示す工程断面図である。FIG. 4 is a process sectional view illustrating a method for manufacturing a wiring pattern connected to a core substrate of a fine substrate.
【図5】本発明の多層配線基板のファイン基板とコア基
板との積層方法を示す工程断面図である。FIG. 5 is a process sectional view showing a method for laminating a fine substrate and a core substrate of the multilayer wiring board of the present invention.
【図6】従来の2層の多層配線基板の製造方法を示す工
程断面図である。FIG. 6 is a process sectional view illustrating a conventional method for manufacturing a two-layer multilayer wiring board.
【図7】従来の4層の多層配線基板の製造方法を示す工
程断面図である。FIG. 7 is a process sectional view illustrating a conventional method for manufacturing a four-layer multilayer wiring board.
1,1a,1b,63 アラミド−エポキ
シシート 2,35 導電性ペースト 3,34 ビアホール 4 金属箔 5 PETシート 6,23 アライメントマー
ク 10 2層の多層配線基
板 11a,11b,12a,12b 配線パターン 21,62 コア基板 22 ファイン基板 31,52 フィルム基材 32 接着剤 33 PENシート 41a、41c 転写用配線パター
ン 41b 銅箔 41b’ コア基板に接続す
る配線パターン 42a、42b、42c 支持基材 51,61 2層のファイン基
板 53 転写パターン1, 1a, 1b, 63 Aramid-epoxy sheet 2, 35 Conductive paste 3, 34 Via hole 4 Metal foil 5 PET sheet 6, 23 Alignment mark 10 Two-layer multilayer wiring board 11a, 11b, 12a, 12b Wiring pattern 21, 62 Core substrate 22 Fine substrate 31, 52 Film substrate 32 Adhesive 33 PEN sheet 41a, 41c Transfer wiring pattern 41b Copper foil 41b 'Wiring pattern 42a, 42b, 42c connected to core substrate Supporting substrate 51, 61 2 layers Fine substrate 53 Transfer pattern
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須川 俊夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 東谷 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E317 AA24 BB01 BB11 CC22 CC25 CC53 GG14 5E338 AA03 BB02 BB13 BB25 BB31 CC01 CD01 CD14 EE33 5E346 AA06 CC05 CC09 CC10 CC32 CC34 DD22 EE02 EE09 FF01 FF18 GG15 GG17 GG22 HH26 HH33 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshio Sugawa 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. Terms (reference) 5E317 AA24 BB01 BB11 CC22 CC25 CC53 GG14 5E338 AA03 BB02 BB13 BB25 BB31 CC01 CD01 CD14 EE33 5E346 AA06 CC05 CC09 CC10 CC32 CC34 DD22 EE02 EE09 FF01 FF18 GG15 GG17 GG22 HH26H33 H33
Claims (14)
よりも配線ルールが微細な第2の配線基板を積層したこ
とを特徴とする多層配線基板。1. A multilayer wiring board comprising: a second wiring board having a wiring rule finer than that of the first wiring board, laminated on the first wiring board.
基板上の一部分だけに積層される請求項1記載の多層配
線基板。2. The multilayer wiring board according to claim 1, wherein said second wiring board is laminated only on a part of said first wiring board.
の配線基板上に配置されて積層される請求項1または2
記載の多層配線基板。3. The semiconductor device according to claim 2, wherein a plurality of the second wiring boards are connected to the first wiring board.
3. The semiconductor device according to claim 1, which is arranged on said wiring board and laminated.
The multilayer wiring board as described in the above.
なるものである請求項3記載の多層配線基板。4. The multilayer wiring board according to claim 3, wherein the plurality of second wiring boards are of different types.
線基板は、絶縁層と、該絶縁層を介して配置された配線
層と、前記配線層同士を電気的に接続する層間接続体と
をそれぞれ備え、前記両配線基板は、中間接続体を介し
て積層されて前記第1の配線基板の表層の配線層と前記
第2の配線基板の表層の配線層とが電気的に接続される
請求項1ないし4のいずれかに記載の多層配線基板。5. The first wiring board and the second wiring board each include an insulating layer, a wiring layer disposed via the insulating layer, and an interlayer connector for electrically connecting the wiring layers to each other. Wherein the two wiring boards are laminated via an intermediate connector, and the surface wiring layer of the first wiring board and the surface wiring layer of the second wiring board are electrically connected to each other. The multilayer wiring board according to claim 1.
に埋設されて積層される請求項5記載の多層配線基板。6. The multilayer wiring board according to claim 5, wherein the second wiring board is buried and laminated in the intermediate connector.
通孔に充填された導電性ペーストである請求項5または
6記載の多層配線基板。7. The multilayer wiring board according to claim 5, wherein the interlayer connection body is a conductive paste filled in a through hole penetrating the insulating layer.
第2の配線基板の前記絶縁層とが異なる材質である請求
項5ないし7のいずれかに記載の多層配線基板。8. The multilayer wiring board according to claim 5, wherein said insulating layer of said first wiring board and said insulating layer of said second wiring board are made of different materials.
第1の配線基板よりも配線ルールが微細な第2の配線基
板を製造する工程と、前記両配線基板を積層する工程と
を備えることを特徴とする多層配線基板の製造方法。9. A step of manufacturing a first wiring board, a step of manufacturing a second wiring board having a wiring rule finer than that of the first wiring board, and a step of laminating the two wiring boards. A method for manufacturing a multilayer wiring board, comprising:
は、離型性フィルムを備える絶縁基材に貫通孔を形成し
て導電性ペーストを充填する工程と、前記離型性フィル
ムを剥離した前記絶縁基材の両面に金属箔を重ねて加熱
加圧する工程とを含み、 前記第2の配線基板を製造する工程は、離型性フィルム
を備える絶縁基材に貫通孔を形成して導電性ペーストを
充填する工程と、前記離型性フィルムを剥離した前記絶
縁基材の両面に金属箔を重ねて仮接着する工程とを含
み、 前記両配線基板を積層する工程は、前記第1の配線基板
上に、前記第2の配線基板を重ねて加熱加圧して一体化
する工程を含む請求項9記載の多層配線基板の製造方
法。10. The step of manufacturing the first wiring board includes the steps of forming a through hole in an insulating base material provided with a release film and filling a conductive paste, and peeling the release film. Laminating a metal foil on both surfaces of the insulating base material and applying heat and pressure. The step of manufacturing the second wiring board includes forming a through hole in the insulating base material having a release film to form a conductive film. A step of filling a paste and a step of laminating and temporarily bonding metal foils on both surfaces of the insulating base material from which the release film has been peeled off, The method for manufacturing a multilayer wiring board according to claim 9, further comprising a step of superposing the second wiring board on the board, heating and pressurizing to integrate the second wiring board.
記第1の配線基板上に、中間接続体を介して前記第2の
配線基板を重ねて加熱加圧して一体化する請求項9また
は10記載の多層配線基板の製造方法。11. The step of laminating both wiring boards, wherein the second wiring board is overlapped on the first wiring board via an intermediate connector, and integrated by heating and pressing. 11. The method for manufacturing a multilayer wiring board according to item 10.
記第1の配線基板上の一部分だけに、前記第2の配線基
板を重ねて加熱加圧して一体化する請求項9ないし11
のいずれかに記載の多層配線基板の製造方法。12. The method according to claim 9, wherein in the step of laminating the two wiring boards, the second wiring board is overlapped only on a part of the first wiring board, and integrated by heating and pressing.
The method for manufacturing a multilayer wiring board according to any one of the above.
記第1の配線基板上に、前記第2の配線基板の複数をそ
れぞれ配置して加熱加圧して一体化する請求項9ないし
11のいずれかに記載の多層配線基板の製造方法。13. The method according to claim 9, wherein in the step of manufacturing both wiring boards, a plurality of the second wiring boards are arranged on the first wiring board, respectively, and integrated by heating and pressing. A method for manufacturing the multilayer wiring board according to any one of the above.
おける前記絶縁基材と前記第2の配線基板を製造する工
程における前記絶縁基材とが、異なる材質である請求項
10ないし13のいずれかに記載の多層配線基板の製造
方法。14. The insulating substrate according to claim 10, wherein the insulating base in the step of manufacturing the first wiring board and the insulating base in the step of manufacturing the second wiring board are made of different materials. 13. A method for manufacturing a multilayer wiring board according to
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000048862A JP2001237549A (en) | 2000-02-25 | 2000-02-25 | Multilayered wiring board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000048862A JP2001237549A (en) | 2000-02-25 | 2000-02-25 | Multilayered wiring board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001237549A true JP2001237549A (en) | 2001-08-31 |
Family
ID=18570890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000048862A Pending JP2001237549A (en) | 2000-02-25 | 2000-02-25 | Multilayered wiring board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001237549A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196567A (en) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | Method for manufacturing circuit formation substrate |
US7288724B2 (en) | 2002-04-02 | 2007-10-30 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
JP2009010357A (en) * | 2007-05-29 | 2009-01-15 | Panasonic Corp | Three-dimensional printed circuit board and its manufacturing method |
-
2000
- 2000-02-25 JP JP2000048862A patent/JP2001237549A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288724B2 (en) | 2002-04-02 | 2007-10-30 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
US7420127B2 (en) | 2002-04-02 | 2008-09-02 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
US7421777B2 (en) | 2002-04-02 | 2008-09-09 | Sony Corporation | Method of manufacturing multilayer wiring substrate using temporary metal support layer |
JP2006196567A (en) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | Method for manufacturing circuit formation substrate |
JP2009010357A (en) * | 2007-05-29 | 2009-01-15 | Panasonic Corp | Three-dimensional printed circuit board and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3407737B2 (en) | Multilayer substrate manufacturing method and multilayer substrate formed by the manufacturing method | |
JP3744383B2 (en) | Composite wiring board and manufacturing method thereof | |
JP4935823B2 (en) | Circuit board and manufacturing method thereof | |
US6320140B1 (en) | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production | |
WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
US8076589B2 (en) | Multilayer wiring board and its manufacturing method | |
JP2004327510A (en) | Copper-plated laminated board for multilayered printed wiring board, multilayered printed wiring board and method of manufacturing the same | |
JP2011040607A (en) | Multilayer flexible printed circuit board and method for manufacturing the same | |
JP4195619B2 (en) | Multilayer wiring board and manufacturing method thereof | |
KR101905879B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP3173249B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP4538513B2 (en) | Manufacturing method of multilayer wiring board | |
JP2001237549A (en) | Multilayered wiring board and its manufacturing method | |
JPH07249868A (en) | Manufacture of multilayer board | |
JP2000151102A (en) | Manufacture of multilayer circuit board | |
JP2002198652A (en) | Multilayer printed wiring board, method of manufacturing the same and single-sided circuit board therefor | |
JP5483921B2 (en) | Method for manufacturing printed circuit board | |
JP2002319763A (en) | Multilayer wiring board and its producing method | |
JP2004214393A (en) | Method for producing multilayer wiring board | |
JP2000133943A (en) | Manufacture of multilayered board | |
JP2005044988A (en) | Method for manufacturing circuit board | |
KR20040065861A (en) | Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof | |
JP2001308521A (en) | Method for manufacturing multilayered circuit board | |
JP4239423B2 (en) | Method for manufacturing printed circuit board | |
JPH06224553A (en) | Manufacture of multilayer printed board |