JP2000022330A - Multilayer interconnection board and its manufacture - Google Patents

Multilayer interconnection board and its manufacture

Info

Publication number
JP2000022330A
JP2000022330A JP18393998A JP18393998A JP2000022330A JP 2000022330 A JP2000022330 A JP 2000022330A JP 18393998 A JP18393998 A JP 18393998A JP 18393998 A JP18393998 A JP 18393998A JP 2000022330 A JP2000022330 A JP 2000022330A
Authority
JP
Japan
Prior art keywords
wiring circuit
circuit layer
insulating
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18393998A
Other languages
Japanese (ja)
Inventor
Takayuki Neura
孝之 禰占
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP18393998A priority Critical patent/JP2000022330A/en
Publication of JP2000022330A publication Critical patent/JP2000022330A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer interconnection board free of inferiority of close adhesion between insulating layers, in a wiring board possessing a wiring circuit layer comprising of a large area of metallic foil such as a ground layer, etc., and its manufacturing method. SOLUTION: A wiring layer (a) of one unit is manufactured by roughening the exposed face of a wiring circuit layer 15 after transcribing the wiring circuit layer 15 of a metallic foil whose surface is roughened while burying the wiring circuit layer 15 in the surface of an insulating sheet 11 by adding pressure to the surface of the insulating sheet 11 containing at least organic resin in soft condition from a transcription sheet 14. It and wiring layers (b) and (c) manufactured likewise are stacked and pressure-bonded and then, they are heated thereby being hardened en block, thus a multilayer wiring board is made into such structure that a plurality of insulating layers where wiring circuit layers consisting of metallic foils are buried in the surfaces are stacked is made. Hereby, a multilayer interconnection board where the top and bottom of the wiring circuit layer arranged between the insulating layers out of the wiring circuit layers are roughened and processed into surface roughness (Ra) of 0.1-5 μm is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、メインフ
レームと呼ばれる大型コンピューターのマザーボードや
半導体素子搭載用基板などに用いられる絶縁基板が有機
樹脂を含有する多層配線基板とその製造方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board in which an insulating substrate used for, for example, a motherboard of a large computer called a main frame or a substrate for mounting a semiconductor element contains an organic resin, and a method of manufacturing the same. .

【0002】[0002]

【従来技術】従来より、マザーボード等の製造には多層
プリント配線基板が用いられ、メインフレームと呼ばれ
る大型コンピューターのマザーボードにおいては、配線
回路層が20層以上設けられた基板が用いられている。
2. Description of the Related Art Hitherto, a multilayer printed wiring board has been used for manufacturing a motherboard and the like, and a motherboard of a large computer called a mainframe has a board provided with at least 20 wiring circuit layers.

【0003】従来の多層プリント配線基板は、一般に、
ベースとなる完全硬化された絶縁基板の表面に半硬化の
絶縁シートを積層し、その絶縁シートを加熱硬化した
後、その表面に配線回路層を形成し、さらにその表面に
半硬化の絶縁シートを積層し、加熱硬化、配線回路層の
形成を繰り返すことにより多層化されている。
[0003] Conventional multilayer printed wiring boards generally include:
After laminating a semi-cured insulating sheet on the surface of the fully cured insulating substrate as a base, heating and curing the insulating sheet, a wiring circuit layer is formed on the surface, and a semi-cured insulating sheet is further formed on the surface. It is formed into a multilayer by repeating lamination, heat curing, and formation of a wiring circuit layer.

【0004】この従来の多層プリント配線基板によれ
ば、配線回路層を金属箔のエッチングやメッキ等によっ
て形成しているが、この際、絶縁基板中に使用されてい
る熱硬化性樹脂は、回路層形成時にすでに完全硬化して
いる必要があった。これは、エッチング液やメッキ液が
未硬化の絶縁基板内部に侵入してマイグレーションや変
色などが生じるためであった。
According to this conventional multilayer printed wiring board, a wiring circuit layer is formed by etching or plating of a metal foil. At this time, the thermosetting resin used in the insulating substrate is a circuit board. It had to be completely cured when the layer was formed. This is because the etching liquid or the plating liquid penetrates into the uncured insulating substrate to cause migration or discoloration.

【0005】そのため、従来の方法では、積層数の増加
に伴い、完成までに積層硬化処理を何度もを繰り返すこ
とが必要となり著しく生産性が低いものであった。ま
た、熱硬化性樹脂は硬化時に収縮が起こるため、硬化処
理毎に収縮が生じ、反り等の変形や寸法のばらつき等が
発生しやすいものであった。
Therefore, in the conventional method, as the number of laminations increases, it is necessary to repeat the lamination hardening process many times before completion, resulting in a remarkably low productivity. Further, since the thermosetting resin shrinks at the time of curing, it shrinks each time the curing process is performed, so that deformation such as warpage and dimensional variation are likely to occur.

【0006】このような従来の製造方法における欠点を
解消すべく、本出願人は、先に、従来の軟質状態あるい
は半硬化状態の絶縁シートに対して、金属箔による配線
回路層を転写シートからの転写によって形成し、それら
複数の絶縁シートを積層圧着後、一括して熱硬化させる
多層配線基板の製造方法を提案した。かかる方法は、工
程を簡略化できるとともに、金属箔からなる配線回路層
を軟質状態の絶縁シートに加圧転写するために、絶縁シ
ート表面に配線回路層が埋設されているために積層不良
などを生じることがないなどの多くの利点を有するもの
である。
[0006] In order to solve the drawbacks in the conventional manufacturing method, the present applicant firstly applied a wiring circuit layer made of metal foil from a transfer sheet to a conventional soft or semi-cured insulating sheet. A method of manufacturing a multilayer wiring board, which is formed by transferring a plurality of insulating sheets, laminating and pressing the plurality of insulating sheets, and heat-curing all at once. This method simplifies the process, and press-transfers a wiring circuit layer made of a metal foil onto a soft insulating sheet, so that the wiring circuit layer is buried on the surface of the insulating sheet. It has many advantages, such as not occurring.

【0007】[0007]

【発明が解決しようとする課題】上記の一括硬化法にお
いては、絶縁シート間の接着は、軟質状態の絶縁シート
自体の接着性によって行われるが、回路設計上、グラン
ド層あるいはノイズ対策としてシールド層を配線基板内
に形成する場合、広い面積の銅箔パターンが必要不可欠
となるが、このように広い面積の回路パターンを転写シ
ートからの転写によって形成する場合、転写シート表面
の銅箔表面は通常粗化処理されているために、転写性に
おいて問題はないが、転写後の金属箔からなる配線回路
層の露出面は、通常、平滑面からなることから、この表
面に積層される絶縁シートとの密着強度が極端に低下
し、積層不良が発生するという問題があった。
In the above simultaneous curing method, the bonding between the insulating sheets is performed by the adhesiveness of the insulating sheet itself in a soft state. However, in circuit design, a ground layer or a shield layer is used as a measure against noise. When forming a large area circuit pattern by transferring from a transfer sheet, a copper foil surface of the transfer sheet usually has a large area. Because of the roughening treatment, there is no problem in transferability, but since the exposed surface of the wiring circuit layer made of the metal foil after transfer is usually formed of a smooth surface, the insulating sheet laminated on this surface is There is a problem that the adhesion strength of the resin is extremely reduced and lamination failure occurs.

【0008】このような場合、通常、転写シートに接着
される金属箔として両面粗化を行なった金属箔を用いる
ことが考えられるが、両面が粗化処理された金属箔を転
写シートから転写すると、転写シート側の金属箔の凹凸
に粘着テープの糊等の接着剤が残留し転写不良が生じた
り、変色、金属箔の剥離などの問題があった。
In such a case, it is usually conceivable to use a metal foil which has been roughened on both sides as the metal foil to be bonded to the transfer sheet. In addition, an adhesive such as a glue of an adhesive tape remains on the unevenness of the metal foil on the transfer sheet side, resulting in a transfer failure, discoloration, and peeling of the metal foil.

【0009】従って、本発明は、グランド層などの広面
積の金属箔からなる配線回路層を具備する配線基板にお
いても絶縁層間の密着不良のない多層配線基板とその製
造方法を提供することを目的とするものである。
Accordingly, an object of the present invention is to provide a multilayer wiring board having no adhesion failure between insulating layers even in a wiring board having a wiring circuit layer made of a metal foil having a large area such as a ground layer, and a method of manufacturing the same. It is assumed that.

【0010】[0010]

【課題を解決するための手段】本発明者等は、上記のよ
うな課題について鋭意検討した結果、まず、未硬化状態
のプリプレグ等の絶縁シートに表面粗化した金属箔から
なる配線回路層を加圧転写した後、転写した金属箔露出
面を粗化処理することにより、内部の配線回路層と絶縁
層との密着性を向上できることを見いだし、本発明に至
った。
Means for Solving the Problems The inventors of the present invention have conducted intensive studies on the above-mentioned problems, and as a result, first, a wiring circuit layer made of a metal foil whose surface has been roughened is formed on an insulating sheet such as an uncured prepreg. After pressure transfer, the roughened surface of the transferred metal foil is found to be able to improve the adhesion between the internal wiring circuit layer and the insulating layer, and the present invention has been achieved.

【0011】即ち、本発明の多層配線基板は、少なくと
も有機樹脂を含有し、表面に金属箔からなる配線回路層
が埋設されてなる複数の絶縁層が積層された構造からな
り、前記絶縁層間に配設され、絶縁層と接触する上面お
よび下面の表面粗さ(Ra)が0.1〜5μmの配線回
路層が少なくとも1層以上存在することを特徴とするも
のであり、前記上下面が粗化された配線回路層として
は、グランド層あるいはシールド層等が最適である。
That is, the multilayer wiring board of the present invention has a structure in which at least an organic resin is contained, and a plurality of insulating layers each having a surface in which a wiring circuit layer made of a metal foil is embedded are laminated. There is provided at least one wiring circuit layer disposed and having a surface roughness (Ra) of 0.1 to 5 μm on the upper surface and the lower surface in contact with the insulating layer, and the upper and lower surfaces are rough. As the integrated wiring circuit layer, a ground layer, a shield layer, or the like is optimal.

【0012】また、本発明の多層配線基板の製造方法
は、少なくとも有機樹脂を含有する絶縁層と、該絶縁層
表面および内部に配設された配線回路層を具備する多層
配線基板を製造するためのものであって、(a)転写用
シート表面に露出面の表面粗さ(Ra)が0.1〜5μ
mの金属箔からなる配線回路層を被着形成する工程と、
(b)前記転写シート表面の配線回路層の前記露出面を
少なくとも有機樹脂を含有する軟質の絶縁シート表面に
圧力を加えながら積層し、前記配線回路層を前記絶縁シ
ート表面に埋設した後、前記転写シートを剥離して前記
配線回路層を前記絶縁シート表面に転写させる工程と、
(c)転写された配線回路層の露出面を表面粗さ(R
a)0.1〜5μmに粗化処理する工程と、(e)
(a)〜(c)の工程によって配線回路層が表面に形成
された複数の絶縁シートを積層圧着後、一括して加熱硬
化する工程と、を具備することを特徴とするものであ
る。
Further, a method of manufacturing a multilayer wiring board according to the present invention is intended to manufacture a multilayer wiring board having at least an insulating layer containing an organic resin, and a wiring circuit layer disposed on and inside the insulating layer. (A) The surface roughness (Ra) of the exposed surface of the transfer sheet surface is 0.1 to 5 μm.
forming a wiring circuit layer made of a metal foil of m.
(B) laminating the exposed surface of the wiring circuit layer on the surface of the transfer sheet while applying pressure to at least the surface of a soft insulating sheet containing an organic resin; embedding the wiring circuit layer on the surface of the insulating sheet; Removing the transfer sheet and transferring the wiring circuit layer to the insulating sheet surface,
(C) The exposed surface of the transferred wiring circuit layer has a surface roughness (R
a) a step of performing a roughening treatment to 0.1 to 5 μm;
(A) through (c), a step of laminating and pressing a plurality of insulating sheets having a wiring circuit layer formed on the surface thereof, and a step of collectively heating and curing.

【0013】なお、上記製造方法においては、前記工程
(a)および工程(c)における配線回路層の露出面
が、酸によるエッチング処理によって粗化されること、
前記工程(b)と工程(c)との間に、(b’)表面に
配線回路層が埋設された絶縁シートを加圧加熱して緻密
化する工程を具備すること、さらに前記工程(b’)に
おける緻密化が、5kg/cm2 以上の圧力を印加しな
がら、100〜200℃の温度で加圧加熱して行われる
ことが望ましい。
In the above manufacturing method, the exposed surface of the wiring circuit layer in the steps (a) and (c) is roughened by an etching treatment with an acid.
A step (b ') of pressurizing and heating an insulating sheet having a wiring circuit layer embedded on its surface to densify the insulating sheet, between the step (b) and the step (c); It is desirable that the densification in ') is performed by applying pressure and heating at a temperature of 100 to 200 ° C. while applying a pressure of 5 kg / cm 2 or more.

【0014】[0014]

【発明の実施の形態】以下、図面をもとに本発明の説明
を行う。図1は、本発明における多層配線基板の構造を
説明するための概略図である。本発明の多層配線基板
は、少なくとも有機樹脂を含有する複数の絶縁層1a〜
1dの積層体を絶縁基板1とし、その表面および絶縁層
間には金属箔からなる配線回路層2が形成されている。
そして、所望により配線回路層2間の絶縁層の任意の位
置には、配線回路層2間を接続するためのビアホール導
体3が形成された構造からなる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a schematic diagram for explaining the structure of a multilayer wiring board according to the present invention. The multilayer wiring board of the present invention has a plurality of insulating layers 1a to 1 at least containing an organic resin.
The laminated body 1d is used as an insulating substrate 1, and a wiring circuit layer 2 made of metal foil is formed between the surface and the insulating layer.
Then, a via hole conductor 3 for connecting the wiring circuit layers 2 is formed at an arbitrary position of the insulating layer between the wiring circuit layers 2 if desired.

【0015】そして、本発明によれば、絶縁層間に配設
された上記配線回路層に、絶縁層と接触する上面および
下面の表面粗さ(Ra)が0.1〜5μm、特に0.2
〜4μmの配線回路層が少なくとも1層以上存在する。
絶縁層間に配設されたすべての配線回路層に対して上記
のような上下面の粗化処理が施されていることが望まし
いが、とりわけ、回路の中で、グランド層やシールド層
など面積の大きい配線回路層に対して少なくとも施され
ていることが望ましい。表面粗さが0.1μmよりも小
さいと、絶縁層との密着性が低く積層不良や密着不良な
どが生じ、5μmを超えると、配線回路層に断線などが
生じやすくなるためである。
According to the present invention, the wiring circuit layer disposed between the insulating layers has a surface roughness (Ra) of 0.1 to 5 μm, particularly 0.2 μm, on the upper surface and the lower surface in contact with the insulating layer.
There is at least one wiring circuit layer having a thickness of 4 μm or more.
It is desirable that all the wiring circuit layers disposed between the insulating layers have been subjected to the above-described roughening treatment of the upper and lower surfaces. It is desirable to apply at least to a large wiring circuit layer. If the surface roughness is smaller than 0.1 μm, the adhesion to the insulating layer is low, and lamination failure or adhesion failure occurs. If the surface roughness exceeds 5 μm, disconnection or the like is likely to occur in the wiring circuit layer.

【0016】また、本発明の多層配線基板によれば、図
2に示すように配線回路層2は、いずれも各絶縁層1a
〜1dの表面に埋設されているために、配線回路層2自
体の厚みに起因する隙間等が発生することがなく、絶縁
層間の優れた密着性と非常に優れた平滑性を有するもの
である。なお、配線回路層2の断面は図2に示すように
逆台形形状からなることが絶縁層への密着性および埋設
性の点で有効であり、特に逆台形形状における形成角θ
は30〜80°であることが望ましい。
Further, according to the multilayer wiring board of the present invention, as shown in FIG.
Since it is buried in the surface of 1d to 1d, there is no gap or the like due to the thickness of the wiring circuit layer 2 itself, and it has excellent adhesion between insulating layers and extremely excellent smoothness. . It is effective for the cross section of the wiring circuit layer 2 to have an inverted trapezoidal shape as shown in FIG. 2 in terms of the adhesion to the insulating layer and the embedding property, and in particular, the formation angle θ in the inverted trapezoidal shape.
Is preferably 30 to 80 °.

【0017】本発明の多層配線基板の製造方法によれ
ば、図3の工程図に示すように、まず、図3(a)に示
すように未硬化または半硬化状態の軟質の絶縁シート1
1に対して、レーザー加工やマイクロドリルなどによっ
てビアホール12を形成し、そのビアホール12内に金
属粉末を含有する導体ペーストを充填してビアホール導
体13を形成する。
According to the method for manufacturing a multilayer wiring board of the present invention, as shown in the process diagram of FIG. 3, first, as shown in FIG. 3A, an uncured or semi-cured soft insulating sheet 1 is formed.
For 1, via holes 12 are formed by laser processing, micro drilling, or the like, and the via holes 12 are filled with a conductive paste containing a metal powder to form via hole conductors 13.

【0018】一方、図3(b)に示すように、転写シー
ト14の表面に、金属箔からなる配線回路層15を形成
する。この配線回路層15は、転写シート14の表面に
金属箔を接着剤によって接着した後、この金属箔の表面
にレジストを回路パターン状に塗布した後、エッチング
処理およびレジスト除去を行って形成される。この時、
金属箔からなる配線回路層15露出面15aは、エッチ
ング等により表面粗さ(Ra)0.1〜5μm、特に
0.2〜4μm程度に粗化されていることが必要であ
る。この時の表面粗さが0.1μmよりも小さいと後述
する絶縁シートへの転写時、あるいは多層配線基板の積
層時に密着不良を生じ積層不良が発生するためである。
On the other hand, as shown in FIG. 3B, a wiring circuit layer 15 made of a metal foil is formed on the surface of the transfer sheet 14. The wiring circuit layer 15 is formed by adhering a metal foil to the surface of the transfer sheet 14 with an adhesive, applying a resist on the surface of the metal foil in a circuit pattern, and performing an etching process and a resist removal. . At this time,
The exposed surface 15a of the wiring circuit layer 15 made of metal foil needs to be roughened by etching or the like to a surface roughness (Ra) of 0.1 to 5 μm, especially about 0.2 to 4 μm. If the surface roughness at this time is smaller than 0.1 μm, poor adhesion occurs at the time of transfer to an insulating sheet to be described later or at the time of lamination of a multilayer wiring board, and lamination failure occurs.

【0019】なお、配線回路層15の転写シート側の表
面15bは表面粗さ(Ra)が0.5μm以下であるこ
とが望ましい。これは、この表面粗さが0.5μmより
も粗いと後述する配線回路層を転写する際に配線回路層
側に接着剤などが付着しやすくなり、転写不良が生じた
り、変色、配線回路層の剥離などの問題が生じやすくな
る。
The surface 15b of the wiring circuit layer 15 on the transfer sheet side preferably has a surface roughness (Ra) of 0.5 μm or less. This is because if the surface roughness is more than 0.5 μm, an adhesive or the like tends to adhere to the wiring circuit layer side when transferring a wiring circuit layer described later, resulting in poor transfer, discoloration, Problems such as peeling of the film are likely to occur.

【0020】また、転写シート14の表面に形成された
配線回路層15は、台形形状の断面からなることが望ま
しい。これは、後述する軟質の絶縁シートへの転写の際
に、絶縁シートへの埋設性を高めるとともに絶縁シート
への密着性をも高めることができるためである。なお、
かかる観点から、配線回路層断面の台形形状の形成角
(図2におけるθに相当)は30〜80°であることが
望ましい。
The wiring circuit layer 15 formed on the surface of the transfer sheet 14 preferably has a trapezoidal cross section. This is because at the time of transfer to a soft insulating sheet to be described later, the embedding property into the insulating sheet and the adhesion to the insulating sheet can be improved. In addition,
From such a viewpoint, the trapezoidal formation angle (corresponding to θ in FIG. 2) of the cross section of the wiring circuit layer is desirably 30 to 80 °.

【0021】次に、図3(c)に示すように、表面粗化
された配線回路層15が形成された転写シート14を前
記ビアホール導体13が形成された軟質の絶縁シート1
1の表面に位置合わせして加圧積層した後、転写シート
14を剥がして配線回路層15を絶縁シート11に転写
させることにより一単位の配線層aが形成される。
Next, as shown in FIG. 3C, the transfer sheet 14 on which the wiring circuit layer 15 having a roughened surface is formed is replaced with the soft insulating sheet 1 on which the via-hole conductor 13 is formed.
After being aligned and pressure-laminated on the surface of the substrate 1, the transfer sheet 14 is peeled off, and the wiring circuit layer 15 is transferred to the insulating sheet 11, thereby forming one unit of the wiring layer a.

【0022】この時、絶縁シート11が軟質状態である
ことから、配線回路層15は、絶縁シート11の表面に
埋設され、実質的に絶縁シート11表面と配線回路層1
5の表面が同一平面となるように加圧積層する。この時
の加圧積層条件としては、圧力20kg/cm2 以上、
温度60〜140℃が適当である。
At this time, since the insulating sheet 11 is in a soft state, the wiring circuit layer 15 is buried in the surface of the insulating sheet 11 and substantially covers the surface of the insulating sheet 11 and the wiring circuit layer 1.
The layers 5 are laminated under pressure so that the surfaces 5 are flush with each other. The pressure lamination conditions at this time were as follows: a pressure of 20 kg / cm 2 or more;
A temperature of 60-140 ° C is suitable.

【0023】本発明によれば、上記一単位の配線層aを
積層して多層化するにあたり、多層配線構造において内
部配線層となる配線回路層を具備する絶縁シート11に
対して、図3(d)に示すように、エッチング処理を施
し、配線回路層15の露出面15aを粗化処理する。
According to the present invention, when one unit of the wiring layer a is laminated to form a multilayer structure, the insulating sheet 11 having a wiring circuit layer serving as an internal wiring layer in the multilayer wiring structure is shown in FIG. As shown in d), the exposed surface 15a of the wiring circuit layer 15 is roughened by performing an etching process.

【0024】この粗化処理は、塩酸、硫酸、硝酸、酢
酸、ギ酸などの酸処理による化学的な薬品処理によって
施すことができるが、特に、酸溶液を配線回路層15の
露出面に噴霧することが望ましい。
This roughening treatment can be performed by a chemical treatment using an acid such as hydrochloric acid, sulfuric acid, nitric acid, acetic acid, formic acid, etc. In particular, an acid solution is sprayed on the exposed surface of the wiring circuit layer 15. It is desirable.

【0025】かかる処理による配線回路層15の露出面
15aの表面粗さ(Ra)は、絶縁シート間の密着性を
担うものであって、特に表面粗さ(Ra)が0.1〜5
μmとなるように粗化処理する。この配線回路層15の
露出面15aの表面粗さが0.5μm未満では、配線回
路層15と他の絶縁シートとの密着性が不十分となり、
5μmを超えると、一部の配線回路層で断線などが生じ
やすく、ファインパターンを形成する場合基板の歩留ま
りが低下する。表面粗さは最適には0.2〜4μmであ
る。
The surface roughness (Ra) of the exposed surface 15a of the wiring circuit layer 15 by such processing is responsible for the adhesion between the insulating sheets, and particularly, the surface roughness (Ra) is 0.1 to 5
Roughening treatment is performed so as to be μm. When the surface roughness of the exposed surface 15a of the wiring circuit layer 15 is less than 0.5 μm, the adhesion between the wiring circuit layer 15 and another insulating sheet becomes insufficient,
If it exceeds 5 μm, disconnection or the like is likely to occur in some of the wiring circuit layers, and the yield of the substrate is reduced when a fine pattern is formed. The surface roughness is optimally between 0.2 and 4 μm.

【0026】また、本発明では、上記の粗化処理を施す
前に表面に配線回路層15が埋設された絶縁シート11
を気孔率3%以下にまで緻密化することが望ましい。こ
れは、上記粗化処理によるエッチング液の未硬化または
半硬化状態の絶縁シート11内への侵入し色むらなどが
防止するためである。かかる緻密化処理は、5kg/c
2 以上の圧力を印加しながら、100〜200℃の温
度で加圧加熱して行われるが、この時、この加熱によっ
て絶縁シート中の熱硬化性樹脂が完全に硬化することな
く、絶縁シート自体に密着性が維持される程度に施され
る。この時の熱処理によって完全に硬化してしまうと、
その後の積層処理に絶縁シート間の密着性が低下するた
めである。
Further, according to the present invention, before performing the above-described roughening treatment, the insulating sheet 11 having the wiring circuit layer 15 embedded in the surface thereof is provided.
Is preferably densified to a porosity of 3% or less. This is to prevent the etchant from entering the uncured or semi-cured insulating sheet 11 due to the above-described roughening process and causing unevenness in color. Such densification treatment is 5 kg / c
While applying a pressure of at least m 2, the heating is performed under pressure at a temperature of 100 to 200 ° C. At this time, the heating does not completely cure the thermosetting resin in the insulating sheet. It is applied to such an extent that the adhesiveness is maintained. If it is completely cured by the heat treatment at this time,
This is because the adhesion between the insulating sheets is reduced in the subsequent lamination processing.

【0027】そして、上記のようにして作製された一単
位の配線層aおよび同様にして作製された一単位の配線
層b,cを図3(e)に示すように積層圧着し、絶縁シ
ート中の熱硬化性樹脂が完全に硬化する温度に加熱して
一括硬化することにより、本発明の多層配線基板を作製
することができる。
Then, one unit of the wiring layer a manufactured as described above and one unit of the wiring layers b and c manufactured in the same manner are laminated and pressed as shown in FIG. The multilayer wiring board of the present invention can be manufactured by heating to a temperature at which the thermosetting resin in the inside is completely cured and by being simultaneously cured.

【0028】また、上記製造方法では、絶縁シートへの
ビアホール形成や積層化と、配線回路層の形成工程を並
列的に行うことができるために、配線基板における製造
時間を大幅に短縮することができる。
In the above manufacturing method, the process of forming and laminating via holes in the insulating sheet and the process of forming the wiring circuit layer can be performed in parallel, so that the manufacturing time in the wiring board can be greatly reduced. it can.

【0029】なお、かかる態様において、ビアホール導
体の両端を金属箔からなる配線回路層によって封止する
上では、配線回路層2,15の厚みは、5〜40μmが
適当である。
In this embodiment, in order to seal both ends of the via-hole conductor with a wiring circuit layer made of metal foil, the thickness of the wiring circuit layers 2 and 15 is appropriately 5 to 40 μm.

【0030】また、本発明の多層配線基板によれば、ド
リルをもちいてスルーホールを形成し、そのホール内壁
に金属メッキ層を形成することもできる。この場合、本
発明の多層配線基板には、積層不良などによる絶縁層間
や配線回路層と絶縁層との間に隙間が実質存在しないた
めに、メッキ処理時においてメッキ液が基板内に侵入す
ることがなく、その結果、マイグレーションや変色など
の発生を抑制することができる。
According to the multilayer wiring board of the present invention, a through hole can be formed by using a drill, and a metal plating layer can be formed on the inner wall of the hole. In this case, in the multilayer wiring board of the present invention, since there is substantially no gap between the insulating layer or the wiring circuit layer and the insulating layer due to lamination failure or the like, the plating solution may enter the board during the plating process. As a result, it is possible to suppress the occurrence of migration and discoloration.

【0031】本発明の多層配線基板における前記絶縁層
は、少なくとも有機樹脂を含む絶縁材料から構成され、
具体的には、有機樹脂としては例えば、PPE(ポリフ
ェニレンエーテル)、BTレジン(ビスマレイミドトリ
アジン)、エポキシ樹脂、ポリイミド樹脂、フッ素樹
脂、フェノール樹脂等の樹脂が望ましく、とりわけ原料
としてガラス転移点が180℃以上の熱硬化性樹脂であ
ることが望ましい。また、この有機樹脂中には、基板全
体の強度を高めるために、フィラー成分を複合化させる
こともできる。フィラーとしては、SiO2 、Al2
3 、ZrO2 、TiO2 、AlN、SiC、BaTiO
3 、SrTiO3 、ゼオライト、CaTiO3 等の無機
質フィラーが好適に使用される。また、ガラスやアラミ
ド樹脂からなる不織布、織布などに上記樹脂を含浸させ
て用いてもよい。このようにフィラー成分と複合化する
場合、有機樹脂とフィラーとは体積比率で30:70〜
70:30の比率で複合化することが望ましい。
The insulating layer in the multilayer wiring board of the present invention is made of an insulating material containing at least an organic resin.
Specifically, as the organic resin, for example, a resin such as PPE (polyphenylene ether), BT resin (bismaleimide triazine), an epoxy resin, a polyimide resin, a fluororesin, and a phenol resin is desirable. It is desirable that the resin is a thermosetting resin having a temperature of not lower than ° C. In addition, a filler component can be compounded in the organic resin in order to increase the strength of the entire substrate. As the filler, SiO 2 , Al 2 O
3 , ZrO 2 , TiO 2 , AlN, SiC, BaTiO
3 , inorganic fillers such as SrTiO 3 , zeolite and CaTiO 3 are preferably used. Further, a nonwoven fabric or a woven fabric made of glass or aramid resin may be used by impregnating the above resin. When compounding with the filler component as described above, the organic resin and the filler have a volume ratio of 30:70 to
It is desirable to composite at a ratio of 70:30.

【0032】さら、前記配線回路層としては、銅、アル
ミニウム、金、銀の群から選ばれる少なくとも1種、ま
たは2種以上の合金からなることが望ましく、特に、
銅、または銅を含む合金が最も望ましい。場合によって
は、回路の抵抗調整のためにNi−Cr合金などの高抵
抗の金属を混合または合金化してもよい。
Further, the wiring circuit layer is desirably made of at least one alloy selected from the group consisting of copper, aluminum, gold and silver, or two or more alloys.
Copper or an alloy containing copper is most desirable. In some cases, a high-resistance metal such as a Ni—Cr alloy may be mixed or alloyed to adjust the resistance of the circuit.

【0033】さらに、ビアホール中に充填する前記導体
ペーストとしては、上記配線回路層を形成する金属粉末
に、エポキシ、セルロース等の樹脂成分を添加し、酢酸
ブチルなどの溶媒によって混練したものが使用される。
この導体ペーストは、ビアホールへの充填後溶剤を乾燥
させるかはじめから無溶剤であることが望ましい。ま
た、ビアホール導体の低抵抗化のために、前記金属粉末
に、半田、錫などの低融点金属を含有させてもよい。
Further, as the conductor paste to be filled in the via hole, a paste obtained by adding a resin component such as epoxy or cellulose to the metal powder for forming the wiring circuit layer and kneading with a solvent such as butyl acetate is used. You.
It is desirable that the conductive paste be solvent-free from the beginning after drying the solvent after filling into the via holes. Further, in order to reduce the resistance of the via-hole conductor, the metal powder may contain a low melting point metal such as solder or tin.

【0034】[0034]

【実施例】PPE樹脂50体積%を、Eガラスで織られ
たガラスクロスを50体積%の割合で含浸したプリプレ
グ(A)に炭酸ガスレーザーで直径0.1mmのビアホ
ールを形成し、そのホール内に銀をメッキした銅粉末を
含む銅ペーストを充填してビアホール導体を形成した。
EXAMPLE A via hole having a diameter of 0.1 mm was formed with a carbon dioxide laser on a prepreg (A) impregnated with 50% by volume of a PPE resin and a glass cloth woven with E glass at a ratio of 50% by volume. Was filled with a copper paste containing a copper powder plated with silver to form a via-hole conductor.

【0035】一方、ポリエチレンテレフタレート(PE
T)樹脂からなる転写シートの表面に接着剤を塗布して
粘着性をもたせ、厚さ12μm、シャイニー面の表面粗
さ0.1μm、マット面の表面粗さ0.8μmの銅箔を
PET表面と銅箔のシャイニー面とを対面して接着し
た。その後、フォトレジストを塗布し露光現像を行った
後、これを塩化第二鉄溶液中に浸漬して非パターン部を
エッチング除去して配線回路層を形成した。なお、作製
した配線回路層は、便宜上、プリプレグの面積の50%
の面積を有する四角形状の導体層からなる配線回路層表
面の表面粗さ(Ra)が0.8μmのグランド層パター
ンである。
On the other hand, polyethylene terephthalate (PE)
T) An adhesive is applied to the surface of a transfer sheet made of a resin to impart tackiness, and a copper foil having a thickness of 12 μm, a surface roughness of a shiny surface of 0.1 μm, and a surface roughness of a matte surface of 0.8 μm is formed on a PET surface. And the copper foil were adhered so as to face each other. Thereafter, a photoresist was applied and subjected to exposure and development, and then immersed in a ferric chloride solution to remove non-pattern portions by etching to form a wiring circuit layer. The fabricated wiring circuit layer is 50% of the area of the prepreg for convenience.
Is a ground layer pattern having a surface roughness (Ra) of 0.8 μm on the surface of the wiring circuit layer made of a square-shaped conductor layer having an area of 0.8 μm.

【0036】次に、前記プリプレグ(A)に銅箔の配線
回路層が形成された転写シートを位置決めして密着させ
た後、50kg/cm2 の圧力を印加しながら120〜
130℃に加熱して、転写シートを剥がして、銅からな
る配線回路層を形成して一単位の配線層を形成した。な
おこの転写された配線回路層は、絶縁シートの表面に埋
設され、配線回路層の表面と絶縁シートとの表面が同一
面となっていることを確認した。
Next, after the transfer sheet having the copper foil wiring circuit layer formed thereon is positioned and brought into close contact with the prepreg (A), the transfer sheet is applied with a pressure of 50 kg / cm 2 for 120 to 120 kg / cm 2.
The transfer sheet was peeled off by heating to 130 ° C., and a wiring circuit layer made of copper was formed to form one wiring layer. The transferred wiring circuit layer was embedded in the surface of the insulating sheet, and it was confirmed that the surface of the wiring circuit layer and the surface of the insulating sheet were flush with each other.

【0037】次に、配線回路層を転写したプリプレグを
150℃、10kg/cm2 の圧力で5分間加圧加熱し
てプリプレグの半硬化を行った。なお、この処理後のプ
リプレグの気孔率をアルキメデス法によって測定したと
ころ2%であった。
Next, the prepreg on which the wiring circuit layer was transferred was pressurized and heated at 150 ° C. and a pressure of 10 kg / cm 2 for 5 minutes to perform semi-curing of the prepreg. The porosity of the prepreg after this treatment was measured by Archimedes' method and found to be 2%.

【0038】そして、緻密化処理したプリプレグの配線
回路層転写面に、10重量%濃度のギ酸溶液を噴霧して
表面のエッチングを行い、処理後の配線回路層表面の表
面粗さ(Ra)が0.5μmである一単位を配線層を形
成した。
Then, a 10% by weight formic acid solution is sprayed onto the transfer surface of the densified prepreg to transfer the wiring circuit layer, and the surface is etched to reduce the surface roughness (Ra) of the processed wiring circuit layer surface. One unit of 0.5 μm was formed as a wiring layer.

【0039】上記と同様にして12枚の一単位の配線層
を作製した。これらの配線層を位置合わせして積層し2
0kg/cm2 の圧力を印加しながら200℃で1時間
加熱して、一括して完全硬化させて多層配線基板を作製
した。
In the same manner as described above, 12 unit wiring layers were formed. These wiring layers are aligned and laminated, and 2
It was heated at 200 ° C. for 1 hour while applying a pressure of 0 kg / cm 2 , and was completely cured at once to produce a multilayer wiring board.

【0040】得られた多層配線基板に対して断面観察を
おこなった結果、配線回路層とプリプレグの接着は良好
で有り積層不良はなかった。また、プリプレグにエッチ
ング液によるマイグレーションや変色、ひび割れなどは
生じなかった。ビアホール導体の形成付近、配線回路層
とビアホール導体とは良好な接続状態であり、各配線間
の導通テストを行った結果、配線の断線も認められなか
った。
The cross section of the obtained multilayer wiring board was observed. As a result, the adhesion between the wiring circuit layer and the prepreg was good, and there was no lamination failure. In addition, migration, discoloration, cracks, and the like due to the etching solution did not occur in the prepreg. Near the formation of the via-hole conductor, the wiring circuit layer and the via-hole conductor were in a good connection state. As a result of conducting a continuity test between the respective wirings, no disconnection of the wiring was observed.

【0041】また、上記の多層配線基板に対して、ドリ
ルを用いて直径が200μmをスルーホールを形成し、
その内部にメッキ法によって厚さ30μmの銅メッキ層
を形成したが、基板内へのメッキ液の侵入は全く認めら
れず、マイグレーションや変色のない良好なものであっ
た。
Further, a through hole having a diameter of 200 μm is formed in the multilayer wiring board using a drill,
A copper plating layer having a thickness of 30 μm was formed therein by a plating method, but no intrusion of the plating solution into the substrate was observed at all, and it was a good one without migration or discoloration.

【0042】さらに、比較のために、上記のプリプレグ
への配線回路層の転写後の粗化処理を行わずに、積層圧
着、一括硬化処理を施した結果、グランド層の配線回路
層形成面において、金属箔と絶縁層との密着不良が発生
していることを確認した。
Further, for comparison, as a result of performing laminating pressure bonding and batch hardening processing without performing the above-described roughening processing after the transfer of the wiring circuit layer to the prepreg, the ground circuit layer forming surface was formed. It was confirmed that poor adhesion between the metal foil and the insulating layer had occurred.

【0043】[0043]

【発明の効果】以上詳述した通り、本発明によれば、絶
縁層への配線回路の形成を転写シートからの転写によっ
て行うことにより、積層工程硬化工程を一括して行うこ
とができ、多層配線基板の製造工程の大幅な簡略化を図
ることができるとともに、グランド層などの大面積を有
する配線回路層に対して所定の粗化処理を施すことによ
り密着性の良好な多層配線基板を作製することができ
る。
As described above in detail, according to the present invention, by forming a wiring circuit on an insulating layer by transferring from a transfer sheet, the laminating step and the curing step can be performed collectively. The manufacturing process of the wiring board can be greatly simplified, and a multilayer wiring board having good adhesion can be produced by performing a predetermined roughening treatment on a wiring circuit layer having a large area such as a ground layer. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層配線基板の概略断面図である。FIG. 1 is a schematic sectional view of a multilayer wiring board according to the present invention.

【図2】本発明の多層配線基板における要部拡大断面図
である。
FIG. 2 is an enlarged sectional view of a main part of the multilayer wiring board of the present invention.

【図3】本発明の多層配線基板の製造方法を説明するた
めの工程図である。
FIG. 3 is a process diagram illustrating a method for manufacturing a multilayer wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

1a〜1d 絶縁層 1 絶縁基板 2 配線回路層 3 ビアホール導体 11 絶縁シート 12 ビアホール 13 ビアホール導体 14 転写シート 15 配線回路層 a〜c 配線層 1a to 1d Insulating layer 1 Insulating substrate 2 Wiring circuit layer 3 Via hole conductor 11 Insulating sheet 12 Via hole 13 Via hole conductor 14 Transfer sheet 15 Wiring circuit layer a to c Wiring layer

フロントページの続き Fターム(参考) 5E338 AA03 AA16 BB02 BB12 BB25 BB63 CC01 CC05 CC06 CD23 EE27 EE32 5E343 AA02 AA12 BB02 BB24 BB66 CC33 DD56 DD62 EE52 ER33 ER39 GG04 5E346 AA11 AA12 AA15 AA32 AA43 BB03 BB04 BB07 CC08 CC32 CC58 DD02 DD11 DD31 EE02 EE06 EE07 EE14 FF18 FF35 FF36 GG01 GG15 GG27 GG28 HH11 HH32 Continuation of the front page F term (reference) 5E338 AA03 AA16 BB02 BB12 BB25 BB63 CC01 CC05 CC06 CD23 EE27 EE32 5E343 AA02 AA12 BB02 BB24 BB66 CC33 DD56 DD62 EE52 ER33 ER39 GG04 5E346 AA11 AA11 BB03 DD08 EE02 EE06 EE07 EE14 FF18 FF35 FF36 GG01 GG15 GG27 GG28 HH11 HH32

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】少なくとも有機樹脂を含有し、表面に金属
箔からなる配線回路層が埋設されてなる複数の絶縁層が
積層された構造からなり、前記絶縁層間に配設され、絶
縁層と接触する上面および下面の表面粗さ(Ra)が
0.1〜5μmの配線回路層が少なくとも1層以上存在
することを特徴とする多層配線基板。
1. A structure in which a plurality of insulating layers each containing at least an organic resin and having a wiring circuit layer made of a metal foil embedded in a surface thereof are laminated, the insulating layers being disposed between the insulating layers and contacting the insulating layers. A multilayer wiring board comprising at least one wiring circuit layer having a surface roughness (Ra) of 0.1 to 5 μm on the upper and lower surfaces.
【請求項2】前記上下面が粗化された配線回路層が、グ
ランド層あるいはシールド層である請求項1記載の多層
配線基板。
2. The multilayer wiring board according to claim 1, wherein the wiring circuit layer whose upper and lower surfaces are roughened is a ground layer or a shield layer.
【請求項3】少なくとも有機樹脂を含有する絶縁層と、
該絶縁層表面および内部に配設された配線回路層を具備
する多層配線基板の製造方法において、(a)転写用シ
ート表面に露出面の表面粗さ(Ra)が0.1〜5μm
の金属箔からなる配線回路層を被着形成する工程と、
(b)前記転写シート表面の配線回路層の前記露出面を
少なくとも有機樹脂を含有する軟質の絶縁シート表面に
圧力を加えながら積層し、前記配線回路層を前記絶縁シ
ート表面に埋設した後、前記転写シートを剥離して前記
配線回路層を前記絶縁シート表面に転写させる工程と、
(c)転写された配線回路層の露出面を表面粗さ(R
a)0.1〜5μmに粗化処理する工程と、(e)
(a)〜(c)の工程によって配線回路層が表面に形成
された複数の絶縁シートを積層圧着後、一括して加熱硬
化する工程と、を具備することを特徴とする多層配線基
板の製造方法。
3. An insulating layer containing at least an organic resin,
In the method for manufacturing a multilayer wiring board having a surface of the insulating layer and a wiring circuit layer disposed therein, (a) the surface of the transfer sheet has a surface roughness (Ra) of 0.1 to 5 μm.
Forming a wiring circuit layer made of metal foil,
(B) laminating the exposed surface of the wiring circuit layer on the surface of the transfer sheet while applying pressure to at least the surface of a soft insulating sheet containing an organic resin; embedding the wiring circuit layer on the surface of the insulating sheet; Removing the transfer sheet and transferring the wiring circuit layer to the insulating sheet surface,
(C) The exposed surface of the transferred wiring circuit layer has a surface roughness (R
a) a step of performing a roughening treatment to 0.1 to 5 μm;
(C) a step of laminating and pressing a plurality of insulating sheets on each of which a wiring circuit layer is formed on the surface by the steps (a) to (c), followed by heating and curing at once. Method.
【請求項4】前記工程(a)および工程(c)における
配線回路層の露出面が面が、酸によるエッチング処理に
よって粗化されてなる請求項3記載の多層配線基板の製
造方法。
4. The method according to claim 3, wherein the exposed surface of the wiring circuit layer in the steps (a) and (c) is roughened by an etching treatment with an acid.
【請求項5】前記工程(b)と工程(c)との間に、
(b’)表面に配線回路層が埋設された絶縁シートを加
圧加熱して緻密化する工程を具備することを特徴とする
請求項3または請求項4記載の多層配線基板の製造方
法。
5. The method according to claim 1, wherein said step (b) and said step (c)
5. The method for manufacturing a multilayer wiring board according to claim 3, further comprising: (b ') a step of applying pressure and heating to densify the insulating sheet having a wiring circuit layer embedded on a surface thereof.
【請求項6】前記工程(b’)における緻密化が、5k
g/cm2 以上の圧力を印加しながら、100〜200
℃の温度で加圧加熱して行われる請求項5記載の多層配
線基板の製造方法。
6. The method according to claim 1, wherein the densification in the step (b ′) is 5 k
g / cm 2 or more while applying a pressure of 100 to 200
The method for producing a multilayer wiring board according to claim 5, wherein the method is performed by heating under pressure at a temperature of ° C.
JP18393998A 1998-06-30 1998-06-30 Multilayer interconnection board and its manufacture Pending JP2000022330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18393998A JP2000022330A (en) 1998-06-30 1998-06-30 Multilayer interconnection board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18393998A JP2000022330A (en) 1998-06-30 1998-06-30 Multilayer interconnection board and its manufacture

Publications (1)

Publication Number Publication Date
JP2000022330A true JP2000022330A (en) 2000-01-21

Family

ID=16144458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18393998A Pending JP2000022330A (en) 1998-06-30 1998-06-30 Multilayer interconnection board and its manufacture

Country Status (1)

Country Link
JP (1) JP2000022330A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141674A (en) * 2000-10-31 2002-05-17 Kyocera Corp Wiring board and its manufacturing method
JP2010067946A (en) * 2008-09-08 2010-03-25 Samsung Electro-Mechanics Co Ltd Method of manufacturing printed circuit board
JP2010157600A (en) * 2008-12-26 2010-07-15 Kyocer Slc Technologies Corp Method of manufacturing wiring substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141674A (en) * 2000-10-31 2002-05-17 Kyocera Corp Wiring board and its manufacturing method
JP4632514B2 (en) * 2000-10-31 2011-02-16 京セラ株式会社 Wiring board and manufacturing method thereof
JP2010067946A (en) * 2008-09-08 2010-03-25 Samsung Electro-Mechanics Co Ltd Method of manufacturing printed circuit board
JP2010157600A (en) * 2008-12-26 2010-07-15 Kyocer Slc Technologies Corp Method of manufacturing wiring substrate

Similar Documents

Publication Publication Date Title
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
JP4691763B2 (en) Method for manufacturing printed wiring board
JP3037662B2 (en) Multilayer wiring board and method of manufacturing the same
JP2005072328A (en) Multilayer wiring board
JP3441368B2 (en) Multilayer wiring board and manufacturing method thereof
JP2000349437A (en) Multilayered wiring board and its manufacture
JP4895448B2 (en) Multilayer wiring board
JP2001102696A (en) Wiring board and manufacturing method therefor
JP3674662B2 (en) Wiring board manufacturing method
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
JPH1174625A (en) Wiring board and method for manufacturing it
JP2000133916A (en) Formation material for wiring pattern transfer, manufacture of formation material for wiring pattern transfer, wiring board using formation material for wiring pattern transfer and manufacture thereof
JPH1187865A (en) Printed circuit board and its manufacture
JPH11163525A (en) Manufacture of multilayer wiring board
JP2005050885A (en) Wiring board, and its manufacturing method
JPH1154926A (en) One-sided circuit board and its manufacture
JP2000277913A (en) Multilayer wiring substrate and manufacture of the same
JP2000022330A (en) Multilayer interconnection board and its manufacture
JP4684454B2 (en) Printed wiring board manufacturing method and printed wiring board
JP2003008225A (en) Multilayer wiring substrate and method of manufacturing the same
JP2002252459A (en) Multilayer wiring board and its manufacturing method
JP2001015932A (en) Multilayer printed wiring board
JP2001284797A (en) Multilayer wiring board and method for manufacturing it
JP2000277917A (en) Multilayer printed wiring board and manufacture of the same
JP4021501B2 (en) Manufacturing method of multilayer wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Effective date: 20040506

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102