KR100604422B1 - 반도체 제조 공정의 산화막 형성 방법 - Google Patents

반도체 제조 공정의 산화막 형성 방법 Download PDF

Info

Publication number
KR100604422B1
KR100604422B1 KR1020000083025A KR20000083025A KR100604422B1 KR 100604422 B1 KR100604422 B1 KR 100604422B1 KR 1020000083025 A KR1020000083025 A KR 1020000083025A KR 20000083025 A KR20000083025 A KR 20000083025A KR 100604422 B1 KR100604422 B1 KR 100604422B1
Authority
KR
South Korea
Prior art keywords
sio
oxygen
temperature
oxide film
forming
Prior art date
Application number
KR1020000083025A
Other languages
English (en)
Other versions
KR20020053396A (ko
Inventor
이종곤
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020000083025A priority Critical patent/KR100604422B1/ko
Publication of KR20020053396A publication Critical patent/KR20020053396A/ko
Application granted granted Critical
Publication of KR100604422B1 publication Critical patent/KR100604422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

산소가 실리콘에 확산되는 공정과 산소가 실리콘 기판과 반응하여 SiO2를 형성하는 공정을 반복하여 2Å 내지 20Å 두께의 SiO2 을 형성하는 반도체 제조 공정의 산화막 형성 방법에 관한 것으로서, 500℃ 내지 600℃의 온도 분위기에서 산소를 주입시키는 제 1 단계, 질소나 아르곤 가스가 주입된 상태에서 600℃ 이상의 온도 분위기에서 SiO2 형성 공정을 진행시키는 제 2 단계, 질소나 아르곤 가스가 주입된 상태에서 500℃ 내지 600℃의 온도 분위기에서 산소를 주입시키는 제 3 단계 및 질소나 아르곤 가스가 주입된 상태에서 600℃ 이상의 온도 분위기에서 SiO2 성장 공정을 진행시키는 제 4 단계를 포함하는 발명에 관한 것이다.

Description

반도체 제조 공정의 산화막 형성 방법{Method for forming Silicon Oxide layer for a semiconductor fabrication process}
도 1 내지 도 4는 본 발명에 따른 반도체 제조 공정의 SiO2 막 형성 방법의 바람직한 실시예를 나타내는 공정도
본 발명은 반도체 제조 공정에 관한 것으로서, 더욱 상세하게는 산소가 실리콘에 확산되는 공정과 산소가 실리콘 기판과 반응하여 SiO2를 형성하는 공정을 반복하여 10Å 내지 20Å 이하 두께의 산화막을 형성하는 반도체 제조 공정의 SiO2 막 형성 방법에 관한 것이다.
통상, 반도체 소자는 많은 단위 공정을 거쳐서 제조되며, 이들 단위 공정들로써 산화, 식각, 이온주입, 평탄화공정 등이 예시될 수 있다.
이러한 공정들은 반도체 제조 공정이 0.1㎛ 이하 두께의 디자인 룰을 만족할수 있도록 개선이 요구되고 있으며, 특히 산화막을 형성하는 공정은 0.1㎛ 이하의 디자인 룰을 만족시키기 위하여 20Å 이하의 두께로 산화막이 형성되도록 제어되어야 한다.
종래에는 산화막을 형성하기 위하여 높은 온도(700℃ 이상)에서 산소나 수증기를 유입시켜서 산소를 실리콘과 반응시키는 방법으로 산화막이 형성되고, 그 후 산소가 이미 형성된 산화막을 투과하여 다시 기판의 실리콘과 반응함에 따라서 산화막이 성장되었다.
이러한 종래의 산화막 형성 방법은 20Å 이하 두께의 균일한 산화막을 얻을 수 없었고, 특히 10Å 이하 두께의 산화막을 형성하는 방법은 개발된 바 없다.
이러한 산화막 형성 두께가 제한됨에 따라서 고집접도를 만족하는 반도체 메모리 디바이스의 개발이 어려운 문제점이 있다.
본 발명의 목적은 산소를 확산하는 열공정과 SiO2를 형성하는 열공정을 구분하여 반복시킴으로써 20Å 이하 두께의 균일한 산화막을 형성시킴에 있다.
본 발명의 다른 목적은 분자 단위로 SiO2 막의 형성을 제어하여 10Å 이하 두께의 산화막을 형성시킴에 있다.
본 발명에 따른 반도체 제조 공정의 산화막 형성 방법은
내부에 실리콘 기판을 포함하는 반응 챔버의 온도를 500℃ 내지 600℃의 분위기로 조성한 후 반응 챔버 내에 산소를 주입시키는 제 1 단계와,
상기 반응 챔버 내에 반응 안정화 가스를 주입하고 600℃ 이상의 온도 분위기에서 SiO2 형성 공정을 진행시키는 제 2 단계와,
500℃ 내지 600℃의 온도 분위기에서 상기 반응 챔버에 산소를 주입시키는 제 3 단계와,
600℃ 이상의 온도 분위기에서 상기 실리콘 기판 상에 SiO2 막 성장 공정을 진행시키는 제 4 단계 및
상기 제 3 단계 및 제 4 단계를 3회 내지 10회 반복하여 상기 SiO2 막을 2Å 내지 20Å 두께로 형성하는 것을 특징으로 한다.
삭제
이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.
본 발명은 산소의 확산에 필요한 온도가 500℃ 내지 600℃이고, 산소가 실리콘 기판과 반응하여 SiO2를 형성하는 온도가 600℃ 이상으로 다른점을 이용한 것이며, 산화막은 산소를 주입하여 존재하면서 실리콘을 투과하되 기판과 반응은 하지 않는 단계와 아르곤이나 질소 가스 분위기의 고온 상태에서 실리콘 기판과 산소가 반응하여 SiO2를 형성하는 단계를 반복하면서 형성된다. 이때 산화막(SiO2)은 분자단위로 그 형성이 제어된다.
본 발명에 따른 실시예는 도 1 내지 도 4와 같은 순서로 이루어질 수 있다.
먼저, 공정 챔버의 온도를 550℃ 정도로 유지시킨 후 산소를 10초 정도 주입한다. 그러면 도 1과 같이 실리콘 기판(10)에 산소(12)가 존재한다. 이때 산소는 공정 온도 분위기가 SiO2를 형성할 만한 고온이 아니므로 실리콘 기판(10)과 반응하지 않는다. 물론 극소량이 반응될 수 있다.
그 후, 공정 챔버의 내부에 아르곤 가스나 질소 가스를 주입하면서 내부 온도를 900℃ 정도로 상승시켜서 10초 정도 공정을 진행한다. 이때 아르곤 가스나 질소 가스는 반응 안정화를 위하여 주입된다.
그러면, 공정 분위기에 의하여 도 2와 같이 산소(12)와 실리콘 기판(10)이 반응하여 SiO2 막(14)이 형성된다.
그 후, 아르곤 가스나 질소 가스 분위기에서 공정 챔버 내부의 온도가 550℃로 조절되고 산소를 약 10초 정도 주입한다.
그러면 도 3과 같이 주입된 산소는 기판과 반응되지 않고 존재한다.
그 후, 다시 아르곤 가스나 질소 가스 분위기에서 공정 챔버 내부의 온도를 900℃ 정도로 조절하고 10초 정도 공정을 진행한다.
그러면, 도 4와 같이 산소(12)와 실리콘 기판(10)이 반응하여 SiO2가 생성되면서 SiO2 막(14)이 성장된다.
이와 같이 SiO2 막(14)이 분자 단위로 형성되며, 이러한 온도 조절의 반복 회수가 증가함에 따라서 SiO2 막(14)의 두께가 증가한다.
2Å 내지 20Å 정도의 SiO2 막을 형성하기 위해서는 상술한 반복 과정이 3회 내지 10회 정도 이루어지며, 짧은 시간에 원하는 초박막의 산화막이 형성될 수 있다.
그러므로, 본 발명에 의하면 0.1㎛ 이하의 디자인 룰에서 요구되는 초박막의 산화막이 형성될 수 있어서, 반도체 메모리 디바이스의 고집적화가 용이해질 수 있다.
본 발명에 의하면, 20Å 이하 두께의 균일한 두께의 SiO2 막의 형성이 가능하여 0.1㎛ 이하 두께의 디자인 룰을 만족시켜서 반도체 메모리 디바이스가 고집적화되는 효과가 있다.

Claims (3)

  1. 내부에 실리콘 기판을 포함하는 반응 챔버의 온도를 500℃ 내지 600℃의 분위기로 조성한 후 반응 챔버 내에 산소를 주입시키는 제 1 단계;
    상기 반응 챔버 내에 반응 안정화 가스를 주입하고 600℃ 이상의 온도 분위기에서 SiO2 형성 공정을 진행시키는 제 2 단계;
    500℃ 내지 600℃의 온도 분위기에서 상기 반응 챔버에 산소를 주입시키는 제 3 단계;
    600℃ 이상의 온도 분위기에서 상기 실리콘 기판 상에 SiO2 막 성장 공정을 진행시키는 제 4 단계; 및
    상기 제 3 단계 및 제 4 단계를 3회 내지 10회 반복하여 상기 SiO2 막을 2Å 내지 20Å 두께로 형성하는 것을 특징으로 하는 반도체 제조 공정의 산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계 내지 제 4 단계는 각각 10초간 수행하는 것을 특징으로 하는 반도체 제조 공정의 산화막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계 내지 제 4 단계의 반응 안정화 가스는 아르곤 가스 또는 질소 가스 중 어느 하나임을 특징으로 하는 반도체 제조 공정의 산화막 형성 방법.
KR1020000083025A 2000-12-27 2000-12-27 반도체 제조 공정의 산화막 형성 방법 KR100604422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083025A KR100604422B1 (ko) 2000-12-27 2000-12-27 반도체 제조 공정의 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083025A KR100604422B1 (ko) 2000-12-27 2000-12-27 반도체 제조 공정의 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20020053396A KR20020053396A (ko) 2002-07-05
KR100604422B1 true KR100604422B1 (ko) 2006-07-25

Family

ID=27686772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083025A KR100604422B1 (ko) 2000-12-27 2000-12-27 반도체 제조 공정의 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100604422B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687410B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성방법

Also Published As

Publication number Publication date
KR20020053396A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
KR100678473B1 (ko) 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
KR100459725B1 (ko) 금속 게이트 패턴을 갖는 반도체소자의 제조방법
CN101290886B (zh) 栅极介质层及栅极的制造方法
KR20050106091A (ko) 낮은 ｅｏｔ 플라즈마 질화 게이트 절연체를 위한 ２ 단계포스트 질화 어닐링
US20060148269A1 (en) Semiconductor devices and methods for depositing a dielectric film
IE57557B1 (en) Method of manufacturing a semiconductor device,in which a silicon slice is locally provided with field oxide with a channel stopper
US6764961B2 (en) Method of forming a metal gate electrode
JP2004153256A (ja) シリコン基板の複合面に酸化膜を形成する方法
US7160818B2 (en) Semiconductor device and method for fabricating same
KR100604422B1 (ko) 반도체 제조 공정의 산화막 형성 방법
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
JPH1126457A (ja) 半導体装置のシリコンオキシニトライド膜形成方法
JP5069854B2 (ja) 半導体デバイスの製造方法
KR20000057747A (ko) 실리콘 집적 회로의 제조 방법
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
KR102603515B1 (ko) 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
JP2000114253A (ja) 半導体酸化膜形成法
JPH07263436A (ja) シリコン基板の酸化方法
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
JP2880993B1 (ja) 半導体酸化膜の形成方法
KR100431300B1 (ko) 플래쉬 메모리 셀 형성 방법
KR100445058B1 (ko) 반도체장치의게이트산화막형성방법
CN118302840A (en) Method for forming improved interfaces and films using high density radicals
TWI305025B (en) Manufacturing method of ultra-thin gate dielectric layer

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee