KR100603214B1 - 직렬 프로토콜 방식 패널 디스플레이 시스템 및 방법 - Google Patents

직렬 프로토콜 방식 패널 디스플레이 시스템 및 방법 Download PDF

Info

Publication number
KR100603214B1
KR100603214B1 KR1020040066226A KR20040066226A KR100603214B1 KR 100603214 B1 KR100603214 B1 KR 100603214B1 KR 1020040066226 A KR1020040066226 A KR 1020040066226A KR 20040066226 A KR20040066226 A KR 20040066226A KR 100603214 B1 KR100603214 B1 KR 100603214B1
Authority
KR
South Korea
Prior art keywords
serial protocol
image display
signal
clock signal
drivers
Prior art date
Application number
KR1020040066226A
Other languages
English (en)
Other versions
KR20050109028A (ko
Inventor
린체리
Original Assignee
노바텍 마이크로일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노바텍 마이크로일렉트로닉스 코포레이션 filed Critical 노바텍 마이크로일렉트로닉스 코포레이션
Publication of KR20050109028A publication Critical patent/KR20050109028A/ko
Application granted granted Critical
Publication of KR100603214B1 publication Critical patent/KR100603214B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

패널 디스플레이 장치의 사용에 적합한 직렬 프로토콜 방식 패널 디스플레이 시스템이 제공된다. 패널 디스플레이 시스템은 화소 어레이 디스플레이 장치를 포함한다. 다수의 드라이버들은 이미지를 디스플레이 하기위한 화소 어레이 디스플레이 장치를 구동하는데 사용된다. VGA 유닛은 부호화를 위해 직렬 프로토콜을 사용하고, 직렬 이미지 디스플레이 신호와 클럭 신호를 드라이버들에 전송한다. 드라이버들은 직렬 이미지 디스플레이 신호를 화소 어레이 디스플레이의 화소들을 구동하기 위한 다수의 희망 표시 신호들을 획득하기 위해 복호화 한다.

Description

직렬 프로토콜 방식 패널 디스플레이 시스템 및 방법{SERIAL-PROTOCOL TYPE PANEL DISPLAY SYSTEM AND METHOD}
도 1은 종래의 LCD 장치들을 개략적으로 도시한 블록도이다.
도 2는 종래의 소스 드라이버(driver)를 개략적으로 도시한 블록도이다.
도 3은 종래의 게이트 드라이버를 개략적으로 도시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 LCD 장치들을 개략적으로 도시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 소스 드라이버를 개략적으로 도시한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 게이트 드라이버를 개략적으로 도시한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 VGA 유닛(Video Graphic Adapter unit)을 개략적으로 도시한 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
132 : 감마 교정부 400 : LCD 장치
420 : 화소 어레이 유닛 422 : 소스 드라이버
424 : 게이트 드라이버 428 : 커넥터
430 : VGA 유닛 502 : 소스 입력 인터페이스 유닛
504 : 출력 버퍼(buffer) 506 : DAC
508 : 레벨 쉬프터(level shifter) 510 : 라인 래치(line latch)
512 : 쉬프트 레지스터 514, 600, 702 : 프로토콜 디코더
516, 602 : 스위치 유닛 610 : 게이트 입력 인터페이스 유닛
700 : VGA 칩(chip)
본 발명은 패널 디스플레이 시스템에 관한 것으로, 특히 직렬 프로토콜 방식 패널 디스플레이 시스템에 관한 것이다.
최근에, 이미지 표시장치 기술의 굉장한 발전과 업적 때문에, 종래의 CRT 표시장치의 많은 부분이 소위 패널 디스플레이장치에 의해서 대체되어 왔다. 일반적으로 알려진 패널 표시장치로써는 TFT 액정 표시장치 (LCD)가 있다. 또한, 발광다이오드들이나 플라즈마로 만들어진 패널 디스플레이 장치들이 점차 대중화 되었다.
패널 디스플레이 장치의 표시부재는 화소 어레이로 구성되어 있다. 화소 어레이는 대개 매트릭스(matrix) 어레이로, 드라이버에 의해 제어된다. 화소들은 이 같은 포인트 매트릭스의 방법에 의해 이미지 정보를 디스플레이 하기 위한 드라이버에 의해 구동 된다. 드라이버에 의해 제어되기 때문에, 상기 화소들은 특정한 기간에 원하는 컬러를 디스플레이 한다.
다음 설명에서는, TFT-LCD 패널 디스플레이 장치가 설명의 예로써 사용된다. 도1에서, LCD 장치는 이미지를 디스플레이 하기 위해 기본적으로 TFT-LCD 화소 어레이(120)를 구비한다. 화소 어레이(120)의 행렬은 각각 소스 드라이버(122)들과 게이트 드라이버(124)들에 의해 구동된다. 전원(130)은 소스 드라이버(122)들과 게이트 드라이버 (124)들에게 작동전압을 제공하기 위해서 DC/DC 컨버터(130)가 될 수 있다. 또한, ASIC (Application Specific Integrated Chip)칩(126)은 커넥터(128)로 부터의 입력 정보에 따라서, 적정 클럭과 컬러 정보 등을 발생시키고, 화살표로 표시된 바와 같이, 소스 드라이버(122)들과 게이트 드라이버(124)들에 해당 필요 정보 신호들을 전달한다. 상기 필요 정보 신호들은 숙련된 당업자들에 의해 알려져 있으므로 더 이상의 언급은 하지 않는다.
일반적으로, ASIC 칩(126)은 수신기(126a)와, RSDS(Reduced Swing Differential Signaling)/TTL(Transistor-to-Transistor Logic) 송신기(126b)와, 그리고 타이밍 제어기(126c)를 포함한다. 또한, 감마컬러 교정부(132)는 소스 드라이버(122)들에 컬러 교정 정보를 제공한다.
또한, 종래의 소스 드라이버(122)가 도2에 도시 되어 있다. 도2에서, 종래의 소스 드라이버(122)는 예를 들면, 쉬프트 레지스터(203), 라인 래치(204), 레벨 쉬프터(205), D/A 컨버터(DAC: Digital-to-Analog Converter)(206), 출력버퍼(207), 신호 수신기(201), 그리고 데이터 레지스터(202)등을 포함한다. 여기서, DAC(206)는 감마 컬러 교정 곡선을 정의하도록 감마 교정용 전압값 VGMA1~ VGMA14 들을 병렬로 수신한다. 신호 수신기는 RSDS와 관련된 입력 신호들을 수신한다. 또한, 출력 버퍼(207)의 출력 신호 Y1, Y2,…Y384들은 디스플레이를 위한 화소를 구동하도록 사용된다. 도 2에 도시된 바와 같이, 종래의 소스 드라이버(122)는 숙련된 당업자들에 의해 알려져 있으므로 더 이상의 언급은 하지 않는다.
도 3은 종래의 게이트 드라이버(300, 도1에서는 124로 나타냄)를 개략적으로 도시한 그림이다. 도 3에서, 게이트 드라이버(300)는 쉬프트 레지스터(301)와 레벨 쉬프터(302)를 포함하여 제어 신호들을 수신하도록 한다. 또한, 신호 Y0, Y1,… 들과 함께 레벨 쉬프터로 부터 출력된 신호 X0, X1,… 들은 화소들의 각 해당 화소를 구동하는데 사용된다. 종래의 게이트 드라이버(300) 또한 숙련된 당업자에 의해 알려져 있으므로, 더 이상의 언급은 하지 않는다.
종래의 LCD 시스템을 위해서, ASIC 칩(126)이 드라이버들을 제어하는데 사용된다. 특히, 상기 ASIC 칩(126)의 타이밍 제어기(126c), RSDS/TTL 송신기(126b), 그리고 수신기(126a)들은 확실히 시스템 전력을 더 많이 소비하는 문제점을 가지고 있다. 게다가, 커넥터(128)의 시스템 정보는 직렬로 전송된다. 그러나, 상기 타이밍 제어기(126c)와 상기 드라이버(122 및 124)들 사이의 제어 신호들은 병렬로 버스를 통해서 전송된다. 고해상도 이미지가 요구됨에 따라, 화소 정보는 높은 비트 사이즈를 갖는다 (예를 들면, RGB 데이터를 표현하기 위한 보통의 6bit 사이즈가 10bit 사이즈로 바뀌었다). 이러한 방식에 있어서는, 사용되는 더 큰 버스와 EMI와 같은 신호들 사이의 간섭에 관한 몇몇 다른 문제들은 치명적이다. 게다가, 도1에 도시 된 바와 같이, 구동 회로판은 더 큰 공간을 차지하게 된다. 제조비용은 감소될 수 없다. 또한 입력 인터페이스 역시 다른 문제들을 야기하고, 더 많은 전원을 소비한다.
본 발명의 제1 목적은 상술한 종래의 문제점을 감안한 것으로써, 종래의 ASIC이 생략될 수 있고 직렬 프로토콜 포맷에 의한 신호 전송을 하는 패널 디스플레이 장치에 사용하기에 적합한 직렬 프로토콜 방식 패널 디스플레이 시스템을 제공하는 것이다.
본 발명의 제2 목적은 각각 필요한 신호들로 복호화 출력할 수 있고 해당 화소들을 구동하도록 패널 디스플레이 장치에 사용하기에 적합한 소스 드라이버를 제공하는 것이다.
본 발명의 제3 목적은 직렬 프로토콜 방식 패널 디스플레이 방법을 제공하는 것이다.
본 발명의 제1 목적을 달성하기 위한 패널 디스플레이 시스템은 화소 어레이 디스플레이 유닛을 포함한다. 이미지를 디스플레이 하기 위해 화소 어레이 디스플레이 유닛을 구동하는데 여러 드라이버들이 사용된다. 또한, 비디오 그래픽 어댑터(VGA) 유닛은 직렬 프로토콜에 따라, 직렬 이미지 신호들과 타이밍 제어 신호들을 해당 드라이버들에 전달한다. 상기 드라이버들은 화소 어레이 디스플레이 유닛의 화소들을 구동하도록 복수의 희망 표시 신호들을 획득하기 위해서 직렬 이미지 신호들을 복호화 한다.
본 발명의 제2 목적을 달성하기 위한 소스 드라이버는 직렬 이미지 신호와 타이밍 신호를 수신하기 위한 소스 입력 인터페이스를 포함하며, 상기 직렬 이미지 신호들과 타이밍 신호는 다음 소스 드라이버에게 연속적으로 전송되고 소스 입력 신호들을 복호화 하는데 사용된다. 최신기술의 소스 드라이버는 소스 입력 신호들을 각각 수신한다.
또한, 본 발명의 제3 목적을 달성하기 위한 직렬 프로토콜 방식 디스플레이 방법은 이미지 제어 신호와 타이밍 신호를 수신하는 것을 포함한다. 이미지 제어 신호는 직렬 프로토콜에 따라, 직렬 이미지 디스플레이 신호로 부호화 된다. 상기 직렬 이미지 디스플레이 신호와 클럭 신호는 순차적으로 개개의 제 1 드라이버들에게 공급된다. 직렬 이미지 디스플레이 신호와 클럭 신호 중 적어도 한 부분은 순차적으로 개개의 제 2 드라이버들에게 공급된다. 제 1 드라이버들의 각각을 위해, 상기 직렬 이미지 디스플레이 신호는 제1 세트의 제어 신호들 및 디스플레이용 화소들 상에 사용되는 개개의 컬러 정보로 복호화 된다. 제 2 드라이버들의 각각을 위해, 상기 직렬 이미지 디스플레이 신호는 제2 세트의 제어 신호들로 복호화 된다. 또한, 제1 세트의 제어신호들과 제2 세트의 제어신호들과 컬러 정보는 화소들을 구동하기 위해 사용된다.
전술한 일반적인 설명과 다음 상세한 설명은 본 보기로서 실시 예를 이해하기 위한 것이며, 청구된 바와 같이 본 발명의 바람직한 실시예를 첨부 도면과 더불어 이하에 설명하고자 한다.
바람직한 실시예
본 발명은 시스템 데이터를 전송하기 위해, 드라이버에 의해 복호화 된 후 해당 화소들을 구동시킬 수 있고, 종래의 ASIC 칩은 생략될 수 있는 직렬 프로토콜 방법을 사용한다. 또한 화소 구동에 대해 고려해볼 때, 예를 들면 입력 데이터와 제어 신호에 대한 최신기술의 드라이버와 결합하기 위해 디코더와 스위치 유닛을 더 포함하기에 충분하다. 본 발명은 현재의 LCD 시스템과 기본적으로 호환된다. 제조업자들은 많은 다른 설계 없이도 본 발명에 의해 제공된 기술을 쉽게 적용시킬 수 있다.
도 4는 본 발명의 일 실시예에 따라, LCD 장치를 개략적으로 도시한 블록도이다. LCD 장치(400)는 화소 어레이 유닛(420)을 포함한다. 화소 어레이 유닛(420)은 액정 화소 어레이나 다른 화소 어레이, 예를 들어 플라즈마나 발광 다이오드 (LED)의 화소 어레이, 가 될 수 있다. 상기 액정 화소 어레이는 상세한 설명의 실시예로서 취해 졌다.
소스 드라이버(422)들과 같은 제 1 드라이버들과 게이트 드라이버(424)들과 같은 제 2 드라이버들은 이미지를 디스플레이 하기 위한 2차원적 방식으로 상기 화소들을 구동하기 위해서 상기 화소 어레이 유닛(420)의 주변부에 구현되어 있다. 일반적으로, 소스 드라이버(422)들은 x방향으로의 화소들을 구동하고 게이트 드라이버들(424)은 y방향으로의 화소들을 구동한다. 확실히, 드라이버들은 디스플레이를 위한 화소들을 구동하기 위해서 해당 데이터와 제어 신호들의 입력을 수신하는데 필수적이다. 또한, DC/DC 컨버터(426)는 여러 가지 적절한 전압 레벨들을 다양한 장치들에 제공하는데 사용된다. 감마 교정부(132)는 상기 드라이버에 컬러 관리 정보를 제공한다. 상세한 동작은 보통의 숙련된 당업자들에 의해 알려져 있으므로 더 이상의 언급은 하지 않는다.
본 발명은, 종래의 ASIC칩이 생략될 수 있도록 데이터를 전송하는데 직렬 프로토콜 방식을 사용하는 것을 제안한다. VGA 유닛(430) (또는 VGA 칩(430)이라고 함)으로부터 의 이미지 데이터 신호들은 우선 직렬 프로토콜에 의해 부호화 되고, 그리하여 두 가지 타입의 소스 및 게이트 드라이버(422 및 424)들에 상기 이미지 데이터 신호들이 순차적으로 공급된다. 상기 드라이버(422 및 424)들이 이미지 정보를 수신한 이후에, 상기 드라이버들에 의해 필요한 해당 정보들이 복호화 되고, 또한 입력 신호는 다음 드라이버에 순차적으로 전달된다. 상기 소스 드라이버(422)와 상기 게이트 드라이버(424)는 다른 기능들을 갖도록 설계되기 때문에 상기 드라이버들에 의해 필요한 정보도 다르다. 그러나 필요한 정보가 이미지 데이터 신호들로 부호화되기 때문에, 각개의 드라이버는 그것이 필요로 하는 것을 복호화 할 수 있다.
도 5에 도시 된 바와 같은 바람직한 실시예에서, 본 발명의 소스 드라이버(422)는 추가적인 소스 입력 인터페이스 유닛(502)과 함께, 도 2에서 도시된 종래의 소스 드라이버일 수 있는, 최신기술의 소스 드라이버(500)를 포함한다. 상기 소스 드라이버(500)은 출력버퍼(504)와 DAC(506)와 레벨 쉬프터(506)와 라인 래치(510)와 쉬프트 레지스터(510)를 포함할 수 있다. 상기 입력 인터페이스 유닛(502)은 예를 들면, 직렬 프로토콜 디코더(514)와 스위치 유닛(516)을 포함한다. 상기 인터페이스 유닛(502)은 VGA유닛(430)의 이미지 디스플레이 신호와 타이밍 신호 클 럭을 수신한다. 상기 이미지 디스플레이 신호는 예를 들면, R(적색)/G(녹색)/B(청색) 페어(pair) 신호들을 포함한다. 이미지 디스플레이 신호와 클럭 신호는 스위치 유닛(516)을 통해 다음 드라이버에 연속하여 전송된다. 또한, 상기 이미지 디스플레이 신호와 상기 클럭 신호는 상기 프로토콜 디코더(514)에 공급된다. 상기 프로토콜 디코더(514)는, 필요하다면, 공지된 신호들인 POL, CLK1, SHL, DI01, DI02 및 ID(identification)정보 또는 데이터 헤드(head)와 같은 여러 제어 신호들을 복호화 한다. 상기 프로토콜 디코더(514)는 또한 스위치 유닛(516)을 통해 상기 소스 드라이버(500)에 전송되어지는 R(적색) 데이터, G(녹색) 데이터 및 B(청색) 데이터와 같은 컬러 정보를 복호화 한다. 여기서, 스위치 유닛(516)은 해당 위치들에 상기 신호들을 전달하는 기능을 가지며, 단지 ON/OFF 스위칭을 행하는 데에만 필요하지 않다. 또한, 클럭 신호 (Clock)는 상기 드라이버(500)에 공급되어, 컬러 정보로 하여금 적절한 시간에 디스플레이 되도록 한다. 본 발명의 특징을 쉽게 구현하기 위해서, 상기 드라이버(500)는 종래의 소스 드라이버일 수 있고, 또는 최신기술의 소스 드라이버가 될 수도 있다. 상기 입력 인터페이스 유닛(502)은 복호화 한 이후, 필요한 제어 신호들과 정보를 발생하여 상기 드라이버(500)에 공급한다.
마찬가지로, 도 6에 도시 된 바와 같이, 상기 게이트 드라이버(424)는 또한 최신기술의 게이트 드라이버(도 3에서 300 참조)와 게이트 입력 인터페이스 유닛(610)을 포함할 수 있다. 상기 게이트 입력 인터페이스 유닛(610)은 필요한 제어 신호들을 복호화 하기 위해 소스 입력 인터페이스 유닛(502)과 유사한 목적을 갖는다. 상기 게이트 드라이버(424)는 기본적으로 상기 소스 드라이버(500)와 기능이 다르고, 그리하여 실제 설계도 다르다. 따라서 게이트 드라이버(300)가 필요로 하는 신호들은 하나 또는 그 이상의 RGB 페어들로 부호화 될 수 있다. 상기 게이트 입력 인터페이스 유닛(610)은 VGA 유닛(430)으로부터 상기 이미지 디스플레이 신호의 일부 또는 전체를 수신할 수 있고, 상기 수신된 이미지 디스플레이 신호는 스위치 유닛(602)을 통해 다음 드라이버에 연속적으로 전달될 수 있다. 또한, 상기 수신된 이미지 디스플레이 신호들은 게이트 드라이버에 의해 사용되는 프로토콜 디코더(600)에 공급된다. 따라서, 신호들은 종래의 게이트 드라이버 (300)에의 사용을 위해서 복호화 출력된다.
상기 신호들이 직렬 프로토콜로 송신되게 하고 종래의 설계와 호환되게 하기 위해, 또한 상기 VGA 유닛(430)은 그에 따라 도 7에 도시된 바와 같이 변경될 수 있다.
도 7에서, 본 발명의 VGA 유닛(430)은 입력신호를 수신하여 제어 신호들과 화소 데이터 신호들과 클럭 신호(Clock) 등을 발생하는, 예를 들어 종래의 VGA 칩(700)과 같은, 최신 VGA 칩을 포함한다. 이러한 신호들은 프로토콜 인코더(702)에 공급된다. 상기 프로토콜 인코더(702)는 상기 신호들을 직렬 프로토콜 신호로 부호화 한다. 그리하여, 도 4에서 도시 된 바와 같이, 상기 직렬 프로토콜 신호와 상기 클럭신호가 출력되고, 상기 커넥터(428)를 통해 상기 드라이버에 공급된다.
본 발명은 특히 직렬 프로토콜 포맷에 의한 신호 전송을 제안하고, 본 발명 에 의하면, 상기 드라이버들이 각각 필요한 신호들로 복호화 출력할 수 있고, 또한, 종래의 ASIC칩이 적어도 생략될 수 있다.
또한, 본 발명에 의하면, 직렬 프로토콜 방식 패널 디스플레이 방법이 제공된다. 본 발명의 일 실시예에 의하면, 이미지 디스플레이 신호와 클럭 신호를 수신한 후, 디스플레이 신호들을 직렬 프로토콜에 따라 직렬 프로토콜 이미지 디스플레이 신호들로 부호화 한다. 그리고 나서, 직렬 프로토콜 이미지 디스플레이 신호와 클럭 신호는 순차적으로 소스 드라이버들과 같은 다수의 제 1 드라이버들에 공급된다. 그리고 적어도 상기 직렬 프로토콜 이미지 디스플레이 신호의 일부와 클럭 신호가 게이트 드라이버와 같은 다수의 제 2 드라이버들에 순차적으로 공급된다. 제1 게이트 드라이버들의 각각은 상기 직렬 프로토콜 이미지 디스플레이 신호를 복호화 하여 제1 세트의 제어신호들과 화소 디스플레이를 위해 사용되는 복수의 컬러 정보를 갖는다. 제2 드라이버들의 각각은 상기 직렬 프로토콜 이미지 디스플레이 신호를 복호화 하여 제2세트의 제어 신호들을 갖는다. 또한, 제1 세트의 제어신호들과 제2 세트의 제어신호들 그리고 컬러 정보는 화소들을 적절히 구동하는 데에 사용된다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 화소 어레이 유닛과;
    이미지를 디스플레이 하도록 화소 어레이 유닛의 화소들을 구동는 데 사용되는 복수의 드라이버들; 및
    직렬 프로토콜에 따라, 직렬 프로토콜 이미지 디스플레이 신호와 클럭 신호를 상기 드라이버들 중의 해당 드라이버에 전달하기 위한 비디오 그래픽 어댑터(VGA) 유닛을 포함하고,
    그리하여, 상기 드라이버들이 상기 직렬 프로토콜 이미지 디스플레이 신호를 복호화하여, 복수의 입력 신호들을 얻고 상기 화소 어레이 유닛의 화소들을 구동하도록 하는 것을 특징으로 하는 패널 디스플레이 장치에의 사용에 적합한 직렬 프로토콜 패널 디스플레이 시스템.
  2. 제 1항에 있어서, 상기 VGA 유닛과 상기 드라이버들 사이에 연결된 커넥터를 더 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  3. 제 1항에 있어서, 드라이버들의 일부에 컬러 관리 정보를 제공하도록 감마 교정 부를 더 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스 템.
  4. 제 1항에 있어서, 패널 디스플레이 시스템에의 사용을 위한 복수의 전압 레벨들을 제공하도록 전원부를 더 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  5. 제 1항에 있어서, 상기 드라이버들이 소스 드라이버들과 게이트 드라이버들을 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  6. 제 5항에 있어서, 상기 소스 드라이버들 각각은
    상기 VGA 유닛으로부터 출력된 상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호를 수신하고, 상기 직렬 프로토콜 이미지 디스플레이 신호 및 클럭 신호가 연속적으로 다음 소스 드라이버에 전송되고 상기 입력 신호들에서 복수의 소스 입력 신호들을 복호화 출력하는데 사용되는 소스 입력 인터페이스 유닛과,
    상기 소스 입력 신호들을 각각 수신하는 소스 드라이버
    를 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  7. 제 6항에 있어서, 상기 소스 입력 인터페이스 유닛은
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호에 따라, 소스 입력 신호들로 복호화 하여 소스 드라이버에 출력하는 디코딩 유닛과,
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호를 다음 소스 드라이버에 전달하고 복호화된 컬러 정보와 상기 클럭 신호를 상기 소스 드라이버에 출력하기 위해 디코딩 유닛과 연결된 스위치 유닛
    을 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  8. 제 6항에 있어서, 상기 직렬 프로토콜 이미지 디스플레이 신호는 R(적색)과 G(녹색) 및 B(청색)의 컬러 신호들을 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  9. 제 5항에 있어서, 상기 게이트 드라이버들의 각각은
    상기 VGA 유닛으로 부터 출력된 상기 직렬 프로토콜 이미지 디스플레이 신호의 적어도 일부와 클럭 신호를 수신하고, 상기 직렬 프로토콜 이미지 디스플레이 신호 및 클럭 신호가 연속적으로 다음 게이트 드라이버에 전송되고 상기 입력 신호들에서 복수의 게이트 입력 신호들을 복호화 출력하는데 사용되는 게이트 입력 인터페이스 유닛과,
    상기 게이트 입력 신호들을 각각 수신하는 게이트 드라이버를 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  10. 제 9항에 있어서, 상기 직렬 프로토콜 이미지 디스플레이 신호는 R(적색)과 G(녹색) 및 B(청색)의 컬러 신호들을 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  11. 제 10항에 있어서, 상기 게이트 입력 인터페이스 유닛은
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호에 따라, 게이트 입력 신호들로 복호화 하여 게이트 드라이버에 출력하는 디코딩 유닛과,
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호를 다음 게이트 드라이버에 전달하고 상기 클럭 신호를 상기 게이트 드라이버에 출력하기 위해 디코딩 유닛과 연결된 스위치 유닛
    을 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  12. 제 1항에 있어서, 상기 VGA 유닛은
    VGA 칩과,
    VGA 칩과 연결되어, 상기 이미지 디스플레이 신호 및 클럭신호를 부호화 하고 직렬 프로토콜 이미지 디스플레이 신호 및 클럭 신호를 출력하는 프로토콜 인코더를 포함하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 시스템.
  13. 직렬 프로토콜 이미지 디스플레이 신호와 클럭 신호를 수신하고, 상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호가 소스 드라이버들중의 다음 드라이버에 연속적으로 전송되고 복수의 소스 입력 신호들을 복호화 출력하는데 사용되는 소스 입력 인터페이스 유닛; 및
    상기 소스 입력 신호들을 각각 수신하는 소스 드라이버
    를 포함하는 것을 특징으로 하는 해당 화소들을 구동하도록 패널 디스플레이 장치에의 사용에 적합한 소스 드라이버.
  14. 제 13항에 있어서, 상기 소스 입력 인터페이스 유닛은
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호에 따라, 소스 입력 신호들로 복호화 하여 소스 드라이버에 출력하는 디코딩 유닛과,
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호를 다음 소스 드라이버에 전달하고 복호화된 컬러 정보와 상기 클럭 신호를 상기 소스 드라이버에 출력하기 위해 디코딩 유닛과 연결된 스위치 유닛
    를 포함하는 것을 특징으로 하는 소스 드라이버.
  15. 직렬 프로토콜 이미지 디스플레이 신호와 클럭 신호를 수신하고, 상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호가 게이트 드라이버들중의 다음 드라이버에 연속적으로 전송되고 복수의 게이트 입력 신호들을 복호화 출력하는데 사용되는 게이트 입력 인터페이스 유닛; 및
    상기 게이트 입력 신호들을 각각 수신하는 게이트 드라이버
    를 포함하는 것을 특징으로 하는 해당 화소들을 구동하도록 패널 디스플레이 장치에의 사용에 적합한 게이트 드라이버.
  16. 제 15항에 있어서, 상기 게이트 입력 인터페이스 유닛은
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호에 따라, 게이트 입력 신호들로 복호화 하여 게이트 드라이버에 출력하는 디코딩 유닛과,
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호를 다음 게이트 드라이버에 전달하고 상기 클럭 신호를 상기 게이트 드라이버에 출력하기 위해 디코딩 유닛과 연결된 스위치 유닛
    을 포함하는 것을 특징으로 하는 게이트 드라이버.
  17. 이미지 제어 신호를 수신하기 위한 VGA 칩; 및
    상기 VGA 칩과 연결되어, 이미지 디스플레이 신호 및 클럭신호를 부호화 하고 직렬 프로토콜 이미지 디스플레이 신호 및 클럭 신호를 출력하는 프로토콜 인코더
    를 포함하는 것을 특징으로 하는 이미지 제어신호들을 수신하도록 패널 디스플레이 장치에의 사용에 적합한 비디오 그래픽 어댑터 (VGA).
  18. 이미지 제어 신호와 클럭 신호를 수신하는 단계;
    직렬 프로토콜에 따라, 상기 이미지 제어 신호를 직렬 프로토콜 이미지 디스플레이 신호로 부호화 하는 단계;
    상기 직렬 프로토콜 이미지 디스플레이 신호와 상기 클럭 신호를 복수의 제 1 드라이버들에 순차적으로 전송하는 단계;
    상기 직렬 프로토콜 이미지 디스플레이 신호의 적어도 일부와 클럭 신호를 복수의 제 2 드라이버들에 순차적으로 전송하는 단계;
    상기 직렬 프로토콜 이미지 디스플레이 신호를, 화소 디스플레이를 위해 사 용되는, 제 1의 드라이버들 각각에서의 컬러 정보와 제1 세트의 제어 신호들로 복호화 하는 단계;
    상기 직렬 프로토콜 이미지 디스플레이 신호를 제 2 드라이버들 각각에서의 제 2 세트의 제어 신호들로 복호화 하는 단계; 및
    상기 제 1세트의 제어 신호들과 상기 제2 세트의 제어신호 및 컬러 정보에 따라, 해당 화소들을 구동하는 것을 특징으로 하는 직렬 프로토콜 패널 디스플레이 방법.
KR1020040066226A 2004-05-14 2004-08-23 직렬 프로토콜 방식 패널 디스플레이 시스템 및 방법 KR100603214B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW093113595A TWI241546B (en) 2004-05-14 2004-05-14 Serial-protocol type panel display system and method
TW93113595 2004-05-14

Publications (2)

Publication Number Publication Date
KR20050109028A KR20050109028A (ko) 2005-11-17
KR100603214B1 true KR100603214B1 (ko) 2006-07-20

Family

ID=35308956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040066226A KR100603214B1 (ko) 2004-05-14 2004-08-23 직렬 프로토콜 방식 패널 디스플레이 시스템 및 방법

Country Status (4)

Country Link
US (1) US20050253824A1 (ko)
JP (1) JP4195429B2 (ko)
KR (1) KR100603214B1 (ko)
TW (1) TWI241546B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI316218B (en) * 2005-12-23 2009-10-21 Innolux Display Corp A liquid crystal display device and a method for driving the same
KR100804632B1 (ko) * 2006-05-12 2008-02-20 삼성전자주식회사 전류 소모를 줄이는 데이터 전송 장치 및 방법, 액정 표시장치의 소스 드라이버 및 소스 구동 방법, 이를 포함하는액정 표시 장치
TWI336061B (en) * 2006-08-10 2011-01-11 Au Optronics Corp Display apparatus and enable circuit thereof
KR101385202B1 (ko) * 2006-10-09 2014-04-14 삼성디스플레이 주식회사 액정표시장치 및 이의 구동방법
CN100423082C (zh) * 2006-11-03 2008-10-01 北京京东方光电科技有限公司 一种平板显示器系统内接口单元
KR20080064564A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 인쇄 회로 기판 및 그를 포함하는 액정 표시 장치
JP5434507B2 (ja) * 2009-11-17 2014-03-05 セイコーエプソン株式会社 表示ドライバー、表示モジュール、及び電子機器
TWI624779B (zh) * 2016-05-05 2018-05-21 億光電子工業股份有限公司 發光二極體顯示裝置
CN105913768A (zh) * 2016-05-30 2016-08-31 河南通达多媒体制作有限公司 一种led显示屏拼接工艺
KR20230083853A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
KR20230083852A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 디스플레이구동장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106588A (ja) * 1990-08-27 1992-04-08 Yokogawa Electric Corp 画像データ伝送方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
KR100435114B1 (ko) * 2001-12-20 2004-06-09 삼성전자주식회사 액정디스플레이장치
JP3802492B2 (ja) * 2003-01-29 2006-07-26 Ｎｅｃエレクトロニクス株式会社 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106588A (ja) * 1990-08-27 1992-04-08 Yokogawa Electric Corp 画像データ伝送方法

Also Published As

Publication number Publication date
JP4195429B2 (ja) 2008-12-10
TWI241546B (en) 2005-10-11
TW200537399A (en) 2005-11-16
JP2005326805A (ja) 2005-11-24
US20050253824A1 (en) 2005-11-17
KR20050109028A (ko) 2005-11-17

Similar Documents

Publication Publication Date Title
US11043155B2 (en) Data processing device, data driving device and system for driving display device
US7542022B2 (en) Flat panel display capable of digital data transmission
US20050280622A1 (en) Apparatus and method for driving liquid crystal display device
KR100603214B1 (ko) 직렬 프로토콜 방식 패널 디스플레이 시스템 및 방법
US6954200B2 (en) Flat panel display
US10068536B2 (en) Circuit device, electro-optical device, and electronic apparatus
JP2007310245A (ja) ドライバ回路
US6611247B1 (en) Data transfer system and method for multi-level signal of matrix display
US9418607B2 (en) Utilizing gray code to reduce power consumption in display system
US7903073B2 (en) Display and method of transmitting image data therein
JP4508359B2 (ja) 液晶表示装置
US20100259510A1 (en) Apparatus for data encoding in LCD Driver
US20070139349A1 (en) Driving ic for a display device
KR100637393B1 (ko) 디스플레이 장치의 밝기 조정회로 및 조정방법
KR100619669B1 (ko) 패널 디스플레이용 컬러 관리 구조 및 방법
JP5963433B2 (ja) Ｌｅｄ映像表示装置
CN100389448C (zh) 串行协议式面板显示系统与显示方法
KR100588137B1 (ko) 디지털 영상데이터 전송장치 및 디스플레이장치
US20240221594A1 (en) Display device
US20080018580A1 (en) Apparatus for driving a display device and method therefor
KR100897163B1 (ko) 데이터 전송 방법 및 이를 이용한 액정표시장치
KR20060037502A (ko) 액정표시장치 및 그 구동방법
KR100995331B1 (ko) 디스플레이 장치
KR100959125B1 (ko) 두 타입의 신호를 입력받을 수 있는 타이밍 컨트롤러를갖는 액정 표시 장치
US20100287317A1 (en) Source Driver System Having an Integrated Data Bus for Displays

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee