KR100581320B1 - 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,반도체 장치의 제조 시스템, 및 반도체 제조 장치의클리닝 방법 - Google Patents

반도체 장치의 제조 방법, 반도체 장치의 제조 장치,반도체 장치의 제조 시스템, 및 반도체 제조 장치의클리닝 방법 Download PDF

Info

Publication number
KR100581320B1
KR100581320B1 KR1020020052265A KR20020052265A KR100581320B1 KR 100581320 B1 KR100581320 B1 KR 100581320B1 KR 1020020052265 A KR1020020052265 A KR 1020020052265A KR 20020052265 A KR20020052265 A KR 20020052265A KR 100581320 B1 KR100581320 B1 KR 100581320B1
Authority
KR
South Korea
Prior art keywords
monitoring
light
film thickness
deposited
monitoring unit
Prior art date
Application number
KR1020020052265A
Other languages
English (en)
Other versions
KR20030019266A (ko
Inventor
야마모또아끼히또
나까오다까시
미까따유우이찌
쯔나시마요시따까
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030019266A publication Critical patent/KR20030019266A/ko
Application granted granted Critical
Publication of KR100581320B1 publication Critical patent/KR100581320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

처리 종류에 구애되지 않고, 처리 환경의 제약을 잘 받지 않으며, 또한 처리 정밀도를 향상시킬 수 있으며, 또한 적정한 상태로 처리를 행할 수 있어, 양질의 반도체 장치를 용이하게 얻을 수 있는 반도체 장치의 제조 방법 및 제조 장치를 제공한다. 소정의 파장을 포함하는 광을 투과 및 반사할 수 있는 재료로 형성된 모니터링부(29)와, 이 모니터링부(29)를 향하여 소정의 파장을 포함하는 광을 조사하는 광 조사부(16), 모니터링부(29)에서의 조사광의 반사광을 수광하는 수광부(30), 조사광 및 반사광을, 반응 용기(2) 내의 분위기 및 반응 용기(2) 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체(15)를 포함한 모니터링 장치(8)를, 모니터링부(29)의 외측이 반응 용기(2) 내에 노출되도록 배치하여 처리를 개시한다. 반사광의 강도를 측정하여 모니터링부(29)에 퇴적된 퇴적물의 퇴적량에 기초하여 웨이퍼(3) 상에 퇴적된 막 두께를 구한다.
처리실, 피처리체, 모니터링, 막 두께, 반사광, 퇴적량

Description

반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 반도체 장치의 제조 시스템, 및 반도체 제조 장치의 클리닝 방법{METHOD, APPARATUS AND SYSTEM FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND CLEANING METHOD OF SEMICONDUCTOR MANUFACTURING APPARATUS}
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 장치로서의 CVD 장치의 구성을 개략적으로 도시하는 종단면도.
도 2는 도 1의 CVD 장치가 구비하는 막 두께 측정 장치로서의 막 두께 모니터링 장치 부근의 구성을 확대하여 도시하는 종단면도.
도 3은 도 2의 막 두께 모니터링 장치의 모니터링부에 퇴적된 질화막과 반사율의 상관 관계의 그래프를 나타내는 특성도.
도 4는 도 1의 CVD 장치를 구비하는 본 발명의 일 실시예에 따른 반도체 장치의 제조 시스템을 도시하는 블록도.
도 5는 도 1의 CVD 장치가 구비하는 처리실로서의 반응 용기 내의 높이 위치와 질화막의 퇴적막 두께의 상관 관계를 나타내는 특성도.
도 6은 도 1의 CVD 장치가 구비하는 처리실로서의 반응 용기 내의 높이 위치와 질화막의 퇴적막 두께의 상관 관계를 다수회 플롯하여 도시하는 특성도.
도 7은 질화막의 퇴적막 두께의 경향을 본 발명과 종래 기술에서 비교하여 도시하는 도면.
도 8은 종래 기술에 따른 반응 용기 내의 위치와 질화막의 퇴적막 두께의 상관 관계를 나타내는 도면.
도 9는 종래 기술에 따른 반응 용기 내의 위치와 질화막의 퇴적막 두께의 상관 관계를 다수회 플롯하여 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 장치의 제조 장치
2 : 처리실
3 : 피처리체
4a, 4b : 모니터링용 피처리체
8 : 모니터링 장치
13 : 모니터링부 위치 조절 장치
15 : 광로 보호체
16 : 광 조사부
18 : 모니터링부 온도 조절 장치
22 : 퇴적량 측정 장치
26 : 퇴적물
27 : 처리 제어 장치
28 : 막 두께 연산 장치
29 : 모니터링부
30 : 수광부
33 : 피처리체용 데이터 베이스부
34 : 모니터링용 데이터 베이스부
본 발명은 반도체 장치의 제조 방법 및 제조 장치, 반도체 장치의 제조 시스템, 및 반도체 제조 장치의 클리닝 방법에 관한 것으로, 특히 CVD법 등의 반도체 제조 프로세스에서의 성막 프로세스에 이용되는 반도체 장치의 제조 방법 및 제조 장치, 반도체 장치의 제조 시스템, 및 반도체 제조 장치의 클리닝 방법에 관한 것이다.
일반적인 반도체 제조 프로세스에서의 성막 프로세스에서는, 성막 장치에 의해 피처리체로서의 웨이퍼 상에 원하는 박막을 형성한다. 그 후, 형성된 박막이 원하는 막 두께를 갖고 있는지의 여부를 조사하기 위해, 성막 장치의 반응 용기(처리실) 내부로부터 웨이퍼를 꺼내어, 성막 장치와는 별개의 부재의 막 두께 측정기에 의해 막 두께를 측정한다.
최근, 보다 높은 정밀도로 막 두께를 제어하거나, 혹은 반도체 장치의 생산 효율을 향상시키기 위해, 성막 공정과 병행하여 인 시튜(In-situ)로 막 두께 측정을 행하는 반도체 제조 장치가 고안되어 있다. 예를 들면, 특개평4-82214호 공보에 개시되어 있는 반도체 제조 장치에서는, 석영 챔버(처리실) 내에 배치된 성막 중인 웨이퍼에 석영 챔버의 외측으로부터 레이저광을 조사하여, 박막 내의 광 간섭에 의한 반사 강도를 석영 챔버의 외측에서 측정함으로써, 웨이퍼 상에 퇴적된 박막의 막 두께를 성막 공정과 병행하여 측정하는 발명이 제안되어 있다.
또한, 특개평4-343220호 공보에 개시되어 있는 감압 CVD 장치에서는, 웨이퍼를 올려 놓은 포트와 함께 석영판을 코어관(처리실) 내부에 배치하고, 성막 개시와 함께 할로겐 램프의 광을 석영판에 조사한다. 석영판으로부터의 투과광의 강도 변화를 검출함으로써, 성막 중에 석영판 상에 퇴적된 막 두께를 측정한다. 석영판 상에 퇴적된 막 두께를, 사전에 얻은 성막 조건과 성막 중에 순차적으로 대조함으로써, 웨이퍼 상에 퇴적된 박막의 막 두께를 성막 공정과 병행하여 간접적으로 측정한다.
또한, 보다 양질의 박막을 형성하기 위해, 웨이퍼가 수용되는 처리실 내부를 청정하는 클리닝 기구를 구비하는 반도체 제조 장치가 고안되어 있다. 예를 들면, 특개평4-206822호 공보에 개시되어 있는 반도체 제조 장치에서는, 석영 등으로 형성된 반응관(처리실) 내부에 에칭 가스를 도입함으로써, 반응관의 내벽에 퇴적된 막을 에칭하여 클리닝한다. 이 때, 반응관의 외측에 배치된 레이저광 조사 장치로부터 반응관의 내부를 통과하도록 레이저광을 조사하고, 반응관을 사이에 두고 레이저광 조사 장치와 대향하는 위치에 배치되어 있는 검출기에 의해 반응관을 투과한 레이저광의 강도 변화를 모니터링(관측)한다. 에칭 작업이 종료되기 직전에는 반응관 상의 퇴적막은 얇기 때문에, 투과한 레이저광의 강도는 증대된다. 퇴적막이 반응관 상에서 제거되면, 투과한 레이저광의 강도는 대략 일정한 크기로 된다. 이에 의해, 반응관의 내부가 클리닝된 것을 확인할 수 있어, 에칭 작업의 종점을 검출할 수 있다.
상술한 바와 같이, 특개평4-82214호 공보, 특개평4-343220호 공보, 및 특개평4-206822호 공보에 개시되어 있는 각 발명은, 후술하는 바와 같이, 크게 나누어 장치 구성(처리 환경, 실시 환경)과 측정 정밀도의 2가지 점에서 문제를 갖고 있다.
상기 각 발명과 같이, 측정광(레이저광 등)이 처리실 내부를 통과하는 구성에서는, 처리실 내부에 광로를 확보할 필요가 있다. 그런데, 웨이퍼의 온도 변화, 처리실 내에 도입된 가스 및 처리실 내의 분위기 등은 측정 정밀도를 저하시키는 노이즈의 원인이 된다. 따라서, 측정광의 정보에 노이즈가 실리지 않도록, 광로는 광학적으로 충분히 안정되어 있는 위치에 설치해야만 한다. 이 때문에, 처리실에 대한 구조적인 제약이 발생하기 쉽다. 또한, 적어도 처리실 내의 광로에 맞닿은 영역(공간)은 광학적으로 충분히 안정되어 있을 필요가 있기 때문에, 처리실 내의 분위기 상태, 성막 처리에 이용하는 원료(가스 등)의 성분 및 클리닝용의 가스(에칭 가스)의 성분 등에 제약이 발생할 우려가 있다. 나아가서는, 반도체 제조 장치(감압 CVD 장치)의 사용 조건에 제약이 발생할 우려가 있다.
또한, 특개평4-343220호 공보에 개시되어 있는 발명에서는, 처리실 내에 배치한 석영판 상에 퇴적된 막 두께를 측정함으로써, 웨이퍼 상에 퇴적된 박막의 막 두께를 간접적으로 측정한다. 이러한 간접적인 측정 방법을 이용하는 경우, 측정 정밀도를 향상시키기 위해, 일반적으로는, 석영판 등의 측정 대상물은 가능한 한 웨이퍼 근방에 배치된다. 그런데, 상술한 바와 같이, 측정용 광로는 광학적으로 충분히 안정되어 있을 필요가 있다. 이 때문에, 측정 대상물 및 광로를 포함한 측정계는, 측정광이 웨이퍼의 온도 변화 등에 의한 영향을 잘 받지 않는 위치에 배치될 필요가 있다. 따라서, 측정 정밀도를 향상시키기 위해, 그저 단순히 측정 대상물을 웨이퍼 가까이에 배치하는 것은 곤란하다.
또한, 측정 대상물을 웨이퍼 가까이에 배치하면, 측정 대상물이 웨이퍼 부근의 성막용 가스의 적정한 흐름을 방해하거나, 혹은 측정 대상물 자체의 온도 변화가 적정한 상태로 설정되어 있는 웨이퍼 부근의 분위기에 영향을 미칠 우려가 있다. 이와 같이, 측정 정밀도를 향상시키기 위해 측정 대상물을 부주의하게 웨이퍼 가까이에 배치하면, 오히려 웨이퍼 상에 형성되는 박막의 막질을 저하시킬 우려가 있다. 이와 같이, 웨이퍼 상에 퇴적된 박막의 막 두께를 간접적으로 측정하는 경우, 측정계의 설정이 곤란하여 장치 구성이 복잡해지기 쉽다.
특히, 특개평4-343220호 공보에 개시되어 있는 발명과 같이, 복수매의 웨이퍼(반도체 기판)를 일괄적으로 처리하는 배치 처리 방식의 처리 장치에서는, 서로 다른 위치에 배치된 모든 웨이퍼에 대한 측정 정밀도를 동일한 정도로 높게 유지하면서 측정 정밀도를 향상시키는 것은, 상술한 구조적인 문제와의 균형 등을 고려해 볼 때 매우 곤란하다.
또한, 일반적인 배치 처리 방식의 처리 장치에서는, 특개평4-82214호 공보에 개시되어 있는 발명과 같이, 성막 중에 모든 웨이퍼에 측정광을 직접 조사하여, 각 웨이퍼 상의 박막의 막 두께를 직접 측정하는 것은 구조적으로 매우 곤란하다.
본 발명은, 이상 설명한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 그 목적으로 하는 바는, 처리 종류에 구애되지 않고, 처리 환경의 제약을 잘 받지 않으며, 또한 처리 정밀도를 향상시킬 수 있으며, 또한 적정한 상태로 처리를 행할 수 있어, 양질의 반도체 장치를 용이하게 얻을 수 있는 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 반도체 장치의 제조 시스템, 및 반도체 제조 장치의 클리닝 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에 따른 반도체 장치의 제조 방법은, 소정의 처리가 실시되는 피처리체가 수용되는 처리실 내부에 상기 피처리체를 배치하고, 소정의 파장을 포함하는 광을 투과 및 반사할 수 있는 재료로 형성된 모니터링부와, 이 모니터링부를 향하여 상기 소정의 파장을 포함하는 광을 조사하는 광 조사부, 상기 모니터링부에서의 상기 조사광의 반사광을 수광하는 수광부, 상기 조사광 및 상기 반사광을, 상기 처리실 내의 분위기 및 상기 처리실 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체를 포함한 모니터링 장치를, 적어도 상기 모니터링부의 외측이 상기 처리실 내에 노출되도록 배치하여, 상기 소정 처리를 개시함과 함께, 상기 반사광의 특징량의 측정을 개시하여, 상기 반사광의 특징량을 측정함으로써, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량을 측정하고, 이 퇴적물의 퇴적량에 기초하여 상기 피처리체 상에 퇴적된 막 두께를 구하여, 상기 피처리체 상에 퇴적된 상기 막 두께에 기초하여 상기 소정 처리를 제어하면서, 상기 소정 처리를 행하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법에서는, 소정의 파장을 포함하는 광을 투과 및 반사할 수 있는 재료로 형성된 모니터링부와, 이 모니터링부를 향하여 소정의 파장을 포함하는 광을 조사하는 광 조사부, 모니터링부에서의 조사광의 반사광을 수광하는 수광부, 조사광 및 반사광을, 처리실 내의 분위기 및 처리실 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체를 포함한 모니터링 장치를, 적어도 상기 모니터링부의 외측이 처리실 내에 노출되도록 배치한 상태에서 측정을 행한다. 광 조사부, 조사광, 반사광 및 수광부는 광로 보호체에 의해 처리실 내의 분위기 및 처리실 내에 도입되는 물질로부터 격리되어 있기 때문에, 광 조사부, 조사광, 반사광, 수광부의 상태가 처리 종류에 좌우될 우려가 거의 없음과 함께, 그 측정 정밀도가 처리실 내의 분위기 및 처리실 내에 도입되는 물질 등에 의해 저하될 우려도 거의 없다. 또한, 처리실 내에 광 조사부, 조사광, 반사광 및 수광부를 설치할 필요가 없기 때문에, 처리실의 크기 및 형상 등으로부터의 제약을 잘 받지 않음과 함께, 광 조사부, 조사광, 반사광 및 수광부가 처리 중인 피처리체에 영향을 미칠 우려도 거의 없다.
또한, 상기 과제를 해결하기 위해, 본 발명에 따른 반도체 장치의 제조 장치는, 소정 처리가 실시되는 피처리체가 수용되는 처리실과, 소정의 파장을 포함하는 광을 투과 및 반사할 수 있는 재료로 형성된 모니터링부, 이 모니터링부를 향하여 상기 소정의 파장을 포함하는 광을 조사하는 광 조사부, 상기 모니터링부에서의 상기 조사광의 반사광을 수광하는 수광부 및 상기 광 조사부, 상기 조사광, 상기 반 사광, 및 상기 수광부를 상기 처리실 내의 분위기 및 상기 처리실 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체를 포함하고, 적어도 상기 모니터링부의 외측이 상기 처리실 내에 노출되도록 배치되는 모니터링 장치와, 상기 반사광의 특징량을 측정함으로써, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량을 측정하는 퇴적량 측정 장치와, 이 퇴적량 측정 장치가 측정한 상기 퇴적물의 퇴적량에 기초하여 상기 피처리체 상에 퇴적된 막 두께를 구하는 막 두께 연산 장치와, 이 막 두께 연산 장치가 구한 상기 피처리체 상에 퇴적된 상기 막 두께에 기초하여 상기 소정 처리를 제어하는 처리 제어 장치를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 장치에서는, 소정의 파장을 포함하는 광을 투과 및 반사할 수 있는 재료로 형성된 모니터링부, 이 모니터링부를 향하여 상기 소정의 파장을 포함하는 광을 조사하는 광 조사부, 상기 모니터링부에서의 상기 조사광의 반사광을 수광하는 수광부, 및 상기 광 조사부, 상기 조사광, 상기 반사광 및 상기 수광부를 상기 처리실 내의 분위기 및 상기 처리실 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체를 포함하고, 적어도 상기 모니터링부의 외측이 상기 처리실 내에 노출되도록 배치되는 모니터링 장치를 포함하고 있다. 광 조사부, 조사광, 반사광 및 수광부는 광로 보호체에 의해 처리실 내의 분위기 및 처리실 내에 도입되는 물질로부터 격리되어 있기 때문에, 광 조사부, 조사광, 반사광 및 수광부의 상태가 처리 종류에 좌우될 우려가 거의 없음과 함께, 그 측정 정밀도가 처리실 내의 분위기 및 처리실 내에 도입되는 물질 등에 의해 저하될 우려도 거의 없다. 또한, 처리실 내에 광 조사부, 조사광, 반사광 및 수광부를 설치할 필요가 없기 때문에, 처리실의 크기 및 형상 등으로부터의 제약을 잘 받지 않음과 함께, 광 조사부, 조사광, 반사광 및 수광부가 처리 중인 피처리체에 영향을 미칠 우려도 거의 없다.
또한, 상기 과제를 해결하기 위해, 본 발명에 따른 반도체 장치의 제조 시스템은, 본 발명에 따른 반도체 장치의 제조 장치와, 상기 피처리체 상에 퇴적된 막 두께의 데이터가 저장되어 있는 피처리체용 데이터 베이스부와, 상기 모니터링 장치가 측정한 상기 모니터링부에 퇴적된 상기 퇴적물의 퇴적량의 데이터, 및 이 퇴적량 데이터와 상기 피처리체 상의 막 두께 데이터의 상관 관계를 기술한 상관 파라미터가 저장되는 모니터링용 데이터 베이스부를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 시스템에서는, 본 발명에 따른 반도체 장치의 제조 장치를 포함한다. 이에 의해, 광 조사부, 조사광, 반사광 및 수광부는 광로 보호체에 의해 처리실 내의 분위기 및 처리실 내에 도입되는 물질로부터 격리되어 있기 때문에, 광 조사부, 조사광, 반사광 및 수광부의 상태가 처리 종류에 좌우될 우려가 거의 없음과 함께, 그 측정 정밀도가 처리실 내의 분위기 및 처리실 내에 도입되는 물질 등에 의해 저하될 우려도 거의 없다. 또한, 처리실 내에 광 조사부, 조사광, 반사광 및 수광부를 설치할 필요가 없기 때문에, 처리실의 크기 및 형상 등으로부터의 제약을 잘 받지 않음과 함께, 광 조사부, 조사광, 반사광 및 수광부가 처리 중인 피처리체에 영향을 미칠 우려도 거의 없다.
또한, 상기 과제를 해결하기 위해, 본 발명에 따른 반도체 제조 장치의 클리닝 방법은, 본 발명에 따른 반도체 장치의 제조 방법에 의해 상기 피처리체에 상기 소정 처리를 실시한 후, 상기 소정 처리가 실시된 상기 피처리체를 상기 처리실 내부로부터 꺼내어, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량의 측정값이 0으로 될 때까지, 상기 모니터링부에 퇴적된 퇴적물을 제거할 수 있는 클리닝용 가스를 상기 처리실 내에 도입하는 것을 특징으로 한다.
본 발명에 따른 반도체 제조 장치의 클리닝 방법에서는, 모니터링부에 퇴적된 퇴적물의 퇴적량의 측정값이 0으로 될 때까지, 모니터링부에 퇴적된 퇴적물을 제거할 수 있는 클리닝용 가스를 처리실 내에 도입한다. 광 조사부, 조사광, 반사광 및 수광부는 광로 보호체에 의해 처리실 내의 분위기 및 처리실 내에 도입되는 물질로부터 격리되어 있기 때문에, 광 조사부, 조사광, 반사광 및 수광부의 상태가 처리 종류에 좌우될 우려가 거의 없음과 함께, 그 측정 정밀도가 처리실 내의 분위기 및 처리실 내에 도입되는 물질 등에 의해 저하될 우려도 거의 없다. 또한, 처리실 내에 광 조사부, 조사광, 반사광 및 수광부를 설치할 필요가 없기 때문에, 처리실의 크기 및 형상 등으로부터의 제약을 잘 받지 않음과 함께, 광 조사부, 조사광, 반사광 및 수광부가 처리 중인 피처리체에 영향을 미칠 우려도 거의 없다. 또한, 피처리체에 대한 소정 처리가 적정한 상태로 실시되도록, 처리에 간섭할 우려가 있는 불필요한 성분을 피처리체에 처리를 실시하여 종료된 후의 처리실 내부로부터 배제하여, 처리실 내부를 청정한 상태로 유지할 수 있다.
<실시예>
이하, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 반도체 장치의 제조 시스템, 및 반도체 제조 장치의 클리닝 방법을, 도 1∼도 9에 기초하여 설명한다.
우선, 본 발명의 일 실시예에 따른 반도체 장치의 제조 장치로서의 성막 장치를, 도 1∼도 3을 참조하면서 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 장치로서의 성막 장치(1), 구체적으로는, 배치 처리 방식의 화학 기상 성장 장치(CVD 장치)(1)의 개략적인 구성을 도시하는 종단면도이다.
도 1에 도시한 바와 같이, 처리실로서의 반응 용기(2)는, 반응 용기(2)의 내부를 외부로부터 차단하는 외관(2a)과, 이 외관(2a)의 내부에 설치되며, 내측에 피처리체로서의 웨이퍼(3)가 복수매 수용되는 내관(2b)으로 구성되어 있다. 또한, 반응 용기(2)의 외관(2a) 주위에는, 반응 용기(2)의 내부의 온도를 소정 온도로 조절하기 위한 처리실 온도 조절 장치로서의 반응 용기용 히터(9)가 복수대 설치되어 있다. 또한, 이들 각 반응 용기용 히터(9) 주위는, 각 반응 용기용 히터(9)에 의해 가열된 반응 용기(2)의 내부의 온도를 유지하기 위한 복수개의 단열재(10)에 의해 둘러싸여 있다. 각 반응 용기용 히터(9) 및 각 단열재(10)는, 반응 용기(2)의 내부의 온도를 대략 균일하게 유지할 수 있도록 배치되어 있다. 각 반응 용기용 히터(9)는, 후술하는 처리 제어 장치(27)에 접속되어 있다.
웨이퍼(반도체 기판)(3)는, 피처리체 지지 포트로서의 웨이퍼 지지대(5)에 적재된 상태로, 반응 용기(2)의 내관(2b)의 내측 중앙부에 수용된다. 웨이퍼(3)는, 상하 방향을 따라 복수층으로 적층된 상태로 웨이퍼 지지대(5)에 적재된다. 또한, 이들 각 웨이퍼(3)의 상측 및 하측, 즉 웨이퍼 지지대(5)의 최상부 및 최하 부에는, 모니터링용의 피처리체로서의 모니터링용 웨이퍼(샘플 기판)(4a, 4b)가 각각 1매씩 배치되어 있다. 웨이퍼 지지대(5)는 보온대(11)를 개재하여 처리실 개폐부로서의 반응 용기 도어(12)에 설치되어 있다.
반응 용기 도어(12)는, 반응 용기(2)의 내측에 대향하는 측인 도어 상부(12a)가 석영에 의해 형성되어 있음과 함께, 반응 용기(2)의 외측에 대향하는 측인 도어 하부(12b)가 금속에 의해 형성되어 있는, 2층 구조로 구성되어 있다. 또한, 반응 용기 도어(12)는, 도시하지 않은 도어 구동용 모터에 의해 상하 방향을 따라 이동할 수 있도록 설정되어 있다. 이 상하 이동에 의해, 반응 용기(2)의 내부로의 웨이퍼(3)의 반입(수용), 및 반응 용기(2) 내부로부터의 웨이퍼(3)의 반출(추출)을 행할 수 있다.
반응 용기(2)에는, 화학 기상 성장법(CVD법)을 행할 때, 반응 용기(2)의 내부에 처리용 가스(반응 가스)를 도입하기 위한 가스 도입관(6)이 설치되어 있다. 그와 함께, 반응 용기(2)에는, 사용 완료된 처리용 가스를, 반응 용기(2) 내부로부터 반응 용기(2) 외부로 배출하기 위한 가스 배출관(7)이 설치되어 있다. 처리용 가스는, 도 1에서 파선으로 나타낸 바와 같이, 가스 도입관(6)을 통해 반응 용기(2) 내에 도입되어, 웨이퍼(3)가 배치된 영역을 통과한 후, 가스 배출관(7)으로부터 반응 용기(2) 밖으로 배출(배기)된다. 처리용 가스는, 도시하지 않은 가스 제어 장치로서의 매스플로우 컨트롤러 등에 의해 가스 도입관(6) 내로 보내어진다. 또한, 가스 배출관(7)에는, 도시하지 않은 배기 펌프(진공 펌프)나 개폐 밸브(압력 조정 밸브) 등에 접속되어 있으며, 이들에 의해 사용 완료된 처리용 가스는, 가스 배출관(7)을 통해 반응 용기(2) 밖으로 배출(배기)된다. 또한, 배기 펌프 및 개폐 밸브의 작동 상태를 조절함으로써, 반응 용기(2) 내부를 소정 압력으로 설정하여 유지할 수 있다.
모니터링 장치로서의 막 두께 모니터(8)는, 본 실시예에서는, 반응 용기 도어(12)를 그 두께 방향으로 관통하여, 반응 용기 도어(12)의 하측으로부터 반응 용기(2) 내에 삽입되도록 설치되어 있다. 또한, 이 하측 막 두께 모니터(8a)와는 별도로, 도 1에 도시한 바와 같이, 반응 용기(2)의 외관(2a)의 상측으로부터, 다른 막 두께 모니터(8)(상측 막 두께 모니터(8b))를 반응 용기(2) 내에 삽입하도록 설치해도 된다. 혹은, 하측 막 두께 모니터(8a) 및 상측 막 두께 모니터(8b)를 동시에 사용해도 된다. 게다가, 이들 양 막 두께 모니터(8a, 8b) 이외에도 도시하지 않은 다른 막 두께 모니터를 복수개 설치하여, 이들을 동시에 사용해도 된다.
예를 들면, 각 막 두께 모니터를, 도 2에 도시한 바와 같이, 각 막 두께 모니터가 갖는 후술하는 모니터링부(29)에 퇴적된 퇴적물(26)의 퇴적량이, 웨이퍼(3)의 다른 복수의 부위 상에 퇴적된 도시하지 않은 막 두께에 대응하도록, 복수개 설치해도 상관없다. 또한, 각 막 두께 모니터를, 도 1에 도시한 바와 같이, 반응 용기(2) 내부에 웨이퍼(3)가 복수매 수용된 상태에서, 모니터링부(29)에 퇴적된 퇴적물(26)의 퇴적량이, 각 웨이퍼(3) 상에 퇴적된 각각의 막 두께에 대응하도록, 복수개 설치해도 된다. 또한, 반응 용기(2) 내부에 복수매의 웨이퍼(3) 및 2매의 모니터링용 웨이퍼(4a, 4b)가 수용된 상태에서, 모니터링부(29)에 퇴적된 퇴적물(26)의 퇴적량이, 각 모니터링용 웨이퍼(4a, 4b)의 다른 복수의 부위 상에 퇴적된 각각의 막 두께에 대응하도록, 복수개 설치해도 된다. 게다가, 반응 용기(2) 내부에 복수매의 웨이퍼(3) 및 2매의 모니터링용 웨이퍼(4a, 4b)가 수용된 상태에서, 모니터링부(29)에 퇴적된 퇴적물(26)의 퇴적량이, 각 모니터링용 웨이퍼(4a, 4b) 상에 퇴적된 각각의 막 두께에 대응하도록, 복수개 설치해도 된다.
이상 설명한 바와 같이 복수개의 막 두께 모니터를 설치함으로써, 막 두께 모니터에 의한 측정 정밀도를 향상시킬 수 있다.
다음으로, 막 두께 모니터(8)(하측 막 두께 모니터(8a))에 대하여, 도 2를 참조하면서 자세히 설명한다.
도 2는 하측 막 두께 모니터(8a) 부근을 확대하여 도시하는 종단면도이다.
하측 막 두께 모니터(8a)는, 도 2에 도시한 바와 같이, 소정의 파장을 포함하는 광을 투과 및 반사할 수 있는 재료로 형성된 모니터링부(29)를 갖고, 이 모니터링부(29)를 향하여 소정의 파장을 포함하는 광을 조사하는 광 조사부(16) 및 그 조사광과 모니터링부(29)에서의 조사광의 반사광 및 이 반사광을 수광하는 수광부(30)를, 반응 용기(2) 내의 분위기 및 반응 용기(2) 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체(15)를 포함하고, 적어도 모니터링부(29)의 외측이 반응 용기(2) 내에 노출되도록 한다.
상술한 바와 같이, 하측 막 두께 모니터(8a)는, 반응 용기 도어(12)를 하방으로부터 관통하여 반응 용기(1) 내에 삽입되어 있다. 화학 기상 성장 반응이 일어나고 있는 동안에는, 하측 막 두께 모니터(8a)의 광로 보호체로서의 모니터 보호관(15)의 일단부(상단부)에 설치되어 있는 모니터링부(29)의 외측(상측)으로 막이 퇴적되어 간다. 본 발명에서는, 모니터 보호관(15)의 모니터링부(29) 상에 퇴적된 막 두께를, 광을 이용하여 측정하는 것이다.
상기 반사광의 특징량을 측정함으로써, 모니터링부(29)에 퇴적된 퇴적물(26)의 퇴적량을 측정하는 퇴적량 측정 장치로서의 막 두께 측정부(22)로부터 발생한 측정용의 소정의 파장을 포함하는 광(이하, 측정광으로 약칭함)은, 광 파이버 연장선(25)을 경유하여 광 조사부로서의 광 파이버(16) 내로 들어 가, 모니터 보호관(15)의 내측에서, 모니터링부(29)를 향하여 그 하방으로부터 조사된다. 모니터링부(29)를 향하여 조사된 측정광은, 모니터링부(29) 부근에서, 주로 후술하는 반사광이 된다.
측정광의 반사광은, 주로 후술하는 3종류의 반사광의 합성파에 의해 형성된다. 하나는, 소정의 파장을 포함하는 광을 투과 및 반사할 수 있는 재료로서의 석영에 의해 형성되어 있는 모니터링부(29)의 하측(하면)에서의 반사광이다. 또 하나는, 모니터링부(29)의 상측(상면)과, 모니터링부(29) 상에 퇴적된 퇴적물(퇴적막)(26)과의 경계면(계면)으로부터의 반사광이다. 마지막 하나는, 모니터링부(29)의 상측에 퇴적된 퇴적막(26)의 표면으로부터의 반사광이다. 이들 3종류의 반사광의 합성파에 의해, 모니터링부(29)의 상측에 퇴적된 퇴적막(26)의 두께로 특유의 반사 강도를 얻을 수 있다.
합성 반사광은, 광 파이버(16)를 경유하여, 막 두께 측정부(22)로 되돌아가, 막 두께 측정부(22) 내의 도시하지 않은 빔 스프리터에 의해, 도시하지 않은 광 검출기로 유도된다. 이 광 검출기에 의해 상술한 합성 반사광의 광 강도를 알 수 있 기 때문에, 각 웨이퍼(3)에 퇴적된 막 두께를 알 수 있다. 측정광의 강도 측정은 단일 파장에 의한 것이어도 되고, 서로 다른 복수 크기의 파장으로 이루어지는 것이어도 된다. 또한, 측정에 이용하는 광의 파장은 가변이어도 된다. 측정광의 파장이 서로 다른 복수 크기의 파장으로 이루어지는 경우, 분광형의 광 검출기를 이용하면 된다. 본 실시예에서는, 모니터링부(29)를 향하여 측정광을 조사하는 광 조사부(16)와, 그 조사광의 반사광을 수광하는 수광부(30)는, 도 2에 도시한 바와 같이, 1개의 광 파이버로서 일체로 형성되어 있다. 단, 이러한 구성에 한정되지 않고, 조사부(16)와 수광부(30)는 별개로 구성해도 된다.
반응 용기(2) 내부는, 반응 용기(2) 외부와 차단 가능한 구조로 설정되어 있을 필요가 있다. 이 때문에, 도 2에 도시한 바와 같이, 모니터 보호관(15)과 반응 용기 도어(12)는, 시일용 주름 상자(19), 주름 상자 지지판(21) 및 시일용 O링(20)에 의해 기밀성이 유지되어 있다. 또한, 시일용 주름 상자(19)를 사용한 구조로 되어 있기 때문에, 모니터링부 위치 조절 장치로서의 모니터링부 상하 구동용 모터(13)에 의해, 모니터링부(29)를 소정 높이로 설정할 수 있다. 모니터링부(29)는, 모니터링부 상하 구동용 모터(13)가 설치되어 있는 모니터링부 상하 구동용 레일(14)을 따라 상하로 이동한다.
또한, 본 실시예의 하측 막 두께 모니터(8a)는, 모니터 보호관(15)의 내부를 소정 온도로 가열할 수 있도록, 모니터링부 온도 조절 장치로서의 모니터용 히터(18)를 갖는다. 또한, 모니터 보호관(15)의 내부의 온도를 측정할 수 있도록, 모니터링부 온도 측정 장치로서의 열전쌍(17)이 삽입되어 있다. 또한, 열전쌍(17) 은 온도 계측용 전압 측정기(23)에 접속되어 있다. 이에 의해, 모니터용 히터 제어부(24)에 의해 모니터용 히터(18)를 제어하고, 모니터 보호관(15)의 내부 온도를 소정 온도로 조절하여 유지하는 것도 가능하다.
하측 막 두께 모니터(8a), 모니터링부 상하 구동용 모터(13), 막 두께 측정부(22), 온도 계측용 전압 측정기(23) 및 모니터용 히터 제어부(24)는, 모니터링부(29)의 상측에 퇴적된 퇴적막(26)의 퇴적량에 기초하여, 배치 처리 방식 CVD 장치(1)에 의한 처리를 제어하는 처리 제어 장치(27)에 접속되어 있고, 각각, 웨이퍼(3)에 적정한 상태로 성막 처리가 실시되도록 제어된다. 본 실시예에서는, 막 두께 측정부(22)가 측정한 퇴적물(26)의 퇴적량에 기초하여 각 웨이퍼(3) 상에 퇴적된 막 두께를 구하는 막 두께 연산 장치(28)가 처리 제어 장치(27)의 내부에 일체로 내장되어 있는 설정으로 되어 있다.
도 3에, 모니터링부(29)의 상측에 퇴적된 퇴적막(26)의 퇴적량(질화막(Si3N4)의 막 두께)과, 파장이 500㎚인 측정광의 반사율(반사 강도)의 진폭과의 관계를 나타내는 그래프를 도시한다. 예를 들면, 이 그래프의 피크와 피크와의 크기 등을 시계열적으로 해석함으로써, 질화막(Si3N4)의 막 두께를 알 수 있다. 이것은 막 두께 연산 장치(28)에 의해 행해진다. 그리고, 질화막(Si3N4)의 막 두께가 사전에 정해져 있는 소정의 막 두께로 되었을 때, 막 퇴적(성막 공정)을 정지한다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치의 제조 장치로서의 배 치 처리 방식 CVD 장치(1)에서는, 측정광의 반사율(반사 강도)을 측정하기 위해, 퇴적량 측정 장치로서의 막 두께 측정부(22)에는 반사율계를 이용하는 설정으로 되어 있다. 단, 측정광의 편광율을 측정하는 경우에는, 막 두께 측정부(22)에는 편광율계를 이용해도 된다. 또한, 측정광에는 레이저광선이나, 혹은 가시광선 등 다양한 파장으로 이루어지는 광을 포함하는 측정광을 이용할 수 있다.
이상 설명한 본 발명에 따른 본 실시예의 반도체 장치의 제조 장치(1)에 따르면, 광 조사부(16), 조사광, 반사광, 및 수광부(30)는 모니터 보호관(15)에 의해 반응 용기(2) 내의 분위기 및 반응 용기(2) 내에 도입되는 물질로부터 격리되어 있기 때문에, 광 조사부(16), 조사광, 반사광 및 수광부(30)가 처리 종류에 좌우될 우려가 거의 없음과 함께, 그 측정 정밀도가 반응 용기(2) 내의 분위기 및 처리실 내에 도입되는 물질 등에 의해 저하될 우려도 거의 없다. 또한, 반응 용기(2) 내에 광 조사부(16), 조사광, 반사광 및 수광부(30)를 설치할 필요가 없기 때문에, 처리실의 크기 및 형상 등으로부터의 제약을 잘 받지 않음과 함께, 광 수광부(16), 조사광, 반사광 및 수광부(30)가 처리 중인 웨이퍼(3)에 영향을 미칠 우려도 거의 없다. 따라서, 처리 종류에 구애되지 않고, 처리 환경의 제약을 잘 받지 않으며, 또한 처리 정밀도를 향상시킬 수 있으며, 또한 적정한 상태로 처리를 행할 수 있어, 양질의 반도체 장치를 용이하게 얻을 수 있다.
다음으로, 본 발명에 따른 본 실시예의 반도체 장치의 제조 시스템에 대하여, 도 4를 참조하면서 설명한다. 본 실시예의 반도체 장치의 제조 시스템(31)은, 도 4에 도시한 바와 같이, 상술한 성막 장치(배치 처리 방식 CVD 장치)(1)를 이용 한, 소위 성막 시스템(31)이다.
이 성막 시스템(31)은, 본 발명에 따른 반도체 장치의 제조 장치(1)와, 피처리체(3) 상에 퇴적된 막 두께의 데이터가 저장되어 있는 피처리체용 데이터 베이스부(33)와, 모니터링 장치(8)가 측정한 모니터링부(29)에 퇴적된 퇴적물(29)의 퇴적량 데이터, 및 이 퇴적량 데이터와 피처리체(3) 상의 막 두께 데이터와의 상관 관계를 기술한 상관 파라미터가 저장되어 있는 모니터링용 데이터 베이스부(34)를 포함하고, 막 두께 연산 장치(28)는, 피처리체용 데이터 베이스부(33)에 저장되어 있는 피처리체(3) 상의 막 두께 데이터, 및 모니터링용 데이터 베이스부(34)에 저장되어 있는 모니터링부(29)의 퇴적량 데이터 및 상기 상관 파라미터에 기초하여 피처리체(3) 상에 퇴적된 막 두께를 구하는 것을 전제로 한다.
또한, 이 성막 시스템(31)은 후술하는 특징을 구비한다.
피처리체용 데이터 베이스부(33), 모니터링용 데이터 베이스부(34)는 각각 새로운 막 두께 데이터 및 퇴적량 데이터를 얻을 때마다 이들 각 데이터를 저장함과 함께, 새로운 막 두께 데이터 및 새로운 퇴적량 데이터에 기초하여 상관 파라미터를 갱신한다.
도 4는 본 발명에 따른 막 두께 모니터(8)를 포함하는 반도체 장치의 제조 시스템(31)의 개략적인 구성을 도시하는 블록도이다. 도 4에서 파선으로 둘러싸여 있는 부분이 종래 기술에 따른 일반적인 반도체 장치의 제조 시스템과 다른 부분이다.
종래 기술에 따른 일반적인 반도체 장치의 제조 시스템에서는, 생산 관리 시 스템(37)으로부터, 사전에 소정 처리 공정(처리 순서)을 기술한 스케줄(레시피)이 CVD 장치(1)의 컨트롤러(CVD 컨트롤러)(27)로 전달된다. 그렇게 하면, CVD 컨트롤러(27)는, 사전에 정해진 레시피에 따라 CVD 장치(1)(CVD 장치 본체(32))의 작동 상태를 제어한다. 또한, 성막 처리 중에 막 두께의 모니터링이 가능한 모니터(인 시튜 모니터, 모니터링 장치)(8)가 탑재된 종래 기술에 따른 CVD 장치(1)에서는, 막 두께 모니터용 컨트롤러(35)로부터 얻어지는 막 두께 정보에 의해, 막 퇴적 처리를 정지시킨다. 이러한 구성으로 이루어진, 종래 기술에 따른 일반적인 반도체 장치의 제조 시스템에서는, 인 시튜 모니터(웨이퍼 상측 막 두께 측정 장치)(8)로부터 얻어지는 막 두께 정보와, 웨이퍼(7) 상에 퇴적된 막 두께 정보를 비교하는 기능은 없었다.
이에 비하여, 본 발명에 따른 반도체 장치의 제조 시스템(성막 시스템)(31)은, 처리 중(In-situ)인 막 두께 모니터용의 데이터 베이스부인, 모니터링용 데이터 베이스부로서의 막 두께 모니터용의 데이터 베이스부(34)와 처리 중인 피처리체용 데이터 베이스부인, 피처리체용 데이터 베이스부로서의 웨이퍼 상측 막 두께용 데이터 베이스부(33)의 2개의 다른 데이터 베이스부를 갖고 있다. 그와 함께, 오프셋 관리 시스템(36)에 의해, 인 시튜 막 두께 모니터(8)로부터 얻어지는 막 두께 정보와, 도시하지 않은 비처리 상태(Ex-situ)인 웨이퍼(3) 상의 막 두께 모니터로부터 얻어지는 막 두께 정보와의 차이를 항상 관리하고 있다. 이에 의해, 인 시튜 막 두께 모니터(8)로부터 얻어지는 막 두께 정보와, 비처리 상태(Ex-situ)인 웨이퍼(3) 상의 막 두께 모니터로부터 얻어지는 막 두께 정보와의 상관 관계를, 수시로 자동으로 교정하는 것이 가능한 설정으로 되어 있다.
또한, 오프셋 관리 시스템(36)을 관리하고 있는 생산 관리 시스템(37)으로부터 특정한 막 두께의 막을 퇴적시키는 명령은, 오프셋 관리 시스템(36) 내에서 소정의 인 시튜 막 두께 모니터용의 막 두께 정보로 변환되어, CVD 컨트롤러(27)로 다운로드된다. 그러한 후에는, CVD 컨트롤러(27)와 막 두께 모니터용 컨트롤러(35)와의 사이의 정보 교환만으로 소정의 막 두께를 얻을 수 있다.
이 오프셋 관리 시스템(36)은, CVD 장치로 성막할 수 있는 모든 종류의 막 및 막 두께에 대응할 수 있다. 또한, 이 오프셋 관리 시스템(36)은 복수대의 CVD 장치의 제어를 행하는 것도 가능하다. 또한, 1대의 CVD 장치에 복수대의 인 시튜 막 두께 모니터(8)를 탑재하는 경우에도, 마찬가지의 시스템으로 관리할 수 있다. 복수대의 인 시튜 막 두께 모니터(8)를 설치하는 경우에는, 이들로부터 보내어져 오는 개개의 막 두께 데이터를 상호 독립적으로 사용할 수 있다. 예를 들면, 도 1에 도시한 바와 같이, 복수 존으로 나누어진 히터(9)에 의한 반응 용기(2) 내의 온도를, 웨이퍼(3) 설치 영역의 막 두께가 균일해지도록 온도 제어하는 것도 가능하다. 또한, 본 실시예에서는 종형의 배치 처리 방식의 CVD 장치를 예로 들어 설명하였지만, 본 실시예에 한정되는 것이 아니라, 예를 들면 매엽식(枚葉式)의 CVD 장치에도 적용할 수 있는 것은 물론이다.
이상 설명한 본 발명에 따른 본 실시예의 반도체 장치의 제조 시스템(31)에 따르면, 상술한 본 발명에 따른 본 실시예의 반도체 장치의 제조 장치(1)를 이용하여 더 정교한 성막 처리의 제어를 행하고 있기 때문에, 처리 환경의 제약을 잘 받 지 않고, 또한 처리 정밀도를 더 향상시킬 수 있으며, 또한 보다 적정한 상태로 성막 처리를 행할 수 있어, 보다 양질의 반도체 장치를 용이하게 얻을 수 있다.
다음으로, 본 실시예의 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시예의 반도체 장치의 제조 방법은, 상술한 배치 처리 방식 CVD 장치(1)를 이용한, 소위 성막 방법이다.
이 성막 방법은, 우선, 반응 용기(2) 내부에 소정 매수의 웨이퍼(3)를 배치함과 함께, 모니터링 장치(8)(하측 막 두께 모니터(8a))를, 모니터링부(29)의 외측이 반응 용기(2) 내에 노출되도록 배치한다. 그 후, 성막의 소정 처리를 개시함과 함께, 반사광의 반사율 측정을 개시한다. 아울러, 반사광의 반사율을 측정값에 기초하여 모니터링부(29)에 퇴적된 퇴적물(26)의 퇴적량을 측정한다. 이 퇴적물(29)의 퇴적량에 기초하여 각 웨이퍼(3) 상에 퇴적된 막 두께를 구한다. 그러한 후에, 각 웨이퍼(3) 상에 퇴적된 각각의 막 두께에 기초하여, 각 웨이퍼(3)에 적정한 상태로 박막이 형성되도록 성막 처리를 제어하면서, 성막 처리를 행하는 것을 전제로 하는 것이다. 성막 처리의 제어란, 반응 용기(2) 내에 도입되는 원료의 종류나, 혹은 반응 용기(2) 내의 온도, 압력, 습도 등의 분위기를, 각 웨이퍼(3)에 적정한 상태로 박막이 형성되도록 조정하는 것이다.
본 실시예의 성막 방법은, 상술한 성막 장치(1)를 이용하여 행하기 때문에, 그 작용 및 효과는 성막 장치(1)의 작용 및 효과와 마찬가지이다. 즉, 광 조사부(16), 조사광, 반사광 및 수광부(30)는 모니터 보호관(15)에 의해 반응 용기(2) 내의 분위기 및 반응 용기(2) 내에 도입되는 물질로부터 격리되어 있기 때 문에, 광 조사부(16), 조사광, 반사광 및 수광부(30)가 처리 종류에 좌우될 우려가 거의 없음과 함께, 그 측정 정밀도가 반응 용기(2) 내의 분위기 및 처리실 내에 도입되는 물질 등에 의해 저하될 우려도 거의 없다. 또한, 반응 용기(2) 내에 광 조사부(16), 조사광, 반사광 및 수광부(30)를 설치할 필요가 없기 때문에, 처리실의 크기 및 형상 등으로부터의 제약을 잘 받지 않음과 함께, 광 조사부(16), 조사광, 반사광 및 수광부(30)가 처리 중인 웨이퍼(3)에 영향을 미칠 우려도 거의 없다. 따라서, 처리 종류에 구애되지 않고, 처리 환경의 제약을 잘 받지 않으며, 또한 처리 정밀도를 향상시킬 수 있으며, 또한 적정한 상태로 처리를 행할 수 있어, 양질의 반도체 장치를 용이하게 얻을 수 있다.
다음으로, 도 5∼도 8을 참조하면서, 본 실시예의 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 및 반도체 장치의 제조 시스템의 효과에 대하여 설명한다.
도 8은, 종래 기술에 따른 반도체 장치의 제조 장치 및 제조 방법에 의한, 반응 용기 내의 연직 방향(상하 방향)의 각 위치와, 이들 각 위치에서의 퇴적막 두께를 도시하는 그래프이다. 웨이퍼의 배치 영역과, 인 시튜 막 두께 모니터(모니터링부)가 설치된 위치와의 사이에서 막 두께 값에 큰 차이가 있는 것을 알 수 있다. 이 차이가 안정된 것이면, 인 시튜 막 두께 모니터로부터의 막 두께 정보에 기초하여 웨이퍼의 막 두께를 예측하는 것은 용이하다.
그런데, 도 9에 도시한 바와 같이, 인 시튜 막 두께 모니터의 위치에서는, 박막을 복수회 퇴적한 경우의 측정 정밀도(재현성)는, 웨이퍼의 배치 영역에서의 막 두께의 측정 정밀도(재현성)의 분포 폭에 비해 크다. 이러한 경우, 인 시튜 막 두께 모니터로부터의 막 두께 정보에 기초하여 웨이퍼 상에 퇴적된 막 두께를 아는 것은 실질적으로 거의 불가능하다.
도 5 및 도 6은, 본 발명에 따른 반도체 장치의 제조 장치를 이용하여, 인 시튜 막 두께 모니터를 온도 제어하여, 막 두께를 측정한 경우의 결과를 도시하는 그래프이다. 도 5 및 도 6으로부터 알 수 있는 바와 같이, 모니터링부(29)의 위치에서의 막 두께 재현성은, 웨이퍼(3)의 배치 영역에서의 막 두께 측정 정밀도와 대략 동일한 정밀도가 얻어진다.
본 발명자들이 행한 실험에 따르면, 그 측정 정밀도는, 본 실시예에서 설명한 인 시튜 막 두께 모니터(8(8a))와 웨이퍼(3) 상의 막 두께의 상관 관계를 자동적으로 계산하는 시스템(31)을 사용함으로써, 더욱 향상되는 것이 확인되었다. 또한, 본 발명에 따른 인 시튜 막 두께 모니터(8(8a))에서는, 상술한 모니터링부 위치 조절 장치(13)를 사용하여, 모니터 위치(모니터링부(29)의 위치)를 웨이퍼(3) 가까이에 배치함으로써, 그 재현성을 향상시킬 수 있는 것도 확인되었다. 본 발명과 같이, 형성되는 막의 종류나 막 두께가 다르면, 최적의 모니터링 위치(측정 위치)도 달라지기 때문에, 모니터 위치는 가동인 것이 바람직하다.
도 7은, 종래 기술에 따른 CVD 장치를 사용한 경우의 질화막의 퇴적막 두께의 경향과, 본 발명에 따른 CVD 장치(1)(성막 시스템(31))를 사용한 경우의 질화막의 퇴적막 두께의 경향을 비교하여 도시하는 그래프이다. 본 발명에 따른 CVD 장치(1)(성막 시스템(31))에서는, 재현성이 매우 향상되어 있는 것을 알 수 있다.
이상의 설명에서는, 웨이퍼(3) 상에 질화막을 성막할 때의 효과를 설명하였다. 본 발명자들이 행한 실험에 따르면, 본원 발명에 따른 본 실시예의 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 및 반도체 장치의 제조 시스템을 이용하면, 질화막을 형성하는 경우뿐만 아니라, 예를 들면 다결정 실리콘이나 비정질·실리콘, 게다가 각종 산화막을 퇴적(성막)하는 경우에도, 본 실시예와 마찬가지의 효과를 얻을 수 있다.
다음으로, 본 발명에 따른 본 실시예의 반도체 제조 장치의 클리닝 방법에 대하여 설명한다. 본 실시예의 반도체 제조 장치의 클리닝 방법은, 상술한 성막 장치(배치 처리 방식 CVD 장치)(1)를 이용한 것이다.
이 클리닝 방법은, 우선, 본 발명에 따른 반도체 장치의 제조 방법에 의해 웨이퍼(3)에 성막 처리를 실시한 후, 이 성막 처리가 실시된 웨이퍼(3)를 반응 용기(2)의 내부로부터 추출한다. 이 후, 모니터링부(29)에 퇴적된 퇴적물(26)의 퇴적량의 측정값이 0으로 될 때까지, 모니터링부(29)에 퇴적된 퇴적물을 제거할 수 있는 클리닝용 가스를 반응 용기(2) 내에 도입하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 제조 장치의 클리닝 방법에서는, 웨이퍼(3)에 대한 성막 처리가 적정한 상태로 실시되도록, 처리에 간섭할 우려가 있는 불필요한 성분을 웨이퍼(3)에 성막 처리를 실시하여 종료된 후의 반응 용기(2)의 내부로부터 배제하여, 반응 용기(2)의 내부를 청정한 상태로 유지할 수 있다. 이에 의해, 적정한 상태로 성막 처리를 행할 수 있어, 양질의 반도체 장치를 용이하게 얻을 수 있다.
이상 설명한 바와 같이, 본 발명의 일 실시예에 따른 본 실시예의 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 반도체 장치의 제조 시스템, 및 반도체 제조 장치의 클리닝 방법에 따르면, 처리 종류에 구애되지 않고, 처리 환경의 제약을 잘 받지 않으며, 또한 처리 정밀도를 향상시킬 수 있으며, 또한 적정한 상태로 처리를 행할 수 있어, 양질의 반도체 장치를 용이하게 얻을 수 있다.
또한, 본 발명에 따른 반도체 장치의 제조 장치 및 제조 방법과 반도체 제조 장치의 클리닝 방법은, 상술한 일 실시예에 한정되지 않는다. 본 발명의 취지를 일탈하지 않는 범위에서, 이들의 구성이나, 혹은 공정 등의 일부를 다양하게 다양한 설정으로 변경하거나, 혹은 각종 설정을 조합하여 이용하여 실시할 수 있다.
예를 들면, 과거에 측정한 웨이퍼 상의 막 두께와 모니터링부(29)에서의 막 두께의 관계를 참조할 수 있는 데이터 베이스부를 구비함으로써, 고정밀도로 웨이퍼 상의 막 두께를 예측하는 것이 가능해진다.
또한, 본 발명은 배치 처리 방식 성막 장치 및 성막 프로세스에 한정되는 것이 아니며, 에칭이나 반응 용기의 클리닝에 대해서도 적용할 수 있다.
본 발명에 따른 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 반도체 장치의 제조 시스템, 및 반도체 제조 장치의 클리닝 방법에 따르면, 광 조사부, 조사광, 반사광 및 수광부는 광로 보호체에 의해 처리실 내의 분위기 및 처리실 내에 도입되는 물질로부터 격리되어 있기 때문에, 광 조사부, 조사광, 반사광 및 수광부의 상태가 처리 종류에 좌우될 우려가 거의 없음과 함께, 그 측정 정밀도가 처리실 내의 분위기 및 처리실 내에 도입되는 물질 등에 의해 저하될 우려도 거의 없다. 또한, 처리실 내에 광 조사부, 조사광, 반사광 및 수광부를 설치할 필요가 없기 때문에, 처리실의 크기 및 형상 등으로부터의 제약을 잘 받지 않음과 함께, 광 조사부, 조사광, 반사광 및 수광부가 처리 중인 피처리체에 영향을 미칠 우려도 거의 없다. 따라서, 처리 종류에 구애되지 않고, 처리 환경의 제약을 잘 받지 않으며, 또한 처리 정밀도를 향상시킬 수 있으며, 또한 적정한 상태로 처리를 행할 수 있어, 양질의 반도체 장치를 용이하게 얻을 수 있다.
특히, 본 발명에 따른 반도체 제조 장치의 클리닝 방법에 따르면, 피처리체에 대한 소정 처리가 적정한 상태로 실시되도록, 처리에 간섭할 우려가 있는 불필요한 성분을 피처리체에 처리를 실시하여 종료된 후의 처리실 내부로부터 배제하여, 처리실 내부를 청정한 상태로 유지할 수 있기 때문에, 양질의 반도체 장치를 용이하게 얻을 수 있는 환경을 제공할 수 있다.

Claims (28)

  1. 반도체 장치의 제조 방법에 있어서,
    소정 처리가 실시되는 피(被)처리체가 수용되는 처리실 내부에 상기 피처리체를 배치하고,
    소정의 파장을 포함한 광이 투과 및 반사될 수 있는 재료로 형성된 모니터링부와, 상기 모니터링부를 향해 상기 소정의 파장을 포함한 광을 조사하는 광 조사부와, 상기 모니터링부에서의 상기 조사광의 반사광을 수광하는 수광부와, 상기 조사광 및 상기 반사광을 상기 처리실 내의 분위기 및 상기 처리실 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체(光路 保護體)를 포함한 모니터링 장치를, 적어도 상기 모니터링부의 외측이 상기 처리실 내에 노출되도록 배치하며,
    상기 소정 처리를 개시함과 함께, 상기 반사광의 특징량의 측정을 개시하고,
    상기 반사광의 특징량을 측정함으로써, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량을 측정하며,
    상기 퇴적물의 퇴적량에 기초하여 상기 피처리체 상에 퇴적된 막 두께를 구하고,
    상기 피처리체 상에 퇴적된 상기 막 두께에 기초하여 상기 소정 처리를 제어하면서 상기 소정 처리를 행하며,
    상기 반사광의 특징량을 측정할 때, 상기 모니터링부의 온도를 상기 피처리체 부근의 온도와 동일한 온도로 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 피처리체의 다른 복수의 부위 상에 퇴적된 막 두께에 대응하도록, 상기 모니터링 장치를 복수개 설치함과 함께, 상기 각 모니터링 장치의 모니터링부에 퇴적된 퇴적물의 퇴적량에 기초하여, 상기 피처리체 상에 퇴적된 막 두께가 균일해지도록, 상기 처리실 내의 분위기를 조정하면서 상기 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 처리실 내부에 상기 피처리체를 복수개 수용함과 함께, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 각 피처리체 상에 퇴적된 각각의 막 두께에 대응하도록, 상기 모니터링 장치를 복수개 설치함과 함께, 상기 각 모니터링 장치의 모니터링부에 퇴적된 퇴적물의 퇴적량에 기초하여, 상기 각 피처리체 상에 퇴적된 각각의 막 두께가 균일해지도록, 상기 처리실 내의 분위기를 조정하면서 상기 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 처리실 내부에 상기 피처리체와 함께 모니터링용의 피처리체를 수용하고, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 모니터링용 피처리체의 다른 복수의 부위 상에 퇴적된 막 두께에 대응하도록, 상기 모니터링 장치를 복수개 설치함과 함께, 상기 각 모니터링 장치의 모니터링부에 퇴적된 퇴적물의 퇴적량에 기초하여, 상기 모니터링용 피처리체 상에 퇴적된 막 두께가 균일해지도록 상기 처 리실 내의 분위기를 조정함으로써, 상기 피처리체 상에 퇴적된 막 두께가 균일해지도록 상기 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 또는 제4항에 있어서,
    상기 처리실 내부에 상기 피처리체를 복수개 수용함과 함께, 모니터링용의 피처리체를 복수개 수용하고, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 각 모니터링용 피처리체 상에 퇴적된 각각의 막 두께에 대응하도록, 상기 모니터링 장치를 복수개 설치함과 함께, 상기 각 모니터링 장치의 모니터링부에 퇴적된 퇴적물의 퇴적량에 기초하여, 상기 각 모니터링용 피처리체 상에 퇴적된 각각의 막 두께가 균일해지도록 상기 처리실 내의 분위기를 조정함으로써, 상기 각 피처리체 상에 퇴적된 각각의 막 두께가 균일해지도록 상기 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 광의 파장은 단일 크기인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 광의 파장은 복수의 서로 다른 크기인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 소정의 파장은 가변인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 반사광의 특징량은 상기 조사광에 대한 상기 반사광의 반사율인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 반사광의 특징량은 상기 조사광에 대한 상기 반사광의 편광율인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 삭제
  12. 제1항에 있어서,
    상기 반사광의 특징량을 측정할 때, 상기 모니터링부의 위치를 소정 위치로 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 반도체 장치의 제조 장치에 있어서,
    소정 처리가 실시되는 피처리체가 수용되는 처리실과,
    소정의 파장을 포함하는 광이 투과 및 반사될 수 있는 재료로 형성된 모니터링부와, 상기 모니터링부를 향해 상기 소정의 파장을 포함한 광을 조사하는 광 조사부와, 상기 모니터링부에서의 상기 조사광의 반사광을 수광하는 수광부와, 상기 광 조사부, 상기 조사광, 상기 반사광 및 상기 수광부를 상기 처리실 내의 분위기 및 상기 처리실 내에 도입되는 물질로부터 격리하도록 형성된 광로 보호체를 포함하고, 적어도 상기 모니터링부의 외측이 상기 처리실 내에 노출되도록 배치되는 모니터링 장치와,
    상기 모니터링부의 온도를 상기 피처리체 부근의 온도와 동일한 온도로 조절할 수 있는 모니터링부 온도 조절 장치와,
    상기 반사광의 특징량을 측정함으로써, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량을 측정하는 퇴적량 측정 장치와,
    상기 퇴적량 측정 장치가 측정한 상기 퇴적물의 퇴적량에 기초하여 상기 피처리체 상에 퇴적된 막 두께를 구하는 막 두께 연산 장치와,
    상기 막 두께 연산 장치가 구한 상기 피처리체 상에 퇴적된 상기 막 두께에 기초하여 상기 소정 처리를 제어하는 처리 제어 장치
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  14. 제13항에 있어서,
    상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 피처리체의 다른 복수의 부위 상에 퇴적된 막 두께에 대응하도록, 상기 모니터링 장치가 복수개 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 장치.
  15. 제13항 또는 제14항에 있어서,
    상기 처리실 내부에 상기 피처리체가 복수개 수용됨과 함께, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 각 피처리체 상에 퇴적된 각각의 막 두께에 대응하도록, 상기 모니터링 장치가 복수개 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 장치.
  16. 제13항에 있어서,
    상기 처리실 내부에 상기 피처리체 및 모니터링용의 피처리체가 수용됨과 함께, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 모니터링용 피처리체의 다른 복수의 부위 상에 퇴적된 막 두께에 대응하도록, 상기 모니터링 장치가 복수개 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 장치.
  17. 제13항 또는 제16항에 있어서,
    상기 처리실 내부에 복수개의 상기 피처리체 및 복수개의 모니터링용의 피처리체가 수용됨과 함께, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량이 상기 각 모니터링용 피처리체 상에 퇴적된 각각의 막 두께에 대응하도록, 상기 모니터링 장치가 복수개 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 장치.
  18. 제13항에 있어서,
    상기 광의 파장은 단일 크기인 것을 특징으로 하는 반도체 장치의 제조 장치.
  19. 제13항에 있어서,
    상기 광의 파장은 복수의 서로 다른 크기인 것을 특징으로 하는 반도체 장치의 제조 장치.
  20. 제13항에 있어서,
    상기 소정의 파장은 가변인 것을 특징으로 하는 반도체 장치의 제조 장치.
  21. 제13항에 있어서,
    상기 퇴적량 측정 장치는, 상기 조사광에 대한 상기 반사광의 반사율을 상기 반사광의 특징량으로서 측정하는 반사율계인 것을 특징으로 하는 반도체 장치의 제조 장치.
  22. 제13항에 있어서,
    상기 퇴적량 측정 장치는, 상기 조사광에 대한 상기 반사광의 편광율을 상기 반사광의 특징량으로서 측정하는 편광율계인 것을 특징으로 하는 반도체 장치의 제조 장치.
  23. 삭제
  24. 제13항에 있어서,
    상기 모니터링부의 위치를 소정 위치로 조절할 수 있는 모니터링부 위치 조절 장치를 포함하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  25. 반도체 장치의 제조 시스템에 있어서,
    제13항에 기재된 반도체 장치의 제조 장치와,
    상기 피처리체 상에 퇴적된 막 두께의 데이터가 저장되어 있는 피처리체용 데이터 베이스부와,
    상기 모니터링 장치가 측정한 상기 모니터링부에 퇴적된 상기 퇴적물의 퇴적량 데이터, 및 상기 퇴적량 데이터와 상기 피처리체 상의 막 두께 데이터와의 상관 관계를 기술한 상관 파라미터가 저장되는 모니터링용 데이터 베이스부
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  26. 제25항에 있어서,
    상기 반도체 장치의 제조 장치가 포함하는 상기 막 두께 연산 장치는, 상기 피처리체용 데이터 베이스부에 저장되는 상기 피처리체 상의 막 두께 데이터, 상기 모니터링용 데이터 베이스부에 저장되는 상기 모니터링부의 퇴적량 데이터, 및 상기 상관 파라미터에 기초하여 상기 피처리체 상에 퇴적된 막 두께를 구하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  27. 제25항 또는 제26항에 있어서,
    상기 피처리체용 데이터 베이스부 및 상기 모니터링용 데이터 베이스부 각각은 새로운 막 두께 데이터 및 퇴적량 데이터를 얻을 때마다 상기 각 데이터를 저장함과 함께, 상기 새로운 막 두께 데이터 및 상기 새로운 퇴적량 데이터에 기초하여 상기 상관 파라미터를 갱신하는 것을 특징으로 하는 반도체 장치의 제조 시스템.
  28. 반도체 제조 장치의 클리닝 방법에 있어서,
    제1항에 기재된 반도체 장치의 제조 방법에 의해 상기 피처리체에 상기 소정 처리를 실시한 후, 상기 소정 처리가 실시된 상기 피처리체를 상기 처리실 내부로부터 추출하여, 상기 모니터링부에 퇴적된 퇴적물의 퇴적량의 측정값이 0이 될 때까지, 상기 모니터링부에 퇴적된 퇴적물을 제거할 수 있는 클리닝용 가스를 상기 처리실 내에 도입하는 것을 특징으로 하는 반도체 제조 장치의 클리닝 방법.
KR1020020052265A 2001-08-31 2002-08-31 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,반도체 장치의 제조 시스템, 및 반도체 제조 장치의클리닝 방법 KR100581320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00265143 2001-08-31
JP2001265143A JP3998445B2 (ja) 2001-08-31 2001-08-31 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造システム、および半導体製造装置のクリーニング方法

Publications (2)

Publication Number Publication Date
KR20030019266A KR20030019266A (ko) 2003-03-06
KR100581320B1 true KR100581320B1 (ko) 2006-05-22

Family

ID=19091651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020052265A KR100581320B1 (ko) 2001-08-31 2002-08-31 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,반도체 장치의 제조 시스템, 및 반도체 제조 장치의클리닝 방법

Country Status (5)

Country Link
US (2) US7145667B2 (ko)
JP (1) JP3998445B2 (ko)
KR (1) KR100581320B1 (ko)
CN (1) CN1299323C (ko)
TW (1) TW559869B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460945B2 (en) 2003-09-30 2013-06-11 Tokyo Electron Limited Method for monitoring status of system components
US20050247266A1 (en) * 2004-05-04 2005-11-10 Patel Nital S Simultaneous control of deposition time and temperature of multi-zone furnaces
TWI374552B (en) * 2004-07-27 2012-10-11 Cree Inc Ultra-thin ohmic contacts for p-type nitride light emitting devices and methods of forming
JP4878187B2 (ja) * 2006-03-20 2012-02-15 東京エレクトロン株式会社 基板処理装置、堆積物モニタ装置、及び堆積物モニタ方法
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
CN101572219B (zh) * 2008-04-29 2011-12-21 北京北方微电子基地设备工艺研究中心有限责任公司 一种腔室状态监控系统、方法以及半导体处理设备
KR100974041B1 (ko) 2008-07-03 2010-08-05 주식회사 선익시스템 막 증착 장치와 막 두께 측정 방법
DE102010016471A1 (de) * 2010-04-16 2011-10-20 Aixtron Ag Vorrichtung und Verfahren zum gleichzeitigen Abscheiden mehrerer Halbleiterschichten in mehreren Prozesskammern
JP2012049349A (ja) * 2010-08-27 2012-03-08 Hitachi Kokusai Electric Inc 基板処理装置
CA2890066C (en) * 2012-11-01 2021-11-09 Sio2 Medical Products, Inc. Coating inspection method
US9064788B1 (en) 2014-02-19 2015-06-23 Wafertech, Llc Statistical method for monitoring manufacturing equipment and processing operations
WO2018038892A1 (en) * 2016-08-26 2018-03-01 Applied Materials, Inc. Self-healing semiconductor wafer processing
JP2018067582A (ja) 2016-10-18 2018-04-26 東芝メモリ株式会社 半導体製造装置及び半導体装置の製造方法
CN111463143B (zh) * 2019-01-22 2023-03-24 北京屹唐半导体科技股份有限公司 半导体设备腔室、用于腔室的系统和沉积物状态控制方法
KR20210129165A (ko) * 2019-03-22 2021-10-27 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US12009191B2 (en) 2020-06-12 2024-06-11 Applied Materials, Inc. Thin film, in-situ measurement through transparent crystal and transparent substrate within processing chamber wall
US11708635B2 (en) 2020-06-12 2023-07-25 Applied Materials, Inc. Processing chamber condition and process state monitoring using optical reflector attached to processing chamber liner
US12031910B2 (en) 2021-09-15 2024-07-09 Applied Materials, Inc. Transmission corrected plasma emission using in-situ optical reflectometry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0559548A (ja) * 1991-08-29 1993-03-09 Shin Meiwa Ind Co Ltd 真空蒸着成膜装置用光学式膜厚モニタ装置
JPH0790593A (ja) * 1993-09-17 1995-04-04 Hitachi Ltd 成膜装置および成膜方法
JPH0817743A (ja) * 1994-06-29 1996-01-19 Sony Corp Ｃｖｄ装置およびこれを用いた成膜方法
JPH11264072A (ja) * 1998-03-05 1999-09-28 Internatl Business Mach Corp <Ibm> 成膜工程においてｉｎ−ｓｉｔｕに膜厚を測定する膜付着装置及びその方法
KR20000025932A (ko) * 1998-10-15 2000-05-06 윤종용 두께 모니터링 기능을 갖는 증착 설비 및 그 증착 방법
JP2001214266A (ja) * 2000-01-31 2001-08-07 Asahi Optical Co Ltd 成膜装置および成膜方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516976B2 (ja) * 1987-05-28 1996-07-24 松下電器産業株式会社 気相成長装置
US5160545A (en) * 1989-02-03 1992-11-03 Applied Materials, Inc. Method and apparatus for epitaxial deposition
JPH0482214A (ja) 1990-07-24 1992-03-16 Mitsubishi Electric Corp 半導体製造装置
JPH04206822A (ja) 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体製造装置
JP2987998B2 (ja) * 1991-05-21 1999-12-06 日本電気株式会社 減圧ｃｖｄ装置
AU4689293A (en) * 1992-07-15 1994-02-14 On-Line Technologies, Inc. Method and apparatus for monitoring layer processing
US5313542A (en) * 1992-11-30 1994-05-17 Breault Research Organization, Inc. Apparatus and method of rapidly measuring hemispherical scattered or radiated light
JP3184000B2 (ja) * 1993-05-10 2001-07-09 株式会社東芝 薄膜の形成方法およびその装置
US5564830A (en) * 1993-06-03 1996-10-15 Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method and arrangement for determining the layer-thickness and the substrate temperature during coating
US5469259A (en) * 1994-01-03 1995-11-21 International Business Machines Corporation Inspection interferometer with scanning autofocus, and phase angle control features
JPH07307301A (ja) 1994-03-17 1995-11-21 Hitachi Ltd 半導体製造装置及び半導体製造方法
US5710631A (en) * 1995-04-11 1998-01-20 International Business Machines Corporation Apparatus and method for storing interferometric images of scanned defects and for subsequent static analysis of such defects
JP3349944B2 (ja) 1995-05-17 2002-11-25 松下電器産業株式会社 チャンバー内の堆積物のモニター方法
JPH10163116A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体製造装置
JP2933074B2 (ja) 1998-01-06 1999-08-09 日本電気株式会社 気相成長装置及びクリーニング方法
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
WO1999057509A1 (fr) * 1998-05-01 1999-11-11 Tokyo Electron Limited Instrument pour mesurer l'epaisseur d'un film ainsi que procede et appareil pour le traitement de plaquettes
KR100292030B1 (ko) * 1998-09-15 2001-08-07 윤종용 반도체 박막 공정에서의 박막 두께 제어 방법
JP2001053063A (ja) * 1999-08-11 2001-02-23 Hitachi Ltd 半導体デバイスの製造方法及び製造装置
JP3543947B2 (ja) * 2000-05-16 2004-07-21 株式会社日立製作所 リアクタ内堆積膜厚モニタ装置およびドライプロセス処理方法
US6476921B1 (en) * 2000-07-31 2002-11-05 Asml Us, Inc. In-situ method and apparatus for end point detection in chemical mechanical polishing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0559548A (ja) * 1991-08-29 1993-03-09 Shin Meiwa Ind Co Ltd 真空蒸着成膜装置用光学式膜厚モニタ装置
JPH0790593A (ja) * 1993-09-17 1995-04-04 Hitachi Ltd 成膜装置および成膜方法
JPH0817743A (ja) * 1994-06-29 1996-01-19 Sony Corp Ｃｖｄ装置およびこれを用いた成膜方法
JPH11264072A (ja) * 1998-03-05 1999-09-28 Internatl Business Mach Corp <Ibm> 成膜工程においてｉｎ−ｓｉｔｕに膜厚を測定する膜付着装置及びその方法
KR20000025932A (ko) * 1998-10-15 2000-05-06 윤종용 두께 모니터링 기능을 갖는 증착 설비 및 그 증착 방법
JP2001214266A (ja) * 2000-01-31 2001-08-07 Asahi Optical Co Ltd 成膜装置および成膜方法

Also Published As

Publication number Publication date
CN1419265A (zh) 2003-05-21
TW559869B (en) 2003-11-01
US20050059203A1 (en) 2005-03-17
US7145667B2 (en) 2006-12-05
KR20030019266A (ko) 2003-03-06
JP2003077843A (ja) 2003-03-14
US20030045960A1 (en) 2003-03-06
CN1299323C (zh) 2007-02-07
US6989281B2 (en) 2006-01-24
JP3998445B2 (ja) 2007-10-24

Similar Documents

Publication Publication Date Title
KR100581320B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,반도체 장치의 제조 시스템, 및 반도체 제조 장치의클리닝 방법
US7534469B2 (en) Semiconductor-processing apparatus provided with self-cleaning device
US6126744A (en) Method and system for adjusting semiconductor processing equipment
KR100634326B1 (ko) 반도체 처리용 샤워 헤드 구조
EP1007919B1 (en) Method for improved temperature control in rapid thermal processing (rtp) systems
TWI376005B (en) Advanced process sensing and control using near infrared spectral reflectometry
JP7391859B2 (ja) プラズマチャンバ壁の状態のリアルタイム監視のための方法および装置
JP3018246B2 (ja) リアクタ及び半導体基板の処理方法
US7201174B2 (en) Processing apparatus and cleaning method
US7894059B2 (en) Film formation processing apparatus and method for determining an end-point of a cleaning process
KR100659163B1 (ko) 플라즈마 에칭 공정의 정확도를 개선시키기 위한 방법 및장치
WO2005104186A2 (en) Method and processing system for plasma-enhanced cleaning of system components
KR20220156072A (ko) 대역 갭 흡수 방법에 의한 온도 교정
US6170492B1 (en) Cleaning process end point determination using throttle valve position
KR20010071065A (ko) Ｈｓｇ 폴리실리콘층 형성을 위한 엔드포인트 검출 방법및 장치
CN117980546A (zh) 用于膜沉积的生长监测系统及方法
EP1376667B1 (en) Heat treating device
US20240141551A1 (en) Dichroic mirror and shortpass filter for in-situ reflectometry
WO2024091415A1 (en) In-situ reflectometry for real-time process control

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee