JPH0817743A - Ｃｖｄ装置およびこれを用いた成膜方法 - Google Patents
Ｃｖｄ装置およびこれを用いた成膜方法Info
- Publication number
- JPH0817743A JPH0817743A JP14831494A JP14831494A JPH0817743A JP H0817743 A JPH0817743 A JP H0817743A JP 14831494 A JP14831494 A JP 14831494A JP 14831494 A JP14831494 A JP 14831494A JP H0817743 A JPH0817743 A JP H0817743A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- thin film
- film formation
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 光学定数や膜厚の自己診断／調整機能を有す
るＣＶＤ装置を構成し、反射防止膜として用いられるＳ
ｉＯＮ系薄膜を容易に精度良く成膜する。 【構成】 平行平板型プラズマＣＶＤ装置の成膜室１に
石英窓４，５を設け、分光器７からの測定光をモニタ用
のウェハＷ上に成膜されたＳｉＯＮ系薄膜に入射させ、
その反射光を検出器８へ取り込む。この検出結果にもと
づいて解析器９で薄膜の光学定数（ｎ，ｋ）および膜厚
ｄを算出し、コンピュータ１０でこれら算出値と初期設
定値との間の差異にもとづいて生成した制御信号をマス
・フロー・コントローラ１１（ＭＦＣ）とＲＦ電源６に
転送し、Ｎ2 Ｏ流量と放電継続時間（成膜時間）を補正
する。これら補正値を用いて実作業のＳｉＯＮ成膜を行
う。 【効果】 成膜条件決定作業を半導体デバイスの自動化
製造ラインに組み込むことができる。
るＣＶＤ装置を構成し、反射防止膜として用いられるＳ
ｉＯＮ系薄膜を容易に精度良く成膜する。 【構成】 平行平板型プラズマＣＶＤ装置の成膜室１に
石英窓４，５を設け、分光器７からの測定光をモニタ用
のウェハＷ上に成膜されたＳｉＯＮ系薄膜に入射させ、
その反射光を検出器８へ取り込む。この検出結果にもと
づいて解析器９で薄膜の光学定数（ｎ，ｋ）および膜厚
ｄを算出し、コンピュータ１０でこれら算出値と初期設
定値との間の差異にもとづいて生成した制御信号をマス
・フロー・コントローラ１１（ＭＦＣ）とＲＦ電源６に
転送し、Ｎ2 Ｏ流量と放電継続時間（成膜時間）を補正
する。これら補正値を用いて実作業のＳｉＯＮ成膜を行
う。 【効果】 成膜条件決定作業を半導体デバイスの自動化
製造ラインに組み込むことができる。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば半導体デバイ
スの製造分野で用いられるＣＶＤ装置、およびこれを用
いて薄膜、中でも遠紫外線リソグラフィ用反射防止膜と
して用いられるＳｉＯＮ系薄膜を成膜する方法に関し、
特に成膜された薄膜の光学定数や膜厚をその場で (in s
itu に) 測定し、その測定結果から成膜条件の微調整を
自動的に行うことが可能な装置および方法に関する。
スの製造分野で用いられるＣＶＤ装置、およびこれを用
いて薄膜、中でも遠紫外線リソグラフィ用反射防止膜と
して用いられるＳｉＯＮ系薄膜を成膜する方法に関し、
特に成膜された薄膜の光学定数や膜厚をその場で (in s
itu に) 測定し、その測定結果から成膜条件の微調整を
自動的に行うことが可能な装置および方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化が加速度的に
進行するに伴い、その最小加工寸法も急速に縮小されて
いる。たとえば、量産ラインに移行されている現世代の
１６ＭＤＲＡＭの最小加工寸法は約０．５μｍである
が、次世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次
々世代の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小
さこの微細化度は、マスク・パターンを形成するフォト
リソグラフィ工程の解像度に大きく依存している。０．
３５μｍ〜０．２５μｍ（ディープ・サブミクロン）ク
ラスの加工では、ＫｒＦエキシマ・レーザ光（波長２４
８ｎｍ）等の遠紫外光源が必要となる。
進行するに伴い、その最小加工寸法も急速に縮小されて
いる。たとえば、量産ラインに移行されている現世代の
１６ＭＤＲＡＭの最小加工寸法は約０．５μｍである
が、次世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次
々世代の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小
さこの微細化度は、マスク・パターンを形成するフォト
リソグラフィ工程の解像度に大きく依存している。０．
３５μｍ〜０．２５μｍ（ディープ・サブミクロン）ク
ラスの加工では、ＫｒＦエキシマ・レーザ光（波長２４
８ｎｍ）等の遠紫外光源が必要となる。
【０００３】しかし、エキシマ・レーザ光のような単色
光を用いるプロセスでは、ハレーションや定在波効果に
よるコントラストや解像度の低下が顕著に現れる。ハレ
ーションとは、下地材料膜の段差部分からの反射光によ
り特定の領域の光強度が高くなる現象であり、実害とし
てはポジ型フォトレジスト・パターンにおけるくびれの
発生が挙げられる。
光を用いるプロセスでは、ハレーションや定在波効果に
よるコントラストや解像度の低下が顕著に現れる。ハレ
ーションとは、下地材料膜の段差部分からの反射光によ
り特定の領域の光強度が高くなる現象であり、実害とし
てはポジ型フォトレジスト・パターンにおけるくびれの
発生が挙げられる。
【０００４】一方、定在波効果とは、フォトレジスト膜
内あるいは下地膜との間で生ずる多重反射によりフォト
レジスト膜の膜厚方向に光強度分布が生ずる現象であ
り、実害としてはレジスト・パターンの側壁面の波状の
変形や、基板内におけるレジスト感度のバラつき等が挙
げられる。かかるハレーションや定在波効果を低減させ
るためには、下地材料膜からの反射光を弱めれば良い。
このため、光反射率の高い材料層とフォトレジスト膜と
の間に反射防止膜を設けることが今後は必須になるとみ
られている。
内あるいは下地膜との間で生ずる多重反射によりフォト
レジスト膜の膜厚方向に光強度分布が生ずる現象であ
り、実害としてはレジスト・パターンの側壁面の波状の
変形や、基板内におけるレジスト感度のバラつき等が挙
げられる。かかるハレーションや定在波効果を低減させ
るためには、下地材料膜からの反射光を弱めれば良い。
このため、光反射率の高い材料層とフォトレジスト膜と
の間に反射防止膜を設けることが今後は必須になるとみ
られている。
【０００５】近年、この反射防止膜の構成材料としてＳ
ｉＯＮ（酸窒化シリコン）系材料が提案されている。Ｓ
ｉＯＮ系材料は、ＣＶＤにより成膜することができる
が、この成膜時のガス組成の制御により組成を細かく調
整することができ、これに伴って光学定数（ｎ，ｋ）
（ただし、ｎは複素屈折率の実数部、ｋは同じく虚数部
係数を表す。）を広範囲に変化させることができる。こ
のため、広範囲な露光波長、レジスト材料、下地材料層
に対して最適化された反射防止膜を提供できるというメ
リットを有している。特に、エキシマ・レーザ波長域の
ような遠紫外領域で化学増幅系レジスト材料を用いるプ
ロセスにおいて、効果的な反射防止効果を示す膜はほと
んど知られておらず、この意味においてもＳｉＯＮ系薄
膜には大きな期待が込められている。
ｉＯＮ（酸窒化シリコン）系材料が提案されている。Ｓ
ｉＯＮ系材料は、ＣＶＤにより成膜することができる
が、この成膜時のガス組成の制御により組成を細かく調
整することができ、これに伴って光学定数（ｎ，ｋ）
（ただし、ｎは複素屈折率の実数部、ｋは同じく虚数部
係数を表す。）を広範囲に変化させることができる。こ
のため、広範囲な露光波長、レジスト材料、下地材料層
に対して最適化された反射防止膜を提供できるというメ
リットを有している。特に、エキシマ・レーザ波長域の
ような遠紫外領域で化学増幅系レジスト材料を用いるプ
ロセスにおいて、効果的な反射防止効果を示す膜はほと
んど知られておらず、この意味においてもＳｉＯＮ系薄
膜には大きな期待が込められている。
【０００６】
【発明が解決しようとする課題】ところで、一般にＣＶ
Ｄ成膜条件の決定は、予めモニタ・ウェハ上で適当な条
件にて成膜を行った後、このモニタ・ウェハを成膜室か
ら取り出して膜厚や膜質の測定を行い、この測定結果に
もとづいて適正な条件を決定するといった様な手作業で
行われている。しかし、かかる人手を介する作業は、半
導体デバイスの製造ラインの自動化にとって大きな障害
となる。特に、ＳｉＯＮ系薄膜のごとく膜質の微調整が
必要な膜については、条件決定作業に多大な時間が費や
される虞れがある。さらに、モニタ・ウェハが成膜室か
ら一旦取り出されて測定に回されるまでの待機時間によ
っては、成膜直後の膜本来の特性が変化してしまう可能
性もある。
Ｄ成膜条件の決定は、予めモニタ・ウェハ上で適当な条
件にて成膜を行った後、このモニタ・ウェハを成膜室か
ら取り出して膜厚や膜質の測定を行い、この測定結果に
もとづいて適正な条件を決定するといった様な手作業で
行われている。しかし、かかる人手を介する作業は、半
導体デバイスの製造ラインの自動化にとって大きな障害
となる。特に、ＳｉＯＮ系薄膜のごとく膜質の微調整が
必要な膜については、条件決定作業に多大な時間が費や
される虞れがある。さらに、モニタ・ウェハが成膜室か
ら一旦取り出されて測定に回されるまでの待機時間によ
っては、成膜直後の膜本来の特性が変化してしまう可能
性もある。
【０００７】本発明は、かかる課題を解決し、成膜され
た膜の膜厚や膜質を in situに測定することを可能とす
るＣＶＤ装置およびこれを用いた成膜方法を提供するこ
とを目的とする。
た膜の膜厚や膜質を in situに測定することを可能とす
るＣＶＤ装置およびこれを用いた成膜方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上述の目的を
達するために提案されるものである。すなわち、本発明
のＣＶＤ装置は、壁面の一部に光入射窓と光出射窓とを
備え、内部に保持された基板に対して所定の薄膜を成膜
する成膜室と、前記基板上に前記光入射窓を通じて測定
光を照射する光照射手段と、前記基板上で反射され前記
光出射窓を通じて出射された反射光を検出する光検出手
段と、前記反射光を解析し、前記基板上に成膜された前
記薄膜の光学定数を算出する解析手段と、前記光学定数
の算出値と初期設定値との間の差異にもとづいて前記成
膜室に導入される原料ガス中の成分ガスの流量を変更す
る制御手段とを備えたものである。
達するために提案されるものである。すなわち、本発明
のＣＶＤ装置は、壁面の一部に光入射窓と光出射窓とを
備え、内部に保持された基板に対して所定の薄膜を成膜
する成膜室と、前記基板上に前記光入射窓を通じて測定
光を照射する光照射手段と、前記基板上で反射され前記
光出射窓を通じて出射された反射光を検出する光検出手
段と、前記反射光を解析し、前記基板上に成膜された前
記薄膜の光学定数を算出する解析手段と、前記光学定数
の算出値と初期設定値との間の差異にもとづいて前記成
膜室に導入される原料ガス中の成分ガスの流量を変更す
る制御手段とを備えたものである。
【０００９】また、前記解析手段は光学定数のみなら
ず、前記薄膜の膜厚も併せて算出するものであっても良
い。この場合、前記制御手段は、前記膜厚の算出値と初
期設定値との間の差異にもとづいて成膜時間を制御する
ものとして好適である。この成膜時間の制御は、ＣＶＤ
装置の型式にもよるが、ガス供給時間、基板の加熱時
間、プラズマ放電時間等の制御を通じて行うことができ
る。
ず、前記薄膜の膜厚も併せて算出するものであっても良
い。この場合、前記制御手段は、前記膜厚の算出値と初
期設定値との間の差異にもとづいて成膜時間を制御する
ものとして好適である。この成膜時間の制御は、ＣＶＤ
装置の型式にもよるが、ガス供給時間、基板の加熱時
間、プラズマ放電時間等の制御を通じて行うことができ
る。
【００１０】なお、ＣＶＤ装置の型式には、常圧ＣＶＤ
装置、熱ＣＶＤ装置、光ＣＶＤ装置等、様々なものがあ
るが、本発明のＣＶＤ装置は前記成膜室内に前記原料ガ
スのプラズマを生成させるようになされたプラズマＣＶ
Ｄ装置とすることが特に好適である。さらに、プラズマ
ＣＶＤ装置の型式は特に問われるものではなく、平行平
板型プラズマＣＶＤ装置、ＥＣＲプラズマＣＶＤ装置の
他、誘導結合プラズマやヘリコン波プラズマ等のいわゆ
る高密度プラズマを用いるＣＶＤ装置であっても良い。
装置、熱ＣＶＤ装置、光ＣＶＤ装置等、様々なものがあ
るが、本発明のＣＶＤ装置は前記成膜室内に前記原料ガ
スのプラズマを生成させるようになされたプラズマＣＶ
Ｄ装置とすることが特に好適である。さらに、プラズマ
ＣＶＤ装置の型式は特に問われるものではなく、平行平
板型プラズマＣＶＤ装置、ＥＣＲプラズマＣＶＤ装置の
他、誘導結合プラズマやヘリコン波プラズマ等のいわゆ
る高密度プラズマを用いるＣＶＤ装置であっても良い。
【００１１】一方、本発明の成膜方法は、上述のＣＶＤ
装置を用い、前記薄膜としてＳｉＯＮ系薄膜を成膜する
ものである。なお、実際に成膜されるＳｉＯＮ系膜には
少量の水素が含まれている。上記ＳｉＯＮ系薄膜は、層
間絶縁膜やサイドウォール形成用の絶縁膜としてももち
ろん使用することができるが、最も重要な用途であるフ
ォトリソグラフィ用の反射防止膜として用いる場合に
は、その光学定数を最適化する必要がある。本発明で制
御の対象とする光学定数とは、複素振幅屈折率Ｒ（＝ｎ
＋ｋｉ）の実数部ｎと虚数部係数ｋである。ただし、実
数部ｎは成膜条件が変化してもそれほど大きく変化しな
いことが経験的に知られているため、実際に制御する光
学定数は虚数部係数ｋとし、これを前記解析手段により
算出する。
装置を用い、前記薄膜としてＳｉＯＮ系薄膜を成膜する
ものである。なお、実際に成膜されるＳｉＯＮ系膜には
少量の水素が含まれている。上記ＳｉＯＮ系薄膜は、層
間絶縁膜やサイドウォール形成用の絶縁膜としてももち
ろん使用することができるが、最も重要な用途であるフ
ォトリソグラフィ用の反射防止膜として用いる場合に
は、その光学定数を最適化する必要がある。本発明で制
御の対象とする光学定数とは、複素振幅屈折率Ｒ（＝ｎ
＋ｋｉ）の実数部ｎと虚数部係数ｋである。ただし、実
数部ｎは成膜条件が変化してもそれほど大きく変化しな
いことが経験的に知られているため、実際に制御する光
学定数は虚数部係数ｋとし、これを前記解析手段により
算出する。
【００１２】上記ＳｉＯＮ系薄膜の原子組成比は原料ガ
スの流量比にもとづいて変化させることができ、これに
もとづいて光学定数（ｎ，ｋ）を変化させることができ
る。このプラズマＣＶＤの代表的な原料ガスとしては、
ＳｉＨ4 ／Ｏ2 ／Ｎ2 混合ガス、あるいはＳｉＨ4 ／Ｎ
2 Ｏ混合ガスがある。特に後者のＳｉＨ4 ／Ｎ2 Ｏ混合
ガスを用いた場合には、前記制御手段によりＮ2 Ｏの流
量を変更するだけで極めて簡便に光学定数（ｎ，ｋ）を
変化させることができる。
スの流量比にもとづいて変化させることができ、これに
もとづいて光学定数（ｎ，ｋ）を変化させることができ
る。このプラズマＣＶＤの代表的な原料ガスとしては、
ＳｉＨ4 ／Ｏ2 ／Ｎ2 混合ガス、あるいはＳｉＨ4 ／Ｎ
2 Ｏ混合ガスがある。特に後者のＳｉＨ4 ／Ｎ2 Ｏ混合
ガスを用いた場合には、前記制御手段によりＮ2 Ｏの流
量を変更するだけで極めて簡便に光学定数（ｎ，ｋ）を
変化させることができる。
【００１３】なお、上記光学定数（ｎ，ｋ）および膜厚
ｄの好ましい変化範囲は、下地の材料層の種類によって
異なる。すなわち、下地がＳｉ系材料層である場合はｎ
＝１．８〜２．６，ｋ＝０．１〜０．８，ｄ＝２０〜１
５０ｎｍ；下地がＡｌやＣｕの純金属層，シリサイド層
または合金層である場合にはｎ＝１．７８〜２．３８，
ｋ＝０．５５〜１．１５，ｄ＝２０〜４０ｎｍ；下地が
高融点金属層または高融点金属シリサイド層である場合
にはｎ＝１．８〜３．０，ｋ＝０．５〜０．９，ｄ＝１
５〜３５ｎｍである。
ｄの好ましい変化範囲は、下地の材料層の種類によって
異なる。すなわち、下地がＳｉ系材料層である場合はｎ
＝１．８〜２．６，ｋ＝０．１〜０．８，ｄ＝２０〜１
５０ｎｍ；下地がＡｌやＣｕの純金属層，シリサイド層
または合金層である場合にはｎ＝１．７８〜２．３８，
ｋ＝０．５５〜１．１５，ｄ＝２０〜４０ｎｍ；下地が
高融点金属層または高融点金属シリサイド層である場合
にはｎ＝１．８〜３．０，ｋ＝０．５〜０．９，ｄ＝１
５〜３５ｎｍである。
【００１４】
【作用】本発明のＣＶＤ装置は、光学的な測定手段によ
り基板を成膜室内に置いたままその上に成膜された薄膜
の光学定数や膜厚を測定し、この測定結果を制御手段に
フィードバックして次回の成膜条件を決定する、いわば
自己診断機能と自己調整機能を備えたものである。した
がって、成膜室内外への基板の搬出入に伴う時間を削減
することができ、成膜条件決定作業を半導体デバイスの
自動化製造ラインに組み込むことが可能となる。しか
も、測定そのものも基板を大気開放せず直ちに行われる
ことから、精度の高いものとなる。
り基板を成膜室内に置いたままその上に成膜された薄膜
の光学定数や膜厚を測定し、この測定結果を制御手段に
フィードバックして次回の成膜条件を決定する、いわば
自己診断機能と自己調整機能を備えたものである。した
がって、成膜室内外への基板の搬出入に伴う時間を削減
することができ、成膜条件決定作業を半導体デバイスの
自動化製造ラインに組み込むことが可能となる。しか
も、測定そのものも基板を大気開放せず直ちに行われる
ことから、精度の高いものとなる。
【００１５】このＣＶＤ装置をＳｉＯＮ系薄膜の成膜に
適用すると、下地材料層の種類に応じて決定される最適
な光学定数や膜厚の目標値を正確かつ迅速に達成させ、
良好な光学性能を有する反射防止膜を形成することがで
きる。
適用すると、下地材料層の種類に応じて決定される最適
な光学定数や膜厚の目標値を正確かつ迅速に達成させ、
良好な光学性能を有する反射防止膜を形成することがで
きる。
【００１６】
【実施例】以下、本発明の具体的な実施例について説明
する。実施例１ 本実施例は、本発明を適用して平行平板型プラズマＣＶ
Ｄ装置を構成した例である。
する。実施例１ 本実施例は、本発明を適用して平行平板型プラズマＣＶ
Ｄ装置を構成した例である。
【００１７】図１にこの装置の概略的な構成を示す。こ
の装置において成膜機能を有する本体は、底面において
矢印Ａ方向に真空排気される成膜室１内に、原料ガスを
分散させながら供給するガス供給管を兼ねたシャワー・
ヘッド型の上部電極３とウェハＷを載置する下部電極２
とが平行に対面配置され、上部電極３にＲＦ電源６を接
続（アノード・カップリング）することにより、上下電
極間に高周波電界を生成させ、プラズマを生成させるよ
うになされたものである。上記成膜室１の側壁面の一部
には互いに対向する石英窓４，５が設けられている。
の装置において成膜機能を有する本体は、底面において
矢印Ａ方向に真空排気される成膜室１内に、原料ガスを
分散させながら供給するガス供給管を兼ねたシャワー・
ヘッド型の上部電極３とウェハＷを載置する下部電極２
とが平行に対面配置され、上部電極３にＲＦ電源６を接
続（アノード・カップリング）することにより、上下電
極間に高周波電界を生成させ、プラズマを生成させるよ
うになされたものである。上記成膜室１の側壁面の一部
には互いに対向する石英窓４，５が設けられている。
【００１８】上記本体の外部には、ウェハＷ上に成膜さ
れた薄膜の膜質や膜厚を光学的手段によりin situ に測
定し、この測定結果を成膜条件の決定にフィードバック
するための測定／制御系統が設けられている。この測定
／制御系統は、上記成膜室１の石英窓４を通じて測定光
をウェハＷへ照射する分光器７、上記石英窓５を通じて
出射されたウェハＷからの反射光を検出する検出器８、
この検出器８に接続され、該検出器８で生成された光検
出信号にもとづいてウェハＷ上に形成された薄膜の光学
定数や膜厚を算出する解析器９、この解析器９に接続さ
れ、該解析器９により算出された光学定数や膜厚を予め
記憶されていた初期設定値と比較し、成膜条件を変更す
るための制御信号を生成するコンピュータ１０からな
る。このコンピュータ１０の制御信号は、ガス流量を制
御するマス・フロー・コントローラ（ＭＦＣ）１１、お
よびＲＦ電源６に転送される。すなわち、マス・フロー
・コントローラ（ＭＦＣ）１１には原料ガス中の特定の
成分ガスの流量を増減させる制御信号が送られ、ＲＦ電
源６にはこれをＯＮ／ＯＦＦすることにより放電継続時
間（成膜時間）を決定する制御信号が送られる。
れた薄膜の膜質や膜厚を光学的手段によりin situ に測
定し、この測定結果を成膜条件の決定にフィードバック
するための測定／制御系統が設けられている。この測定
／制御系統は、上記成膜室１の石英窓４を通じて測定光
をウェハＷへ照射する分光器７、上記石英窓５を通じて
出射されたウェハＷからの反射光を検出する検出器８、
この検出器８に接続され、該検出器８で生成された光検
出信号にもとづいてウェハＷ上に形成された薄膜の光学
定数や膜厚を算出する解析器９、この解析器９に接続さ
れ、該解析器９により算出された光学定数や膜厚を予め
記憶されていた初期設定値と比較し、成膜条件を変更す
るための制御信号を生成するコンピュータ１０からな
る。このコンピュータ１０の制御信号は、ガス流量を制
御するマス・フロー・コントローラ（ＭＦＣ）１１、お
よびＲＦ電源６に転送される。すなわち、マス・フロー
・コントローラ（ＭＦＣ）１１には原料ガス中の特定の
成分ガスの流量を増減させる制御信号が送られ、ＲＦ電
源６にはこれをＯＮ／ＯＦＦすることにより放電継続時
間（成膜時間）を決定する制御信号が送られる。
【００１９】かかる構成を有するＣＶＤ装置によれば、
ウェハＷを何ら成膜室１の外へ取り出すことなく、成膜
後直ちに光学定数や膜厚を測定するか、あるいは成膜中
に時々刻々と光学定数や膜厚をモニタすることが可能と
なる。したがって、たとえば実作業の成膜を開始する前
に、予めモニタ・ウェハ上で光学定数や膜厚の測定を行
い、この測定結果にもとづいて成分ガスの流量や成膜時
間を設定する作業を、人手を介さずに行うことができ
る。
ウェハＷを何ら成膜室１の外へ取り出すことなく、成膜
後直ちに光学定数や膜厚を測定するか、あるいは成膜中
に時々刻々と光学定数や膜厚をモニタすることが可能と
なる。したがって、たとえば実作業の成膜を開始する前
に、予めモニタ・ウェハ上で光学定数や膜厚の測定を行
い、この測定結果にもとづいて成分ガスの流量や成膜時
間を設定する作業を、人手を介さずに行うことができ
る。
【００２０】実施例２ 本実施例では、上述のＣＶＤ装置内でＳｉＨ4 ／Ｎ2 Ｏ
混合ガスを用いてＳｉＯＮ膜を成膜する場合、所望の光
学定数ｋ（以下、吸収係数と称する。）を達成し得るＮ
2 Ｏ流量を決定する方法について、図２ないし図４を参
照しながら説明する。
混合ガスを用いてＳｉＯＮ膜を成膜する場合、所望の光
学定数ｋ（以下、吸収係数と称する。）を達成し得るＮ
2 Ｏ流量を決定する方法について、図２ないし図４を参
照しながら説明する。
【００２１】図２は、吸収係数をＮ2 Ｏ流量の関数とし
て表現したグラフであり、実線のグラフはコンピュータ
１０に予め記憶されている初期設定関数ｆ（ｘ）、破線
のグラフは測定結果にもとづいて補正された補正関数ｆ
n （ｘ）である。いま、Ｎ2 Ｏ流量をａとしてモニタ・
ウェハ上に成膜されたＳｉＯＮ膜の吸収係数の実測値が
ｋn であったとする。しかし、初期設定関数ｆ（ｘ）に
よると、流量ａにて達成される吸収係数はｋとなる筈で
あり〔ｆ（ａ）＝ｋ〕、実測値ｋ n はこの初期設定値か
らずれている。そこで、初期設定関数ｆ（ｘ）を点
（ａ，ｋn ）を通るように平行移動して補正関数ｆ
n （ｘ）を得、この補正関数ｆn （ｘ）においてｋが達
成されるときのＮ2 Ｏ流量ａn を補正値とする。次回か
らの成膜にこの補正値ａn を用いれば、吸収係数ｋを有
するＳｉＯＮ膜を得ることができる。
て表現したグラフであり、実線のグラフはコンピュータ
１０に予め記憶されている初期設定関数ｆ（ｘ）、破線
のグラフは測定結果にもとづいて補正された補正関数ｆ
n （ｘ）である。いま、Ｎ2 Ｏ流量をａとしてモニタ・
ウェハ上に成膜されたＳｉＯＮ膜の吸収係数の実測値が
ｋn であったとする。しかし、初期設定関数ｆ（ｘ）に
よると、流量ａにて達成される吸収係数はｋとなる筈で
あり〔ｆ（ａ）＝ｋ〕、実測値ｋ n はこの初期設定値か
らずれている。そこで、初期設定関数ｆ（ｘ）を点
（ａ，ｋn ）を通るように平行移動して補正関数ｆ
n （ｘ）を得、この補正関数ｆn （ｘ）においてｋが達
成されるときのＮ2 Ｏ流量ａn を補正値とする。次回か
らの成膜にこの補正値ａn を用いれば、吸収係数ｋを有
するＳｉＯＮ膜を得ることができる。
【００２２】図３は、上述の補正手順を表すフローチャ
ートである。まず、ステップＳ１にてモニタ・ウェハ上
でＳｉＯＮ膜を成膜し、ステップＳ２でこのときのＮ2
Ｏ流量実測値ａと吸収係数実測値ｋn を得る。次に、ス
テップＳ３にて上記ａとｋn が初期設定関数ｆ（ｘ）に
従っているか否か、すなわちＮ2 Ｏ流量ａのときに吸収
係数ｋが達成されているか否か〔ｆ（ａ）＝ｋ＝ｋ
n ？〕を判定する。ＹＥＳであれば補正の必要はないの
でステップＳ８の実作業のＳｉＯＮ成膜へ進み、ＮＯで
あればステップＳ４以下に進んで補正を行う。すなわ
ち、まず初期設定関数ｆ（ｘ）を平行移動して補正関数
ｆn （ｘ）に変換する。この補正関数ｆn （ｘ）は、ｆ
n （ａ）＝ｋn を満たすか否かをステップＳ５にて判定
され、ＮＯである場合はｆn （ａ）＝ｋn が満たされる
まで平行移動が繰り返される。ただし、曲線の平行移動
は一点の座標のみの通過では判定できないため、実際に
は数点の座標を選択し、曲線回帰（カーブ・フィッティ
ング）法により決定する必要がある。ＹＥＳであれば、
ステップＳ６に進み、ｆn （ｘ）＝ｋが成立するときの
ｘの値ａn を、Ｎ2 Ｏ流量の補正値として得る。
ートである。まず、ステップＳ１にてモニタ・ウェハ上
でＳｉＯＮ膜を成膜し、ステップＳ２でこのときのＮ2
Ｏ流量実測値ａと吸収係数実測値ｋn を得る。次に、ス
テップＳ３にて上記ａとｋn が初期設定関数ｆ（ｘ）に
従っているか否か、すなわちＮ2 Ｏ流量ａのときに吸収
係数ｋが達成されているか否か〔ｆ（ａ）＝ｋ＝ｋ
n ？〕を判定する。ＹＥＳであれば補正の必要はないの
でステップＳ８の実作業のＳｉＯＮ成膜へ進み、ＮＯで
あればステップＳ４以下に進んで補正を行う。すなわ
ち、まず初期設定関数ｆ（ｘ）を平行移動して補正関数
ｆn （ｘ）に変換する。この補正関数ｆn （ｘ）は、ｆ
n （ａ）＝ｋn を満たすか否かをステップＳ５にて判定
され、ＮＯである場合はｆn （ａ）＝ｋn が満たされる
まで平行移動が繰り返される。ただし、曲線の平行移動
は一点の座標のみの通過では判定できないため、実際に
は数点の座標を選択し、曲線回帰（カーブ・フィッティ
ング）法により決定する必要がある。ＹＥＳであれば、
ステップＳ６に進み、ｆn （ｘ）＝ｋが成立するときの
ｘの値ａn を、Ｎ2 Ｏ流量の補正値として得る。
【００２３】次に、ステップＳ７にてこの補正値ａn を
コンピュータ１０を通じてマス・フロー・コントローラ
１１（ＭＦＣ）に入力し、ステップＳ８にて実作業のＳ
ｉＯＮ成膜を行う。実施例３ 本実施例では、実施例２の変形例として、吸収係数の実
測値ｋn と初期設定値ｋとの差が一定の許容範囲Ｋ内に
収まるまでモニタ・ウェハ上でＳｉＯＮ成膜を繰り返
し、収まれば補正が成功したとみなして実作業のＳｉＯ
Ｎ成膜を行う。
コンピュータ１０を通じてマス・フロー・コントローラ
１１（ＭＦＣ）に入力し、ステップＳ８にて実作業のＳ
ｉＯＮ成膜を行う。実施例３ 本実施例では、実施例２の変形例として、吸収係数の実
測値ｋn と初期設定値ｋとの差が一定の許容範囲Ｋ内に
収まるまでモニタ・ウェハ上でＳｉＯＮ成膜を繰り返
し、収まれば補正が成功したとみなして実作業のＳｉＯ
Ｎ成膜を行う。
【００２４】図４に、本実施例の補正手順を表すフロー
チャートを示す。なお、このフローチャートのステップ
の符号は、図３と一部共通である。まず、ステップＳ１
にてモニタ・ウェハ上でＳｉＯＮ膜を成膜し、ステップ
Ｓ２でこのときのＮ2 Ｏ流量実測値ａと吸収係数実測値
ｋn を得る。なお、本実施例ではモニタ・ウェハ上での
ＳｉＯＮ成膜がＮ回を超えない範囲で繰り返される可能
性があるので、ステップＳ２におけるＮ2 Ｏ流量実測値
は、ｎ回の補正を経た後の補正値ａn （後述）となる場
合もある。そこで、図４のフローチャートではａまたは
ａn であることを一括的に表す表記としてａ(n) を採用
する。
チャートを示す。なお、このフローチャートのステップ
の符号は、図３と一部共通である。まず、ステップＳ１
にてモニタ・ウェハ上でＳｉＯＮ膜を成膜し、ステップ
Ｓ２でこのときのＮ2 Ｏ流量実測値ａと吸収係数実測値
ｋn を得る。なお、本実施例ではモニタ・ウェハ上での
ＳｉＯＮ成膜がＮ回を超えない範囲で繰り返される可能
性があるので、ステップＳ２におけるＮ2 Ｏ流量実測値
は、ｎ回の補正を経た後の補正値ａn （後述）となる場
合もある。そこで、図４のフローチャートではａまたは
ａn であることを一括的に表す表記としてａ(n) を採用
する。
【００２５】次に、ステップＳ９にて上記ａを初期設定
関数ｆ（ｘ）に代入した時の吸収係数の値をｋとすると
き〔ｆ（ａ(n) ）＝ｋ（初期設定値）〕、この初期設定
値ｋと実測値ｋn との差の絶対値が許容範囲Ｋ内に収ま
っているか否か〔｜ｋ−ｋn｜≦Ｋ？〕を判定する。Ｙ
ＥＳであれば、これ以上補正の必要はないので、ステッ
プＳ７に進んでマス・フロー・コントローラ１１（ＭＦ
Ｃ）に実測値ａ(n) を入力し、ステップＳ８にて実作業
のＳｉＯＮ成膜を行う。
関数ｆ（ｘ）に代入した時の吸収係数の値をｋとすると
き〔ｆ（ａ(n) ）＝ｋ（初期設定値）〕、この初期設定
値ｋと実測値ｋn との差の絶対値が許容範囲Ｋ内に収ま
っているか否か〔｜ｋ−ｋn｜≦Ｋ？〕を判定する。Ｙ
ＥＳであれば、これ以上補正の必要はないので、ステッ
プＳ７に進んでマス・フロー・コントローラ１１（ＭＦ
Ｃ）に実測値ａ(n) を入力し、ステップＳ８にて実作業
のＳｉＯＮ成膜を行う。
【００２６】ステップＳ９の判定結果がＮＯであれば、
実施例２で述べたように、ステップＳ４およびステップ
Ｓ５で初期設定関数ｆ（ｘ）を平行移動して補正関数ｆ
n （ｘ）に変換し、さらにステップＳ６でこの補正関数
ｆn （ｘ）にもとづいてＮ2Ｏ流量の補正値ａn を得
る。次に、この一連の補正作業が何回め（ｎ回め）であ
るかをステップＳ１０にて判定し、ＮＯのとき、すなわ
ち上限回数Ｎに満たないとき（ｎ≦Ｎ）にはステップＳ
１１にてマス・フロー・コントローラ１１（ＭＦＣ）に
Ｎ2 Ｏ流量の補正値ａn を入力し、ステップＳ１へ戻っ
てモニタ・ウェハ上で再びＳｉＯＮ成膜を行う。ステッ
プＳ９で｜ｋ−ｋn ｜≦Ｋ？が確認されれば、補正は成
功したとみなされ、ステップＳ７，Ｓ８へ進んで実作業
のＳｉＯＮ成膜が行われる。
実施例２で述べたように、ステップＳ４およびステップ
Ｓ５で初期設定関数ｆ（ｘ）を平行移動して補正関数ｆ
n （ｘ）に変換し、さらにステップＳ６でこの補正関数
ｆn （ｘ）にもとづいてＮ2Ｏ流量の補正値ａn を得
る。次に、この一連の補正作業が何回め（ｎ回め）であ
るかをステップＳ１０にて判定し、ＮＯのとき、すなわ
ち上限回数Ｎに満たないとき（ｎ≦Ｎ）にはステップＳ
１１にてマス・フロー・コントローラ１１（ＭＦＣ）に
Ｎ2 Ｏ流量の補正値ａn を入力し、ステップＳ１へ戻っ
てモニタ・ウェハ上で再びＳｉＯＮ成膜を行う。ステッ
プＳ９で｜ｋ−ｋn ｜≦Ｋ？が確認されれば、補正は成
功したとみなされ、ステップＳ７，Ｓ８へ進んで実作業
のＳｉＯＮ成膜が行われる。
【００２７】一方、ステップＳ１０の判定結果がＹＥＳ
のとき、すなわち上限回数Ｎを超えた場合（ｎ＞Ｎ）
は、ステップＳ１２で補正失敗が確定されるので、コン
ピュータはこれ以上の補正作業を行わず、手順を終了す
る。実施例４ 本実施例では、上述のＣＶＤ装置内でＳｉＨ4 ／Ｎ2 Ｏ
混合ガスを用いてＳｉＯＮ膜を成膜する場合、所望の膜
厚を達成し得る成膜時間を決定する方法について、図５
を参照しながら説明する。
のとき、すなわち上限回数Ｎを超えた場合（ｎ＞Ｎ）
は、ステップＳ１２で補正失敗が確定されるので、コン
ピュータはこれ以上の補正作業を行わず、手順を終了す
る。実施例４ 本実施例では、上述のＣＶＤ装置内でＳｉＨ4 ／Ｎ2 Ｏ
混合ガスを用いてＳｉＯＮ膜を成膜する場合、所望の膜
厚を達成し得る成膜時間を決定する方法について、図５
を参照しながら説明する。
【００２８】図５は、膜厚を成膜時間の関数として表現
したグラフであり、実線のグラフはコンピュータ１０に
予め記憶されている初期設定関数ｇ（ｘ）、破線のグラ
フは測定結果にもとづいて補正された補正関数ｇ
n （ｘ）である。いま、成膜時間をｔとしてモニタ・ウ
ェハ上に成膜されたＳｉＯＮ膜の膜厚の実測値がｄn で
あったとする。しかし、初期設定関数ｇ（ｘ）による
と、成膜時間ｔにて達成される膜厚はｄとなる筈であり
〔ｇ（ｔ）＝ｄ〕、実測値ｄn はこの初期設定値からず
れている。そこで、初期設定関数ｇ（ｘ）を点（ｔ，ｄ
n ）を通るように平行移動して補正関数ｇn （ｘ）を
得、この補正関数ｇn （ｘ）においてｄが達成されると
きの成膜時間ｔn を補正値とする。次回からの成膜は、
この補正値ｔn を用いて成膜を行えば、膜厚ｄを有する
ＳｉＯＮ膜を得ることができる。上記成膜時間の補正値
ｔn は、ＲＦ電源６のＯＮ時間の制御に用いられる。
したグラフであり、実線のグラフはコンピュータ１０に
予め記憶されている初期設定関数ｇ（ｘ）、破線のグラ
フは測定結果にもとづいて補正された補正関数ｇ
n （ｘ）である。いま、成膜時間をｔとしてモニタ・ウ
ェハ上に成膜されたＳｉＯＮ膜の膜厚の実測値がｄn で
あったとする。しかし、初期設定関数ｇ（ｘ）による
と、成膜時間ｔにて達成される膜厚はｄとなる筈であり
〔ｇ（ｔ）＝ｄ〕、実測値ｄn はこの初期設定値からず
れている。そこで、初期設定関数ｇ（ｘ）を点（ｔ，ｄ
n ）を通るように平行移動して補正関数ｇn （ｘ）を
得、この補正関数ｇn （ｘ）においてｄが達成されると
きの成膜時間ｔn を補正値とする。次回からの成膜は、
この補正値ｔn を用いて成膜を行えば、膜厚ｄを有する
ＳｉＯＮ膜を得ることができる。上記成膜時間の補正値
ｔn は、ＲＦ電源６のＯＮ時間の制御に用いられる。
【００２９】この補正手順のフローチャートは省略する
が、考え方は実施例２および実施例３でＮ2 Ｏ流量につ
いて上述した内容に準ずる。以上、本発明を４例の実施
例にもとづいて説明したが、本発明はこれらの実施例に
何ら限定されるものではない。たとえば、上述の各実施
例では吸収係数の制御と膜厚の制御を個別に論じたが、
実際のＳｉＯＮ成膜ではこれらの制御を双方とも行う必
要がある。そこで、コンピュータ１０を通じてマス・フ
ロー・コントローラにＮ2 Ｏ流量の補正値ａ（またはａ
n ）を入力した後、引き続き成膜時間に関する補正を行
い、ＲＦ電源６に成膜時間の補正値ｔn を入力する。も
ちろん、Ｎ2 Ｏ流量の補正と成膜時間の補正の順序を逆
にしても良い。Ｎ2 Ｏ流量と成膜時間以外の成膜条件と
しては、たとえば次の条件を挙げることができる。
が、考え方は実施例２および実施例３でＮ2 Ｏ流量につ
いて上述した内容に準ずる。以上、本発明を４例の実施
例にもとづいて説明したが、本発明はこれらの実施例に
何ら限定されるものではない。たとえば、上述の各実施
例では吸収係数の制御と膜厚の制御を個別に論じたが、
実際のＳｉＯＮ成膜ではこれらの制御を双方とも行う必
要がある。そこで、コンピュータ１０を通じてマス・フ
ロー・コントローラにＮ2 Ｏ流量の補正値ａ（またはａ
n ）を入力した後、引き続き成膜時間に関する補正を行
い、ＲＦ電源６に成膜時間の補正値ｔn を入力する。も
ちろん、Ｎ2 Ｏ流量の補正と成膜時間の補正の順序を逆
にしても良い。Ｎ2 Ｏ流量と成膜時間以外の成膜条件と
しては、たとえば次の条件を挙げることができる。
【００３０】 装置 平行平板型プラズマＣＶＤ装置 ＳｉＨ4 流量 ５０ ＳＣＣＭ ＲＦパワー １９０ Ｗ（１３．５６ ＭＨｚ） ガス圧 ３３３ Ｐａ（２．５ Ｔｏｒｒ） 電極間距離 １ ｃｍ（４００ ｍｉｌｓ） また、上述の実施例では補正を平坦なモニタ・ウェハ上
で行ったが、実施例２のように補正作業が１回で終了す
る場合には、実作業用のウェハ上におおよそ２ｃｍ×１
ｃｍ程度の平坦部を確保しておき、この平坦部で補正の
ための光学測定を行うこともできる。
で行ったが、実施例２のように補正作業が１回で終了す
る場合には、実作業用のウェハ上におおよそ２ｃｍ×１
ｃｍ程度の平坦部を確保しておき、この平坦部で補正の
ための光学測定を行うこともできる。
【００３１】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば成膜条件決定作業を半導体デバイスの自
動化製造ラインに組み込み、精度の高い測定を迅速に行
うことができる。これにより、反射防止膜としてのＳｉ
ＯＮ系薄膜の光学条件や膜厚の最適化が容易となる。
明を適用すれば成膜条件決定作業を半導体デバイスの自
動化製造ラインに組み込み、精度の高い測定を迅速に行
うことができる。これにより、反射防止膜としてのＳｉ
ＯＮ系薄膜の光学条件や膜厚の最適化が容易となる。
【００３２】したがって本発明は、ハレーションや定在
波効果の抑制が不可欠とされる単色光リソグラフィの解
像性能を向上させ、このことを通じて半導体デバイスの
微細化および高集積化に大きく貢献するものである。
波効果の抑制が不可欠とされる単色光リソグラフィの解
像性能を向上させ、このことを通じて半導体デバイスの
微細化および高集積化に大きく貢献するものである。
【図１】本発明を適用して構成した平行平板型プラズマ
ＣＶＤ装置の概略断面図である。
ＣＶＤ装置の概略断面図である。
【図２】ＳｉＨ4 ／Ｎ2 Ｏ混合ガス系によるＳｉＯＮ成
膜において、所望の吸収係数を得るためのＮ2 Ｏ流量の
補正の原理を説明するグラフである。
膜において、所望の吸収係数を得るためのＮ2 Ｏ流量の
補正の原理を説明するグラフである。
【図３】Ｎ2 Ｏ流量の補正手順を示すフローチャートで
ある。
ある。
【図４】Ｎ2 Ｏ流量の他の補正手順を示すフローチャー
トである。
トである。
【図５】ＳｉＯＮ成膜において、所望の膜厚を得るため
の成膜時間の補正の原理を説明するグラフである。
の成膜時間の補正の原理を説明するグラフである。
１ 成膜室 ２ 下部電極 ３ 上部電極 ４，５ 石英窓 ６ ＲＦ電源 ７ 分光器 ８ 検出器 ９ 解析器 １０ コンピュータ １１ マス・フロー・コントローラ（ＭＦＣ） Ｗ ウェハ
Claims (6)
- 【請求項１】 壁面の一部に光入射窓と光出射窓とを備
え、内部に保持された基板に対して所定の薄膜を成膜す
る成膜室と、 前記基板上に前記光入射窓を通じて測定光を照射する光
照射手段と、 前記基板上で反射され前記光出射窓を通じて出射された
反射光を検出する光検出手段と、 前記反射光を解析し、前記基板上に成膜された前記薄膜
の光学定数を算出する解析手段と、 前記光学定数の算出値と初期設定値との間の差異にもと
づいて前記成膜室に導入される原料ガス中の成分ガスの
流量を変更する制御手段とを備えたＣＶＤ装置。 - 【請求項２】 前記解析手段は前記薄膜の膜厚をも算出
し、 前記制御手段は前記膜厚の算出値と初期設定値との間の
差異にもとづいて成膜時間を制御するようになされた請
求項１記載のＣＶＤ装置。 - 【請求項３】 前記成膜室内に前記原料ガスのプラズマ
を生成させるようになされた請求項１または請求項２に
記載のＣＶＤ装置。 - 【請求項４】 請求項１ないし請求項３のいずれか１項
に記載のＣＶＤ装置を用い、前記薄膜としてＳｉＯＮ系
薄膜を成膜することを特徴とする成膜方法。 - 【請求項５】 前記解析手段により前記光学定数として
複素振幅屈折率の虚数部係数ｋを算出する請求項４記載
の成膜方法。 - 【請求項６】 前記原料ガスとしてＳｉＨ4 ／Ｎ2 Ｏ混
合ガスを用い、前記制御手段によりＮ2 Ｏの流量を変更
する請求項４または請求項５に記載の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14831494A JPH0817743A (ja) | 1994-06-29 | 1994-06-29 | Ｃｖｄ装置およびこれを用いた成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14831494A JPH0817743A (ja) | 1994-06-29 | 1994-06-29 | Ｃｖｄ装置およびこれを用いた成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817743A true JPH0817743A (ja) | 1996-01-19 |
Family
ID=15450026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14831494A Withdrawn JPH0817743A (ja) | 1994-06-29 | 1994-06-29 | Ｃｖｄ装置およびこれを用いた成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817743A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033077A3 (en) * | 1997-01-27 | 1998-09-11 | Peter D Haaland | Coatings, methods and apparatus for reducing reflection from optical substrates |
| JPH1154502A (ja) * | 1997-05-07 | 1999-02-26 | Applied Materials Inc | エッチング停止層の堆積方法及び装置 |
| KR20020077753A (ko) * | 2001-04-03 | 2002-10-14 | 한국표준과학연구원 | 박막 두께 변화율 산출 및 공정조건 모니터링 장치 |
| JP2003534661A (ja) * | 2000-05-24 | 2003-11-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ポリシリコン粒度のフィードバックに基づいて堆積パラメータを制御するための方法および装置 |
| JP2004358854A (ja) * | 2003-06-06 | 2004-12-24 | Process Lab Micron:Kk | メタルマスクの製造方法、メタルマスク及びメタルマスク印刷版 |
| KR100563819B1 (ko) * | 2003-07-03 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체소자의 반사방지막 제조방법 |
| KR100581320B1 (ko) * | 2001-08-31 | 2006-05-22 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,반도체 장치의 제조 시스템, 및 반도체 제조 장치의클리닝 방법 |
| JP2007527628A (ja) * | 2004-03-05 | 2007-09-27 | アプライド マテリアルズ インコーポレイテッド | 傾斜した堆積を低減するためのハードウェア開発 |
| US7413914B2 (en) | 2001-03-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing semiconductor device, method and apparatus for controlling the same, and method and apparatus for simulating manufacturing process of semiconductor device |
| CN101826447A (zh) * | 2009-03-04 | 2010-09-08 | 东京毅力科创株式会社 | 成膜装置和成膜方法 |
| WO2022150309A1 (en) * | 2021-01-08 | 2022-07-14 | Lam Research Corporation | Systems and techniques for optical measurement of thin films |
-
1994
- 1994-06-29 JP JP14831494A patent/JPH0817743A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033077A3 (en) * | 1997-01-27 | 1998-09-11 | Peter D Haaland | Coatings, methods and apparatus for reducing reflection from optical substrates |
| JPH1154502A (ja) * | 1997-05-07 | 1999-02-26 | Applied Materials Inc | エッチング停止層の堆積方法及び装置 |
| JP2003534661A (ja) * | 2000-05-24 | 2003-11-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ポリシリコン粒度のフィードバックに基づいて堆積パラメータを制御するための方法および装置 |
| US7413914B2 (en) | 2001-03-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing semiconductor device, method and apparatus for controlling the same, and method and apparatus for simulating manufacturing process of semiconductor device |
| KR20020077753A (ko) * | 2001-04-03 | 2002-10-14 | 한국표준과학연구원 | 박막 두께 변화율 산출 및 공정조건 모니터링 장치 |
| KR100581320B1 (ko) * | 2001-08-31 | 2006-05-22 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,반도체 장치의 제조 시스템, 및 반도체 제조 장치의클리닝 방법 |
| JP2004358854A (ja) * | 2003-06-06 | 2004-12-24 | Process Lab Micron:Kk | メタルマスクの製造方法、メタルマスク及びメタルマスク印刷版 |
| KR100563819B1 (ko) * | 2003-07-03 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체소자의 반사방지막 제조방법 |
| JP2007527628A (ja) * | 2004-03-05 | 2007-09-27 | アプライド マテリアルズ インコーポレイテッド | 傾斜した堆積を低減するためのハードウェア開発 |
| JP4790699B2 (ja) * | 2004-03-05 | 2011-10-12 | アプライド マテリアルズ インコーポレイテッド | 基板上に材料を化学気相堆積する装置 |
| CN101826447A (zh) * | 2009-03-04 | 2010-09-08 | 东京毅力科创株式会社 | 成膜装置和成膜方法 |
| WO2022150309A1 (en) * | 2021-01-08 | 2022-07-14 | Lam Research Corporation | Systems and techniques for optical measurement of thin films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5835221A (en) | Process for fabricating a device using polarized light to determine film thickness | |
| JP7395094B2 (ja) | プラットフォーム、及び統合的エンドツーエンド自己整合マルチパターニングプロセスの操作方法 | |
| KR101046918B1 (ko) | 식각공정을 모니터링하기 위한 방법 및 시스템 | |
| EP0631304B1 (en) | Method for monitoring and evaluating semiconductor wafer fabrication | |
| EP1730769B1 (en) | Method for etching a mask | |
| US20070296980A1 (en) | Integrated phase angle and optical critical dimension measurement metrology for feed forward and feedback process control | |
| JP4640828B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| US6924088B2 (en) | Method and system for realtime CD microloading control | |
| US8778205B2 (en) | Processing method and processing system | |
| US7662646B2 (en) | Plasma processing method and plasma processing apparatus for performing accurate end point detection | |
| JPH1031039A (ja) | 計測装置および計測方法 | |
| JPH0614510B2 (ja) | パターン形成方法 | |
| JP2007294905A (ja) | 半導体製造方法およびエッチングシステム | |
| JPH0817743A (ja) | Ｃｖｄ装置およびこれを用いた成膜方法 | |
| JP6072613B2 (ja) | プラズマ処理方法 | |
| US6423457B1 (en) | In-situ process for monitoring lateral photoresist etching | |
| US6340603B1 (en) | Plasma emission detection during lateral processing of photoresist mask | |
| US6838010B2 (en) | System and method for wafer-based controlled patterning of features with critical dimensions | |
| US7045462B2 (en) | Method for fabricating a pattern and method for manufacturing a semiconductor device | |
| JP3713426B2 (ja) | エッチング深さ測定方法および装置、エッチング方法 | |
| US7674350B2 (en) | Feature dimension control in a manufacturing process | |
| US11978631B2 (en) | Forming contact holes with controlled local critical dimension uniformity | |
| JPH06342744A (ja) | ａ−Ｃによる反射防止 | |
| US20130071955A1 (en) | Plasma etching method | |
| JP2012521659A (ja) | プラズマエッチング法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |