JP2018067582A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2018067582A
JP2018067582A JP2016203984A JP2016203984A JP2018067582A JP 2018067582 A JP2018067582 A JP 2018067582A JP 2016203984 A JP2016203984 A JP 2016203984A JP 2016203984 A JP2016203984 A JP 2016203984A JP 2018067582 A JP2018067582 A JP 2018067582A
Authority
JP
Japan
Prior art keywords
support
semiconductor substrate
boat
protrusion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016203984A
Other languages
English (en)
Inventor
永野　元
Hajime Nagano
元 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016203984A priority Critical patent/JP2018067582A/ja
Priority to US15/654,936 priority patent/US10036091B2/en
Publication of JP2018067582A publication Critical patent/JP2018067582A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体基板裏面側全体に膜堆積できる半導体製造装置及び半導体装置の製造方法を提供する。【解決手段】半導体製造装置は、第１ボート及び第２ボートがそれぞれ、上端と下端に設けられた支持リングと、上下の支持リング間に相互に離間して設けられた複数の支柱とを有する。支柱には半導体基板を載置する支持用突起部が設けられていて、第２ボートの支持用突起部の上面の上下方向の位置は第１ボートの支持用突起部の上面位置よりも下方となっている。第１ボートに設けられた支持用突起部の上面位置よりも第２ボートに設けられた支持用突起部の上面位置を上方に位置させるまで、第２ボートは上昇させられる。【選択図】 図３

Description

本発明の実施形態は、半導体基板の成膜処理を行う半導体製造装置及び半導体装置の製造方法に関する。
半導体基板表面へ膜を形成する成膜装置においては、半導体基板を支持部の上面に積載する冶具であるボートと半導体基板との接触領域においては、成膜ガスが半導体基板に接しないため、 膜堆積が起こらない。従って、半導体基板裏面には部分的に成膜していない箇所が生じる。この部分を発端に膜剥がれによるダストの発生や露光時のフォーカスずれが発生するなどの課題がある。
この対策として、膜堆積に必要な時間のおよそ半分のところで一旦、半導体基板を成膜装置外に取り出し、半導体基板を回転させてから、成膜装置内に搬入し、再び残り半分の膜堆積を行う場合などがある。しかし、半導体基板を一旦、成膜装置外に取り出すため、生産性が低下する可能性がある。さらには、膜界面に不純物が挟まることによる半導体デバイス特性が変化する可能性がある。
特開平５−２９１１６６号公報 特開平９−２１３６４７号公報 特開２００１−１５５９９６号公報
半導体基板積載治具の接触領域において、半導体基板裏面が部分的に成膜されない箇所に起因する膜剥がれを抑制できる半導体製造装置及び半導体装置の製造方法を提供する。
本実施形態に係る半導体製造装置は、半導体基板処理室と、半導体基板処理室内に半導体基板処理用ガスを供給するガス供給装置と、第１ボート、第２ボート、支柱昇降装置を有している。前記第１ボートは、半導体基板処理室内に設けられ、上端と下端に設けられた支持リングと、上下の前記支持リング間に相互に離間して設けられた複数の支柱とを有し、前記複数の支柱には半導体基板を載置する支持用突起部が設けられている。前記第２ボートは、半導体基板処理室内に設けられ、上端と下端に設けられた支持リングと、上下の前記支持リング間に相互に離間して設けられた複数の支柱とを有し、前記複数の支柱には前記半導体基板を載置する支持用突起部が設けられていて、前記第１ボートの外側又は内側に配置されている。前記第２ボートの前記支持用突起部の上面の上下方向の位置は前記第１ボートの前記支持用突起部の上面位置よりも下方となっている。前記支柱昇降装置は、前記第１ボートに設けられた前記支持用突起部の上面位置よりも前記第２ボートに設けられた前記支持用突起部の上面位置を上方に位置させるまで、前記第２ボートを上昇させる。
第１の実施形態に係る半導体製造装置の内部の概略構成を示す縦断面図である。 図１に示す半導体製造装置のボート部を上面から見た図である。 図１に示す半導体製造装置のボート部を斜めから見た斜視図である。 第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第１の実施形態に係る半導体製造装置の変形例にかかる支持リング及び支柱の一部を斜めから見た斜視図である。 第１の実施形態に係る半導体製造装置の変形例にかかる支持リング及び支柱の一部を斜めから見た斜視図及び断面図である。 第１の実施形態に係る半導体製造装置の変形例にかかる支持リング及び支柱の一部を斜めから見た斜視図である。 第１の実施形態に係る半導体製造装置の変形例にかかる支持リング及び支柱の一部の断面図である。 第２の実施形態に係る半導体製造装置のボート部を斜めから見た図である。 第２の実施形態に係る半導体製造装置のボート部を上面から見た平面図である。 第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。
以下、図面を参照して本発明の実施形態を説明する。本実施形態により、本発明が限定されるものではない。
（第１の実施形態）
図１に示すように、本実施形態に係る半導体製造装置１は、半導体基板処理室２を有するＣＶＤ成膜装置である。さらに、半導体基板処理室２内には、ボート３が設けられていて、半導体基板４を載置する。ボート３は、上端と下端に設けられた支持リング（支柱支持部）５と、上下の支持リング５間に相互に離間して設けられた複数の支柱６とを有する。
図１に示すように、半導体基板処理室２は、半導体基板処理室２内部を外部から遮断する外管２ａと、この外管２ａの内部に設けられ、内側に被処理体としての半導体基板４が複数枚収容される内管２ｂとから構成されている。半導体基板処理室２の周囲には、半導体基板処理室２の内部温度を所定の温度に調整するための処理室温度調整装置としての半導体基板処理室ヒータ７が複数台設けられている。各半導体基板処理室ヒータ７の周囲は、各半導体基板処理室ヒータ７によって暖められた半導体基板処理室２の内部温度を保持するための複数個の断熱材８によって、囲まれている。各半導体基板処理室ヒータ７及び各断熱材８は、半導体基板処理室２の内部温度をほぼ均一に保持できるよう配置されている。本実施形態のＣＶＤ成膜装置は複数枚の半導体基板を一括で処理するバッチ式の処理装置である。例えば、１つのＣＶＤ成膜装置内に載置する半導体基板枚数は２５枚程度である。
半導体基板４は、ボート３に積載された状態で、半導体基板処理室２の内管２ｂの内側中央部に収容される。半導体基板４は、上下方向に沿って、複数枚がボート３に上下方向に間隔を空けて積層される。ボート３は、保温台９を介して、半導体基板処理室開閉ドア１０に取り付けられている。半導体基板処理室開閉ドア１０は図示しないドア駆動用モータにより上下方向に沿って移動できる。この半導体基板処理室開閉ドア１０の上下動により、ボート３の半導体基板処理室２の内部への搬入、搬出、すなわち、半導体基板処理室２の内部への半導体基板４の搬入、半導体基板処理室２内部からの半導体基板４の搬出を行うことができる。
半導体基板処理室２には、ＣＶＤ成膜を行う際に、半導体基板処理室２の内部に処理用ガス（反応ガス）を導入するためのガス導入管１１が設けられている。さらに、半導体基板処理室２には、使用済みの処理用ガスを半導体基板処理室２の内部から外部へ排出するためのガス排出管１２が取り付けられている。処理用ガスは、図１中破線で示すようにガス導入管１１を通して、半導体基板処理室２内に導入され、半導体基板４が載置された領域を通過後、ガス排出管１２から半導体基板処理室２の外へ排出される。処理用ガスは図示しないガス制御装置からガス導入管１１内に送られる。ガス排出管１２には図示しない排気ポンプや開閉弁などに接続されていて、使用済みの処理用ガスはガス排出管１２を通して半導体基板処理室２の外へ排出される。また、例えば排気ポンプを用いてガス排出管１２から排気することによって、半導体基板処理室２の内部を真空状態にすることができる。
ここで、ボート３の構成について、上面を示す図２を用いて説明する。ボート３は、図２に示すようにアウターボート（ＯＢ）３ａとインナーボート（ＩＢ）３ｂを有している。図２（ａ）に示すようにアウターボート３ａには、３本の支柱６ａが間隔を空けて設けられている。図２（ｂ）に示すようにインナーボート３ｂは、３本の支柱６ｂが間隔を空けて設けられている。図２（ｃ）に示すようにアウターボート３ａの内側にインナーボート３ｂが組み込まれてボート３が構成される。この際、アウターボート３ａの各支柱６ａのいずれかの付近に対応して１つずつ位置するようにインナーボートの各支柱６ｂが配置されている。アウターボート３ａの支柱６ａ及びインナーボート３ｂの支柱６ｂは、それぞれ、同程度の直径を有していて、各支柱の中心点はすべて同心円の同一円弧上に配置されている。
次にボート３の構成について、ボート３を模式的に表す斜視図である図３（ａ）を用いて説明する。アウターボート３ａの支柱６ａには、半導体基板４を載置する支持用突起部２０ａが設けられている。インナーボート３ｂの支柱６ｂには、半導体基板４を載置する支持用突起部２０ｂが設けられている。アウターボート３ａの支柱６ａは、アウターボート３ａの支持リング５ａ及びインナーボート３ｂの支持リング５ｂの両方に跨るように設けられている。インナーボート３ｂの支柱６ｂは、アウターボート３ａの支持リング５ａ及びインナーボート３ｂの支持リング５ｂの両方に跨るように設けられている。アウターボート３ａの支柱６ａには、半導体基板４を載置する支持用突起部２０ａが設けられている。インナーボート３ｂの支柱６ｂには、半導体基板４を載置する支持用突起部２０ｂが設けられている。ここで、図３（ａ）において、破線で囲った領域Ａにおけるアウターボート３ａ、インナーボート３ｂそれぞれの支柱６ａ、６ｂの一部を拡大し、模式的に示した斜視図である図３（ｂ）を用いて、支持用突起部の形状を説明する。図３（ｂ）に示すように支柱６ａ、６ｂには上下方向であるＺ方向に複数の支持用突起部２０ａ、２０ｂが設けられ、それぞれが半導体基板４を載置する。
ここで、複数設けられた支持用突起部において、同一段数目、すなわち、同一の半導体基板４を載置する予定位置において、アウターボート３ａの支柱に設けられたアウターボート３ａの支持用突起部２０ａはインナーボート３ｂの支柱に設けられたインナーボート３ｂの支持用突起部２０ｂよりもその上面が高さＨｃ分高い位置となっている。アウターボート３ａの支持用突起部２０ａの長さＬａはインナーボート３ｂ支持用突起部２０ｂの長さＬｂとほぼ等しいが、必ずしも同じ長さでなくても良い。アウターボート３ａの支持用突起部２０ａの先端Ｅの位置と載置予定の半導体基板の中心との間の長さは、同じ半導体基板を載置予定のインナーボート３ｂの支持用突起部２０ｂの先端Ｆの位置と載置予定の半導体基板の中心との間の長さとほぼ等しくなっている。各支持用突起部をこのような形状とすることで、アウターボート３ａ、インナーボート３ｂのいずれの支持用突起部においてもその上面位置が高い位置にある一方の支持用突起部を用いて半導体基板４を載置することが可能となっている。
さらに、本実施形態の半導体製造装置は支柱昇降装置３０を図１に示すように有している。この支柱昇降装置３０は、成膜工程の途中で、アウターボート３ａに設けられた支持用突起部２０ａの上面位置よりもインナーボート３ｂに設けられた支持用突起部２０ｂの上面位置を上方に位置させるまで、インナーボート３ｂを上昇させる。
アウターボート３ａの各支柱６ａは載置する半導体基板４の枚数に応じて、上下方向に設けられた複数の支持用突起部を有している。１枚の半導体基板４に対応して、少なくとも３つの支持用突起部が同一平面内（Ｘ―Ｙ面内）に設けられている。アウターボート３ａにおける各支柱６ａに設けられた支持用突起部２０ａの上面は載置する半導体基板４ごとに同一高さとなっている。
インナーボート３ｂの各支柱６ｂは載置する半導体基板４の枚数に応じて、上下方向に設けられた複数の支持用突起部を有している。１枚の半導体基板４に対応して、少なくとも３つの支持用突起部が同一平面内（Ｘ―Ｙ面内）に設けられている。インナーボート３ｂにおける各支柱６ａに設けられた支持用突起部２０ｂの上面は載置する半導体基板４ごとにＸ-Ｙ平面上で同一高さとなっている。
ここで、アウターボート３ａを第１ボートとし、インナーボート３ｂを第２ボートとして、以下説明する。成膜処理の最初の段階では、第１ボート３ａに設けられた支持用突起部２０ａの上面は第２ボート３ｂに設けられた支持用突起部２０ｂの上面よりもＺ方向の上方にある。そのため、半導体基板４は第１ボート３ａの支持用突起部２０ａに載置されていて、第２ボート３ｂの支持用突起部２０ｂからは、Ｚ方向に離間している。
第２ボート３ｂを上昇させるように支柱昇降装置３０が保温台１１の下部に設けられている。支柱昇降装置３０は例えば、高圧空気による空気圧を使用して第２ボート３ｂを上昇させる。第２ボート上下駆動用レール３１に沿って、第２ボート３ｂは上下動する。第２ボート上下駆動用レール３１は連結体３２によって、第２ボートの支持リング５ｂを複数個所から支持して上昇させる。この場合、第２ボート３ｂの支持用突起部２０ｂの上面は成膜処理の最初の段階では、第１ボート３ａの支持用突起部２０ａ上面よりもＺ方向で下方にある。その後、支柱昇降装置３０は空気圧供給を停止し第２ボート３ｂを下降させる。
なお、第２ボート３ｂの代わりに第１ボート３ａを上下動させる場合には、第２ボート３ｂに代えて、第１ボート３ａを上昇させる。支柱昇降装置３０は例えば、高圧空気による空気圧を使用して第１ボート３ａを上昇させる。第１ボート上下駆動用レール３１に沿って、第１ボート３ａは上下動する。第１ボート上下駆動用レール３１は連結体３２によって、第１ボートの支持リング５ａを複数個所から支持して上昇させる。この場合、第１ボート３ａの支持用突起部２０ａの上面は成膜処理の最初の段階では、第２ボート３ｂの支持用突起部２０ｂ上面よりもＺ方向で下方にある。その後、支柱昇降装置３０は空気圧供給を停止し第１ボート３ａを下降させる。
このように支柱昇降装置３０によって、第１ボート３ａ又は第２ボート３ｂのいずれか一方の他方との上下位置が逆転するように前記第１ボート３ａ又は第２ボート３ｂを上昇又は下降させることができる。すなわち、第１ボート３ａの支持用突起部２０ａ上表面と第２ボート３ｂの支持用突起部２０ｂ上表面の高さの差Ｈｃ分以上の高さ分前記第１ボート３ａ又は第２ボート３ｂを上昇又は下降させる。この動作により、半導体基板４の裏面とボート３の支持用突起部２０の表面との接触領域を成膜処理中に変更することができる。
支柱昇降装置３０は制御装置３３によって、制御される。制御装置３３には、成膜時間を管理する成膜時間管理装置３４が内部に組み込まれている。成膜時間管理装置３４は、成膜に必要な時間をあらかじめ設定し、成膜開始から時間経過を管理し、所定の成膜時間の約半分経過時点で、第２ボート３ｂへ高圧空気を与えて、第２ボート３ｂを上昇させる。所定成膜時間となった段階で、半導体基板処理室への処理用ガス供給を停止する。なお、第２ボートを昇降させるタイミングは、所定の成膜時間の約半分経過時点である必要は必ずしもなく、適宜、タイミングを設定できる。
本実施形態では、ボートを内外の二重構造として、それぞれを独立に上下方向の移動を可能とすることにより、成膜途中で第２ボート３ｂを上昇させ、それまで第１ボート３ａの支持用突起部２０ａで半導体基板４を載置していた状態から、第２ボートの支持用突起部２０ｂで半導体基板４を載置する状態へ変化させている。このようにして、第１ボート３ａで半導体基板４を載置していた状態で成膜されていなかった部分にも成膜を可能とし、半導体基板裏面全体への成膜を行っている。
本実施形態では、各ボートの材料はＳｉＣでも石英でも良く、耐熱性、強度を持つ材料であれば良い。第２ボート３ｂの上昇動作前の第１ボート３ａの半導体基板支持用突起部２０ａの上面の高さと第２ボート３ｂの半導体基板支持用突起部２０ｂの高さの差Ｈｃは微量（数十マイクロメータ）とすることが可能である。また、本実施例の第１ボート３ａに対する第２ボート３ｂの上部方向への移動距離は、第１ボート３ａの支持用突起部２０ａの上面高さと第２ボート３ｂの支持用突起部２０ｂの上面高さが逆転する程度の微量（数十マイクロメータ）とすることが可能である。
１枚の半導体基板４を支持する支持用突起部の個数は３つ程度あればよく、２つでも構わない。ただし、最も隔たった２つの支持用突起部間の間隔は半導体基板４の直径よりも大きく設けて、半導体基板４をボートからの搬入出を行う領域とする必要がある。なお、第１ボート３ａ、第２ボート３ｂのそれぞれにおいて、半導体基板４の直径以上の２つの支持用突起部間距離があればよい。すなわち、第１ボート３ａと第２ボート３ｂのいずれかを他方に対して回転移動させることで、半導体基板４の搬入出に必要なスペースを得ることは可能である。
第１ボート３ａと第２ボート３ｂのそれぞれの支柱の相対位置については、固定でなくても良い。たとえば、第１ボート３ａ又は第２ボート３ｂの少なくとも一方を回転させることにより、第１ボート３ａと第２ボート３ｂの支柱間の距離を変化させてもよい。また、ボートの個数は２つに限られるものではなく、ボートを３つ以上設けて、いずれか１つ以上のボートを上下動可能としてもよい。なお、上記説明では、第２ボートを上昇、下降させる動作を行うことを主として説明したが、逆に第１ボートを上昇、下降させる動作を行い、第２ボートを上下動させない構成としても良い。
本実施形態によれば、互いに異なる位置に載置された半導体基板に対して、支柱に各半導体基板を支持する支持用突起部が設けられていて、成膜途中で、半導体基板を載置している支持用突起部が入れ替わるため、一様な精度で半導体基板裏面に成膜することが可能である。
本実施形態を適用せずに半導体基板に成膜を行った場合、膜剥がれにより生じるダストは、以下の状況により発生する可能性がある。すなわち、複数の膜を成膜し、半導体基板裏面に部分的に薄い膜が成膜する可能性がある。そこから後のエッチング工程で、エッチングが進み、内部のエッチング対象膜が露出した場合、内部のエッチング対象膜が大きく除去される可能性がある。その場合、エッチング対象でない表面の膜が大きく剥がれて、ダストが生じる可能性がある。これに対して、本実施形態のＣＶＤ成膜装置では、半導体基板支持部による半導体基板裏面における上記したような不均一な状態が生じる課題を解決する。
次に、本実施形態における半導体装置の製造方法を図４に示すフローチャートを用いて説明する。まずは、ＣＶＤ成膜装置内の半導体基板処理室内へ搬入する第１ボート３ａに設けられた半導体基板支持用突起部２０ａの上面に一度に成膜処理を行う枚数分の半導体基板４を載置する（Ｓ５０）。次に、成膜処理を行う対象となる半導体基板４をＣＶＤ成膜装置の処理室へ搬入する（Ｓ５１）。次に、ＣＶＤ成膜装置内の処理室へ処理用ガスを供給し、半導体基板４の表面にシリコン窒化膜などのデバイスに必要な膜を成膜する（Ｓ５２）。次に、ＣＶＤガス供給予定時間を約半分経過するまでの時間Ｔ１を成膜時間管理装置３４にて管理する（Ｓ５３）。なお、時間Ｔ１はＣＶＤガス供給予定時間を約半分経過するまでに限られるものではなく、適宜、設定できる時間である。
次に、成膜時間管理装置３４にて、当該時間Ｔ１が経過するかどうかを検知する（Ｓ５４）。次に、時間Ｔ１を確認次第、成膜時間管理３４が第２ボート昇降装置を制御して、第２ボートを所定量上昇させる（Ｓ５５）。この第２ボートの上昇動作によって、半導体基板４は第１ボート３ａに設けられた支持用突起部２０ａにて載置される状態から第２ボート３ｂの支持用突起部２０ｂにて載置される状態へと変化する。
次に、成膜時間管理装置３４にてＣＶＤ成膜装置へのガス供給予定時間Ｔの満了までガスを供給するように管理する（Ｓ５６）。次に、当該ガス供給予定時間Ｔまで経過を検知する（Ｓ５７）。次に、時間Ｔとなった時点で成膜時間管理装置３４はＣＶＤ成膜装置へのガス供給を停止する（Ｓ５８）。次に、成膜処理された半導体基板をＣＶＤ成膜装置から搬出する（Ｓ５９）。
このような本実施形態の半導体装置の製造方法によって、半導体基板裏面への不均一な成膜状態を抑制する半導体装置を製造できる。
以上説明した本実施形態によれば、半導体基板をＣＶＤ成膜装置外に取り出さず、半導体基板裏面のボートとの接触点を変えることにより、膜堆積界面の不純物を低減した状態で半導体基板裏面側に膜堆積でき、生産性を向上しつつ、膜堆積界面の不純物を低減できる。従って、半導体基板積載治具の接触領域により、半導体基板裏面が部分的に成膜されない箇所に起因する膜剥がれによるダスト、露光時のフォーカスずれなどを抑制できる。
(変形例)
図５は、第１の実施形態の変形例に係るボートの底部付近の構成を示す支持リング及び支持リング付近の支柱のみを図３におけるＬ−Ｍ方向で切り出して、インナーボート３ｂ側を左側として示す斜視図である。図５に示すようにアウターボート３ａの支柱６ａの底面に、インナーボート３ｂの支持リングに隣接する部分において、凹部（窪み）２５が設けられている。
すなわち、本変形例では、アウターボート３ａの支柱６ａ下部の内側には、インナーボート支持リングが上方向に可動するための領域となる凹部２５が設けられている。このように、アウターボート３ａに設けられた支柱６ａにはインナーボート３ｂを上昇させた際にインナーボート３ｂの支持リング５ｂの外周部分を包み込む分の距離Ｄ１を有する凹部２５が設けられている。なお、図５では、理解を容易ならしめるために、インナーボート３ｂの支持リング５ｂ上に実線で補助線を引き、支持リング５ｂの上面とアウターボート３ａの支柱６ａの底面との間の距離をＤ１として示している。この凹部２５があることで、アウターボート３ａに設けられた支柱６ａがインナーボート３ｂの支持リング５ｂ上にＸ−Ｙ方向で重なっていても、インナーボート３ｂがＺ方向に可動することが可能となる。距離Ｄ１は、アウターボート３ａの支持用突起部２０ａの上面とインナーボート３ｂの支持用突起部２０ｂの上面との高さの差Ｈｃよりも大きく設定されている。こうして、アウターボート３ａの支持用突起部２０ａの上面とインナーボート３ｂの支持用突起部２０ｂの上面との高さの相対的位置を逆とすることができる。
図６（ａ）は、アウターボート３ａの支柱下部の斜視図であり、支柱６ａの下部を支持リング５ａが支えている。図６（ｂ）は、インナーボート３ｂの支柱下部の斜視図であり、支柱６ｂの下部を支持リング５ｂが支えている。図６（ｃ）においては、アウターボート３ａの支柱下部とその下部に設けられた支持リング５ａの直径方向の断面図を示している。支持リング５ａの外周は支柱６ａよりも外側に突出しているが、内側では、支柱６ａの凹部２５を設けつつ、支柱６ａが内側に突出している。図６（ｄ）においては、インナーボート３ｂの支柱６ｂとその下部に設けられた支持リング５ｂの直径方向の断面図を示している。支柱６ｂの外側面は支持リング５ｂよりも外側に突出している。図６においては、支持リング５を支柱付近のみ示し、支柱６を支持リング付近のみを示している。図示していないが、支持リング５は支持リング全体において、各支柱が配置された領域では、図５における形状と同じ形状となっている。
図７（ａ）は、図５に表されたアウターボート３ａの支柱下部と、インナーボート３ｂの支柱下部をインナーナーボート３ｂ側から見た斜視図であり、半導体基板４をアウターボート３ａの支持用突起部２０ａに載置する状態を表している。アウターボート３ａの支持リング５ａの底面位置はインナーボート３ｂの支持リング５ｂの底面位置と同一面となっている。ただし、ここでは図示しないが、アウターボート３ａの支持リング５ａの支持用突起部２０ａの上面位置はインナーボート３ｂの支持リング５ｂの支持用突起部２０ｂの上面位置よりも上方のＺ方向に位置している。その後、インナーボートを上昇させた状態の斜視図である図７（ｂ）に示すように、アウターボート３ａの支持リング５ａの上面位置はインナーボート３ｂの支持リング５ｂの上面位置よりも下方のＺ方向に位置している。この際、アウターボート３ａの支柱下部に設けられた凹部２５内にインナーボート３ｂの支持リングが入り込む状態となる。
図８（ａ）においては、図７（ａ）の状態の支持リングのＧ−Ｈ側での直径方向の断面図を示している。凹部２５下方にインナーボート３ｂの支持リング５ｂの外周部が位置している。図８（ｂ）においては、図７（ｂ）の状態の支持リングのＧ−Ｈ側での直径方向の断面図を示している。凹部２５内にインナーボート３ｂの支持リング５ｂが上昇し、アウターボート３ａの支柱６ａの凹部２５に面した下面に接するようにインナーボート３ｂの支持リング５ｂの外周側の上面が位置している。図８（ｃ）においては、図７（ａ）の状態の支持リングのＩ−Ｊ側での直径方向の断面図を示している。インナーボート３ｂの支柱６ｂはアウターボートの支持リング５ａ及びインナーボートの支持リング５ｂ上に載置されている。図８（ｄ）においては、インナーボート３ｂの支持リング５ｂが上昇し、支柱６ｂの下部底面はアウターボート３ａの支持リング５ａから距離Ｄ１を隔てて位置している。図７においては、支持リング５を支柱付近のみ示し、支柱６を支持リング付近のみを示している。図示していないが、支持リング５は支持リング全体の各支柱が配置された領域では、図７における形状と同じ形状となっている。
こうして、インナーボート３ｂの上昇動作時にその上昇位置をアウターボート３ａの支柱６ａの凹部２５に面した底部の位置で正確に停止することが可能となる。すなわち、アウターボート３ａの支柱がアウターボート及びインナーボートの両方の支持リング５ａ、５ｂ上に載置され、インナーボート３ｂの支柱６ｂがアウターボート３ａ及びインナーボート３ｂの両方の支持リング５ａ、５ｂ上に載置されていても、支持リング５ｂ上で、アウターボート３ａの支柱６ａにインナーボート３ｂの支持リング５ｂが阻まれて上昇できなくなる状態を防ぎ、かつ、インナーボート３ｂの上昇量を凹部２５の高さＤ１と等しくなるように制御できる。なお、上記説明では、ボート３の下方の支持リング５付近の構成を説明したが、ボート３の上方の支持リング５付近の構成は、図５乃至図８の構成と逆の関係になる。すなわち、アウターボート３ａの上方支持リング５ａの下方に距離Ｄ１を隔てて、支柱６ｂの上部に凹部２５が設けられる。こうして、インナーボート３ｂの支柱６ｂの上部がアウターボート３ａの支持リング５ａ下に配置される。インナーボート３ｂの支持リング５ｂの下方には、支持リング５ｂの底部に接するようにアウターボート３ａの支柱６ａが配置されている。こうして、インナーボート３ｂの支柱３ｂが上昇してもインナーボート３ｂの支柱３ｂは距離Ｄ１のみの上昇が許容され、アウターボート３ａの支持リング５ａによって、さらなる上昇が妨げられ、アウターボート３ａの上方の支持リング５ａ底部がインナーボート３ｂの係止部として機能する。
このように、インナーボート３ｂの支柱が上昇した場合にインナーボート３ｂの支持リング５ｂの上昇した領域をアウターボート３ａの下方の支柱６ａ下部に設けられた凹部２５内に収納できる。すなわち、アウターボート３ａの支柱６ａ下部に設けられた凹部２５はインナーボート３ｂの支持リング５ｂの係止部として機能する。また、インナーボート３ｂの支柱が上昇した場合にインナーボート３ｂの支持リング５ｂの上昇した領域をインナーボート３ｂの上方の支柱６ｂ上部に設けられた凹部２５内に収納できる。すなわち、インナーボート３ｂの上方の支柱６ｂ上部に設けられた凹部２５及び上方のアウターリング５ａの底部はインナーボート３ｂの支柱６ｂの係止部として機能する。なお、上記説明では、インナーボート３ｂを上昇、下降させる動作を行う場合について説明したが、逆にアウターボート３ａを上昇、下降させる動作を行う場合は、図５乃至図８において説明した状態と凹部２５の位置を逆に配置する。すなわち、インナーボート３ｂの支柱６ｂ下部に凹部２５を設け、アウターボート３ａの支柱６ａ下部には凹部２５を設けず、支柱６ａは、支持リング５ｂ上に載置される状態とする。さらにアウターボート３ａの上方の支柱６ａ上に凹部２５を設け、インナーボート３ｂの上方の支柱６ｂ上部には凹部２５を設けず、上方の支柱６ｂは支持リング５ａ下に載置される状態とする。
(第２の実施形態)
以下、上述した第１の実施形態の半導体製造装置と同様の構成要素には同じ符号を付し、詳細な説明を省略する。本実施形態においても、図１に示すような概略構成となっている。本実施形態では、ボートを斜めから見た図９（ａ）に示すように、ボートは、上端と下端に設けられた支持リング５と、上下の支持リング５間に相互に離間して設けられた第１支柱群５０と、第１支柱群５０と離間して設けられた第２支柱５１と、第１支柱群５０及び第２支柱５１と離間して設けられた第３支柱５２を有している。第１の実施形態では、主として第２ボートを昇降させる説明を行ったが、本実施形態では、第２支柱及び第３支柱を昇降させる。
ここで、ボート上面を示す平面図である図１０に示すように第１支柱群５０には半導体基板４を載置する複数の第１支持用突起部６１、６２、６３が設けられ、第２支柱５１には、複数の第１支持用突起部の各々の半導体基板載置領域面積よりも大きい半導体基板載置領域面積を有し、複数の支持用突起部よりもその上面位置が高い位置に移動可能な第２支持用突起部６４が設けられている。第３支柱５２には、複数の第１支持用突起部の各々の半導体基板載置領域面積よりも大きい半導体基板載置領域面積を有し、第１支持用突起部よりもその上面位置が高い位置に移動可能な第３支持用突起部６５が設けられている。
第２の実施形態では、半導体基板４は初期状態では、第１支持用突起部群６１、６２、６３によって載置されている。これら第１支持用突起部群６１、６２、６３はその上面がＺ方向に同一平面となっているため、半導体基板４はＺ方向に水平に保たれる。第２支持用突起部６４を上昇させた場合、半導体基板４は第２支持用突起部６４から第１支持用突起部群６１、６２、６３の一部（第２支持用突起部６４に対して対向する位置にあるもの）６２へ向けてＺ方向下部へ僅かに傾く。この傾斜は第１支持用突起部群６２の上面と第２支持用突起部６４の上面との高さの差が数十マイクロメータ程度であるため、半導体基板４がこれら支持用突起部６２、６４から外れる恐れは無い。なお、第２支持用突起部６４はＸ−Ｙ方向の幅が第１支持用突起部のＸ−Ｙ方向の幅の２倍程度となっていて、安定的に支えている。ここで、第２支持用突起部６４が備えられた第２支柱５２は、図９（ａ）の支持リング５の一部分の拡大図である図９（ｂ）に示すように例えば高圧空気が与えられて、距離Ｄ２分の上昇動作を行い、高圧空気を供給停止することで距離Ｄ２分の下降動作を行う。
第３支持用突起部６５を上昇させ、第２支持用突起部６４を下降させた場合、半導体基板４は第３支持用突起部６５から第１支持用突起部群の一部（第３支持用突起部に対して対向する位置にあるもの）６３へ向けてＺ方向下部へ僅かに傾く。この傾斜は第１支持用突起部群上面と第３支持用突起部上面との高さの差が数十マイクロメータ程度であるため、半導体基板４が支持用突起部６３、６５から外れる恐れは無い。なお、第３支持用突起部はＸ−Ｙ方向の幅が第１支持用突起部のＸ−Ｙ方向の幅の２倍程度となっていて、安定的に支えている。ここで、第３支持用突起部６５は第２支持用突起部６４と同様に、例えば高圧空気が与えられて、距離Ｄ２分の上昇動作を行い、高圧空気を供給停止することで距離Ｄ２分の下降動作を行う。
なお、第２の実施形態で、半導体基板裏面膜堆積量は、第２支持用突起部６４上の半導体基板裏面、第３支持用突起部６５上の半導体基板裏面、及び第２支持用突起部６４及び第３支持用突起部６５のいずれにも対向しない第１支持用突起部６１上の半導体基板裏面はいずれも全体の成膜時間の１／３となっている。一方、第２支持用突起部６４又は第３支持用突起部６５に対向する第１支持用突起部群６２、６３上の半導体基板裏面の成膜時間は２／３となっている。本実施形態では、第１支持用突起部群６１、６２、６３、第２支持用突起部６４、第３支持用突起部６５の各表面上に載置された半導体基板４の裏面領域はすべて、ガスにさらされる時間が有るため、裏面領域全面に成膜が行われる。
このように、半導体基板裏面に成膜されない領域の発生を抑制できるため、半導体基板裏面からのダスト発生を抑制できる。なお、第２の実施形態で、第２支持用突起部６４上の半導体基板裏面、第３支持用突起部６５上の半導体基板裏面、及び第２支持用突起部６４及び第３支持用突起部６５のいずれにも対向しない第１支持用突起部６１上の半導体基板裏面における膜堆積時間は、いずれも全体の成膜時間の１／３である必要は必ずしもなく、適宜設定できる時間である。また、第２支持用突起部６４又は第３支持用突起部６５に対向する第１支持用突起部６２、６３上の半導体基板裏面の成膜時間は２／３である必要は必ずしもなく、適宜設定できる時間である。
次に本実施形態における半導体装置の製造方法を図１１に示すフローチャートを用いて説明する。まず、１度に成膜を行う対象となる半導体基板４を必要な枚数分、第１支柱群５０に設けられた支持用突起部６１、６２、６３に半導体基板４を載置する（Ｓ９１）。次に、成膜処理を行う半導体基板４をＣＶＤ成膜装置の炉内へ搬入する（Ｓ９２）。次にＣＶＤ成膜装置へＣＶＤガスを供給する（Ｓ９３）。次に、成膜時間管理装置３４にて、ＣＶＤガス供給予定時間の約１／３経過Ｔ２までの経過を管理する（Ｓ９４）。次に成膜時間管理装置３４が前記時間Ｔ２の経過を確認する（Ｓ９５）。なお、時間Ｔ２はＣＶＤガス供給予定時間を約１／３経過するまでに限られるものではなく、適宜、設定できる時間である。
次に時間Ｔ２を確認次第、支柱昇降装置３０を制御し、第２支柱５１を上昇させる（Ｓ９６）。第１支柱群５０に設けられた支持用突起部６１、６２、６３に載置されていた半導体基板４は、第２支柱５１に設けられた支持用突起部６４及びＸ−Ｙ方向で、対向する部分にある第１支柱５０に設けられた支持用突起部６２の２つの支持用突起部で載置される状態へ変化する。この場合、第１支柱５０に設けられた支持用突起部の上面と第２支柱５１に設けられた支持用突起部の上面とでは、Ｚ方向では第２支柱の突起部が上方に位置する。そのため、半導体基板４はＺ方向において水平ではなく、第２支柱から第２支柱に対向している第１支柱群のうちの１つの第１支柱方向へ僅かに傾いた状態となる。
次に、成膜時間管理装置３４にて、ＣＶＤガス供給予定時間の約２／３経過Ｔ３までの経過を管理する。次に成膜時間管理装置３４が前記時間Ｔ３の経過を確認する（Ｓ９８）。次に時間Ｔ３を確認次第、支柱昇降装置３０を制御し、第３支柱５２を上昇させると共に第２支柱５１を下降させる（Ｓ９９）。第１支柱群５０の１つの支柱に設けられた支持用突起部６２及び第２支柱５１に設けられた支持用突起部６４に載置されていた半導体基板４は、第３支柱５２に設けられた支持用突起部６５及びＸ−Ｙ方向で、対向する部分にある第１支柱に設けられた支持用突起部６３の２つの支持用突起部で載置される状態へ変化する。この場合、第１支柱５０に設けられた支持用突起部６３の上面と第３支柱５２に設けられた支持用突起部６５の上面とでは、Ｚ方向では第３支柱５２の突起部が上方に位置する。そのため、半導体基板４はＺ方向において水平ではなく、第３支柱から第３支柱に対向している第１支柱群のうちの１つの第１支柱方向へ僅かに傾いた状態となる。なお、時間Ｔ３はＣＶＤガス供給予定時間を約２／３経過するまでに限られるものではなく、適宜、設定できる時間である。
次に、成膜時間管理装置３４にて、ＣＶＤガス供給予定時間Ｔ４を越えるか否かを管理する（Ｓ１００）。次に成膜時間管理装置３４が前記時間Ｔ３の経過を確認する（Ｓ１０１）。次に成膜時間管理装置３４が前記時間Ｔ４を確認次第、ＣＶＤ成膜装置へのガス供給を停止する（Ｓ１０２）。ガス供給停止後、制御装置３３は支柱昇降装置３０を制御し、第３支柱５２を下降させる（Ｓ１０３）。次に、ＣＶＤ成膜装置から成膜が完了した半導体基板４を搬出する（Ｓ１０４）。
以上説明した本実施形態によれば、第１の実施形態と同様に、半導体基板をＣＶＤ成膜装置外に取り出さず、半導体基板裏面のボート接触領域を変更することにより、半導体基板裏面側に膜堆積でき、生産性を向上しつつ、膜堆積界面の不純物を低減できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体製造装置、２ 処理室、３ ボート、４ 半導体基板、５ 支持リング、６、５０、５１、５２ 支柱、２０、６１、６２、６３、６４、６５ 支持用突起部、３０ 支柱昇降装置、３３ 制御装置、３４ 成膜時間管理装置

Claims (6)

  1. 半導体基板処理室と、
    半導体基板処理室内に半導体基板処理用ガスを供給するガス供給装置と、
    前記半導体基板処理室内に設けられ、上端と下端に設けられた支持リングと、上下の前記支持リング間に相互に離間して設けられた複数の支柱とを有し、前記複数の支柱には半導体基板を載置する支持用突起部が設けられている第１ボートと、
    前記半導体基板処理室内に設けられ、上端と下端に設けられた支持リングと、上下の前記支持リング間に相互に離間して設けられた複数の支柱とを有し、前記複数の支柱には前記半導体基板を載置する支持用突起部が設けられていて、前記支持用突起部の上面の上下方向の位置は前記第１ボートの支持用突起部の上面位置よりも下方となっていて、前記第１ボートの外側又は内側に配置された第２ボートと、
    前記第１ボートに設けられた前記支持用突起部の上面位置よりも前記第２ボートに設けられた前記支持用突起部の上面位置を上方に位置させるまで、前記第２ボートを上昇させる支柱昇降装置と
    を有する半導体製造装置。
  2. 前記第１ボートに設けられた前記複数の支柱下部には、前記第２ボートに設けられた前記複数の支持リングが上昇する高さ分の凹部が設けられている請求項１記載の半導体製造装置。
  3. 半導体基板処理室と、
    前記半導体基板処理室内に半導体基板処理用ガスを供給するガス供給装置と、
    前記半導体基板処理室内に設けられ、上端と下端に設けられた支持リングと、上下の支持リング間に相互に離間して設けられた第１支柱群と、前記第１支柱群から離間して設けられた第２支柱と、前記第１支柱群及び前記第２支柱から離間して設けられた第３支柱とを有するボートとを有し、
    前記第１支柱群には半導体基板を載置する複数の第１支持用突起部が設けられ、
    前記第２支柱には、前記複数の第１支持用突起部の各々の半導体基板載置領域の面積よりも大きい半導体基板載置領域面積を有し、前記複数の第１支持用突起部よりもその上面位置が高い位置に移動可能な第２支持用突起部が設けられ、
    前記第３支柱には、前記複数の第１支持用突起部の各々の半導体基板載置領域の面積よりも大きい半導体基板載置領域面積を有し、前記複数の第１支持用突起部よりもその上面位置が高い位置に移動可能な第３支持用突起部が設けられた半導体製造装置。
  4. 前記第２支持用突起部又は前記第３支持用突起部は前記半導体基板の水平面内における中心に対して前記複数の第１支持用突起部のいずれか１つと対向する位置に配置されている請求項３記載の半導体製造装置。
  5. 半導体基板支持ボートの第１支持用突起部上に半導体基板を載置し、
    前記半導体基板が載置された前記半導体基板支持ボートを半導体製造装置の処理室内へ搬入し、
    処理用ガスを前記処理室内へ導入して、前記半導体基板上に成膜し、
    前記処理用ガス供給予定時間を所定時間経過した時点で、前記半導体基板支持ボートの一部を上昇させて、前記半導体基板を半導体基板支持ボートの第２支持用突起部上に載置し、
    前記処理用ガス供給予定時間満了時点で、前記処理用ガス供給を停止し、
    前記処理室内から前記半導体基板を搬出する半導体装置の製造方法。
  6. 半導体基板支持ボートの第１支持用突起部上に半導体基板を載置し、
    前記半導体基板が載置された前記半導体基板支持ボートを半導体製造装置の処理室内に搬入し、
    処理用ガスを前記処理室内へ導入して、前記半導体基板上に成膜し、
    前記処理用ガス供給予定時間が第１所定時間を経過した時点で、前記半導体基板支持ボートの第２支持用突起部を上昇させて、半導体基板支持ボートの第２支持用突起部上及び前記第１支持用突起部のうちの、前記第２支持用突起部に対向する部分に前記半導体基板を載置し、
    前記処理用ガス供給予定時間が第２所定時間を経過した時点で、前記半導体基板支持ボートの第３支持用突起部を上昇させると共に、前記第２支持用突起部を下降させて、半導体基板支持ボートの第３支持用突起部上及び前記第１支持用突起部のうちの、前記第３支持用突起部に対向する部分に前記半導体基板を載置し、
    前記処理用ガス供給予定時間満了時点で、前記処理用ガス供給を停止し、
    前記処理室内から前記半導体基板を搬出する半導体装置の製造方法。
JP2016203984A 2016-10-18 2016-10-18 半導体製造装置及び半導体装置の製造方法 Pending JP2018067582A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016203984A JP2018067582A (ja) 2016-10-18 2016-10-18 半導体製造装置及び半導体装置の製造方法
US15/654,936 US10036091B2 (en) 2016-10-18 2017-07-20 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016203984A JP2018067582A (ja) 2016-10-18 2016-10-18 半導体製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018067582A true JP2018067582A (ja) 2018-04-26

Family

ID=61903728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016203984A Pending JP2018067582A (ja) 2016-10-18 2016-10-18 半導体製造装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10036091B2 (ja)
JP (1) JP2018067582A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230013623A (ko) 2021-07-19 2023-01-26 도쿄엘렉트론가부시키가이샤 기판 보유 지지구 및 기판 처리 장치
KR20230017729A (ko) 2021-07-28 2023-02-06 도쿄엘렉트론가부시키가이샤 기판 처리 장치
WO2024062591A1 (ja) * 2022-09-22 2024-03-28 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、およびプログラム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566990U (ja) * 1992-02-17 1993-09-03 大日本スクリーン製造株式会社 縦型基板熱処理装置用基板ボート
JPH09306980A (ja) * 1996-05-17 1997-11-28 Asahi Glass Co Ltd 縦型ウエハボート
JPH11121387A (ja) * 1997-10-13 1999-04-30 Nec Kyushu Ltd 縦型拡散炉及び拡散方法
JP2000235974A (ja) * 1999-02-12 2000-08-29 Toshiba Microelectronics Corp 半導体製造装置
JP2004179600A (ja) * 2002-11-26 2004-06-24 Tera Semicon Corp 半導体製造装置
JP2005183908A (ja) * 2003-12-15 2005-07-07 Tera Semicon Corp 半導体製造装置及びこれを利用した半導体基板の薄膜形成方法
JP2007329173A (ja) * 2006-06-06 2007-12-20 Covalent Materials Corp 縦型ウェーハボート
JP2012099571A (ja) * 2010-10-29 2012-05-24 Tokyo Electron Ltd 縦型熱処理装置
JP2013175641A (ja) * 2012-02-27 2013-09-05 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291166A (ja) 1992-04-14 1993-11-05 Tokyo Electron Tohoku Ltd 異径被処理体用ボート及びそれを用いた被処理体の移し換え方法
JP3122364B2 (ja) 1996-02-06 2001-01-09 東京エレクトロン株式会社 ウエハボート
JP3323168B2 (ja) 1999-11-24 2002-09-09 九州日本電気株式会社 半導体製造装置
JP3998445B2 (ja) 2001-08-31 2007-10-24 株式会社東芝 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造システム、および半導体製造装置のクリーニング方法
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566990U (ja) * 1992-02-17 1993-09-03 大日本スクリーン製造株式会社 縦型基板熱処理装置用基板ボート
JPH09306980A (ja) * 1996-05-17 1997-11-28 Asahi Glass Co Ltd 縦型ウエハボート
JPH11121387A (ja) * 1997-10-13 1999-04-30 Nec Kyushu Ltd 縦型拡散炉及び拡散方法
JP2000235974A (ja) * 1999-02-12 2000-08-29 Toshiba Microelectronics Corp 半導体製造装置
JP2004179600A (ja) * 2002-11-26 2004-06-24 Tera Semicon Corp 半導体製造装置
JP2005183908A (ja) * 2003-12-15 2005-07-07 Tera Semicon Corp 半導体製造装置及びこれを利用した半導体基板の薄膜形成方法
JP2007329173A (ja) * 2006-06-06 2007-12-20 Covalent Materials Corp 縦型ウェーハボート
JP2012099571A (ja) * 2010-10-29 2012-05-24 Tokyo Electron Ltd 縦型熱処理装置
JP2013175641A (ja) * 2012-02-27 2013-09-05 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230013623A (ko) 2021-07-19 2023-01-26 도쿄엘렉트론가부시키가이샤 기판 보유 지지구 및 기판 처리 장치
KR20230017729A (ko) 2021-07-28 2023-02-06 도쿄엘렉트론가부시키가이샤 기판 처리 장치
WO2024062591A1 (ja) * 2022-09-22 2024-03-28 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、およびプログラム

Also Published As

Publication number Publication date
US20180105936A1 (en) 2018-04-19
US10036091B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
TWI695413B (zh) 用於處理基板的裝置及用於該裝置的基板邊緣環的升降解決方案
US8409995B2 (en) Substrate processing apparatus, positioning method and focus ring installation method
US5820367A (en) Boat for heat treatment
KR100636487B1 (ko) 기판 지지 장치 및 기판 디처킹 방법
JP5462946B2 (ja) 基板処理装置及び基板冷却方法
US7077912B2 (en) Semiconductor manufacturing system
KR101374442B1 (ko) 배치대 장치, 처리 장치, 온도 제어 방법 및 프로그램이 기억된 기억 매체
JP5029435B2 (ja) 載置台構造及び熱処理装置
US20220319904A1 (en) Wafer edge ring lifting solution
JP2018067582A (ja) 半導体製造装置及び半導体装置の製造方法
JP2016207932A (ja) サセプタ及びエピタキシャル成長装置
US20180053683A1 (en) Lift pin and method for manufacturing same
KR20070098025A (ko) 반도체 소자 제조용 장비
KR102429979B1 (ko) 공정 온도 조절이 가능한 기판 처리 장치
KR102240922B1 (ko) 기판 처리 장치 및 로봇 티칭 방법
KR102053593B1 (ko) 리프트핀유닛의 이동방법 및 기판처리장치
JP2020061434A (ja) 基板冷却装置及び基板冷却方法
KR102407353B1 (ko) 플라스마 처리 장치
JP2010520634A (ja) 昇降装置を用いる基板処理装置及び方法
TW201528415A (zh) 升降銷總成及具有升降銷總成之基板處理裝置
KR20190124048A (ko) 부시의 제조 방법, 기판 지지 어셈블리, 및 이를 포함하는 기판 처리 장치
KR20020096524A (ko) 반도체 장치 제조용 공정챔버의 웨이퍼 안착 구조
KR102367302B1 (ko) 기판처리장치 및 이를 이용한 기판이송방법
KR100542629B1 (ko) 반도체 소자 제조 장치 및 방법
KR101651882B1 (ko) 기판처리장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200731