KR100576261B1 - 루테늄 실리사이드 습식 에치 - Google Patents

루테늄 실리사이드 습식 에치 Download PDF

Info

Publication number
KR100576261B1
KR100576261B1 KR1020037011621A KR20037011621A KR100576261B1 KR 100576261 B1 KR100576261 B1 KR 100576261B1 KR 1020037011621 A KR1020037011621 A KR 1020037011621A KR 20037011621 A KR20037011621 A KR 20037011621A KR 100576261 B1 KR100576261 B1 KR 100576261B1
Authority
KR
South Korea
Prior art keywords
solution
ruthenium silicide
exposing
hypochlorite
silicide layer
Prior art date
Application number
KR1020037011621A
Other languages
English (en)
Other versions
KR20030087633A (ko
Inventor
브렌다 디. 크라우스
마이클 티. 앤드리스
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20030087633A publication Critical patent/KR20030087633A/ko
Application granted granted Critical
Publication of KR100576261B1 publication Critical patent/KR100576261B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Semiconductor Memories (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

루테늄 실리사이드 표면을 염소 및 불소 함유 화학물질들을 포함하는 용액에 노출시키는 것을 포함하는, 기판 표면으로부터 루테늄 실리사이드를 제거하는 방법에 관한 것이다. 보다 상세히, 상기 용액은 상기 루테늄 실리사이드 막과 반응하여 수용성의 반응 생성물이 형성되도록 설계된다.
루테늄 실리사이드, 하이포아염소산염, 불화수소산, 기판

Description

루테늄 실리사이드 습식 에치{RUTHENIUM SILICIDE WET ETCH}
발명의 배경
발명의 분야
본 발명은 실리콘 집적회로 공정(silicon integrated circuit processing) 및, 보다 상세히, 반도체 기판으로부터 루테늄 실리사이드(ruthenium silicide)를 선택적으로 제거하기 위한 방법에 관한 것이다.
관련 기술에 대한 설명
반도체 장치들은 일반적으로, 각각 다른 물질들로 이루어진 부품들의 높이를 변화시킴으로써 제조된다. 반도체 장치를 제조하는 공정 동안, 장치를 구성하는 층들은 층들 사이에 조각들이 확산되도록 할 수 있는 고온 처리 공정에 반복적으로 적용된다. 예를 들어 산소와 같은 분자 또는 원자 조각들의 확산은 반도체 장치의 다른 부품들이 열화된 성능을 가지도록 할 수 있다. 이러한 문제는 배선(interconnects) 또는 커패시터와 같은 많은 다른 반도체 장치들에서 발생한다.
집적회로 내 커패시터 구조는 일반적으로 하부 및 상부 도전 전극 사이에 끼워지는 절연막 층을 포함하여 구성된다. 이것은 그 커패시터 구조에 원하는 정전용량 C를 제공하는데, 그 정전용량은 전극의 면적 A와 절연막 층의 유전상수 k에 비례하여 변한다. 그러나, 알려진 제조 방법의 한계로 인하여, 일반적인 절연막 층은 종종, 상당히 큰 농도의 산소 공백 결함(oxygen vacancy defects)을 겪는다. 특히, 산소 공백은 산화물 절연막의 결정 구조가 산소 원자를 잃을 때마다 존재한다. 불행하게도, 절연막 내 산소 공백의 존재는 그 절연막 층이 감소된 유전상수 및 감소된 전기 저항을 가지도록 한다. 따라서, 그러한 절연막 층으로 이루어진 커패시터 구조는 대개 감소된 정전용량을 제공하며, 그리하여 전극 전체를 통해 인가된 특정 전위차에 응답하여 커패시터 구조의 전극에 부여되는 전하를 감소시킨다.
또한, 유전 물질 내에서의 산소 공백에 수반되는 문제들은 집적회로가 점점 더 작아지는 회로 소자들로 형성됨에 따라 더 명백해진다. 예를 들어, 많은 수의 커패시터 구조를 요하는 고밀도 디램(DRAM: Dynamic Random Access Memory) 장치들은 각 커패시터 구조의 전극들이 상대적으로 작은 면적을 가질 것을 요구한다. 따라서, 전극의 감소된 면적 A에 부응하여 충분한 정전용량을 제공하기 위해서는, 상대적으로 큰 유전상수 k를 가지는 유전물질, 다르게는 높은-k 유전물질로 알려진 유전물질들이 요구된다. 그러나, 탄탈륨 오산화물(Ta2O5: tantalum oxide), 바륨 스트론튬 티탄화물(BST: barium strontium titanate), 바륨 티타네이트(BT) 납 지르코늄 티타네이트(PZT), 및 스트론튬 비스무스 탄탈레이트(SBT)와 같은 공지의 높은-k 유전물질들은 그들의 결정 구조 전체를 통하여 산소 원자를 요구한다. 나아가, 이들 높은-k 물질들의 유전상수 및 전기저항은 산소 공백의 존재에 매우 민감 하다. 따라서, 이들 커패시터 구조는 더욱, 감지할만한 전하를 발생시키기에는 불충분한 정전용량을 가질 뿐만 아니라 그 감지할만한 전하를 유지하기에 불충분한 저항을 갖도록 형성되기 쉽다.
유전물질에서의 산소 공백 문제를 해결하기 위하여, 제조자들은 종종 디램(DRAM) 집적회로를 재-산화 열처리(re-oxidation anneals)에 적용한다. 예를 들어, 일반적으로, 유전물질의 증착에 이어, 그리고 상부전극의 증착 전에, 집적회로를 산화성 분위기에서 가열하는 열처리 공정에 DRAM 집적회로를 노출시킴으로써, 노출된 유전물질에 산소 원자를 공급하고, 그리하여 산소 결핍 농도를 감소시키고자 한다. 그러나, 불리하게도, 열처리 공정 동안 산소는 절연막 층을 통하여 확산되어 아래 놓인 하부전극으로 스며들어가고, 그리하여 전극의 전기적 특성에 나쁜 영향을 끼치는 것으로 알려져 있다. 특히, 하부전극은 대개 실리콘 기재의 기판 표면 상에 형성되며 실리콘은 기판 표면으로부터 하부전극 내로, 위쪽으로 이동하는 것으로 알려져 있다. 열처리 공정 동안, 하부전극 내로 위쪽으로 확산된 실리콘은 산소와 반응하여 이산화규소(SiO2)를 형성할 수 있다. 하부전극에서의 이산화규소의 형성은 그것이 개방된 콘택(open contacts)을 형성하는 것을 보이므로 바람직하지 않다. 이 문제는, 실리콘 침투에 특히 취약한 백금, 루테늄 산화물, 또는 다른 금속으로 이루어진 하부전극을 가지는 커패시터에서 특히 두드러진다.
이 문제를 해결하기 위하여, 하부전극과 아래 놓인 실리콘 기판 표면 사이에 장벽층이 끼워져 실리콘이 하부전극 내로, 상부로 확산되는 것을 방지할 수가 있 다. 사실, 그러한 한 방법은 마이크론 테크놀로지에 양도된 미합중국 특허출원 제09/141,240호에 개시되어 있는데, 여기서는 금속-절연체-금속(MIM: Metal-Insulator-Metal) 커패시터 모듈에서 실리콘 확산 장벽으로서 루테늄 실리사이드(RuSix) 라이너를 사용하는 것을 가르친다. 상기한 계류 중인 미합중국 특허출원에서 기재하는 바와 같이, 루테늄 실리사이드(RuSix)는 당 분야에서 잘 알려진 화학증기증착법(CVD: chaemical vapor deposition)을 사용하여 실리콘 기판 표면 위로 바람직하게 증착된다. 그러나, CVD 공정은 웨이퍼의 가장자리 및 뒷면뿐만 아니라 증착 동안 사용되는 클램핑 툴(Clamping tools)이나 다른 장치들과 같은, 임의의 가려지지 않은 다른 표면 위에도 RuSix를 증착시키는 것으로 알려져 있다. 결과적으로, 잉여의 RuSix 증착물은 웨이퍼 가공의 완성 전에 기판 표면으로부터 제거되어야만 한다.
루테늄 금속을 제거하기 위한 많은 부식제(etchant)들이 개발되었으나, 현재 루테늄 실리사이드를 대량으로 효과적으로 제거할 수 있는 것으로 알려진 화학은 없다. 장벽 라이너로서의 루테늄 실리사이드의 사용은 반도체 제조에 있어 광범위하게 적용될 수 있는 가능성을 보여주는 비교적 새로운 아이디어이므로, 루테늄 실리사이드를 제거하기 위한 적절한 부식제가 매우 요구되고 있다는 것을 알 수 있을 것이다. 따라서, 앞에 설명한 바로부터, 루테늄 실리사이드를 효과적으로 제거할 수 있는 부식제가 필요하다는 것을 알 수 있을 것이다. 이를 위하여, 간단하고 경제적이면서도 기판 표면으로부터 루테늄 실리사이드를 대량으로 선택적으로 제거할 수 있는 에칭 공정도 매우 필요하다.
발명의 요약
상기한 필요성은 표면으로부터 루테늄 실리사이드(RuSix)를 선택적으로 제거하는 방법을 알려주는 본 발명에 의하여 만족된다. 한 측면에서, 본 발명은 표면으로부터 RuSix를 제거하기 위하여 염소 및 불소를 함유하는 화학물질들을 사용하는 방법을 포함한다. 보다 상세히, 그 방법은 루테늄 실리사이드를 함유하는 표면을 염소 및 불소를 함유하는 화학물질을 포함하는 용액에 노출시켜 그 용액이 루테늄 실리사이드 막과 반응하여 수용성 반응 산물을 형성하도록 하는 것을 포함한다. 또한 이 방법은, 루테늄 실리사이드를 상기 용액과 반응시킨 후에, 그 표면을 헹궈서 반응물 및 RuSix 및 부식 용액과의 상호 작용의 결과로 형성된 산물들을 더 제거하고 용해시키는 것을 포함한다.
한 실시예에서, 루테늄 실리사이드를 포함하는 표면은 염소- 및 불소-함유 화학물질들을 포함하는 수성 용액에 노출된다. 나아가, 상기한 동일 수성 용액은 반응 산물을 녹이고 제거하기 위하여 사용되어, 용해성 산물들의 형성 및 용해가 실질적으로 동일한 용액을 사용하는 동일 반응 탱크 내에서 수행될 수 있도록 한다. 그러나, 다른 실시예에서는, 염소- 및 불소-함유 화학물질들은 기상 급원(gaseous source)으로부터 얻어지고 별도의 수성 용액이 표면에 남아 있는 반응 산물을 용해하고 씻어내기 위하여 사용될 수도 있다. 예를 들어, 염소 가스가 HF 용액 및 물과 혼합되어 부식 용액을 형성할 수도 있다. 다르게는, 물에 Cl2 와 HF 가스를 버블링시켜(bubbling) 부식 용액을 제조할 수도 있다.
또다른 측면에서, 본 발명은 기판 표면으로부터 RuSix를 선택적으로 부식시킬 수 있는 하이포아염소산염(hypochlorite salt) 기재 용액을 포함한다. 한 실시예에서, 이 용액은 중량비로서 대략 0.6% 칼륨 하이포아염소산염(KOCl), 0.7% 불화수소산(HF: hydrofluoric acid), 및 98.7% 탈염수(D.I.water)를 포함할 수 있다. 또다른 실시예에서, 이 용액은 KOCl, HF 및 물이 각각 3:1:50 의 부피비로 조합된 것을 포함할 수 있다. 나아가, 이 실시예에서 사용되는 KOCl 및 HF는 각각 11% 및 49%의 농도 수준으로 미리 혼합된, 즉시 사용할 수 있는 수성 용액일 수 있다. 유리하게, 이 용액의 성분들은 비교적 비싸지 않고 흔히 구할 수 있는 것이다. 또한, 이 용액은 단순하며 실행이 편리한 종래의 실험실 기술을 사용하여 제조될 수 있다.
또 다른 측면에서, RuSix를 하이포아염소산염 기재 용액에 노출시키는 것을 포함하는, 기판 표면으로부터 루테늄 실리사이드(RuSix)를 제거하는 방법이 제공된다. 한 실시예에서, RuSix를 하이포아염소산염 기재 용액에 약 1-10 분간 담근다. 나아가, 하이포아염소산염 기재 용액은 11% KOCl 및 49% HF 수용액을 사용하여 각각 3:1:50 의 부피비로 조합된 칼륨 하이포아염소산염, 불화수소산 및 탈염수를 포함한다. 이 용액은 기판 표면의 RuSix를 효과적으로 용해시키는데, 그 기판 표면은 뒷면, 가장자리 또는 웨이퍼 상에서 안으로 움푹 들어간 부분들을 포함할 수 있다. 유리하게, 에칭 공정은 특별한 장치나 기술을 요하지 않는데, 이것은 기판이 습식 화학 공정에서 흔히 사용되는 개방된 탱크 내에서 배치(batch) 처리될 수 있 기 때문이다. 물론, 동일한 가공화학이 당 분야의 기술자들에게 가능한 많은 습식 공정 방법들에 적용될 수 있다. 이러한 방법들은 스프레이 공정, 스핀 에치(spin etch), 및 브러쉬 스크럽 공정(brush scrub process) 기술들을 포함하며 이들에 제한되는 것이 아니다.
또 다른 측면에서, 본 발명은 포토리지스트(photoresist) 등 다른 코팅에 의해 가려지지 않은, RuSix가 아닌 표면들에는 실질적으로 영향을 미치지 않고 기판 표면으로부터 루테늄 실리사이드(RuSix)를 선택적으로 제거하는 방법을 제공한다. 보다 상세히, 이 방법은 산화물 층 등 다른 노출된 물질들에 나쁜 영향을 주지 않고 표면으로부터 RuSix를 선택적으로 부식시킬 수 있는 하이포아염소산염 기재 용액을 사용한다. 나아가, 기판 표면의 한면 또는 양면 모두가 선택적으로 처리될 수 있다. 한 실시예에서, 웨이퍼의 가장자리가 스핀-에치 방법에 의해 선택적으로 처리된다. 유리하게, 그 용액은 그것이 기판 표면에 있는 다른 물질들을 제거하는 것 보다 훨씬 빠른 속도로 RuSix를 제거하도록 제조되며, 이것은 대부분의 경우 부식제로부터 기판 상에 있는 다른 물질들을 보호하기 위하여 기판 표면을 마스킹할 필요를 효과적으로 제거해 준다.
유리하게, 본 발명은 기판 표면으로부터 루테늄 실리사이드(RuSix)를 효과적으로 제거할 수 있는 부식제를 제공하는 반면, 당 분야에서 현재 RuSix를 최저한으로라도 부식시킬 수 있는 것으로 알려진 다른 화학 물질은 없다. 사실, RuSix 의 사용 자체는 반도체 제조에서 비교적 새로우며 그것의 많은 장점들이 동시 계류 중인 상기한 출원에 개시되어 있다. 그러나, 이러한 장점들은 기판 표면으로부터 잉 여의 RuSix를 제거하는 효과적인 방법 없이는 충분히 실현될 수 없다. 따라서, 본 발명은 RuSix가 집적회로 제조에서 광범위하게 사용될 수 있도록, 기판 표면으로부터 루테늄 실리사이드를 제거하는 비교적 단순하고 경제적인 방법을 제공함으로써 중요한 요구를 충족시킨다. 나아가, 이 방법은 기판을 마스크하지 않고 기판 표면으로부터 RuSix를 선택적으로 제거하기 위해 적용될 수 있는데, 이는 처리 공정의 수 및 결함을 일으킬 위험을 한층 감소시키는 것이다.
앞에 설명한 바로부터, 본 발명의 측면들이 기판 표면으로부터 루테늄 실리사이드(RuSix)를 선택적으로 제거하는 방법을 제공하는 것임을 알 수 있을 것이다. 보다 상세히, 본 발명은 RuSix를 하이포아염소산염 기재 용액에 노출시킴으로써 RuSix를 에칭하는 새로운 방법을 제공하며, 여기서 상기 용액은 기판 표면의 다른 물질들에 주목할 만한 영향을 미치지 않으면서 RuSix를 효과적으로 용해시킨다. 본 발명의 이와 같은, 그리고 다른 장점들은 도면들을 참조한 이하의 기재로부터 더욱 분명해질 것이다.
도면의 간단한 설명
도1은 본 발명의 바람직한 일 실시예에 따라 기판 표면으로부터 루테늄 실리사이드를 제거하기 위한 공정 흐름을 나타내는 플로우 다이어그램이다.
도2는 도1의 에칭 공정 전에 기판 표면 상에 형성된 종래의 커패시터 구조를 나타내는, 부분적으로 조립된 집적회로 또는 기판 어셈블리의 부분적 종단면도이다.
도3은 도1의 에칭 공정 이후의 도2의 커패시터 구조를 나타낸다.
도4는 도1의 공정을 사용할 때 상이한 HF 농도에서 루테늄 실리사이드의 부식속도와 다양한 KOCl 부피비 사이의 관계를 나타내는 챠트이다.
도5는 도1의 공정을 사용할 때 6% KOCl 부피비에서 루테늄 실리사이드의 부식속도와 다양한 HF 부피비 사이의 관계를 나타내는 챠트이다.
바람직한 실시예의 상세한 설명
도면들에는 부호가 사용되는데, 도면 전체를 통하여 동일 부분에 대해서는 동일한 부호를 사용한다. 이하에서 설명될 바와 같이, 바람직한 실시예의 공정은 기판 표면으로부터 루테늄 실리사이드(RuSix)를 제거하기 위하여 염소 및 불소 함유 용액을 사용하는 방법을 제공한다.
도1은 표면으로부터 선택적으로 루테늄 실리사이드(RuSix)를 제거하는 바람직한 실시예의 공정 흐름(100)을 개략적으로 나타낸다. 도1에 나타낸 바와 같이, 이 공정은 루테늄 실리사이드를 하이포아염소산염 기재 용액에 소정 시간 노출시키는 것을 포함하는 첫 번째 단계(102)로 시작한다. 바람직하게, 상기 용액은 11% KOCl 및 49% HF 수성 용액을 사용하여 부피비가 3:1:50 (KOCl/HF/탈염수)인 상태로 조합된, 불화수소산(HF) 및 탈염수와 조합된 칼륨 하이포아염소산염(KOCl)을 포함한다. 다른 실시예에서는, 상기 용액은, 중량비로서, 약 0.1~1.0%의 KOCl, 0.2~2.0%의 HF, 및 나머지 100%가 되도록 하는 탈염수로 구성된다. 그러나, 본 발명의 범위를 벗어나지 않고 다른 실시예에서는 상이한 부피비 또는 중량 퍼센트를 사용할 수 있음을 이해할 수 있을 것이다. 또한, 제조된 용액의 산화전위는 바람 직하게 적어도 1150 mV 이며, 루테늄 실리사이드의 적정 용해성을 보장하기 위해서는 대략 1180 내지 1230 mV 이다. 또한, 칼륨 하이포아염소산염이 바람직한 실시예로서 사용되지만, 나트륨 하이포아염소산염, 칼슘 하이포아염소산염 등 다른 임의의 하이포아염소산 기재 염도 본 발명의 범위를 벗어나지 않고 칼륨 하이포아염소산염 대신 사용될 수 있다.
바람직한 실시예에서, 칼륨 하이포아염소산염 및 불화수소산은 각각 대략 11% 및 49%의 농도 수준을 가지는 미리 만들어둔 공업용 등급의 수성 용액을 사용할 수 있다. 그러나, 본 발명의 범위를 벗어나지 않고 다른 농도 수준의 KOCl 및 HF를 사용할 수도 있음을 알 수 있을 것이다. 또한, 바람직한 실시예의 하이포아염소산염 기재 용액은 잘 알려진 실험실 기술을 사용하여 제조되며, 성분 혼합의 순서는, 용액으로부터 염소 가스가 증발하는 것을 감소시키기 위하여, 하이포아염소산염을 첨가하기 전에 HF를 탈염수로 희석하는 것을 포함한다. 또한, 본 발명의 범위를 벗어나지 않고 HF 대신 다른 산 용액을 사용할 수도 있음을 알 수 있을 것이다.
한 실시예에서, RuSix는 약 1000Å 두께인 RuSix 층을 용해하기 위하여 대략 3분 동안 상기 용액 내에 침잠된다. 그러나, 다른 실시예에서는 제거될 루테늄 실리사이드의 두께 및 위치에 따라 침잠 시간이 달라질 수 있음을 알 수 있을 것이다. 바람직하게, 첫 번째 단계(102)는 습식 화학 공정에서 흔히 사용되며 배치 공정에 도전성이며 전체 공정이 용이한 개방된 탱크에서 수행된다. 또한, 이 단계는 스프레이-공정, 스핀-에치 및 브러쉬-스크럽을 비롯한 입수 가능한 임의의 수성 공 정 툴을 사용하여 수행될 수 있다. 역시 도1에 나타낸 바와 같이, 침잠 단계는 부식된 표면이 용액으로부터 제거되는 두 번째 단계(104)에 의해 이어진다. 유리하게, 용액은 그것이 산화물 층과 같은 기판 표면 상의 다른 물질들을 제거할 수 있는 것보다 상당히 빠른 속도로 RuSix를 부식시키도록 제조된다. 그와 같이 하여, 바람직한 실시예의 공정은 기판 상의 RuSix가 아닌 부분을 마스크할 필요 없이 기판 표면으로부터 루테늄 실리사이드를 선택적으로 용해할 수 있다. 바람직하게, RuSix가 거의 용해된 후, 기판은 당 분야에서 잘 알려진 방법을 사용하여 용액으로부터 제거된다. 바람직하게, 기판은 RuSix 에칭 완성 후 즉시 용액으로부터 제거되는데, 이것은 용액에의 지연된 노출은 기판 상에 형성된 다른 물질들에 좋지 않은 영향을 끼칠 수 있기 때문이다. 도1에 나타난 바와 같이, 침잠 단계는 부식된 표면을 탈염수와 같은 수성 용액으로 헹궈 표면으로부터 임의의 잔여 부식제를 제거하는 두 번째 단계(104)로 이어진다.
도2는 기판(112) 위로 구조가 형성되어 있는, 부분적으로 조립된 집적회로 또는 기판 어셈블리(110)를 나타내는데, 이것은 그 안에 전기 장치의 활성적이거나 또는 작용가능한 부분들이 형성되어 있는 다른 반도체 층 또는 단결정 웨이퍼를 포함할 수 있다. 보다 상세히, 도시된 실시예의 기판 어셈블리(110)는 예를 들어, 디램(DRAM) 회로용의 종래의 커패시터 구조(111)를 나타낸다. 도2가 나타내는 바와 같이, 공지의 증착법을 사용하여, 절연 산화물 층(113)이 기판(112)의 상부 표면(114) 위에 제일 처음 형성된다. 나아가, 공지의 부식 공정을 사용하여 절연 산화물 층(113) 내에 개구부(115)가 형성되어 커패시터 구조(111)의 형성을 위한 기 판(112) 상부 표면(114)의 부분(117)을 노출시킨다.
도2에 더 도시된 바와 같이, 커패시터 구조(111)는 기판(112)의 상부 표면(114)의 노출된 부분(117) 위에 형성된다. 보다 상세히, 커패시터 구조(111)는 실질적으로 절연 산화물 층(113)에 형성된 개구부(115) 내에 위치한다. 일반적으로 알려진 바와 같이, 커패시터 구조(111)는 보통 하부전극(116), 절연막 층(118), 및 상부전극(120)을 포함하여 구성된다. 한 실시예에서, 전극(116, 120)은 백금 또는 루테늄 산화물과 같은 공지의 금속으로 제조될 수 있는 반면, 절연막 층(118)은 탄탈륨 오산화물, 바륨 스트론튬 티탄화물, 바륨 티탄화물 등과 같은 높은-k 유전물질을 포함할 수 있다.
도2가 더 나타내는 바와 같이, 루테늄 실리사이드 라이너(122)는 바람직하게 노출된 기판 표면(117)과 커패시터 구조(111)의 하부전극(116) 사이에 끼워진다. 보다 상세히, 루테늄 실리사이드 라이너(122)는 기판(112) 내의 실리콘이 하부전극(116) 내로, 상부로 확산하는 것을 방지한다. 실리콘 확산 장벽으로서 루테늄 실리사이드를 사용하는 것에 대한 상세한 설명은 역시 마이크론 테크놀로지에 양도된 미합중국 특허출원 제 09/141,240 호에 기재되어 있다. 바람직하게, 루테늄 실리사이드 라이너(122)는 대략 1000Å 두께이고, 화학증기증착(CVD)과 같은 공지의 증착법을 사용하여 기판 표면 위로 증착될 수 있다.
그러나, 불리하게도, RuSix 증착 공정은 종종 잉여의 루테늄 실리사이드(124)를 기판 어셈블리(110)의 마스크되지 않은 부분 위에 남겨놓는다. 도2가 나타내는 바와 같이, 잉여의 루테늄 실리사이드(124)가 기판(112)의 하부 표 면(126) 및 절연 산화물(113)의 상부 표면(128) 위에 증착되어 있다. 그와 같은 잉여의 RuSix는 기판 상의 움푹 들어간 부분 또는 증착 공정 동안 사용되는 기구들 위에까지도 증착될 수 있음을 이해할 수 있을 것이다. 일반적으로, 잉여의 루테늄 실리사이드(124)는 이어지는 공정 단계들 전에 기판 어셈블리(110)로부터 제거되어야만 한다. 그러나, 본 발명 이전에는 루테늄 실리사이드를 효과적으로 제거하는 어떠한 방법도 알려져 있지 않았으며, 이는 반도체 제조에 있어 RuSix 사용의 적용을 상당히 제한해 왔다.
위에서 매우 상세히 기재한 바와 같이, 본 발명은 기판 표면(114) 상에 증착된 다른 물질 층들에 영향을 미치지 않고 기판 표면으로부터 RuSix를 선택적으로 제거하는 새로운 방법을 제공한다. 특히, 그 방법은 루테늄 실리사이드를 함유하는 기판 표면을 하이포아염소산염 기재 용액에 노출시키는 것을 포함한다. 바람직하게, 그 용액은 잘 알려진 침잠 또는 스프레이 기술을 사용하여 기판 표면에 적용된다. 기판을 하이포아염소산염 용액에 소정 시간 동안 노출시킨 후, 그 용액은 기판 표면 상의 다른 물질에 영향을 미치지 않고 루테늄 실리사이드를 용해할 것이다. 한 실시예에서, 하이포아염소산염 기재 용액은, 각각 1:3:50의 비율로, 49% 불화수소산과 조합된 11% 칼륨 하이포아염소산염 용액 및 탈염수를 포함하여 구성된다. 보다 상세히, 약 1000Å 두께인 루테늄 실리사이드를 효과적으로 용해하기 위하여, 기판 표면을 상기 용액에 약 3분 동안 침잠시키는 것이 바람직하다. 그러나, 침잠 시간은 RuSix의 두께 및 기판 표면에서의 그것의 위치에 따라 다른 실시예들에서는 달라질 수 있다. 도3이 나타내는 바와 같이, 잉여의 루테늄 실리사이 드는 바람직한 실시예의 에칭 공정의 적용 후에 절연 산화물 층(113)의 상부 표면(128) 및 기판(112)의 하부 표면(126)으로부터 선택적으로 제거된다.
유리하게, 본 발명은 RuSix가 아닌 표면을 보호하기 위한 부가적인 마스킹 단계들을 필요로 하지 않고 기판 표면으로부터 루테늄 실리사이드를 선택적으로 제거하는 방법을 제공한다. 알 수 있는 바와 같이, 마스킹 단계의 제거는 전체 제조 비용 뿐만 아니라 생산물 결함을 일으킬 위험도 감소시킨다. 또한, 본 발명에 따른 방법은 기판 표면뿐만 아니라 증착 공정에 수반되는 장치나 기구의 표면으로부터도 루테늄 실리사이드를 제거하는데 적용될 수 있다. 예를 들어, 상기 방법은 증착 동안 웨이퍼를 일정 위치에 고정하기 위해 사용하는 클램핑 기구에 증착된 루테늄 실리사이드를 용해하는데 사용될 수 있다. 나아가, 상기 방법은 실행이 단순하며 현존하는 습식 에치 장치들에 용이하게 적용할 수 있다.
또한, 본 발명은 상기 용액의 농도를 변화시킴으로써 루테늄 실리사이드의 부식 속도를 조정하는 방법을 제공한다. 도4는 네 가지 다른 HF 농도에서 상이한KOCl 부피비를 사용하여 얻어진 부식 속도를 나타내는 그래프를 보여준다. 도4에 나타난 바와 같이, 루테늄 실리사이드의 부식 속도는 약 0.66~0.73% HF 용액에서 KOCl 부피비가 지속적으로 증가함에 따라 일정하게 증가한다. 또한, 도5는 6% KOCl과 조합된 서로 다른 HF 부피비를 사용하여 얻을 수 있는 다양한 부식 속도를 보여주는 그래프이다. 도5가 나타내는 바와 같이, 한 실시예에서, 최고의 에치 속도는 용액이 부피비로서 약 0.98% HF와 6% KOCl을 포함할 때 얻어질 수 있다. 도4 및 5에 나타난 그래프들은 몇 가지 예시적인 부식제 농도에서 얻어진 부식 속 도의 예들을 나타내는 것일 뿐이라는 것을 이해할 수 있을 것이다. 본 발명의 범위를 벗어나지 않고 부식 속도를 변화시키기 위하여 여러 가지 다른 용액 변수들이 적용될 수 있을 것이라는 것도 이해할 수 있을 것이다.
본 발명의 바람직한 실시예에 대한 이상의 설명이 본 발명의 기재되고 특히 지적된 기본적인 새로운 특징들을 보여주었지만, 당 분야의 기술자들에 의하여, 본 발명의 정신을 벗어나지 않고, 설명된 것과 같은 장치에 있어 상세한 형태들에 있어서의 여러 가지 생략, 대체 및 변경 뿐만 아니라 그것들을 사용하는 것이 이루어질 수 있을 것이라는 것도 이해할 수 있을 것이다. 결론적으로, 본 발명의 범위는 이상의 논의들에 의해 제한되는 것이 아니며, 오직 첨부된 특허청구범위에 의해서만 정의되어야 한다.

Claims (29)

  1. 표면으로부터 루테늄 실리사이드를 제거하는 방법으로서,
    루테늄 실리사이드를 함유하는 표면을 염소- 및 불소- 함유 화학물질에 노출시키되, 이 때의 결과 반응(net reaction)이 수성 용액에 녹을 수 있는 반응 생성물을 형성하기 위한 것인 단계와;
    표면으로부터 상기 반응 생성물을 용해시키기 위하여 수성 용액에 표면을 노출시키는 단계를 포함하여 구성되는 방법.
  2. 제 1 항에 있어서, 루테늄 실리사이드를 함유하는 표면을 염소- 및 불소- 함유 화학물질에 노출시키는 것은, 그 표면을 염소- 및 불소-함유 화학물질을 포함하는 수성 용액에 노출시키는 것을 포함하는 방법.
  3. 제 2 항에 있어서, 루테늄 실리사이드를 함유하는 표면을 염소- 및 불소- 함유 화학물질을 포함하는 수성 용액에 노출시키는 것은, 루테늄 실리사이드를 불화수소산 및 하이포아염소산염을 포함하는 용액에 노출시키는 것을 포함하는 방법.
  4. 제 3 항에 있어서, 하이포아염소산염은 칼륨 하이포아염소산염을 포함하는 방법.
  5. 루테늄 및 실리콘을 함유하는 막을 포함하는 제 1 표면과, 루테늄 및 실리콘을 함유하는 막과 반응하도록 적용되어 수용성 반응 산물을 생성하여 상기 제 1 표면으로부터 상기 막을 제거할 수 있게 하는, 염소- 및 불소- 함유 화학물질들의 수성 혼합물을 포함하여 구성되는 부식제 시스템.
  6. 루테늄 실리사이드를 구비하는 제1 표면과,
    하이포아염소산염 기재 용액, 산성 용액 및 탈염수(D.I.water)를 포함하여 구성된 부식제을 구비하며,
    상기 부식제는 상기 제1 표면 위에서 루테늄 실리사이드와 반응하여 수용성의 반응 생성물을 생성하는 집적회로 에칭 시스템.
  7. 제6항의 집적회로 에칭 시스템에 있어서, 하이포아염소산염 기재 용액은 칼륨 하이포아염소산염(KOCl) 용액을 포함하고, 산성 용액은 불화수소산(HF) 용액을 포함하는 집적회로 에칭 시스템.
  8. 제7항의 집적회로 에칭 시스템에 있어서, 칼륨 하이포아염소산염 용액은 11% 농도 수준에서 칼륨 하이포아염소산염(KOCl)의 수성 용액을 포함하며, 불화수소산 용액은 49% 농도 수준에서 불화수소산(HF)의 수성 용액을 포함하는 집적회로 에칭 시스템.
  9. 제7항의 집적회로 에칭 시스템에 있어서, 칼륨 하이포아염소산염(KOCl) 용액, 불화수소산(HF) 용액, 및 탈염수의 부피비가 각각 3:1:50인 집적회로 에칭 시스템.
  10. 제6항의 집적회로 에칭 시스템에 있어서, 하이포아염소산염 기재 용액은 나트륨 하이포아염소산염 용액을 포함하는 집적회로 에칭 시스템.
  11. 기판 표면으로부터 루테늄 실리사이드를 제거하기 위해 사용되는 부식제로서, 중량비로 약 0.1~1.0%의 칼륨 하이포아염소산염(KOCl), 0.2~2.0%의 불화수소산(HF), 및 총 100%가 되도록 나머지 양을 구성하는 탈염수를 포함하여 구성되는 부식제.
  12. 표면으로부터 루테늄 실리사이드 층을 제거하는 방법으로서,
    루테늄 실리사이드 층을 하이포아염소산염 기재 용액에 노출시키고;
    하이포아염소산염 기재 용액 내에 루테늄 실리사이드 층을 소정 시간 동안 침잠시키는 것을 포함하여 구성되는 방법.
  13. 제 12 항에 있어서, 루테늄 실리사이드 층을 하이포아염소산염 기재 용액에 노출시키는 것은, 11% 칼륨 하이포아염소산염, 49% 불화수소산, 및 탈염수가 각각 3:1:50의 부피비로 조합된 용액에 루테늄 실리사이드 층을 노출시키는 것을 포함하는 방법.
  14. 제 12 항에 있어서, 루테늄 실리사이드 층을 침잠시키는 것은 약 1000Å 두께의 루테늄 실리사이드의 층을 3분 동안 하이포아염소산염 기재 용액에 침잠시키 는 것을 포함하는 방법.
  15. 제 12 항에 있어서, 루테늄 실리사이드 층을 노출시키는 것은 기판 표면에 형성된 루테늄 실리사이드 층을 노출시키는 것을 포함하는 방법.
  16. 제 12 항에 있어서, 루테늄 실리사이드 층을 노출시키는 것은 기구(tool)의 표면에 형성된 루테늄 실리사이드 층을 노출시키는 것을 포함하는 방법.
  17. 제 12 항에 있어서, 루테늄 실리사이드 층을 침잠시키는 것은 개방된 탱크 내에서 루테늄 실리사이드 층을 침잠시키는 것을 포함하는 방법.
  18. 제 12 항에 있어서, 루테늄 실리사이드 층을 하이포아염소산염 기재 용액에 노출시키는 것은, 중량비로 약 0.2~2.0%의 HF, 0.1~1.0%의 KOCl, 및 총 100%가 되도록 나머지 양을 구성하는 탈염수를 포함하는 용액에 루테늄 실리사이드 층을 노출시키는 것을 포함하는 방법.
  19. 제 12 항에 있어서, 루테늄 실리사이드 층을 하이포아염소산염 기재 용액에 노출시키는 것은, 적어도 1150 mV의 산화전위를 가지는 용액에 루테늄 실리사이드 층을 노출시키는 것을 포함하는 방법.
  20. 제 19 항에 있어서, 상기 용액의 산화전위는 대략 1180~1230 mV 사이인 방법.
  21. 제 2 항에 있어서, 부식제 용액은 염소 가스, HF 용액 및 물을 혼합하여 제조하는 방법.
  22. 제 2 항에 있어서, 부식제 용액은 하이포아염소산(hypochlorous acid), 불화수소산(hydrofluoric acid) 및 물을 혼합하여 제조하는 방법.
  23. 제 2 항에 있어서, 부식제 용액은 Cl2 및 HF 가스를 물에 버블링시켜 제조하는 방법.
  24. 웨이퍼 표면으로부터 루테늄 실리사이드 층을 제거하는 방법으로서,
    루테늄 실리사이드 층을 하이포아염소산염 기재 용액에 노출시키고;
    하이포아염소산염 기재 용액을 소정 시간 동안 화학흐름공정법(chemical flow process tool)에 의해 적용하는 것을 포함하여 구성되는 방법.
  25. 제 24 항에 있어서, 웨이퍼의 표면이 선택적으로 처리될 수 있는 방법.
  26. 제 25 항에 있어서, 웨이퍼를 스프레이-프로세스 툴(spray-process tool)으로 처리하는 방법.
  27. 제 25 항에 있어서, 웨이퍼를 스핀-에치 툴(spin-etch tool)로 처리하는 방법.
  28. 제 25 항에 있어서, 웨이퍼를 브러쉬-스크러빙 툴(brush-scrubbing tool)로 처리하는 방법.
  29. 제 24 항에 있어서, 웨이퍼의 가장자리를 스핀-에치 툴로 선택적으로 처리하는 방법.
KR1020037011621A 2001-03-05 2002-02-22 루테늄 실리사이드 습식 에치 KR100576261B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/799,791 US6498110B2 (en) 2001-03-05 2001-03-05 Ruthenium silicide wet etch
US09/799,791 2001-03-05
PCT/US2002/005559 WO2002071447A2 (en) 2001-03-05 2002-02-22 Ruthenium silicide wet etch

Publications (2)

Publication Number Publication Date
KR20030087633A KR20030087633A (ko) 2003-11-14
KR100576261B1 true KR100576261B1 (ko) 2006-05-03

Family

ID=25176753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037011621A KR100576261B1 (ko) 2001-03-05 2002-02-22 루테늄 실리사이드 습식 에치

Country Status (9)

Country Link
US (4) US6498110B2 (ko)
EP (1) EP1366510B1 (ko)
JP (1) JP4054887B2 (ko)
KR (1) KR100576261B1 (ko)
CN (1) CN1290164C (ko)
AT (1) ATE409957T1 (ko)
AU (1) AU2002245516A1 (ko)
DE (1) DE60229110D1 (ko)
WO (1) WO2002071447A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498110B2 (en) * 2001-03-05 2002-12-24 Micron Technology, Inc. Ruthenium silicide wet etch
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
AT413360B (de) * 2002-08-06 2006-02-15 Hueck Folien Gmbh Verfahren zur herstellung von fälschungssicheren identifikationsmerkmalen
KR20040035280A (ko) * 2002-10-19 2004-04-29 주성엔지니어링(주) 증착 챔버의 인시튜 세정방법
US20050110142A1 (en) * 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
WO2009111719A2 (en) * 2008-03-07 2009-09-11 Advanced Technology Materials, Inc. Non-selective oxide etch wet clean composition and method of use
US8211800B2 (en) * 2010-08-23 2012-07-03 Kabushiki Kaisha Toshiba Ru cap metal post cleaning method and cleaning chemical
JP7477466B2 (ja) * 2019-02-13 2024-05-01 株式会社トクヤマ オニウム塩を含む半導体ウェハの処理液

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE205292C (ko)
GB817123A (en) * 1956-11-20 1959-07-22 Amchem Prod Improvements in or relating to the production of a bright surface on zirconium, titanium and their alloys
US3791948A (en) * 1971-11-01 1974-02-12 Bell Telephone Labor Inc Preferential etching in g a p
US3968565A (en) * 1972-09-01 1976-07-13 U.S. Philips Corporation Method of manufacturing a device comprising a semiconductor body
US4199337A (en) * 1978-10-06 1980-04-22 International Telephone And Telegraph Corporation Method of fabricating high strength optical preforms
DD205292A1 (de) * 1981-12-24 1983-12-21 Univ Berlin Humboldt Verfahren zur chemischen bearbeitung von gap-oberflaechen
JP2867922B2 (ja) 1995-07-11 1999-03-10 日本電気株式会社 ポーリング方式
JPH09279189A (ja) * 1996-04-08 1997-10-28 Nippon Steel Corp 半導体基板用洗浄液
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
JP3953265B2 (ja) * 1999-10-06 2007-08-08 株式会社荏原製作所 基板洗浄方法及びその装置
JP3358604B2 (ja) * 1999-11-11 2002-12-24 日本電気株式会社 白金族不純物回収液及びその回収方法
JP3619745B2 (ja) * 1999-12-20 2005-02-16 株式会社日立製作所 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
US6498110B2 (en) * 2001-03-05 2002-12-24 Micron Technology, Inc. Ruthenium silicide wet etch
US6399492B1 (en) * 2001-03-15 2002-06-04 Micron Technology, Inc. Ruthenium silicide processing methods

Also Published As

Publication number Publication date
KR20030087633A (ko) 2003-11-14
US6908569B2 (en) 2005-06-21
US6498110B2 (en) 2002-12-24
WO2002071447A2 (en) 2002-09-12
US20030205689A1 (en) 2003-11-06
US20020123235A1 (en) 2002-09-05
JP2004533712A (ja) 2004-11-04
AU2002245516A1 (en) 2002-09-19
US6740252B2 (en) 2004-05-25
DE60229110D1 (de) 2008-11-13
WO2002071447A8 (en) 2003-10-23
CN1507655A (zh) 2004-06-23
US20020148998A1 (en) 2002-10-17
ATE409957T1 (de) 2008-10-15
WO2002071447A3 (en) 2003-04-10
JP4054887B2 (ja) 2008-03-05
US20050263489A1 (en) 2005-12-01
CN1290164C (zh) 2006-12-13
EP1366510A2 (en) 2003-12-03
EP1366510B1 (en) 2008-10-01

Similar Documents

Publication Publication Date Title
KR100356528B1 (ko) 반도체 장치의 제조 방법
US6162738A (en) Cleaning compositions for high dielectric structures and methods of using same
JP3189892B2 (ja) 半導体基板の洗浄方法及び洗浄液
US20050263489A1 (en) Ruthenium silicide wet etch
EP1453084B1 (en) Post-etch cleaning treatment
US7135413B2 (en) Cleaning solution for removing damaged portion of ferroelectric layer and cleaning method using the same
KR100505175B1 (ko) 규화 루테늄 처리방법
JP2000133642A (ja) Ｂｉベ―スの酸化物セラミックを除去するためのエッチング液、集積回路の製法及びＢｉベ―スの酸化物セラミックの処理で使用されるツ―ルの洗浄法
US20060219259A1 (en) Method of cleaning a semiconductor wafer
KR20010112086A (ko) 반도체 장치의 제조 방법
KR940003557B1 (ko) 반도체 장치의 제조 방법
KR19980082844A (ko) 백금을 포함하는 반도체소자를 위한 세정용액, 이를 사용한 세정방법 및 이를 사용한 메모리소자의 제조방법
JP2005012113A (ja) 半導体装置の製造方法
KR19990050110A (ko) 강유전체막용 식각 가스 및 이를 이용한 강유전체 커패시터의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee