KR100574258B1 - 반송 장치 및 제조 장치 - Google Patents

반송 장치 및 제조 장치 Download PDF

Info

Publication number
KR100574258B1
KR100574258B1 KR1019990051859A KR19990051859A KR100574258B1 KR 100574258 B1 KR100574258 B1 KR 100574258B1 KR 1019990051859 A KR1019990051859 A KR 1019990051859A KR 19990051859 A KR19990051859 A KR 19990051859A KR 100574258 B1 KR100574258 B1 KR 100574258B1
Authority
KR
South Korea
Prior art keywords
chamber
conveyance
vacuum
wafer
processing
Prior art date
Application number
KR1019990051859A
Other languages
English (en)
Other versions
KR20000052365A (ko
Inventor
시라이히데노부
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20000052365A publication Critical patent/KR20000052365A/ko
Application granted granted Critical
Publication of KR100574258B1 publication Critical patent/KR100574258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Manipulator (AREA)

Abstract

본 발명은 고 스루푸트(throughput)로 반송 로보트의 점유 면적이 작은 제조 장치를 제공하는 것이다.
반도체 제조 장치(41)는 진공 반송 암(47a,47b)의 선회·상하 동작에 의해 웨이퍼(W)를 반송하는 진공 반송 로보트(45)를 구비하고 있다. 그리고, 처리실(43) 및 L/L실(44)을 진공 반송 암(47a,47b)의 선회 원주 상에 배치했다.
진공 반송 암, 진공 반송 로보트, L/L실

Description

반송 장치 및 제조 장치{TRANSFER AND MANUFACTURING APPARATUS}
도1은 제1 실시예의 반도체 제조 장치의 개략 평면도.
도2는 진공 반송 암의 개략 측단면도.
도3은 반도체 제조 장치의 전기 구성 블록도
도4는 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도5는 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도6은 진공 반송 암의 움직임을 나타내는 개략 평면도.
도7은 반송 시퀀스도.
도8은 제2 실시예의 반도체 제조 장치의 개략 평면도.
도9는 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도10은 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도11은 반송 시퀀스도.
도12는 제3 실시예의 반도체 제조 장치의 개략 평면도.
도13은 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도14는 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도15는 진공 반송 암의 움직임을 나타내는 개략 평면도.
도16은 반송 시퀀스도.
도17은 제4 실시예의 반도체 제조 장치의 개략 평면도.
도18은 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도19는 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도20은 진공 반송 암의 움직임을 나타내는 개략 평면도.
도21은 제5 실시예의 반도체 제조 장치의 개략 평면도.
도22는 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도23은 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도24는 진공 반송 암의 움직임을 나타내는 개략 평면도.
도25는 제6 실시예의 반도체 제조 장치의 개략 평면도.
도26은 진공 반송 암의 움직임을 나타내는 개략 평면도.
도27은 레시피의 설명도.
도28은 제7 실시예의 반도체 제조 장치의 개략 평면도.
도29는 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도30은 로드록실과 처리실의 구성을 나타내는 개략 측단면도.
도31은 진공 반송 암의 움직임을 나타내는 개략 평면도.
도32는 반송 시퀀스도.
도33은 레시피의 설명도.
도34는 종래의 반도체 제조 장치의 개략 평면도.
도35는 진공 반송 로보트의 움직임을 나타내는 개략 평면도.
도36은 종래의 반도체 제조 장치의 개략 평면도.
도37은 진공 반송 로보트의 움직임을 나타내는 개략 평면도.
부호의 설명
42, 82, 92, 102, 132, 142 진공 반송실
43, 103, 104, 133a~133c 유니트로서의 처리실
44, 84a, 84b, 93a, 93b, 105a, 105b, 106a, 106b, 123a, 123b, 134a, 134b 유니트로서의 진공 예비실(L/L실)
45, 94, 107, 124, 135 진공 반송 로보트
47a, 47b, 95a, 95b, 108a, 108b, 125a, 125b, 136a, 136b 진공 반송 암
100a, 100b 홀더
W, W1~W3 워크로서의 웨이퍼
본 발명은 진공중에서 워크를 처리하는 처리실을 대기중에 개방하지 않고서 워크의 반송을 하기 위한 진공 예비실(로드록 실), 진공 반송실 및 진공 반송 로보트를 구비한 반도체 제조 장치에 관한 것이다.
근년, 반도체 제조장치에서는 처리의 고속화 및 공간 절약화가 요구되고 있다. 특히, 워크를 진공중에서 처리하는 처리실을 구비하고, 진공중에서 워크를 반송할 필요가 있는 반도체 제조 장치에서는 대기부에서의 워크의 반송 택트(tact), 진공부에서의 워크의 반송 택트를 함께 단축함과 동시에, 워크의 대구경화에 따른 장치의 점유 공간의 확대를 최소한으로 억제할 것이 요구되고 있다.
도34는 종래의 반도체 제조 장치(11)의 개략 평면도를 나타낸다. 반도체 제조 장치(11)에는 워크로서의 웨이퍼(W)에 대해 진공중에서 소정의 처리를 실시하는 처리실(12), 웨이퍼(W)를 진공 중에서 반송하는 진공 반송실(13), 및 2개의 진공 예비실(로드록실(load-lock chamber), 이하 L/L실이라고 함)(14,15)이 구비되어 있다. 각 실(12~15)은 각각 아이소레이션 밸브(16)를 통하여 연결되고 있다.
반도체 제조 장치(11)에는 소정 위치에 웨이퍼(W)를 수용하는 캐리어(17,18)가 각각 탑재되며, L/L실(14,15)과 캐리어(17,18) 사이에는 대기부에서의 반송을 하는 대기 반송 로보트(19)가 배치되고 있다. 대기 반송 로보트(19)는 캐리어(17,18)와 L/L실(14, 16) 사이에 처리전 또는 처리후 웨이퍼(W)를 반송한다.
진공 반송실(13)에는 진공부로의 반송을 하는 진공 반송 로보트(20)가 구비되어 있다. 진공 반송 로보트(20)는 기대(基台)(21), 암(arm)부(22), 핸드부(23)로 된다. 기대(21)는 수평 회전 가능하게 구성되어 있다. 기대(21)는 암부(22)를 상하 방향으로 이동 가능하게 지지하고 있다. 암부(22)는 신축 가능하게 구성된 다관절 암이고, 그 신축 동작에 의해 핸드부(23)를 수평 방향으로 이동시킨다. 즉, 진공 반송 로보트(20)는 핸드부(23)를 이동시키는 3축(상하 방향, 선회 방향, 수평 방향)의 구동축을 갖는다.
핸드부(23)는 워크로서의 웨이퍼(W)를 유지하는 1쌍의 포크 형상의 유지부(24)가 형성되어 있다. 진공 반송 로보트(20)는 한쪽의 유지부(24)에 유지한 처리전 웨이퍼(W)와 처리실(12)내의 처리후 웨이퍼(W)를 교환한다.
도35a~f는 한쪽의 유지부(24)에 유지한 처리전 웨이퍼(W1)를 처리실(12)에 있는 처리후 웨이퍼(W2)와 교환하는 동작 시퀀스에서의 진공 반송 로보트(20)의 동작을 나타낸다.
진공 반송 로보트(20)는 다음의 동작 시퀀스에 의해 웨이퍼(W)를 교환한다.
(1) 비어 있는 유지부(24)가 처리실(12)내의 소정 위치가 될 때까지 암부(22)를 신장시킨다(도35a->b).
(2) 암부(22)를 상승시켜서 처리후 웨이퍼(W2)를 유지부(24)에 유시시킨 후, 암부(22)를 축소한다(도35c).
(3) 암부(22)를 180도 선회시킨다(도35d).
(4) 처리전 웨이퍼(W1)가 처리실(12)내의 소정 위치가 될 때까지 암부(22)를 신장시킨다(도35e).
(5) 암부(22)를 하강시켜 처리전 웨이퍼(W1)를 처리실(12)내에 수납한 후, 암부(22)를 축소한다(도35f).
진공 반송 로보트(20)는 상기(1)~(5)와 동일하게 하여, 핸드부(23)에 탑재한 처리후 웨이퍼(W2)와 L/L실(14,15)내의 처리전 웨이퍼(W1)를 교환한다. 이와 같이 하여 반도체 제조 장치(11)는 L/L실(14,15)과 진공 반송실(13), 진공 반송실(13)과 처리실(12) 사이에서 웨이퍼(W) 교환을 행한다.
즉, 반도체 제조장치(11)는 한쪽의 핸드부(23)를 웨이퍼(W)의 버퍼로 하고 있다. 이 구성에 의해서, 1장의 웨이퍼(W)를 캐리어(17,18)로부터 처리실(12)로 시리즈로 반송하는 방법에 비해서 1장의 웨이퍼(W)당 반송 시간을 단축함으로써, 반송 택트의 단축이 도모되고 있다.
도36은 종래의 다른 반도체 제조 장치(31)의 개략 평면도를 나타낸다. 또 도34의 반도체 제조 장치(11)와 같은 구성에 대해서는 같은 부호를 붙였다.
반도체 제조 장치(31)의 진공 반송실(13)에는 진공부에서의 반송을 하는 진공 반송 로보트(32)가 구비되어 있다. 이 진공 반송 로보트(32)는 도34의 로보트(20)에 비해서 구동축·암을 1축 추가하고, 웨이퍼(W)의 교환 시간 단축을 도모하여 보다 택트 단축을 도모하는 것이다.
즉, 진공 반송 로보트(32)는 기대(33), 상하 방향으로 배치한 2개의 핸드부(35a, 35b)를 각각 지지하는 암부(34a,34b)를 구비한다. 기대(33)는 수평 회전 가능하게 구성되며, 암부(34a,34b)를 상하 방향으로 이동 가능하게 지지하고 있다. 암부(34a,34b)는 각각 별개로 신축 가능하게 구성된 다관절 암으로 되며, 이들의 신축 동작에 의해 핸드부(35a,35b)를 독립적으로 수평 방향으로 이동시킨다. 즉, 진공 반송 로보트(32)는 핸드부(35a,35b)를 이동시키는 4축(상하 방향, 선회 방향, 수평 방향 2축)의 구동축을 갖는다.
도37a~d는 한쪽의 핸드부(35b)에 탑재한 처리전 웨이퍼(W1)를 처리실(12)에 있는 처리후 웨이퍼(W2)와 교환하는 동작 시퀀스에서의 진공 반송 로보트(32)의 동작을 나타낸다.
진공 반송 로보트(32)는 다음의 동작 시퀀스에 의해 웨이퍼(W)를 교환한다.
(1) 비어 있는 핸드부(35a)가 처리실(12)내의 소정 위치가 될 때까지 암부(34a)를 신장시킨다(도37a->b).
(2) 암부(34a,34b)를 상승시켜서 처리후 웨이퍼(W2)를 유지한다. 암부(34a)를 축소하고, 암부(34b)를 처리전 웨이퍼(W1)가 처리실 내의 소정 위치가 될 때까지 신장시킨다(도37c).
(3) 암부(34a,34b)를 하강시켜서 처리전 웨이퍼(W1)을 처리실(12) 내에 수납한 뒤, 암부(34b)를 축소한다(도37d).
즉, 이 진공 반송 로보트(32)는 처리후 웨이퍼(W2)를 처리실(12)로부터 진공 반송실(13)로 이동시키는 것과, 처리전 웨이퍼(W1)를 진공 반송실(13)로부터 처리실(12)로 이동시키는 것을 동시에 할 수 있다. 이 때문에, 반도체 제조 장치(31)는 도34의 반도체 제조 장치(11)에 비해서 진공 반송 로보트(32)를 선회시킬 필요가 없는 만큼 반송 택트의 단축이 도모되고 있다.
그러나 도34, 36로부터 명확히 알 수 있듯이, 진공 반송실(13)은 진공 반송 로보트(20, 32)를 수용하기 때문에, 반도체 제조 장치 전체에 대해 진공 반송실(13)의 점유 면적의 비율이 처리실(12), L/L실(14, 15)의 점유 면적의 비율에 비해 매우 크다. 이 진공 반송실(13)의 면적은 워크(웨이퍼) 면적의 확대와, 그에 따른 반송 거리의 연장에 의한 진공 반송 로보트의 암 길이의 증가 등의 워크의 대구경화의 영향을 크게 받는다. 그리고 진공 반송실(13)의 면적은 장치 전체의 면적에 영향을 끼친다. 따라서 워크의 대구경화에 수반하여 진공 반송실(13)을 단순히 규모를 크게 하는 것은 반도체 제조 장치의 면적을 현저하게 확대시켜 버리 는 것으로 된다.
본 발명의 목적은 스루푸트(throughput)를 저하시키는 일 없이 반송 로보트의 점유 면적을 작게 할 수 있는 반송 장치 및 제조 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 청구항 1 기재의 발명은 상하 위치에 배치된 복수의 암을 갖고, 각 암을 선회·상하 동작시켜서 암의 선회 원주 상에 배치된 각 유니트에 워크를 반송하는 반송 로보트를 구비하고 있다. 이에 따라, 반송 로보트 자체를 선회시킬 필요가 없기 때문에, 그 만큼 반송의 스루푸트가 높아지고, 반송에 필요한 면적이 작아진다.
유니트는 청구항2 기재의 발명과 같이, 워크를 암에 대해 상하 방향으로부터 공급 가능하게 구성되어 있다. 이에 따라 워크를 공급하는 공간이 작아진다.
각 암은 청구항3 기재의 발명과 같이, 워크를 유지하는 유지부를 복수 구비하고 있다. 이에 따라 스루푸트가 높아진다.
유니트는 청구항4 기재의 발명과 같이, 암의 선회 원주 상에 3개 이상 배치되고, 그 복수의 유니트 중 적어도 1개는 워크를 복수 유지하는 홀더(holder)를 구비하고 있다. 반송 로보트는 복수의 워크를 유지한 유니트로부터 다른 복수의 유니트로 각각 1개의 워크를 동시에 반송한다.
유니트는 청구항5 기재의 발명과 같이, 암의 선회 원주 상에 3개 이상 배치되어 있다. 반송 로보트는 각 암을 동일 방향으로 선회시켜 각 유니트에 각각 유지된 워크를 동시에 선회 방향에 있는 다음 유니트로 반송한다.
유니트는 청구항6 기재의 발명과 같이, 암의 선회 원주 상에 3개 이상 배치되고, 그 복수의 유니트 중 적어도 1개는 워크를 복수 유지하는 홀더를 구비하고 있다. 반송 로보트는 복수의 워크를 유지한 유니트로부터 다른 복수의 유니트로 각각 1개의 워크를 동시에 반송하는 동시 반송 모드와, 각 암을 동일 방향으로 선회시켜서 각 유니트에 각각 유지된 워크를 동시에 선회 방향에 있는 다음 유니트로 반송하는 시리즈 반송 모드를 구비하며, 양 반송 모드 중 어느 하나를 선택 실행한다. 이에 따라 다양한 워크에 용이하게 대응할 수 있다.
청구항7 기재의 발명은 상하 위치에 배치된 복수의 암을 갖고, 각 암을 선회·상하 동작시켜서 워크를 반송하는 반송 로보트를 구비하고, 처리실과 진공 예비실을 암의 선회 원주 상에 배치하고 있다. 이에 따라 반송 로보트 자체를 선회시킬 필요가 없기 때문에, 그 만큼 반송의 스루푸트가 높아지고, 반송에 필요한 면적이 작아진다.
진공 예비실은 청구항8 기재의 발명과 같이, 복수 구비되며, 이 복수의 진공 예비실은 수직 방향으로 전개되어 워크를 각 암에 대해서 상하 방향으로부터 공급한다. 이에 따라 워크를 공급하는 공간이 작아진다.
또 청구항 7 또는 8 기재의 제조 장치에 있어서, 반송 로보트는 처리실과 반송실 사이, 반송실과 진공 예비실 사이의 워크의 반송을 행하도록 한다. 이에 따라 진공 예비실을 반송을 위한 버퍼로 함으로써, 스루푸트의 저하를 억제할 수 있게 된다.
또, 청구항 7 또는 8 기재의 제조 장치에 있어서, 반송 로보트는 처리실과 진공 예비실 사이에 직접 워크의 반송을 하도록 한다. 이에 따라 반송실에 워크의 버퍼를 필요로 하지 않아서, 그 만큼 처리실과 진공 예비실의 거리가 짧아져서 반송실의 점유 면적을 작게 할 수 있게 된다.
또한, 청구항 7 또는 8 기재의 제조 장치에 있어서, 진공 예비실은 상하 방향으로 이동 가능하게 지지된 스테이지를 갖고, 그 스테이지에 암의 상하 방향 간격에 대응하는 간격으로 복수의 워크를 유지하도록 한다. 이에 따라 처리실과 진공 예비실 사이에 직접 워크의 반송을 용이하게 할 수 있게 된다.
각 암은 청구항9 기재의 발명과 같이, 워크를 유지하는 유지부를 복수 구비하고 있다. 이와 같이, 복수의 워크를 동시에 반송함으로써, 스루푸트의 저하가 억제된다.
반송 로보트는 청구항10 기재의 발명과 같이, 1개의 진공 예비실의 스테이지에 유지된 복수의 워크를 복수의 처리실에 대해 동시에 반송하는 동시 반송 모드를 구비하고 있다.
반송 로보트는 청구항11 기재의 발명과 같이, 적어도 1개의 진공 예비실과 복수의 처리실에 대해서, 각실에 유지된 워크를 다음 실로 각각 반송하는 시리즈 반송 모드를 구비하고 있다.
반송 로보트는 청구항12 기재의 발명과 같이, 1개의 진공 예비실의 스테이지에 유지된 복수의 워크를 복수의 처리실에 대해 동시에 반송하는 동시 반송 모드와, 적어도 1개의 진공 예비실과 복수의 처리실의 각 실에 유지된 워크를 다음 실로 각각 반송하는 시리즈 반송 모드를 구비하며, 반송 모드를 워크에 따라 선택한 다. 이에 따라 다양한 워크의 프로세스 처리에 용이하게 대응할 수 있다.
또, 청구항12 기재의 제조 장치에 있어서, 처리실에 워크에 대해서 행하는 처리를 위한 복수의 레시피를 기억하는 기억장치를 구비하고, 워크에 따라 복수의 레시피 중의 1개를 선택하고, 그 선택한 레시피에 따라서 처리실에서 워크에 대해 프로세스 처리를 실시하고, 그 선택한 레시피에 따라 반송 모드를 선택하도록 한다. 이에 따라 워크의 다양한 프로세스 처리에 용이하게 대응할 수 있게 된다.
또 청구항12 기재의 제조 장치에 있어서, 처리실을 3개 이상 구비함으로써, 스루푸트를 높일 수 있게 된다.
(제 1 실시예)
이하, 본 발명의 제1 실시예를 도1~도7에 따라 설명한다.
도1은 반도체 제조 장치(41)의 개략 평면도를 나타낸다.
반도체 제조 장치(41)는 진공 반송실(42), 유니트로서의 처리실(43), 유니트로서의 진공 예비실(로드록실, 이하, L/L실이라 함)(44)을 구비한다. 또, 반도체 제조 장치(41)는 진공 반송 장치로서의 진공 반송 로보트(45), 대기 반송 장치로서의 대기 반송 로보트(46)를 구비한다.
진공 반송실(42)은 전후 방향(도1의 상하 방향)으로 뻗은 직사각형 형상으로 형성되어 있다. 진공 반송실(42)의 내부에 진공 반송 로보트(45)가 구비되어 있다.
진공 반송 로보트(45)는 진공 반송실(42)의 전후 방향 중앙에 구비되어 있다. 진공 반송 로보트(45)는 도2에 나타내는 것처럼, 상하 방향으로 배치된 2개의 진공 반송 암(47a,47b)을 가진다. 진공 반송 암(47a,47b)은 진공 반송실(42)의 실내 우측의 축(L1)을 중심으로 수평 회전 가능하게, 또 그 축(L1)을 따라 상하 방향으로 이동 가능하게 지지되어 있다.
진공 반송 암(47a,47b)은 도시하지 않는 상하 동작용 액츄에이터에 의해 상하로 움직인다. 또, 진공 반송 암(47a,47b)은 각각 도시하지 않는 2개의 선회용 액츄에이터에 의해 독립하여 축(L1)을 중심으로 해서 회전한다.
진공 반송 암(47a,47b)은 각각 워크로서의 웨이퍼(W)를 유지하기 위한 원호 형상으로 형성된 유지부(48)를 구비한다. 따라서, 진공 반송 로보트(45)는 진공 반송 암(47a,47b)에 각각 1장의 웨이퍼(W)를 유지하고, 이들 웨이퍼(W)를 반송 가능하게 구성되어 있다.
처리실(43) 및 L/L실(44)은 진공 반송 암(47a,47b)의 선회 원주 상에 배치되어 있다. 상술하면, 처리실(43) 및 L/L실(44)은 평면 형상이 대략 원형을 형성되며 거의 중앙에 웨이퍼(W)를 유지하도록 구성되어 있다. 그리고, 처리실(43) 및 L/L실(44)은 유지하는 웨이퍼(W)의 중심이 진공 반송 암(47a,47b)에 의해 반송되는 웨이퍼(W)의 중심이 그리는 원호 형상의 궤적과 일치하도록 각각의 배치 위치가 결정되어 있다.
그리고, 진공 반송 로보트(45)는 진공 반송 암(47a,47b)을 선회 동작과 상하 동작만 시켜서, L/L실(44)과 진공 반송실(42) 사이, 진공 반송실(42)과 처리실(43) 사이에 웨이퍼(W)를 반송한다. 따라서 종래의 진공 반송 로보트(20,32)(도34,36참조)에 비해서 전체를 선회시킬 필요가 없다. 또 진공 반송 암(47a,47b)이 다관절 로 구성되고 있지 않기 때문에, 진공 반송 암(47a,47b)의 제어가 용이하다.
반도체 제조 장치(41)에는 2개의 캐리어(49)가 소정 위치에 탑재된다. 캐리어(49)에는 처리전 웨이퍼(W)가 로트 단위로 수용되어 있다. 캐리어(49)내의 웨이퍼(W)는 수평 상태로 상하 방향으로 종렬 배치되어 있다. 대기 반송 로보트(46)는 캐리어(49)와 L/L실(44) 사이에 웨이퍼(W)를 반송한다. 즉, 처리전 웨이퍼(W)는 1장씩 차례로 대기 반송 로보트(46)에 의해 꺼내져서 L/L실(44)로 반송된다. 또, 처리후의 웨이퍼(W)는 대기 반송 로보트(46)에 의해 L//L실(44)로부터 반송되어 캐리어(49)내에 수용된다.
대기 반송 로보트(46)는 도36에 나타내는 종래의 진공 반송 로보트(32)와 동일하게 구성되어 있다. 즉, 본 실시예의 대기 반송 로보트(46)는 기대(50), 상하 방향으로 배치한 2개의 대기 반송 암(51a,51b)을 구비한다. 대기 반송 암(51a,51b)은 기대(50)를 따라 좌우 방향으로 이동 가능하고, 또 수평 회전 가능하게 지지되어 있다. 대기 반송 암(51a,51b)은 각각 별개로 신축 가능하게 구성된 다관절 암과 웨이퍼(W)를 유지하는 핸드부로 되고, 신축 동작에 의해 자신을 선회시키는 일 없이 웨이퍼(W)를 교환한다. 이에 따라 2개의 캐리어(49)와 L/L실(44) 사이에 웨이퍼(W)를 반송하는 택트 시간의 단축을 도모하고 있다.
다음에 처리실(43)과 L/L실(44)의 구성을 설명한다.
도4는 L/L실(44)과 처리실(43)로 웨이퍼(W)를 반송 가능한 상태를 나타내고, 도5는 L/L실(44)과 처리실(43)을 구성한 상태를 나타낸다.
처리실(43)은 진공 반송실(42) 후방의 상벽(42a)에 일체 형성된 처리실 해치(52)와 처리실 스테이지(53)에 의해 형성된다. 처리실 해치(52)는 천정부를 가지는 원통 형상으로 형성되며, 그 원통 형상부는 웨이퍼(W)를 처리하는데 충분한 내경 및 높이를 갖는다.
처리실 스테이지(53)는 처리실 해치(52)의 내경과 대략 동일한 직경을 갖는 대략 원기둥 형상으로 형성되며, 진공 반송실(42)의 하벽(42b)에 형성된 원형의 삽입공으로부터 진공 반송실(42)내로 밑에서 삽입되어 있다. 처리실 스테이지(53)는 상단이 처리실 해치(52)의 하단 개구를 폐색(閉塞) 가능한 형상으로 형성되어 있다.
처리실 스테이지(53)는 상하 방향으로 이동 가능하게 지지되며, 도시하지 않는 액츄에이터의 구동에 의해 상승 또는 하강한다. 그리고, 처리실 스테이지(53)가 상승하면, 상승 처리실 스테이지(53)의 상면이 상벽(42a) 하면에 접속되며, 처리실 해치(52)의 개구를 폐색한다. 이와 같이 하여, 처리실 해치(52)와 처리실 스테이지(53)와 에 의해서, 밀폐된 처리실(43)이 형성된다. 이 때의 처리실 스테이지(53)의 위치를 폐색 위치로 한다. 이 폐색 위치에서, 처리실 해치(52)와 처리실 스테이지(53)에 의해서 처리실(43)이 형성된다. 또, 처리실 스테이지(53)는 선회하는 진공 반송 암(47a,47b)과 간섭하지 않는 위치까지 하강한다. 이 때의 처리실 스테이지(53)의 위치를 반송 위치로 한다.
처리실 스테이지(53)에는 리프트 핀(54)이 도시하지 않는 액츄에이터에 의해 승강 가능하게 설치되어 있다. 리프트 핀(54)은 상승시에 진공 반송 암(47a,47b)에 의해 반송된 웨이퍼(W)를 처리실 스테이지(53) 상면에서 소정 높이에서 받는다. 따라서 리프트 핀(54)은 진공 반송 암(47a,47b)에 의한 웨이퍼(W)의 반송에 지장이 없는 위치에 설치되어 있다.
그 웨이퍼(W)는 리프트 핀(54)이 하강함으로써, 도4의 2점 쇄선으로 나타내는 바와 같이 처리실 스테이지(53) 상에 탑재된다. 그리고, 웨이퍼(W)에는 처리실 스테이지가 폐색 위치까지 상승함에 따라 형성되는 처리실(43)내에서, 그 상면측에 소정의 처리가 실시된다.
처리실(43)에는 가스 밸브(55)와 배기 밸브(56)가 구비된다. 가스 밸브(55)는 처리실(43)내에 웨이퍼(W)에 대한 처리에 필요한 각종 가스를 공급하기 위해서 복수 설치되어 있다. 각 가스밸브(55)는 처리실 해치(52)에 접속되며, 처리 공정에 따라 개폐 작동된다. 배기 밸브(56)는 처리실 스테이지(53)내에 형성된 관로에 접속된다. 배기 밸브(56)는 웨이퍼(W)를 처리 또는 반송할 때에 처리실(43)내에 공급된 가스를 배기하여 그 처리실(43)내를 진공으로 하기 위해서 조작된다.
또, 도4, 5에 나타내는 바와 같이, 진공 반송실(42)은 배기 밸브(57)를 통하여 도시하지 않는 진공 펌프에 접속된다. 배기 밸브(56)는 진공 반송실(42)내를 진공으로 하기 위해서 작동된다.
L/L실(44)은 L/L 해치(61)와 L/L 스테이지(62)를 포함하며, 이들 L/L 해치(61)와 L/L 스테이지(62)는 진공 반송실(42)의 전방 상벽(42a)을 사이에 두고 배치되어 있다. 상벽(42a)에는 진공 반송실(42)의 내부와 상방을 연통하는 반송 통로(63)가 형성되어 있다. 반송 통로(63)는 진공 반송 암(47a,47b)에 의해 반송되는 웨이퍼(W)의 중심이 그리는 궤적 상의 소정의 점을 중심으로 하는 수평 단면 원형상으로 형성되어 있다. 그리고 반송 통로(63)는 처리실 해치(52)의 내경과 대략 동일한 내경을 갖는다. 즉, 수평 상태의 웨이퍼(W)가 상하 방향으로 그 통로(63)를 통과 가능하게 형성되어 있다.
L/L 해치(61)는 처리실 해치(52)와 대략 같은 형상, 즉 천정부를 가지는 원통 형상으로 형성되어 있다. L/L 해치(61)는 처리실 해치(52)의 내경과 대략 동일한 내경을 가져서, 반송된 웨이퍼(W)를 수용 가능한 높이를 갖는다.
L/L 해치(61)는 상하 방향으로 이동 가능하게 지지되며, 도시하지 않는 액츄에이터 구동에 의해 상승 또는 하강한다. 이에 따라 L/L 해치(61)는 반송 위치(도시 생략)와 도4, 5에 나타내는 폐색 위치로 바뀌어 배치된다.
L/L 해치(61)는 액츄에이터의 구동에 의해서, 그 하방을 대기 반송 암(51a,51b)이 이동 가능한 높이의 반송 위치까지 상승된다. 즉, L/L 해치(61)의 반송 위치는 대기 반송 암(51a,51b)과 간섭하지 않도록 그 높이가 설정되어 있다. 또 L/L 해치(61)는 폐색 위치에서 반송 통로(63)의 상측을 폐색한다.
L/L 스테이지(62)는 상벽(42a)에 형성된 반송 통로(63)를 폐색 가능한 외경을 갖는 원반 형상으로 형성되어 있다. L/L 스테이지(62)는 진공 반송실(42)의 하벽(42b)에 형성된 원형의 삽입공으로부터 진공 반송실(42)내로 하부로부터 삽입된 지지부에 의해 진공 반송실(42)내로 상하 방향으로 이동 가능하게 지지되어 있다. 지지부는 도시하지 않는 액츄에이터의 구동에 의해 상승 또는 하강한다. 따라서 L/L 스테이지(62)는 액츄에이터에 의해 상승 또는 하강하도록 구성되어 있다. 이에 따라 L/L 스테이지(62)는 도4에 나타내는 반송 위치와 도5에 나타내는 폐색 위치로 바뀌어 배치된다.
L/L 스테이지(62)는 액츄에이터의 구동에 의해서, 선회하는 진공 반송 암(47a,47b)이 L/L 스테이지(62) 상방을 통과 가능한 높이의 반송 위치까지 하강된다. 즉, L/L 스테이지(62)의 반송 위치는 선회하는 반송 암(47a,47b)과 간섭하지 않도록 그 높이가 설정되어 있다. 또, L/L 스테이지(62)는 폐색 위치에서, 반송 통로(63)의 하측을 폐색한다.
L/L 스테이지(62)의 상면에는 웨이퍼 홀더(64)가 설치되어 있다. 웨이퍼 홀더(64)는 웨이퍼(W)를 L/L 스테이지(62) 상면으로부터 소정의 높이로 유지하기 위해서 설치되어 있다. 그 웨이퍼(W)는 대기 반송 암(51a,51b), 진공 반송 암(47a,47b)에 의해 반송된다. 상술하면, 웨이퍼(W)는 L/L 스테이지(62)가 도4에 나타내는 반송 위치에 있을 때에 진공 반송 암(47a,47b)에 의해 반송되고, L/L 스테이지(62)가 도5에 나타내는 폐색 위치에 있을 때에 대기 반송 암(51a,51b)에 의해 반송된다. 따라서 웨이퍼 홀더(64)는 대기 반송 암(51a,51b) 및 진공 반송 암(47a,47b)과 간섭하지 않는 형상으로 형성되어 있다.
웨이퍼 홀더(64)는 도5에 나타내는 바와 같이, L/L 스테이지(62)가 폐색 위치에 있을 때에, 유지한 웨이퍼(W)를 대기 반송 암(51a,51b)(도1 참조)이 받을 수 있는 높이를 갖는다. 또 L/L 스테이지(62)는 이 웨이퍼 홀더(64)에 유지한 웨이퍼(W)를 진공 반송 암(47a,47b)이 받을 수 있는 위치(반송 위치)까지 하강하도록 설정되어 있다.
L/L 해치(61)에는 퍼지 밸브(64)가 배관을 통하여 접속되며, L/L 스테이지 내부에 설치된 관로에는 배기 밸브(65)가 접속되어 있다. 반송 통로(63)는 폐색 위치에 배치된 L/L 해치(61)와 L/L 스테이지(62)에 의해 상하가 폐색된다. 이 상태에서 배기 밸브(65)를 개방으로 작동하면, 도시하지 않는 진공 펌프에 의해 반송 통로(63) 및 L/L 해치(61)의 내부가 진공 배기된다.
그리고 L/L 스테이지(62)가 반송 위치까지 하강하면, L/L 웨이퍼 홀더(64)에 유지된 웨이퍼(W)는 진공의 진공 반송실(42)내로 반송되며, 진공 반송 암(47a,47b)에 의해서, 도1 중의 처리실(43)로 반송된다. 반대로, 암(47b,47a)상의 웨이퍼(W)는 L/L 웨이퍼 홀더(64) 상에 탑재되며, L/L 스테이지(62)의 상승에 의해 반송 통로(63)내로 반송된다. 이 때, 반송 통로는 L/L 해치에 의해 폐색되기 때문에 진공 반송실(42)내는 진공으로 유지된다.
한편, 반송 통로(63)가 L/L 해치(61)와 L/L 스테이지(62)에 의해 폐색된 상태에서 퍼지 밸브(62)를 개방으로 작동하면, 도시하지 않는 공급원으로부터 질소 가스가 공급되어, L/L 해치(61) 및 반송 통로(63)내가 대기압화 된다. 그리고 L/L 해치(61)가 반송 위치로 바뀌어 배치되면, L/L 스테이지(62)의 웨이퍼 홀더(64)에 유지된 웨이퍼(W)가 대기 반송 암(51a,51b)에 유지된다. 반대로, 대기 반송 암(51b,51a)에 유지된 웨이퍼(W)는 반송 위치에 있는 L/L 스테이지(62)의 웨이퍼 홀더(64)상에 탑재된다. 이 때 반송 통로(63)의 하부는 L/L 스테이지(62)에 의해 폐색되기 때문에, 진공 반송실(42), 처리실(43)내는 진공으로 유지된다.
즉, 반도체 제조 장치는 반송 통로(63)가 L/L 스테이지(62)에 의해 폐색되어, 진공 반송실(42)내가 진공으로 유지된 상태에서 웨이퍼(W)를 대기 반송하며, 반송 통로(63)가 L/L 해치(61)에 의해 폐색되어 진공으로 된 상태에서 웨이퍼(W)를 진공 반송한다. 이와 같이 하여, 반송 통로(63), L/L 해치(61) 및 L/L 스테이지(62)는 처리실(43)을 대기중에 개방하지 않고서, 캐리어(49)와 진공 반송실(42) 사이에 웨이퍼(W)를 반송할 수 있는 진공 예비실로서의 L/L실(44)을 구성한다.
도3은 반도체 제조 장치(41)의 전기적 구성을 나타낸다.
반도체 제조 장치(41)는 공지의 컴퓨터(71)를 중심으로 구성되어 있다. 컴퓨터(71)에는 표시 장치(72), 입력 장치(73), 기억 장치(74), 대기 반송 로보트(46), 진공 반송 로보트(45)가 접속되어 있다. 또 컴퓨터(71)에는 L/L실(44), 처리실(43)을 위한 각종 액츄에이터, 각종 밸브(55~57,64,65)(도4,5 참조)가 접속되어 있다.
기억 장치에는 레시피(recipe)가 미리 기억되어 있다. 레시피에는 웨이퍼 프로세스 처리의 제어를 하기 위해서, 처리실(43)에서의 프로세스 시퀀스 및 제어 파라미터(온도, 압력, 가스 종류 및 가스 유량, 시간 등의 제어 목표값)에 관한 처리 프로그램 코드가 내장되어 있다. 컴퓨터는 레시피에 내장된 처리 프로그램 코드를 따라서 양 로보트(45,46), 처리실(43), L/L실(44)을 위한 액츄에이터, 각종 밸브(55~57,64,65)를 제어한다.
다음에 상기와 같이 구성된 반도체 제조 장치(41)에서의 진공 반송 로보트(45)의 반송 동작을 도6을 따라 설명한다.
도6은 처리실(43)의 웨이퍼(W)를 교환하는 경우의 진공 반송 암(47a,47b)의 움직임을 나타낸다.
지금, 처리실(43)에서 웨이퍼 프로세스 처리가 종료된 상태에 있다. 즉, 도6a에 있어서, 처리실(43)의 리프트 핀(54)에는 처리후 웨이퍼(W1)가 유지되고, 진공 반송 로보트(45)의 제2 진공 반송 암(47b)에는 처리전 웨이퍼(W2)가 유지되어 있다. 그리고, L/L실(44)의 웨이퍼 홀더(64)에는 웨이퍼(W2)에 이어서 처리하는 처리전 웨이퍼(W3)가 유지되어 있다.
도3의 컴퓨터(71)는 다음의 (11)~(13)의 스텝을 따라 처리후 웨이퍼(W1)와 처리전 웨이퍼(W2)를 교환한다.
(11) 컴퓨터(71)는 처리실 스테이지(53)를 도4의 반송 위치까지 하강시킨다. 다음에 컴퓨터(71)는 진공 반송 로보트(45)의 제l 진공 반송 암(47a)을 처리실(43)의 웨이퍼(W1)를 유지하는 양도 위치까지 선회시킨다(도6a->도6b).
(12) 컴퓨터(71)는 도6c에 나타내는 바와 같이, 제1, 제2 진공 반송 암(47a,47b)을 동시에 구동하여, 처리실(43)의 웨이퍼(W1)와 처리전 웨이퍼(W2)를 교환한다. 즉, 컴퓨터(71)는 제1진공 반송 암(47a)을 상승시켜 그 암(47a)에 처리후 웨이퍼(W1)를 유지한다. 다음에, 컴퓨터(71)는 처리후 웨이퍼(W1)를 유지한 제1 진공 반송 암(47a)을 처리실(43)과 L/L실(44) 중간의 버퍼 위치까지 선회시킴과 동시에, 처리전 웨이퍼(W2)를 유지한 제2 진공 반송 암(47b)을 버퍼 위치에서 처리실(43)측의 수수(受授) 위치까지 선회시킨다.
(13) 컴퓨터(71)는 제2 진공 반송 암(47b)을 하강시켜 웨이퍼(W2)를 처리실(43)의 리프트 핀(54) 상에 탑재한 뒤, 그 제2 진공 반송 암(47b)을 버퍼 위치까지 선회시킨다(도6d).
컴퓨터(71)는 상기와 같이 하여, 처리실(43)의 처리후 웨이퍼(W1)와 진공 반송실(42)의 처리전 웨이퍼(W2)를 교환한다. 그 후, 컴퓨터(71)는 처리실 스테이지(53)를 상승시켜 처리실(43)을 형성한다. 그리고, 컴퓨터(71)는 레시피를 따라서 처리전 웨이퍼(W2)에 대해 웨이퍼 프로세스 처리를 실시한다.
한편, 컴퓨터(71)는 상기의 처리실(43) 주위의 반송 시퀀스와 동일하게 하여, L/L실(44)의 웨이퍼 홀더(64)에 유지한 처리전 웨이퍼(W3)와 제1 진공 반송 암(47a)에 유지한 처리후 웨이퍼(W1)를 교환한다. 즉, 컴퓨터(71)는 상기의 반송 시퀀스와 동일하게 하여, 진공 반송실(42)의 처리후 웨이퍼(W2)와 L/L실(44)의 처리전 웨이퍼(W3)를 교환한다.
다음에, 상기와 같이 구성된 반도체 제조 장치(41)의 반송 동작을 도7의 반송 시퀀스를 따라 설명한다.
지금, L/L실(44)에는 처리전 웨이퍼(W)가 수용되고, 진공 반송 로보트(45)의 제1 진공 반송 암(47a)에는 처리후 웨이퍼(W)가 유지되어 있다. 또한, 처리실(43)에서는 웨이퍼(W)에 대한 처리가 행해지고 있다. 그리고, 대기 반송 로보트(46)의 제1 대기 반송 암(51a)에는 캐리어(49)로부터 꺼낸 처리전 웨이퍼(W)가 유지되어 있다.
도3의 컴퓨터(71)는 도7의 스텝(S11a~S15a)을 따라서 L/L실(44) 주위의 반송을 행하고, 스텝(S11b,S12b)을 따라 처리실(43) 주위의 반송을 행한다.
먼저, 컴퓨터(71)는 L/L실(44)에 대해 Wf 교환을 행한다(스텝(S11a)). 즉, 컴퓨터(71)는 L/L실(44)에 수용된 처리전 웨이퍼(W)를 제2 진공 반송 암(47b)에 받고, 제1 진공 반송 암(47a)에 유지한 처리후 웨이퍼(W)를 L/L실(44)의 웨이퍼 홀더(64)에 탑재한다.
다음에, 컴퓨터(71)는 퍼지 밸브(64)를 개방 작동하여 L/L실(44)내를 대기압화한다(스텝(S12a)). 이 때, 처리실(43)에서는 웨이퍼(W)에 대한 처리가 종료되고, 컴퓨터(71)는 동시에 처리실(43)에 대해서 Wf 교환을 행한다(스텝(S11b)). 즉, 컴퓨터(71)는 제2 진공 반송 암(47b)에 유지한 처리전 웨이퍼(W)와, 처리실(43)의 처리후 웨이퍼(W)를 도6a~d의 시퀀스를 따라 교환한다. 그리고, 컴퓨터(71)는 처리실(43)에 수용한 웨이퍼(W)에 대해서 소정의 프로세스 처리를 행한다.
L/L실(44)의 대기압화가 종료하면, 컴퓨터(71)는 L/L실(44)에 대해서 대기압하의 Wf 교환을 행한다(스텝(S13a)). 즉, 컴퓨터(71)는 제l 대기 반송 암(51a)에 유지한 처리전 웨이퍼(W)와 L/L실(44)에 있는 처리후 웨이퍼(W)를 교환한다.
그 교환을 종료하면, 컴퓨터(71)는 배기 밸브(65)를 작동하여, L/L실(44)을 진공 배기한다(스텝(S14a)). L/L실(44)내가 진공이 되면, 컴퓨터(71)는 스텝(S11a)과 같이, L/L실(44)에 대해 Wf 교환을 행한다. 즉, 컴퓨터(71)는 L/L실(44)에 수용된 처리전 웨이퍼(W)와, 스텝(S11b)에 있어서 제2 진공 반송 암(47b)에 받은 처리후 웨이퍼(W)를 교환한다.
따라서 프로세스 처리에 필요할 시간이 짧은 반도체 제조 장치에 있어서는, 스텝(S15a)의 Wf 교환이 종료될 때까지, 처리실(43)에 대한 Wf 교환을 행할 수 없다. 즉, 스텝(S12b)의 프로세스 처리를 종료한 뒤, 웨이퍼(W)의 교환이 가능하게 될 때까지의 사이가 대기 시간이 된다.
이상 기술한 것처럼 본 실시예에 의하면, 이하의 효과를 부여한다.
(1) 반도체 제조 장치(41)는 진공 반송 암(47a,47b)의 선회·상하 동작에 의해 웨이퍼(W)를 반송하는 진공 반송 로보트(45)를 구비하고 있다. 그리고, 처리실(43) 및 L/L실(44)을 진공 반송 암(47a,47b)의 선회 원주 상에 배치했다. 그 결과, 진공 반송실(42)은 진공 반송 암(47a,47b)이 선회 가능한 크기라면 좋고, 그 만큼 진공 반송실(42)의 점유 면적을 작게 할 수 있다.
(2) 반도체 제조 장치(41)는 도36에 나타내는 장치(31)의 반송 시퀀스와 같은 스텝수에 의해 웨이퍼(W)를 반송한다. 그리고, 이 반도체 제조 장치는 종래의 장치(11,31)와 같이, 다음의 웨이퍼 교환을 위한 반송 시퀀스를 개시하기 위해서 진공 반송 로보트(45)를 선회시켜서 그 반송 방향을 변경할 필요가 없다. 따라서 이 반도체 제조 장치(41)는 종래의 장치(11,31)에 비해서 스루푸트가 향상되어 있다.
(3) 반도체 제조 장치(41)는 선회 및 승강이라는 단순한 동작에 의해 웨이퍼(W)를 반송할 수 있고, 도35,도37에 나타내는 종래의 반송 시퀀스에 비하여 진공 반송 암(47a,47b)의 신축 동작이 필요없다. 즉, 반도체 제조 장치(41)는 구동축을 1개 삭제하여 종래의 장치(11,31)와 같은 기능을 제공한다. 그 결과, 반송 시퀀스를 위한 제어를 간략화할 수 있다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예를 도8~도11를 따라 설명한다.
또, 설명의 편의상, 제 1 실시예와 같은 구성에 대해서는 동일의 부호를 붙이고 그 설명을 일부 생략한다.
도8는 반도체 제조장치(81)의 개략 평면도를 나타낸다. 도9,10는 로드록실과 처리실의 개략 측단면도를 나타낸다.
반도체 제조 장치(81)는 진공 반송실(82), 처리실(43), 2개의 진공 예비실(로드록실, 이하, L/L실이라고 함)(84a,84b)을 구비한다. 또, 반도체 제조 장치(81)는 진공 반송 장치로서의 진공 반송 로보트(45), 대기 반송 장치로서의 대기 반송 로보트(46)를 구비한다.
진공 반송실(82)은 제 1 실시예와 같이, 전후 방향(도8의 상하 방향)으로 뻗는 직사각형 형상으로 형성되어 있다. 진공 반송실(82)에는 내부에 진공 반송 로보트(45)가 진공 반송실(82)의 전후 방향 중앙에 구비되어 있다. 진공 반송 로보트(45)는 상하 방향으로 배치된 2개의 진공 반송 암(47a,47b)을 가지며, 이들 암(47a,47b)은 진공 반송실(82)의 실내 우측의 축(L1)을 중심으로 해서 수평 회전 가능하며 또 그 축(L1)을 따라 상하 방향으로 이동 가능하게 지지되고 있다(도2 참조).
그리고, 처리실(43) 및 L/L실(84a,84b)은 진공 반송 암(47a,47b)의 선회 원주 상에 배치되어 있다. 또한, L/L실(84a,84b)은 수직 방향(도8의 표리 방향)으로 전개(배치)되어 있다. 따라서 본 실시예의 L/L실(84a,84b)의 점유 면적은 도34,36에 나타내는 종래의 반도체 제조 장치(11,31)와 같이, 수평 방향으로 배치된 로드록실(14,15)의 점유 면적에 비해 작다.
그리고, 진공 반송 로보트(45)는 제 1 실시예와 같이, 진공 반송 암(47a,47b)을 선회 동작과 상하 동작만으로, L/L실(84a,84b)과 진공 반송실(82) 사이, 진공 반송실(82)과 처리실(43) 사이에 웨이퍼(W)를 반송한다. 따라서 종래의 진공 반송 로보트(20, 32)(도34,36참조)에 비해 전체를 선회시킬 필요가 없다. 또, 진공 반송 암(47a,47b)이 다관절로 구성되어 있지 않기 때문에, 이들 암(47a,47b)의 제어가 용이하다.
다음에, L/L실(84a,84b)의 구성을 설명한다.
도9는 L/L실과 처리실으로 웨이퍼(W)를 반송 가능한 상태를 나타내고, 도10는 L/L실과 처리실을 구성한 상태를 나타낸다.
진공 반송실(82)의 상방(업측)에 설치된 제1 L/L실(84a)은 제1 실시예의 L/L실(44)과 동일하게 구성되어 있다. 즉, 제1 L/L실(84a)은 제1 로드록 해치(제1 해치)(85a)와 제1 로드록 스테이지(제l 스테이지)(86a)를 포함한다. 제1 해치(85a)와 제1 스테이지(86a)는 진공 반송실(82)의 전방 상벽(82a)을 사이에 두고 배치되어 있다.
상벽(82a)에는 진공 반송실(82)의 내부와 상방을 연통하는 제1 반송 통로(87a)가 형성되어 있다. 제1 반송 통로(87a)는 진공 반송 암(47a,47b)에 의해 반송되는 웨이퍼(W)의 중심이 그리는 궤적상의 소정의 점을 중심으로 하는 수평 단면 원형상으로 형성되어 있다. 그리고, 제1 반송 통로(87a)는 처리실 해치(52)의 내경과 대략 동일한 내경을 갖는다. 즉, 수평 상태의 웨이퍼(W)가 상하 방향으로 제1 반송 통로(87a)를 통과 가능하게 형성되어 있다.
제1 해치(85a)는 처리실 해치(52)와 대략 동일 형상, 즉 천정부를 가지는 원통 형상으로 형성되어 있다. 제1 해치(85a)는 처리실 해치(52)의 내경과 대략 동일한 내경이어서, 반송된 웨이퍼(W)를 수용 가능한 높이를 갖는다.
제1 해치(85a)는 진공 반송실(82) 상방으로 상하 방향으로 이동 가능하게 지지되며, 도시하지 않는 액츄에이터의 구동에 의해 상승 또는 하강한다. 이에 따라 제l 해치(85a)는 반송 위치(도시 생략)와 그림9,10에 나타내는 폐색 위치로 바뀌어 배치된다.
제l 해치(85a)는 반송 위치에서, 하방을 대기 반송 암(51a,51b)이 이동 가능한 높이를 가진다. 즉, 제1 해치의 반송 위치는 대기 반송 암(51a,51b)과 간섭하지 않도록 그 높이가 설정되어 있다. 또, 제1 해치는 폐색 위치에서, 제1 반송 통로(87a)의 상측을 폐색한다.
제1 스테이지(86a)는 상벽(82a)에 형성된 제1 반송 통로(87a)를 폐색 가능한 외경을 갖는 원반 형상으로 형성되어 있다. 제l 스테이지(86a)는 진공 반송실(82)내에 상하 방향으로 이동 가능하게 지지되며, 도시하지 않는 액츄에이터의 구동에 의해 상승 또는 하강한다. 이에 따라 제1 스테이지(86a)는 도9에 나타내는 반송 위치와 도10에 나타내는 폐색 위치가 바뀌어 배치된다.
제1 스테이지(86a)는 반송 위치에서, 선회하는 진공 반송 암(47a,47b)이 제1 스테이지 상방을 통과 가능한 높이를 가진다. 즉, 제1 스테이지(86a)의 반송 위치는 선회하는 진공 반송 암(47a,47b)과 간섭하지 않도록 그 높이가 설정되어 있다. 또, 제1 스테이지는 폐색 위치에서, 제l 반송 통로(87a)의 하측을 폐색한다.
제1 스테이지(86a)의 상면에는 업측 웨이퍼 홀더(이하, "제1 홀더"라고 함)(88a)가 구비되어 있다. 제1 홀더(88a)는 웨이퍼(W)를 제1 스테이지(86a) 상면에서 소정의 높이로 유지하기 위해서 구비되어 있다. 그 웨이퍼(W)는 대기 반송 암(51a,51b), 진공 반송 암(47a,47b)에 의해 반송된다. 상술하면, 웨이퍼(W)는 제1 스테이지가 도9에 나타내는 반송 위치에 있을 때에 진공 반송 암에 의해 반송되며, 제1 스테이지가 도10에 나타내는 폐색 위치에 있을 때에 대기 반송 암에 의해 반송된다. 따라서 제1 홀더(88a)는 대기 반송 암(51a,51b) 및 진공 반송 암(47a,47b)과 간섭하지 않는 형상으로 형성되어 있다.
제1 홀더(88a)는 도10에 나타내는 것처럼, 제1 스테이지(86a)가 폐색 위치에 있을 때에, 유지한 웨이퍼(W)를 대기 반송 암(51a,51b)(도1 참조)이 받을 수 있는 높이를 갖는다. 따라서 제1 스테이지는 이 제1 홀더(88a)에 유지한 웨이퍼(W)를 진공 반송 암(47a,47b)이 받을 수 있는 위치(반송 위치)까지 하강하도록 설정되어 있다.
제1 해치(85a)에는 배기 밸브(89a)와 퍼지 밸브(90a)가 구비되어 있다. 제1 반송 통로(87a)는 폐색 위치에 배치된 제1 해치(85a)와 제l 스테이지(86a)에 의해 상하가 폐색된다. 이 상태에서 배기 밸브(89a)을 개방으로 작동하면, 도시하지 않는 진공 펌프에 의해 제1 반송 통로(87a) 및 제1 해치(85a)의 내부가 진공 배기된다.
그리고, 제1 스테이지(86a)가 반송 위치까지 하강하면, 제1 홀더(88a)에 유지된 웨이퍼(W)는 진공의 진공 반송실(82)내로 반송되며, 진공 반송 암(47a,47b)에 의해서, 도1 중의 처리실(43)로 반송된다. 반대로, 암(47b,47a)상의 웨이퍼(W)는 제1 홀더(88a) 상에 탑재되고, 제1 스테이지(86a)의 상승에 의해 제1 L/L실(84a)내로 반송된다. 이 때, 제1 반송 통로(87a)는 제1 해치(85a)에 의해 폐색되기 때문에, 진공 반송실 내는 진공으로 유지된다.
한편, 제1 반송 통로(87a)가 제1 해치(85a)와 제1 스테이지(86a)에 의해 폐색된 상태에서 퍼지 밸브(90a)를 개방으로 작동하면, 도시하지 않는 공급원으로부터 질소 가스가 공급되어 제1 해치(85a) 및 제1 반송 통로(87a)내가 대기압화 된다. 그리고, 제1 해치(85a)가 반송 위치로 바뀌어 배치되면, 제1 스테이지(86a)의 제1 홀더(88a)에 유지된 웨이퍼(W)가 대기 반송 암(51a(,51b))에 유지된다. 반대로, 대기 반송 암(51b(,51a))에 유지된 웨이퍼(W)는 반송 위치에 있는 제1 스테이지(86a)의 제1 홀더(88a) 상에 탑재된다. 이 때, 제1 반송 통로(87a)의 하부는 제1 스테이지(86a)에 의해 폐색되기 때문에, 진공 반송실(82),처리실(43)내는 진공으로 유지된다.
즉, 반도체 제조 장치(81)는 제l 반송 통로(87a)가 제1 스테이지(86a)에 의해 폐색되어, 진공 반송실(82)내가 진공으로 유지된 상태에서 웨이퍼(W)를 대기 반송하며, 제1 반송 통로(87a)가 제1 해치(85a)에 의해 폐색되어 진공이 된 상태에서 웨이퍼(W)를 진공 반송한다. 이와 같이 하여, 제1 반송 통로(87a), 제1 해치(85a) 및 제1 스테이지(86a)는 처리실(43)을 대기중에 개방하지 않고서, 캐리어(49)와 진공 반송실(82) 사이에 웨이퍼(W)를 반송할 수 있는 진공 예비실으로서의 제1 L/L실(84a)을 구성한다.
진공 반송실(82)의 하방(다운측)에 설치된 제2 L/L실(84b)은 제1 L/L실(84a)과 상하 대칭으로 형성되어 있다. 즉, 제2 L/L실(84b)은 제2 로드록 해치(제2 해치)(85b)와 제2 로드록 스테이지(제2 스테이지)(86b)를 포함한다. 제2 해치(85b)와 제2 스테이지(86b)는 진공 반송실(82)의 전방 하벽(82b)을 사이에 두고 배치되어 있다.
상술하면, 진공 반송실(82)의 하벽(82b)에는 진공 반송실(82)의 내부와 하부를 연통하는 제2 반송 통로(87b)가 형성되어 있다. 제2 반송 통로(87b)는 진공 반송 암(47a,47b)에 의해 반송되는 웨이퍼(W)의 중심이 그리는 궤적상의 소정의 점을 중심으로 하는 수평 단면 원형상으로 형성되어 있다. 그리고, 제2 반송 통로(87b)는 제1 반송 통로(87a)의 내경과 대략 동일한 내경을 갖는다. 즉, 수평 상태의 웨이퍼(W)가 상하 방향으로 제2 반송 통로(87b)를 통과 가능하게 형성되어 있다.
제2 해치(85b)는 제l 해치(85a)와 상하 대칭으로 형성되어 있다. 제2 해치(85b)는 진공 반송실(82)의 하부에 상하 방향으로 이동 가능하게 지지되며, 도시하지 않는 액츄에이터의 구동에 의해 상승 또는 하강한다. 이에 따라 제2 해치(85b)는 반송 위치와 폐색 위치(모두 도시 않음)로 바뀌어 배치된다.
제2 해치(85b)는 반송 위치에서, 상방을 대기 반송 암(51a,51b)이 이동 가능한 높이를 갖는다. 즉, 제2 해치의 반송 위치는 대기 반송 암(51a,51b)과 간섭하지 않도록 그 높이가 설정되어 있다. 또, 제2 해치는 폐색 위치에서, 제2 반송 통로(87b)의 하측을 폐색한다.
제2 스테이지(86b)는 하벽(82b)에 형성된 제2 반송 통로(87b)를 폐색 가능한 외경을 갖는 원반 형상으로 형성되어 있다. 제2 스테이지(86b)는 진공 반송실(82)내에 상하 방향으로 이동 가능하게 지지되며, 도시하지 않는 액츄에이터의 구동에 의해 상승 또는 하강한다. 이에 따라 제2 스테이지(86b)는 반송 위치와 폐색 위치(모두 도시 않음)로 바뀌어 배치된다.
제2 스테이지는 반송 위치에서, 선회하는 진공 반송 암(47a,47b)이 제2 스테이지 하방을 통과 가능한 높이를 갖는다. 즉, 제2 스테이지(86b)의 반송 위치는 선회하는 진공 반송 암(47a,47b)과 간섭하지 않도록 그 높이가 설정되어 있다. 또, 제2 스테이지는 폐색 위치에서, 제2 반송 통로(87b)의 상측을 폐색한다.
제2 스테이지(86b)의 하면에는, 다운측 웨이퍼 홀더(이하, 제2 홀더라고 함)(88b)가 구비되어 있다. 제2 홀더(88b)는 웨이퍼(W)를 제2 스테이지(86b) 하면에서 소정의 높이로 유지하기 위해서 구비되어 있다. 그 웨이퍼(W)는 대기 반송 암(51a,51b), 진공 반송 암(47a,47b)에 의해 반송된다. 상술하면, 웨이퍼(W)는 제2 스테이지가 반송 위치에 있을 때에 진공 반송 암에 의해 반송되며, 제2 스테이지가 폐색 위치에 있을 때에 대기 반송 암에 의해 반송된다. 따라서 제2 홀더(88b)는 대기 반송 암(51a,51b) 및 진공 반송 암(47a,47b)과 간섭하지 않는 형상으로 형성되어 있다.
제2 홀더(88b)는 도9에 나타내는 바와 같이, 제2 스테이지(86b)가 폐색 위치에 있을 때에, 유지한 웨이퍼(W)를 대기 반송 암(51a,51b)(도1 참조)이 받을 수 있는 높이를 갖는다. 또, 제2 스테이지는 이 제2 홀더(88b)에 유지한 웨이퍼(W)를 진공 반송 암(47a,47b)이 받을 수 있는 위치(반송 위치)까지 상승하도록 설정되어 있다.
제2 해치(85b)에는 배기 밸브(89b)와 퍼지 밸브(90b)가 설치되어 있다. 제2 반송 통로(87b)는 폐색 위치에 배치된 제2 해치(85b)와 제2 스테이지(86b)에 의해 상하가 폐색된다. 이 상태에서 배기 밸브를 개방으로 작동하면, 도시하지 않는 진공 펌프에 의해 제2 반송 통로(87b) 및 제2 해치(85b)의 내부가 진공 배기된다.
그리고, 제2 스테이지(86b)가 반송 위치까지 하강하면, 제2 홀더(88b)에 유지된 웨이퍼(W)는 진공의 진공 반송실(82)내로 반송되어, 진공 반송 암(47a(,47b))에 의해서, 처리실(43)으로 반송된다. 반대로, 암(47b(,47a))상의 웨이퍼(W)는 제2 홀더(88b)상에 탑재되어, 제2 스테이지(86b)의 상승에 의해 제2 반송 통로(87b)내에 반송된다. 이 때, 반송 통로는 제2 해치에 의해 폐색되기 때문에, 진공 반송실 내는 진공으로 유지된다.
한편, 제2 반송 통로(87b)가 제2 해치(85b)와 제2 스테이지(86b)에 의해 폐색된 상태에서 퍼지 밸브(90b)를 개방으로 작동하면, 도시하지 않는 공급원으로부터 질소 가스가 공급되어 제2 해치(85b) 및 제2 반송 통로(87b)내가 대기압화 된다. 그리고, 제2 해치(85b)가 반송 위치로 바뀌어 배치되면, 제2 스테이지(86b)의 제2 홀더(88b)에 유지된 웨이퍼(W)가 대기 반송 암(51a(,51b))에 유지된다. 반대로, 대기 반송 암(51b(,51a))에 유지된 웨이퍼(W)는 반송 위치에 있는 제2 스테이지(86b)의 제2 홀더(88b) 상에 탑재된다. 이때, 제2 반송 통로(87b)의 하부는 제2 스테이지(86b)에 의해 폐색되기 때문에, 진공 반송실(82), 처리실(43)내는 진공으로 유지된다.
즉, 반도체 제조 장치(81)는 제2 반송 통로(87b)가 제2 스테이지(86b)에 의해 폐색되어, 진공 반송실(82)내가 진공으로 유지된 상태에서 웨이퍼(W)를 대기 반송하며, 제2 반송 통로(87b)가 제2 해치(85b)에 의해 폐색되어 진공이 된 상태에서, 웨이퍼(W)를 진공 반송한다. 이와 같이 하여, 제2 반송 통로(87b), 제2 해치(85b) 및 제2 스테이지(86b)는 처리실(43)을 대기중에 개방하지 않고서, 캐리어(49)와 진공 반송실(82) 사이에 웨이퍼(W)를 반송할 수 있게 하는 진공 예비실로서의 제2 L/L실(84b)을 구성한다.
다음에, 상기와 같이 구성된 반도체 제조 장치(81)의 반송 동작을, 도11의 반송 시퀸스에 따라 설명한다. 또, 진공 반송실(82)과 처리실(43) 사이의 반송 동작은 제1 실시예와 같기 때문에 설명을 생략한다.
지금, 제1, 제 2 L/L실(84a,84b)에는 처리전 웨이퍼(W)가 수용되며, 진공 반송 로보트(45)의 제1 진공 반송 암(47a)에는 처리후 웨이퍼(W)가 유지되어 있다. 또한 처리실(43)은 웨이퍼(W)에 대한 처리가 행해지고 있다. 그리고, 대기 반송 로보트(46)의 제1 대기 반송 암(51a)에는 캐리어(49)로부터 꺼낸 처리전 웨이퍼(W)가 유지되어 있다.
도3의 컴퓨터(71)는 도11의 스텝(S21a~S25a)을 따라 제1 L/L실(84a) 주위의 반송을, 스텝(S21b~S25b)을 따라 제2 L/L실(84b) 주위의 반송을, 스텝(S21c~24c)을 따라 처리실(43) 주위의 반송을 한다.
우선 컴퓨터(71)는 제1 L/L실(84a)에 대해 Wf 교환을 행한다(스텝(S21a)). 즉, 컴퓨터(71)는 제1 L/L실(84a)에 수용된 처리전 웨이퍼(W)를 제2 진공 반송 암(47b)으로 받고, 제1 진공 반송 암(47a)에 유지한 처리후 웨이퍼(W)를 제1 L/L실(84a)의 웨이퍼 홀더(64)에 탑재한다.
다음에, 컴퓨터(71)는 퍼지 밸브(64)를 개방 작동하여 제1 L/L실(84a)내를 대기압화 한다(스텝(S22a)). 이 때, 처리실(43)에서는 웨이퍼(W)에 대한 처리가 종료되어 있으며, 컴퓨터(71)는 동시에 처리실(43)에 대해 Wf 교환을 행한다(스텝(S21c)). 즉, 컴퓨터(71)는 도6a~d의 시퀀스를 따라, 제1 진공 반송 암(47a)에 처리실(43)로부터 처리후 웨이퍼(W)를 받고, 제2 진공 반송 암(47b)에 유지한 처리전 웨이퍼(W)를 처리실(43)에 배치한다. 그 후, 컴퓨터(71)는 처리실(43)에 수용한 웨이퍼(W)에 대해 소정의 프로세스 처리를 실시한다(스텝(22c)).
스텝(S22a)에서의 제1 L/L실(84a)의 대기압화가 종료되면, 컴퓨터(71)는 제1 L/L실(84a)에 대해 대기압하의 Wf 교환을 행한다(스텝(S23a)). 즉, 컴퓨터(71)는 제1 대기 반송 암(51a)에 유지한 처리전 웨이퍼(W)와, 제1 L/L실(84a)에 있는 처리후 웨이퍼(W)를 교환한다. 이 때, 처리실(43)에 대한 wf 교환이 종료되어 있고, 컴퓨터(71)는 제2 L/L실(84b)에 대해서, 제1 진공 반송 암(47a)에 유지한 처리후 웨이퍼(W)와, 제2 L/L실(84b)에 수용되고 있는 처리전 웨이퍼(W)를 교환한다. 즉, 컴퓨터(71)는 제1 L/L실(84a)에 대한 Wf 교환과, 제2 L/L실(84b)에 대한 Wf 교환을 동시에 행한다(스텝(21b)).
그 교환을 종료하면, 컴퓨터(71)는 배기 밸브(89a)를 작동하여 제1 L/L실(84a)을 진공 배기하며(스텝(S24a)), 퍼지 밸브(90b)를 작동하여 제2 L/L실(84b)을 대기압화 한다(스텝(S22b)). 이 때, 스텝(S22c)에서의 프로세스 처리가 종료된다(처리 시간이 짧음). 따라서 컴퓨터(71)는 처리실(43)에 대한 Wf 교환을 상기 스텝(S24a, S22b)과 동시에 행하고, 제2 진공 반송 암(47b)에 유지한 처리전 웨이퍼(W)와, 처리실(43)의 처리후 웨이퍼(W)를 교환한다.
다음에, 제1 L/L실(84a)내가 진공이 되면, 컴퓨터(71)는 스텝(S21a)과 마찬가지로, 제l L/L실(84a)에 대해 Wf 교환을 행한다(스텝(S25a)). 또, 컴퓨터(71)는 스텝(S23a)에서의 제1 L/L실(84a)에 대한 Wf 교환과 마찬가지로, 제2 L/L실(84b)에 대한 Wf 교환을 행한다(스텝(S23b)).
다음에, 컴퓨터(71)는 스텝(S24a)에서의 제1 L/L실(84a)에 대한 "진공 배기"와 마찬가지로, 제2 L/L실(84b)에 대한 "진공 배기"를 행한다(스텝(S24b)). 또한 컴퓨터(71)는 스텝(S25a)에서의 제1 L/L실(84a)에 대한 Wf 교환과 마찬가지로, 제2 L/L실(84b)에 대한 "Wf 교환"을 행한다(스텝(S25b)).
즉, 컴퓨터(71)는 제1, 제2 L/L실(84a,84b)에 대해서, "진공 배기와 대기압화"를 교호로 행함으로써, 대기부와 진공부 사이의 반송 택트의 단축을 도모하고 있다. 이에 따라 처리실(43)에서의 프로세스 처리에 요하는 시간이 짧은 반도체 제조 장치에서, 웨이퍼(W)의 반송 택트의 단축을 도모하고 있다.
이상 기술한 바와 같이 본 실시예에 의하면, 제 1 실시예의 효과에 부가하여, 이하의 효과를 가져다 준다.
(1) 반도체 제조 장치(81)는 수직 방향으로 전개된 2개의 L/L실(84a,84b)을 구비하고 있다. 그 결과, L/L실(84a,84b)의 점유 면적은 종래의 반도체 제조 장치(11,31)와 같이 수평 방향으로 배열된 L/L실(14,15)의 점유 면적에 비해 작아진다. 또한, L/L실(84a,84b)은 진공 반송 암(47a,47b)에 대해서 상하 방향에서 웨이퍼(W)를 공급 가능하게 구성되어 있다. 그 결과, 반도체 제조 장치(81) 전체의 점유 면적에 대한 L/L실(84a,84b)을 포함한 진공 반송실(82)의 점유 면적의 비율을 작게 할 수 있다.
(제3 실시예)
이하, 본 발명의 제3 실시예를 도12~도16을 따라 설명한다.
또 설명의 편의상, 제1, 제2 실시예와 동일 구성에 대해서는 동일한 부호를 붙이고 그 설명을 일부 생략한다.
도12는 반도체 제조장치(91)의 개략 평면도를 나타낸다. 도13,14는 로드록실과 처리실의 개략 측단면도를 나타낸다.
반도체 제조 장치(91)는 진공 반송실(92), 처리실(43), 2개의 진공 예비실(로드록실, 이하, L/L실이라 함)(93a,93b)을 구비한다. 또, 반도체 제조 장치(91)는 진공 반송 장치로서의 진공 반송 로보트(94), 대기 반송 장치로서의 대기 반송 로보트(46)를 구비한다.
진공 반송실(92)은 제 1 실시예와 같이, 전후 방향(도12의 상하 방향)으로 뻗는 직사각형 형상으로 형성되어 있다. 제1, 제2 L/L실(93a,93b)은 제2 실시예와 같이, 수직 방향으로 전개되어 형성되어 있다. 따라서 본 실시예의 대기부, 즉 캐리어(49)와 제1, 제2 L/L실(93a,94b) 사이의 반송 시퀀스는 제2 실시예의 그것과 같다.
진공 반송실(92)에는 내부에 진공 반송 로보트(94)가 진공 반송실(92)의 전후 방향 중앙에 구비되어 있다. 진공 반송 로보트(94)는 상하 방향으로 배치된 2개의 진공 반송 암(95a,95b)을 가지며, 이들 암(95a,95b)은 진공 반송실(92)의 실내 우측의 축(L1)을 중심으로 하여 수평 회전 가능하게, 또 그 축(L1)을 따라 상하 방향으로 이동 가능하게 지지되어 있다(도2 참조).
그리고, 처리실(43) 및 L/L실(93a,93b)은 진공 반송 암(95a,95b)의 선회 원주 상에 배치되어 있다. 또한 L/L실(93a,93b)은 수직 방향(도12의 표리 방향)으로 전개(배치)되어 있다. 따라서 본 실시예의 L/L실(93a,93b)의 점유 면적은 도34,36에 나타내는 종래의 반도체 제조장치(11,31)와 같이, 수평 방향으로 배치된 로드록실(14,15)의 점유 면적에 비해 작다.
그리고, 진공 반송 로보트(94)는 제1 실시예와 같이, 진공 반송 암(95a,95b)을 선회 동작과 상하 동작만으로, 처리실(43)과 L/L실(93a,93b) 사이에 웨이퍼(W)를 반송한다. 따라서 종래의 진공 반송 로보트(20,32)(도34,36 참조)에 비해서 전체를 선회시킬 필요가 없다. 또, 진공 반송 암(95a,95b)이 다관절로 구성되어 있지 않기 때문에, 이들 암(95a,95b)의 제어가 용이하다.
더우기, 본 실시예에서 반도체 제조장치(91)는 제1, 제2 실시예의 반도체 제조 장치의 진공부 반송 시퀀스에 비해서, 진공 반송실(92)내에 버퍼를 가지지 않는 반송 시퀀스를 갖는다. 즉 본 실시예의 반도체 제조 장치(91)는 L/L실(93a,93b)과 처리실(43) 사이에 직접 웨이퍼(W)를 반송하도록 구성되어 있다.
따라서 처리실(43)과 제1, 제2 L/L실(93a,93b)은 각각의 중심이 진공 반송 로보트(94)의 진공 반송 암(95a,95b)의 선회 원주 상(자세하게는 암(95a,95b)에 의해 반송되는 웨이퍼(W)의 중심 궤적의 선상)이다. 또한 처리실(43)과 제1, 제2 L/L실(93a,93b) 사이의 거리는 암(95a,95b)이 선회를 행하지 않는 위치에서, 이들 진공 반송 암(95a,95b)에 웨이퍼를 유지하기 위한 공간이 불필요하기 때문에, 그 만큼 제1, 제2 실시예에 비해 짧게 할 수 있다. 이에 따라 진공 반송실(92)의 점유 면적이 더 적어진다.
진공 반송 암(95a,95b)은 각각 워크로서의 웨이퍼(W)를 유지하기 위한 원호 형상으로 형성된 제1, 제2 유지부(96a,96b)를 구비한다. 제1, 제2 유지부(96a,96b)는 처리실(43), 제1, 제2 L/L실(93a,93b)과 간섭하지 않도록 형성되어 있다. 상술하면, 제l 유지부(96a)는 암(95a,95b)의 선단에 설치되고, 제2 유지부(96b)는 제l 유지부(96a)와 반송하는 웨이퍼(W)의 외경에 대응한 거리만큼 떨어져서 설치된다. 그 제2 유지부(96b)는 처리실(43)과 제1, 제2 L/L실(93a,93b) 사이에 위치한다. 따라서 제2 유지부(96b)는 처리실(43) 및 제l, 제2 L/L실(93a,93b)과 간섭하지 않도록, 그 길이가 암(95a,95b)의 폭과 대략 동일하게 형성되어 있다. 그리고, 제1 유지부(96a)는 길이가 짧은 제2 유지부(96b)와 협력하여 반송하는 웨이퍼(W)가 안정되도록 그 길이가 결정되어 있다.
다음에, 처리실(43)과 제1, 제2 L/L실(93a,93b)의 구성을 설명한다. 도13은 처리실(43)과 제1 L/L실(93a) 사이에 직접 웨이퍼(W)를 반송 가능한 상태를 나타내며, 도14는 처리실(43)과 제l, 제2 L/L실(93a,93b)을 구성한 상태를 나타낸다.
처리실(43)은 제1 실시예와 같이, 진공 반송실(92) 후방의 상벽(92a)에 일체 형성된 처리실 해치(52)와, 도시하지 않는 액츄에이터에 의해 상하 방향으로 이동 가능하게 지지된 처리실 스테이지(53)를 포함한다.
처리실 스테이지(53)에는 3개의 리프트 핀(54a)이 도시되지 않는 액츄에이터에 의해 승강 가능하게 구비되어 있다. 리프트 핀(54a)은 듀얼 포지션 리프트 핀이고, 2개의 정지 위치를 갖는다. 이 2개의 정지 위치는 진공 반송 암(95a,95b)의 수직 방향 위치와 대응하고 있다. 즉, 리프트 핀(54a)은 제1 진공 반송 암(95a)에 유지된 웨이퍼(Wa)를 받는 제l 정지 위치, 제2 진공 반송 암(95b)에 유지된 웨이퍼(Wb)를 받는 제2 정지 위치, 받은 웨이퍼(W)를 처리실 스테이지(53)상에 탑재하는 탑재 위치로 바뀌어 배치된다. 따라서 리프트 핀(54a)은 진공 반송 암(47a,47b)에 의한 웨이퍼(W)의 반송에 지장이 없다.
제1, 제2 L/L실(93a,93b)은 제2 실시예의 제1, 제2 L/L실(84a,84b)과 거의 마찬가지로 형성되어 있다. 즉, 제l L/L실(93a)은 각각 도시하지 않는 액츄에이터에 의해 상하 방향으로 이동 가능하게 지지된 제1 로드록 해치(제1 해치)(97a)와 제1 로드록 스테이지(제1 스테이지)(98a)를 포함한다. 제1 해치(97a)와 제1 스테이지(98a)는 진공 반송실(92)의 전방 상벽(92a)을 사이에 두고 배치되어 있다.
상벽(92a)에는 진공 반송실(92)의 내부와 상방을 연통하고, 수평 상태의 웨이퍼(W)가 상하 방향으로 통과 가능한 내경을 가지는 제1 반송 통로(99a)가 형성되며, 제1 해치(97a)는 폐색 위치에서 제1 반송 통로(99a) 상측을 폐색하고, 제1 스테이지(98a)는 폐색 위치에서 제1 반송 통로(99a) 하측을 폐색한다.
제1 해치(97a)는 액츄에이터의 구동에 의해서, 하방을 대기 반송 암(51a,51b)이 이동 가능한 높이의 반송 위치까지 상승한다. 즉, 제1 해치의 반송 위치는 대기 반송 암(51a,51b)과 간섭하지 않도록 반송 위치의 높이가 설정되어 있다.
제1 스테이지(98a)는 액츄에이터의 구동에 의해서, 선회하는 진공 반송 암(95a,95b)이 제1 스테이지 상방을 통과 가능한 높이의 반송 위치까지 하강한다. 즉, 제1 스테이지(98a)의 반송 위치는 선회하는 진공 반송 암(95a,95b)과 간섭하지 않도록 그 높이가 설정되어 있다.
제1 스테이지(98a)의 상면에는 업측 웨이퍼 홀더(이하, 제1 홀더라고 함)(100a)가 설치되어 있다. 제1 홀더(100a)는 2장의 웨이퍼(W)를 제1 스테이지(98a) 상면에서 각각 소정의 높이로 유지 가능하게 형성되어 있다. 또한 제1 홀더(100a)는 도14에 나타내는 것처럼, 제1 스테이지(98a)가 폐색 위치에 있을 때에, 2장의 웨이퍼(W)를 진공 반송실(92) 상면보다도 높은 위치로 유지하는 높이를 갖는다.
따라서 웨이퍼(W)는 대기 반송 암(51a,51b), 진공 반송 암(95a,95b)에 의해 반송된다. 상술하면, 웨이퍼(W)는 제1 스테이지(98a)가 도13에 나타내는 반송 위치에 있을 때에 진공 반송 암(95a,95b)에 의해 반송되며, 제1 스테이지(98a)가 도14에 나타내는 폐색 위치에 있을 때에 대기 반송 암(51a,51b)에 의해 반송된다. 그리고 제l 홀더(10Oa)는 대기 반송(51a,51b) 및 진공 반송 암(95a,95b)과 간섭하지 않는 형상으로 형성되어 있다.
제2 L/L실(93b)은 제l L/L실(93a)과 상하 대칭으로 형성되고 있다. 즉, 제2 L/L실(93b)은 각각 도시하지 않는 액츄에이터에 의해 상하 방향으로 이동 가능하게 지지된 제2 로드록 해치(제2 해치)(97b)와 제2 로드록 스테이지(제2 스테이지)(98b)를 포함한다. 제2 해치(97b)와 제2 스테이지(98b)는 진공 반송실(92)의 전방 하벽(92b)을 사이에 두고 배치되어 있다.
하벽(92b)에는 진공 반송실(92)의 내부와 하방을 연통하고, 수평 상태의 웨이퍼(W)가 통과 가능한 내경을 갖는 제2 반송 통로(99b)가 형성되어 있다. 제2 해치(97b)는 폐색 위치에서 제2 반송 통로(99b) 하측을 폐색하고, 제2 스테이지(98b)는 폐색 위치에서 제2 반송 통로(99b) 상측을 폐색한다.
제2 해치(97b)는 제1 해치(97a)와 상하 대칭으로 형성되어 있다. 제2 해치(97b)는 액츄에이터의 구동에 의해서, 상방을 대기 반송 암(51a,51b)이 이동 가능한 높이의 반송 위치까지 하강한다. 즉, 제2 해치의 반송 위치는 대기 반송 암(51a,51b)과 간섭하지 않도록 그 높이가 설정되어 있다.
제2 스테이지는 액츄에이터의 구동에 의해서, 선회하는 진공 반송 암(95a,95b)이 제2 스테이지 하부를 통과 가능한 높이의 반송 위치까지 상승한다. 즉, 제2 스테이지(98b)의 반송 위치는 선회하는 진공 반송 암(95a,95b)과 간섭하지 않도록 그 높이가 설정되어 있다.
제2 스테이지(98b)의 하면에는, 다운측 웨이퍼 홀더(이하, 제2 홀더라고 함)(l00b)가 구비되어 있다. 제2 홀더(100b)는 도13, 14에 나타내는 것처럼, 2장의 웨이퍼(W)를 제2 스테이지(98b) 하면보다도 낮은 위치에 유지하는 높이를 갖는다.
따라서 웨이퍼(W)는 대기 반송 암(51a,51b), 진공 반송 암(95a,95b)에 의해 반송된다. 상술하면, 웨이퍼(W)는 제2 스테이지(98b)가 반송 위치에 있을 때에 진공 반송 암(95a,95b)에 의해 반송되고, 제2 스테이지(98b)가 폐색 위치에 있을 때에 대기 반송 암(51a,51b)에 의해 반송된다. 그리고, 제2 홀더(100b)는 대기 반송 암(51a,51b) 및 진공 반송 암(95a,95b)과 간섭하지 않는 형상으로 형성되고 있다.
또한 처리실(43)에서는 거의 진공 반송 암(95a,95b)에 의해 웨이퍼(W)를 반송한 위치에서, 처리실 스테이지(53)를 상하 동작시키는 일없이 웨이퍼(W)를 리프트 핀(54a)에 의해 받을 수 있다. 또 제1, 제2 L/L실(93a,93b)에서는 거의 진공 반송 암(95a,95b)에 의해 웨이퍼(W)를 반송한 위치에서, 제1, 제2 홀더(100a,100b)로 그 웨이퍼(W)를 유지할 수 있다. 이 때문에 처리실(43)과 제1, 제2 L/L실(93a,93b) 사이에 직접 반송하는 것이 용이하게 된다.
다음에, 상기와 같이 구성된 반도체 제조 장치(41)에서의 진공 반송 로보트(94)의 반송 동작을 설명한다.
도15a~d는 처리실(43)의 처리후 웨이퍼(W)를 직접 제1 L/L실(93a)(또는 제2 L/L실(93b))의 처리전 웨이퍼(W)와 교환하는 경우의 진공 반송 암(95a,95b)의 움직임을 나타낸다.
지금, 처리실(43)에서 웨이퍼 프로세스 처리가 종료된 상태에 있다. 즉, 도15a에서 처리실(43)의 리프트 핀(54a)에는 처리후 웨이퍼(W1)가 유지되며, 제1 L/L실(93a)의 웨이퍼 홀더(64)에는 처리전 웨이퍼(W2)가 유지되어 있다.
도3의 컴퓨터(71)는 다음의 (31)~(33)의 스텝을 따라 처리후 웨이퍼(W1)와 처리전 웨이퍼(W2)를 교환한다.
(31) 컴퓨터(71)는 처리실 스테이지(53)를 도13의 반송 위치까지 하강시킨다. 다음에, 컴퓨터(71)는 진공 반송 로보트(94)의 제1 진공 반송 암(95a)을 처리실(43)의 웨이퍼(W1)를 유지하는 수수(受授) 위치까지 선회시키고, 제2 진공 반송 암(95b)을 제1 L/L실(93a)의 웨이퍼(W2)를 유지하는 수수(受授) 위치까지 선회시킨다(도15a->도15b).
(32) 컴퓨터(71)는 도5(c)에 나타내는 것처럼, 제1, 제2 진공 반송 암(95a,95b)을 동시에 구동하여, 처리실(43)의 웨이퍼(W1)와 처리전 웨이퍼(W2)를 교환한다. 즉, 컴퓨터(71)는 제1, 제2 진공 반송 암(95a,95b)을 상승시켜서, 처리후 웨이퍼(W1)와 처리전 웨이퍼(W2)를 유지한다. 다음에, 컴퓨터(71)는 제1 진공 반송 암(95a)을 처리실(43)으로부터 제1 L/L실(93a)으로의 선회 동작과, 제2 진공 반송 암(95b)을 제1 L/L실(93a)으로부터 처리실(43)으로의 선회 동작을 동시에 행한다.
(33) 컴퓨터(71)는 제1, 제2 진공 반송 암(95a,95b)을 하강시켜서, 처리전 웨이퍼(W2)를 처리실(43)의 리프트 핀(54a)상에, 처리후 웨이퍼(W1)를 제1 L/L실(93a)의 제1 홀더(100a)에 유지한다. 그 후, 컴퓨터(71)는 제1,제2 진공 반송 암(95a,95b)을 처리실(43) 및 제l,제2 L/L실(93a,93b)과 간섭하지 않는 대기 위치까지 선회시킨다(도16d).
컴퓨터(71)는 상기와 같이 하여, 처리실(43)의 처리후 웨이퍼(W1)와 제1 L/L실(93a)의 처리전 웨이퍼(W2)를 직접 교환한다. 그 후, 컴퓨터(71)는 처리실 스테이지(53)를 상승시켜서 처리실(43)을 형성한다. 그리고, 컴퓨터(71)는 레시피를 따라 처리전 웨이퍼(W2)에 대해 웨이퍼 프로세스 처리를 실시한다.
또 처리실(43)의 처리후 웨이퍼(W)를 직접 제2 /L실(93b)의 처리전 웨이퍼(W)와 교환하는 동작에 대해서는, 상기 제1 L/L실(93a)에서의 동작과 같기 때문에 설명을 생략한다.
다음에, 상기 같이 구성된 반도체 제조 장치(91)의 반송 동작을 도16의 반송 시퀀스를 따라 설명한다.
지금 제1, 제2 L/L실(93a,93b)에는 처리전 웨이퍼(W)가 수용되어 있다. 또한 처리실(43)에서는 웨이퍼(W)에 대한 처리가 행해지고 있다. 그리고 대기 반송 로보트(46)의 제1 대기 반송 암(51a)에는 캐리어(49)로부터 꺼낸 처리전 웨이퍼(W)가 유지되어 있다.
도3의 컴퓨터(71)는 도1의 스텝(S31a~S35a)을 따라 제1 L/L실(93a) 주위의 반송을, 스텝(S31b~S35b)을 따라 제2 L/L실(93b) 주위의 반송을, 스텝(S31c~24c)을 따라 처리실(43) 주위의 반송을 한다.
먼저, 컴퓨터(71)는 제1 L/L실(93a)에 대해 Wf 교환을 행한다(스텝(S31a)). 이 스텝(S31a)에서의 Wf 교환은 처리실(43)과 제1 L/L실(93a) 사이에 직접 행하여진다. 따라서 컴퓨터(71)는 스텝(S31a)의 처리를 함으로써, 처리실(43)에 대한 스텝(S31c)의 처리를 행한다. 즉, 컴퓨터(71)는 처리실(43)의 처리후 웨이퍼(W)와, 제1 L/L실(93a)의 처리전 웨이퍼(W)를 교환한다.
다음에, 컴퓨터(71)는 퍼지 밸브(64)를 개방 작동하여 제l L/L실(93a)내를 대기압화한다(스텝(S32a)). 이 사이에, 처리실(43)에서는 웨이퍼(W)에 대한 프로세스 처리가 행하여진다(스텝(S32c)).
스텝(S32a)에서의 제1 L/L실(93a)의 대기압화가 종료하면, 컴퓨터(71)는 제1 L/L실(93a)의 처리후 웨이퍼(W)와, 대기 반송 암(51a)에 유지한 처리전 웨이퍼(W)를 교환한다. 이 때, 처리실(43)에서의 프로세스 처리가 종료한 상태다. 따라서 컴퓨터(71)는 처리실(43)과 제2 L/L실(93b)에 Wf 교환을 행한다(스텝(S31b,S33c)).
이들 교환을 종료하면, 컴퓨터(71)는 배기 밸브(89a)을 작동하여 제1 L/L실(93a)을 진공 배기하고(스텝(S34a)), 퍼지 밸브(90b)를 작동하여 제2 L/L실(93b)을 대기압화한다(스텝(S32b)). 또한 컴퓨터(71)는 처리실(43)에 대해 프로세스 처리를 행한다(스텝(S34c)).
다음에, 제1 L/L실(93a)내가 진공이 되면, 컴퓨터(71)는 스텝(S31a)과 마찬가지로, 처리실(43), 제1 L/L실(93a)에 대해서 "Wf 교환"을 행한다(스텝(S35c, S35a)). 또, 컴퓨터(71)는 스텝(S33a)에서의 제1 L/L실(93a)에 대한 "Wf 교환"과 마찬가지로, 제2 L/L에 대한 "Wf 교환"을 행한다(스텝(S33b)).
다음에, 컴퓨터(71)는 스텝(S34a)에서의 제l L/L실(93a)에 대한 "진공 배기"와 마찬가지로, 제2 L/L실(93b)에 대한 "진공 배기"를 행한다(스텝(S34b)). 또한 컴퓨터(71)는 스텝(S35a)에서의 제1 L/L실(93a)에 대한 "Wf 교환"과 마찬가지로, 제2 L/L실(93b)에 대한 "Wf 교환"을 행한다(스텝(S35b)).
즉, 컴퓨터(71)는 제1, 제2 L/L실(93a,93b)에 대해서, "진공 배기 와 대기압화"를 교호로 함으로써, 대기부와 진공부 사이의 반송 택트의 단축을 도모한다. 이에 따라 처리실(43)에서의 프로세스 처리에 필요한 시간이 짧은 반도체 제조 장치에서, 웨이퍼(W)의 반송 택트의 단축을 도모하고 있다.
이상 기술한 것처럼 본 실시예에 의하면, 상기 각 실시예의 효과에 부가하여, 이하의 효과를 가져다 준다.
(1) 반도체 제조 장치(91)의 진공 반송 로보트(94)는 진공 반송 암(95a,95b)에 의해 L/L실(93a,93b)과 처리실(43) 사이에 직접 웨이퍼(W)를 반송하도록 했다. 이에 따라 진공 반송실(92)내에 웨이퍼(W)를 버퍼로서 갖는 공간이 필요없어, 그 만큼 처리실(43)과 L/L실(93a,93b) 사이의 거리가 짧게 된다. 그 결과, 진공 반송실(92)의 점유 면적의 비율을 작게 할 수 있다.
(제4 실시예)
이하, 본 발명의 제4 실시예를 도17~도20을 따라 설명한다.
또, 설명의 편의상, 제1~제3 실시예와 같은 구성에 대해서는 동일한 부호를 붙이고 그 설명을 일부 생략한다.
도17은 반도체 제조 장치(101)의 개략 평면도를 나타낸다. 도18, 19는 로드록실과 처리실의 개략 측단면도를 나타낸다.
반도체 제조 장치(101)는 진공 반송실(102), 2개의 처리실(103,104), 4개의 진공 예비실(로드록실, 이하, L/L실이라고 함)(105a,105b,106a,106b)을 구비한다. 즉, 반도체 제조 장치(101)는 2개의 웨이퍼(W)에 대해 동시에 프로세스 처리를 할 수 있는 구조를 갖는다. 또 반도체 제조 장치(101)는 진공 반송 장치로서의 진공 반송 로보트(107), 대기 반송 장치로서의 대기 반송 로보트(46)를 구비한다.
진공 반송실(102)은 수평 단면 대략의 정사각형 형상으로 형성되어 있다. 진공 반송실(102)에는 내부에 진공 반송 로보트(107)가 구비되어 있다. 진공 반송 로보트(107)는 상하 방향으로 배치된 2개의 진공 반송 암(108a,108b)을 가지며, 이들 암(108a,108b)은 진공 반송실(102) 중앙의 수직 방향으로 뻗는 축(L1)을 중심으로 해서, 수평 회전 가능하게, 또 그 축(L1)을 따라 상하 방향으로 이동 가능(도2 참조)하게 지지되어 있다.
진공 반송 암(108a,108b)은 복수의 워크로서의 웨이퍼(W)를 유지할 수 있는 형상으로 형성되어 있다. 상술하면, 제1 진공 반송 암(108a)은 제l, 제2 핸드부(109a,109b)를 구비한다. 제1 핸드부(109a)에는 제3 실시예의 진공 반송 암(95a)과 마찬가지로, 제1, 제2 유지부(96a,96b)가 구비되어 있다. 마찬가지로 제2 핸드부(109b)는 제1, 제2 유지부(96a,96b)가 구비되어 있다. 이에 따라, 제l 진공 반송 암(108a)은 2장의 웨이퍼(W)를 유지한다.
마찬가지로 제2 진공 반송 암(108b)은 제1, 제2 핸드부(110a,110b)를 구비하며, 이들 핸드부(110a,110b)에는 각각 제1, 제2 유지부(96a,96b)가 구비되어 있다. 이에 따라 제2 진공 반송 암(108b)은 2장의 웨이퍼(W)를 유지한다.
처리실(103, 104)과 업측 L/L실(105a,106a)은 진공 반송 암(108a,108b)의 일점 쇄선으로 나타내는 선회 원주 상으로 등각도 간격, 즉 90도 간격으로 배치되어 있다. 또한 L/L실(105a,105b), L/L실(106a,106b)은 각각 수직 방향(도17의 표리 방향)으로 전개(배치)되어 있다.
처리실(103)은 제3 실시예의 처리실(43)과 마찬가지로 구성되며, 처리실(104)은 처리실(103)과 좌우 대칭으로 형성되어 있다. 양쪽 처리실(103,104)은 웨이퍼(W)에 대해서 같은 프로세스 처리를 실시하도록 구성되어 있다.
L/L실(106a,106b)은 제3 실시예의 제1, 제2 L/L실(93a,93b)(도13, 14참조)과 같이 구성되어 있다. 그리고, L/L실(105a,105b)은 L/L실(106a,106b)과 좌우 대칭으로 형성되어 있다.
도18은 처리실(l03)와 업측 L/L실(106a) 사이에 직접 웨이퍼(W)를 반송 가능한 상태를 나타내며, 도19는 처리실(103)과 L/L실(106a,106b)을 구성한 상태를 나타낸다. 처리실(104)은 처리실(103)과, L/L실(105a,105b)은 L/L실(106a,106b)과 좌우 대칭이기 때문에, 도면을 생략한다.
제1, 제2 진공 반송 암(108a,108b)은 처리실(103,104)과 L/L실(105a,106a)(105b,106b) 중의 어느 2개소에 있는 2장의 웨이퍼(W)를 동시에 유지-반송-탑재할 수 있도록 형성되어 있다. 따라서 본 실시예에서는 인접하는 2개소에 있는 2장의 웨이퍼(W)를 동시에 유지-반송-탑재하는 것이 가능하게 형성되어 있다. 즉, 제1, 제2 진공 반송 암(108a,108b)은 제1 핸드부(109a,11Oa)와 제2 핸드부(109b,110b)가 90도 각도를 형성하도록 형성되어 있다.
또 제1, 제2진공 반송 암(108a,108b)을 제l, 제2 핸드부(109a)로부터 (10b)가 180도 각도를 형성하도록 형성되어도 좋다. 이 경우, 제1, 제2 진공 반송 암(108a,108b)은 처리실(103)과 L/L실(105a)(또는 105b), 처리실(104)과 L/L실(106a)(또는 106b)에 있는 웨이퍼(W)를 동시에 반송할 수 있게 된다.
그리고, 진공 반송 로보트(107)는 제2 실시예와 같이, 진공 반송 암(108a,108b)을 선회 동작과 상하 동작만으로, 처리실(103,104)과 L/L실(105a,106a)(또는 105b,106b) 사이에, 동시에 2장의 웨이퍼(W)를 반송한다.
이에 따라 본 실시예의 진공 반송 로보트(107)는 종래의 진공 반송 로보트(20, 32)(도34,36 참조)에 비해 전체를 선회시킬 필요가 없다. 또, 진공 반송 암(108a,108b)이 다관절로 구성되어 있지 않기 때문에, 이들 암(108a,108b)의 제어가 용이하다.
또한 본 실시예에서 반도체 제조 장치(101)는 제3 실시예와 같이, 진공 반송실(102)내에 버퍼를 가지지 않는 반송 시퀀스를 갖는다. 즉, 본 실시예의 반도체 제조 장치(101)는 L/L실(105a,105b)과 처리실(103,104) 사이에 직접 웨이퍼(W)를 반송하도록 구성되어 있다.
따라서 처리실(103,104)과 제1, 제2 L/L실(105a,105b)은 각각 중심이 진공 반송 로보트(107)의 진공 반송 암(108a,108b)의 선회 원주 상(자세하게는 암(108a, 108b)에 의해 반송되는 웨이퍼(W)의 중심 궤적의 선상)이다. 또한 처리실(103,104)과 제1, 제2 L/L실(105a,105b)사이의 거리는 암(108a,108b)이 선회를 하지 않는 위치에서, 이들 진공 반송 암(108a,108b)에 웨이퍼를 유지하기 위한 공간이 불필요하기 때문에, 그 만큼 제1, 제2 실시예에 비해 짧게 할 수 있다. 이에 따라 진공 반송실(102)의 점유 면적이 더욱 적어진다.
다음에, 상기와 같이 구성된 반도체 제조 장치(41)에서의 진공 반송 로보트(107)의 반송 동작을 설명한다.
도20a~d는 처리실(103,104)의 처리후 웨이퍼(W)를 직접 업측 L/L실(105a,106a)의 처리전 웨이퍼(W)와 교환하는 경우의 진공 반송 암(108a,108b)의 움직임을 나타낸다.
지금, 처리실(103,104)에 웨이퍼 프로세스 처리가 종료된 상태에 있다. 즉, 도20a에서, 처리실(l03,104)의 리프트 핀(54a)에는 처리후 웨이퍼(W1)가 유지되고, L/L실(105a,106a)의 웨이퍼 홀더(100a)에는 처리전 웨이퍼(W2)가 유지되어 있다.
도3의 컴퓨터(71)는 다음의 (41)~(43)의 스텝을 따라서 처리후 웨이퍼(W1)와 처리전 웨이퍼(W2)를 교환한다.
(41) 컴퓨터(71)는 처리실(103,104)의 처리실 스테이지(53)를 도18의 반송 위치까지 하강시킨다. 다음에, 컴퓨터(71)는 진공 반송 로보트(107)의 제l 진공 반송 암(108a)을 처리실(103,104)의 웨이퍼(W1)를 유지하는 수수(受授) 위치까지 선회시키고, 제2 진공 반송 암(108b)을 업측 L/L실(l05a,106a)의 웨이퍼(W2)를 유지하는 수수(受授) 위치까지 선회시킨다(도20a->도20b).
(42) 컴퓨터(71)는 도20(c)에 나타내는 것처럼, 제1, 제2 진공 반송 암(108a,108b)을 동시에 구동하여, 처리실(103,104)의 웨이퍼(W1)와 처리전 웨이퍼(W2)를 교환한다. 즉, 컴퓨터(71)는 제1, 제2 진공 반송 암(108a,108b)을 상승시켜서, 처리후 웨이퍼(W1)와 처리전 웨이퍼(W2)를 유지한다. 다음에, 컴퓨터(71)는 제1 진공 반송 암(108a)을 처리실(103,104)에서 업측 L/L실(105a,106a)로의 선회 동작과, 제2 진공 반송 암(108b)을 업측 L/L실(105a,106a)에서 처리실(103,104)로의 선회 동작을 동시에 한다.
(43) 컴퓨터(71)는 제1, 제2 진공 반송 암(108a,108b)을 하강시켜서, 처리전 웨이퍼(W2)를 처리실(103,104)의 리프트 핀(54a)상에, 처리후 웨이퍼(W1)를 업측 L/L실(105a,106a)의 제1 홀더(100a)에 탑재한다. 그 후 컴퓨터(71)는 제1, 제2 진공 반송 암(108a,108b)을 처리실(103,104) 및 제1, 제2 L/L실(105a,105b)과 간섭하지 않는 대기 위치까지 선회시킨다(도20d).
컴퓨터(71)는 상기와 같이, 처리실(103,104)의 처리후 웨이퍼(W1)와, 업측 L/L실(105a,106a)의 처리전 웨이퍼(W2)를 교환한다. 그 후, 컴퓨터(71)는 처리실 스테이지(53)를 상승시켜서 처리실(103,104)을 형성하고, 레시피를 따라 처리전 웨이퍼(W2)에 대해서 웨이퍼 프로세스 처리를 실시한다. 이와 같이, 동시에 2장의 웨이퍼에 대해 프로세스 처리를 실시함으로써, 웨이퍼 1장당의 처리 시간의 단축을 도모하고 있다.
또, 처리실(103,104)의 처리후 웨이퍼(W)를 직접 다운측 L/L실(105b,106b)의 처리전 웨이퍼(W)와 교환하는 동작에 대해서는 상부 업측 L/L실(105a,106a)에 대한 동작과 같기 때문에, 설명을 생략한다.
이상 기술한 것처럼 본 실시예에 의하면, 상기 각 실시예의 효과에 부가하여, 이하의 효과를 가져다 준다.
(1) 반도체 제조 장치(101)는 2개의 처리실(103,l04)과 4개의 L/L실(105a,105b, 106a,106b)을 구비한다. 또한 반도체 제조 장치(101)는 동시에 2장의 웨이퍼(W)를 유지 가능한 진공 반송 암(108a,108b)을 갖는 진공 반송 로보트(107)을 더 구비한다. 이에 따라 반도체 제조 장치(101)는 동시에 2장의 웨이퍼(W)를 반송·처리함으로써, 스루푸트의 저하를 억제할 수 있다.
(제5 실시예)
이하, 본 발명의 제5 실시예를 도21~도24를 따라 설명한다.
또, 설명의 편의상 제1~제4 실시예와 동일한 구성에 대해서는 동일의 부호를 붙이고 그 설명을 일부 생략한다.
도21은 반도체 제조 장치(121)의 개략 평면도를 나타낸다. 도22, 23은 로드록실과 처리실의 개략 측단면도를 나타낸다.
반도체 제조 장치(121)는 진공 반송실(122), 2개의 처리실(103,104), 2개의 진공 예비실(로드록실, 이하, L/L실이라고 함)(123a,123b)을 구비한다. 즉, 반도체 제조 장치(121)는 2개의 웨이퍼(W)에 대해 동시에 프로세스 처리를 할 수 있는 구조를 갖는다. 또, 반도체 제조 장치(121)는 진공 반송 장치로서의 진공 반송 로보트(124), 대기 반송 장치로서의 대기 반송 로보트(46)를 구비한다.
진공 반송실(122)은 수평 단면의 대략 정사각형 형상으로 형성되어 있다. 진공 반송실(122)에는 내부에 진공 반송 로보트(124)가 구비되어 있다. 진공 반송 로보트(124)는 상하 방향으로 배치된 2개의 진공 반송 암(125a,125b)을 가지며, 이들 암(125a,125b)은 진공 반송실(122) 중앙의 수직 방향으로 뻗는 축(L1)을 중심으로 해서, 수평 회전 가능하게, 또 그 축(L1)을 따라 상하 방향으로 이동 가능(도2 참조)하게 지지되어 있다.
진공 반송 암(125a,125b)은 복수의 워크로서의 웨이퍼(W)를 유지할 수 있는 형상으로 형성되어 있다. 상술하면 제1 진공l 반송 암(125a)은 제1, 제2 핸드부(126a, 126b)를 구비한다. 제1 핸드부(126a)에는 제3 실시예의 진공 반송 암(95a)과 동일하게, 제1, 제2 유지부(96a,96b)가 구비되어 있다. 마찬가지로 제2 핸드부(126b)는 제1, 제2 유지부(96a,96b)가 구비되어 있다. 이에 따라 제1 진공 반송 암(125a)은 2장의 웨이퍼(W)를 유지한다.
마찬가지로, 제2 진공 반송 암(125b)는 제l, 제2 핸드부(127a,127b)을 구비하며, 이들 핸드부(127a,127b)에는 각각 제1, 제2 유지부(96a,96b)가 설치되어 있다. 이에 따라 제2 진공 반송 암(125b)은 2장의 웨이퍼(W)를 유지한다.
처리실(103,104)과 제1 L/L실(123a,123b)은 진공 반송 암(125a,125b)의 일점 쇄선으로 나타내는 선회 원주 상에 등각도 간격, 즉 120도 간격으로 배치되어 있다. 또한 L/L실(123a,123b)은 각각 수직 방향(도21의 표리 방향)으로 전개(배치)되어 있다.
처리실(103)은 제3 실시예의 처리실(43)과 동일하게 구성되며, 처리실(104)은 처리실(103)과 좌우 대칭으로 형성되어 있다. 양쪽 처리실(103,104)은 웨이퍼(W)에 대해 동일한 프로세스 처리를 하도록 구성되어 있다.
L/L실(123a,123b)은 제3 실시예의 제1, 제2 L/L실(93a,93b)과 동일하게 구성되어 있다. 따라서 제1, 제2 L/L실(123a,123b)의 홀더(100a,100b)에는 각각 2장의 웨이퍼(W)가 유지된다.
도22는 처리실(103)과 제1 L/L실(123b) 사이에 직접 웨이퍼(W)를 반송 가능한 상태를 나타내며, 도23는 처리실(103)과 L/L실(123b,106b)을 구성한 상태를 나타낸다. 처리실(104)은 처리실(103)과 좌우 대칭이기 때문에, 도면을 생략한다.
제1, 제2 진공 반송 암(125a,125b)은 처리실(103,104)과 L/L실(123a,123b) 중의 어느 2개소에 있는 2장의 웨이퍼(W)를 동시에 유지-반송-탑재할 수 있도록 형성되어 있다. 상술하면, 제1 진공 반송 암(125a)은 처리실(103)(또는 104)의 처리후 웨이퍼(W)와, 홀더(10Oa)의 상단(또는 홀더(100b)의 상단)의 미처리 웨이퍼(W)를 유지한다. 제2 진공 반송 암(125b)은 처리실104(또는 103)의 처리후 웨이퍼(W)와, 홀더(100a)의 하단(또는 홀더(100b)의 하단)의 미처리의 웨이퍼(W)를 유지한다.
따라서 본 실시예에서는 인접하는 2개소에 있는 2장의 웨이퍼(W)를 동시에 유지-반송-탑재할 수 있게 형성되어 있다. 즉, 제1, 제2 진공 반송 암(125a,125b)은 제1 핸드부(126a,127a)와 제2 핸드부(126b,127b)가 120도의 각도를 형성하도록 형성되어 있다.
그리고, 진공 반송 로보트(124)는 제4 실시예와 같이, 진공 반송 암(125a,125b)을 선회 동작과 상하 동작만으로, 처리실(103,104)과 L/L실(123a(또는 123b) 사이에, 동시에 2장의 웨이퍼(W)를 반송한다.
이에 따라 본 실시예의 진공 반송 로보트(124)는 종래의 진공 반송 로보트(20,32)(도34,36 참조)에 비해 전체를 선회시킬 필요가 없다. 또, 진공 반송 암(125a,125b)이 다관절로 구성되어 있지 않기 때문에, 이들 암(125a,125b)의 제어가 용이하다.
또한 본 실시예에서, 반도체 제조 장치(121)는 제3 실시예와 마찬가지로, 진공 반송실(122)내에 버퍼를 가지지 않는 반송 시퀀스를 갖는다. 즉, 본 실시예의 반도체 제조 장치(121)는 L/L실(123a,123b)과 처리실(103,104) 사이에 직접 웨이퍼(W)를 반송할 수 있게 구성되어 있다.
따라서 처리실(103,104)과 제1, 제2 /L실(123a,123b)은 각각 중심이 진공 반송 로보트(124)의 진공 반송 암(125a,125b)의 선회 원주 상(자세하게는 암(125a,125b)에 의해 반송되는 웨이퍼(W)의 중심 궤적의 선상)이다. 또한 처리실(103,104)과 제1, 제2 L/L실(123a,123b) 사이의 거리는 암(125a,125b)이 선회를 하고 있지 않은 위치에서, 이들 진공 반송 암(125a,125b)에 웨이퍼를 유지하기 위한 공간이 불필요하기 때문에, 그 만큼 제1, 제2 실시예에 비하여 짧게 할 수 있다. 이에 따라 진공 반송실(122)의 점유 면적이 더욱 적게 된다.
다음에, 상기 같이 구성된 반도체 제조 장치(41)에서의 진공 반송 로보트(124)의 반송 동작을 설명한다.
도24a~d은 처리실(103,104)의 처리후 웨이퍼(W)를 인접 제1 L/L실(123a)의 처리전의 2장의 웨이퍼(W)와 교환하는 경우의 진공 반송 암(125a,125b)의 움직임을 나타낸다.
지금, 처리실(103,104)에서 웨이퍼 프로세스 처리가 종료된 상태에 있다. 즉, 도24a에서 각 처리실(103,104)의 리프트 핀(54a)에는 각각 1장의 처리후 웨이퍼(W1a,Wlb)가 유지되며, L/L실(123a)의 웨이퍼 홀더(100a)에는 2장의 처리전의 웨이퍼(W2a,W2b)가 유지되어 있다.
도3의 컴퓨터(71)는 다음의 (51)~(53)의 스텝을 따라 처리후 웨이퍼(Wl)과 처리전 웨이퍼(W2)를 교환한다.
(51) 컴퓨터(71)는 처리실(103,104)의 처리실 스테이지(53)를 도22의 반송 위치까지 하강시킨다. 다음에, 컴퓨터(71)는 진공 반송 로보트(124)의 제1 진공 반송 암(125a)을 제1 처리실(103)의 웨이퍼(Wla)를 제2 핸드부(126b)에 의해 유지하는 수수(受授) 위치까지 CW 방향으로 선회시키고, 제2 진공 반송 암(125b)을 제2 처리실(104)의 웨이퍼(W1b)를 제1 핸드부(127a)에 의해 유지하는 수수(受授) 위치까지 CCW 방향으로 선회시킨다 (도24a-->도24b).
(52) 컴퓨터(71)는 도24c에 나타내는 바와 같이, 제1, 제2 진공 반송 암(125a,125b)을 동시에 구동하여, 처리실(103,104)의 웨이퍼(W1a,Wlb)와 처리전 웨이퍼(W2a,W2b)을 교환한다.
즉, 컴퓨터(71)는 제1, 제2 진공 반송 암(125a,125b)을 상승시켜서, 처리후 웨이퍼(W1a,Wlb)와 처리전 웨이퍼(W2a,W2b)를 유지한다. 다음에, 컴퓨터(71)는 제1 진공 반송 암(125a)을 CCW 방향으로 120도 선회시키고, 제2 진공 반송 암(125b)을 CW방향으로 120도 선회시킨다.
이에 따라 처리후 웨이퍼(W1a,Wlb)는 제1 L/L실(123a)로 반송되고, 미처리 웨이퍼(W2a,W2b)는 각각 처리실(104,103)로 반송된다.
(53) 컴퓨터(71)는 제1, 제2 진공 반송 암(125a,125b)을 하강시켜서, 처리전 웨이퍼(W2a,W2b)를 각각 처리실(103,104)의 리프트 핀(54a)상에, 처리후 웨이퍼(W1a,Wlb)를 제1 L/L실(123a)의 제1 홀더(100a)에 유지한다. 그 후, 컴퓨터(71)는 제1, 제2 진공 반송 암(125a,125b)을 처리실(103,l04) 및 제1, 제2 L/L실(123a,123b)과 간섭하지 않는 대기 위치까지 선회시킨다(도24d).
컴퓨터(71)는 상기와 같이 하여, 처리실(l03, 104)의 처리후 웨이퍼(W1a,Wlb)와, 제l L/L실(123a)의 처리전 웨이퍼(W2a,W2b)를 직접 교환한다. 그 후, 컴퓨터(71)는 처리실 스테이지(53)를 상승시켜 처리실(103,104)을 형성하고, 레시피를 따라 처리전 웨이퍼(W2a,W2b)에 대해 웨이퍼 프로세스 처리를 실시한다. 이와 같이, 동시에 2장의 웨이퍼에 대해 프로세스 처리를 실시함으로서, 웨이퍼 1장 당의 처리 시간의 단축을 도모한다.
또, 처리실(103,104)의 처리후 웨이퍼(W)를 직접 제2 L/L실(123b)에 있는 2장의 처리전 웨이퍼(W)와 교환하는 동작에 대해서는 상기 제1 L/L실(123a)에 대한 동작과 같기 때문에, 설명을 생략한다.
이상 기술한 것처럼 본 실시예에 의하면, 상기 각 실시예의 효과에 부가하여, 이하의 효과를 가져다 준다.
(1) 반도체 제조 장치(121)의 L/L실(123a,123b)은 2장의 웨이퍼(W)를 동시 유지하는 홀더(100a,100b)를 각각 구비하고 있다. 진공 반송 로보트(124)는 진공 반송 암(125a,125b)을 선회·상하 동작시켜서, L/L실(123a(또는 123b))에 유지된 2장의 웨이퍼(W)를 2개의 처리실(l03,l04)에 있는 처리후 웨이퍼(W)와 교환한다. 즉, 진공 반송 로보트(124)는 2장의 웨이퍼(W)를 L/L실(123a(또는 123b))로부터 별도의 처리실(l03,l04)로 동시에 반송하도록 했다. 그 결과, 웨이퍼 1장당의 반송 시간이 짧아져서, 택트 타임을 짧게 하여 스루푸트를 향상시킬 수 있다.
(제6 실시예)
이하, 본 발명의 제6 실시예를 도25~도27를 따라 설명한다.
또, 설명의 편의상, 제1~제5 실시예와 같은 구성에 대해서는 동일의 부호를 붙이고 그 설명을 일부 생략한다.
도25는 반도체 제조 장치(131)의 개략 평면도를 나타낸다.
반도체 제조 장치(131)는 진공 반송실(132), 2개의 처리실(133a,133b), 2개의 진공 예비실(로드록실, 이하, L/L실이라고 함)(134a,134b)을 구비한다. 즉, 반도체제조 장치(131)는 2개의 웨이퍼(W)에 대해 동시에 프로세스 처리를 할 수 있는 구조를 갖는다. 또, 반도체 제조 장치(131)는 진공 반송 장치로서의 진공 반송 로보트(135), 대기 반송 장치로서의 대기 반송 로보트(46)를 구비한다.
진공 반송실(132)은 수평 단면의 대략 팔각형 형상으로 형성되어 있다. 진공 반송실(132)에는 내부에 진공 반송 로보트(135)가 구비되어 있다. 진공 반송 로보트(135)는 상하 방향으로 배치된 2개의 진공 반송 암(136a,136b)을 가지며, 이들 암(136a,136b)은 진공 반송실(132) 중앙의 수직 방향으로 뻗는 축(L1)을 중심으로 해서,수평 회전 가능하게, 또 그 축(L1)을 따라 상하 방향으로 이동 가능(도2 참조)하게 지지되어 있다.
처리실(133a,133b)과 제1 L/L실(134a,134b)은 제5 실시예와 마찬가지로, 진공 반송 로보트(135)에 의해 반송되는 웨이퍼(W)의 궤적 상(도25의 일점 쇄선이고, 진공 반송 암(136a,136b) 선회 원주 상)에 등각도 간격, 즉 120도 간격으로 배치되어 있다. 또한 L/L실(134a,134b)은 각각 수직 방향(도25의 표리 방향)으로 전개(배치)되어 있다.
처리실(133a)은 제3 실시예의 처리실(43)과 마찬가지로 구성되며, 처리실(133b)은 처리실(133a)과 좌우 대칭으로 형성되어 있다. 각 처리실(133a,133b)은 웨이퍼(W)에 대해서 각각 다른 프로세스 처리를 행하도록 구성되어 있다. 즉, 본 실시예의 반도체 제조 장치(131)는 처리전 웨이퍼(W)에 대해서, 처리실(133a)에서의 제1 프로세스 처리와 처리실(133b)에서의 제2 프로세스 처리를 실시하도록 구성되어 있다.
또, 제1, 제2처리실(133a,133b)에서, 동일 프로세스 처리를 웨이퍼(W)에 대해서 실시하도록 구성해도 좋다. 즉, 제1, 제2처리실(133a,133b)에서, 웨이퍼(W)에 대해 필요한 프로세스 처리를 1/2의 시간씩 실시한다.
L/L실(134a,134b)은 제5 실시예의 제1, 제2 L/L실(123a,123b)과 같은 구성 부재를 갖는다. 따라서 제1, 제2 L/L실(134a,134b)의 홀더(100a,10Ob)에는 각각 2장의 웨이퍼(W)가 유지된다.
L/L실(134a, 134b), 즉, 제1, 제2 해치(97a, 97b), 제1, 제2 반송 통로(111a, lllb)는 웨이퍼(W)를 수용하는데 충분한 만큼의 내경을 가지며, 그 내경에 대응하여 제1, 제2 스테이지(98a, 98b)의 외경이 설정된다. 즉, 본 실시예의 L/L실(134a, 134b)은 상기 각 실시예의 L/L실의 지름보다 축소되어 있다.
따라서 L/L실(134a,134b)의 점유 면적은 처리실(133a,133b)의 점유 면적보다도 작아져서, 그 만큼 L/L실(134a,134b)과 제1, 제2 처리실(133a,133b) 사이의 거리를 줄일 수 있다. 즉, 본 실시예에서의 진공 반송 암(136a,136b)의 선회 지름은 상기 각 실시예의 선회 지름보다도 작아진다. 이에 따라 진공 반송실(132)의 점유 면적이 상기 각 실시예의 점유 면적보다도 작아진다.
진공 반송 암(136a,136b)은 복수의 워크로서의 웨이퍼(W)를 유지하며, 처리실(133a,133b) 및 L/L실(134a,134b)과 간섭하지 않는 형상으로 형성되어 있다. 상술하면, 제1 진공 반송 암(136a)은 제l, 제2 핸드부(137a,137b)를 구비한다. 제1 핸드부(137a)에는 제3 실시예의 진공 반송 암(95a)과 마찬가지로, 제1, 제2 유지부(96a,96b)가 구비되어 있다. 마찬가지로, 제2 핸드부(137b)에는 제1, 제2 유지부(96a,96b)가 설치되어 있다. 이에 따라 제1 진공 반송 암(136a)은 2장의 웨이퍼(W)를 유지한다.
마찬가지로, 제2 진공 반송 암(136b)은 제1, 제2 핸드부(138a,138b)를 구비하며, 이들 핸드부(138a,138b)에는 각각 제1, 제2 유지부(96a,96b)가 설치되어 있다. 이에 따라 제2 진공 반송 암(136b)은 2장의 웨이퍼(W)를 유지한다.
제1, 제2 진공 반송 암(136a,136b)은 처리실(133a,133b)과 L/L실(134a,134b) 중의 어느 2개소에 있는 2장의 웨이퍼(W)를 동시에 유지-반송-탑재할 수 있도록 형성되어 있다. 상술하면, 제1 진공 반송 암(136a)은 처리실(133a(또는 133b))의 처리후 웨이퍼(W)와 홀더(100a)의 상단(또는 홀더(10Ob)의 상단)의 미처리의 웨이퍼(W)를 유지한다. 제2 진공 반송 암(136b)은 처리실(133b(또는 133a))의 처리후 웨이퍼(W)와 홀더(100a)의 하단(또는 홀더(10Ob)의 하단)의 미처리의 웨이퍼(W)를 유지한다.
따라서 본 실시예에서는 인접하는 2개소에 있는 2장의 웨이퍼(W)를 동시에 유지-반송-탑재할 수 있게 형성되어 있다. 즉, 제1, 제2 진공 반송 암(136a,136b)은 제l 핸드부(137a,138a)와 제2 핸드부(137b,138b)가 120도의 각도를 형성하도록 형성되어 있다.
그리고, 진공 반송 로보트(135)는 제4 실시예와 마찬가지로, 진공 반송 암(136a,136b)을 선회 동작과 상하 동작만으로, 처리실(133a,133b)과 L/L실(134a)(또는 134b) 사이에 동시에 2장의 웨이퍼(W)를 반송한다.
이에 따라 본 실시예의 진공 반송 로보트(135)는 종래의 진공 반송 로보트(20, 32)(도34,36 참조)에 비해 전체를 선회시킬 필요가 없다. 또, 진공 반송 암(136a,136b)이 다관절로 구성되어 있지 않기 때문에, 이들 암(136a,136b)의 제어가 용이하다.
또한 본 실시예에서, 반도체 제조 장치(131)는 제3 실시예와 마찬가지로, 진공 반송실(132)내에 버퍼를 가지지 않는 반송 시퀀스를 갖는다. 즉, 본 실시예의 반도체 제조 장치(131)는 L/L실(134a,134b)과 처리실(133a,133b) 사이에 직접 웨이퍼(W)를 반송하도록 구성되어 있다.
다음에, 상기와 같이 구성된 반도체 제조 장치(41)에서의 진공 반송 로보트(135)의 반송 동작을 설명한다.
도26a~d는 처리실(133a)의 웨이퍼(W)를 처리실(133b)로, 처리실(133b)의 웨이퍼(W)를 L/L실(134a)(또는 (134b))로, L/L실(134a)(또는 (134b))의 웨이퍼(W)를 처리실(133a)로 반송하는 시리즈 반송을 하는 진공 반송 암(136a,136b)의 움직임을 나타낸다. 도3의 컴퓨터(71)는 기억 장치(74)에 기억되어 있는 레시피에 의하여 웨이퍼(W)를 반송한다. 즉, 기억장치(74)에는 시리즈 반송을 위한 레시피가 기억되어 있다.
지금, 처리실(133a,133b)에 웨이퍼 프로세스 처리가 종료된 상태에 있다. 즉, 도26a에서, 처리실(133b)에는 제1, 제2 프로세스 처리가 종료된 처리후 웨이퍼(W1)가 유지되며, 처리실(133a)에는 제1 프로세스 처리만이 종료한 웨이퍼(W2)가 유지되며, 제1 L/L실(134a)에는 처리전 웨이퍼(W3)가 유지되어 있다.
도3의 컴퓨터(71)는 기억 장치(74)의 레시피에 의하여, 다음의 (61)~(63)의 스텝을 따라 각 웨이퍼(W1~W3)를 다음 위치로 반송하는 시리즈 반송을 한다.
(61) 컴퓨터(71)는 처리실(133a,133b)의 처리실 스테이지(53)를 반송 위치까지 하강시킨다. 다음에, 컴퓨터(71)는 진공 반송 로보트(135)의 제1 진공 반송 암(136a)을 제1 처리실(133a)의 웨이퍼(W1a)를 제2 핸드부(137b)에 의해 유지하는 수수(受授) 위치까지 CW 방향으로 선회시키고, 제2 진공 반송 암(136b)을 제2 처리실(133b)의 웨이퍼(W1b)를 제1 핸드부(138a)에 의해 유지하는 수수(受授) 위치까지 CCW 방향으로 선회시킨다(도26a,도26b).
(62) 컴퓨터(71)는 도26(c)에 나타내는 바와 같이, 제1, 제2 진공 반송 암(136a,136b)을 동시에 구동하여, 각 웨이퍼(W1~W3)를 시리즈 반송한다. 즉, 컴퓨터(71)는 제1, 제2 진공 반송 암(136a,136b)을 상승시켜서, 각 웨이퍼(W1~W3)를 유지한다. 다음에, 컴퓨터(71)는 제1, 제2 진공 반송 암(136a,136b)을 동시에 CCW 방향으로 120도 선회시킨다. 이에 따라 처리후 웨이퍼(W1)가 L/L실(134a)로, 처리중의 웨이퍼(W2)가 제2 처리실(133b)로, 처리전 웨이퍼(W3)가 제1 처리실(133a)로 반송된다.
(63) 컴퓨터(71)는 제1, 제2 진공 반송 암(136a,136b)을 하강시켜서, 각 웨이퍼(W1~W3)를 각각 L/L실(134a), 제2 처리실(133b), 제1 처리실(133a)에 배치한다. 그 후, 컴퓨터(71)는 제1, 제2 진공 반송 암(136a,136b)을 처리실(133a,133b) 및 제l, 제2 L/L실(134a,134b)과 간섭하지 않는 대기 위치까지 선회시킨다(도26d).
컴퓨터(71)는 상기와 같이 하여, 3장의 웨이퍼(W1~W3)를 시리즈 반송한다. 그 후, 컴퓨터(71)는 처리실 스테이지(53)를 상승시켜 처리실(133a,133b)을 형성하고, 레시피에 따라 처리전 웨이퍼(W3,W2)에 대해 각각 제1, 제2 프로세스 처리를 실시한다. 이와 같이, 2장의 웨이퍼를 시리즈 반송하고, 동시에 2개의 다른 프로세스 처리를 실시함으로써, 웨이퍼 1장당의 처리 시간의 단축을 도모하고 있다.
또, 처리실(133b)로부터 웨이퍼(W)를 직접 제2 L/L실(134b)에 반송하는 동작에 대해서는 상기 제1 L/L실(134a)을 포함하는 시리즈 반송에서의 동작과 같기 때문에 설명을 생략한다.
도27은 도3의 기억 장치(74)에 기억되고 있는 레시피의 구성을 나타낸다. 레시피는 계층 구조를 가지며, 복수의 상위 레시피(R11~R16)와, 복수의 하위 레시피(R21~R24)로 구성된다.
하위의 레시피(R21~R24)에는 처리실(133a,133b)에서 웨이퍼(W)에 대해 행해지는 프로세스 처리의 순서(처리 플로우)를 위한 프로그램 코드가 기술되어 있다. 상위의 레시피(R11~R16)에는 도25의 각 처리실(133a,133b)에서 어느 하위의 레시피 를 사용하는가, 즉 각 처리실(133a,133b)에서 어떠한 프로세스 처리를 행하는가를 나타내는 프로세스 처리 선택을 위한 프로그램 코드가 기술되어 있다. 그리고, 컴퓨터(71)는 선택된 상위 레시피(R11~R16)에 등록된 하위 레시피(R21~R24)에 따라 반송 모드를 선택한다.
반송 모드에는 "동시 반송 모드"와 "시리즈 반송 모드"가 있다. "동시 반송 모드"는 제5 실시예의 반송 시퀀스와 마찬가지로, 제1 L/L실(134a)(또는 제2 L/L실(134b))에 수용된 2장의 웨이퍼(W)를 각 처리실(l33a, 133b)에 있는 처리후 웨이퍼(W)와 교환하기 위한 모드이다. "시리즈 반송 모드"는 본 실시예의 반송 시퀀스이다.
도3의 컴퓨터(71)는 입력장치(73)를 이용해 입력되는 지시를 따라 기억 장치(74)에 기억된 복수의 상위 레시피(R11,R16) 중의 1개를 선택한다. 그리고, 컴퓨터(71)는 선택한 상위 레시피에 등록된 하위 레시피의 프로그램 코드에 따라서 각 처리실(133a,133b), L/L실(134a,134b), 진공 반송 로보트(135) 등을 제어한다.
예를 들면, 지금, 상위 레시피(R11)가 선택된다. 컴퓨터(71)는 상위 레시피(Rll)에 기술된 프로그램 코드에 따라서 "처리실1","처리실2" 즉 제1, 제2 처리실(133a,133b)에서, "레시피l" 즉 하위 레시피(R21)에 따라 웨이퍼(W)에 대해 프로세스 처리를 실시한다.
즉, 컴퓨터(71)는, 양쪽 처리실(133a,133b)에서 2장의 웨이퍼(W)에 대해 동일한 프로세스 처리를 동시에 실시한다. 이 경우, 양쪽 처리실(133a,133b)에서 동시에 처리가 종료되기 때문에, 이들 2장의 웨이퍼(W)를 제1 L/L실(134a)(또는 제2 L/L실(134b))로 반송할 필요가 있다. 따라서 컴퓨터(71)는 "동시 반송 모드"가 되며, 도24에 나타내는 반송 시퀀스에 따라 웨이퍼(W)를 반송한다.
또, 다른 케이스로서 상위 레시피(R12)가 선택된다. 컴퓨터(71)는 상위 레시피(R12)에 기술된 프로그램 코드에 따라, 처리실1 즉 제1 처리실(133a)에서 레시피1 즉 하위 레시피 R21에 따라 웨이퍼(W)에 대해 프로세스 처리를 실시하며, 처리실2 즉 제2 처리실(133b)에서 레시피2 즉 하위 레시피(R22)에 따라 웨이퍼(W)에 대해 프로세스 처리를 실시한다.
즉, 컴퓨터(71)는 각 처리실(133a,133b)에서, 웨이퍼(W)에 대해 다른 프로세스 처리를 실시한다. 이 경우, 컴퓨터(71)는 시리즈 반송 모드가 되고, 도26에 나타내는 반송 시퀀스에 따라 웨이퍼(W)를 반송한다.
이와 같이, 상위 레시피(R11~R16)에 등록된 프로세스 처리에 대응하는 반송 모드를 자동적으로 선택함으로써, 반송 모드를 변경하기 위한 입력 동작이 불필요해져서, 작업 효율이 향상된다.
이상 기술한 것처럼 본 실시예에 의하면, 상기 각 실시예의 효과에 부가하여, 이하의 효과를 가져다 준다.
(1) 반도체 제조 장치(131)는 웨이퍼(W)의 반송에 필요 충분한 크기를 갖는 L/L실(134a,134b)을 구비한다. 즉, 본 실시예의 L/L실(134a,134b)은 처리실(133a,133b)보다도 점유 면적이 작다. 그 결과 L/L실(134a,134b)과 제1, 제2 처리실(133a,133b) 사이의 거리를 줄일 수 있다. 즉, 본 실시예에서의 진공 반송 암(136a,136b)의 선회 지름은 상기 각 실시예의 선회 지름보다도 작아진다. 이에 따라 진공 반송실(132)의 점유 면적의 비율을 작게 할 수 있다.
(2) 반도체 제조 장치(131)는 진공 반송 암(136a,136b)에 의해서, 웨이퍼를 시리즈 반송하도록 했다. 그 결과, 동시에 2개의 다른 프로세스 처리를 웨이퍼(W)에 실시함으로써, 웨이퍼 1장당의 처리 시간의 단축을 도모할 수 있다.
(3) 복수의 상위 레시피(R11~R16)를 미리 기억 장치(74)에 기억해 두고, 선택된 레시피에 등록된 하위 레시피(R21~R24)의 프로세스 처리를 따라서 웨이퍼(W)를 반송하는 반송 모드를 변경했다. 그 결과, 프로세스 처리에 따라서 반송 모드를 변경하기 위한 입력 동작이 불필요해져서, 작업 효율을 향상시킬 수 있다.
(제7 실시예)
이하, 본 발명의 제7 실시예를 도28~도33를 따라 설명한다.
또, 설명의 편의상 제1~제6 실시예와 동일한 구성에 대해서는 동일의 부호를 붙이고 그 설명을 일부 생략한다.
도28는 반도체 제조 장치(141)의 개략 평면도를 나타낸다. 도29,30은 로드록실과 처리실의 개략 측단면도를 나타낸다.
반도체 제조 장치(141)는 진공 반송실(142), 3개의 처리실(133a,133b,133c), 2개의 진공 예비실(로드록실, 이하, L/L실이라함)(134a,134b)을 구비한다. 또, 반도체 제조 장치(141)는 진공 반송 장치로서의 진공 반송 로보트(145), 대기 반송 장치로서의 대기 반송 로보트(46)를 구비한다.
진공 반송실(142)은 수평 단면 원형상으로 형성되어 있다. 진공 반송실(142)에는 내부에 진공 반송 로보트(145)가 구비되어 있다. 진공 반송 로보트(145)는 상하 방향으로 배치된 2개의 진공 반송 암(146a, 146b)을 가지며, 이들 암(146a, 146b)은 진공 반송실(142) 중앙의 수직 방향으로 뻗는 축(L1)을 중심으로 해서 수평 회전 가능하게, 또 축(L1)을 따라 상하 방향으로 이동 가능(도2 참조)하게 지지되어 있다.
처리실(133a~133c)과 제1 L/L실(134a)은 제5 실시예와 마찬가지로, 진공 반송 로보트(145)에 의해 반송되는 웨이퍼(W)의 궤적상(도28의 일점 쇄선이고, 진공 반송 암(146a,146b)선회 원주 상)에 등각도 간격, 즉 90도 간격으로 배치되어 있다. 또한 L/L실(134a,134b)은 각각 수직 방향(도28의 표리 방향)으로 전개(배치)되어 있다.
처리실(133a~133c)은 제3 실시예의 처리실(43)과 마찬가지로 구성되어 있다. 각 처리실(133a~133c)은 웨이퍼(W)에 대해 각각 다른 프로세스 처리를 하도록 구성되어 있다. 즉, 본 실시예의 반도체 제조 장치(141)는 처리전 웨이퍼(W)에 대해서, 처리실(133a)에서의 제1 프로세스 처리와 처리실(133b)에서의 제2 프로세스 처리와 처리실(133c)에서의 제3 프로세스 처리를 실시하도록 구성되어 있다.
또, 제l~제3 처리실(133a~133c)에서, 동일한 프로세스 처리를 웨이퍼(W)에 대해 실시하도록 구성해도 좋다. 즉, 제1~제3 처리실(133a~133c)에서, 웨이퍼(W)에 대해 필요한 프로세스 처리를 1/3의 시간씩 행한다.
진공 반송 암(146a,146b)은 복수의 워크로서의 웨이퍼(W)를 유지하며, 처리실(133a~133c) 및 L/L실(134a,134b)과 간섭하지 않는 형상으로 형성되어 있다. 상술하면, 제1 진공 반송 암(146a)은 제1, 제2 핸드부(147a,147b)를 구비한다. 제1 핸드부(147a)에는 제3 실시예의 진공 반송 암(95a)과 마찬가지로, 제1, 제2 유지부(96a,96b)가 구비되어 있다. 마찬가지로 제2 핸드부(147b)에는 제1, 제2 유지부(96a,96b)가 구비되어 있다. 이에 따라 제1 진공 반송 암(146a)은 2장의 웨이퍼(W)를 유지한다.
마찬가지로, 제2 진공 반송 암(146b)은 제1, 제2 핸드부(148a,148b)를 구비하며, 이들 핸드부(148a,148b)에는 각각 제l, 제2 유지부(96a,96b)가 구비되어 있다. 이에 따라 제2 진공 반송 암(146b)은 2장의 웨이퍼(W)를 유지한다.
또, 제1, 제2 진공 반송 암(146a,146b)은 처리실(133a~133c)과 L/L실(134a,134b) 중의 인접하는 2개소에 있는 2장의 웨이퍼(W)를 동시에 유지-반송-탑재할 수 있도록 형성되어 있다.
그리고, 진공 반송 로보트(145)는 제4 실시예와 마찬가지로, 진공 반송 암(146a,146b)을 선회 동작과 상하 동작만으로, 처리실(133a~133c)과 L/L실(134a)(또는 (134b)) 사이에 동시에 2장의 웨이퍼(W)를 반송한다.
이에 따라 본 실시예의 진공 반송 로보트(145)는 종래의 진공 반송 로보트(20, 32)(도34,36 참조)에 비해 전체를 선회시킬 필요가 없다. 또, 진공 반송 암(146a,146b)이 다관절로 구성되어 있지 않기 때문에, 이들 암(146a,146b)의 제어가 용이하다.
또한 본 실시예에서, 반도체 제조 장치(141)는 제3 실시예와 마찬가지로, 진공 반송실(142)내에 버퍼를 갖지 않는 반송 시퀀스를 갖는다. 즉, 본 실시예의 반도체 제조 장치(141)는 L/L실(134a,134b)과 처리실(133a~133c) 사이에 직접 웨이퍼(W)를 반송하도록 구성되어 있다.
다음에, 상기와 같이 구성된 반도체 제조 장치(41)에서의 진공 반송 로보트(145)의 반송 동작을 설명한다.
도31a~d는 처리실(133a,133b)의 웨이퍼(W)를 각각 처리실(133b,133c)로, 처리실(133c)의 웨이퍼(W)를 L/L실(134a)(또는 134b)로, L/L실(134a)(또는 134b)의 웨이퍼(W)를 처리실(133a)로 반송하는 시리즈 반송을 하는 진공 반송 암(146a,146b)의 움직임을 나타낸다. 도3의 컴퓨터(71)는 기억 장치(74)에 기억되어 있는 레시피에 의하여 웨이퍼(W)를 반송한다. 즉, 기억 장치(74)에는 시리즈 반송을 위한 레시피가 기억되어 있다.
지금, 각 처리실(133a~133c)에서 웨이퍼 프로세스 처리가 종료된 상태에 있다. 즉, 도31a에서, 처리실(133c)에는 제1~제3 프로세스 처리가 종료된 처리후 웨이퍼(W1)가 유지되며, 처리실(133b)에는 제l, 제2 프로세스 처리가 종료된 웨이퍼(W2)가 유지되며, 처리실(133a)에는 제1 프로세스 처리만이 종료한 웨이퍼(W3)가 유지되고 있다. 그리고, 제1 L/L실(134a)에는 처리전 웨이퍼(W4)가 유지되어 있다.
도3의 컴퓨터(71)는 기억 장치(74)의 레시피에 의하여, 다음의 (71)~(73)의 스텝을 따라 각 웨이퍼(W1~W4)를 다음 위치로 반송하는 시리즈 반송을 한다.
(71) 컴퓨터(71)는 처리실(133a~133c)의 처리실 스테이지(53)를 도29에 나타내는 반송 위치까지 하강시킨다. 다음에, 컴퓨터(71)는 진공 반송 로보트(145)의 제1 진공 반송 암(146a)을 제1, 제2 처리실(133a,133b)의 웨이퍼(W2,W3)를 유지하 는 수수(受授) 위치까지 CCW 방향으로 135도 선회시키고, 제2 진공 반송 암(146b)을 제3 처리실(133c)의 웨이퍼(W1)와 제l L/L실(134a)의 웨이퍼(W4)를 유지하는 수수(受授) 위치까지 CW 방향으로 45도 선회시킨다(도31a->도31b).
(72) 컴퓨터(71)는 도31(c)에 나타내는 바와 같이, 제1, 제2 진공 반송 암(146a,146b)을 동시에 구동하여, 각 웨이퍼(W1~W4)를 시리즈 반송한다. 즉, 컴퓨터(71)는 제l, 제2 진공 반송 암(146a,146b)을 상승시켜서, 각 웨이퍼(W1~W4)를 유지한다. 다음에, 컴퓨터(71)는 제1, 제2 진공 반송 암(146a,146b)을 동시에 CCW 방향으로 90도 선회시킨다. 이에 따라 컴퓨터(71)는 처리후 웨이퍼(W1)를 제1 L/L실(134a)로, 처리중의 웨이퍼(W2,W3)를 각각 제3, 제2 처리실(133c,133b)로, 처리전 웨이퍼(W4)를 제1 처리실(133a)로 반송한다.
(73) 컴퓨터(71)는 제1, 제2 진공 반송 암(146a,146b)을 하강시켜서, 각 웨이퍼(W1~W4)를 각각 L/L실(134a), 제3~제1 처리실(133c~133a)에 배치한다. 그 후, 컴퓨터(71)는 제1, 제2 진공 반송 암(146a,146b)을 처리실(133a~133c) 및 제1, 제2 L/L실(134a,134b)과 간섭하지 않는 대기 위치까지 선회시킨다(도31d).
컴퓨터(71)는 상기와 같이 하여, 4장의 웨이퍼(W1~W4)를 시리즈 반송한다. 그 후, 컴퓨터(71)는 처리실 스테이지(53)를 상승시켜서 각 처리실(133a~133c)을 형성하고, 레시피에 따라 처리전 웨이퍼(W4~W2)에 대해 각각 제1~제3의 프로세스 처리를 실시한다. 이와 같이, 4장의 웨이퍼를 시리즈 반송하고, 동시에 3개의 다른 프로세스 처리를 실시함으로써, 웨이퍼 1장당의 처리 시간의 단축을 도모하고 있다.
또, 제3 처리실(133c)로부터 처리후 웨이퍼(W)를 직접 제2 L/L실(134b)에 반송하는 동작에 대해서는 상기 제1 L/L실(134a)을 포함하는 시리즈 반송에서의 동작과 같기 때문에, 설명을 생략한다.
다음에, 상기와 같이 구성된 반도체 제조 장치(141)의 반송 시퀀스를 도32에 따라 설명한다.
도32a는 제5 실시예의 반도체 제조 장치(121)에서의 반송 시퀀스를 나타낸다. 즉, 도21의 각 처리실(103,104)에서, 각각 웨이퍼(W)에 대해서 소정의 프로세스 처리를 실시한다. 이 경우, 각 웨이퍼(W)에 대해서 프로세스 처리가 최초부터 끝까지 연속해 서 행하여진다.
도32b는 제5 실시예의 반도체 제조 장치(131)에서의 반송 시퀀스를 나타낸다. 즉, 도25의 제1, 제2 처리실(133a,133b)에 대해 웨이퍼(W)를 시리즈로 반송하며, 각 처리실(133a,133b)에서 각각 제1, 제2 프로세스 처리를 실시한다. 따라서 제1, 제2 프로세스 처리의 처리 시간은 각각 1장의 웨이퍼(W)에 대해 필요한 처리 시간, 즉 도32a의 프로세스 처리에 필요로 하는 시간의 1/2로 된다.
이 경우, 제1, 제2 프로세스 처리의 처리 시간은 L/L실(134a,134b)에 대한 처리전 웨이퍼의 준비에 필요한 시간보다도 길다. 즉, 처리전 웨이퍼(W)를 준비한 뒤, 그 웨이퍼(W)를 교환하는 Wf 교환까지 대기 시간이 있다. 이 때문에, 2장의 웨이퍼(W)에 대해 프로세스 처리를 연속하여 행하는 도32a의 반송 시퀀스에서, 프로세스 처리의 개시부터 "Wf 교환" 종료까지의 시간(시각(tla)으로부터 시각(tlb)까지의 시간)에, 1회째의 프로세스 개시로부터 1회째의 프로세스 처리를 종료할 때까지밖에 실행할 수 없다. 즉, 2개의 처리실(134a,134b)에 대해 웨이퍼(W)를 시리즈로 반송하는 경우는, 2장의 웨이퍼(W)에 대해 프로세스 처리에 필요한 시간이 프로세스 처리를 연속으로 하는 경우에 비해 길어지게 된다.
도32c는 본 실시예의 반도체 제조 장치(141)에서의 반송 시퀀스를 나타낸다. 즉, 도28의 제1부터 제3 처리실(133a~133c)에 대해서 웨이퍼(W)를 시리즈로 반송하고, 각 처리실(133a~133b)에서 제l~제3 프로세스 처리를 실시한다. 따라서 각 프로세스 처리의 처리 시간은 1장의 웨이퍼(W)에 대해 필요한 처리 시간의 l/3로 된다.
이 경우, 제1~제3 프로세스의 처리 시간은 L/L실(134a,134b)에 처리전 웨이퍼(W)를 준비하기 위해서 필요한 시간과 같다. 즉, 처리전 웨이퍼(W)를 준비 종료와, 각 프로세스 처리의 종료가 동시각으로 된다. 따라서 처리전 웨이퍼(W)의 준비가 종료되면, 바로 "Wf 교환"을 할 수 있다. 즉, 도32ab에서의 대기 시간이 없다.
이 때문에, 2장의 웨이퍼(W)의 처리에 필요할 시간은 각 프로세스 처리의 개시(시각(t2a))로부터 다음 프로세스 처리의 종료(시각(t2b))까지로 된다. 각 프로세스 처리에 필요한 시간은 도32a의 1/3의 시간이기 때문에, 도32(c)에서 2장의 웨이퍼(W)의 처리에 필요할 시간은 도32a에서의 처리에 필요한 시간에 비해 짧아진다.
또, 본 실시예의 반도체 제조 장치(141)에서는 L/L실(134a,134b)에서의 대기 시간이 없기 때문에, 웨이퍼 1장당의 처리 시간, 즉 택트 시간이 도32a,b에 비해 짧다.
도33은 도3의 기억 장치(74)에 기억되고 있는 레시피의 구성을 나타낸다.
레시피는 복수의 상위 레시피(R31~R34)와, 복수의 하위 레시피(R21~R24)로 구성된다.
하위의 레시피(R21~R24)에는 처리실(133a~133c)에서 웨이퍼(W)에 대해 행해지는 프로세스 처리의 순서(처리 플로우)를 위한 프로그램 코드가 기술되어 있다. 상위의 레시피(R31~R34)에는 도28의 각 처리실(133a~133c)에서 어느 하위의 레시피에 기술된 프로세스 처리를 행할까를 나타내는 프로세스 처리 선택을 위한 프로그램 코드가 기술되어 있다.
또, 본 실시예에서는 처리 않음의 레시피를 등록 가능하게 구성되어 있다. 본 실시예의 반도체 제조 장치(141)는 3개의 처리실(133a~133c)을 가지기 때문에, 레시피 등록은
(A) 3개의 레시피 등록, (B) 2개의 레시피 등록,
상기 (B)에서, (B1) 제2 처리실을 비사용, 제1, 제3 처리실의 처리 조건이 동일함, (B2) 제2처리실을 비사용, 제1, 제3 처리실의 처리 조건이 다름,
상기(B1)에서, (B11) 각처리 시간이 대기 반송 택트 타임보다도 긴 경우, (B12) 각 처리 시간이 대기 반송 택트 타임보다도 짧은 경우,
로 분류된다.
이 경우에 있어서, 컴퓨터(71)는 상기(B11)의 경우에서만 "동시 반송 모드"를 선택하고, 그 이외는 "시리즈 반송 모드"를 선택한다. 이 상기 (B11)와 같이 등록 된 경우는 도32a의 반송 시퀀스로 된다. 이에 따라 웨이퍼(W)에 대한 처리 시간을 짧게 한다.
또, 커퓨터(71)은 동시 반송 모드로 되면, 제5 실시예의 반송 시퀀스와 마찬가지로, 제l L/L실(134a)(또는 제2 L/L실(134b))에 수용된 2장의 웨이퍼(W)를 제1, 제3 처리실(133a,133c)에 있는 처리후 웨이퍼(W)와 교환한다.
도3의 컴퓨터(71)는 입력 장치(73)를 이용하여 입력되는 지시를 따라서 기억 장치(74)에 기억된 복수의 상위 레시피(R31~R34) 중의 1개를 선택한다. 그리고, 컴퓨터(71)는 선택한 상위 레시피에 등록된 하위 레시피의 프로그램 코드에 따라 각 처리실(133a~133c), L/L실(134a,134b), 진공 반송 로보트(135) 등을 제어한다.
예를 들면, 지금, 상위 레시피(R32)가 선택된다. 컴퓨터(71)는 상위 레시피(R32)에 기술된 프로그램 코드를 따라 "처리실2" 즉 제2 처리실(133b)을 비사용으로 설정하고, "처리실1" "처리실3" 즉 제1, 제3 처리실(133a,133c)에서, "레시피1" 즉 하위 레시피(R21)에 따라 웨이퍼(W)에 프로세스 처리를 실시한다.
즉 , 컴퓨터(71)는 제1, 제3 처리실(133a,133c)에서, 2장의 웨이퍼(W)에 대해 같은 프로세스 처리를 동시에 실시한다. 이 경우, 양쪽 처리실(133a,133c)에서 동시에 처리가 종료되기 때문에, 이들 2장의 웨이퍼(W)를 제1 L/L실(134a)(또는 제2 L/L실(134b))로 반송할 필요가 있다. 따라서 컴퓨터(71)는 동시 반송 모드로 되고, 도24에 나타내는 반송 시퀀스와 동일하게 동작하여 웨이퍼(W)를 반송한다.
또, 다른 케이스로서, 상위 레시피(R34)가 선택된다. 컴퓨터(71)는 상위 레시피(R34)에 기술된 프로그램 코드에 따라 웨이퍼(W)에 프로세스 처리를 실시한다. 상술하면, 컴퓨터(71)는 "처리실1" 즉 제1 처리실(133a)에서 "레시피1" 즉 하위 레시피(R21)에 따라 웨이퍼(W)에 프로세스 처리를 실시하고, "처리실2" 즉 제2 처리실(133b)에서 "레시피2" 즉 하위 레시피(R22)에 따라 웨이퍼(W)에 프로세스 처리를 실시하며, "처리실3" 즉 제3 처리실(133c)에서 "레시피3" 즉 하위 레시피(R23)에 따라 웨이퍼(W)에 프로세스 처리를 실시한다.
즉, 컴퓨터(71)는 각 처리실(133a~133c)에서, 웨이퍼(W)에 대해 다른 프로세스 처리를 실시한다. 이 경우, 컴퓨터(71)는 "시리즈 반송 모드"로 되고, 도31에 나타내는 반송 시퀀스에 따라 웨이퍼(W)를 반송한다.
이와 같이, 상위 레시피(R31~R34)에 등록된 프로세스 처리에 대응하는 반송 모드를 자동적으로 선택함으로써, 반송 모드를 변경하기 위한 입력 동작이 불필요하게 되어 작업 효율이 향상된다.
이상 기술한 바와 같이 본 실시예에 의하면, 상기 각 실시예의 효과에 부가하여, 이하의 효과를 가져다 준다.
(1) 반도체 제조 장치(141)는 3개의 처리실(133a~133c)을 구비하며, 진공 반송 암(146a, 146b)에 의해 L/L실(134a,134b)을 포함하여 4장의 웨이퍼(W)를 동시에 시리즈 반송하도록 했다. 그 결과, 웨이퍼 1장당의 처리 시간이 짧아져서 스루푸트를 향상시킬 수 있다.
또, 상기 실시예는 이하의 태양으로 변경해도 좋다.
Ｏ 상기 제5 실시예의 반도체 제조 장치(121)에서, 프로세스 처리에 필요한 시간이 짧은 경우에, 제6, 제7 실시예에서의 시리즈 반송을 적용해도 좋다.
Ｏ 상기 각 실시예에서, 각 L/L실(44~134a,134b)의 해치(61~97a,97b) 전체가 상하 움직이는 것이 아니라, 웨이퍼(W)를 반송 가능하게 1부분만이 상하 움직이는 형상으로서 실시해도 좋다.
Ｏ 상기 각 실시예에서는 워크로서 반도체 웨이퍼(반도체 기판)를 처리하기 위한 반도체 제조 장치로 구체화했지만, 사파이어 기판, LCD나 PDP 등에 사용되는 유리 기판 등의 다른 워크를 반송하여 처리하는 제조 장치에 구체화하여 실시해도 좋다. 그 경우에도, 상기 각 실시예와 같은 작용 및 효과를 얻을 수 있다.
Ｏ 상기 각 실시예에 있어서, 처리실에서 웨이퍼(W) 이면을 처리실 스테이지(53)에 접촉시킬 필요가 없는 처리에서, 리프트 핀(54)을 하강시킬 필요가 없고, 또 그와 같은 처리만을 하는 처리실(43)에 있어서, 처리실 스테이지(53)를 L/L 스테이지(62)와 마찬가지로 구성해도 좋다.
상술한 바와 같이, 청구항1 내지 6 기재의 발명에 의하면, 고 스루푸트로 반송부의 점유 면적이 작은 반송 장치를 제공할 수 있다.
또, 청구항7 내지 12 기재의 발명에 의하면, 고 스루푸트로 반송 로보트의 점유 면적이 작은 제조 장치를 제공할 수 있다.

Claims (12)

  1. 복수의 유니트에 워크를 반송하는 반송 장치에 있어서,
    상하 위치에 배치된 복수의 암(arm)을 가지고, 상기 각 암을 선회·상하 동작시켜서 상기 암의 선회 원주 상에 배치된 상기 각 유니트에 상기 워크를 반송하는 반송 로보트를 구비한 것을 특징으로 하는 반송 장치.
  2. 제1항에 있어서,
    상기 유니트는 상기 워크를 상기 암에 대해서 상하 방향으로부터 공급 가능하게 구성된 것을 특징으로 하는 반송 장치.
  3. 제1항에 있어서,
    상기 각 암은 상기 워크를 유지하는 유지부를 복수 구비한 것을 특징으로 하는 반송 장치.
  4. 제3항에 있어서,
    상기 암의 선회 원주 상에는 상기 유니트가 3개 이상 배치되고, 상기 복수의 유니트 중 적어도 1개는 상기 워크를 복수 유지하는 홀더(holder)를 구비하고,
    상기 반송 로보트는 복수의 워크를 유지한 유니트로부터 다른 복수의 유니트로 각각 1개의 상기 워크를 동시에 반송하는 것을 특징으로 하는 반송 장치.
  5. 제3항에 있어서,
    상기 암의 선회 원주 상에는 상기 유니트가 3개 이상 배치되고,
    상기 반송 로보트는 상기 각 암을 동일 방향으로 선회시켜서 상기 각 유니트에 각각 유지된 워크를 동시에 선회 방향에 있는 다음 유니트로 반송하는 것을 특징으로 하는 반송 장치.
  6. 제3항에 있어서,
    상기 암의 선회 원주 상에는 상기 유니트가 3개 이상 배치되고, 상기 복수의 유니트 중 적어도 1개는 상기 워크를 복수 유지하는 홀더를 구비하고,
    상기 반송 로보트는 상기 복수의 워크를 유지한 상기 유니트로부터 다른 복수의 유니트로 각각 1개의 상기 워크를 동시에 반송하는 동시 반송 모드와, 상기 각 암을 동일 방향으로 선회시켜서 상기 각 유니트에 각각 유지된 워크를 동시에 선회 방향에 있는 다음 유니트로 반송하는 시리즈 반송 모드를 구비하고, 양 반송 모드 중 어느 하나를 선택 실행하는 것을 특징으로 하는 반송 장치.
  7. 반송된 워크에 소정의 처리를 실시하기 위한 처리실과,
    상기 처리실을 대기 중에 개방하지 않고서 워크의 반송을 행하기 위하여 설치된 진공 예비실과,
    상기 처리실과 상기 진공 예비실을 연결하는 반송실을 구비한 제조 장치에 있어서,
    상하 위치에 배치된 복수의 암을 갖고, 상기 각 암을 선회·상하 동작시켜서 상기 워크를 반송하는 반송 로보트를 구비하고,
    상기 처리실과 진공 예비실을 상기 암의 선회 원주 상에 배치한 것을 특징으로 하는 제조 장치.
  8. 제7항에 있어서,
    상기 진공 예비실을 복수 구비하고, 상기 복수의 진공 예비실을 수직 방향으로 전개하여, 상기 워크를 상기 각 암에 대해서 상하 방향으로부터 공급하도록 한 것을 특징으로 하는 제조 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 각 암은 상기 워크를 유지하는 유지부를 복수 구비한 것을 특징으로 하는 제조 장치.
  10. 제9항에 있어서,
    상기 반송 로보트는 상기 1개의 진공 예비실의 스테이지에 유지된 복수의 워크를 복수의 처리실에 대해서 동시에 반송하는 동시 반송 모드를 구비한 것을 특징으로 하는 제조 장치.
  11. 제9항에 있어서,
    상기 반송 로보트는 적어도 1개의 진공 예비실과 복수의 처리실에 대해서, 각 실에 유지된 워크를 다음 실로 각각 반송하는 시리즈 반송 모드를 구비한 것을 특징으로 하는 제조 장치.
  12. 제9항에 있어서,
    상기 반송 로보트는 상기 1개의 진공 예비실의 스테이지에 유지된 복수의 워크를 복수의 처리실에 대해서 동시에 반송하는 동시 반송 모드와, 적어도 1개의 진공 예비실과 복수의 처리실의 각 실에 유지된 워크를 다음 실로 각각 반송하는 시리즈 반송 모드를 구비하며, 상기 반송 모드를 상기 워크에 따라 선택 가능하게 한 것을 특징으로 하는 제조 장치.
KR1019990051859A 1998-12-01 1999-11-22 반송 장치 및 제조 장치 KR100574258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-341605 1998-12-01
JP10341605A JP2000174091A (ja) 1998-12-01 1998-12-01 搬送装置及び製造装置

Publications (2)

Publication Number Publication Date
KR20000052365A KR20000052365A (ko) 2000-08-25
KR100574258B1 true KR100574258B1 (ko) 2006-04-27

Family

ID=18347379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051859A KR100574258B1 (ko) 1998-12-01 1999-11-22 반송 장치 및 제조 장치

Country Status (3)

Country Link
US (1) US6746195B2 (ko)
JP (1) JP2000174091A (ko)
KR (1) KR100574258B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174091A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 搬送装置及び製造装置
JP2002184074A (ja) * 2000-12-15 2002-06-28 Otari Kk ディスク書き込み装置
JP4937459B2 (ja) * 2001-04-06 2012-05-23 東京エレクトロン株式会社 クラスタツールおよび搬送制御方法
KR101077630B1 (ko) * 2003-01-02 2011-10-27 로마 린다 유니버시티 메디칼 센터 양자 빔 치료 시스템에 대한 구성 관리 및 검색 시스템
JP3674864B2 (ja) 2003-03-25 2005-07-27 忠素 玉井 真空処理装置
US7010388B2 (en) * 2003-05-22 2006-03-07 Axcelis Technologies, Inc. Work-piece treatment system having load lock and buffer
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
US10086511B2 (en) 2003-11-10 2018-10-02 Brooks Automation, Inc. Semiconductor manufacturing systems
US8696298B2 (en) * 2003-11-10 2014-04-15 Brooks Automation, Inc. Semiconductor manufacturing process modules
US8602716B2 (en) * 2003-11-10 2013-12-10 Brooks Automation, Inc. Semiconductor manufacturing process modules
US7458763B2 (en) * 2003-11-10 2008-12-02 Blueshift Technologies, Inc. Mid-entry load lock for semiconductor handling system
US20070286710A1 (en) * 2003-11-10 2007-12-13 Van Der Meulen Peter Semiconductor manufacturing process modules
US8313277B2 (en) * 2003-11-10 2012-11-20 Brooks Automation, Inc. Semiconductor manufacturing process modules
JP4478440B2 (ja) * 2003-12-02 2010-06-09 キヤノン株式会社 ロードロック装置および方法
US7246985B2 (en) * 2004-04-16 2007-07-24 Axcelis Technologies, Inc. Work-piece processing system
US8668422B2 (en) 2004-08-17 2014-03-11 Mattson Technology, Inc. Low cost high throughput processing platform
JP2005039285A (ja) * 2004-08-23 2005-02-10 Tadamoto Tamai 真空処理装置
US20060137609A1 (en) * 2004-09-13 2006-06-29 Puchacz Jerzy P Multi-single wafer processing apparatus
WO2006069361A2 (en) * 2004-12-22 2006-06-29 Intelligent Hospital Systems Ltd. Automated pharmacy admixture system (apas)
KR100595135B1 (ko) * 2004-12-29 2006-06-30 동부일렉트로닉스 주식회사 두 개의 웨이퍼 이송용 모듈을 갖는 웨이퍼 이송장치
US7534080B2 (en) * 2005-08-26 2009-05-19 Ascentool, Inc. Vacuum processing and transfer system
TWI342597B (en) * 2005-11-21 2011-05-21 Applied Materials Inc Methods and apparatus for transferring substrates during electronic device manufacturing
US7665951B2 (en) * 2006-06-02 2010-02-23 Applied Materials, Inc. Multiple slot load lock chamber and method of operation
US8741096B2 (en) * 2006-06-29 2014-06-03 Wonik Ips Co., Ltd. Apparatus for semiconductor processing
JP4098338B2 (ja) * 2006-07-20 2008-06-11 川崎重工業株式会社 ウェハ移載装置および基板移載装置
JP4928562B2 (ja) * 2006-12-05 2012-05-09 芝浦メカトロニクス株式会社 ロボット装置およびこれを備えた処理装置、処理システム、処理方法
JP5253511B2 (ja) * 2007-10-24 2013-07-31 オーツェー・エリコン・バルザース・アーゲー ワークピース製造方法及び装置
US9117870B2 (en) * 2008-03-27 2015-08-25 Lam Research Corporation High throughput cleaner chamber
TWI465599B (zh) * 2008-12-29 2014-12-21 K C Tech Co Ltd 原子層沉積裝置
JP5249098B2 (ja) * 2009-03-17 2013-07-31 東京エレクトロン株式会社 基板処理システム及び基板処理方法
WO2011077272A1 (en) 2009-12-21 2011-06-30 Pirelli Tyre S.P.A. Process and plant for building tyres
US8562272B2 (en) * 2010-02-16 2013-10-22 Lam Research Corporation Substrate load and unload mechanisms for high throughput
US8893642B2 (en) * 2010-03-24 2014-11-25 Lam Research Corporation Airflow management for low particulate count in a process tool
WO2012125572A2 (en) 2011-03-11 2012-09-20 Brooks Automation, Inc. Substrate processing tool
JP2014236193A (ja) * 2013-06-05 2014-12-15 Ｓｐｐテクノロジーズ株式会社 基板搬送装置、及びこれを用いた基板搬送方法
CN105304520B (zh) * 2014-07-23 2018-11-06 北京北方华创微电子装备有限公司 晶片的调度方法及系统
CN105762100A (zh) * 2014-12-17 2016-07-13 北京北方微电子基地设备工艺研究中心有限责任公司 用于真空加工设备的基片传输方法
US11024531B2 (en) * 2017-01-23 2021-06-01 Lam Research Corporation Optimized low energy / high productivity deposition system
JP6819450B2 (ja) * 2017-04-28 2021-01-27 トヨタ自動車株式会社 ウエハの真空加工装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697260A (ja) * 1992-09-17 1994-04-08 Hitachi Ltd 枚葉式真空処理装置
JPH08181183A (ja) * 1994-12-21 1996-07-12 Shinko Electric Co Ltd 試料の搬送装置
JPH10242234A (ja) * 1997-02-26 1998-09-11 Fujitsu Ltd 製造装置
US5913652A (en) * 1995-04-13 1999-06-22 Zejda; Jaroslav Conveying apparatus
US6045315A (en) * 1997-08-25 2000-04-04 Shibaura Engineering Works Co., Ltd. Robot apparatus and treating apparatus
JP2000174091A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 搬送装置及び製造装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197772A (en) * 1978-03-10 1980-04-15 Anderson Stanley L Automatic feeding apparatus for punch press
US5000652A (en) * 1986-09-22 1991-03-19 International Business Machines Corporation Wafer transfer apparatus
US4775281A (en) * 1986-12-02 1988-10-04 Teradyne, Inc. Apparatus and method for loading and unloading wafers
US5180276A (en) * 1991-04-18 1993-01-19 Brooks Automation, Inc. Articulated arm transfer device
US5765444A (en) * 1995-07-10 1998-06-16 Kensington Laboratories, Inc. Dual end effector, multiple link robot arm system with corner reacharound and extended reach capabilities
US5863170A (en) * 1996-04-16 1999-01-26 Gasonics International Modular process system
US5667592A (en) * 1996-04-16 1997-09-16 Gasonics International Process chamber sleeve with ring seals for isolating individual process modules in a common cluster
US5810549A (en) * 1996-04-17 1998-09-22 Applied Materials, Inc. Independent linear dual-blade robot and method for transferring wafers
US5944940A (en) * 1996-07-09 1999-08-31 Gamma Precision Technology, Inc. Wafer transfer system and method of using the same
US5789878A (en) * 1996-07-15 1998-08-04 Applied Materials, Inc. Dual plane robot
JP3722598B2 (ja) * 1997-07-16 2005-11-30 株式会社ダイヘン ２アーム方式の搬送用ロボット装置
JPH1138909A (ja) * 1997-07-18 1999-02-12 Toa Resin Kk 看 板
US6155773A (en) * 1997-09-22 2000-12-05 Applied Materials, Inc. Substrate clamping apparatus
US6051113A (en) * 1998-04-27 2000-04-18 Cvc Products, Inc. Apparatus and method for multi-target physical-vapor deposition of a multi-layer material structure using target indexing
US6162299A (en) * 1998-07-10 2000-12-19 Asm America, Inc. Multi-position load lock chamber
US6485250B2 (en) * 1998-12-30 2002-11-26 Brooks Automation Inc. Substrate transport apparatus with multiple arms on a common axis of rotation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697260A (ja) * 1992-09-17 1994-04-08 Hitachi Ltd 枚葉式真空処理装置
JPH08181183A (ja) * 1994-12-21 1996-07-12 Shinko Electric Co Ltd 試料の搬送装置
US5913652A (en) * 1995-04-13 1999-06-22 Zejda; Jaroslav Conveying apparatus
JPH10242234A (ja) * 1997-02-26 1998-09-11 Fujitsu Ltd 製造装置
US6045315A (en) * 1997-08-25 2000-04-04 Shibaura Engineering Works Co., Ltd. Robot apparatus and treating apparatus
JP2000174091A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 搬送装置及び製造装置

Also Published As

Publication number Publication date
US6746195B2 (en) 2004-06-08
JP2000174091A (ja) 2000-06-23
US20040013497A1 (en) 2004-01-22
KR20000052365A (ko) 2000-08-25

Similar Documents

Publication Publication Date Title
KR100574258B1 (ko) 반송 장치 및 제조 장치
US6186722B1 (en) Chamber apparatus for processing semiconductor devices
US7090741B2 (en) Semiconductor processing system
JP6006643B2 (ja) 真空処理装置
US7347656B2 (en) Vacuum processing apparatus and semiconductor manufacturing line using the same
JPH05218176A (ja) 熱処理方法及び被処理体の移載方法
US4801241A (en) Modular article processing machine and method of article handling therein
KR101238768B1 (ko) 진공처리장치
KR101296570B1 (ko) 진공 처리 장치
US20060251499A1 (en) Linear substrate delivery system with intermediate carousel
US20050111936A1 (en) Multi-chamber system
US6446646B1 (en) Substrate processing apparatus
KR20010030407A (ko) 반도체 처리 장치용 다중면 로봇 블레이드
JP3737570B2 (ja) 基板処理装置
US6672819B1 (en) Vacuum processing apparatus and semiconductor manufacturing line using the same
JPH09270450A (ja) 真空処理装置
KR100305422B1 (ko) 감압 처리 장치
WO2002071453A1 (en) Automatic continue wafer processing system and methof for using the same
JP7070606B2 (ja) ガスパージユニット及びロードポート装置
US20070077134A1 (en) Vacuum handler systems and processes for flexible automation of semiconductor fabrication
WO2003021647A1 (fr) Dispositif et procede de traitement thermique
KR20020072448A (ko) 자동연속 웨이퍼가공시스템 및 그를 이용한 웨이퍼가공방법
JPS58223343A (ja) 運搬機構
KR20020076039A (ko) 자동연속 웨이퍼가공시스템 및 그를 이용한 웨이퍼가공방법
KR20020072449A (ko) 자동연속 웨이퍼가공시스템 및 그를 이용한 웨이퍼가공방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee