KR100566722B1 - 액정 표시 기판과 그 제조 방법 및 액정 표시 장치 - Google Patents

액정 표시 기판과 그 제조 방법 및 액정 표시 장치 Download PDF

Info

Publication number
KR100566722B1
KR100566722B1 KR1019990050772A KR19990050772A KR100566722B1 KR 100566722 B1 KR100566722 B1 KR 100566722B1 KR 1019990050772 A KR1019990050772 A KR 1019990050772A KR 19990050772 A KR19990050772 A KR 19990050772A KR 100566722 B1 KR100566722 B1 KR 100566722B1
Authority
KR
South Korea
Prior art keywords
film
electrode
liquid crystal
insulating film
crystal display
Prior art date
Application number
KR1019990050772A
Other languages
English (en)
Other versions
KR20010005470A (ko
Inventor
오꾸다쇼지
오오아시마꼬또
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20010005470A publication Critical patent/KR20010005470A/ko
Application granted granted Critical
Publication of KR100566722B1 publication Critical patent/KR100566722B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Surface Treatment Of Optical Elements (AREA)

Abstract

본 발명은 외광을 반사하여 화상을 표시하는 반사형 액정 표시 장치에 관한 것으로, 표시 전극 간으로부터 입사하는 광을 확실하게 흡수하여 반사광의 색조 등의 열화를 방지할 수 있는 액정 표시 기판과 그 제조 방법 및 액정 표시 장치를 제공하는 것을 목적으로 한다.
실리콘 기판(1) 상에 형성한 FET의 소스 전극(22) 상에 층간 절연막(24)을 형성하여 상면을 CMP 등에 의하여 평탄화하고서 절연성의 반사 방지막(26)을 형성한다. 반사 방지막(26) 및 층간 절연막(24)을 관통하는 스루홀에 접속 도체(30)를 매립하여 소스 전극(22)과 금속층(29)을 접속한다. 마찬가지로 하여 금속층(29) 상에 층간 절연막(24')을 형성하여 평탄화하고서 절연성의 반사 방지막(26')을 형성한다. 반사 방지막(26') 및 층간 절연막(24')을 관통하는 스루홀(through-hole)에 접속 도체(30')를 매립하여 금속층(29)과 표시 전극(32)을 접속한다.
층간 절연막, 반사 방지막

Description

액정 표시 기판과 그 제조 방법 및 액정 표시 장치{LIQUID CRYSTAL DISPLAY SUBSTRATE AND A METHOD FOR FABRICATING THE SAME AND LIQUID CRYSTAL DISPLAY}
도1은 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 개략 구성을 나타내는 일부 단면도.
도2는 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 상세한 구성을 나타내는 일부 단면도.
도3은 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 제조 방법을 설명하는 도면.
도4는 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 제조 방법을 설명하는 도면.
도5는 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 변형례의 구성을 나타내는 일부 단면도.
도6은 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 다른 변형례의 구성을 나타내는 일부 단면도.
도7은 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 또 다른 변형례의 구성을 나타내는 일부 단면도.
도8은 본 발명의 1 실시예에 의한 반사형 액정 표시 장치(기판)의 또 다른 변형례의 구성을 나타내는 일부 단면도.
도9는 종래의 반사형 액정 표시 장치의 개략 구성을 나타내는 일부 단면도.
(부호의 설명)
1 실리콘 기판
2 게이트 산화막
4 게이트 전극
6 드레인 영역
8 소스 영역
10 채널 영역
12 필드 산화막
14, 24, 24', 28, 28' 층간 절연막
20 드레인 전극
22 소스 전극
26, 26' 반사 방지막
30, 30' 접속 도체
32 표시 전극
36 액정층
38 대향 전극
40 유리 기판
104 FET
본 발명은 액정 표시 기판 및 그 제조 방법 및 액정 표시 장치에 관한 것으로, 특히 외광을 반사하여 화상을 표시함으로써 저소비 전력화를 실현할 수 있는 반사형 액정 표시 장치 및 이에 이용되는 액정 표시 기판 및 그 제조 방법에 관한 것이다.
광변조용의 라이트 밸브를 이용한 투사형표시 장치중, 소위 액정 프로젝터라고 불리는 액정 라이트 밸브를 이용한 투사형 표시 장치는 고정세하여 대화면 표시가 가능하기 때문에, 가까운 장래에CRT를 대신할 가능성을 갖고 있다. 투사형 표시 장치는 투과형 혹은 반사형의 액정 라이트 밸브를 이용하여 화상의 표시를 한다. 이 중 일본 특개평8-248425호 공보에 기재된 종래의 반사형 액정 표시 장치에 대해서 도9를 이용하여 설명한다. 도9는 종래의 반사형 액정 라이트 밸브의 개략 단면을 나타내고 있다. 실리콘 기판(100) 상에 상세한 도시를 생략한 트랜지스터(104)가 형성되어 있다. 실리콘 기판(100) 및 트랜지스터(104) 상에 실리콘 산화막(102)이 형성되고, 실리콘 산화막(102) 상에는 티탄ㆍ 나이트라이드(질화티탄:TiN)를 사용한 반사 방지막(106)이 형성되어 있다.
반사 방지막(106) 상에는 중간 배선층으로서 실리콘 산화막(108)을 통해서 금속층(111)이 형성되어 있다. 금속층(111) 상에는 제1 절연막으로서 실리콘 산화막(102')이 형성되고, 실리콘 산화막(102') 상에는 TiN을 이용한 반사 방지막(106')이 형성되어 있다. 반사 방지막(106') 상에는 제2 절연막으로서 실리콘 산화막(108')이 형성되고, 그 상에 알루미늄(Al)으로 되는 광반사막으로서도 기능하는 표시 전극(112)이 형성되어 있다.
표시 전극(112)은 실리콘 산화막(102') 및 실리콘 산화막(108')에 형성된 스루홀 내에 매립된, 예를 들면 텅스텐(W)으로 되는 플러그 전극으로서의 접속 도체(110')에 의하여 금속층(111)에 접속되어 있다. 또 금속층(111)은 실리콘 산화막(102) 및 실리콘 산화막(108)으로 형성된 스루홀 내에 매립된 텅스텐의 접속 도체(110)에 의하여 트랜지스터(104)의 소스 전극(도시하지 않음)에 접속되어 있다. 서로 이웃이 되는 표시 전극(112) 간에는 Al층이 형성되어 있지 않고, 적어도 이 표시 전극(112) 간의 하층에 반사 방지막(106')이 배치되어 있다. 도시하지 않는 스페이서를 통해서 대향 기판인 유리 기판(116)이 배치되어 있다. 유리 기판(116)의 표시 전극(112) 측에는 전면에 대향 전극(114)이 형성되어 있다. 또 대향 전극(114)과 표시 전극(112) 간에는 소정의 셀 갭으로 액정(120)이 봉입되어 있다.
트랜지스터(104)는 소스 전극 외에, 데이터선에 접속된 드레인 전극 및 주사선에 접속된 게이트 전극(이상, 도시 생략)이 형성된 FET(전계 효과형 트랜지스터)이고, 게이트의 온 상태에서 데이터선에 인가된 전압을 표시 전극(112)에 인가하는 스위칭 소자로서 기능한다.
트랜지스터(104)의 온시에 표시 전극(112)과 대향 전극(114) 간에 인가되는 전압에 따라서 액정 분자(122)의 방향을 변화시켜 광의 투과율을 변화시킴으로써, 유리 기판(116) 측으로부터 입사한 광을 표시 전극(112)에서 반사시켜 유리 기판(116)으로부터 재출사시키거나, 표시 전극(112)까지 광을 도달시키지 않도록 하여 계조 표시를 한다.
도9에서 표시 전극(112)과 트랜지스터(104)의 소스 전극(도시하지 않음)과의 접속은 중간 배선층인 금속층(111) 등의 끌어들임으로써 이루어지지만, 트랜지스터(104)와 광반사막(112)의 접속 배치 관계가 상하층에서 일치하고 있으면, 이 중간 배선층은 형성할 필요가 없다.
또 층간 절연막인 실리콘 산화막(102, 102', 108') 등은 고밀도 플라즈마(HDP)CVD법으로 형성된 HDP막으로, 이들 상면은 예를 들면 CMP(Chemical Mechanical Polishing;화학 기계적 연마)법 등의 연마 처리에 의하여 평탄화 처리가 되어 있다. 반사형 액정 표시 장치에서는 표시 전극(112)의 하지인 층간 절연막의 평탄화는 중요하고, 층간 절연막의 평탄화에 의해서 표시 전극(112) 표면을 평탄화시킬 수 있으며, 외광의 반사율을 향상시킬 수 있다.
또 도9에 나타낸 종래의 반사형 액정 표시 장치는 반사 방지막(106, 106')의 형성 재료로서TiN을 이용하고 있다. TiN은 광 흡수 기능을 갖고 있으므로, 표시 전극(112) 간의 갭으로부터 입사한 광이 관찰자를 향하여 반사되어 색조 등의 열화가 발생하여 버리는 것을 방지할 수 있다.
또한 이 종래의 반사형 액정 표시 장치의 경우, 표시 전극(112) 간의 갭 외에, 표시 전극(112)과 중간 배선층 간에도 반사 방지막(106)이 배설되어 있다.
그런데 반사 방지막(106, 106')의 형성 재료로서 사용되고 있는 TiN은 도전 성을 갖고 있다. 따라서 표시 전극(112)과 금속층(111) 및 금속층(111)과 트랜지스터(104)를 접속하는 콘택트홀을 반사 방지막(106, 106')에 직접 형성하면, 콘택트홀 내면에 반사 방지막(106, 106')의 형성 재료인 TiN가 노출하여 버리므로, 접속 도체(110, 110')에서 콘택트홀을 매립하면 모든 표시 전극(112)이 합선되어 버리는 문제가 발생한다.
따라서 미리 반사 방지막(106, 106')의 소정 위치에 콘택트홀의 직경보다 넓은 직경의 창을 열어 두어, 창 가장자리에 접하지 않도록 하여 창 내에 콘택트홀을 형성하도록 하고 있다. 이 때문에, 반사 방지막(106, 106')에 창을 형성하기 위한 패터닝이 필요해진다. 또 콘택트홀의 형성시에는 반사 방지막(106, 106')에 형성한 창의 가장자리에 콘택트홀이 접하는 일이 없도록 위치 맞춤을 할 필요가 있다. 이 때, 접속 도체(110, 110')와 반사 방지막(106, 106')과의 절연을 확실하게 하기 위해서 위치 맞춤 여유를 크게 하여 반사 방지막(106, 106')에 직경이 큰 창을 형성하면, 표시 전극(112) 간의 갭과 반사 방지막(106, 106')의 창이 오버랩하여 버리고, 표시 전극(112) 간의 갭으로부터의 입사광을 반사 방지막(106, 106')에서 충분히 흡수할 수 없게 되는 문제가 발생한다.
본 발명의 목적은 표시 전극 간으로부터 입사하는 광을 확실하게 흡수하여 반사광의 색조 등의 열화를 방지할 수 있는 액정 표시 기판과 그 제조 방법 및 액정 표시 장치를 제공하는 것에 있다.
상기 목적은 스위칭 소자에 접속된 전극 상에 상기 전극이 이루는 단차보다도 표면이 평탄화된 제1 절연막을 형성하는 공정과, 상기 제1 절연막 상에 플라즈마 CVD법으로 절연성의 반사 방지막을 형성하는 공정과, 상기 반사 방지막 및 상기 제1 절연막을 관통하고, 상기 전극에의 접속을 노출하는 스루홀을 형성하는 공정과, 상기 반사 방지막의 상층측에 입사광을 반사하는 기능을 갖고, 상기 스루홀의 내면에 접하여 형성된 접속 도체를 통해서 상기 전극에 접속되는 표시 전극을 형성하는 공정을 갖는 것을 특징으로 하는 액정 표시 기판의 제조 방법으로 달성된다.
또 상기 목적은 스위칭 소자에 접속된 전극 상에 형성되고, 상기 전극이 이루는 단차보다도 표면이 평탄화된 제1 절연막과, 상기 제1 절연막 상에 플라즈마 CVD법으로 형성된 절연성의 반사 방지막과, 상기 반사 방지막의 상층 측에 형성되고, 입사광을 반사하는 기능을 가지며, 상기 반사 방지막 및 상기 제1 절연막을 관통하는 스루홀의 내면에 접하여 형성된 접속 도체를 통해서 상기 전극에 접속되는 표시 전극을 갖는 것을 특징으로 하는 액정 표시 기판에 의하여 달성된다.
또한 상기 목적은 스위칭 소자에 접속되기 전극 상에 형성되고, 상기 전극이 이루는 단차보다도 표면이 평탄화된 제1 절연막과, 상기 제1 절연막 상에 플라즈마 CVD법으로 형성된 절연성의 반사 방지막과, 상기 반사 방지막의 상층 측에 형성되고, 입사광을 반사하는 기능을 가지며, 상기 반사 방지막 및 제1 절연막을 관통하는 스루홀의 내면에 접하여 형성된 접속 도체를 통해서 상기 전극에 접속되는 표시 전극과, 상기 표시 전극 상에 액정층을 개재해서 형성된 대향 전극을 갖는 것을 특징으로 하는 액정 표시 장치에 의하여 달성된다.
또 또한 상기 목적은 입사광을 반사하는 광반사막으로서의 기능을 갖고, 액정층을 개재해서 형성된 대향 전극과 간에서 상기 액정층에 전계를 인가하는 복수의 표시 전극과, 상기 복수의 표시 전극의 하층 측에 형성되고, 그 표면이 평탄화 처리된 절연성의 반사 방지막과, 상기 반사 방지막을 관통하여 접속 도체를 상기 반사 방지막의 하층측으로 도출하는 스루홀을 구비하는 것을 특징으로 하는 액정 표시 기판에 의하여 달성된다.
또 상기 목적은 입사광을 반사하는 광반사막으로서의 기능을 갖는 복수의 표시 전극과, 상기 복수의 표시 전극 상에 액정층을 개재해서 형성된 대향 전극과, 적어도 상기 복수의 표시 전극 간의 하층에 형성되고, 그 표면이 평탄화 처리된 절연성의 반사 방지막과, 상기 반사 방지막을 관통하여 접속 도체를 상기 반사 방지막의 하층측으로 도출하는 스루홀을 구비하는 것을 특징으로 하는 액정 표시 장치에 의하여 달성된다.
본 발명에 의하면, 반사 방지막이 절연성 재료이기 때문에, 표시 전극과 그 하층에 형성된 스위칭 소자의 전극을 접속하는 접속 도체가 반사 방지막에 곧바로 접하고 있어도, 접속 도체와 반사 방지막 간의 합선은 발생하지 않는다. 즉 미리 반사 방지막에 콘택트홀을 관통시키기 위한 창을 형성하는 공정이 필요 없게 된다. 따라서 반사 방지막과 그 하지의 제1 절연막에 대하여 동일한 포토리소그래피 공정으로 일회에 콘택트홀을 형성할 수 있게 된다.
또 층간 절연막이 후막화하면, 각 층을 접속하는 콘택트홀의 깊이가 깊게 된다. 콘택트홀이 깊어질수록 콘택트홀 중에 매립되는 접속 도체의 커버리지 악화가 야기된다. 이에 대하여 본 발명에 의하면, 절연성의 반사 방지막을 이용함으로써 반사 방지막 표면을 직접 평탄화할 수 있다. 즉 반사 방지막 상에 더 평탄화막을 형성하지 않아도 되므로, 층간 절연막의 후막화를 방지하면서 표시 전극을 평탄화할 수 있게 된다.
(실시예)
본 발명의 일 실시예에 의한 액정 표시 기판 및 그 제조 방법 및 액정 표시 장치를 도1~ 도8을 이용하여 설명한다. 먼저 본 실시예에 의한 액정 표시 장치의 개략의 구성을 도1 및 도2를 이용하여 설명한다. 도1은 액정 표시 장치의 일부 단면을 나타내고, 도2는 도1의 일부를 확대하여 나타내고 있다. 예를 들면 실리콘 기판(1)인 반도체 기판 상에 필드 산화막(12)이 형성되고, 필드 산화막(12)으로 획정된 복수의 영역에 FET(전계 효과형 트랜지스터)가 각각 형성되어 있다. FET는 실리콘 기판 상에 형성된 게이트 절연막(2)과, 그 위에 형성된 게이트 전극(4)을 갖고 있다. 게이트 전극(4)의 양측 영역의 실리콘 기판(1) 중에 드레인 영역(6) 및 소스 영역(8)이 형성되어 있다. 또 게이트 전극(4) 하부의 실리콘 기판(1)에 채널 영역(10)이 형성된다. FET 상에는 실리콘 산화막의 층간 절연막(14)이 형성되어 있다. 또한 층간 절연막(14) 중에 축적 용량선이 형성되어 있지만 도시는 생략하고 있다.
층간 절연막(14) 상에 데이터선(20) 및 소스 전극(22)이 형성되고, 데이터선(20)은 콘택트홀을 통해서 FET의 드레인 영역(6)에 접속되고, 소스 전극(22)은 콘택트홀을 통해서 소스 영역(8)에 접속되어 있다. 소스 전극(22)은 도2에 나타내는 바와 같이, TiN층(22a), AlCu층(22b), TiN층(22c)이 이 차례로 적 층되어 형성되어 있다.
소스 전극(22) 상에는 실리콘 산화막의 층간 절연막(24)이 형성되어 있다. 층간 절연막(24)은 고밀도 플라즈마 기상 성장법(이하 HDP-CVD법으로 약칭함)으로 형성된 실리콘 산화막(이하 HDP-SiO막이라고 함)(24a)과, HDP-SiO막(24a) 상에 플라즈마 기상 성장법(이하 P-CVD법이라고 함)으로 형성된 실리콘 산화막(이하 P-SiO막이라고 함)(24b)으로 된다.
층간 절연막(24) 상에는 절연성의 반사 방지막(26)이 평탄화되어 형성되어 있다. 반사 방지막(26)은 예를 들면 P-CVD법으로 형성된 실리콘 질화막(P-SiN막), 혹은 실리콘 산화질화막(P-SiON막)이다.
반사 방지막(26) 상에는 P-SiO막의 층간 절연막(28)이 형성되어 있다. 층간 절연막(28) 상에는 금속층(29)이 형성되어 있다. 금속층(29)은 도2에 나타내는 바와 같이, TiN층(29a), AlCu층(29b), TiN층(29c)이 이 차례로 적층되어 형성되어 있다. 금속층(29) 상에는 제1 절연막으로서 층간 절연막(24')이 형성되어 있다. 층간 절연막(24')은 HDP-CVD법으로 형성된 HDP-SiO막(24'a)과, HDP-SiO막(24a) 상에 P-CVD법으로 형성된 P-SiO막(24'b)으로 된다.
층간 절연막(24') 상에는 절연성의 반사 방지막(26')이 평탄화되어 형성되어 있다. 반사 방지막(26')도 반사 방지막(26)과 마찬가지로 P-SiN막, 혹은 P-SiON막으로 형성되어 있다.
반사 방지막(26') 상에는 제2 절연막으로서P-CVD법으로 P-SiO막을 성장시킨 층간 절연막(28')이 형성되고, 그 상에 광반사막으로서도 기능하는 표시 전극(32) 이 형성되어 있다. 표시 전극(32)은 도2에 나타내는 바와 같이, TiN층(32a), Ti층(32b), AlCuTi층(32c)이 이 차례로 적층되어 형성되어 있다. 혹은 TiN층(32a), Ti층(32b), AlCu층(32c)을 이 차례로 적층하여 표시 전극(32)을 형성해도 좋다.
표시 전극(32)은 층간 절연막(24'), 반사 방지막(26') 및 층간 절연막(28')을 관통하여 형성된 스루홀 내에 매립되고, 예를 들면 텅스텐으로 되는 플러그 전극으로서의 접속 도체(30')를 통해서 금속층(29)에 접속되어 있다. 또 금속층(29)은 층간 절연막(24), 반사 방지막(26) 및 층간 절연막(28)에 형성된 스루홀 내에 매립된 텅스텐의 접속 도체(30)에 의하여 FET의 소스 전극(22)에 접속되어 있다. 서로 이웃이 되는 표시 전극(32) 간에는 광반사층이 형성되어 있지 않고, 적어도 이 표시 전극(32) 간의 하층에 반사 방지막(26')이 배치되어 있다.
표시 전극(32)은 복수의 FET마다 형성되어 있고, 1개의 표시 전극(32)에서 표시 화소의 1개의 서브픽셀을 구성하고 있다. 각 표시 전극(32) 간은 소정 거리만큼 떨어져 있다. 또 표시 전극(32)에 대향하여 ITO(인듐틴옥사이드)로 되는 대향 전극(38)이 형성된 유리 기판(40)이 배치되어 있다. 표시 전극(32)과 대향 전극(38) 간의 영역은 액정 재료가 봉입된 액정층(36)이다.
표시 전극(32)은 액정층(36)에 전압을 인가하는 기능과 함께, 유리 기판(40)측으로부터 입사한 광을 반사시키는 광반사 기능도 갖고 있다. FET는 데이터선(20)에 공급된 신호 전압을 게이트 전극(4)의 온시에 광반사막인 표시 전극(32)에 인가하는 스위칭 소자로서 기능한다. FET의 온시에 표시 전극(32)과 대향 전극(38) 사이에 인가되는 전압에 따라서 액정 분자(도시하지 않음)의 방향을 변화시켜 광의 투과율을 변화시킴으로써, 유리 기판(40)측으로부터 입사한 광을 광반사막으로서의 표시 전극(32)까지 투과, 반사시켜 유리 기판(40)으로부터 재출사시키거나, 혹은 투과시키지 않도록 하여 표시를 한다.
이와 같이 본 실시예의 구조에 의하면, 반사 방지막(26, 26')이 절연성 재료이기 때문에, 표시 전극(32)과 그 하층에 형성된 FET의 소스 전극(22)을 접속하는 접속 도체(30, 30')가 반사 방지막(26, 26')에 곧바로 접하고 있어도, 접속 도체(30, 30')와 반사 방지막(26, 26') 간의 합선은 발생하지 않는다. 즉 종래와 같이 미리 반사 방지막(26, 26')에 콘택트홀을 관통시키기 위한 창을 형성하는 공정이 필요 없게 된다. 따라서 반사 방지막(26, 26')과 그 하지의 제1 절연막인 층간 절연막(24, 24')에 대하여 동일한 포토리소그래피 공정으로 일회에 콘택트홀을 형성할 수 있게 된다.
또 층간 절연막(24, 28, 24', 28')이 후막화하면, 각 층을 접속하는 콘택트홀이 깊어진다. 콘택트홀이 깊어질수록 콘택트홀 중에 매립된 접속 도체(30, 30')의 커버리지는 악화한다. 이에 대하여 책 실시예의 구조에 의하면, 절연성의 반사 방지막(26, 26')을 이용함으로써 반사 방지막 표면을 직접 평탄화할 수 있다. 즉 반사 방지막(26, 26') 상에 더 평탄화막을 형성하지 않아도 되므로, 층간 절연막(24, 28, 24', 28')의 후막화를 방지하면서 표시 전극(32)의 하지를 평탄화할 수 있게 된다.
다음에 본 실시예에 의한 액정 표시 기판의 제조 방법에 대해서 도3 및 도4를 이용하여 설명한다. 도3 및 도4는 도2에 도시한 일부 단면에 대응하여 제조 공 정을 나타내고 있다. 도3a는 이미 FET 및 층간 절연막인 실리콘 산화막(14)이 형성되어 있는 상태를 나타내고 있으므로, 먼저 간단하게 도3a의 상태에 도달할 때까지의 공정에 대해서 설명한다. 먼저 실리콘 기판(1) 상에 필드 산화막(12)을 형성하여 복수의 FET의 소자 형성 영역을 획정한다. 이어서 소자 형성 영역 내의 실리콘 기판(1) 상에 절연막을 형성한 후, P-CVD법으로 폴리실리콘막을 성장시키고 패터닝하여 게이트 절연막(2) 및 게이트 전극(4)을 형성한다.
이어서 이온 주입 등을 이용하여 게이트 전극(4)의 양측에 불순물을 첨가하여 확산시키고, 드레인 영역(6) 및 소스 영역(8)을 형성한다. 다음에 P-CVD법으로 P-SiO막의 층간 절연막(14)을 형성한다. 층간 절연막(14)에 콘택트홀을 개구하고서 TiN층(22a), AlCu층(22b), TiN층(22c)을 이 차례로 적층하여 데이터선(20) 및 소스 전극(22)을 형성한다.
이상의 공정이 완료하면, 도3a에 나타내는 바와 같이 HDP-CVD법으로 전면에 HDP-SiO막(24a)을 퇴적하고, 이어서P-CVD법으로 P-SiO막(24b)을 퇴적한 후, 표면을 CMP법으로 연마하여 평탄화된 층간 절연막(24)을 형성한다. P-SiO막(24b)은 CMP법에 의한 연마 처리에서의 희생막으로서 기능하고 있다. 도3a에 나타내는 예에서는 소스 전극(22)상의 층간 절연막(24)은 HDP-SiO막(24a)과 P-SiO막(24b)으로 형성하고 있지만, HDP-SiO막(24a) 단체로 형성해도 좋다.
본 실시예에서는 HDP-CVD법으로 배선 간의 매립을 하고 있지만, SOG(Spin On G1ass)막을 이용해도 좋고, SOG막 상에 P-SiO막을 성장시킨 후CMP법으로 평탄화해도 좋다. 또 층간 절연막(24)에 염료를 혼합시킨 SOG막을 이용해도 좋다.
배선 간의 매립 및 CMP법에 의한 평탄화 처리가 종료하면, 도3b에 나타내는 바와 같이, 예를 들면 P-CVD법으로 전면에 P-SiN막을 퇴적하여 반사 방지막(26)을 형성한다. 하지의 층간 절연막(24) 표면이 평탄화 처리되어 있기 때문에, 반사 방지막(26)도 높은 평탄도로 형성된다. 반사 방지막(26)은 P-SiN막에 대신하여 P-SiON막을 이용해도 좋다.
반사 방지막(26)으로 이용하는 P-SiN막의 성장 조건의 1예를 나타내면,
가스 유량비:SiH4/NH3/N2=155/900/900(sccm);
전극 간격:600(mils)(단, 1000mils=11nch);
RF출력:120(W);
챔버내 압력:3. 0(Torr);
성막 온도:400(℃);
에서 굴절률 2. 24, 감쇠 계수0. 636의 반사 방지막(26)을 얻을 수 있다. 또 다른 성장 조건으로서,
가스 유량비:SiH4/N2/H2=60/120/1900(sccm);
전극 간격:475(mils);
RF출력:100(W);
챔버내 압력:6. 5(Torr);
성막 온도:350( ℃);
에서 굴절률1. 98, 감쇄 계수0. 47의 반사 방지막(26)을 얻을 수 있다. 이들 가스 유량비, RF출력, 챔버 내압력, 혹은 성막 온도 등의 성막 조건을 변경함으로써 소망의 굴절률이나 감쇠 계수의 P-SiN막을 얻을 수 있다.
다음에 P-SiO막의 층간 절연막(28)을 P-CVD법을 이용하여 반사 방지막(26) 상에 형성한다. 층간 절연막(28)을 형성하고서 층간 절연막(28), 반사 방지막(26) 및 HDP-SiO막(24a)을 일회의 포토리소그래피 공정으로 패터닝하고 콘택트홀을 형성한다.
다음에 도3c에 나타내는 바와 같이, 콘택트홀을 밀착층(Glu­Layer)과 텅스텐으로 매립하고, CMP법으로 표면을 연마 처리하여 콘택트홀 이외의 밀착층과 텅스텐을 제거하여, 평탄화된 층간 절연막(28) 상에 상부가 노출한 접속 도체(30)를 형성한다.
이어서 층간 절연막(28) 상에 TiN층(29a), AlCu층(29b), TiN층(29c)을 이 차례로 적층하고서 패터닝하여 접속 도체(30)와 접속된 금속층(29)을 형성한다.
본 실시예에서 소스 전극(22)과 금속층(29)을 접속하는 접속 도체(30)의 형성에 텅스텐(W)-플러그를 사용하는 것은 각 배선층에서의 양호한 평탄성을 얻을 수 있기 때문이다. 평탄화 처리에는 텅스텐에 적절한 CMP법을 사용하고 있다. CMP법 이외에 에칭에 의하여 콘택트홀 이외의 밀착층과 텅스텐을 제거할 수도 있지만, 이 경우에는 콘택트홀 상부에서 리세스가 발생하여 배선의 평탄성을 열화시키는 일이 있는 점에 유의할 필요가 있다.
다음에 도4a에 나타내는 바와 같이, HDP-CVD법으로 전면에 HDP-SiO막(24'a)을 퇴적하고, 이어서P-CVD법으로 P-SiO막(24'b)을 퇴적한 후, 표면을 CMP법으로 연 마하여 평탄화된 층간 절연막(24')을 형성한다. P-SiO막(24'b)은 CMP법에 의한 연마 처리에서의 희생막으로서 기능하고 있다. 도4a에 나타내는 예에서는 금속층(29)상의 층간 절연막(24')은 HDP-SiO막(24'a)과 P-SiO막(24'b)으로 형성하고 있지만, HDP-SiO막(24'a) 단체로 형성해도 좋다. 본 공정에도 HDP-CVD법에 의한 배선 간 매립에 대신하여 SOG막을 이용해도 좋고, SOG막 상에 P-SiO막을 성장시킨 후CMP법으로 평탄화해도 좋다. 또 층간 절연막(24')에 염료를 혼합시킨 SOG막을 이용해도 좋다.
배선 간의 매립 및 CMP법에 의한 평탄화 처리가 종료하면, 도4b에 나타내는 바와 같이, 예를 들면 P-CVD법으로 전면에 P-SiN막을 퇴적하여 반사 방지막(26')을 형성한다. 하지의 층간 절연막(24')이 평탄하게 형성되어 있으므로 반사 방지막(26')도 평탄하게 형성된다. 반사 방지막(26')도 반사 방지막(26)과 마찬가지로 P-SiN막에 대신하여 P-SiON막을 이용해도 좋다.
이어서, P-SiO막의 층간 절연막(28')을 P-CVD법을 이용하여 반사 방지막(26') 상에 형성한다. 층간 절연막(28')을 형성하고서 층간 절연막(28'), 반사 방지막(26') 및 HDP-SiO막(24'a)을 1회의 포토리소그래피 공정으로 패터닝하고 콘택트홀을 형성한다.
다음에 도4c에 나타내는 바와 같이, 콘택트홀을 밀착층과 텅스텐으로 매립하고, CMP법으로 표면을 연마 처리하여 콘택트홀 이외의 밀착층과 텅스텐을 제거하고, 평탄화된 층간 절연막(28') 상에 상부가 노출한 접속 도체(30')를 형성한다.
이어서 층간 절연막(28') 상에 표시 전극(32)을 형성한다. 표시 전극(32)은 TiN층(32a), Ti층(32b), AlCuTi층(32c)을 이 차례로 적층하여 형성한다. 혹은 TiN층(32a), Ti층(32b), AlCu층(32c)을 이 차례로 적층하여 형성해도 좋다. 어쨌든 표시 전극(32)은 최상층의 AlCuTi층 혹은 AlCu층에 Ti층이 하방으로부터 접하여 형성된 구조로 되어 있고, 이렇게 함으로써 반사율을 향상시켜 표시 콘트래스트를 향상할 수 있게 된다.
도4c에서 금속층(29)과 표시 전극(32)을 접속하는 접속 도체(30')의 형성에 텅스텐(W)-플러그를 이용하는 것은 상술한 소스 전극(22)과 금속층(29)을 접속하는 접속 도체(30)의 형성에 텅스텐(W)-플러그를 이용하고 있는 것과 마찬가지의 이유다.
이상과 같이 하여 형성된 실리콘 기판(1)에 대해서, 종래와 마찬가지의 공정에 의하여 대향 전극(38)이 형성된 유리 기판(40)을 맞붙이고, 액정을 봉지하여 반사형 액정 표시 장치가 완성된다. 또한 본 실시예에서는 표시 전극(32)과 소스 전극(22) 사이에 중간 배선층으로서 금속층(29)을 형성하고 있지만, 표시 전극(32)의 위치와 소스 전극(22)의 위치가 일치하고 있으면 중간 배선층을 형성하지 않도록 하는 것도 물론 가능하다.
이상 설명한 바와 같이, 본 실시예에 의한 액정 표시 기판 및 액정 표시 장치는 절연 재료로 형성된 반사 방지막(26, 26')을 갖고 있다. 그리고 본 실시예에 의한 액정 표시 기판의 제조 방법에서는 절연체의 반사 방지막(26, 26')을 형성하는 공정 전에서 이미 소스 전극(22)이나 금속층(29) 등의 배선층이 형성되어 있고, 그 후는 고온 프로세스에 의한 성막이 곤란하다. 따라서 반사 방지막(26, 26')의 성막에는 비교적 저온에서 막 성장이 가능한 P-CVD법을 이용하고 있다.
또 P-CVD법을 이용한 막 성장은 하지의 표면 형상의 영향을 받기 쉽고, 극단적인 요철 형상의 표면을 갖고 있는 하지에 성막을 하게 하면, 성장 없는 영역이 보이드(공공)로 남아 버린다. 따라서 단순히 P-CVD법을 이용하여 소스 전극(22) 표면이나 금속층(29) 표면에 절연성의 반사 방지막(26, 26')을 형성하는 것은 바람직하지 않다. 그런데 본 실시예에서는 P-CVD법으로 절연성의 반사 방지막(26, 26')을 형성하는 하지층으로서 표면이 가능한 한 평탄화된 제1 절연막(상술한 예에서는 층간 절연막(24, 24'))을 형성하도록 하고 있다. 제1 절연막으로서는 P-SiO막이나 HDP-SiO막을 이용할 수 있다. 이들 막을 단순히 성장시키는 것만으로 하층의 단차를 경감시키는 것이 가능하지만, 또한 CMP법 등의 평탄화 처리를 실시함으로써 보이드 등이 존재하지 않고 또한 지극히 평탄성이 뛰어난 반사 방지막(26, 26')을 얻을 수 있다. 평탄화 처리로서는 다른 연마 방법이나 막 표면에로의 SOG도포에 의한 것이어도 된다.
본 발명은 상기 실시예에 한정하지 않고 다양한 변형이 가능하다.
예를 들면 상기 실시예에서는 도2에 나타내는 바와 같이 반사 방지막(26, 26') 상에 층간 절연막(28, 28')을 형성하고 있지만, 본 발명은 이에 한정되지 않고, 도5에 나타내는 바와 같이 층간 절연막(28, 28')을 형성하지 않고 반사 방지막(26, 26') 상에 직접 금속층(29), 표시 전극(32)을 형성하도록 해도 좋다.
도5에 나타내는 구조는 HDP-SiO막(24a, 24'a) 상에 P-SiO막(24b, 24'b)을 형성하고서 CMP법으로 P-SiO막(24b, 24'b) 표면을 연마하여 평탄화하여, P-SiO막(24b, 24'b) 상에 P-SiN막 혹은 P-SiON막의 반사 방지막(26, 26')을 형성하고 있다.
또 본 발명은 또한 도6에 나타내는 바와 같은 구조에 적용하는 것도 가능하다. 도6에 나타내는 구조는 층간 절연막(28, 28') 및 P-SiO막(24b, 24'b)을 형성하지 않고, HDP-SiO막(24a, 24'a) 상에 반사 방지막(26, 26')을 형성하고 있다. 그리고 반사 방지막(26, 26') 표면을 CMP법으로 표면 연마하고서 금속층(29), 표시 전극(32)을 형성하고 있다. 이 경우 제1 절연막은 HDP-SiO막(24a, 24'a)이다.
또 본 발명은 도7에 나타내는 바와 같은 구조에도 적용 가능하다. 도7에 나타내는 구조는 HDP-SiO막(24a)과 P-SiO막(24b) 사이에 반사 방지막(26)을 삽입하고, HDP-SiO막(24'a)과 P-SiO막(24'b) 사이에 반사 방지막(26')을 삽입한 구조다. 이 경우의 제1 절연막은 HDP-SiO막(24a, 24'a)이다. P-SiO막(24b, 24'b) 표면을 CMP법 등에 의하여 표면 연마하고서 금속층(30), 표시 전극(32)을 형성하고 있다.
또한 본 발명은 도8에 나타내는 바와 같은 구조에 적용할 수도 있다. 도8에 나타내는 구조는 SOG막(50, 50')을 층간 절연막으로 이용하고 있는 점에 특징을 갖고 있다. 도8에 나타내는 바와 같이, 층간 절연막(14) 및 소스 전극(22) 상면에 P-SiO막(52)을 형성한다. P-SiO막(52)은 P-SiN막 혹은 P-SiON막으로 치환하는 것이 가능하다. 이어서 SOG막(50)을 도포하여 경화시킨 후, 표면을 CMP법 등에 의하여 연마하여 평탄하게 하고서 반사 방지막(26)을 형성한다. 반사 방지막(26)은 하지의 평탄도에 따라 평탄하게 형성된다. 상기 실시예와 마찬가지로 하여 콘택트홀에 텅스텐의 접속 도체(30)를 형성한 후, 반사 방지막(26) 상에 금속층(29)을 형성한다. 금속층(29) 및 반사 방지막(26) 상에 P-SiO막(52)을 형성하고서, SOG막(50')을 도포하여 경화시키고, 표면을 CMP법 등에 의하여 연마하여 평탄하게 하고서 반사 방지막(26')을 형성한다. 반사 방지막(26')은 하지의 평탄도에 따라 평탄하게 형성된다. 콘택트홀에 텅스텐의 접속 도체(30')를 형성한 후 반사 방지막(26) 상에 표시 전극(32)을 형성한다.
이와 같이 본 발명은 HDP-CVD법에 의한 배선간 매립에 대신하여 SOG막을 이용할 수도 있다.
이상 설명한 실시예를 감안하면, 본 발명의 각 청구항에는 현재의 요건에 부가해서 이하에 기재하는 요건을 더 추가하는 것도 가능하다.
1. 표시 전극을 반사 방지막의 표면에 직접 형성한다.
종래 기술에서 설명한 반사 방지막은 금속 재료로 구성되어 있었기 때문에, 그 표면에 절연막을 형성하지 않으면 표시 전극이 형성되지 않았지만, 본 발명에서는 반사 방지막이 절연성이기 때문에, 그 표면에 직접 표시 전극을 형성해도 각 표시 전극 간이 쇼트하는 일이 없다. 이에 의하면 프로세스 스텝 저감 효과가 얻어진다.
2. 표시 전극을 절연막을 통해서 반사 방지막 상층에 형성한다.
물론 반사 방지막 상에 절연막을 통해서 표시 전극을 형성하는 것도 가능하다. 이에 의하면, 예를 들면 반사 방지막의 막질에 문제(내습성이 낮거나, 크랙의 우려가 있는 경우 등)가 있어도, 이것이 현저화하는 것을 억제할 수 있다.
3. 표시 전극을 SOG를 통해서 반사 방지막 상층 상에 형성한다.
SOG는 평탄성이 뛰어나므로, 반사 방지막의 표면에 요철이 잔존하고 있어도 이것을 해소할 수 있다. 또 SOG에 염료를 분산함으로써 SOG 자체에도 광 흡수성을 지니게 할 수도 있다.
4. 반사 방지막 상에 배선층을 더 형성하고, 그 배선층을 통해서 표시 전극을 형성한다.
표시 전극은 화소를 구성하는 위치에 배치되지만, 그 배치 위치와 스위칭 소자의 배치의 관계에 따라서는 복수의 배선층이 필요해지는 경우가 있다. 그 경우, 반사 방지막 상에 직접 또는 절연막을 통해서 또다른 배선층을 형성하고, 그 배선층 상에 절연막을 통해서 표시 전극을 더 형성하는 것도 가능하다. 이 경우 각 절연막은 그 표면을 평탄화 처리하여도 좋다. 또한 이들 절연막으로부터 표시 전극 간에 반사 방지막을 더 형성하는 것도 가능하다.
5. 상술한 각부의 절연막은 적당하게 평탄화하는 것이 가능하고, 그 평탄화 방법으로서는 연마 처리, SOG의 도포처리, SOG도포 후의 에칭백 처리를 채용할 수 있다.
각부의 절연막은 보이드가 적은 플라즈마 성장법을 하기 때문에, 또 표시 전극의 반사율 향상 때문에 등으로 평탄화를 할 수 있다. 또 그 평탄화의 수법으로서는 두껍게 형성한 절연막을 소망의 막두께까지 연마하여 평탄화하는 방법이나, SOG의 도포처리에 의한 평탄화, 절연막의 표면에 SOG를 도포하여 평탄한 표면 형상을 만들고, 전면을 균등하게 에칭하여 절연막의 표면에 평탄한 표면 형상을 전사하는 에칭백법 등을 이용할 수 있다.
6. 반사 방지막의 재료로서는 실리콘 질화막, 실리콘 산화질화막, 염료를 분산한 SOG 등을 사용할 수 있다.
7. 표시 전극의 재료로서는 티탄막 상에 알루미늄 또는 알루미늄 합금막을 적층하여 구성할 수 있다. 또 그 알루미늄 합금으로서는 알루미늄과 동의 합금 또는 티탄을 더 함유하는 합금을 사용할 수 있다.
물론, 상기 1~7의 요건은 현재의 청구항1~ 5의 요지를 한정하는 것은 아니다.
이상과 같이 본 발명에 의하면, 표시 전극 간으로부터 입사하는 광을 확실하게 흡수하여 반사광의 색조 등의 열화를 방지할 수 있는 액정 표시 기판 및 그 제조 방법 및 액정 표시 장치를 실현할 수 있다.

Claims (5)

  1. 스위칭 소자에 접속된 전극 상에 상기 전극이 이루는 단차보다도 표면이 평탄화된 제1 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 플라즈마 CVD법에 의해 절연성의 반사 방지막을 형성하는 공정과,
    상기 전극을 노출시키도록 상기 반사 방지막 및 상기 제1 절연막을 관통하는 스루홀을 형성하는 공정과,
    상기 반사 방지막의 상층측에, 입사광을 반사하는 기능을 갖고 상기 스루홀의 내면에 접하여 형성된 접속 도체를 통해서 상기 전극에 접속되는 표시 전극을 형성하는 공정
    을 갖는 것을 특징으로 하는 액정 표시 기판의 제조 방법.
  2. 스위칭 소자에 접속된 전극 상에 형성되고, 상기 전극이 이루는 단차보다도 표면이 평탄화된 제1 절연막과,
    상기 제1 절연막 상에 플라즈마 CVD법에 의해 형성된 절연성의 반사 방지막과,
    상기 반사 방지막의 상층 측에 형성되고 입사광을 반사하는 기능을 가지며, 상기 반사 방지막 및 상기 제1 절연막을 관통하는 스루홀의 내면에 접하여 형성된 접속 도체를 통해서 상기 전극에 접속되는 표시 전극
    을 갖는 것을 특징으로 하는 액정 표시 기판.
  3. 스위칭 소자에 접속되는 전극 상에 형성되고, 상기 전극이 이루는 단차보다도 표면이 평탄화된 제1 절연막과,
    상기 제1 절연막 상에 플라즈마 CVD법에 의해 형성된 절연성의 반사 방지막과,
    상기 반사 방지막의 상층 측에 형성되고 입사광을 반사하는 기능을 가지며, 상기 반사 방지막 및 제1 절연막을 관통하는 스루홀의 내면에 접하여 형성된 접속 도체를 통해서 상기 전극에 접속되는 표시 전극과,
    상기 표시 전극 상에 액정층을 사이에 끼워서 형성된 대향 전극
    을 갖는 것을 특징으로 하는 액정 표시 장치.
  4. 입사광을 반사하는 광반사막으로서의 기능을 갖고 액정층을 사이에 끼워서 형성된 대향 전극 간에서 상기 액정층에 전계를 인가하는 복수의 표시 전극과,
    상기 복수의 표시 전극의 하층 측에 형성되고 그 표면이 평탄화 처리된 절연성의 반사 방지막과,
    상기 반사 방지막을 관통하여 접속 도체를 상기 반사 방지막의 하층측으로 도출하는 스루홀
    을 구비하는 것을 특징으로 하는 액정 표시 기판.
  5. 입사광을 반사하는 광반사막으로서의 기능을 갖는 복수의 표시 전극과,
    상기 복수의 표시 전극 상에 액정층을 사이에 끼워서 형성된 대향 전극과,
    적어도 상기 복수의 표시 전극 간의 하층에 형성되고 그 표면이 평탄화 처리된 절연성의 반사 방지막과,
    상기 반사 방지막을 관통하여 접속 도체를 상기 반사 방지막의 하층측으로 도출하는 스루홀
    을 구비하는 것을 특징으로 하는 액정 표시 장치.
KR1019990050772A 1999-06-14 1999-11-16 액정 표시 기판과 그 제조 방법 및 액정 표시 장치 KR100566722B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-166979 1999-06-14
JP16697999A JP3798186B2 (ja) 1999-06-14 1999-06-14 液晶表示基板及びその製造方法、並びに液晶表示装置

Publications (2)

Publication Number Publication Date
KR20010005470A KR20010005470A (ko) 2001-01-15
KR100566722B1 true KR100566722B1 (ko) 2006-04-03

Family

ID=15841164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050772A KR100566722B1 (ko) 1999-06-14 1999-11-16 액정 표시 기판과 그 제조 방법 및 액정 표시 장치

Country Status (4)

Country Link
US (1) US6593983B2 (ko)
JP (1) JP3798186B2 (ko)
KR (1) KR100566722B1 (ko)
TW (1) TW502128B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069405A (en) * 1997-08-12 2000-05-30 Thomson Licensing S.A. High capacitance mirror driver cell
JP2002221717A (ja) * 2001-01-26 2002-08-09 Kawasaki Microelectronics Kk 液晶表示装置
JP4532008B2 (ja) * 2001-03-19 2010-08-25 三菱電機株式会社 反射防止膜の成膜方法
US7388633B2 (en) * 2002-12-13 2008-06-17 Victor Company Of Japan, Limited Reflective liquid crystal display
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI240135B (en) * 2003-06-05 2005-09-21 Au Optronics Corp Method of stabilizing parasitic capacitance in an LCD device
JP7476695B2 (ja) 2020-07-08 2024-05-01 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2022082980A (ja) 2020-11-24 2022-06-03 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160875A (ja) * 1992-11-20 1994-06-07 Seiko Epson Corp 液晶表示装置
JPH08179377A (ja) * 1994-12-22 1996-07-12 Victor Co Of Japan Ltd 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
KR960032048A (ko) * 1995-02-06 1996-09-17 윌리엄 티. 엘리스 액정 표시 장치 및 그 제조 방법
JPH09292626A (ja) * 1996-04-24 1997-11-11 Sharp Corp 液晶表示装置及びその製造方法
KR19980033030A (ko) * 1996-10-22 1998-07-25 야스카와 히데아키 액정 패널용 기판과 액정 패널 및 그것을 사용한 전자기기와 투사형 표시장치
JPH10246898A (ja) * 1998-04-17 1998-09-14 Sharp Corp 液晶表示装置
KR19980070001A (ko) * 1997-01-22 1998-10-26 포맨제프리엘 플리커가 없는 반사 액정 셀
JPH1152429A (ja) * 1997-06-05 1999-02-26 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0288011A3 (en) * 1987-04-20 1991-02-20 Hitachi, Ltd. Liquid crystal display device and method of driving the same
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP2991304B2 (ja) * 1995-05-29 1999-12-20 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 液晶表示装置及びその製造方法
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
US6013399A (en) * 1998-12-04 2000-01-11 Advanced Micro Devices, Inc. Reworkable EUV mask materials

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160875A (ja) * 1992-11-20 1994-06-07 Seiko Epson Corp 液晶表示装置
JPH08179377A (ja) * 1994-12-22 1996-07-12 Victor Co Of Japan Ltd 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
KR960032048A (ko) * 1995-02-06 1996-09-17 윌리엄 티. 엘리스 액정 표시 장치 및 그 제조 방법
JPH09292626A (ja) * 1996-04-24 1997-11-11 Sharp Corp 液晶表示装置及びその製造方法
KR19980033030A (ko) * 1996-10-22 1998-07-25 야스카와 히데아키 액정 패널용 기판과 액정 패널 및 그것을 사용한 전자기기와 투사형 표시장치
KR19980070001A (ko) * 1997-01-22 1998-10-26 포맨제프리엘 플리커가 없는 반사 액정 셀
JPH1152429A (ja) * 1997-06-05 1999-02-26 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
JPH10246898A (ja) * 1998-04-17 1998-09-14 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
US20020063823A1 (en) 2002-05-30
KR20010005470A (ko) 2001-01-15
JP2000352725A (ja) 2000-12-19
JP3798186B2 (ja) 2006-07-19
US6593983B2 (en) 2003-07-15
TW502128B (en) 2002-09-11

Similar Documents

Publication Publication Date Title
US6569717B1 (en) Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
KR100852307B1 (ko) 액정 표시 장치 및 그 제조 방법
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
US8345192B2 (en) Multiple cell gaps transreflective LCD and fabricating method thereof
KR100684698B1 (ko) 반사형 액정 표시 장치용 모듈의 제조 방법
US5844647A (en) Liquid crystal display device
KR100566722B1 (ko) 액정 표시 기판과 그 제조 방법 및 액정 표시 장치
US6894754B2 (en) Substrate with a flattening film, display substrate, and method of manufacturing the substrates
KR20050102783A (ko) 박막 트랜지스터 액정 패널 및 그 제조 방법
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
US7619695B2 (en) Liquid crystal display and manufacturing method therefor
US7079198B2 (en) Wiring structure, method of manufacturing the same, electro-optical device, and electronic device
US6392733B1 (en) Single metal pixel array for silicon LC light valve featuring shielded inter-pixel isolation regions
JPH08160460A (ja) 液晶表示装置
JP2008225514A (ja) 液晶表示装置及びその製造方法
JP3777857B2 (ja) 電気光学装置の製造方法
KR100455537B1 (ko) 액정 표시 장치 및 투사형 액정 표시 장치
JP4940926B2 (ja) 液晶表示装置及びその製造方法
US6306561B1 (en) Double metal pixel array for light valve utilizing lateral sublithographic spacer isolation
KR100700930B1 (ko) 액정 디스플레이 패널 및 그 제조 방법
JPH1048626A (ja) 反射型画像表示装置
KR100860178B1 (ko) 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee