KR100563061B1 - 수직 채널 트랜지스터를 구비한 평판 디스플레이 소자 - Google Patents

수직 채널 트랜지스터를 구비한 평판 디스플레이 소자 Download PDF

Info

Publication number
KR100563061B1
KR100563061B1 KR1020040004991A KR20040004991A KR100563061B1 KR 100563061 B1 KR100563061 B1 KR 100563061B1 KR 1020040004991 A KR1020040004991 A KR 1020040004991A KR 20040004991 A KR20040004991 A KR 20040004991A KR 100563061 B1 KR100563061 B1 KR 100563061B1
Authority
KR
South Korea
Prior art keywords
semiconductor active
layer
active layer
display device
gate electrode
Prior art date
Application number
KR1020040004991A
Other languages
English (en)
Other versions
KR20050077372A (ko
Inventor
구재본
유철호
박상일
박지용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040004991A priority Critical patent/KR100563061B1/ko
Publication of KR20050077372A publication Critical patent/KR20050077372A/ko
Application granted granted Critical
Publication of KR100563061B1 publication Critical patent/KR100563061B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62B—DEVICES, APPARATUS OR METHODS FOR LIFE-SAVING
    • A62B9/00—Component parts for respiratory or breathing apparatus
    • A62B9/06—Mouthpieces; Nose-clips
    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62B—DEVICES, APPARATUS OR METHODS FOR LIFE-SAVING
    • A62B7/00—Respiratory apparatus
    • A62B7/10—Respiratory apparatus with filter elements

Landscapes

  • Health & Medical Sciences (AREA)
  • Pulmonology (AREA)
  • General Health & Medical Sciences (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판 일면 상에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터를 구비하는 평판 디스플레이 소자에 있어서, 상기 반도체 활성층은 상기 소스 및 드레인 전극 사이에 배치되는 것과, 상기 게이트 절연층은 상기 게이트 전극을 절연시키기 위하여, 상기 기판의 일면 상에 형성된 소스 및 드레인 전극과 이들 사이에 형성되는 반도체 활성층의 주위를 둘러싸며 상기 게이트 전극과의 사이에 형성되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.

Description

수직 채널 트랜지스터를 구비한 평판 디스플레이 소자{Flat display device with vertical channel transistor}
도 1a는 종래 기술에 따른 평판 디스플레이 소자의 개략적인 단면도,
도 1b는 광 주사 유무에 따른 비정질 실리콘 TFT의 특성도,
도 1c는 광 주사 유무에 따른 다결정 실리콘 TFT의 특성도,
도 1d 및 도 1e는 결정을 구비하는 반도체 활성층의 결정 입자 경계와 캐리어의 이동 경로를 개략적으로 도시하는 모식도,
도 2는 본 발명에 따른 수직 구조의 박막 트랜지스터를 구비하는 평판 디스플레이 소자의 대략적인 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
210...기판 220a,b...소스 및 드레인 전극
230...반도체 활성층 240...게이트 전극
241...게이트 절연층 250...제 1 전극층
260...화소 정의 층 270...유기 전계 발광부
280...제 2 전극층
본 발명은 수직 트랜지스터를 구비한 평판 디스플레이 소자, 특히 유기 전계 발광 디스플레이 소자(electroluminescent display)에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 등과 같은 평판 디스플레이 소자에는, 이러한 소자들을 구동시키기 위한 박막 트랜지스터(TFT)가 구비된다. 박막 트랜지스터는 게이트 전극, 소스 및 드레인 전극, 그리고 게이트 전극의 구동에 따라 활성화되는 반도체 층을 구비하며, 박막 트랜지스터는 이러한 층들의 적층 순서에 따라 , 상부 게이트 구조(top gate 또는 normal staggered)의 박막 트랜지스터와 하부 게이트 구조(bottom gate 또는 inverted staggered)의 박막 트랜지스터로 분류될 수 있다.
도 1a에는 종래 기술에 따른 상부 게이트 구조의 통상적인 박막 트랜지스터를 구비하는 평판 디스플레이 소자, 예를 들어 유기 전계 발광 디스플레이 소자의 개략적인 단면도가 도시되어 있다. 도시된 유기 전계 발광 디스플레이 소자는, 기판(101)의 일면에는 버퍼층(110)이 형성되고, 그 상부에는 반도체 활성층(120; 소스 및 드레인 영역, 채널 영역, 120a,b,c), 게이트 절연층(130), 게이트 전극(140), 중간층(150), 소스 및 드레인 전극(160a,b) 등으로 구성된 박막 트랜지스터와, 박막 트랜지스터의 일면 상에 형성된 페시베이션 층(170), 양극으로서의 제 1 전극층(180), 화소 정의 층(190), 유기 전계 발광부(191) 및 제 2 전극층(195)으로 구성되는 화소부를 구비한다. 화소부의 일측으로 제 1 전극층(180)의 상부에는 화소 영역이 형성되는데, 제 1 전극층(180)과 제 2 전극층(195)의 작용에 의해 사이에 배치된 유기 전계 발광부(191)로부터 빛이 화소 영역으로부터 방출된다. 그런데, 화소 영역으로 제 1 전극층(180)의 하부에는 페시베이션 층(170), 중간층(150) 및 게이트 절연층(130)이 형성되어 있다.
도 1a에는 개략적으로 구동 트랜지스터만이 도시되었으나, 이러한 평판 디스플레이 소자에는 화소 스위칭 트랜지스터, 구동 트랜지스터 및 회로 구성 트랜지스터 등이 수 많은 트랜지스터가 사용되는데, 이들 트랜지스터는 구조적으로 화소부 또는 백라이트 등에 의하여 빛에 노출될 수도 있다. 도 1b에는 Vd=10.1, 5.1, 0.1V인 경우의 Id를 나타내는 선도가 도시되는데, 선 a,b,c는 각각의 Vd에 대하여 반도체 활성층으로 비정질 실리콘 층을 구비하는 박막 트랜지스터에 빛이 조사되는 경우의 Id를 나타내고, 선 d,e,f는 각각의 Vd에 대하여 비정질 실리콘 층을 구비하는 박막 트랜지스터에 빛이 조사되지 않은 경우의 Id를 도시한다. 또한, 도 1c에는 Vd=-0.1인 경우의, 다결정 실리콘 층을 구비하는 박막 트랜지스터의 Id가 도시되는데, 선 a는 빛이 조사된 경우의 Id를, 그리고 선 b는 빛이 조사되지 않은 경우의 Id를 나타낸다. 각각의 경우에 대하여 빛이 조사되는 경우 오프 전류가 상당히 증가한다. 즉, 도 1a에 도시된 구조와 같은 평판 디스플레이 소자의 박막 트랜지스터는 구조적으로 반도체 활성층에 빛이 입사되어, 이러한 빛에 의해 전자-정공 쌍 캐리어가 형성되고 이들 캐리어에 의해 트랜지스터의 오프 전류가 증대된다. 이러한 오프 전류의 증대는, 화소 스위칭 트랜지스터의 경우 스토리지 커패시터에 저장된 데이터 전압의 강하를 초래할 수도 있고, 구동 트랜지스터의 경우 문턱 전압을 전이시켜 화면의 휘도나 효율을 변화시킬 수도 있고, 회로 구성 트랜지스터의 경우 구동부의 오작동을 유발할 수도 있다. 따라서, 트랜지스터의 활성층에 빛이 들어가는 경우 전반적으로 평판 디스플레이의 화면 품질을 상당히 저하시킨다는 문제점을 야기할 수도 있다.
한편, 반도체 활성층(120)은 다양한 형태를 구비할 수 있는데, 통상적으로 비정질 실리콘 층이 구비되며, 근래에는 전자 이동도를 개선하여 소자의 구동 효율을 개선하기 위하여 비정질 실리콘 층을 다결정 실리콘 층으로 구성하기도 한다. 이러한 반도체 활성층을 다결정 실리콘 층으로 구성하는데에는, 다결정 실리콘을 직접 증착하는 방법. 비정질 실리콘 층을 증착한 후 결정화하는 방법으로 분류할 수 있고, 직접 결정화 방법에는 고상결정화법, 엑시머 레이저법, 금속 유도 결정화법 등이 있는데, 엑시머 레이저 법과 금속 유도 결정화법이 통상적으로 사용된다. 이들 방법은 비정질 실리콘 층의 일면 상에 레이저를 조사하거나 또는 금속 물질을 확산시켜 열처리함으로써 결정화시키는 방법이다. 따라서, 도 1a에 도시된 바와 같은 평판 디스플레이 소자에 구비되는 박막 트랜지스터 반도체 활성층의 채널 영역은, 도 1d에 도시된 바와같이, 결정 입자 경계(grain boundary)가 캐리어의 이동 방향에 수직하게 형성된다. 이러한 캐리어의 이동 방향에 수직한 결정 입자 경계는 캐리어의 이동에 상당한 장애를 가져오기 때문에, 전자 이동도를 상당히 저하시켜 소자 구동 효율의 상당한 저하를 수반하는 문제점을 야기한다.
본 발명은, 반도체 활성층에 빛이 유입되어 발생하는 오프 전류의 문제를 해결할 수 있는 구조의 박막 트랜지스터를 구비하는 평판 디스플레이 소자를 제공함 을 목적으로 한다.
본 발명의 또 다른 목적은, 반도체 활성층이 특히 다결정 실리콘 층으로 구성되는 경우 적절한 방향으로 형성된 결정 입자 경계를 구비하도록 함으로써 전자 이동도가 증대된 구조의 박막 트랜지스터를 구비하는 평판 디스플레이 소자를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면, 기판 일면 상에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터를 구비하는 평판 디스플레이 소자에 있어서, 상기 반도체 활성층은 상기 소스 및 드레인 전극 사이에 배치되는 것과, 상기 게이트 절연층은 상기 게이트 전극을 절연시키기 위하여, 상기 기판의 일면 상에 형성된 소스 및 드레인 전극과 이들 사이에 형성되는 반도체 활성층의 주위를 둘러싸며 상기 게이트 전극과의 사이에 형성되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 다른 일면에 따르면, 상기 게이트 절연층 및 상기 게이트 전극 중의 하나 이상은 빛을 차광시키는 물질로 구성되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 반도체 활성층은 비정질 실리콘 층으로 구성되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 반도체 활성층은 다결정 실리콘 층 으로 구성되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 다결정 실리콘 층의 결정 입자 경계는 상기 반도체 활성층에 대체적으로 수직하게 형성되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 반도체 활성층은 유기 물질로 구성되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 일면 상에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터를 구비하는 유기 전계 발광 디스플레이 소자에 있어서, 상기 반도체 활성층은 상기 소스 및 드레인 전극 사이에 배치되는 것과, 상기 게이트 절연층은 상기 게이트 전극을 절연시키기 위하여, 상기 기판의 일면 상에 형성된 소스 및 드레인 전극과 이들 사이에 형성되는 반도체 활성층의 주위를 둘러싸며 상기 게이트 전극과의 사이에 형성되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자를 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다 .
도 2에는 본 발명의 일실시예에 따른 박막 트랜지스터를 구비하는 평판 디스플레이 소자, 예를 들어 유기 전계 발광 디스플레이 소자가 대략적으로 도시되어 있다.
기판(210)의 일면 상에 Cr, Mo,Ta 등의 물질로 전극 층을 형성한 후, 패턴화하여 소스 전극(220a)을 형성한다. 소스 전극(220a)의 일면 상에 반도체 활성층(230)이 형성된다. 본 발명의 일실시예에 따르면, 비정질 실리콘(a-Si:H)를 이용하여 층을 형성한 후에, 이를 패턴화함으로써 반도체 활성층(230)을 형성할 수 있다.
본 발명의 다른 일실시예에 따르면, 반도체 활성층(230)을 다결정 실리콘 층으로 구성할 수도 있다. 다결정 실리콘 층(230)으로 구성하는 방법에는 직접 다결정 실리콘(polycrystalline silicon)을 열화학 기상 증착시키는 방법이 있다. 그리고, 먼저 비정질 실리콘 층을 형성한 후, 엑시머, 아르곤, 야그 레이저 등을 이용하여 레이저를 비정질 실리콘 층의 일면 상에 조사함으로써 다결정화시키는 레이저 조사법을 이용할 수도 있고, 비정질 실리콘 층의 일면 상에 결정 촉매 물질로서의 Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, 및 Pt 등과 같은 금속 물질을 도포 및 확산시켜 열처리함으로써 비정질 실리콘 층을 다결정화시킬 수도 있다. 특히, 반도체 활성층(230)으로서 다결정 실리콘 층을 사용하는 경우, 다결정 실리콘의 결정 입자 경계는 차후 캐리어의 이동 방향을 방해하지 않는 방향으로 형성되는 것이 바람직하다.
또한, 반도체 활성층(230)은 실리콘과 같은 무기물에 한정되는 것은 아니고 유기물 층으로 구성될 수도 있다. 예를 들어, 반도체 활성층으로 유기물 층을 구비하는 박막 트랜지스터의 특성은 전자 이동도가 0.1㎠/Vs 이상이고, 점멸률이 106 이상이 되도록 구성될 수도 있는데, 반도체 활성층으로 유기물 층을 구비하는 박막 트랜지스터의 특성은 비정질 실리콘 층을 갖는 트랜지스터의 특성에 적어도 근접하 거나 또는 그 이상의 양호한 특성을 구비하는 것이 바람직하다.
도시되지는 않았으나, 반도체 활성층(230)이 형성됨과 동시에 인접부에 커패시커가 형성될 수 있다.
반도체 활성층(230)이 형성된 후에는, 그 상부에 드레인 전극 층(220b)이 형성된다. 이러한 소스 및 드레인 전극층(220a,b)은 저항성 접촉, 크랙 가능성, 화학적 분위기(chemical environment)에서의 침식 가능성 등을 고려하여 적절한 물질로 형성되는데, 이들 물질로는 Cr, Mo, MoW, 및 Al 계열의 금속이 사용될 수 있다.
소스 전극층(220a), 반도체 활성층(230), 및 드레인 전극층(220b)이 형성된 후에는, 차후에 형성되는 게이트 전극(240)과의 절연을 위하여 게이트 절연층(241)이 형성되는데, 게이트 절연층(241)은 차후에 형성될 화소영역으로부터 발광되는 빛이 입사되는 것을 방지하기 위하여 이들의 상부면 및 주위를 둘러싼다. 반도체 활성층(230)으로 유기 전계 발광부 또는 백라이트로부터 생성된 빛이 입사되는 것을 차단하기 위하여, 게이트 절연층(241) 및/또는 게이트 전극(240)은 빛을 차단시키는 물질로 이루어지는 것이 바람직하다. 게이트 전극(240)은 게이트 절연층(241)을 적어도 일부분을 둘러싸도록 형성된다. 즉, 게이트 전극(240)은 게이트 절연층(241)의 측부 및 상부면, 즉 기판(210) 상에 적층된 소스 및 드레인 전극층(220a,b)과 이들 사이의 반도체 활성층(230)으로 구성된 적층물의 외곽 둘레를 둘러싸도록 형성된다.
그 후, 이러한 본 발명에 따른 평판 디스플레이 소자의 박막 트랜지스터 일면 상에는 양극으로서의 제 1 전극층(250)이 형성되는데, 도시되지는 않았으나 제 1 전극층(250)은 드레인 전극(220b)과 전기적으로 소통되도록 형성된다. 제 1 전극층(250)은 낮은 면저항, 높은 투과도, 신속한 에칭 특성 등을 고려하여 ITO로 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다.
제 1 전극층(250)이 형성된 후, 게이트 전극(240)의 상부에는 하부 구조물을 보호하는 페시베이션 층 및/또는 화소 정의 층(260)이 형성된다. 화소 정의 층(260)은 개구 영역으로서의 화소 영역을 정의하는데, 이 화소 영역으로 제 1 전극층(250)의 상부에는 유기 전계 발광부(270)이 형성되고, 그 상부에 음극으로서의 제 2 전극층(28)이 형성된다.
따라서, 도시되지 않은 화소 스위칭 박막 트랜지스터의 게이트 전극이 온 상태로 유지되는 경우, 전기적 신호로서의 데이터 신호가 게이트 전극(240)에 인가된다. 게이트 전극(240)에 신호가 인가되어 게이트 전극(240)이 온 상태로 유지되는 경우, 반도체 활성층(230)의 외곽 둘레를 따라 소스 및 드레인 전극(220a,b)의 전기적인 소통을 가능하게 하여 드레인 전극(220b)을 통하여 전기적인 신호, 즉 전류가 유기 전계 발광 디스플레이 소자의 화소부, 즉 제 1 전극층(250)에 인가된다. 제 1 전극층(250)과 제 2 전극층(280)의 상호 작용에 의해 사이의 유기 전계 발광부(230)가 발광하게 되는데, 데이터 신호의 크기에 따라 게이트 전극(240)에 인가되는 신호가 변동되어 드레인 전극(220b)을 통하여 인가되는 전류량을 조절함으로써 계조 표시가 가능하다. 따라서, 본 발명의 일실시예에 따른 구조에 있어, 빛을 차단하는 게이트 전극(240) 및/또는 게이트 절연층(241)의 역할로 인하여 반도체 활성층(230)에서의 오프 전류가 저감되어 화면 품질의 저하가 방지된다.
상기한 일실시예는 구동 박막 트랜지스터에 관련하여 기술되었으나, 이에 한정되지 않고, 본 발명의 특징은 평판 디스플레이 소자에 사용되는 다양한 박막 트랜지스터에도 적용될 수 있다.
상기한 바와 같은 본 발명에 따르면, 게이트 전극 및 게이트 절연층이 소스 및 드레인 전극과 반도체 활성층을 모두 덮는 구조를 취하기 때문에, 평판 디스플레이 소자의 박막 트랜지스터를 구성하는 반도체 활성층에 화소부 또는 백라이트 등에 의하여 생성되는 빛의 입사가 구조적으로 차단되어, 종래 기술에서 문제되었던 반도체 활성층에 입사되는 빛때문에 발생하는 오프 전류의 증대로 인한 박막 트랜지스터, 궁극적으로는 평판 디스플레이 소자의 작동 효율 및 화면 품질을 상당히 저하시키는 문제점을 개선할 수 있다.
또한, 본 발명의 일실시예에 따른 평판 디스플레이 소자의 박막 트랜지스터는 수직형 구조를 취함으로써(수직 채널 트랜지스터), 즉 반도체 활성층이 다결정 실리콘 층으로 구성되는 경우 캐리어가 결정 입자 경계를 가로지르지 않는 구조를 취함으로써 전자 이동도를 증진시켜 박막 트랜지스터의 특성 개선함과 동시에, 박막 트랜지스터의 W/L 율(W/L ratio)을 증가시켜 평판 트랜지스터, 특히 유기 전계 발광 디스플레이의 경우 양극으로서의 제 1 전극층에 공급되는 전류량을 증가시켜 휘도를 향상시킴으로써 화면 품질을 개선할 수도 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다 양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (7)

  1. 기판 일면 상에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터를 구비하는 평판 디스플레이 소자에 있어서,
    상기 반도체 활성층은 상기 소스 및 드레인 전극 사이에 배치되는 것과,
    상기 게이트 절연층은 상기 게이트 전극을 절연시키기 위하여, 상기 기판의 일면 상에 형성된 소스 및 드레인 전극과 이들 사이에 형성되는 반도체 활성층의 주위를 둘러싸며 상기 게이트 전극과의 사이에 형성되는 것과,
    상기 게이트 전극은 상기 반도체 활성층을 덮고 있는 것을 특징으로 하는 평판 디스플레이 소자.
  2. 제 1항에 있어서, 상기 게이트 절연층 및 상기 게이트 전극 중의 하나 이상은 빛을 차광시키는 물질로 구성되는 것을 특징으로 하는 평판 디스플레이 소자.
  3. 제 1항에 있어서, 상기 반도체 활성층은 비정질 실리콘 층으로 구성되는 것을 특징으로 하는 평판 디스플레이 소자.
  4. 제 1항에 있어서, 상기 반도체 활성층은 다결정 실리콘 층으로 구성되는 것 을 특징으로 하는 평판 디스플레이 소자.
  5. 제 4항에 있어서, 상기 다결정 실리콘 층의 결정 입자 경계는 상기 반도체 활성층에 대체적으로 수직하게 형성되는 것을 특징으로 하는 평판 디스플레이 소자.
  6. 제 1항에 있어서, 상기 반도체 활성층은 유기 물질로 구성되는 것을 특징으로 하는 평판 디스플레이 소자.
  7. 기판 일면 상에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터를 구비하는 유기 전계 발광 디스플레이 소자에 있어서,
    상기 반도체 활성층은 상기 소스 및 드레인 전극 사이에 배치되는 것과,
    상기 게이트 절연층은 상기 게이트 전극을 절연시키기 위하여, 상기 기판의 일면 상에 형성된 소스 및 드레인 전극과 이들 사이에 형성되는 반도체 활성층의 주위를 둘러싸며 상기 게이트 전극과의 사이에 형성되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자.
KR1020040004991A 2004-01-27 2004-01-27 수직 채널 트랜지스터를 구비한 평판 디스플레이 소자 KR100563061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040004991A KR100563061B1 (ko) 2004-01-27 2004-01-27 수직 채널 트랜지스터를 구비한 평판 디스플레이 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040004991A KR100563061B1 (ko) 2004-01-27 2004-01-27 수직 채널 트랜지스터를 구비한 평판 디스플레이 소자

Publications (2)

Publication Number Publication Date
KR20050077372A KR20050077372A (ko) 2005-08-02
KR100563061B1 true KR100563061B1 (ko) 2006-03-24

Family

ID=37264872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040004991A KR100563061B1 (ko) 2004-01-27 2004-01-27 수직 채널 트랜지스터를 구비한 평판 디스플레이 소자

Country Status (1)

Country Link
KR (1) KR100563061B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146816A1 (ko) * 2018-01-26 2019-08-01 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160019682A (ko) * 2014-08-12 2016-02-22 포항공과대학교 산학협력단 시냅스 모방 소자 및 이의 제조방법
KR102245607B1 (ko) 2015-01-06 2021-04-28 삼성디스플레이 주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146816A1 (ko) * 2018-01-26 2019-08-01 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US11658203B2 (en) 2018-01-26 2023-05-23 Lg Electronics Inc. Display apparatus using semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20050077372A (ko) 2005-08-02

Similar Documents

Publication Publication Date Title
JP5269291B2 (ja) 薄膜トランジスタ表示板
US8420442B2 (en) Method of fabricating a thin-film device
US7786481B2 (en) Organic light emitting diode display and fabricating method thereof
JP4141309B2 (ja) 半導体装置およびその製造方法
US20090101895A1 (en) Display device
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP5226259B2 (ja) 液晶表示装置
KR101232159B1 (ko) 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
KR101021479B1 (ko) 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
JP5615605B2 (ja) Ｆｆｓモード液晶装置
KR102183920B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070072207A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
JP6085758B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI520219B (zh) 形成多晶矽層的方法和製造薄膜電晶體的方法
WO2012169397A1 (ja) 薄膜トランジスタ、その製造方法、および表示素子
WO2011155250A1 (ja) 結晶性半導体膜の製造方法、半導体装置、および表示装置
KR100563061B1 (ko) 수직 채널 트랜지스터를 구비한 평판 디스플레이 소자
KR101761634B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2019234892A1 (ja) 薄膜トランジスタおよびその製造方法
KR20070072208A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
KR101123513B1 (ko) 박막트랜지스터 및 그 제조방법
JP5662689B2 (ja) 表示装置およびその製造方法
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
JP2003318108A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 15