KR100549175B1 - 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 방법 Download PDF

Info

Publication number
KR100549175B1
KR100549175B1 KR1020047008790A KR20047008790A KR100549175B1 KR 100549175 B1 KR100549175 B1 KR 100549175B1 KR 1020047008790 A KR1020047008790 A KR 1020047008790A KR 20047008790 A KR20047008790 A KR 20047008790A KR 100549175 B1 KR100549175 B1 KR 100549175B1
Authority
KR
South Korea
Prior art keywords
mask
etching
etching method
opening
etched
Prior art date
Application number
KR1020047008790A
Other languages
English (en)
Other versions
KR20050044741A (ko
Inventor
나가세키카즈야
미무라다카노리
미야지마히로키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050044741A publication Critical patent/KR20050044741A/ko
Application granted granted Critical
Publication of KR100549175B1 publication Critical patent/KR100549175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

반도체 웨이퍼 등의 피 에칭체(212)의 표면에 밀리미터 오더의 개구 치수(R)를 갖는 오목부(220)를 형성하기 위한 에칭 방법이다. 이 방법에서는 우선 피 에칭체(212)의 표면에, 오목부(220)에 대응한 개구부분을 갖는 마스크(214)를 형성한다. 다음에, 마스크(214)가 형성된 피 에칭체(212)를 플라즈마 에칭용 처리용기내에 배치하고, 처리용기내에서 플라즈마을 이용하여 에칭한다. 본 발명에서는 마스크(214)의 재료로서, 피 에칭체(212)와 동일한 재료, 예컨대 실리콘(Si)을 사용한다. 이것에 의해서, 상기한 바와 같은 오목부(220)를 실질적으로 바닥면(222)에 서브 트렌치 형상(주연부가 중앙부보다 깊게 에칭된 형상)이 발생하지 않도록 형성할 수 있다.

Description

플라즈마 에칭 방법{PLASMA ETCHING METHOD}
본 발명은 반도체 웨이퍼 등의 피 에칭체에 대하여 마스크를 거쳐서 플라즈마를 이용한 에칭을 하는 방법에 관한 것이다.
종래, 플라즈마를 이용하여 피 에칭체에 대하여 에칭 처리를 실시하는 방법이 있다. 그 방법에 있어서는 예컨대, 기밀한 처리용기내에 하부 전극과 상부 전극을 대향 배치한 에칭 장치를 이용한다. 이 장치에 있어서, 표면에 마스크가 형성된 피 에칭체를 하부 전극상에 탑재하고, 처리용기내로 처리 가스를 도입한다. 그 후, 하부 전극에 고주파 전력을 인가하고 플라즈마를 여기시켜 에칭을 실행한다.
이 에칭 방법은 반도체 웨이퍼나 액정 기판 등의 피 에칭체의 표면에 소정의 패턴을 형성시키기 위해서 많이 이용되고 있다. 그 경우에 형성되는 패턴의 크기는 마이크로미터 오더인 것이 일반적이다.
그러나, 최근의 기술의 다양화에 따라서, 예컨대 집적 회로 작성용의 지그를 미세 가공할 때 등에 밀리미터 오더의 개구 치수를 갖는 오목부를 형성하는 것이 요구될 가능성이 생겨났다.
도 9는 밀리미터 오더의 개구 치수를 갖는 오목부를 종래의 에칭 방법으로 형성한 피 처리체(10)의 모식 단면도이다. 도 9에 도시하는 피 처리체(10)는 피 에칭체로서의 반도체 웨이퍼(12)상의 포토 레지스트(14)에 소망하는 패턴을 미리 형성하여 마스크로 하여 종래의 에칭 방법에 의해서 에칭을 한 것이다. 여기서, 웨이퍼(12)에 형성되는 오목부(20)는 대략 원통형으로, 그 개구 치수(직경)(R)는 예컨대 10 내지 30mm로 한다.
이와 같이, 밀리미터 오더의 개구 치수를 갖는 오목부(20)를 종래의 에칭 방법으로 작성하면, 오목부(20)의 바닥면에서 주연부(24)가 중앙부(22)보다도 깊게 에칭된 특이한 형상(이하, “서브 트렌치 형상”이라고도 말함)이 생긴다. 그런데, 오목부의 바닥면은 평탄한 것이 바람직한 경우가 많다. 즉, 오목부의 서브 트렌치 형상은 다양한 장치에 응용할 때에 가공 정밀도의 점에서 장해가 되어 버린다.
발명의 개시
본 발명의 목적은 밀리미터 오더의 개구 치수를 갖는 오목부를 실질적으로 바닥면에 서브 트렌치 형상을 발생하지 않도록 형성할 수 있는 에칭 방법을 제공하는 것이다.
이 목적을 달성하기 위해서, 본 발명에 의하면, 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법으로서, 상기 피 에칭체의 표면에 형성된 마스크의 개구부분을 통하여 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에, 상기 피 에칭체의 적어도 상기 오목부가 형성되는 부분의 재료와 상기 마스크의 적어도 상기 개구부분 주변의 재료는 모두 실리콘인 것을 특징으로 하는 에칭 방법이 제공된다.
또한, 본 발명에 의하면, 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법에 있어서, 상기 피 에칭체의 표면에 형성된 마스크의 개구부분을 통하여 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에, 상기 마스크의 개구부분은 형성해야 할 오목부에 대응한 주 개구부분과 이 주 개구부분의 주위를 둘러싸는 슬릿형상의 보조 개구부분을 포함하는 것을 특징으로 하는 에칭 방법이 제공된다.
이들 방법에 의하면, 밀리미터 오더의 개구 치수를 갖는 오목부를 실질적으로 바닥면에 서브 트렌치 형상을 발생하지 않도록 형성할 수 있다.
또한, 본 발명에 의하면, 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법에 있어서, 상기 피 에칭체의 표면에 형성된 마스크의 5mm 이상의 개구 치수를 갖는 개구부분을 통하여, 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에, 상기 마스크의 적어도 상기 개구부분 주변의 재료는 상기 피 에칭체의 상기 오목부가 형성되는 부분의 재료와 동일한 것을 특징으로 하는 에칭 방법이 제공된다.
또한, 본 발명에 의하면, 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법에 있어서, 상기 피 에칭체의 표면에 형성된 마스크의 5mm 이상의 개구 치수를 갖는 개구부분을 통하여 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에, 상기 플라즈마 에칭은 압력 100mTorr 이하로 한 처리용기내에서 실행되는 것을 특징으로 하는 에칭 방법이 제공된다.
이들 방법에 의하면, 특히 5mm 이상의 개구 치수를 갖는 오목부를 실질적으로 바닥면에 서브 트렌치 형상을 발생하지 않도록 형성할 수 있다.
상기 개구 치수는 개구부분(오목부에 있어서는 그 개구연부<開口緣部>)의 형상이 대략 직사각형인 경우는 그 짧은 변 길이, 원형인 경우는 그 직경, 타원형인 경우는 그 짧은 직경, 홈 형상인 경우는 그 폭을 가리킨다(이하, 동일).
도면의 간단한 설명
도 1은 본 발명의 에칭 방법에 사용되는 에칭 장치의 예를 도시하는 개략 단면도,
도 2는 피 에칭체에 형성되는 오목부의 이상적인 형상을 도시하는 모식적인 단면도,
도 3은 종래의 에칭 방법을 설명하기 위한 피 처리체의 (a) 평면도 및 (b) 부분 단면도,
도 4는 종래의 에칭 방법으로 형성된 오목부의 형상을 표면 단차계로 조사한 결과를 도시한 도면,
도 5는 본 발명의 제 1 실시예에 따른 에칭 방법을 설명하기 위한 피 처리체의 (a) 평면도 및 (b) 부분 단면도,
도 6은 도 5에 도시하는 실시예에 따른 방법으로 형성된 오목부의 형상을 (a) X 방향 및 (b) Y 방향으로 각각 표면 단차계로 조사한 결과를 도시한 도면,
도 7은 본 발명의 제 2 실시예에 따른 에칭 방법을 설명하기 위한 피 처리체 의 (a) 평면도 및 (b) 단면도,
도 8은 도 7에 도시하는 실시예에 따른 방법에 의해 에칭을 한 피 처리체의 모식적인 단면도,
도 9는 종래 방법으로 에칭을 한 피 처리체의 모식적인 단면도.
이하에 첨부 도면을 참조하면서 본 발명에 따른 에칭 방법의 바람직한 실시예에 대하여 상세히 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능구성을 갖는 구성요소에 대해서는 동일한 부호를 부여함으로써 중복설명을 생략한다.
제 1 실시예
도 1은 본 발명의 에칭 방법에 사용되는 에칭 장치(100)를 도시하는 개략 단면도이다. 도 1에 도시하는 에칭 장치(100)는 피 처리체로서 표면에 마스크가 형성된 반도체 웨이퍼(W)가 내부에 배치되는 처리용기(102)를 구비하고 있다. 이 처리용기(102)는 예컨대 표면에 양극 산화 처리에 의한 산화알루미늄막층이 형성된 알루미늄으로 이루어짐과 동시에 접지되어 있다.
처리용기(102)내에는 피 처리체로서의 웨이퍼(W)를 탑재하는 서셉터를 겸한 하부 전극(104)이 배치되어 있다. 하부 전극(104)의 탑재면 이외의 부분은 예컨대 세라믹으로 이루어지는 절연부재(105)와 예컨대 알루미늄으로 이루어지는 도전부재(107)에 의해서 덮여 있다.
하부 전극(104)은 승강축(106)의 구동에 의해서 상하 운동 가능하게 구성되어 있다. 도전부재(107)와 처리용기(102)와의 사이에는 예컨대 스테인레스로 이루어지는 벨로우즈(109)가 설치되어 있다. 벨로우즈(109)와 전기적으로 접촉하는 도전부재(107) 및 처리용기(102)의 표면은 산화알루미늄막층이 제거되어 있다. 이 때문에, 도전부재(107)는 벨로우즈(109)와 처리용기(102)를 거쳐서 접지되어 있다. 또한, 도전부재(107)의 측면 및 벨로우즈(109)를 둘러싸도록 벨로우즈 커버(111)가 설치되어 있다.
하부 전극(104)의 탑재면에는 고압 직류 전원(108)에 접속된 정전척(110)이 설치되어 있다. 정전척(110)을 둘러싸도록 하여, 포커스 링(112)이 배치되어 있다. 하부 전극(104)에는 정합기(116)를 거쳐서 고주파 전력을 출력하는 고주파 전원(118)이 접속되어 있다.
하부 전극(104)의 측면쪽에는 배플판(120)이 배치되어 있다. 배플판(120)은 포커스 링(112)과 도전부재(107)에 의해서 협지됨과 동시에, 도전성 나사(도시하지 않음)로 도전부재(107)의 상부에 고정되어 있다. 배플판(120)은 예컨대 표면이 양극 산화 처리된 알루미늄 등의 도전성재료로 이루어진다. 다만, 배플판(120)과 도전부재(107)가 전기적으로 접촉하는 부분에서는 산화알루미늄막층이 제거되어 있다.
따라서, 배플판(120)은 도전부재(107)와 벨로우즈(109)와 처리용기(102)를 거쳐서 접지된다. 따라서, 배플판(120)과 처리용기(102) 내벽을 대략 동전위(접지 전위)로 할 수 있다. 그 결과, 배플판(120)과 배플판(120)보다도 위쪽의 처리용기(102) 내벽이 하부 전극(104)의 대향 전극으로서 기능한다. 이것에 의해서, 플라즈마를 배플판(120)의 상부, 즉 후술하는 처리공간(122)내에 가둘 수 있다.
배플판(120)에는 복수의 슬릿(120a)이 형성되어 있다. 처리용기(102)내는 배플판(120)에 의해서, 웨이퍼(W)가 배치되는 처리공간(122)과 후술하는 배기관(128)에 연통하는 배기 경로(124)로 구분되어 있다.
하부 전극(104)의 탑재면과 대향하는 처리용기(102)의 내벽면에는 상부 전극(126)이 설치되어 있다. 이 상부 전극(126)에는 다수의 가스 토출 구멍(126a)이 형성되어 있다. 가스 공급원(도시하지 않음)으로부터 공급되는 처리 가스가 가스 토출 구멍(126a)으로부터 처리공간(122)내로 공급되도록 되어 있다.
처리용기(102)내의 아래쪽에는 진공 배기 기구(도시하지 않음)에 연결되는 배기관(128)이 접속되어 있다. 처리공간(112)내의 분위기는 배플판(120)의 슬릿(120a), 배기 경로(124) 및 배기관(128)을 거쳐서 진공 배기된다. 또한, 처리용기(102)의 외부에는 처리공간(122)에 형성되는 플라즈마 영역을 둘러싸도록 하여, 자석(130)이 배치되어 있다.
다음에, 에칭의 처리 조건예에 대하여 설명한다.
피 에칭체로서는 직경이 200mm인 실리콘(Si)으로 이루어지는 웨이퍼를 사용한다. 처리 가스로서는 SF6, 또는 SF6와 O2와의 혼합 가스를 사용할 수 있다. 구체적으로는 유량 200 내지 1000sccm(예컨대 800sccm)인 SF6 가스와, 유량 300sccm 이하(예컨대 150sccm)인 O2 가스와의 혼합 가스를 사용할 수 있다. 처리용기(102)내의 압력은 200 내지 400mTorr로 한다. 하부 전극(104)의 탑재면의 온도는 -15 내지 10℃로 조정한다. 또한, 하부 전극(104)에는 40MHz로 500 내지 2000W의 고주파 전력을 인가한다. 자석(130)에 의한 자장 강도는 170가우스로 한다.
도 2는 피 에칭체에 형성되는 오목부의 이상적인 형상을 모식적으로 나타낸 단면도이다. 도 2에 도시하는 피 처리체(200)는 피 에칭체로서의 실리콘으로 이루어지는 웨이퍼(212)와 이 웨이퍼(212)상에 형성된 마스크(214)로 구성되어 있다. 마스크(214)는 형성해야 할 오목부(220)에 대응한 개구부분을 갖고 있다. 이러한 피 처리체(200)를 예컨대 도 1의 에칭 장치(100)로 플라즈마 에칭함으로써, 웨이퍼(212)의 표면에 도 2에 도시하는 것과 같은 대략 수직인 측벽과 평탄한 바닥면(222)을 갖는 오목부(220)가 형성된다.
도 3은 종래의 에칭 방법을 설명하기 위한 피 처리체(10)의 (a) 평면도 및 (b) 부분 단면도이다. 도 3에 도시하는 피 처리체(10)도 피 에칭체로서의 실리콘으로 이루어지는 웨이퍼(12)와 이 웨이퍼(12)상에 형성된 마스크(14)로 구성되어 있다. 그 마스크(14)도 형성해야 할 오목부에 대응한 개구부분(16)을 갖고 있다. 종래의 에칭 방법에 사용하는 마스크(14)의 재료로서는 폴리이미드계의 고분자재료로 이루어지는 테이프 사용하고 있다. 또한, 마스크(14)의 개구부분(16)은 한 변의 길이(개구 치수)(R1)=30mm인 정방형이며, 마스크(14)의 두께(D)는 25㎛이다.
이 피 처리체(10)를 도 1의 에칭 장치(100)를 사용하여, 상기의 처리 조건에 서 플라즈마 에칭했다. 도 4는 그것에 의하여 형성된 오목부의 형상을 표면 단차계로 조사한 결과를 각부의 에칭레이트(E/R)와 함께 도시하는 도면이다. 도 4에 있어서, 가로축은 도 3의 X 방향에 대응하고, 피 처리체(10)의 외주측에 가까운 오목부의 외단으로부터 그 반대측인 오목부의 내단을 향하여 측정한 결과를 도시한다. 도 4를 보면, 에칭레이트(㎛/min)가 오목부의 외단에서는 5.6, 내단에서는 6.8인 데 대하여, 중앙부에서는 3.6으로 명확하게 차이가 있고, 이것에 의해서 서브 트렌치 형상이 발생하고 있는 것을 알 수 있다.
이것은 오목부의 개구 치수가 밀리미터 오더를 넘는 크기이기 때문에, 오목부(개구부분) 위쪽의 플라즈마가 마스크와는 다른 재질인 피 에칭체의 실리콘의 영향을 크게 받음으로써 마스크 위쪽의 플라즈마와는 다른 상태가 되기 때문이라고 생각된다. 즉, 오목부의 외단 부근에는 마스크 위쪽의 플라즈마의 영향을 받음으로써, 오목부 중앙보다도 에칭레이트가 빨라지는 영역이 발생하기 때문이라고 생각된다.
다음에 도 5는 본 실시예에 따른 에칭 방법을 설명하기 위한 피 처리체(200)의 (a) 평면도 및 (b) 부분 단면도이다.
상술한 이유로부터, 피 에칭체로서의 웨이퍼에 오목부를 형성하는 경우, 마스크의 적어도 개구부분 주변의 재료로서는 웨이퍼와 같은 재료를 사용하는 것이 바람직하다고 생각된다. 이것에 의해서, 피 처리체 위쪽의 플라즈마를 균일화할 수 있다고 생각되기 때문이다.
그래서, 종래의 에칭 방법과의 비교를 위해서, 도 5에 도시하는 바와 같은 피 처리체(200)를 준비했다. 도 5의 피 처리체(200)는 실리콘으로 이루어지는 웨이퍼(212)상에 형성해야 할 오목부에 대응한 개구부분(216)의 X 방향 양단부에 인접하여 실리콘 칩(214)의 벽을 마스크로서 설치하고, 이 실리콘 칩(214) 및 개구부분(216)을 제외한 부분에는 종래와 동일한 폴리이미드계의 고분자재료로 이루어지는 테이프의 마스크(218)를 형성했다. 이것에 의해서, 개구부분(216)의 X 방향 양단측만 마스크의 재료가 피 에칭체(212)와 동일한 재료라고 볼 수 있도록 했다.
여기서, 마스크의 개구부분(216)은 한 변의 길이(R1)=30mm인 정방형이며, 마스크(218)의 두께(D)는 25㎛이다. 또한, 각 실리콘 칩(214)의 높이(H)는 725㎛이며, 폭(W1)은 10mm이다.
이 피 처리체(200)를 도 1의 에칭 장치(100)를 사용하여, 상기의 처리 조건에서 플라즈마 에칭했다. 도 6은 그것에 의해서 형성된 오목부의 형상을 표면 단차계로 조사한 결과를 각부의 에칭레이트(E/R)와 함께 도시하는 도면이다. 도 6에 있어서, (a)의 가로축은 도 5의 X 방향, (b)의 가로축은 도 5의 Y 방향에 대응하고, 각각 피 처리체(200)의 외주측에 가까운 오목부의 외단으로부터 그 반대측의 오목부의 내단을 향하여 측정한 결과를 나타낸다. 종래의 에칭 방법(Y 방향)에 대응하는 도 6b에서는 에칭레이트(㎛/min)가 오목부의 외단에서는 4.7, 내단에서는 5.7인데 대하여, 중앙부에서는 2.9로, 명확하게 차이가 있고, 이것에 의해서 서브 트렌치 형상이 발생하고 있는 것을 알 수 있다.
한편, 본 발명의 에칭 방법(X 방향)에 대응하는 도 6a에서는 실질적으로 서브 트렌치 형상은 발생하고 있지 않고, 또한 중앙부의 에칭레이트(㎛/min)도 3.3으 로, 도 6b의 것과 비교해서 의미가 있는 차이는 발생하고 있지 않은 것을 알 수 있다. 이것은 마스크의 적어도 개구부분 주변의 재료로서 피 에칭체와 동일한 재료를 사용함으로써, 개구 치수가 큰 오목부를 형성하는 경우에도 오목부(개구부분) 위쪽의 플라즈마의 상태를 실질적으로 균일하게 유지할 수 있기 때문이라고 생각된다.
이상과 같이, 마스크의 적어도 개구부분 주변의 재료로서 피 에칭체와 동일한 재료를 사용함으로써, 예컨대 개구 치수가 30mm인 4각 기둥형의 오목부를 형성할 때에도 서브 트렌치 형상이 생기는 것을 방지하여, 실질적으로 평탄한 바닥면을 갖는 오목부를 형성할 수 있다. 이렇게 하여, 밀리미터 오더의 개구 치수를 갖는 오목부를 실질적으로 바닥면에 서브 트렌치 형상이 발생하지 않도록 형성하는 것이 가능해진다.
또한, 피 에칭체가 오목부가 형성되는 부분과 다른 부분에서 다른 재료로 이루어지는 경우에는 마스크의 적어도 개구부분 주변의 재료로서, 피 에칭체의 오목부가 형성되는 부분과 동일한 재료를 사용하면 좋다.
제 2 실시예
본 발명의 제 2 실시예에 따른 에칭 방법도 제 1 실시예에서 설명한 에칭 장치(100)(도 1)를 사용하여 실행할 수 있기 때문에 그 설명은 생략한다.
도 7은 본 실시예에 따른 에칭 방법을 설명하기 위한 피 처리체(300)의 (a) 평면도 및 (b) 단면도이다. 또한, 도 8은 본 실시예에 따른 방법에 의해서 에칭을 한 피 처리체(300)의 모식적인 단면도이다.
도 7에 도시하는 피 처리체(300)는 피 에칭체로서 실리콘으로 이루어지는 웨이퍼(312)와 이 웨이퍼(312)상에 형성된 마스크(314)로 구성되어 있다. 마스크(314)의 재료로서는 폴리이미드계의 고분자재료로 이루어지는 테이프를 사용하고 있다. 이 마스크(314)는 형성해야 할 오목부에 대응한 주 개구부분(316)과 이 주 개구부분(316)의 주위를 근접하여 둘러싸는 슬릿형상의 보조 개구부분(324)을 갖고 있다. 이것에 의해서, 피 처리체(300)의 에칭시에 있어서, 웨이퍼(312)의 표면에는 주 개구부분(316)에 대응하여 형성되는 오목부의 주위에, 보조 개구부분(324)에 대응한 더미 오목부가 형성되도록 했다.
여기서, 마스크(314)의 주 개구부분(316)은 한 변의 길이(개구 치수)(R1)=30mm인 정방형이고, 마스크(14)의 두께(D)는 25㎛이다. 또한, 보조 개구부분(324)의 슬릿 폭(W2)은 5mm이며, 개구부분(316, 324)끼리의 사이의 마스크 부분(318)의 폭(W3)은 100㎛이다.
이 피 처리체(300)를 도 1의 에칭 장치(100)를 사용하여 상기의 처리 조건에서 플라즈마 에칭했다. 그 결과, 도 8에 도시하는 바와 같이 보조 개구부분(324)에 대응한 더미 오목부(330)에는 서브 트렌치 형상에 대응하는 것 같은 외연측으로 경사한 바닥면(332)이 형성되어 버린다. 이것은 주로 마스크(314)의 재료에 영향을 받은 플라즈마에 의해서, 오목부(330) 외연측의 에칭레이트가 높아졌기 때문이라고 생각된다.
이것에 대하여, 주 개구부분(316)에 대응한 오목부(320)에서는 바닥면(322)에 서브 트렌치 형상이 생기지 않고, 평탄한 형상으로 유지되고 있다. 이것은 마 스크 부분(318)의 폭이 충분히 좁으면, 오목부(320) 위쪽의 플라즈마에 대한 마스크재료의 영향도 충분히 작게 억제되기 때문이라고 생각된다. 즉, 오목부(320) 주연의 위쪽에도 보조 개구부분(324)을 통하여 노출되는 웨이퍼(312)의 실리콘에 영향을 받은 플라즈마가 형성되고, 이것에 의해서 오목부(320) 위쪽의 플라즈마를 균일화할 수 있다고 생각된다.
이상과 같은 주 개구부분(316)과 보조 개구부분(324)을 갖는 마스크(314)를 사용함으로써 예컨대 개구 치수가 30mm인 4각 기둥형의 오목부(320)를 형성할 때에도 서브 트렌치 형상이 생기는 것을 방지하여, 실질적으로 평탄한 바닥면을 갖는 오목부를 형성할 수 있다. 이렇게 하여, 밀리미터 오더의 개구 치수를 갖는 오목부를 실질적으로 바닥면에 서브 트렌치 형상을 발생하지 않도록 형성하는 것이 가능해진다.
제 3 실시예
본 발명의 제 3 실시예에 따른 에칭 방법도 제 1 실시예에서 설명한 처리용기(102)를 구비하는 에칭 장치(100)(도 1)를 이용하여 실행할 수 있기 때문에, 그 설명은 생략한다.
제 3 실시예는 에칭시의 처리용기(102)내의 압력을 종래보다도 내리도록 한 것이다. 즉, 처리용기(102)내의 압력을 제 1 및 제 2 실시예에서는 200 내지 400mTorr로 하고 있었던 것에 대하여, 본 실시예에서는 100mTorr 이하, 예컨대 36mTorr로 한다. 그 밖의 처리 조건은 제 1 및 제 2 실시예와 동일하다.
또한, 본 실시예에 사용하는 피 처리체는 도 3에 도시하는 종래의 피 처리체(10)와 같이 일반적인 수지 등을 재료로 하는 마스크를 사용한 것으로 할 수 있다. 그리고, 본 실시예에 의하면, 종래와 동일한 피 처리체를 에칭하더라도 도 2에 도시하는 오목부(220)에 가까운, 대략 수직인 측벽과 평탄한 바닥면을 갖는 오목부를 형성할 수 있다.
본 실시예와 같이, 종래보다도 낮은 압력하에서 플라즈마 에칭을 하면, 처리공간(122)(도 1)내의 플라즈마 밀도가 저하한다. 이것에 의해서, 플라즈마 밀도가 높은 경우에 비교해서 전체적인 에칭레이트는 저하하지만, 피 처리체 표면의 재질에 의한 에칭레이트의 차이는 생기기 어려워진다. 이것은 플라즈마 밀도가 낮아지면, 피 처리체의 표면측에서의 재질의 차이가 그 위쪽의 플라즈마의 상태에 부여하는 영향이 작아지기 때문이라고 생각된다.
이렇게 하여, 밀리미터 오더의 개구 치수를 갖는 오목부를 실질적으로 바닥면에 서브 트렌치 형상을 발생하지 않도록 형성하는 것이 가능해진다. 또한, 본 실시예에 의하면, 종래와 동일한 재료나 형상의 마스크를 이용할 수 있기 때문에, 마스크를 형성하는 데 종래와 동일한 기술을 이용할 수 있는 점에서 유리하다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 에칭 방법의 바람직한 실시예에 대하여 설명했지만, 본 발명은 이것에 한정되지 않는다. 당업자라면, 청구의 범위에 기재된 기술적 사상의 범위내에서 각종의 변경예 또는 수정예를 생각해낼 수 있는 것은 분명하고, 그것들도 당연히 본 발명의 범위에 속하는 것으로 이해된다.
예컨대, 상기 실시예에서는 개구 치수 30mm의 4각 기둥형의 오목부를 형성하 는 경우를 설명했지만, 형성하는 오목부의 형상 및 치수는 이것에 한정되지 않는다. 밀리미터 오더(예컨대 5mm 이상)의 개구 치수를 갖는 오목부라면, 원형, 타원 또는 직사각형 등의 여러가지의 단면형상을 갖는 오목부나, 홈형상의 오목부 등을 형성하기 위한 에칭 방법에 본 발명을 적용할 수 있다. 또한, 피 에칭체의 재료도 실리콘으로 한정되지 않고, 적어도 일부가 다른 재료로 된 피 에칭체에도 본 발명을 적용할 수 있다.

Claims (6)

  1. 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법에 있어서,
    상기 피 에칭체의 표면에 형성된 마스크의 개구부분을 통하여, 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에,
    상기 피 에칭체의 적어도 상기 오목부가 형성되는 부분의 재료와 상기 마스크의 적어도 상기 개구부분 주변의 재료는 모두 실리콘인 것을 특징으로 하는
    에칭 방법.
  2. 제 1 항에 있어서,
    상기 마스크의 개구부분은 5mm 이상의 개구 치수를 갖는 것을 특징으로 하는
    에칭 방법.
  3. 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법에 있어서,
    상기 피 에칭체의 표면에 형성된 마스크의 개구부분을 통하여, 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에,
    상기 마스크의 개구부분은 형성해야 할 오목부에 대응한 주 개구부분과 이 주 개구부분의 주위를 둘러싸는 슬릿형상의 보조 개구부분을 포함한 것을 특징으로 하는
    에칭 방법.
  4. 제 3 항에 있어서,
    상기 마스크의 주 개구부분은 5mm 이상의 개구 치수를 갖는 것을 특징으로 하는
    에칭 방법.
  5. 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법에 있어서,
    상기 피 에칭체의 표면에 형성된 마스크의 5mm 이상의 개구 치수를 갖는 개구부분을 통하여, 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에,
    상기 마스크의 적어도 상기 개구부분 주변의 재료는 상기 피 에칭체의 상기 오목부가 형성되는 부분의 재료와 동일한 것을 특징으로 하는
    에칭 방법.
  6. 피 에칭체의 표면에 오목부를 형성하기 위한 에칭 방법에 있어서,
    상기 피 에칭체의 표면에 형성된 마스크의 5mm 이상의 개구 치수를 갖는 개구부분을 통하여, 플라즈마 에칭에 의해서 상기 오목부를 형성함과 동시에,
    상기 플라즈마 에칭은 압력 100mTorr 이하로 한 처리용기 내에서 실행되는 것을 특징으로 하는
    에칭 방법.
KR1020047008790A 2001-12-11 2002-12-09 플라즈마 에칭 방법 KR100549175B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00377835 2001-12-11
JP2001377835A JP4417600B2 (ja) 2001-12-11 2001-12-11 エッチング方法

Publications (2)

Publication Number Publication Date
KR20050044741A KR20050044741A (ko) 2005-05-12
KR100549175B1 true KR100549175B1 (ko) 2006-02-03

Family

ID=19185708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008790A KR100549175B1 (ko) 2001-12-11 2002-12-09 플라즈마 에칭 방법

Country Status (5)

Country Link
US (2) US7141178B2 (ko)
JP (1) JP4417600B2 (ko)
KR (1) KR100549175B1 (ko)
CN (1) CN100395873C (ko)
WO (1) WO2003050862A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879731B2 (en) * 2007-01-30 2011-02-01 Applied Materials, Inc. Improving plasma process uniformity across a wafer by apportioning power among plural VHF sources
US20080179011A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Plasma reactor with wide process window employing plural vhf sources
US7968469B2 (en) * 2007-01-30 2011-06-28 Applied Materials, Inc. Method of processing a workpiece in a plasma reactor with variable height ground return path to control plasma ion density uniformity
US20080178803A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Plasma reactor with ion distribution uniformity controller employing plural vhf sources
JP7278172B2 (ja) * 2018-10-23 2023-05-19 東京エレクトロン株式会社 基板処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
JP3896158B2 (ja) * 1993-02-04 2007-03-22 コーネル・リサーチ・ファウンデーション・インコーポレイテッド マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス
US5569355A (en) * 1995-01-11 1996-10-29 Center For Advanced Fiberoptic Applications Method for fabrication of microchannel electron multipliers
JPH10294367A (ja) * 1997-04-21 1998-11-04 Sony Corp 半導体装置の製造方法
JP2000294626A (ja) 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate

Also Published As

Publication number Publication date
US20050082255A1 (en) 2005-04-21
KR20050044741A (ko) 2005-05-12
US7344652B2 (en) 2008-03-18
JP4417600B2 (ja) 2010-02-17
WO2003050862A1 (fr) 2003-06-19
CN1602542A (zh) 2005-03-30
US20060255447A1 (en) 2006-11-16
JP2003183860A (ja) 2003-07-03
US7141178B2 (en) 2006-11-28
CN100395873C (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
KR100893956B1 (ko) 반도체 처리용 포커스링 및 플라즈마 처리 장치
KR101094123B1 (ko) 에칭 속도의 균일성을 향상시키기 위한 장치 및 방법
US20050105243A1 (en) Electrostatic chuck for supporting a substrate
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JPS6337193B2 (ko)
US7344652B2 (en) Plasma etching method
US20050085077A1 (en) Etching method
KR100557843B1 (ko) 드라이 현상 방법
KR100686761B1 (ko) 에칭 방법
JP2005123550A (ja) 異方性エッチング方法
KR20030024386A (ko) 플라즈마 발생장치 및 이를 이용한 ＳｉＯ₂박막 식각방법
US6432730B2 (en) Plasma processing method and apparatus
JP2007134428A (ja) ドライエッチング方法およびその装置
KR100268877B1 (ko) 반도체 소자의 제조방법
JP4241574B2 (ja) 回折型光学部品の製造方法および回折型光学部品
KR100943494B1 (ko) 반도체 소자의 식각 장치
KR100390541B1 (ko) 포토레지스트에 대해 고선택비의 에칭이 가능한반도체장치 및 그의 제조 방법
KR20070120661A (ko) 건식식각장치
JPH08339988A (ja) ドライエッチング装置
KR20000008541A (ko) 에지 링에 의하여 웨이퍼보다 큰 플라즈마 영역이 형성되는 건식 식각장치
KR20010108643A (ko) 플라즈마를 사용하는 반도체 제조용 장치
KR19990065310A (ko) 플라즈마 식각 장치
JPH1012863A (ja) 半導体装置の製造方法
KR20030000178A (ko) 반도체 제조용 식각장치의 플레이트 배플
JPH04296022A (ja) ドライエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee