KR100549084B1 - 과도현상 제거회로를 갖는 디스플레이장치 - Google Patents

과도현상 제거회로를 갖는 디스플레이장치 Download PDF

Info

Publication number
KR100549084B1
KR100549084B1 KR1019980033316A KR19980033316A KR100549084B1 KR 100549084 B1 KR100549084 B1 KR 100549084B1 KR 1019980033316 A KR1019980033316 A KR 1019980033316A KR 19980033316 A KR19980033316 A KR 19980033316A KR 100549084 B1 KR100549084 B1 KR 100549084B1
Authority
KR
South Korea
Prior art keywords
display device
reset
turned
signal
microcomputer
Prior art date
Application number
KR1019980033316A
Other languages
English (en)
Other versions
KR20000014104A (ko
Inventor
전현진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980033316A priority Critical patent/KR100549084B1/ko
Publication of KR20000014104A publication Critical patent/KR20000014104A/ko
Application granted granted Critical
Publication of KR100549084B1 publication Critical patent/KR100549084B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/027Arrangements or methods related to powering off a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

개시된 디스플레이장치는 전원이 온 되는 경우 뿐만 아니라 오프 되는 경우에도 발생할 수 있는 과도현상을 제거해주는 회로를 갖는 디스플레이장치에 관한 것이다.
본 발명에 따른 과도현상 제거회로를 갖는 디스플레이장치는 화면상으로 영상신호를 출력해주는 디스플레이장치가 정상적인 기능을 수행하도록 각 종 제어신호를 발생하여 출력하는 마이크로 컴퓨터와, 용량성 소자의 충방전 특성을 이용하여 디스플레이장치가 온 또는 오프 되는 경우 마이크로 컴퓨터를 리셋 시키는 신호를 발생하여 출력하는 리셋 회로부와, 디스플레이장치의 온/오프에 따른 구동신호를 인가 받아 디스플레이장치가 온 되는 경우에는 동작하지 않고 오프 되는 경우에만 리셋 회로부의 용량성 소자를 순간적으로 방전시켜 줌으로써 리셋 신호가 발생되도록 하는 리셋 제어부로 구성됨을 특징으로 한다.
따라서, 본 발명의 장치는 전원의 온/오프시 디스플레이장치의 화면상에 나타날 수 있는 노이즈를 제거할 수 있을 뿐만 아니라 디스플레이장치를 구성하는 각 구성요소들이 안정적으로 동작할 수 있다는 장점이 있다.

Description

과도현상 제거회로를 갖는 디스플레이장치
본 발명은 디스플레이장치에 관한 것으로서, 보다 상세하게는 전원이 온(On) 또는 오프(Off)되는 경우 디스플레이장치가 정상적인 기능을 수행하도록 각 종 제어신호를 발생하여 출력하는 마이크로 컴퓨터를 리셋(Reset)시켜 줌으로써 화면상에 나타날 수 있는 노이즈를 제거하는 한편, 디스플레이장치가 안정적으로 동작할 수 있는 과도현상 제거회로를 갖는 디스플레이장치에 관한 것이다.
도 1은 종래의 리셋회로의 일 실시예를 나타낸 회로도이다.
도시된 바와 같이 종래의 리셋회로는 화면상으로 영상신호를 출력해주는 디스플레이장치가 정상적인 기능을 수행하도록 각 종 제어신호를 발생하여 출력하는 마이크로 컴퓨터(100)와, 용량성 소자의 충방전 특성을 이용하여 디스플레이장치가 온 되는 경우 마이크로 컴퓨터(100)를 리셋 시키는 신호(Reset)를 발생하여 출력하는 리셋 회로부(200)로 구성되어 있다.
그리고 리셋 회로부(200)는 용량성 소자인 콘덴서(C1)와 저항성 소자(R1)를 포함하며, 저항성 소자(R1)는 마이크로 컴퓨터(100)에 공급되는 전원(B+)과 일단이 접속되어 있다. 또한 용량성 소자(C1)는 일단이 저항성 소자(R1)의 타단과 접속되어 출력단자를 형성하는 한편, 타단은 접지 되어 있다.
이와 같이 구성된 종래의 리셋회로는 디스플레이장치의 동작 전반을 제어하는 마이크로 컴퓨터(100)를 제어하여 과도현상을 제거시켜 줌으로써, 개별적 회로마다 별도의 리셋회로를 구비하게 하는 경우보다 회로구성이 매우 간단해지게 되는데, 그 동작은 다음과 같다.
먼저 디스플레이장치가 온 되면 리셋 회로부(200)의 저항성 소자(R1)와 용량성 소자(C1)의 접속점은 순간적으로 접지전위가 되며, 마이크로 컴퓨터(100)에 공급되는 전원(B+)은 이후 용량성 소자(C1)에 소정의 전압이 충전하게 된다.
마이크로 컴퓨터(100)의 리셋단자는 저항성 소자(R1)와 용량성 소자(C1)의 접속점과 연결되어 있는데, 이 단자의 전위가 접지전위가 되는 순간 마이크로 컴퓨터(100)는 리셋동작이 이루어지게 되어 이로부터 출력되는 모든 제어신호들을 초기화 시켜준다.
결과적으로 디스플레이장치가 온 되는 경우 나타날 수 있는 과도현상은 상술한 바와 같은 리셋 회로부(200)의 동작에 의해 제거될 수 있는데, 이러한 과도현상으로는 필요 없는 스폿과 같은 화면상 노이즈 및 디스플레이장치의 각종 회로의 불안정한 동작 등이 있다.
상술한 바와 같은 종래의 리셋회로는 그러나, 디스플레이장치가 오프 되는 경우에는 사용되어지지 않는다.
따라서, 디스플레이장치가 오프 되는 경우 발생할 수 있는 과도현상은 제거되지 않는다는 문제점이 있었다.
따라서 본 발명의 목적은 디스플레이장치의 전원이 온/오프 되는 모든 경우에 나타날 수 있는 순간적인 과도현상을 제거해 줌으로써 화면상에 나타날 수 있는 노이즈를 제거할 수 있을 뿐만 아니라 디스플레이장치를 구성하는 각 구성요소들이 안정적으로 동작할 수 있는 과도현상 제거회로를 갖는 디스플레이장치를 제공함에 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 과도현상 제거회로를 갖는 디스플레이장치의 특징은 화면상으로 영상신호를 출력해주는 디스플레이장치가 정상적인 기능을 수행하도록 각 종 제어신호를 발생하여 출력하는 마이크로 컴퓨터와, 용량성 소자의 충방전 특성을 이용하여 디스플레이장치가 온 또는 오프 되는 경우 마이크로 컴퓨터를 리셋 시키는 신호를 발생하여 출력하는 리셋 회로부와, 디스플레이장치의 온/오프에 따른 구동신호를 인가 받아 디스플레이장치가 온 되는 경우에는 동작하지 않고 오프 되는 경우에만 리셋 회로부의 용량성 소자를 순간적으로 방전시켜 줌으로써 리셋 신호가 발생되도록 하는 리셋 제어부로 구성된 것에 있다.
이하, 본 발명에 따른 과도현상 제거회로를 갖는 디스플레이장치의 바람직한 하나의 실시예를 첨부된 도 2 및 도 3에 의거하여 상세히 설명한다.
도 2는 본 발명이 적용된 과도현상 제거회로를 갖는 디스플레이장치의 일 실시예를 나타낸 블록도 이다.
도시된 바와 같이 본 발명이 적용된 과도현상 제거회로를 갖는 디스플레이장치는 도 1과 마찬가지로 마이크로 컴퓨터(100)와 리셋 회로부(200)를 구비하며, 디스플레이장치의 온/오프에 대응하는 구동신호에 따라 리셋 회로부(200)의 동작을 제어하는 리셋 제어부(300)로 구성된다.
이러한 구성요소를 갖춘 과도현상 제거회로를 갖는 디스플레이장치의 작용은 다음과 같다.
먼저, 마이크로 컴퓨터(100)는 화면상으로 영상신호를 출력해주는 디스플레이장치가 정상적인 기능을 수행하도록 각 종 제어신호를 발생하여 출력한다.
리셋 회로부(200)는 용량성 소자의 충방전 특성을 이용하여 디스플레이장치가 온 또는 오프 되는 경우, 마이크로 컴퓨터(100)를 리셋 시키는 신호(Reset)를 발생하여 출력한다.
리셋 제어부(300)는 디스플레이장치의 온/오프에 따른 구동신호를 인가 받아 디스플레이장치가 온 되는 경우에는 동작하지 않고, 오프 되는 경우에만 리셋 회로부(200)의 용량성 소자를 순간적으로 방전시켜 줌으로써 리셋 신호(Reset)가 발생되도록 한다.
도 3은 도 2의 일 실시예를 나타낸 상세 회로도로서, 본 발명이 적용된 과도현상 제거회로를 갖는 디스플레이장치가 음극선관 디스플레이장치에 적용된 경우를 도시한 것이다.
도시된 바와 같이 리셋 회로부(200)의 구성은 도 1과 같다.
리셋 제어부(300)는 구동신호로서 음극선관 디스플레이장치의 온/오프에 따라 공급 또는 차단되는 히터전원(통상 +8[V] 정도이다)을 사용하고 있으며, 이 히터전원을 저항성 소자(R3,R4)로 구성된 전압분배부를 통해 인가 받고 디스플레이장치가 오프 되는 경우에만 온 되어 리셋 회로부(200)의 용량성 소자(C1)의 방전루프를 형성하는 스위칭 소자(Q1)와, 스위칭 소자(Q1)가 형성하는 방전루프의 일부로서 직렬 접속되며 스위칭 소자(Q1)가 온 되는 경우 방전전류를 제한해줄 뿐만 아니라 방전시간을 결정하는 저항성 소자(R2)로 구성된다.
여기서, 리셋 제어부(300)를 구성하는 스위칭 소자(Q1)는 PNP형 트랜지스터를 사용할 수 있으며, 히터전원을 입력받는 전압분배부에는 스피드업 콘덴서(C2)가 포함될 수 있다.
상술한 바와 같이 구성된 도 3 회로의 동작은 다음과 같다.
먼저 디스플레이장치가 온 되면 리셋 제어부(300)에는 히터전원이 전압분배부를 구성하는 저항성 소자(R3,R4)에 의해 분압되어 스위칭 소자인 트랜지스터(Q1)의 베이스 단자에 가해짐으로써 트랜지스터(Q1)는 오프상태를 유지한다.
이 경우 리셋 회로부(200)의 동작은 도 1의 종래의 리셋회로와 동일하게 이루어진다.
그러나 디스플레이장치의 전원이 순간적으로 오프 되면, 마이크로 컴퓨터(100)의 전원(B+)보다 히터전원이 더 빨리 하강하므로 트랜지스터(Q1)가 온 되게 되고, 리셋 회로부(200)의 용량성 소자(C1)는 저항(R2)을 포함하는 방전루프를 통해 방전되게 된다.
결과적으로 리셋 회로부(200)는 디스플레이장치가 오프 되는 경우에도 마이크로 컴퓨터(100)로 리셋신호(Reset)를 출력해주게 되는 것이다.
즉, 리셋단자가 순간적으로 접지전위가 됨으로써 마이크로 컴퓨터(100)는 리셋동작이 이루어지게 되며 이로부터 출력되는 모든 제어신호들을 초기화 시켜준다.
따라서 디스플레이장치가 오프 되는 경우 나타날 수 있는 과도현상도 디스플레이장치가 온인 경우와 마찬가지로 제거되는 것이다.
전술한 회로에서 트랜지스터(Q1)의 베이스 단자와 접속된 저항(R4)은 스피드업 콘덴서(C2)의 방전시간을 조절하는 기능을 함으로써 디스플레이장치가 순간적인 온/오프를 계속 반복하더라도 트랜지스터(Q1)가 이상 없이 리셋 회로부(200)를 제어할 수 있도록 하는 역할을 수행한다.
또한 리셋 제어부(300)의 구동신호는 디스플레이장치가 오프 되는 경우, 마이크로 컴퓨터(100)에 공급되는 전원(B+)보다 빨리 하강하여야 하는데, 이는 마이크로 컴퓨터(100)가 리셋 되지 않음에 따르는 과도현상이 발생하기 전에 리셋 제어부(300)의 트랜지스터(Q1)를 온 시켜주어 마이크로 컴퓨터(100)를 리셋 해주기 위함이다.
상술한 바와 같이 본 발명에 따른 과도현상 제거회로를 갖는 디스플레이장치에 의하면, 디스플레이장치의 전원이 온/오프 되는 순간적인 과도상태에서 마이크로 컴퓨터를 리셋시켜 줌으로써 화면상에 나타날 수 있는 노이즈를 제거하여 시청의 불편함을 해소할 수 있을 뿐만 아니라 디스플레이장치를 구성하는 각 구성요소들의 동작안정 및 수명을 연장시켜줄 수 있는 효과가 있다.
도 1은 종래의 리셋회로의 일 실시예를 나타낸 회로도,
도 2는 본 발명이 적용된 과도현상 제거회로를 갖는 디스플레이장치의 일 실시예를 나타낸 블록도,
도 3은 도 2의 일 실시예를 나타낸 상세 회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 마이크로 컴퓨터 200 : 리셋 회로부
300 : 리셋 제어부

Claims (5)

  1. 화면상으로 영상신호를 출력해주는 디스플레이장치가 정상적인 기능을 수행하도록 각종 제어신호를 발생하여 출력하는 마이크로 컴퓨터;
    용량성 소자의 충방전 특성을 이용하여 상기 디스플레이장치가 온 또는 오프 되는 경우, 상기 제어신호를 초기화시키는 리셋 신호를 발생하여 상기 마이크로 컴퓨터에 출력하는 리셋 회로부; 및
    상기 디스플레이장치의 온/오프에 따른 구동신호를 인가 받아 상기 디스플레이장치가 오프 되는 경우에만 상기 리셋 회로부의 용량성 소자를 순간적으로 방전시켜 줌으로써 상기 리셋 신호가 발생되도록 하는 리셋 제어부로 구성됨을 특징으로 하는 과도현상 제거회로를 갖는 디스플레이장치.
  2. 제 1 항에 있어서, 상기 리셋 회로부는;
    상기 마이크로 컴퓨터에 공급되는 전원과 일단이 접속된 저항성 소자; 및
    상기 저항성 소자의 타단과 일단이 접속되어 출력단자를 형성하며, 타단은 접지 된 용량성 소자로 구성됨을 특징으로 하는 과도현상 제거회로를 갖는 디스플레이장치.
  3. 제 1 항에 있어서, 상기 리셋 제어부는;
    상기 구동신호를 전압분배부를 통해 인가 받으며, 디스플레이장치가 오프 되는 경우에만 온 되어 상기 리셋 회로부의 용량성 소자의 방전루프를 형성하는 스위칭 소자; 및
    상기 스위칭 소자가 형성하는 방전루프의 일부로서 직렬 접속되며, 스위칭 소자가 온 되는 경우 방전전류를 제한해줄 뿐만 아니라 방전시간을 결정하는 저항성 소자로 구성됨을 특징으로 하는 과도현상 제거회로를 갖는 디스플레이장치.
  4. 제 1 항에 있어서, 상기 리셋 제어부의 구동신호는;
    상기 디스플레이장치가 오프 되는 경우, 상기 마이크로 컴퓨터에 공급되는 전원보다 빨리 하강하는 신호임을 특징으로 하는 과도현상 제거회로를 갖는 디스플레이장치.
  5. 제 4 항에 있어서, 상기 리셋 제어부의 구동신호는;
    음극선관 디스플레이장치에 있어서, 히터전원임을 특징으로 하는 과도현상 제거회로를 갖는 디스플레이장치
KR1019980033316A 1998-08-17 1998-08-17 과도현상 제거회로를 갖는 디스플레이장치 KR100549084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980033316A KR100549084B1 (ko) 1998-08-17 1998-08-17 과도현상 제거회로를 갖는 디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980033316A KR100549084B1 (ko) 1998-08-17 1998-08-17 과도현상 제거회로를 갖는 디스플레이장치

Publications (2)

Publication Number Publication Date
KR20000014104A KR20000014104A (ko) 2000-03-06
KR100549084B1 true KR100549084B1 (ko) 2006-03-28

Family

ID=19547451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033316A KR100549084B1 (ko) 1998-08-17 1998-08-17 과도현상 제거회로를 갖는 디스플레이장치

Country Status (1)

Country Link
KR (1) KR100549084B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744134A (ja) * 1991-07-09 1995-02-14 Nec Corp 液晶ディスプレイ駆動電源供給制限回路
JPH07210112A (ja) * 1994-01-13 1995-08-11 Fujitsu General Ltd 残留電荷放電回路
JPH08194547A (ja) * 1995-01-20 1996-07-30 Fujitsu General Ltd 放電回路
JPH08220508A (ja) * 1995-02-16 1996-08-30 Hitachi Ltd 液晶表示装置用電源回路
KR970058011A (ko) * 1995-12-28 1997-07-31 배순훈 플라즈마 디스플레이 패널 텔레비젼의 메모리 클리어 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744134A (ja) * 1991-07-09 1995-02-14 Nec Corp 液晶ディスプレイ駆動電源供給制限回路
JPH07210112A (ja) * 1994-01-13 1995-08-11 Fujitsu General Ltd 残留電荷放電回路
JPH08194547A (ja) * 1995-01-20 1996-07-30 Fujitsu General Ltd 放電回路
JPH08220508A (ja) * 1995-02-16 1996-08-30 Hitachi Ltd 液晶表示装置用電源回路
KR970058011A (ko) * 1995-12-28 1997-07-31 배순훈 플라즈마 디스플레이 패널 텔레비젼의 메모리 클리어 장치

Also Published As

Publication number Publication date
KR20000014104A (ko) 2000-03-06

Similar Documents

Publication Publication Date Title
KR870001255Y1 (ko) 마이크로컴퓨우터의 전원공급회로
KR100549084B1 (ko) 과도현상 제거회로를 갖는 디스플레이장치
EP0529620A1 (en) Semiconductor integrated circuit comprising an oscillator and a selectable frequency divider
KR20010012426A (ko) 래치-엎을 억압하기 위한 전압 조절기회로
JP4022967B2 (ja) リセット回路
KR200179723Y1 (ko) 수평 안정화 회로
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
KR970004899Y1 (ko) 음극선관 고압방전회로
KR200156173Y1 (ko) 슈미트 트리거를 이용한 리셋신호 안정화 회로
JP2000066628A (ja) Pwm制御システム
KR0149260B1 (ko) 전원 공급 회로
KR100373100B1 (ko) Cpu의 전원공급시스템 및 그 전원공급방법
JP2004012535A (ja) Pdp用ドライバ
JP3036280B2 (ja) タイマー回路
KR100302196B1 (ko) 소자회로
KR0138061Y1 (ko) 일정 전압 공급 회로
KR100280731B1 (ko) 단안정멀티바이브레이터를 이용한 마이컴 리셋회로
JP3332686B2 (ja) Tv用信号処理回路
JP3049953B2 (ja) 電源投入制御装置
KR19980066777A (ko) 타이밍 시퀀스를 이용한 방전회로
JPH0236002B2 (ko)
JPH09294028A (ja) 増幅器
JPH0738103B2 (ja) ガス放電パネルの駆動回路
JPH05175814A (ja) 電圧駆動形素子の駆動用集積回路
JPH0642767B2 (ja) システムリセット回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee