JP2000066628A - Ｐｗｍ制御システム - Google Patents
Ｐｗｍ制御システムInfo
- Publication number
- JP2000066628A JP2000066628A JP10235308A JP23530898A JP2000066628A JP 2000066628 A JP2000066628 A JP 2000066628A JP 10235308 A JP10235308 A JP 10235308A JP 23530898 A JP23530898 A JP 23530898A JP 2000066628 A JP2000066628 A JP 2000066628A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pwm
- signal
- line
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 電源電圧のＰＷＭ制御において、ＰＷＭがス
イッチ用トランジスタを長時間ＯＮすることがないよう
にし、過電流によるスイッチ用トランジスタの破壊が起
こらないようにする。 【解決手段】 ソフトスタートすることで電源立ち上げ
時とＰＷＭ出力のスイッチをＯＮしたときの、スイッチ
用トランジスタ１２の過電流による破壊を防ぎ、更に、
発振回路２にリミッタ２６をつけることで、ＰＷＭ出力
のパルス幅を一定値以上にならないようにして、スイッ
チ用トランジスタ１２の過電流による破壊を防ぐ。
イッチ用トランジスタを長時間ＯＮすることがないよう
にし、過電流によるスイッチ用トランジスタの破壊が起
こらないようにする。 【解決手段】 ソフトスタートすることで電源立ち上げ
時とＰＷＭ出力のスイッチをＯＮしたときの、スイッチ
用トランジスタ１２の過電流による破壊を防ぎ、更に、
発振回路２にリミッタ２６をつけることで、ＰＷＭ出力
のパルス幅を一定値以上にならないようにして、スイッ
チ用トランジスタ１２の過電流による破壊を防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は、ブラウン管映像装
置での水平偏向電圧をＰＷＭ制御するときのスイッチ用
トランジスタを保護するＰＷＭ制御システムに関するも
のである。
置での水平偏向電圧をＰＷＭ制御するときのスイッチ用
トランジスタを保護するＰＷＭ制御システムに関するも
のである。
【０００２】
【従来の技術】近年、異なる周波数の水平同期信号を入
力してもその信号に合った処理を自動的に施し再生する
ディスプレイが主流になっている。入力される水平同期
周波数が変化しても水平偏向幅が変化しないように水平
偏向回路に供給される電源電圧（水平偏向電圧）を水平
同期周波数に比例して変化させている。
力してもその信号に合った処理を自動的に施し再生する
ディスプレイが主流になっている。入力される水平同期
周波数が変化しても水平偏向幅が変化しないように水平
偏向回路に供給される電源電圧（水平偏向電圧）を水平
同期周波数に比例して変化させている。
【０００３】この水平偏向電圧の制御にＰＷＭを用いた
レギュレータ回路が使われている。水平同期周波数に応
じてパルス幅が変化するＰＷＭ回路があり、この回路の
出力パルスでスイッチを駆動し、約１７０Ｖ前後の固定
電圧をこのスイッチでＯＮ／ＯＦＦすることで出力電圧
を変化させている。
レギュレータ回路が使われている。水平同期周波数に応
じてパルス幅が変化するＰＷＭ回路があり、この回路の
出力パルスでスイッチを駆動し、約１７０Ｖ前後の固定
電圧をこのスイッチでＯＮ／ＯＦＦすることで出力電圧
を変化させている。
【０００４】以下、従来の電源電圧のＰＷＭ制御につい
て説明する。図８は従来の電源電圧のＰＷＭ制御システ
ムである。ここで、１は水平同期信号を伝達する線路、
２は前記水平同期信号を入力とする発振回路、３は発振
回路２の出力であるノコギリ波電圧Ｖｒａｍｐを伝達す
る線路、４は電圧制御信号を伝達する線路、５は水平偏
向電圧を抵抗分割した電圧を伝達する線路、６は線路４
の電圧制御信号と線路５の水平偏向電圧を抵抗分割した
電圧を入力とするエラーアンプ、７はエラーアンプ６の
出力である誤差ＤＣ電圧ＶＮＦを伝達する線路、８は線
路３のＶｒａｍｐと線路７のＶＮＦを入力とするＰＷＭ
コンパレータ、９はＰＷＭコンパレータ８で生成される
パルスを伝達する線路、１０はパルス線路９のパルスを
出力するためのドライブ回路、１１はドライブ回路１０
の出力であるＰＷＭ出力を伝達する線路、１２は線路１
１のＰＷＭ出力でスイッチングされるスイッチ用トラン
ジスタ、１３はスイッチ用トランジスタ１２によって作
られるスイッチング電圧を伝達する線路、１４はスイッ
チング電圧１３を平滑して、水平偏向電圧を作るための
コンデンサ、１５、１６は水平偏向電圧を分圧するため
の抵抗である。
て説明する。図８は従来の電源電圧のＰＷＭ制御システ
ムである。ここで、１は水平同期信号を伝達する線路、
２は前記水平同期信号を入力とする発振回路、３は発振
回路２の出力であるノコギリ波電圧Ｖｒａｍｐを伝達す
る線路、４は電圧制御信号を伝達する線路、５は水平偏
向電圧を抵抗分割した電圧を伝達する線路、６は線路４
の電圧制御信号と線路５の水平偏向電圧を抵抗分割した
電圧を入力とするエラーアンプ、７はエラーアンプ６の
出力である誤差ＤＣ電圧ＶＮＦを伝達する線路、８は線
路３のＶｒａｍｐと線路７のＶＮＦを入力とするＰＷＭ
コンパレータ、９はＰＷＭコンパレータ８で生成される
パルスを伝達する線路、１０はパルス線路９のパルスを
出力するためのドライブ回路、１１はドライブ回路１０
の出力であるＰＷＭ出力を伝達する線路、１２は線路１
１のＰＷＭ出力でスイッチングされるスイッチ用トラン
ジスタ、１３はスイッチ用トランジスタ１２によって作
られるスイッチング電圧を伝達する線路、１４はスイッ
チング電圧１３を平滑して、水平偏向電圧を作るための
コンデンサ、１５、１６は水平偏向電圧を分圧するため
の抵抗である。
【０００５】以上のように構成された電源電圧のＰＷＭ
制御システムについて以下にその動作を説明する。ま
ず、線路１から水平同期信号を入力すると発振回路２は
水平同期信号に同期したノコギリ波電圧Ｖｒａｍｐを線
路３に生成する。また、線路４の電圧制御信号と、水平
偏向電圧を抵抗１５と１６で分圧した線路５の電圧をエ
ラーアンプ６に入力すると、その差を増幅した電圧ＶＮ
Ｆが線路７に出力される。ＶｒａｍｐとＶＮＦをＰＷＭ
コンパレータ８に入力すると、線路９にパルスが出力さ
れる。そのパルスはドライブ回路１０を介して低インピ
ーダンスの線路１１のＰＷＭ出力となり、スイッチ用ト
ランジスタ１２を駆動する。スイッチ用トランジスタ１
２がＯＮ／ＯＦＦして電流が流れたり、流れなかったり
することによって約１７０Ｖの固定電圧をスイッチング
して、コンデンサ１４で平滑することで水平偏向電圧を
任意の値に制御できる。
制御システムについて以下にその動作を説明する。ま
ず、線路１から水平同期信号を入力すると発振回路２は
水平同期信号に同期したノコギリ波電圧Ｖｒａｍｐを線
路３に生成する。また、線路４の電圧制御信号と、水平
偏向電圧を抵抗１５と１６で分圧した線路５の電圧をエ
ラーアンプ６に入力すると、その差を増幅した電圧ＶＮ
Ｆが線路７に出力される。ＶｒａｍｐとＶＮＦをＰＷＭ
コンパレータ８に入力すると、線路９にパルスが出力さ
れる。そのパルスはドライブ回路１０を介して低インピ
ーダンスの線路１１のＰＷＭ出力となり、スイッチ用ト
ランジスタ１２を駆動する。スイッチ用トランジスタ１
２がＯＮ／ＯＦＦして電流が流れたり、流れなかったり
することによって約１７０Ｖの固定電圧をスイッチング
して、コンデンサ１４で平滑することで水平偏向電圧を
任意の値に制御できる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
構成では線路１１のＰＷＭ出力が幅の広いパルスになる
と、スイッチ用トランジスタ１２に大電流が長時間流
れ、スイッチ用トランジスタ１２が破壊されることがあ
る（図９参照）。電流能力の高いスイッチ用トランジス
タを使用すれば破壊は防ぐことができるが、値段が高
く、形状も大きいものになってしまう。従来の構成で
は、線路１１のＰＷＭ出力が安定しているときには十分
な電流能力があるスイッチ用トランジスタ１２を用いて
いたとしても、ＰＷＭ出力が不安定になったときに、過
電流によってスイッチ用トランジスタ１２が破壊される
という問題があった。例えば、回路の電源を立ち上げる
ときに、図１０のように波長の長い線路３のノコギリ波
Ｖｒａｍｐと一定の基準電圧がＰＷＭコンパレータ８に
入力されると、本来の最大パルス幅以上の幅のパルスが
出力されてしまうことがある。また、線路１の水平同期
信号の周波数が切り替わったり、信号が止まったりした
ときに、回路が異常動作をするのを避けるためにＰＷＭ
出力にはＯＮ／ＯＦＦスイッチがついている。このスイ
ッチをＯＮしたときにも、回路の電源を立ち上げるとき
と同様の誤動作で、線路１１のＰＷＭ出力が幅の広いパ
ルスになることがある。また、発振回路２によって生成
される線路３のノコギリ波電圧Ｖｒａｍｐは、線路１の
水平同期信号に同期しているので水平同期信号が無くな
ると、図１１に示すように電圧が上がったままの状態に
なる。異常動作によっても線路３のノコギリ波電圧Ｖｒ
ａｍｐが上がったままの状態になることがある。そうす
ると、図１２のようなＰＷＭが出力されるのでスイッチ
用トランジスタ１２に長時間に渡って電流が流れトラン
ジスタが破壊されることがある。線路１の水平同期信号
の周波数が低すぎる場合にも線路１１のＰＷＭ出力が幅
の広いパルスになる。これらのときに、スイッチ用トラ
ンジスタ１２が電流の流れ過ぎにより破壊される。
構成では線路１１のＰＷＭ出力が幅の広いパルスになる
と、スイッチ用トランジスタ１２に大電流が長時間流
れ、スイッチ用トランジスタ１２が破壊されることがあ
る（図９参照）。電流能力の高いスイッチ用トランジス
タを使用すれば破壊は防ぐことができるが、値段が高
く、形状も大きいものになってしまう。従来の構成で
は、線路１１のＰＷＭ出力が安定しているときには十分
な電流能力があるスイッチ用トランジスタ１２を用いて
いたとしても、ＰＷＭ出力が不安定になったときに、過
電流によってスイッチ用トランジスタ１２が破壊される
という問題があった。例えば、回路の電源を立ち上げる
ときに、図１０のように波長の長い線路３のノコギリ波
Ｖｒａｍｐと一定の基準電圧がＰＷＭコンパレータ８に
入力されると、本来の最大パルス幅以上の幅のパルスが
出力されてしまうことがある。また、線路１の水平同期
信号の周波数が切り替わったり、信号が止まったりした
ときに、回路が異常動作をするのを避けるためにＰＷＭ
出力にはＯＮ／ＯＦＦスイッチがついている。このスイ
ッチをＯＮしたときにも、回路の電源を立ち上げるとき
と同様の誤動作で、線路１１のＰＷＭ出力が幅の広いパ
ルスになることがある。また、発振回路２によって生成
される線路３のノコギリ波電圧Ｖｒａｍｐは、線路１の
水平同期信号に同期しているので水平同期信号が無くな
ると、図１１に示すように電圧が上がったままの状態に
なる。異常動作によっても線路３のノコギリ波電圧Ｖｒ
ａｍｐが上がったままの状態になることがある。そうす
ると、図１２のようなＰＷＭが出力されるのでスイッチ
用トランジスタ１２に長時間に渡って電流が流れトラン
ジスタが破壊されることがある。線路１の水平同期信号
の周波数が低すぎる場合にも線路１１のＰＷＭ出力が幅
の広いパルスになる。これらのときに、スイッチ用トラ
ンジスタ１２が電流の流れ過ぎにより破壊される。
【０００７】本発明は、上記従来の問題点を解決するも
ので、線路１１のＰＷＭ出力がスイッチ用トランジスタ
１２を長時間ＯＮすることがないようにし、過電流によ
るスイッチ用トランジスタ１２の破壊が起こらないよう
にすることができるスイッチ用トランジスタ保護システ
ムを提供することを目的とする。
ので、線路１１のＰＷＭ出力がスイッチ用トランジスタ
１２を長時間ＯＮすることがないようにし、過電流によ
るスイッチ用トランジスタ１２の破壊が起こらないよう
にすることができるスイッチ用トランジスタ保護システ
ムを提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明のスイッチ用トランジスタ保護システムは、
電源を立ち上げるときに回路の動作が不安定になって、
スイッチ用トランジスタをＯＮするＰＷＭ出力が、誤っ
て長すぎるパルスとして出力されないように制御するこ
とでスイッチ用トランジスタが過電流によって破壊され
ることを防ぐことができる。
に、本発明のスイッチ用トランジスタ保護システムは、
電源を立ち上げるときに回路の動作が不安定になって、
スイッチ用トランジスタをＯＮするＰＷＭ出力が、誤っ
て長すぎるパルスとして出力されないように制御するこ
とでスイッチ用トランジスタが過電流によって破壊され
ることを防ぐことができる。
【０００９】また、ＰＷＭ出力のスイッチをＯＮしたと
きにも回路の動作が不安定になる。このとき、誤って長
すぎるパルスが出力されないように制御することでスイ
ッチ用トランジスタが過電流によって破壊されることを
防ぐことができる。
きにも回路の動作が不安定になる。このとき、誤って長
すぎるパルスが出力されないように制御することでスイ
ッチ用トランジスタが過電流によって破壊されることを
防ぐことができる。
【００１０】また、発振回路で作られたノコギリ波電圧
Ｖｒａｍｐが基準電圧よりも大きいときには、ＰＷＭコ
ンパレータがＰＷＭを出力する。前記ノコギリ波電圧Ｖ
ｒａｍｐがある電圧値に達するとノコギリ波電圧Ｖｒａ
ｍｐをローレベルに下げ、発振を止めるリミッタを前記
発振回路につけることでＰＷＭ出力は所定の幅以内にな
り、ＰＷＭ出力で駆動されるスイッチ用トランジスタが
過電流によって破壊されることを防ぐことができる。
Ｖｒａｍｐが基準電圧よりも大きいときには、ＰＷＭコ
ンパレータがＰＷＭを出力する。前記ノコギリ波電圧Ｖ
ｒａｍｐがある電圧値に達するとノコギリ波電圧Ｖｒａ
ｍｐをローレベルに下げ、発振を止めるリミッタを前記
発振回路につけることでＰＷＭ出力は所定の幅以内にな
り、ＰＷＭ出力で駆動されるスイッチ用トランジスタが
過電流によって破壊されることを防ぐことができる。
【００１１】これらの３つの手段を組み合わせること
で、より完全なスイッチ用トランジスタ保護システムが
できる。
で、より完全なスイッチ用トランジスタ保護システムが
できる。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１３】図１は本発明の一実施形態におけるスイッ
チ用トランジスタ保護システムのブロック図を示すもの
である。図１において、１７は電源端子（Ｖｃｃ）３０
の電圧値を検出する電源電圧検出回路、１８は電源電圧
検出回路１７によってＯＮ／ＯＦＦされるスイッチ、１
９、２０は電流源、２１は電流源１９によって充電、電
流源２０によって放電されるコンデンサである。ここ
で、電流源１９の電流をＩ１、電流源２０の電流をＩ２
とすると、Ｉ２≪Ｉ１なる関係がある。２２はコンデン
サ２１で発生する電圧Ｖｓを伝達する線路、２３は線路
７と線路２２の電圧を比較して高い方の電圧を出力する
比較器、２４は線路７の電圧ＶＮＦと線路２２の電圧Ｖ
ｓのどちらか高い方の電圧Ｖｒを伝達する線路、２５は
ＰＷＭ出力をＯＮ／ＯＦＦするスイッチ回路、２６は線
路３のノコギリ波電圧Ｖｒａｍｐが所定の電圧を超える
と電圧をローレベルに落として発振を止めるリミッタで
ある。なお、１は水平同期信号を伝達する線路、２は発
振回路、３はノコギリ波電圧Ｖｒａｍｐを伝達する線
路、４は電圧制御信号を伝達する線路、５は水平偏向電
圧を抵抗分割した電圧を伝達する線路、６は線路４の電
圧制御信号と線路５の水平偏向電圧を抵抗分割した電圧
を入力して誤差電圧信号ＶＮＦを出力するエラーアン
プ、７はＤＣ電圧ＶＮＦを伝達する線路、８はＰＷＭコ
ンパレータ、９はパルスを伝達する線路、１０はドライ
ブ回路、１１はＰＷＭ出力を伝達する線路、１２はスイ
ッチ用トランジスタ、１３はスイッチング電圧を伝達す
る線路、１４はコンデンサ、１５、１６は抵抗で、これ
らは従来例の構成と同じである。電源電圧検出回路１
７、ＰＷＭ出力のスイッチ回路２５、リミッタ２６の動
作はそれぞれ独立しているので１ブロックだけを動作さ
せても、任意に組み合わせて動作させてもよい。
チ用トランジスタ保護システムのブロック図を示すもの
である。図１において、１７は電源端子（Ｖｃｃ）３０
の電圧値を検出する電源電圧検出回路、１８は電源電圧
検出回路１７によってＯＮ／ＯＦＦされるスイッチ、１
９、２０は電流源、２１は電流源１９によって充電、電
流源２０によって放電されるコンデンサである。ここ
で、電流源１９の電流をＩ１、電流源２０の電流をＩ２
とすると、Ｉ２≪Ｉ１なる関係がある。２２はコンデン
サ２１で発生する電圧Ｖｓを伝達する線路、２３は線路
７と線路２２の電圧を比較して高い方の電圧を出力する
比較器、２４は線路７の電圧ＶＮＦと線路２２の電圧Ｖ
ｓのどちらか高い方の電圧Ｖｒを伝達する線路、２５は
ＰＷＭ出力をＯＮ／ＯＦＦするスイッチ回路、２６は線
路３のノコギリ波電圧Ｖｒａｍｐが所定の電圧を超える
と電圧をローレベルに落として発振を止めるリミッタで
ある。なお、１は水平同期信号を伝達する線路、２は発
振回路、３はノコギリ波電圧Ｖｒａｍｐを伝達する線
路、４は電圧制御信号を伝達する線路、５は水平偏向電
圧を抵抗分割した電圧を伝達する線路、６は線路４の電
圧制御信号と線路５の水平偏向電圧を抵抗分割した電圧
を入力して誤差電圧信号ＶＮＦを出力するエラーアン
プ、７はＤＣ電圧ＶＮＦを伝達する線路、８はＰＷＭコ
ンパレータ、９はパルスを伝達する線路、１０はドライ
ブ回路、１１はＰＷＭ出力を伝達する線路、１２はスイ
ッチ用トランジスタ、１３はスイッチング電圧を伝達す
る線路、１４はコンデンサ、１５、１６は抵抗で、これ
らは従来例の構成と同じである。電源電圧検出回路１
７、ＰＷＭ出力のスイッチ回路２５、リミッタ２６の動
作はそれぞれ独立しているので１ブロックだけを動作さ
せても、任意に組み合わせて動作させてもよい。
【００１４】以上のように構成された本実施形態のＰＷ
Ｍ制御システムについて、以下、その動作を説明する。
Ｍ制御システムについて、以下、その動作を説明する。
【００１５】まず、発振回路２、エラーアンプ６、ＰＷ
Ｍコンパレータ８、ドライブ回路１０、スイッチ用トラ
ンジスタ１２、コンデンサ１４、抵抗１５、１６は従来
例の動作と同じである。ここでは、ＰＷＭ出力のスイッ
チ回路２５とリミッタ２６は動作しないものとする。
Ｍコンパレータ８、ドライブ回路１０、スイッチ用トラ
ンジスタ１２、コンデンサ１４、抵抗１５、１６は従来
例の動作と同じである。ここでは、ＰＷＭ出力のスイッ
チ回路２５とリミッタ２６は動作しないものとする。
【００１６】電源電圧検出回路１７により、回路の電源
がある電圧以上になるとスイッチ１８がＯＦＦする。ス
イッチ１８がＯＮしているとき、電流源２０の電流Ｉ２
よりも十分に大きい電流源１９の電流Ｉ１がコンデンサ
２１に流れ込むので、コンデンサ２１で発生する線路２
２の電圧ＶｓはＶｃｃまで上がる。スイッチ１８がＯＦ
Ｆすると、電流源１９の電流Ｉ１がコンデンサ２１に流
れ込まなくなるので、コンデンサ２１は電流源２０の電
流Ｉ２によって放電する。その結果、線路２２の電圧Ｖ
ｓは、 Ｖｓ＝Ｖｃｃ−（Ｉ２×ｔ）／Ｃ１ の式で表せるように時間とともに減少していく（図
２）。ここで、Ｃ１はコンデンサ２１の容量値、ｔは時
間である。
がある電圧以上になるとスイッチ１８がＯＦＦする。ス
イッチ１８がＯＮしているとき、電流源２０の電流Ｉ２
よりも十分に大きい電流源１９の電流Ｉ１がコンデンサ
２１に流れ込むので、コンデンサ２１で発生する線路２
２の電圧ＶｓはＶｃｃまで上がる。スイッチ１８がＯＦ
Ｆすると、電流源１９の電流Ｉ１がコンデンサ２１に流
れ込まなくなるので、コンデンサ２１は電流源２０の電
流Ｉ２によって放電する。その結果、線路２２の電圧Ｖ
ｓは、 Ｖｓ＝Ｖｃｃ−（Ｉ２×ｔ）／Ｃ１ の式で表せるように時間とともに減少していく（図
２）。ここで、Ｃ１はコンデンサ２１の容量値、ｔは時
間である。
【００１７】ＰＷＭコンパレータ８の入力の１つである
線路２４の基準電圧Ｖｒは、コンデンサ２１で発生する
線路２２の電圧Ｖｓとエラーアンプ６の線路７の電圧Ｖ
ＮＦのどちらか高い方の電圧になるようにしてあるので
線路２４の電圧Ｖｒは図３のような電圧になる。
線路２４の基準電圧Ｖｒは、コンデンサ２１で発生する
線路２２の電圧Ｖｓとエラーアンプ６の線路７の電圧Ｖ
ＮＦのどちらか高い方の電圧になるようにしてあるので
線路２４の電圧Ｖｒは図３のような電圧になる。
【００１８】ＰＷＭコンパレータ８は線路２４の電圧Ｖ
ｒが線路３の電圧Ｖｒａｍｐよりも小さいときにローレ
ベルになるように線路９にパルスを作るので、図４のよ
うな線路９のパルスが得られる。これは、パルスがロー
レベルになる幅が最初は狭く、徐々に広くなり、一定幅
で安定するパルスである。この線路９のパルスはドライ
ブ回路１０を介して線路１１のＰＷＭ出力となり、スイ
ッチ用トランジスタ１２をＯＮ／ＯＦＦする。線路１１
のＰＷＭ出力がローレベルのときにスイッチ用トランジ
スタ１２がＯＮし、線路１１のＰＷＭ出力がハイレベル
のときにスイッチ用トランジスタ１２がＯＦＦする（図
５）。スイッチ用トランジスタ１２がＯＮしているとき
にスイッチ用トランジスタ１２に電流が流れる。この線
路１１のＰＷＭ出力だと電流の流れる時間が最初は短
く、徐々に長くなり一定時間になる。すなわち、水平偏
向電圧がゆっくりと一定値に近づくようにソフトスター
トを実現することができる。
ｒが線路３の電圧Ｖｒａｍｐよりも小さいときにローレ
ベルになるように線路９にパルスを作るので、図４のよ
うな線路９のパルスが得られる。これは、パルスがロー
レベルになる幅が最初は狭く、徐々に広くなり、一定幅
で安定するパルスである。この線路９のパルスはドライ
ブ回路１０を介して線路１１のＰＷＭ出力となり、スイ
ッチ用トランジスタ１２をＯＮ／ＯＦＦする。線路１１
のＰＷＭ出力がローレベルのときにスイッチ用トランジ
スタ１２がＯＮし、線路１１のＰＷＭ出力がハイレベル
のときにスイッチ用トランジスタ１２がＯＦＦする（図
５）。スイッチ用トランジスタ１２がＯＮしているとき
にスイッチ用トランジスタ１２に電流が流れる。この線
路１１のＰＷＭ出力だと電流の流れる時間が最初は短
く、徐々に長くなり一定時間になる。すなわち、水平偏
向電圧がゆっくりと一定値に近づくようにソフトスター
トを実現することができる。
【００１９】ＰＷＭコンパレータ８に入力する基準電圧
として線路２４の電圧Ｖｒのような徐々に下がって一定
値になる電圧を用いることで、回路の電源を入れたと
き、線路３のノコギリ波電圧Ｖｒａｍｐが安定していな
くてもローレベルのパルスが長時間出力されることはな
く、従ってスイッチ用トランジスタ１２が長時間ＯＮし
続けることはない。
として線路２４の電圧Ｖｒのような徐々に下がって一定
値になる電圧を用いることで、回路の電源を入れたと
き、線路３のノコギリ波電圧Ｖｒａｍｐが安定していな
くてもローレベルのパルスが長時間出力されることはな
く、従ってスイッチ用トランジスタ１２が長時間ＯＮし
続けることはない。
【００２０】以上のように本実施形態によれば、ＰＷＭ
コンパレータ８の入力である基準電圧を、電源立ち上げ
時から徐々に下げて一定電圧になる過渡電圧応答にした
ことにより幅の広すぎるＰＷＭ出力が発生することを防
ぎ、スイッチ用トランジスタ１２が過電流により破壊さ
れることを防ぐ。
コンパレータ８の入力である基準電圧を、電源立ち上げ
時から徐々に下げて一定電圧になる過渡電圧応答にした
ことにより幅の広すぎるＰＷＭ出力が発生することを防
ぎ、スイッチ用トランジスタ１２が過電流により破壊さ
れることを防ぐ。
【００２１】前記実施形態では、スイッチ１８のＯＮ／
ＯＦＦを切り換えるブロックを回路の電源電圧の大きさ
で動作する電源電圧検出回路１７としたが、スイッチ１
８に対して電源電圧検出回路１７と同じ働きをするＰＷ
Ｍ出力のスイッチ回路２５でも全く同じ効果を得られ
る。ＰＷＭ出力のスイッチ回路２５をＯＮにしたとき
に、幅の広すぎるＰＷＭが出力されることのないように
動作する。
ＯＦＦを切り換えるブロックを回路の電源電圧の大きさ
で動作する電源電圧検出回路１７としたが、スイッチ１
８に対して電源電圧検出回路１７と同じ働きをするＰＷ
Ｍ出力のスイッチ回路２５でも全く同じ効果を得られ
る。ＰＷＭ出力のスイッチ回路２５をＯＮにしたとき
に、幅の広すぎるＰＷＭが出力されることのないように
動作する。
【００２２】なお、電源電圧検出回路１７とＰＷＭ出力
のスイッチ回路２５は独立して働くので、各々個別に用
いたシステムも可能であり、両方を兼ね備えたシステム
も可能である。スイッチ用トランジスタ１２を保護する
ためには両方を用いたシステムが有効である。
のスイッチ回路２５は独立して働くので、各々個別に用
いたシステムも可能であり、両方を兼ね備えたシステム
も可能である。スイッチ用トランジスタ１２を保護する
ためには両方を用いたシステムが有効である。
【００２３】更に、線路３のノコギリ波電圧Ｖｒａｍｐ
を生成する発振回路２にリミッタ２６がついている場合
のシステムの動作を説明する。１は水平同期信号を伝達
する線路、２は発振回路、３はノコギリ波電圧Ｖｒａｍ
ｐを伝達する線路、４は電圧制御信号を伝達する線路、
５は水平偏向電圧を抵抗分割した電圧を伝達する線路、
６はエラーアンプ、７はＤＣ電圧ＶＮＦを伝達する線
路、８はＰＷＭコンパレータ、９はパルスを伝達する線
路、１０はドライブ回路、１１はＰＷＭ出力を伝達する
線路、１２はスイッチ用トランジスタ、１３はスイッチ
ング電圧を伝達する線路、１４はコンデンサ、１５、１
６は抵抗で、これらは従来例の構成と同じであり、従来
例の動作と同じである。ここでは、電源電圧検出回路１
７とＰＷＭ出力のスイッチ回路２５は動作せず、スイッ
チ１８は常にＯＮしているものとする。すなわち、線路
７の電圧ＶＮＦと線路２４の電圧Ｖｒは等しくなる。
を生成する発振回路２にリミッタ２６がついている場合
のシステムの動作を説明する。１は水平同期信号を伝達
する線路、２は発振回路、３はノコギリ波電圧Ｖｒａｍ
ｐを伝達する線路、４は電圧制御信号を伝達する線路、
５は水平偏向電圧を抵抗分割した電圧を伝達する線路、
６はエラーアンプ、７はＤＣ電圧ＶＮＦを伝達する線
路、８はＰＷＭコンパレータ、９はパルスを伝達する線
路、１０はドライブ回路、１１はＰＷＭ出力を伝達する
線路、１２はスイッチ用トランジスタ、１３はスイッチ
ング電圧を伝達する線路、１４はコンデンサ、１５、１
６は抵抗で、これらは従来例の構成と同じであり、従来
例の動作と同じである。ここでは、電源電圧検出回路１
７とＰＷＭ出力のスイッチ回路２５は動作せず、スイッ
チ１８は常にＯＮしているものとする。すなわち、線路
７の電圧ＶＮＦと線路２４の電圧Ｖｒは等しくなる。
【００２４】線路３のノコギリ波電圧Ｖｒａｍｐが所定
の値になるとノコギリ波電圧Ｖｒａｍｐをローレベルに
落として発振を止めるリミッタ２６を発振回路２につけ
ることで、ノコギリ波電圧Ｖｒａｍｐは図６のようにな
る。リミッタ２６を発振回路２につけることで、線路１
の水平同期信号が無くなったときや異常動作したときに
も、図７に示すように線路１１のＰＷＭ出力がローレベ
ルに落ちたままにはならないので、スイッチ用トランジ
スタ１２が過電流によって破壊されることはない。
の値になるとノコギリ波電圧Ｖｒａｍｐをローレベルに
落として発振を止めるリミッタ２６を発振回路２につけ
ることで、ノコギリ波電圧Ｖｒａｍｐは図６のようにな
る。リミッタ２６を発振回路２につけることで、線路１
の水平同期信号が無くなったときや異常動作したときに
も、図７に示すように線路１１のＰＷＭ出力がローレベ
ルに落ちたままにはならないので、スイッチ用トランジ
スタ１２が過電流によって破壊されることはない。
【００２５】以上のように本実施形態によれば、（１）
回路の電源電圧を立ち上げたとき、または、（２）ＰＷ
Ｍの出力スイッチ回路２５をＯＮしたときに、ＰＷＭコ
ンパレータ８の基準電圧を高いところから徐々に下げて
一定値になる電圧にすることで、スイッチ用トランジス
タ１２が過電流で破壊されることを防止することができ
る。また、（３）線路１の水平同期信号がＯＦＦしたと
き、発振回路２にリミッタ２６をつけて、線路３のノコ
ギリ波電圧Ｖｒａｍｐがある値にまで上がるとローレベ
ルに落ちて発振を止め、スイッチ用トランジスタ１２が
過電流で破壊されることを防止することができる。これ
らの３つのスイッチ用トランジスタ１２を保護するシス
テムを組み合わせて図１のようにすることにより、より
完全にスイッチ用トランジスタ１２が過電流で破壊され
ることを防止することができる。
回路の電源電圧を立ち上げたとき、または、（２）ＰＷ
Ｍの出力スイッチ回路２５をＯＮしたときに、ＰＷＭコ
ンパレータ８の基準電圧を高いところから徐々に下げて
一定値になる電圧にすることで、スイッチ用トランジス
タ１２が過電流で破壊されることを防止することができ
る。また、（３）線路１の水平同期信号がＯＦＦしたと
き、発振回路２にリミッタ２６をつけて、線路３のノコ
ギリ波電圧Ｖｒａｍｐがある値にまで上がるとローレベ
ルに落ちて発振を止め、スイッチ用トランジスタ１２が
過電流で破壊されることを防止することができる。これ
らの３つのスイッチ用トランジスタ１２を保護するシス
テムを組み合わせて図１のようにすることにより、より
完全にスイッチ用トランジスタ１２が過電流で破壊され
ることを防止することができる。
【００２６】
【発明の効果】本発明は、スイッチ用トランジスタを駆
動するＰＷＭ出力が、電源を立ち上げるときや、スイッ
チを入れたときに、ソフトスタート機能でＰＷＭ出力の
パルス幅が制御されること、また、ＰＷＭコンパレータ
の入力の１つであるノコギリ波電圧を生成する発振回路
に、リミッタをつけること、また、その両方を組み合わ
せることで、スイッチ用トランジスタが過電流により、
破壊されることを防ぐことができる優れたスイッチ用ト
ランジスタ保護システムを実現するものである。
動するＰＷＭ出力が、電源を立ち上げるときや、スイッ
チを入れたときに、ソフトスタート機能でＰＷＭ出力の
パルス幅が制御されること、また、ＰＷＭコンパレータ
の入力の１つであるノコギリ波電圧を生成する発振回路
に、リミッタをつけること、また、その両方を組み合わ
せることで、スイッチ用トランジスタが過電流により、
破壊されることを防ぐことができる優れたスイッチ用ト
ランジスタ保護システムを実現するものである。
【図１】本発明の一実施形態におけるＰＷＭ制御システ
ムを示すブロック図
ムを示すブロック図
【図２】図１のコンデンサの放電・充電による電圧波形
を示す図
を示す図
【図３】図１のＰＷＭコンパレータに入力される基準電
圧波形を示す図
圧波形を示す図
【図４】図１のソフトスタート機能を用いたＰＷＭ波形
を示す図
を示す図
【図５】図１のスイッチ用トランジスタによるスイッチ
ング電圧波形を示す図
ング電圧波形を示す図
【図６】図１のリミッタがある場合のノコギリ波電圧波
形を示す図
形を示す図
【図７】図１のリミッタがある場合のＰＷＭ出力波形を
示す図
示す図
【図８】従来のＰＷＭ制御システムを示すブロック図
【図９】図８のスイッチ用トランジスタの電流能力を示
す図
す図
【図１０】図８のノコギリ波電圧が不安定なときのＰＷ
Ｍ出力波形を示す図
Ｍ出力波形を示す図
【図１１】図８のノコギリ波電圧波形を示す図
【図１２】図８のＰＷＭ出力波形を示す図
１ 水平同期信号を伝達する線路 ２ 発振回路 ３ ノコギリ波電圧Ｖｒａｍｐを伝達する線路 ４ 電圧制御信号を伝達する線路 ５ 水平偏向電圧を抵抗分割した電圧を伝達する線路 ６ エラーアンプ ７ ＤＣ電圧ＶＮＦを伝達する線路 ８ ＰＷＭコンパレータ ９ パルスを伝達する線路 １０ ドライブ回路 １１ ＰＷＭ出力を伝達する線路 １２ スイッチ用トランジスタ １３ スイッチング電圧を伝達する線路 １４ コンデンサ １５、１６ 抵抗 １７ 電源電圧検出回路 １８ スイッチ １９ 電流源 ２０ 電流源 ２１ コンデンサ ２２ 電圧Ｖｓを伝達する線路 ２３ 比較器 ２４ 電圧Ｖｒを伝達する線路 ２５ ＰＷＭ出力のスイッチ回路 ２６ リミッタ ３０ 電源端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA20 AS15 BB13 BB57 DD28 FD01 FD11 FF02 FG05 FG15 XC14 XX09 XX15 XX29 XX31 XX42
Claims (7)
- 【請求項１】 水平同期信号を入力してノコギリ波電圧
を出力する発振回路と、 水平偏向信号に応じた信号と電圧制御信号とを入力して
誤差信号を出力するエラーアンプと、 前記ノコギリ波電圧及び誤差信号を入力してＰＷＭ信号
を出力するＰＷＭコンパレータと、 このＰＷＭ信号を入力して駆動電流を出力するスイッチ
用トランジスタと、 前記発振回路、エラーアンプ及びＰＷＭコンパレータに
電力を供給する電源端子とを備えたＰＷＭ制御システム
において、 前記電源端子の電圧の上昇に応じて前記ＰＷＭ信号出力
のパルス間隔が徐々に広がることを特徴とするＰＷＭ制
御システム。 - 【請求項２】 水平同期信号を入力してノコギリ波電圧
を出力する発振回路と、 水平偏向信号に応じた信号と電圧制御信号とを入力して
誤差信号を出力するエラーアンプと、 前記ノコギリ波電圧及び誤差信号を入力してＰＷＭ信号
を出力するＰＷＭコンパレータと、 このＰＷＭ信号を入力して駆動電流を出力するスイッチ
用トランジスタと、 前記発振回路、エラーアンプ及びＰＷＭコンパレータに
電力を供給する電源端子とを備えたＰＷＭ制御システム
であって、 前記電源端子に一端が接続されたコンデンサと、 このコンデンサの他端に接続され、このコンデンサに充
放電電流を供給する電流源と、 このコンデンサの前記他端の電圧と前記誤差信号とを比
較して所定の値を選択して出力する比較器とを備え、 この選択された所定の値と前記ノコギリ波電圧とを前記
ＰＷＭコンパレータに入力して比較することを特徴とす
るＰＷＭ制御システム。 - 【請求項３】 前記電源端子に与えられる電圧を検出し
て前記電流源の充放電電流値を異ならせる電源電圧検出
回路を備えたことを特徴とする請求項２記載のＰＷＭ制
御システム。 - 【請求項４】 外部から与えられる信号に応じて前記電
流源の充放電電流値を異ならせるスイッチ回路を備えた
ことを特徴とする請求項２記載のＰＷＭ制御システム。 - 【請求項５】 前記電源端子に与えられる電圧を検出し
て前記電流源の充放電電流値を異ならせる電源電圧検出
回路と、外部から与えられる信号に応じて前記電流源の
充放電電流値を異ならせるスイッチ回路とを備えたこと
を特徴とする請求項２記載のＰＷＭ制御システム。 - 【請求項６】 前記ノコギリ波電圧が基準電圧よりも大
きいときにＰＷＭ信号を出力するＰＷＭコンパレータ並
びに前記発振回路と前記ＰＷＭコンパレータ間に挿入接
続されて前記ノコギリ波が所定の電圧に達すると前記発
振回路の発振動作を止めるリミッタとを備え、前記ＰＷ
Ｍ信号のパルス幅を一定値以内にしたことを特徴とする
請求項２記載のＰＷＭ制御システム。 - 【請求項７】 前記ＰＷＭ出力のスイッチ回路を通電状
態としたときに前記ＰＷＭ信号出力のパルス幅が徐々に
広がるパルスとして制御されることを特徴とする請求項
４乃至６記載のＰＷＭ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10235308A JP2000066628A (ja) | 1998-08-21 | 1998-08-21 | Ｐｗｍ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10235308A JP2000066628A (ja) | 1998-08-21 | 1998-08-21 | Ｐｗｍ制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000066628A true JP2000066628A (ja) | 2000-03-03 |
Family
ID=16984197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10235308A Pending JP2000066628A (ja) | 1998-08-21 | 1998-08-21 | Ｐｗｍ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000066628A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101629A1 (ja) * | 2004-04-12 | 2005-10-27 | Murata Manufacturing Co., Ltd. | スイッチング電源回路 |
| US7598718B2 (en) | 2002-11-12 | 2009-10-06 | O2Micro International Limited | Controller for DC to DC converter |
| US9059632B2 (en) | 2008-03-24 | 2015-06-16 | O2Micro, Inc. | Controllers for DC to DC converters |
-
1998
- 1998-08-21 JP JP10235308A patent/JP2000066628A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598718B2 (en) | 2002-11-12 | 2009-10-06 | O2Micro International Limited | Controller for DC to DC converter |
| WO2005101629A1 (ja) * | 2004-04-12 | 2005-10-27 | Murata Manufacturing Co., Ltd. | スイッチング電源回路 |
| US7158394B2 (en) | 2004-04-12 | 2007-01-02 | Murata Manufacturing Co., Ltd. | Switching power supply circuit with a soft-start function |
| US9059632B2 (en) | 2008-03-24 | 2015-06-16 | O2Micro, Inc. | Controllers for DC to DC converters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495875B2 (en) | Power abnormal protection circuit | |
| JP2000066628A (ja) | Ｐｗｍ制御システム | |
| US6587324B2 (en) | Power-off protection device | |
| US5737163A (en) | DC-AC converter protection | |
| US5568342A (en) | Apparatus and method for protecting an amplifier circuit | |
| US5381329A (en) | Switch mode power supply for a television receiver and method of controlling therefor | |
| US5714843A (en) | CRT spot killer circuit responsive to loss of vertical synchronizing signal | |
| US6445168B2 (en) | Power output circuit having a pulse-width modulation mode and a permanently closed mode | |
| EP0740385B1 (en) | Protection circuit for a switch mode power supply | |
| KR100280790B1 (ko) | 디스플레이장치의서지보호회로 | |
| KR19980027673A (ko) | 모니터보호장치 | |
| JPH01311617A (ja) | スイッチング素子駆動装置 | |
| KR100587003B1 (ko) | 디스플레이장치의 과도현상 방지장치 및 그 방법 | |
| KR20200143288A (ko) | 차지 펌프 제어 회로 및 배터리 제어 회로 | |
| KR200179723Y1 (ko) | 수평 안정화 회로 | |
| US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
| JP3437718B2 (ja) | 録音再生制御信号発生回路および自動制御録音回路 | |
| KR100280731B1 (ko) | 단안정멀티바이브레이터를 이용한 마이컴 리셋회로 | |
| KR100549084B1 (ko) | 과도현상 제거회로를 갖는 디스플레이장치 | |
| KR0137713Y1 (ko) | 모드전환시 고압안정화회로 | |
| KR910007049Y1 (ko) | Smps전원의 순간정전 방지회로 | |
| JPH0713517A (ja) | 液晶モジュール | |
| JP2002023863A (ja) | 電源電圧制御回路 | |
| KR100311627B1 (ko) | 오버슈트 방지용 시간 지연 회로 | |
| JPH07234799A (ja) | ラッチアップ保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |