KR100311627B1

KR100311627B1 - 오버슈트 방지용 시간 지연 회로

Info

Publication number: KR100311627B1
Application number: KR1019990029335A
Authority: KR
Inventors: 남윤익
Original assignee: 이형도; 삼성전기주식회사
Priority date: 1999-07-20
Filing date: 1999-07-20
Publication date: 2001-10-18
Also published as: KR20010010447A

Abstract

본 발명은 직류-직류 쵸퍼 회로를 사용하여 출력을 얻고자 할 때 출력전압의 오버슈트를 제거하기 위하여 적은 부품을 사용하면서도 출력전압이 정상적으로 출력되기전에 비교기의 입력전압이 안정동작상태까지 상승되기 전에 출력전압의 오버슈트 전압을 억제하도록 하는 오버슈트 방지용 시간 지연 회로에 관한 것으로, 입력전압을 구동전압으로 입력받아 상기 기준전압을 발생시키며 출력전압 감지부의 감지전압과 전압 분압부의 분압 전압을 입력받아 비교하여 그 비교치를 출력하는 비교기를 구비하며 상기 전압전달 제어용 스위칭 소자의 온/오프 동작을 제어하는 제어부로 이루어진 직류-직류 쵸퍼 회로에 있어, 초기구동시 상기 제어부내의 비교기의 출력신호에 따라 상기 기준전압의 접지 도통 경로를 개폐함으로써 비교기의 출력을 순간적으로 반전시켜 상기 제어부의 비교 판단시간을 단축함으로써 오버슈트 현상을 억제하는 시지연 회로부를 제공하여, 데드타입 제어를 통해 오버슈트현상을 억제하려던 종래 직류-직류 쵸퍼 회로에서 발생되는 문제점을 해소하는 효과가 있다.

Description

오버슈트 방지용 시간 지연 회로{Time delay circuit for thwarting of overshoot}

본 발명은 직류-직류 쵸퍼 회로에 관한 것으로 특히, 직류-직류 쵸퍼 회로를 사용하여 출력을 얻고자 할 때 출력전압의 오버슈트를 제거하기 위하여 적은 부품을 사용하면서도 출력전압이 정상적으로 출력되기전에 비교기의 입력전압이 안정동작상태까지 상승되기 전에 출력전압의 오버슈트 전압을 억제하도록 하는 오버슈트 방지용 시간 지연 회로에 관한 것이다.

일반적으로, 종래의 직류-직류 쵸퍼 회로는 첨부한 도 1에 도시되어 있는 바와 같이, 입력되는 직류전압(Vin)을 일단으로 입력받는 제 1저항(R1)과, 입력되는펄스 제어신호에 의해 온오프 동작하며 온동작시 상기 제 1저항(R1)의 일단에 걸리는 직류전압(Vin)을 후단으로 전달하는 전압전달 제어용 모스 트랜지스터(FET)와, 전압상승 및 안정화를 위한 제 1다이오드(D1)와 제 1콘덴서(C1) 및 변압코일(참조번호 미부여)등으로 이루어진 전압 출력부(참조번호 미부여)와, 상기 전압 출력부를 통해 출력되는 전압을 분압하는 제 2, 제 3저항(R2, R3)과, 기설정된 기준전압(Vref)을 분압하는 제 4, 제 5저항(R4, R5)과, 상기 제 1저항(R1)의 타단을 통해 출력되는 입력전압을 구동전압(Vcc)로 입력받아 임의의 기준전압(Vref)을 발생시키며 상기 제 2, 제 3저항(R2, R3)을 통해 분압되어진 출력전압의 분전압과 상기 제 4, 제 5저항(R4, R5)을 통해 분압되어진 출력전압의 분전압을 각각 비반전 데이터 입력단과 반전 데이터 입력단에 입력받고 입력받은 각 전압의 크기를 비교하여 그 비교치를 출력하는 비교기(OP)를 통해 출력전압의 상태를 인식하여 상기 전압전달 제어용 모스 트랜지스터(FET)의 게이트 단자에 펄스 제어신호를 걸어주는 제어부(10)와, 상기 기준전압(Vref)을 입력받아 충전되며 상기 제어부(10)의 정상 동작시점까지 출력전압의 발생을 억제하도록 하는 제 3콘덴서(C3)로 구성된다.

즉, 상기 제어부(10)는 데드 타임(Dead Time) 단자를 구비하고 있으며, 상기 제 3콘덴서(C3)를 통해 일정전압이 충진되는 동안 상기 전압전달 제어용 모스 트랜지스터(FET)의 게이트 단자에 펄스 신호를 인가하지 않는 것이다.

상기와 같이 구성되는 종래 직류-직류 쵸퍼 회로의 동작을 간략히 살펴보면, 입력전압(Vin)이 인가되면 제 1저항(R1)을 통해 제어부(10)는 상기 입력전압(Vin)을 구동전원으로 공급받아 기준전압(Vref)을 발생시킨다.

이때, 상기 기준전압(Vref)은 제 3콘덴서(C3)의 충진시간동안 억제되며 이때 기준전압(Vref)이 억제됨에 따라 제어부(10)의 데드 타임포트(DT)에는 전압이 걸리지 않게 된다.

따라서, 상기 제어부(10)는 데드 타임포트(DT)에 걸리는 전압이 3V이상이 되어야 정상동작하기 때문에 정상동작시점이 되었을 때 전압전달 제어용 모스 트랜지스터(FET)의 게이트 단자에 클럭 펄스 신호를 인가하고 그에 따라 상기 전압전달 제어용 모스 트랜지스터(FET)가 온동작하게 된다.

상기 전압전달 제어용 모스 트랜지스터(FET)가 온동작하는 짧은 순간에 첨부한 도 2에 도시되어 있는 바와 같이 출력단자에는 오버슈트현상이 발생되어진다. 그 이유는 상기 제어부(10)측으로 출력단자에 걸리는 전압의 상태가 인식되는 전압 피드백 시점까지의 지연시간에 의한 것이다.

상술한 오버슈트는 후단에 구비되어 있는 디바이스들에게 상당한 전압 충격을 줄 수 있으므로, 시스템 안정성 측면에서는 매우 우려되는 현상이며, 억제되어야 하는 현상이다.

상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 직류-직류 쵸퍼 회로를 사용하여 출력을 얻고자 할 때 출력전압의 오버슈트를 제거하기 위하여 적은 부품을 사용하면서도 출력전압이 정상적으로 출력되기전에 비교기의 입력전압이 안정동작상태까지 상승되기 전에 출력전압의 오버슈트 전압을 억제하도록 하는 오버슈트 방지용 시간 지연 회로를 제공하는 데 있다.

도 1은 종래 DC-DC쵸퍼 회로의 구성 예시도,

도 2는 도 1의 출력전압 파형 예시도,

도 3은 본 발명에 따른 오버슈트 방지용 시간 지연 회로가 적용된 DC-DC쵸퍼 회로의 구성 예시도,

도 4는 도 3의 출력전압 파형 예시도.

상기 목적을 달성하기 위한 본 발명의 특징은, 입력되는 펄스 제어신호에 의해 온오프 동작하며 온동작시 제 1저항의 일단에 걸리는 직류입력전압을 후단으로 전달하는 전압전달 제어용 스위칭 소자와, 상기 전압전달 제어용 스위칭 소자의 온동작시 입력되는 전압을 고출력전압으로 변환하며 안정화시켜 출력하는 전압 출력부와, 상기 전압 출력부를 통해 출력되는 전압을 분압하여 감지하는 출력전압 감지부와, 기설정된 기준전압을 분압하여 출력하는 전압 분압부, 및 상기 제 1저항의 타단을 통해 출력되는 입력전압을 구동전압으로 입력받아 상기 기준전압을 발생시키며 상기 출력전압 감지부의 감지전압과 전압 분압부의 분압 전압을 입력받아 비교하여 그 비교치를 출력하는 비교기를 구비하여 상기 전압전달 제어용 스위칭 소자의 온/오프 동작을 제어하는 제어부로 이루어진 직류-직류 쵸퍼 회로에 있어서: 상기 제어부는 데드 타임(Dead Time) 단자를 구비하고 있으며, 상기 기준전압을 입력받아 충전되며 상기 제어부의 정상 동작시점까지 출력전압의 발생을 억제하도록 하는 콘덴서를 통해 일정전압이 충진되는 동안 상기 전압전달 제어용 스위칭 소자를 오프동작시키는 특징으로 갖되; 초기구동시 상기 제어부내의 비교기의 출력신호에 따라 상기 기준전압의 접지 도통 경로를 개폐함으로써 비교기의 출력을 순간적으로 반전시켜 상기 제어부의 비교 판단시간을 단축함으로써 오버슈트 현상을 억제하는 시지연 회로부를 포함하는 데 있다.

본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 후술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

도 3은 본 발명에 따른 오버슈트 방지용 시간 지연 회로가 적용된 DC-DC쵸퍼 회로의 구성 예시도로서, 입력되는 직류전압(Vin)을 일단으로 입력받는 제 1저항(R1)과, 입력되는 펄스 제어신호에 의해 온오프 동작하며 온동작시 상기 제 1저항(R1)의 일단에 걸리는 직류전압(Vin)을 후단으로 전달하는 전압전달 제어용 모스 트랜지스터(FET)와, 전압상승 및 안정화를 위한 제 1다이오드(D1)와 제 1콘덴서(C1) 및 변압코일(참조번호 미부여)등으로 이루어진 전압 출력부(참조번호 미부여)와, 상기 전압 출력부를 통해 출력되는 전압을 분압하는 제 2, 제 3저항(R2, R3)과, 기설정된 기준전압(Vref)을 분압하는 제 4, 제 5저항(R4, R5)과, 상기 제 1저항(R1)의 타단을 통해 출력되는 입력전압을 구동전압(Vcc)로 입력받아 임의의 기준전압(Vref)을 발생시키며 상기 제 2, 제 3저항(R2, R3)을 통해 분압되어진 출력전압의 분전압과 상기 제 4, 제 5저항(R4, R5)을 통해 분압되어진 출력전압의 분전압을 각각 비반전 데이터 입력단과 반전 데이터 입력단에 입력받고 입력받은 각 전압의 크기를 비교하여 그 비교치를 출력하는 비교기(OP)를 통해 출력전압의 상태를 인식하여 상기 전압전달 제어용 모스 트랜지스터(FET)의 게이트 단자에 펄스 제어신호를 걸어주는 제어부(10)와, 상기 기준전압(Vref)을 입력받아 충전되며 상기 제어부(10)의 정상 동작시점까지 출력전압의 발생을 억제하도록 하는 제 3콘덴서(C3), 및 상기 기준전압(Vref)을 입력받아 기준전압(Vref)의 접지 도통 경로를 형성함으로써 상기 제 3콘덴서(C3)의 충진시간의 제어와 상기 제어부(10)의비교판단시간을 단축함으로써 오버슈트 현상을 억제하는 시지연 회로부(20)로 구성된다.

이때, 상기 제어부(10)는 데드 타임(Dead Time) 단자를 구비하고 있으며, 상기 제 3콘덴서(C3)를 통해 일정전압이 충진되는 동안 상기 전압전달 제어용 모스 트랜지스터(FET)의 게이트 단자에 펄스 신호를 인가하지 않는 것이다.

또한, 상기 시지연 회로부(20)는 상기 기준전압(Vref)을 제 8저항(R8)을 통해 에미터 단자에 입력받고 상기 비교기(OP)의 반전 데이터 입력단에 걸리는 전압을 제 7저항(R7)을 통해 베이스 단자에 입력받는 트랜지스터(Q)로 구성되어 있다.

상기와 같이 구성되는 본 발명에 따른 직류-직류 쵸퍼 회로의 동작을 간략히 살펴보면, 입력전압(Vin)이 인가되면 제 1저항(R1)을 통해 제어부(10)는 상기 입력전압(Vin)을 구동전원으로 공급받아 기준전압(Vref)을 발생시킨다.

따라서, 상기 제어부(10)는 데드 타임포트(DT)에 걸리는 전압이 3V이상이 되어야 정상동작하기 때문에 정상동작시점이 되었을 때 전압전달 제어용 모스 트랜지스터(FET)의 게이트 단자에 클럭 펄스 신호를 인가하고 그에 따라 상기 전압전달 제어용 모스 트랜지스터(FET)가 온 동작하게 된다.

이때, 초기 비교기(OP)의 반전 데이터 입력단에 걸리는 전압은 하이 상태를 유지하고 있으며, 비반전 데이터 입력단에 걸리는 전압은 로우 상태를 유지하고 있어 출력전압(Vout)을 많이 발생시키도록 설계되어 있다.

이러한 이유로 인해 종래 기술에서와 같이 오버슈트현상이 발생되는 것인데, 이는 트랜지스터(Q)의 동작 조건으로 기준 전압을 분압하는 제 4, 제 5저항(R4, R5)간의 전압이 하이 상태이기 때문에 비교기(OP)의 출력신호는 로우상태이다. 따라서, 상기 트랜지스터(Q)의 베이스 단자에 걸리는 전압이 에미터 단자에 걸리는 전압에 비하여 0.6V이상의 전압차를 가지게되고, 그로 인해 상기 트랜지스터(Q)가 턴온동작하게 된다.

상기 트랜지스터(Q)가 턴온 동작하게되면 상기 기준전압(Vref)은 상기 제 8저항(R8)을 통하여 강하되며, 그에 따라 상기 비교기(OP)의 반전 데이터 입력단에 걸리는 전압이 순간적으로 하강함으로써 상기 비교기(OP)의 출력전압이 하이상태가 되고 그에 따라 전압전달 제어용 모스 트랜지스터(FET)의 게이트 단자에는 클럭 펄스가 인가되어 상기 전압전달 제어용 모스 트랜지스터(FET)가 턴온동작하게 된다.

이후, 상기 비교기(OP)의 출력전압이 하이 상태이므로 상기 트랜지스터(Q)는 턴오프되며 상기 비교기(OP)는 비반전 데이터 입력단에 인가되는 전압과 반전 데이터 입력단에 인가되는 전압의 차에 의해 정상적인 동작을 수행하게 된다.

따라서, 첨부한 도 4에 도시되어 있는 바와 같은 파형의 출력전압을 얻게된다.

이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.

상술한 바와 같이 동작하는 본 발명에 따른 오버슈트 방지용 시간 지연 회로를 제공하여 데드타입 제어를 통해 오버슈트현상을 억제하려던 종래 직류-직류 쵸퍼 회로에서 발생되는 문제점을 해소하는 효과가 있다.

Claims

입력되는 펄스 제어신호에 의해 온오프 동작하며 온동작시 제 1저항의 일단에 걸리는 직류입력전압을 후단으로 전달하는 전압전달 제어용 스위칭 소자와, 상기 전압전달 제어용 스위칭 소자의 온동작시 입력되는 전압을 고출력전압으로 변환하며 안정화시켜 출력하는 전압 출력부와, 상기 전압 출력부를 통해 출력되는 전압을 분압하여 감지하는 출력전압 감지부와, 기설정된 기준전압을 분압하여 출력하는 전압 분압부, 및 상기 제 1저항의 타단을 통해 출력되는 입력전압을 구동전압으로 입력받아 상기 기준전압을 발생시키며 상기 출력전압 감지부의 감지전압과 전압 분압부의 분압 전압을 입력받아 비교하여 그 비교치를 출력하는 비교기를 구비하며 상기 전압전달 제어용 스위칭 소자의 온/오프 동작을 제어하는 제어부로 이루어진 직류-직류 쵸퍼 회로에 있어서:

상기 제어부는 데드 타임(Dead Time) 단자를 구비하고 있으며, 상기 기준전압을 입력받아 충전되며 상기 제어부의 정상 동작시점까지 출력전압의 발생을 억제하도록 하는 콘덴서를 통해 일정전압이 충진되는 동안 상기 전압전달 제어용 스위칭 소자를 오프동작시키는 특징으로 갖되;

초기구동시 상기 제어부내의 비교기의 출력신호에 따라 상기 기준전압의 접지 도통 경로를 개폐함으로써 비교기의 출력을 순간적으로 반전시켜 상기 제어부의 비교 판단시간을 단축함으로써 오버슈트 현상을 억제하는 시지연 회로부를 포함하는 것을 특징으로 하는 오버슈트 방지용 시간 지연 회로.
제 1 항에 있어서,

상기 시지연 회로부는 상기 기준전압을 제 2저항을 통해 에미터 단자에 입력받고 상기 비교기의 반전 데이터 입력단에 걸리는 전압을 제 3저항을 통해 베이스 단자에 입력받는 트랜지스터로 구성되는 것을 특징으로 하는 오버슈트 방지용 시간 지연 회로.