KR100587003B1 - 디스플레이장치의 과도현상 방지장치 및 그 방법 - Google Patents
디스플레이장치의 과도현상 방지장치 및 그 방법 Download PDFInfo
- Publication number
- KR100587003B1 KR100587003B1 KR1019990029638A KR19990029638A KR100587003B1 KR 100587003 B1 KR100587003 B1 KR 100587003B1 KR 1019990029638 A KR1019990029638 A KR 1019990029638A KR 19990029638 A KR19990029638 A KR 19990029638A KR 100587003 B1 KR100587003 B1 KR 100587003B1
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- horizontal
- stage
- high voltage
- control signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Abstract
개시된 본 발명은 전원 공급 초기시 수평단 및 고압단 드라이브의 오동작으로 발생되는 수평단 및 고압단의 과도현상을 방지하기 위한 디스플레이장치의 과도현상 방지장치 및 그 방법에 관한 것이다.
본 발명은 H/V 프로세서가 현재 비디오모드의 수평 프리런닝 주파수로 수평단 및 고압단 드라이브의 구동을 제어할 수 있도록 전원 인가 초기시 수평단 및 고압단 드라이브를 디스에이블 시키기 위한 제어신호를 출력한 후, 기 설정된 기준 값만큼 소정 시간을 지연시키고, 설정된 기준 값만큼 시간이 지연된 경우 수평단 및 고압단 드라이브를 인에이블 시키기 위한 제어신호를 H/V 프로세서로 출력하는 마이크로 컴퓨터를 구비시킴을 특징으로 한다.
따라서, 본 발명은 전원 공급 초기에 수평단 및 고압단에 발생되던 과도현상을 방지할 수 있도록 하는 효과를 제공하는데 있다.
H/V 프로세서, 마이크로 컴퓨터, PLL 전압, 딜레이
Description
도 1은 종래 H/V 프로세서로 입력 또는 출력되는 신호의 파형을 도시한 도면,
도 2는 본 발명에 따른 디스플레이장치의 과도현상 방지장치의 구성을 설명하기 위한 개략적인 블록도,
도 3은 도 2에 적용된 신호의 파형도를 도시한 도면,
도 4는 본 발명에 따른 디스플레이장치의 과도현상 방지방법을 설명하기 위한 순서도이다.
*도면의 주요부분에 대한 부호설명*
20 : H/V 프로세서
22 : 마이크로 컴퓨터
24 : 기준주파수 생성부
C1, C2 : 캐패시터
R1, R2 : 저항
본 발명은 디스플레이장치의 과도현상 방지장치 및 그 방법에 관한 것이다.
보다 상세하게는 전원 공급 초기시 수평단 및 고압단 드라이브의 오동작으로 발생되는 수평단 및 고압단의 과도현상을 방지하기 위한 디스플레이장치의 과도현상 방지장치 및 그 방법에 관한 것이다.
일반적으로 CRT 등과 같은 디스플레이장치는 컴퓨터 본체로부터 입력되는 수평, 수직동기신호에 응하여 현재의 비디오모드를 전환하고, 이 비디오모드에 따라 컴퓨터 본체로부터 입력되는 비디오신호를 입력, 처리하여 화면상에 디스플레이되도록 한다.
도 1은 종래 H/V 프로세서로 입력 또는 출력되는 신호의 파형을 도시한 도면이다.
도시된 바와 같이, 도 1의 a 파형은 H/V 프로세서의 PLL2 전압으로서 디스플레이장치의 전원이 인가되는 순간부터 증가하기 시작하여 H/V 프로세서의 동작 전압인 7∼9 볼트에 이르는 시점에서 일정시간 유지되는데, 이 기간 낮은 수평 프리런닝 주파수 기간이 된다.
도 1의 b파형은 전원 트랜스에서 H/V 프로세서로 공급되는 전원을 도시한 도면으로서, 처음에는 서서히 증가하다가 12볼트가 되면 그 전압을 유지하게 된다.
도 1의 c, d는 수평 및 고압 드라이브가 동작되도록 인에이블 시키기 위한 신호로서, 도 1b에서 입력전압이 7∼9볼트 시점, 즉 정상적인 프리런닝 주파수로 록킹되는 기간(A) 내에 상술한 신호에 의해 수평 드라이브 및 고압 드라이브는 구 동된다.
그러나, 수평 및 고압 드라이브가 인에이블 되는 순간의 전압은 PLL2 전압이므로 그때의 주파수는 현재 선택된 비디오모드가 가지고 있는 주파수와 차이가 많이 나게 된다.
그러므로, 수평단 및 고압단의 동작 주파수와 입력 주파수가 매칭되지 않기 때문에 수평단의 수평출력 트랜지스터 및 고압단의 기준전압 B+를 발생시키기 위한 전계효과 트랜지스터 또는 트랜지스터가 손상을 입게 되어 기기가 파괴된다는 문제점이 있었다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 마이크로 컴퓨터를 이용하여 수평단 및 고압단이 현재 비디오모드가 가지는 수평주파수에 의해 동기되어 동작할 수 있도록 하여 그렇지 않은 경우 발생되는 수평단 및 고압단의 과도현상을 방지하기 위한 디스플레이장치의 과도현상 방지장치 및 그 방법을 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 액정 디스플레이장치에 있어서, 본 발명은 기본 발진주파수를 생성하는 발진주파수 생성수단과, 발진주파수 생성수단으로부터 입력되는 기본 발진주파수에서 외부로부터 입력되는 수평주파수로 상승시키면서, 외부로부터 입력되는 제어신호에 응하여 수평단 및 고압단 드라이브를 디스에이블 또는 인에이블 시키는 H/V 프로세서와, 외부로부터 입력되는 수평동기신호에 응하여 H/V 프로세서로 현재 비디오모드의 수평주파수를 출력하고, 전원이 인가된 후 H/V 프로세서 동작되는 순간 수평단 및 고압단 드라이브의 동작을 디스에이블시키기 위한 제어신호를 H/V 프로세서로 출력하며, 기 설정된 기준값만큼 지연시킨 후 수평단 및 고압단 드라이브를 인에이블시키기 위한 제어신호를 상기 H/V 프로세서로 출력하는 마이크로 컴퓨터를 포함함을 특징으로
또한, 상술한 목적을 달성하기 위한 본 발명의 방법은, (1) 기기의 전원이 인가되면 각 레지스터를 초기화하는 과정과, (2) 각 레지스터를 초기화한 후 수평단 및 고압단 드라이브를 디스에이블 시키기 위한 제어신호를 H/V 프로세서로 출력하는 과정과, (3) 디스에이블용 제어신호를 출력한 후 기 설정된 기준값 만큼 지연시킨 후 수평단 및 고압단 드라이브를 인에이블 시키기 위한 제어신호를 H/V 프로세서로 출력하는 과정으로 이루어짐을 특징으로 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
도 2는 본 발명에 따른 디스플레이장치의 과도현상 방지장치의 구성을 설명하기 위한 개략적인 블록도이다.
도시된 바와 같이, 발진주파수 생성부(24)는 RC 공진회로로서, 기본 발진주파수를 생성하고, 생성된 기본 발진주파수를 H/V 프로세서(20)로 입력시킨다.
상술한 발진주파수 생성부(24)는 약 17KHz의 주파수를 발진시킨다.
H/V 프로세서(20)는 상술한 발진주파수 생성부(24)로부터 입력되는 기본 발진주파수에서 마이크로 컴퓨터(22)로부터 입력되는 수평주파수로 상승시키면서, 마이크로 컴퓨터(22)로부터 입력되는 제어신호에 응하여 수평단 및 고압단 드라이브를 디스에이블 또는 인에이블 시킨다.
마이크로 컴퓨터(22)는 컴퓨터 본체의 비디오 카드로부터 입력되는 수평동기신호에 응하여 상술한 H/V 프로세서(20)로 현재 비디오모드의 수평주파수를 출력하고, 전원이 인가된 후 상술한 H/V 프로세서(20) 동작되는 순간 수평단 및 고압단 드라이브를 디스에이블시키기 위한 제어신호를 상술한 H/V 프로세서(20)로 출력하며, 기 설정된 기준값만큼 지연시킨 후 수평단 및 고압단 드라이브를 인에이블시키기 위한 제어신호를 상술한 H/V 프로세서(20)로 출력한다.
이때, 상술한 마이크로 컴퓨터(22)의 내부 메모리에 저장된 기준값은 상술한 H/V 프로세서(20)의 내부 회로값에 의해 결정되며, 또한 H/V 프로세서(20)에 연결된 외부소자인 캐패시터(C1)의 값에 의해 결정된다.
이와 같이 구성된 본 발명에 따른 디스플레이장치의 과도현상 방지장치의 동작을 첨부한 도면을 참조하여 좀 더 구체적으로 설명한다.
도 3은 도 2에 적용된 신호의 파형도를 도시한 도면이고, 도 4는 본 발명에 따른 디스플레이장치의 과도현상 방지방법을 설명하기 위한 순서도이다.
도시된 바와 같이, 우선 마이크로 컴퓨터(22)는 사용자가 디스플레이장치의 전원을 인가(S410)시켜 내부의 각 레지스터들을 초기화(S420)시킨다.
그리고, 마이크로 컴퓨터(22)는 H/V 프로세서(20)와 연결된 IIC 통신라인을 통해 현재 비디오모드에 따른 수평주파수와 수평단 및 고압단의 드라이브를 디스에이블 시키기 위한 제어신호를 H/V 프로세서(20)로 출력(S430)한다.
이때, H/V 프로세서(20)는 첨부 도면 도 3의 b에 도시된 바와 같이, 전원 트랜스(도면에 미도시)에 의해 생성되는 2차측 전압이 7∼9 볼트에 의해 동작된다 하더라도, 마이크로 컴퓨터(22)는 H/V 프로세서(20)로 수평단 및 고압단의 드라이브를 디스에이블 시키기 위한 제어신호(첨부도면 도 3의 c참조)를 출력하므로 수평단 및 고압단은 동작을 하지 않는다.
한편, 마이크로 컴퓨터(22)는 상술한 바와 같이 H/V 프로세서(20)로 제어신호를 출력한 후 업카운트(N=N+1)를 한다(S440). 그리고, 업카운트되고 있는 결과값이 기 설정된 기준값과 일치하는지를 판단(S450)한다.
판단 결과, 업카운트되고 있는 결과값이 기준값과 일치하는 경우 마이크로 컴퓨터(20)는 H/V 프로세서(22)로 수평단 및 고압단의 드라이브를 인에이블 시키기 위한 제어신호(첨부도면 도 3의 c참조)를 출력(S460)한다.
그러므로 H/V 프로세서(22)는 수평단 및 고압단의 드라이브로 첨부도면 도 3의 d, e와 같은 신호를 출력한다.
이때, H/V 프로세서(22)는 발진주파수 생성부(24)의 저항(R2), 커패시터(C2)의 공진에 의해 발생되는 기본 발진주파수를 입력받고, 이 발진주파수에 해당되는 PLL 전압이 첨부도면 도 3의 a와 같이 서서히 증가하기 시작하여 마이크로 컴퓨터(22)에서 입력되는 수평주파수에 해당하는 전압까지 상승하는 경우 그 전압으로 유지하게 된다.
그러므로, 전술한 마이크로 컴퓨터(22)의 내부 메모리에 저장되는 기준값은 H/V 프로세서(20)의 PLL 전압이 기본 발진주파수에 정상적인 수평주파수로 변하는 기간(f)에 의해 결정된다.
또한, H/V 프로세서(20)의 외부 소자인 캐패시터(C1)에 의해 상기 기간(f)이 결정되므로 캐패시터(C1)의 값을 조정함으로써 상술한 기준값을 변경할 수 있다.
따라서, 상술한 바와 같이 본 발명은 H/V 프로세서의 PLL 전압이 H 프리런닝 주파수로 동작될 수 있을 때까지 일정시간동안 지연되도록 함으로써 그렇지 않은 경우 수평 출력 회로단 및 FBT의 B+ 전압을 발생시키는 회로단을 손상시켜 기기를 파괴시키는 과도현상을 미연에 방지할 수 있다는 효과를 제공한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.
Claims (6)
- 기본 발진주파수를 생성하는 발진주파수 생성수단;상기 발진주파수 생성수단으로부터 입력되는 기본 발진주파수에서 외부로부터 입력되는 수평주파수로 상승시키면서, 외부로부터 입력되는 제어신호에 응하여 수평단 및 고압단 드라이브를 디스에이블 또는 인에이블 시키는 H/V 프로세서;외부로부터 입력되는 수평동기신호에 응하여 상기 H/V 프로세서로 현재 비디오모드의 수평주파수를 출력하고, 전원이 인가된 후 상기 H/V 프로세서 동작되는 순간 수평단 및 고압단 드라이브를 디스에이블 시키기 위한 제어신호를 상기 H/V 프로세서로 출력하며, 기 설정된 기준값만큼 지연시킨 후 수평단 및 고압단 드라이브를 인에이블 시키기 위한 제어신호를 상기 H/V 프로세서로 출력하는 마이크로 컴퓨터를 포함함을 특징으로 하는 디스플레이장치의 과도현상 방지장치.
- 제 1 항에 있어서, 상기 마이크로 컴퓨터는, IIC 통신라인을 통해 상기 H/V 프로세서로 수평주파수, 디스에이블 신호 및 인에이블 신호를 출력함을 특징으로 하는 디스플레이장치의 과도현상 방지장치.
- 제 1 항에 있어서, 상기 기 설정된 기준값은, 상기 H/V 프로세서의 내부 회로 특성 및 상기 H/V 프로세서에 연결된 외부 회로소자 중 적어도 어느 하나에 의해 결정되는 값임을 특징으로 하는 디스플레이장치의 과도현상 방지장치.
- 제 3 항에 있어서, 상기 외부 회로소자는, 커패시터임을 특징으로 하는 디스플레이장치의 과도현상 방지장치.
- (1) 기기의 전원이 인가되면 각 레지스터를 초기화하는 과정;(2) 상기 각 레지스터를 초기화한 후 수평단 및 고압단 드라이브를 디스에이블 시키기 위한 제어신호를 H/V 프로세서로 출력하는 과정; 및(3) 상기 디스에이블용 제어신호를 출력한 후 기 설정된 기준값만큼 지연시킨 후 상기 수평단 및 고압단 드라이브를 인에이블 시키기 위한 제어신호를 상기 H/V 프로세서로 출력하는 과정으로 이루어짐을 특징으로 하는 디스플레이장치의 과도현상 방지방법.
- 제 5 항에 있어서, 상기 기 설정된 기준값은, 상기 H/V 프로세서의 내부 회로 특성 및 상기 H/V 프로세서에 연결된 외부 회로소자 중 적어도 어느 하나에 의해 결정되는 값임을 특징으로 하는 디스플레이장치의 과도현상 방지방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990029638A KR100587003B1 (ko) | 1999-07-21 | 1999-07-21 | 디스플레이장치의 과도현상 방지장치 및 그 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990029638A KR100587003B1 (ko) | 1999-07-21 | 1999-07-21 | 디스플레이장치의 과도현상 방지장치 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010010648A KR20010010648A (ko) | 2001-02-15 |
KR100587003B1 true KR100587003B1 (ko) | 2006-06-07 |
Family
ID=19603479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990029638A KR100587003B1 (ko) | 1999-07-21 | 1999-07-21 | 디스플레이장치의 과도현상 방지장치 및 그 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100587003B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100949522B1 (ko) | 2002-02-19 | 2010-03-24 | 톰슨 라이센싱 | 반응이 빠른 예상에 의해 슬루 레이트를 제한함으로써스파클을 감소시키는 방법 및 장치 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100820808B1 (ko) * | 2002-01-04 | 2008-04-10 | 엘지전자 주식회사 | Pll부 프리런닝 제어방법 및 장치 |
KR100842549B1 (ko) * | 2002-04-02 | 2008-07-01 | 오리온피디피주식회사 | 플라즈마 디스플레이 패널의 초기 기동 제어 장치 및 방법 |
-
1999
- 1999-07-21 KR KR1019990029638A patent/KR100587003B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100949522B1 (ko) | 2002-02-19 | 2010-03-24 | 톰슨 라이센싱 | 반응이 빠른 예상에 의해 슬루 레이트를 제한함으로써스파클을 감소시키는 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20010010648A (ko) | 2001-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950005225B1 (ko) | 데이타 처리장치, 전원 콘트롤러 및 디스플레이 장치 | |
US9619007B2 (en) | Driver IC of a display panel waiting a predetermined time before supplying vertical synchronization signal (VSYNC) after sleep-out command is received | |
KR100303079B1 (ko) | 마이콤의리셋(reset)을통한디스플레이모니터의파워온/오프장치및방법 | |
KR100587003B1 (ko) | 디스플레이장치의 과도현상 방지장치 및 그 방법 | |
US6587324B2 (en) | Power-off protection device | |
KR20080010581A (ko) | 플라즈마 표시 장치 및 그의 전원 오프 시퀀스 방법 | |
KR910013877A (ko) | 문자 발생기 | |
JPH07181913A (ja) | 液晶ディスプレイ装置 | |
KR0120191B1 (ko) | 노이즈에 의한 세트의 오프시 자동파워 온 방법 | |
US6005357A (en) | Vertical oscillation circuit for display device | |
JP2562732B2 (ja) | テレビジョン受像機 | |
KR100414085B1 (ko) | 투사형 디스플레이의 램프 점등 제어장치 및 방법 | |
KR980010991A (ko) | 액정표시장치 구동회로 | |
JP2004334093A (ja) | 表示装置 | |
KR100617088B1 (ko) | 제어부 리셋 장치 | |
JP2003216112A (ja) | 液晶駆動回路 | |
KR100598124B1 (ko) | 디스플레이장치의 절전회로 | |
JP3224505B2 (ja) | 液晶制御装置および液晶表示装置 | |
JPH1098870A (ja) | 電源装置 | |
KR100228284B1 (ko) | 타이밍 시퀀스를 이용한 방전회로 | |
KR100915232B1 (ko) | 백라이트 온/오프 타이밍 발생 회로 | |
JPH08248911A (ja) | 液晶表示装置 | |
KR100925291B1 (ko) | 액정 표시 장치 | |
KR200204163Y1 (ko) | 디스플레이 장치의 수직 발진 회로 | |
KR100280731B1 (ko) | 단안정멀티바이브레이터를 이용한 마이컴 리셋회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |