JP3332686B2 - Ｔｖ用信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＴＶ用信号処理回
路、特にそのテストモードの設定に関する。

【０００２】

【従来の技術】従来より、各種機器の回路が、ＩＣ、Ｌ
ＳＩ等の半導体集積回路で構成されている。ＴＶにおい
ても映像信号の処理回路や、水平、垂直操作のための信
号処理回路等が半導体集積回路で構成されている。

【０００３】このような半導体集積回路では、その端子
数に制限があり、製品のテストの際にも限られた端子を
利用して、テスト信号を入力し、出力状態を調べなけれ
ばならない。テストの中には、１垂直走査期間を経過し
なければテストが行えないもの等、長時間を要するもの
があり、また複数の回路ブロックを経て出力信号が形成
されるような場合にはテスト条件が多くなり、そのまま
すべてのテストを行うと、膨大な時間を要することにな
ってしまう。

【０００４】そこで、半導体集積回路の内部に、テスト
モード用の回路を設け、この回路によって内部回路を変
更できる様にしている。すなわち、所定の信号の入力に
よって内部のスイッチを切り換え、回路をテストモード
用に変更し、この状態で、入出力の状態を監視すること
で、テストを容易にしている。

【０００５】

【発明が解決しようとする課題】ここで、テストモード
の設定は、内部のテストモード用メモリへテストモード
であるデータを書き込み、これによって内部の各種スイ
ッチをテストモード用に切り換えることによって行う。

【０００６】しかし、ＴＶ受像機では、高電圧を取り扱
い、管内放電などにより放電電流が発生し、これが半導
体集積回路に侵入することにより回路内に誤動作が生
じ、テストモード用メモリの記憶状態が変更されてしま
うおそれがあった。そして、テストモードは、生産段階
においてのみ利用されるものであり、ユーザにおける使
用中にテストモードに入ると、通常の動作が行えなくな
ってしまい、ＴＶセットが故障していることになる。

【０００７】従って、このような誤動作によるテストモ
ードへの移行を防止したいという要望があった。

【０００８】本発明は、上記課題に鑑みなされたもので
あり、誤動作によるテストモードへの移行を有効に防止
できるＴＶ用信号処理回路を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】本発明は、テストモード
において、内部のスイッチを操作して、通常時とは異な
る信号を出力するＴＶ用信号処理回路であって、ＴＶセ
ットのオンオフを制御するスイッチ信号のオン状態で、
リセット状態になるテストモード用記憶部を有する。

【００１０】そして、テストモード用記憶部に対するデ
ータセットにより、信号処理回路をテストモードに設定
を行う。

【００１１】ＴＶセットの電源スイッチのオンによっ
て、テストモード用記憶部は、常にリセット状態にな
る。そこで、ＴＶセットの電源オン状態では、テストモ
ードに入らなくなる。従って、ＴＶセット内の管内放電
などによってテストモード用記憶部がセット状態になろ
うとしてもこれが防止される。従って、ユーザにおける
使用時において、回路がテストモードに入ってしまうこ
とを有効に防止することができる。

【００１２】また、ＴＶセットのオンオフを制御するス
イッチ信号を記憶するオンオフスイッチ用記憶部をさら
に有すると共に、テストモード用記憶部はフリップフロ
ップで形成され、オンオフスイッチ用記憶部の出力がテ
ストモード記憶部のリセット端子に接続されていること
を特徴とする。

【００１３】オンオフスイッチ用記憶部により、ＴＶセ
ットのオンオフ状態を確実に記憶することができる。そ
して、テストモード用記憶部をフリップフロップで形成
しリセット端子にオンオフスイッチ用記憶部の出力を供
給することによって、ＴＶセットの電源オン時にテスト
モード用記憶部が誤ってセットされることを効果的に防
止できる。

【００１４】

【発明の実施の形態】以下、本発明に好適な実施の形態
について、図面に基づいて説明する。この例では、Ｖ
（垂直）ランプ波形の作成の回路をテスト対象としてい
る。垂直同期信号をトリガとして、ランプ波発生器で発
生されたＶランプ波形は、ゲインコントロール回路１０
に供給される。このゲインコントロール回路１０は、Ｄ
／Ａコンバータ１２からのアナログ電圧値に応じて、そ
のゲインが制御され、出力のＶランプ波形が制御され
る。

【００１５】ゲインコントロール回路１０からの出力
は、スイッチ１８を介し、コンパレータ１４に供給され
る。このコンパレータ１４は、ゲインコントロール回路
１０の出力と、ＤＣコントロール回路１６からの差演算
を行い、その出力に１／２Ｖccを中心として上下方向に
上下するランプ波を得る。そして、このランプ波は、集
積回路の端子ｏｕｔ１から出力され、電子ビームの垂直
偏向に利用される。

【００１６】ここで、本実施形態では、ゲインコントロ
ール回路１０とコンパレータ１４との間にスイッチ１８
が挿入配置されている。このスイッチ１８の端子Ａに
は、ゲインコントロール回路１０の出力が接続され、端
子Ｂには、Ｄ／Ａコンバータの出力が接続されている。
そこで、このスイッチ１８を切り換えることによって、
Ｄ／Ａコンバータ１２の出力をコンパレータ１４を介し
端子ｏｕｔ１に出力できる。

【００１７】そして、本実施形態では、テストモードの
際にこのスイッチ１８を端子Ｂ側に切り換え、Ｄ／Ａコ
ンバータの出力を端子ｏｕｔ１に出力する。Ｄ／Ａコン
バータ１２は６ビットのコントロールデータに応じて、
０〜２⁶ の直流電圧を段階的に出力するものであり、ゲ
インコントロール１０は、供給される直流電圧に応じて
ゲインを変更し、出力ランプ波形の傾きなどを変更す
る。

【００１８】スイッチ１８がない状態で、Ｄ／Ａコンバ
ータ１２のテストをテストを行うのであれば、Ｄ／Ａコ
ンバータ１２の１つの値に対し、少なくとも１垂直走査
期間（通常は５垂直走査期間）の出力を端子ｏｕｔ１に
出力し、この状態を検出することになる。そして、これ
を複数回繰り返し、Ｄ／Ａコンバータ１２のテストが完
了する。１水平走査期間は、ＮＴＳＣ方式で１／６０秒
であり、かなりの長時間である。そこで、この手法でＤ
／Ａコンバータ１２のテストを行うとテスト時間が非常
に長くなってしまう。

【００１９】ところが本実施形態では、スイッチ１８に
より、テストモードに際して、Ｄ／Ａコンバータ１２の
出力がそのまま（コンパレータ１４は単なる差演算を行
うものであり、Ｄ／Ａコンバータ１２の出力値の変化に
共なるステップはそのまま）端子ｏｕｔ１に現れる。そ
こで、Ｄ／Ａコンバータ１２への入力デジタル値を変更
しながら端子ｏｕｔ１の電圧値を監視することで、Ｄ／
Ａコンバータ１２のテストを短時間に確実に行うことが
できる。

【００２０】このスイッチ１８の切り換えは、テストモ
ード用メモリ２０の記憶内容によって、制御される。す
なわち、所定の端子からのデータ「１」を入力すると共
に、データトランスファー用トリガをこのテストモード
用メモリに入力することによって、このテストモード用
メモリに「１」が記憶され、これによってスイッチ１８
が端子Ｂ側を選択するように切り換えられ、テストモー
ドに入る。なお、テストはその他各種回路においても行
われ、同様の構成が複数設けられる。１つのテスト用メ
モリによって複数のスイッチを制御し、またテスト用メ
モリも複数設けられている。

【００２１】そして、本実施形態のテストモード用メモ
リ２０には、リセット端子が設けられており、ここにオ
ンオフスイッチ用メモリ２２の出力が接続されている。
このオンオフスイッチ用メモリ２２は、ＴＶセットの電
源オンによって「１」がセットされ、水平出力パルス出
力段２４にオン制御信号を供給し、電源オフによって
「０」がセットされ、水平パルス出力段２４にオフ制御
信号を供給する。水平パルス出力段２４は、オン制御信
号によって、パルスを発生し、オフ制御信号によって、
パルスの発生を停止する。そして、このパルスに基づい
て、電源電圧が発生されるため、オンオフスイッチ用メ
モリ２２の記憶状態は、ＴＶセットのオンオフ状態を示
している。

【００２２】そして、このオンオフスイッチ用メモリ２
２の出力がテストモード用メモリ２０のリセット端子に
接続されているため、ＴＶセットの電源オン状態におい
て、テストモード用メモリ２０にデータ「１」がセット
されることはない。すなわち、スパークなどが回路に侵
入してテストモード用メモリ２０の記憶内容が「１」に
なろうとしても、電源オン時はリセットが常に有効であ
るため、テスト用モードメモリ２０の記憶内容が「１」
になることを防止できる。従って、ユーザの使用時にお
けるテストモードへの飛び込みを有効に防止することが
できる。

【００２３】また、集積回路のテストは、ＴＶセットの
電源スイッチとは無関係に電源の供給が行われ、オンオ
フスイッチ用メモリ２２に「０」を書き込んだ状態で行
われる。

【００２４】なお、テストモード用メモリ２０及びオン
オフスイッチ用メモリ２２は共に、フリップフロップで
形成されており、クロック端子Ｃに入力されるデータト
ランスファートリガによって、データ入力端Ｄのデータ
を取り込む。そして、オンオフスイッチ用メモリ２２の
Ｑ出力が、テストモード用メモリ２０のリセット端子に
接続されている。

【００２５】また、テストモード用メモリ２０及びオン
オフスイッチ用メモリ２２へのデータ入力は、例えば対
応するアドレスが指定されたときにアドレスデコーダが
データトランスファートリガを出力し、その時のデータ
を取り込むことによって行う。また、データはデータバ
スの１ビットを割り当て、ここから供給すればよい。

【図面の簡単な説明】

【図１】 実施形態の全体構成を示すブロック図であ
る。

【符号の説明】

１０ ゲインコントロール回路、１２ Ｄ／Ａコンバー
タ、１８ スイッチ、２０ テストモード用メモリ、２
２ オンオフスイッチ用メモリ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 テストモードにおいて、内部のスイッチ
   を操作して、通常時とは異なる信号を出力するＴＶ用信
   号処理回路であって、 ＴＶセットのオンオフを制御するスイッチ信号のオン状
   態で、リセット状態になるテストモード用記憶部を有
   し、この テストモード用記憶部に対するデータセットによ
   り、当該ＴＶ用信号処理回路がテストモードに設定され
   ることを特徴とするＴＶ用信号処理回路。
2. 【請求項２】 請求項１に記載の回路において、前記 スイッチ信号を記憶するオンオフスイッチ用記憶部
   をさらに有すると共に、前記 テストモード用記憶部はフリップフロップで形成さ
   れ、前記オンオフスイッチ用記憶部の出力が前記テスト
   モード記憶部のリセット端子に接続されていることを特
   徴とするＴＶ用信号処理回路。