KR0131575B1 - 어드레스 발생회로 - Google Patents

어드레스 발생회로

Info

Publication number
KR0131575B1
KR0131575B1 KR1019930018026A KR930018026A KR0131575B1 KR 0131575 B1 KR0131575 B1 KR 0131575B1 KR 1019930018026 A KR1019930018026 A KR 1019930018026A KR 930018026 A KR930018026 A KR 930018026A KR 0131575 B1 KR0131575 B1 KR 0131575B1
Authority
KR
South Korea
Prior art keywords
signal
counter
address
state
memory
Prior art date
Application number
KR1019930018026A
Other languages
English (en)
Other versions
KR950009442A (ko
Inventor
김영상
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019930018026A priority Critical patent/KR0131575B1/ko
Priority to JP6214061A priority patent/JPH07169299A/ja
Priority to CN94117326A priority patent/CN1117167A/zh
Priority to EP94114111A priority patent/EP0642136A3/en
Publication of KR950009442A publication Critical patent/KR950009442A/ko
Application granted granted Critical
Publication of KR0131575B1 publication Critical patent/KR0131575B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Image Input (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 따른 어드레스 발생회로는 디지탈시스템에 있어서 디지탈 회로 설계시 하드웨어 디버깅을 위해 요구되는 디지탈패턴을 생성하기 위하여 시스템내에 구비되어, 다수의 디지탈 패턴을 저장하고 있는 메모리의 어드레스 발생을 제어하기 위한 것이다.
이를 위하여 본 발명은 다수개의 카운터로 구성되는 어드레스 발생수단(100)과, 어드레스 발생수단(100)에 구비된 카운터의 로드 및 인에이블상태를 제어하기 위한 제어수단(200) 및 카운터의 로드값(LOAD VAL)을 제공하기 위한 딥스위치(10)를 포함하고 구성된다.
따라서 본 발명은, 다수의 패턴 발생기를 구비하지 않고도 사용자가 원하는 임의의 디지탈 패턴이 저장된 메모리의 소정의 어드레스를 지정하여 다양한 디지탈 패턴을 발생시킬 수 있는 효과가 있다.

Description

어드레스 발생회로
도면은 본 발명의 바람직한 실시예에 따른 어드레스 발생회로의 상세 회로도
*도면의 주요부분에 대한 부호의 설명*
10 : 딥(Dip) 스위치100 : 어드레스 발생수단
200 : 제어수단300 : 메모리
110, 120, 130 : 카운터210, 220, 230 : 멀티플렉서
SW1, SW2 : 제어용 스위치
본 발명은 디지탈시스템에 있어서 메모리 어드레스를 발생하기 위한 회로에 관한 것으로, 특히, 디지탈 회로 설계시 하드웨어 디버깅(Debugging)을 위해 사용되는 디지탈 패턴(Digital Pattern)을 생성하기 위하여 메모리의 어드레스 발생을 제어하기 위한 어드레스 발생회로에 관한 것이다.
일반적으로 디지탈 데이터로 신호처리를 하는 디지탈시스템의 디지탈회로 설계시 하드웨어 디버깅을 위해서는 임의의 디지탈 패턴이 요구된다. 이를 위해 종래에는 대부분 고정된 패턴을 갖고 있는 패턴발생기를 이용하여 디지탈 패턴을 발생시켰다. 이로 인해 다양한 디지탈 패턴을 제공하기 위해서는 다수의 패턴발생기를 구비하여야 하는 문제점이 있었다.
따라서, 본 발명의 목적은 디지탈시스템에 있어서 딥스위치를 이용하여 다수의 패턴을 저장하고 있는 메모리 어드레스를 사용자 임의대로 조절하여 발생시키고, 이에따라 메모리에 저장된 다수개의 디지탈 패턴중에서 딥 스위치에 의해 결정되는 어드레스에 저장된 디지탈 패턴을 발생하도록 함으로써, 다수의 패턴 발생기를 구비하지 않고도 다양한 디지탈 패턴을 생성할 수 있도록 한 어드레스 발생회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 다수의 어드레스에 각각 서로다른 디지탈 패턴을 저장하고있는 메모리를 구비한 디지탈 시스템의 상기 메모리에 소정의 어드레스를 발생하여 상기 메모리가 소정의 디지탈 패턴을 발생하도륵 하기 위한 어드레스 발생회로에 있어서, 사용자에 의하여 임의적으로 온/오프로 조절되어 그 상태 신호를 발생하는 적어도 1개 이상의 딥스위치와 ; 상기 딥 스위치의 상태신호에 따라 인가되는 입력신호를 카운트를 위한 초기 로드값으로 하여 소정 비트를 카운트하는 적어도 1개 이상의 카운터로 이루어져, 상기 딥 스위치의 상태신호에 따라 카운트 값을 조절하여 그 카운트값을 어드레스 신호로써 상기 메모리로 제공하여 상기 메모리가 그 어드레스에 저장된 소정의 디지탈 패턴을 발생하도록 하는 어드레스 발생수단과 ; 상기 어드레스 발생수단을 구성하는 카운터의 인에이블 상태를 제어하기 위한 적어도 1개 이상의 제어용 스위치와, 상기 어드레스 발생수단의 카운트 값에 따른 자리올림 출력신호의 논리상태에 따라 인에이블되어 상기 제어용 스위치의 일측단자의 전위 및 상기 카운터의 로드상태를 결정하기 위한 적어도 1개 이상의 멀티플렉서로 이루어져, 상기 자리올림 출력신호 및 상기 제어용 스위치의 스위칭 상태에 따라 상기 어드레스 발생수단의 카운트로드값 결정을 제어하기 위한 제어수단을 포함하며, 상기 어드레스 발생수단은, 상기 제어수단의 상기 멀티플렉서로부터 출력되는 신호에 의하여 상기 딥스위치의 상태에 따라 인가되는 입력신호를 로드하여 상기 메모리의 어드레스신호 입력단으로 출력하기 위한 제 1카운터와, 상기 제어용 스위치에 인해 인에이블상태가 되고, 상기 멀티플렉서로 부터 출력되는 신호에 의하여 상기 딥스위치의 상태에 따라 인가되는 입력신호를 로드하여 상기 메모리의 어드레스신호 입력단으로 출력하기 위한 제 2카운터와, 상기 제어용 스위치에 의해 인에이블상태가 제어되고 상기 멀티플랙서로부터 출력되는 신호에 의하여 상기 딥스위치의 상태에 따라 인가되는 입력신호를 로드하여 상기 메모리의 어드레스신호 입력단으로 출력하기 위한 제 3카운터로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
도면은 본 발명에 따른 어드레스 발생회로의 상세 구성도로서, 메모리를 구비한 일반 디지탈시스템에 적용한 실시예로, 12비트 어드레스을 발생하는 경우를 예로 든 것이다.
도면은 사용자에 의하여 임의적으로 조절되는 딥(Dip) 스위치(10)와, 딥(Dip)스위치에서 출력되는 신호를 로드값(LOAD VAL)으로 하고 12비트를 카운트하여 어드레스를 발생하기 위한 어드레스발생수단(100)과, 시스템의 전기능을 제어하는 시스템제어기(도시되지 않음)에서 출력되는 제어신호(또는 사용자의 수동제어)와 어드레스 발생수단(100)에서 출력되어 제공되는 자리올림 출력신호(Carry Out ; CO1,CO2,CO3)에 의해 어드레스발생수단(100)의 카운트기능을 제어하기 위하여 어드레스발생수단(100)의 로드제어단(/LD)과 접속되어 카운트 인에이블을 제어하도록 구성된 제어수단(200)과, 어드레스 발생수단(100)의 출력신호를 어드레스신호입력단(ADD)에 인가되도륵 접속하여 소정의 패턴을 발생하기 위한 메모리(300)로 구성된다. 여기서 메모리(300)는 다수개의 어드레스에 대해 각각 서로 다른 다수의 디지탈 패턴을 저장하고 있는 것으로 구성된다.
전술한 도면은 12비트의 어드레스를 발생하는 경우를 예로 든 것이므로, 어드레스발생수단(100)은 4비트의 제 1,2,3카운터(110,120,130)로 이루어진다. 딥 스위치(10)는 제 1카운터(110)의 로드값(LOAD VAL)을 제공하기 위해 제 1 딥스위치(first Dip SW : 11)와, 제 2 카운터(120)의 로드값(LOAD VAL)을 제공하기 위한 제 2 딥스위치(second Dip SW : 12)와, 제 3 카운터(130)의 로드값(LOAD VAL)을 제공하기 위한 제 3 딥스위치(third Dip SW : 13)로 이루어진다. 제어수단(200)은 제 1 카운터(110)에서 출력되는 자리올림 출력신호(CO1)를 인에이블단자(E)에 접속하고 일측 입력단(A)에는 전원(Vcc)을 접속하고 다른 일측입력단(B)은 접지(GND)로 접속하고 출력단(OUT)을 제 1카운터(110)의 로드상태제어단자(/LD)에 접속한 제 1 멀티플렉서(210)와, 제 1 멀티플렉서(210)의 출력단(OUT)에 일측단자(S1)를 접속하고 제 1카운터(110)의 (CO1)출력단을 다른 일측단자(S2)에 접속하고 제 2 카운터(120)의 인에이블 단자(E)와 자리올림 입력단자(CI ; Carry In)에 기준전위(S0)를 접속하여 시스템 제어기(도시되지 않음)에서 출력되는 제어신호 또는 사용자에 의한 수동제어에 의하여 스위칭 제어되는 제 1 제어용 스위치(SW1)와, 제 2 카운터(120)의 자리올림 출력신호(CO2)를 인에이블단자(E)에 접속하고 일측 입력단(A)에는 전원(Vcc)을 접속하고 다른 일측 입력단(B)에는 접지(GND)를 접속하고 출력단(OUT)을 제 2 카운터(120)의 로드상태 제어단자(/LD)에 접속한 제 2 멀티플렉서(220)와, 제 2 멀티플렉서(220)의 출력단(OUT)에 일측단자(S1)을 접속하고 제 2 카운터(120)의 (CO2)출력단에 다른 일측 접점(S2)을 접속하고 제 3 카운터(130)의 인에이블단자(E)와 자리올림 입력단자(CI)에 기준전위(S0)를 접속하여 시스템제어기(도시되지 않음)에서 출력되는 제어신호 또는 사용자에 의한 수동제어에 의하여 스위칭 제어되는 제 2 제어용 스위치(SW2)와, 제 3카운터(130)의 자리올림 출력신호(CO3)를 인에이블단자(E)에 접속하고 일측 입력단(A)에는 전원(Vcc)을 접속하고 다른 일측 입력단(B)에는 접지(GND)를 접속하고 출력단(OUT)을 제 3 카운터(130)의 로드상태 제어단자(/LD)에 접속한 제 3멀티플렉서(230)로 이루어진다. 여기서 제 1,2,3 멀티플렉서(210,220,230)들은 인에이블시 입력단(B)에 걸린 전위를 출력하도록 구성되고, 제 1,2 제어용 스위치(SW1,SW2)는 전기적인 신호에 의하여 온/오프상태로 연동되는 스위치를 이용할 수도 있다.
메모리(300)는 전기적 방법이나 자외선을 이용하여 판독 및 기록을 제어할 수 있도록 구성된 EPROM(Erasable Programmable ROM)으로 이루어지며, 어드레스발생수단(100)의 제 1,2,3카운터(110,120,130)의 출력단(O1,O2,O3)에서 출력되는 신호가 어드레스신호입력단(ADD)으로 인가되면, 이에 해당되는 어드레스에 저장된 데이터를 판독하여 디지탈 패턴 데이터로써 출력하도록 구성된다.
또한, 메모리(300)는 어드레스 발생수단(100)에서 출력되는 어드레스 신호에 의하여 인가되는 디지탈 데이터를 소정의 어드레스를 할당하여 기록할 수도 있다.
전술한 바와 같이 구성된 본 발명에서, 딥스위치(10)는 사용자에 의하여 임의적으로 온/오프 제어된다. 즉, 딥스위치(10)는 사용자에 의해 온/오프 제어되며 메모리(300)에 저장되어 있는 디지탈 패턴중 원하는 패턴이 저장되어 있는 어드레스 값을 임의적으로 설정하기 위한 상태신호를 어드레스 발생수단(100)으로 제공한다. 또한, 딥스위치(10)를 구성하는 제 1,2,3딥스위치(11,12,13)는, 각각 ON상태로 제어되면 하이논리레벨을 출력하고, OFF상태로 제어되면 로우논리레벨을 출력한다.
그리고, 어드레스 발생수단(100)을 구성하는 제 1,2,3카운터(110,120,130)는 제 1,3,4딥스위치(11,12,13)의 제어상태에 따라 인가되는 하이 또는 로우레벨의 입력 신호들을 초기값으로 로드(LOAD VAL)하여 4비트 카운트를 한다.
이때, 사용자가 제 1 카운터(110)만을 사용하여 메모리(300)의 어드레스를 지정하고자 할 경우, 제어수단(200)의 제 1 제어용 스위치(SW1)는 시스템제어기(도시되지 않음) 또는 사용자의 수동제어에 의해 인가되는 스위칭제어신호에 의하여 일측 단자(S1)로 스위칭상태가 고정되고, 제 1 카운터(110)에서 출력되는 자리올림 출력신호(CO1)의 논리상태가 하이레벨이 되면 제 1 멀티플렉서(210)는 인에이블상태가 되어 (B)입력단에 걸린 로우레벨을 출력하므로, 제 1카운터(110)는 로드값(LOAD VAL)으로 인가된 입력신호를 초기값으로 로드하고 4비트 카운트한 값을을 메모리(300)의 어드레스신호입력단(ADD)으로 출력한다. 제 1 카운터(110)는, 제 1 딥스위치(11)의 상태가 ON이면 로드값(LOAD VAL) 입력단으로 하이논리레벨신호가 인가되어 '1111'되고, 딥스위치(11)의 상태가 OFF되면 로드값(LOAD VAL) 입력단으로 로우논리 레벨신호가 인가되어 '0000'이 된다. 반면에 제 2 카운터(120)는 제 1 제어용 스위치(SW1)에 의해 인에이블단자(E)에 접지(GND)가 접속되므로 작동되지 않고, 제 3 카운터(130) 역시 제 2 멀티플렉서(220) 및 제 2 제어용 스위치(SW2)에 의해 작동되지 않는다.
또한, 제 1,2카운터(110,120)만을 사용하고자 할 경우, 제어수단(200)의 제 1,2제어용 스위치(SW1,SW2)는 시스템제어기(도시되지 않음) 또는 사용자에 의해 인가되는 스위칭제어신호에 의하여 제 1 제어용 스위치(SW1)는 제 2 접점(S2)으로, 제2 제어용 스위치(SW2)는 제 1 접점(S1)으로 스위칭상태가 고정되고, 제 1 카운터(110)와 제 2 카운터(120)에서 출력되는 자리올림 출력신호(CO1,CO2)가 하이레벨상태가 되면 제 2 카운터(120) 및 제 1,2 멀티플렉서(210,220)는 인에이블상태가 되어, 제 1,2 멀티플렉서(210,220)는 각각의 출력단(OUT)으로 최저단위(GND)를 출력한다. 이에따라, 제 1,2 카운터(110,120)는 상술한 바와 같이 제 1,2 딥스위치(11,12)의 논리레벨에 따라 입력신호를 각각 초기값으로 로드하고, 4비트 카운트한 값을 각각 메모리(300)의 어드레스신호입력단(ADD)으로 출력한다.
제 1,2,3 카운터(110,120,130)를 모두 사용하고자 할 경우, 제어수단(200)의 제 1,2제어용 스위치(SW1,SW2)는 시스템제어기(도시되지 않음) 또는 사용자에 의해 제어되어 각각 제 2 접점(S2)으로 스위칭 상태가 고정되고, 제1,2,3카운터(110,120,130)에서 출력되는 자리올림 출력신호(CO1,CO2,CO3)가 하이논리상태가 되면 제 2,3카운터(120,130) 및 제 1,2,3멀티플렉서(210,220,230)는 인에이블상태가 되고, 제 1,2,3멀티플렉서(210,220,230)는 각각의 출력단(OUT)으로 로우레벨을 출력한다. 이에 따라 제 1,2,3카운터(110,120,130)는 상술한 바와 같이 제 1,2,3딥스위치(11,12,13)의 논리레벨에 따라 입력신호를 초기값으로 각각 로드하고, 4비트 카운트한 값을 각각 메모리(300)의 어드레스신호 입력단(ADD)으로 출력한다.
따라서, 메모리(300)는 다수의 어드레스에 각각 저장된 다양한 디지탈 패턴 데이타들중 제 1,2,3카운터(110,120,130)의 출력값에 따라 지정되는 어드레스에 저장된 디지탈 패턴 데이터를 출력하게 된다.
전술한 바와 갈이 본 발명은, 디지탈시스템의 회로설계시 하드웨어 디버깅을 위해 요구되는 디지탈패턴을 다수개 저장하고 있는 메모리를 구비하고, 구비된 메모리의 어드레스를 지정하기 위하여 사용자에 의해 임의 조정이 가능한 딥스위치와 제어용 스위치 및 멀티플렉서를 이용함으로써, 다수의 패턴 발생기를 구비하지 않고도 사용자가 임의로 메모리의 소정의 어드레스를 지정하여 원하는 패턴을 다양하게 발생시킬 수 있는 이점이 있다.

Claims (3)

  1. 다수의 어드레스에 각각 서로다른 디지탈 패턴을 저장하고 있는 메모리(300)를 구비한 디지탈 시스템의 상기 메모리에 소정의 어드레스를 발생하여 상기 메모리(300)가 소정의 디지탈 패턴을 발생하도록 하기 위한 어드레스 발생회로에 있어서, 사용자에 의하여 임의적으로 온/오프로 조절되어 그 상태신호를 발생하는 적어도 1개 이상의 딥스위지(10)와 ; 상기 딥 스위치(10)의 상태신호에 따라 인가되는 입력신호를 카운트를 위한 초기 로드값으로 하여 소정 비트를 카운트하는 적어도 1개 이상의 카운터로 이루어져, 상기 딥 스위치(10)의 상태신호에 따라 카운트 값을 조절하여 그 카운트 값을 어드레스 신호로써 상기 메모리(300)로 제공하여 상기 메모리(300)가 그 어드레스에 저장된 소정의 디지탈 패턴을 발생하도록 하는 어드레스발생수단(100)과 ; 상기 어드레스발생수단(100)을 구성하는 카운터의 인에이블상태를 제어하기 위한 적어도 1개 이상의 제어용 스위치와, 상기 어드레스발생수단(100)의 카운트값에 따른 자리올림 출력신호(CO1,CO2,CO3)의 논리상태에 따라 인에이블되어 상기 제어용 스위치의 일측단자의 전위 및 상기 카운터의 로드상태를 결정하기 위한 적어도 1개이상의 멀티플렉서로 이루어져, 상기 자리올림 출력신호(CO1,CO2,CO3) 및 상기 제어용 스위치의 스위칭 상태에 따라 상기 어드레스발생수단(100)의 카운트 로드값 결정을 제어하기 위한 제어수단(200)을 포함하며, 상기 어드레스발생수단(100)은, 상기 제어수단(200)의 상기 멀티플렉서로 부터 출력되는 신호에 의하여 상기 딥스위치(10)의 상태에 따라 인가되는 입력신호를 로드하여 상기 메모리(300)의 어드레스신호 입력단(ADD)으로 출력하기 위한 제 1 카운터(100)와 ; 상기 제어용 스위치에 의해 인에이블상태가 되고, 상기 멀티플렉서로부터 출력되는 신호에 의하여 상기 딥스위치(10)의 상태에 따라 인가되는 입력신호를 로드하여 상기 메모리(300)의 어드레스신호 입력단(ADD)으로 출력하기 위한 제 2 카운터(120)와 ; 상기 제어용 스위치에 의해 인에이블상태가 제어되고, 상기 멀티플렉서로부터 출력되는 신호에 의하여 상기 딥스위치(10)의 상태에 따라 인가되는 입력신호를 로드하여 상기 메모리(300)의 어드레스신호 입력단(ADD)으로 출력하기 위한 제 2 카운터(120)와 ; 상기 제어용 스위치에 의해 인에이블상태가 제어되고 상기 멀티플렉서로부터 출력되는 신호에 의하여 상기 딥스위치(10)의 상태에 따라 인가되는 입력신호를 로드하여 상기 메모리(300)의 어드레스신호 입력단(ADD)으로 출력하기 위한 제 3 카운터(130)로 이루어지는 것을 특징으로 하는 어드레스 발생회로.
  2. 제 1 항에 있어서, 상기 제어수단(200)은 상기 제 1 카운터(110)의 자리올림 출력신호(CO1)에 의하여 인에이블상태가 제어되고 인에이블시 최저전위(GND)를 상기 제 1 카운터(110)의 상기 로드간 결정을 위한 제어신호로 선택 출력하는 제 1 멀티플렉서(210)와, 제 2 카운터(120)의 자리올림 출력신호(CO2)에 의하여 인에이블상태가 제어되고 인에이블시 로우레벨을 상기 제 2 카운터(120)의 상기 로드값 결정을 위한 제어신호로 선택 출력하는 제 2 멀티플렉서(220)와, 제 3 카운터(130)의 자리올림 출력신호(CO3)에 의하여 인에이블상태가 제어도기 인에이블시 로우레벨을 상기 제 3 카운터(130)의 상기로드값 결정을 위한 제어신호로 선택 출력하는 제 3 멀티플렉서(230)와, 상기 스위칭제어신호에 의하여 상기 제 2 카운터(120)의 인에이블상태를 제어하기 위한 제 1 제어용 스위치(SW1)와, 상기 스위칭제어신호에 의하여 상기 제 3 카운터(130)의 인에이블상태를 제어하기 위한 제 2 제어용 스위치(SW2)를 포함함을 특징으로 하는 어드레스 발생회로.
  3. 제 1 항에 있어서, 상기 딥스위치(10)는 상기 제 1,2,3 카운터(110,120,130) 각각에 별도로 할당되도록 구성됨을 특징으로 하는 어드레스 발생회로.
KR1019930018026A 1993-09-08 1993-09-08 어드레스 발생회로 KR0131575B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930018026A KR0131575B1 (ko) 1993-09-08 1993-09-08 어드레스 발생회로
JP6214061A JPH07169299A (ja) 1993-09-08 1994-09-07 アドレスデータ発生装置
CN94117326A CN1117167A (zh) 1993-09-08 1994-09-08 地址数据产生装置
EP94114111A EP0642136A3 (en) 1993-09-08 1994-09-08 Device for generating address data.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018026A KR0131575B1 (ko) 1993-09-08 1993-09-08 어드레스 발생회로

Publications (2)

Publication Number Publication Date
KR950009442A KR950009442A (ko) 1995-04-24
KR0131575B1 true KR0131575B1 (ko) 1998-04-24

Family

ID=19363139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018026A KR0131575B1 (ko) 1993-09-08 1993-09-08 어드레스 발생회로

Country Status (4)

Country Link
EP (1) EP0642136A3 (ko)
JP (1) JPH07169299A (ko)
KR (1) KR0131575B1 (ko)
CN (1) CN1117167A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100225953A1 (en) * 2006-03-20 2010-09-09 Ernst Engst Method and assembly for releasing and configuring specific system operations of a printer or photocopier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404519A (en) * 1980-12-10 1983-09-13 International Business Machine Company Testing embedded arrays in large scale integrated circuits
JPH04178580A (ja) * 1990-11-14 1992-06-25 Ando Electric Co Ltd 半導体メモリの故障自己診断装置
JPH0614003A (ja) * 1991-07-31 1994-01-21 Nec Corp データ処理回路
EP0573179A3 (en) * 1992-06-02 1996-06-05 American Telephone & Telegraph Non-fully-decoded test address generator

Also Published As

Publication number Publication date
CN1117167A (zh) 1996-02-21
EP0642136A2 (en) 1995-03-08
EP0642136A3 (en) 1995-08-09
JPH07169299A (ja) 1995-07-04
KR950009442A (ko) 1995-04-24

Similar Documents

Publication Publication Date Title
US5382839A (en) Power supply control circuit for use in IC memory card
EP0735685A2 (en) Programmable power reduction circuit for programmable logic device
US5155386A (en) Programmable hysteresis comparator
US4604692A (en) Operation mode setting system for a microprocessor
KR960042749A (ko) 프로그램가능한 바이너리/인터리브 시퀀스 카운터
KR0131575B1 (ko) 어드레스 발생회로
KR100517248B1 (ko) 상태 정보를 갖는 스위치 모드 전원
CA2022586A1 (en) Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories
JPS61156336A (ja) リセツトアドレス発生回路
KR100734590B1 (ko) 집적 회로 장치, 및 집적 회로 장치를 프로그래밍하는 방법
KR100722279B1 (ko) 이동통신 단말기의 키패드 장치 및 동작방법
KR100319576B1 (ko) 다중신호입력장치
JP3056833B2 (ja) 自動利得制御回路
KR100651051B1 (ko) 반도체 장치의 테스트 장비
KR920004175Y1 (ko) 다단의 직류 콘트롤 회로
JPH05144252A (ja) メモリｉｃ
JP3332686B2 (ja) Ｔｖ用信号処理回路
JPH05291957A (ja) 比較基準切換スイッチ付ワンチップ・コンパレータ
KR0141713B1 (ko) 8비트 컴퍼레이터 기능을 갖는 4비트 컴퍼레이터
KR910008235Y1 (ko) 휴대용 계측기의 측정회로와 저장회로의 전원분리회로
KR930017452A (ko) 색신호 촛점조정회로
KR900002629B1 (ko) 마이콤에서 스위치 세팅을 읽어들이는 장치 및 방법
KR950004950Y1 (ko) 신호 변환장치
US20020026609A1 (en) Semiconductor integrated circuit and test method of built-in analog circuit
JP2000147061A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 16

EXPY Expiration of term