KR950004950Y1 - 신호 변환장치 - Google Patents

Abstract

내용 없음.

Description

신호 변환장치

제1도는 이 고안의 실시예에 따른 신호 변환장치의 상세 회로도.

제2도의 제2(a)도와 제2(b)도는 이 고안의 실시예에 따른 번지 지정부의 동작 타이밍도이다.

이 고안은 신호 변환장치에 관한 것으로서, 특히, UPS(Uninterruptible Power system, 이하 UPS)의 동작을 제어하기 위하여 메모리(Memory)에 저장되어 있는 데이타(Data)를 이용하여 인버터(Inverter)를 구동시키기 위한 제어신호를 출력할때 하나의 D/A 변환장치(Digital/analog converter)를 이용하여 소정의 시간차를 갖는 다수개의 아날로그 신호가 출력될 수 있도록 하기 위한 신호 변환장치에 관한 것이다.

일반적으로 메모리에 저장되어 있는 데이타를 판독하거나 데이타를 저장하기 위한 번지를 지정하기 위하여 설정되어 있는 번지를 순차적으로 지정하므로 원하는 데이타를 판독하거나 저장할 수 있도록 되어 있다.

그러나 메모리에 저장되어 있는 데이타에 따라 UPS의 동작을 제어하기 위하여 인버터의 구동시간을 설정할 경우에, 상기와 같은 방법으로 번지를 순차적으로 지정함으로써 해당하는 데이타를 판독하여 원하는 인버터의 구동시간을 설정할 경우에 정상적인 UPS의 동작을 위한 제어신호의 위상차를 발생시킬 수 없고, 순차적으로 판독된 데이타를 소정의 위상차를 갖는 제어신호로 변환하기 위하여 많은 신호 변환장치가 필요한 문제점이 있다.

일반적으로 인가되는 디지탈 아날로그 신호로 변환할 경우에 하나의 D/A 변환장치에서 하나의 아날로그 신호가 출력되어 변환된 아날로그 신호를 이용하게 된다.

그러므로 이 고안의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, UPS의 동작을 제어하는 인버터의 구동시간을 인가되는 데이타에 따라 설정하기 위하여 인버터 구동신호가 소정의 위상차를 갖을 수 있도록 메모리의 해당 번지를 이산적으로 지정하여 해당 데이타를 판독하고 판독된 데이타를 모터를 구동시키기 위하여 소정의 위상차를 갖는 신호로 변환하기 위한 신호 변환장치를 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 이 고안의 구성은 각 번지에 데이타를 저장하고 저장된 데이타를 판독할 수 있는 메모리와; 클럭단자로 인가되는 클럭신호에 따라 인가되는 신호를 카운팅하여 상기 메모리부에 데이타를 저장하고 판독하기 위한 상기 메모리부의 해당 번지를 지정할 경우에 번지를 각 단위별로 구분하고, 구분된 단위별의 세로방향으로 차례차례 지정할 수 있는 번지신호를 출력하는 번지 지정부와; 상기 메모리부와 연결되어 상기 번지 지정의 동작으로 메모리부의 지정된 번지에서 출력되는 해당 데이타 신호를 해당하는 아날로그의 전류신호로 변환하기 위한 D/A 변환부와; 상기 D/A 변환부에서 출력되는 전류신호를 인가되는 전류값에 해당하는 전압으로 변환하기 위한 전류/전압 변환부와; 상기 번지 지정부와 전류/전압 변환부에 연결되어 번지 지정부에서 지정된 번지에 해당하는 전압을 이용하기 위한 후단으로 출력할 수 있도록 하는 신호 출력부로 이루어져 있다.

이하, 첨부된 도면을 참고로 하여 이 고안의 실시예를 상세히 설명한다.

제1도는 이 고안의 실시예에 따른 신호 변환장치의 상세 회로도, 제2도의 제2(a)도와 제2(b)도는 번지 지정부의 동작 타이밍도이다.

제1도를 참고로 하여 이 고안의 구성을 살펴보면, 입력단자가 클럭단자(CK)에 연결되어 있는 인버터(INV1)와, 상기 인버터(INV1)의 출력단자와 입력신호(IN)에 연결되어 있는 번지 지정부(10)와, 상기 번지 지정부(10)의 각 출력단자(Q0~Q3, Q0~Q5)에 제0~제10어드레스단자(A0~A10)가 연결되어 있는 메모리부(20)와, 상기 메모리부(20)의 제0~제7데이타 단자(D0~D7)에 입력단자(D0~D7)가 연결되어 있는 D/A 변환부(30)와, 상기 D/A 변환부(30)의 출력단자(D0~D7)가 연결되어 있는 D/A 변환부(30)와, 상기 D/A 변환부(30)의 출력단자(Iout, -Iout)와 연결되어 있는 전류/전압변환부(40)와, 상기 번지 지정부(10)와 전류/전압변환부(40)와 연결되어 있는 신호 출력부(50)로 이루어져 있다.

상기 번지 지정부(10)은 인버터(INV1)의 출력단자에 클럭단자(C)가 연결되어 있고 제0~제3출력단자(Q0~Q3)에 메모리부(20)의 제0~제3어드레스단자(A0~A3)가 연결되어 있는 제1카운터(11)와, 상기 제1카운터(11)의 제3출력단자(Q3)에 클럭단자(C)가 연결되어 있고 제0~제3출력단자(Q0~Q3)에 메모리부(20)의 제4~제7어데르세 단자(A4~A7)가 연결되어 있는 제2카운터(12)와, 입력신호(IN)에 클럭단자(CK)가 연결되어 있고 제0~제2출력단자(Q0~Q5)에 메모리부(20)의 제8~제13어드레스단자(A8~A13)가 연결되어 있는 제3카운터(13)로 이루어져 있다.

상기 전류/전압변환부(40)는 D/A 변환부(30)의 출력단자(Iout)에 일측단자가 연결되어 있는 커패시터(C41)와, D/A 변환부(30)의 출력단자(Iout)에 일측단자가 연결되어 있는 저항(R41)과, D/A 변환부(30)의 출력단자(Iout)에 비반전단자가 연결되어 있고 D/A 변환부(30)의 반전 출력단자(-Iout)에 반전단자가 연결되어 있고 커패시터(C41)와 저항(R41)의 타측단자에 출력단자가 연결되어 있는 비교기(Q41)로 이루어져 있다.

상기 신호 출력부(50)는 전류/전압변환부(40)의 비교기(Q41)의 출력단자에 입력단자(IN)가 연결되어 있고 번지 지정부(10)의 제3카운터(13)의 출력단자(Q0~Q5)에 각각 제어단자(CTRL)가 연결되어 있는 제1~제6아날로그 스위치(51~56)로 이루어져 있다.

상기와 같이 이루어져 있는 이 고안의 동작은 다음과 같다.

먼저, 도시되지 않은 클럭신호(CK)가 인버터(INV1)의 입력단자로 인가되어 반전된 클럭신호(CK)가 번지지정부(10)의 제1카운터(11)의 클럭단자(C)로 인가되면 4비트 2진 다운 카운터(4bit binary down counter)로 이루어져 있는 제1카운터(11)가 동작하여 인가되는 클럭신호(CK)에 따라 제2도의 제2(a)도의 (A)~(D)와 같은 신호가 제1카운터(11)의 출력단자(Q0~Q3)로 각각 출력되어 메모리부(20)의 해당 어드레스 단자(A0~A3)로 인가된다.

그리고 상기 제1카운터(11)가 동작함에 따라 출력단자(Q3)로 제2도의 제2(a)도의 (D)와 같은 신호가 출력하여 제2카운터(12)의 클럭단자(C)로 인가되므로 4비트 2진 다운 카운터로 이루어져 있는 제2카운터(12)도 동작하여 제2도의 제2(a)도의 (E)~(H)와 같은 신호가 제2카운터(12)의 출력단자(Q0~Q3)로 출력되어 메모리부(20)의 해당 어드레스 단자(A4~A7)로 인가된다.

그리고 입력단자(IN)로 해당하는 신호가 입력되어 번지 지정부(10)의 제3카운터(13)의 클럭단자(CK)로 인가되면 존슨카운터(Johnson counter)로 이루어져 있는 제3카운터(13)가 입력단자(IN)로 인가되는 클럭신호(CK)에 따라 동작하여 해당하는 신호가 출력된다.

이때 제3카운터(13)의 클럭단자(CK)로 인가되는 입력신호(IN)는 상기 1및 제2카운터(11,12)와 정확한 동기를 맞출 수 있도록 조절된 펄스폭을 갖는 클럭신호가 인가된다.

그러므로 제2도의 제2(b)도의 (A) 처럼 입력단자(IN)로 클럭신호(CK)가 인가될 경우에 제3카운터(13)의 제0~제5출력단자(Q0~Q5)로 출력되는 신호는 제2도의 제2(b)도의 (B)~(G)와 같이 된다.

따라서 번지 지정부(10)의 제1~3카운터(11~13)에서 인가되는 신호에 따라 카운팅된 값을 이용하여 메모리부(20)의 번지를 지정할 수 있도록 한다.

이 고안의 실시예에서 상기 번지 지정부(10)의 제3카운터(13)의 제0출력단자(Q0)에서 출력되는 신호는 100단위의 번지를 지정하기 위한 번지 지정신호이고, 제1출력단자(Q1)에서 출력되는 신호는 200단위의 번지를 지정하기 위한 신호이고, 제2출력단자(Q2)에서 출력되는 신호는 400단위의 번지를 지정하기 위한 신호이고, 제3출력단자(Q3)에서 출력되는 신호는 800단위의 번지를 지정하기 위한 신호이다. 그리고 제4출력단자(Q4)는 1000단위의 번지를, 제5출력단자(Q5)는 2000단위의 번지를 지정하기 위한 신호이다.

그러므로 100번지에서 200번지나, 200번지에서 400번지에 해당하는 번지를 순차적으로 지정할 경우에 해당번지를 순차적으로 지정하지 않고 번지지정부(10)의 제3카운터(13)의 제10출력단자(Q0)에서 처음으로 해당 신호가 출력되면 100번지가 지정되어 해당하는 데이타가 메모리부(20)의 데이타 단자(D0~D7)를 통하여 출력되고, 다음으로 제1출력단자(Q1)로 해당 신호가 출력되므로 200번지가 지정되고, 제2~제5출력단자(Q2~Q5)로 해당 신호가 각각 출력되므로 400번지, 800번지, 1000번지 2000번지 순으로 해당번지가 이산적으로 지정된다.

그러므로 이 고안의 실시예에서 번지를 지정할 경우에 번지 지정부(10)에서 인가되는 입력신호를 카운팅하여 100, 101,…, 1FF, 200, 201,…,2FF, 400, 401,…,4FF, 800, 801,…,8FF, 1000, 1001, …,1FFF, 2000,2001, …,2FFF번지순으로 순차적으로 지정된 것이 아니고, 100, 200, 400, 800, 1000, 2000, 101, 201, 401, 801, 1001, 2001, 102, 202, 402, 802, 1002, 2002, 103, …순으로 해당번지가 이산적으로 지정된다.

그러므로 메모리부(20)의 해당 번지를 상기와 같이 분산적인 병렬 처리형식으로 설정된 번지를 세로방향에 대해 순차적으로 지정하게 되므로 번지 지정부(10)의 제3카운터(13)에서 출력되는 신호에 따라 지정되는 번지의 단위별로 출력되는 데이타는 각 단위의 번지에 대해 소정의 시간차를 두고 출력될 수 있다.

상기 번지 지정부(10)에서 이용되는 제1 및 제2카운터(11,12)는 예를 들어, 집적회로 HEF4526B를 이용하고, 제3카운터는 집적회로 HEF4017B를 이용한다.

상기와 같은 방법으로 설정된 해당 번지의 세로방향으로 순차적으로 번지가 지정되어 메모리부(20)의 각 번지에 저장되어 있는 데이타가 메모리부(20)의 데이타 단자(D0~D7)를 통하여 D/A 변환부(30)로 입력된다.

그러므로 메모리부(20)의 각 번지에 저장되어 있던 데이타는 D/A 변환부(30)의 동작에 따라 판독된 데이타값에 해당하는 전류값의 아날로그 신호로 변환되어 전류/전압변환부(40)로 인가된다.

상기 D/A 변환부(30)는 예를 들어, 집적회로 DAC0800 시리즈를 이용한다.

따라서 D/A 변환부(30)의 출력단자(Iout)와 반전 출력단자(-Iout)에서 출력되는 전류신호가 각각 연산 증폭기(Q41)의 반전단자와 비반전 단자로 인가되므로 연산 증폭기(Q41)와 저항(R41)의 동작으로 인가되는 전류에 해당하는 전압으로 가변된다. 이때 커패시터(C410)는 불필요한 고주파수의 잡음신호를 제거하기 위하여 이용된다.

그러므로 번지 지정부(10)에서 신호가 카운팅되어 지정된 번지에서 출력되는 데이타는 전류값의 아날로그 신호로 변환된후 전류/전압변환부(40)의 동작으로 전류값에 해당하는 전압으로 변환되어 신호 출력부(50)로 인가된다.

상기 신호 출력부(50)는 각 지정된 번지에 따라 세로방향에 대해 순차적으로 출력되어 변환된 신호를 해당하는 장치로 출력하기 위한 것으로 번지 지정부(10)의 제3카운터(13)의 출력단자(Q0~Q5)에서 출력되는 신호에 따라 동작이 제어된다.

즉, 전류/전압변환부(40)에 전압으로 변환된 해당 번지의 데이타가 신호 출력부(50)의 각 입력단자(IN)로 입력될때, 번지 지정부(10)의 제3카운터(13)의 각 출력단자(Q0~Q5)와 연결되어 있는 제어단자(CTRL)로 고레벨의 신호가 입력될 때 신호 출력부(50)의 해당 아날로그 스위치(51~56)만 도통되어 입력단자(IN)로 입력된 신호가 도통된 아날로그 스위치(51~56)를 통하여 출력단자(OUT)로 출력된다.

그러므로 번지 지정부(10)의 제3카운터(13)가 동작하여 출력단자(Q0~Q5)로 해당하는 펄스가 각각 출력될 때마다 그때 해당하는 메모리부(20)의 번지에서 출력되는 데이타가 신호 출력부(50)의 해당 아날로그 스위치(51~56)의 출력단자(OUT)로 출력된다.

즉, 번지 지정부(10)의 제3카운터(13)의 제0출력단자(Q0)에서 신호가 출력될 때마다 100, 101, 102,…,1FF번지에 해당하는 신호가 신호 출력부(50)의 제1아날로그 스위치(51)를 통하여 출력되고, 제1출력단자(Q1)에서 신호가 출력될 때마다 200,201,…,2FF번지에 해당하는 신호가 신호 출력부(50)의 제2아날로그 스위치(52)를 통하여 출력된다.

상기와 같은 방법으로 번지 지정부(10)의 제3카운터(13)의 제2~제5출력단자(Q2~Q5)에서 신호가 출력될 때마다 400단위의 번지값, 800단위의 번지값, 1000단위의 번지값, 및 2000단위의 번지값에 대한 신호가 신호출력부(50)의 각 제3~제6아날로그 스위치(53~56)를 통하여 제2~제5출력단자(Q2~Q5)의 고레벨인 신호가 인가될 때마다 출력단자(OUT)를 통하여 출력된다.

따라서, 번지 지정부(10)의 동작으로 번지의 단위별로 분산된 후 세로방향으로 순차적으로 판독되는 데이타는 번지 지정부(10)의 제3카운터(13)에서 출력되어 신호 출력부(50)의 각 아날로그 스위치(51~56)의 제어단자(CTRL)로 인가됨에 따라 해당하는 번지에 저장되어 있는 데이타에 해당하는 신호가 해당 아날로그 스위치(51~56)의 출력단자(OUT)로 각각 출력된다.

상기 신호 출력부(50)는 예를 들어, 집적회로인 다수개의 HEF401B로 구성될 수 있다.

그러므로 상기와 같이 동작하는 이 고안의 효과는 메모리부의 각 번지에 저장되어 있는 데이타를 판독할 경우 번지를 순차적으로 지정하지 않고 지정된 단계별로 각 단계에 해당하는 번지를 세로방향으로 순차적으로 지정하므로 원하는 번지에 순차적으로 접근할 때보다 용이하게 접근할 수 있으므로 시간을 단축할 수 있다.

그리고 상기와 같은 방법으로 메모리에 저장되어 있는 데이타를 판독하므로 하나의 D/A 변환장치를 이용하여 메모리에서 출력되는 데이타 신호를 아날로그 신호로 변환하여 각각 출력할 수 있도록 하여 각 소정의 위상차를 갖는 아날로그 신호가 다수개 출력될 수 있도록 한다.

그러므로 하나의 D/A 변환장치를 이용하여 소정의 위상차를 갖는 다수개의 신호를 얻을 수 있으므로 메모리에 저장되어 있는 데이타에 따라 UPS의 동작상태를 용이하게 제어할 수 있다.

Claims (3)

1. 각 번지에 데이타를 저장하고 저장된 데이타를 판독할 수 있는 메모리부(20)와; 클럭단자(C, CX)로 인가되는 클럭신호에 따라 인가되는 신호(IN)를 카운팅하여 상기 메모리부(20)에 데이타를 저장하고 판독하기 위한 상기 메모리부(20)의 해당 번지를 지정할 경우에 번지를 각 단위별로 구분하고, 구분된 단위별의 세로방향으로 차례차례 지정할 수 있는 번지신호를 출력하는 번지지정부(10)와; 상기 메모리부(20)와 연결되어 상기 번지 지정부(10)의 동작으로 메모리부(20)의 지정된 번지에서 출력되는 해당 데이타 신호를 해당하는 아날로그의 전류신호로 변환하기 위한 D/A 변환부(30)와; 상기 D/A 변환부(30)에서 출력되는 전류신호를 인가되는 전류값에 해당하는 전압으로 변환하기 위한 전류/전압 변환부(40)와; 상기 번지 지정부(10)의 전류/전압 변환부(40)에 연결되어 번지 지정부(10)에서 지정된 번지에 해당하는 전압을 출력하는 신호 출력부(50)로 이루어져 있는 신호 변환장치.
2. 제1항에 있어서, 상기 번지 지정부(10)는 메모리부(20)의 해당번지를 지정하기 위하여 카운팅신호를 출력하는 제1 및 제2카운터(11,12)와, 메모리부(20)의 번지를 단계별로 구분하여 구분된 각 단계의 세로방향으로 차례차례 번지가 지정될 수 있도록 하는 제3카운터(13)로 이루어져 있는 것을 특징으로 하는 신호 변환장치.
3. 제1항에 있어서, 상기 신호 출력부(50)는 번지 지정부(10)의 제3카운터(13)에서 출력되어 제어단자(CTRL)로 인가되는 신호에 따라 동작되어 해당하는 출력단자(OUT)로 입력되는 신호를 각 번지의 단위별로 차례차례 출력하는 다수개의 아날로그 스위치(51~56)로 이루어져 있는 것을 특징으로 하는 신호 변환장치.