CN1117167A - 地址数据产生装置 - Google Patents

地址数据产生装置 Download PDF

Info

Publication number
CN1117167A
CN1117167A CN94117326A CN94117326A CN1117167A CN 1117167 A CN1117167 A CN 1117167A CN 94117326 A CN94117326 A CN 94117326A CN 94117326 A CN94117326 A CN 94117326A CN 1117167 A CN1117167 A CN 1117167A
Authority
CN
China
Prior art keywords
address data
address
counter
counting
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN94117326A
Other languages
English (en)
Inventor
金荣祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WiniaDaewoo Co Ltd
Original Assignee
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daewoo Electronics Co Ltd filed Critical Daewoo Electronics Co Ltd
Publication of CN1117167A publication Critical patent/CN1117167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Image Input (AREA)
  • Electronic Switches (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种能够产生用来从一所选择的存贮单元访问存贮器的地址数据的地址产生器，具有用来手控设置第一参考地址数据、第二参考地址数据的第一和第二浸渍开关，用来输入该第一参考地址数据并且与一第一时钟脉冲同步而产生较低M-比特的第一计数器，用来输入该第二参考地址数据并且与一第二时钟脉冲同步而产生较高M-比特地址数据的第二计数器，用来产生第二时钟脉冲的与门，和用来产生第一和第二控制信号的控制单元。

Description

地址数据产生装置
本发明涉及一种用来产生地址数据的装置，特别涉及一种用于在测试图形发生器中能够产生用来顺序存取来自任意选择的存贮单元的存贮器的地址数据的装置。
以前，各种测试图形发生器用来产生用于诊断半导体集成电路(IC)的测试图形。一测试图形发生器构成用于测试半导体IC和产生测试图形的IC测试器的一部分，每个测试图形包括有加到一IC上进行测试的测试数据和一用来与来自该被测试IC的输出数据相比较的参考值。
典型的测试图形发生器包含有一个用来存贮多个测试图形的存贮器和用于产生顺序地存取被存贮在该存贮器中的测试图形的地址数据的一地址发生器。
但是，通常的地址发生器不能产生能灵活选择地存取被存贮在该存贮器中的该测试图形的某一部分的地址数据。
因此，本发明的主要目的是要提供一种能产生用于顺序地存取来自任意选择的存贮单元的一存贮器的地址数据的装置。
根据本发明，提供了一用来产生以顺序地存取来自一任意选择的存贮单元的存贮器的地址数据的装置，该地址数据具有较低地址数据和较高地址数据，该装置包括：用来手控设置第一参考地址数据的第一装置；用来响应第一控制信号输入第一参考地址数据作为第一初始计数的第一计数装置，并用来将第一初始计数加1并同时向该存贮器提供该增加的计数作为较低地址数据，并且当该增加的计数达到一予置值时产生一进位信号；用来手控设置第二参考地址数据的第二装置；用来响应第一控制信号输入第二参考地址数据作为第二初始计数的第二计数装置，并用来响应进位信号将第二初始计数加1，并同时向该存贮器提供增加的计数作为较高地址数据；用来响应第二控制信号向第二计数装置耦合该进位信号的耦合装置；以及用来产生第一和第二控制信号的控制装置。
本发明的上述和其它目的以及特征从下面结合附图所描述的较佳实施例可更加明显，其中：
图1是说明能够产生用来顺序存取任意选择的存贮单元的地址数据的本发明的地址发生器的原理图；和
图2提供了用说明本发明地址发生器的一典型操作的地址数据。
参见图1，图1示出了一根据本发明的较佳实施例的地址发生器，该地址发生器能够产生用来顺序地存取任意选择的存贮位置的地址数据，其中该地址数据具有较低地址和较高地址。
该地址发生器包括第一和第二侵渍开关30和40，第一和第二计数器10和20，和控制单元50。如象现有技术中所公知的那样，一予具有一初始值的予置计数器可分别用作计数器10和20。该第一计数器10从该第一侵渍开关30输入第一参考地址数据作为一第一初始计数值并产生一较低的M-比特地址数据，如4比特地址数据。该第二计数器20从该第二侵渍开关40输入第二参考地址数据作为一第二初始计数值，并产生一较高M-比特地址数据，如4比特地址数据。该较低和较高M-比特地址数据构成用来存取一存贮器60的2M-比特地址数据。该计数器10和20由该控制单元50来启动。该控制单元50产生第一和第二控制信号，其中该第一控制信号加到第一和第二计数器10和20，并且该第二控制信号加到与门15。
该浸渍开关30和40由一用户手控设置以产生在第一控制信号的正沿输入到第一和第二计数器10和20的第一和第二参考地址数据作为第一和第二初始计数值。
具体的说，该第一计数器10由通过线52从该控制单元50加到一使能端E1的具有逻辑“1”的该第一控制信号启动。响应于同时加到LD1端的该第一控制信号的正沿，该被启动的第一计数器10通过线32从该第一浸渍开关30将输入的该M-比特第一参考地址数据馈送至LOAD1端作为该第一初始计数值，并且对该第一初始计数值加1并同时它的输出端Q1在线12中输出该增量计数值作为较低的4-比特地址数据，每次时钟脉冲P1(即，具有50％占空比的矩形波)被加到CLK1端。而且，当该增量计数值到达一予置值(即，二进制数1111)时，该第一计数器10在它的C1端产生一带有逻辑“1”的进位信号，并且通过线14将该进位信号加到与门15的第一输入端。该与门15的第二输入端通过线54从该控制单元50提供第二控制信号。当它的两个输入端分别为逻辑“1”时，该与门15的一输出端是逻辑“1”，反之，该输出端为逻辑“0”。因此，当加到它的第一输入端的进位信号和第二控制信号同时为逻辑“1”时，该门15的输出端为逻辑“1”。
该第二计数器20还由通过线52从该计数单元50加到一使能端E2上的具有逻辑“1”的第一控制信号所启动。响应于同时加到LD2端的该第一控制信号的正沿，该被启动的第二计数器20通过线42将自第二浸渍开关40输入的该M一比特第二参考地址数据馈送至LOAD2端作为第二初始计数值，并且将该第二初始计数值加1并同时在它的输出端Q2与加到CLK2端的第二时钟脉冲P2(即，该与门15的输出)同步地在线22上输出该被增量的计数值作为较高4-比特地址数据。该第二计数器20的C2端接地。
根据本发明，由在线12上的该较低M-比特地址数据和在线22上的较高M-比特地址数据所构成的2M-比特(即8比特)地址数据通过线62加到存贮器60和通过线56加到控制单元50。如果该第二控制信号是逻辑“0”并且馈送到该控制单元50的较低4-比特地址数据为二进制数1111，或者该第二控制信号是逻辑“1”并通过线56加到该控制单元50的较低和较高4-比特地址数据是二进制数1111时，则该控制单元50产生具有逻辑“0”的第一控制信号。同时，该计数器10和20被中止。
根据本发明一较佳实施例的地址发生器的操作将参考图2予以详细说明。为了说明起见，在该第二控制信号为逻辑“0”和第一及第二参考地址数据为二进数0001(位置A)及0010(位置A′)的情况下，该第一计数器10从0001至1111计数并且在该位置A和位置B之间向线12顺序地提供该地址数据(即0001-1111)作为较低4-比特地址数据，并且该第二计数器20向线22提供输入其内的第二参考地址数据(即0010)作为较高4-比特地址数据。因此，8-比特地址数据(即，00100001--00101111)被顺序地提供给存贮器60，因而相应于该8-比特地址数据该存贮器的存贮单元被顺序地扫描。如果该第二控制信号是逻辑“1”且该第一和第二参考地址数据分别为二进制数0001和0010，那么该第一计数器10通过如下的二进制数序列：0001，0010，---，1110，1111，0000，0001，---，1110，1111(从位置A到-位置D)并且在位置A和D之间向线12顺序地提供该地址数据作为较低4-比特地址数据。当该第一计数器10的输出从1111变为0000时，该第二计数器20使该第二初始计数值加1。例如，当第一计数器10的输出从1111(即位置B)变为0000(即位置C)时，该第二计数器20从0010(位置B′)变为0011(位置C′)。因此，8-比特地址数据(即，00100001-11111111)被加到存贮器60，并且因此该存贮器存贮单元根据该8-比特地址数据而被顺序地扫描。
当然本发明借助于特定的实施例给予了说明和描述，但对于本技术领域的普通技术人员来说在不违背如在附加的权利要求中所确定的本发明的精神和范围的前提下可对本发明进作变化和修改。

Claims (1)

1.一种用来产生地址数据以从一任意选择的存贮位置顺序地访问存贮器的装置，该地址数据具有较低地址和较高地址，该装置包括：
—用来手控设置第一参考地址数据的第一装置；
—根据第一控制信号用来输入该第一参考地址数据作为第一初始计数，对该第一初始计数加1并向该存贮器提供该增加的计数作为较低地址数据，并且当该增加的计数达到一予置值时产生一进位信号的第一计数装置；
—用来手控设置第二参考地址数据的第二装置；
—根据第一控制信号用来输入该第二参考地址数据作为第二初始计数并且根据该进位信号对第二初始计数加1并且同时向该存贮器提供该被增加的计数作为较高地址数据的第二计数装置；
—根据第二控制信号用来将该进位信号耦合到第二计数装置的耦合装置；和
—用来产生第一和第二控制信号的控制装置。
CN94117326A 1993-09-08 1994-09-08 地址数据产生装置 Pending CN1117167A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930018026A KR0131575B1 (ko) 1993-09-08 1993-09-08 어드레스 발생회로
KR93-18026 1993-09-08

Publications (1)

Publication Number Publication Date
CN1117167A true CN1117167A (zh) 1996-02-21

Family

ID=19363139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94117326A Pending CN1117167A (zh) 1993-09-08 1994-09-08 地址数据产生装置

Country Status (4)

Country Link
EP (1) EP0642136A3 (zh)
JP (1) JPH07169299A (zh)
KR (1) KR0131575B1 (zh)
CN (1) CN1117167A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100225953A1 (en) * 2006-03-20 2010-09-09 Ernst Engst Method and assembly for releasing and configuring specific system operations of a printer or photocopier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404519A (en) * 1980-12-10 1983-09-13 International Business Machine Company Testing embedded arrays in large scale integrated circuits
JPH04178580A (ja) * 1990-11-14 1992-06-25 Ando Electric Co Ltd 半導体メモリの故障自己診断装置
JPH0614003A (ja) * 1991-07-31 1994-01-21 Nec Corp データ処理回路
EP0573179A3 (en) * 1992-06-02 1996-06-05 American Telephone & Telegraph Non-fully-decoded test address generator

Also Published As

Publication number Publication date
EP0642136A2 (en) 1995-03-08
KR0131575B1 (ko) 1998-04-24
EP0642136A3 (en) 1995-08-09
KR950009442A (ko) 1995-04-24
JPH07169299A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
EP0053665B1 (en) Testing embedded arrays in large scale integrated circuits
US4287594A (en) Function test evaluation apparatus for evaluating a function test of a logical circuit
US4536881A (en) Integrated logic circuit adapted to performance tests
US4070565A (en) Programmable tester method and apparatus
US5027074A (en) Cable tester
CN1097235C (zh) 提供电耦合到控制卡的远程定位外侧卡的方法和装置
KR890004450B1 (ko) 검사 벡터 인덱싱 방법 및 장치
US4752928A (en) Transaction analyzer
EP0042222A2 (en) Programmable sequence generator for in-circuit digital tester
US3927371A (en) Test system for large scale integrated circuits
KR880001169B1 (ko) 디지탈 테스터 국부 메모리 데이타 저장시스템
US5170398A (en) Pattern generating apparatus for memory having a logical operation function
US4097797A (en) Apparatus for testing electrical circuit units such as printed circuit cards
JPS6232511B2 (zh)
US6253360B1 (en) Timing generator
US4312067A (en) Function test evaluation apparatus for evaluating a function test of a logic circuit
US4544882A (en) Apparatus for testing an integrated circuit chip without concern as to which of the chip's terminals are inputs or outputs
US6671653B2 (en) Semiconductor test system and monitor apparatus thereof
US5130646A (en) Circuit for connecting sequentially a plurality of devices to be tested to a tester apparatus
EP0297398B1 (en) A processing pulse control circuit
CN1251244C (zh) 电子电路内装自测试的方法
US5996098A (en) Memory tester
CN1117167A (zh) 地址数据产生装置
US4992970A (en) System for reading or setting printed circuit boards voltage of computer by support processor
US3872441A (en) Systems for testing electrical devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication