KR100531387B1 - 멀티 캐리어 전송 인터리빙 장치 및 방법 - Google Patents

멀티 캐리어 전송 인터리빙 장치 및 방법 Download PDF

Info

Publication number
KR100531387B1
KR100531387B1 KR1019980019722A KR19980019722A KR100531387B1 KR 100531387 B1 KR100531387 B1 KR 100531387B1 KR 1019980019722 A KR1019980019722 A KR 1019980019722A KR 19980019722 A KR19980019722 A KR 19980019722A KR 100531387 B1 KR100531387 B1 KR 100531387B1
Authority
KR
South Korea
Prior art keywords
interleaving
address
column direction
read
write address
Prior art date
Application number
KR1019980019722A
Other languages
English (en)
Other versions
KR19980087495A (ko
Inventor
마사미 아이자와
케이스케 하라다
히데노리 츠보이
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR19980087495A publication Critical patent/KR19980087495A/ko
Application granted granted Critical
Publication of KR100531387B1 publication Critical patent/KR100531387B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Television Systems (AREA)

Abstract

기입 어드레스 발생부에서 입력 데이터에 동기한 클럭에 근거해서 컬럼 방향 및 로우 방향의 기입 어드레스를 발생하고, 판독 어드레스 발생부에서 상기 클럭에 근거해서 컬럼 방향 및 로우 방향의 판독 어드레스를 발생하며, 이들 기입 어드레스 및 판독 어드레스를 선택기에 의해 선택하여 RAM의 기입, 판독을 제어한다. 이 때, 메모리 회로의 메모리 공간 내에서, 어떤 특정한 값으로 서브 블럭을 구성하고, 컬럼 방향의 값을 그 정수배로서 중첩 인터리브를 실행하고, 컬럼 방향의 어드레스에 주파수 방향의 인터리브를 이용하고, 로우 방향의 어드레스에 시간 방향의 인터리브를 이용한다. 이들 동작에 의해, 소망하는 깊이의 인터리브 구성이 용이하고, 또한 회로 규모를 축소 가능하게 한다.

Description

멀티 캐리어 전송 인터리빙 장치 및 방법{MULTI-CARRIER TRANSMISSION INTERLEAVING DEVICE AND METHOD}
본 발명은, 예컨대, 멀티 캐리어 전송(multi-carrier transmission)에 근거한 디지털 방송에 이용하는 인터리빙(interleaving) 장치 및 인터리빙 방법에 관한 것이다.
최근, 디지털 방식에 의한 위성 텔레비전 방송 시스템이 실현되어 발전되고 있으며, 지상 방송도 마찬가지의 경향을 나타내고 있다. 지상 방송에서는, 위성 방송에서는 볼 수 없는, 반사(reflection)에 의한 멀티패스 장해(multi-pass fault)(고스트(ghost))나 이동(movement)에 의한 레일리 페이징 장해(Rayleigh phasing fault) 등이 발생한다. 따라서, 복수의 직교 캐리어를 이용하고 긴 심볼 길이를 갖는 OFDM(직교 주파수 분할 다중(Orthogonal Frequency Divisional Multiplex))이라고 불리는 시스템이 효과적인 것으로 고려된다.
그런데, 디지털 방송에 있어서, 전송로(transmission path)의 변화 및 전송 특성의 향상이라는 관점에서 에러 정정은 필수 불가결하다. 그러나, 버스트 에러(burst errors)와 같은 연속적인 에러가 발생하는 경우, 정정 능력을 초과해 버려, 그들의 정정이 불가능하게 된다. 그 때문에, 버스트 에러를 전후의 블럭으로 확산하여, 정정 능력을 초과하는 것을 방지하는 인터리브(interleave)라고 불리는 데이터의 재배치(data rearranging) 작업이 행해진다.
인터리브는 데이터를 재배치하는 방법에 따라 몇 개의 그룹으로 분류된다. 그 중에서 블럭 인터리브(block interleave)가 간단하기 때문에, 종종 사용되고 있다. 그 외의 인터리브의 하나로서, 컨벌루셔널 인터리브(convolutional interleave)(문헌"Burst-Correcting Codes for the Classic Bursty Channel", G, D, Forney, Jr.)가 있다.
컨벌루셔널 인터리브는 레이더 간섭(radar interference) 등에 의해 발생하는 주기적 버스트 에러에 대하여 효과적이라고 전해지며(문헌 NASA, “S. N. users guide, Appendix J and K", STDN No, 101.2, Revison 6, 1991.), 여러 환경에서 사용되고 있다.
멀티 패스 장해는, 도 1에 도시하는 바와 같이, 위상(phase)에 대해서는, 전송 대역폭 Bw의 특정 주파수에서 급격한 저하가 발생하는 것에 기인한다. 급격한 저하가 발생하는 기간 동안에는 데이터가 소실되기 때문에, 그 복조 신호에 버스트형 에러(burst-like error)가 발생한다. 특히, 레일리-라이스 페이징(Rayleigh-Rice phasing)에서는, 도 2에 도시하는 바와 같이, 시간 방향을 따라 신호가 크게 감쇠되므로, 대단히 긴 버스트형 에러가 쉽게 발생할 수 있다.
결과적으로, 종래의 멀티 캐리어 전송에서의 인터리브에서는, 소망하는 깊이(desired depth)를 가진 인터리브 블럭의 구성이 곤란하고, 회로 규모가 매우 커진다.
본 발명은, 소망하는 깊이의 인터리브 블럭의 구성이 용이하고, 회로 규모를 축소할 수 있는, 전술한 문제를 해결할 수 있는 멀티 캐리어 전송 인터리빙 장치 및 인터리빙 방법을 제공하는 것을 목적으로 한다.
전술한 문제를 해결하기 위해서, 복수의 캐리어를 이용하여 데이터를 전송하는 본 발명의 멀티 캐리어 전송 인터리빙 장치 및 인터리빙 방법에 있어서, 데이터에 동기된 클럭에 근거해서, 컬럼 방향 및 로우 방향으로 기입 어드레스와 판독 어드레스를 생성한다. 기입 어드레스 및 판독 어드레스는 그 출력 타이밍을 제어하면서 메모리 회로로 전송된다. 동시에, 메모리 회로의 메모리 공간 내에서, 어떤 특정한 값으로 서브 블럭을 구성하고, 컬럼 방향의 값을 정수배하여 중첩 인터리브(superposing interleave)를 실행한다. 컬럼 방향의 어드레스에 대해서는 주파수 방향의 인터리브를 이용하고, 로우 방향의 어드레스에 대해서는 시간 방향의 인터리브를 이용한다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익들은 첨부 도면을 참조로 설명하는 이하의 상세한 설명으로부터 더욱 명백해질 것이다.
이하, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다.
도 3은 본 발명에 따른 멀티 캐리어 전송 인터리빙 장치의 구성을 도시하고 있다. 기입 어드레스 발생부(W-addr)(11)와 판독 어드레스 발생부(R-addr)(12)는 각각, 동일한 클럭 신호 CK에 따라 기입 어드레스와 판독 어드레스를 발생한다. 어드레스 발생부(11, 12)에 의해 생성된 어드레스는 선택기(13)에 의해, 1 클럭 신호로 어드레스의 판독 사이클 및 기입 사이클을 전환하여 RAM(14)으로 전송된다. RAM(14)이 어드레스 각각에 대해 다른 판독 어드레스 라인과 다른 기입 어드레스 라인을 가지고 있는 경우는, 물론 그것들을 이용하여도 된다. RAM(14)은 기입 사이클 동안 입력 데이터 IN을 기입하고, 판독 사이클 동안 보존된 데이터를 판독하여 출력 데이터 OUT를 얻는다.
이하, 상기한 구성을 가진 인터리빙 장치에서의 동작을 설명한다.
상술한 바와 같이, 도 1에 도시하는 심볼 내에서 데이터가 소실되는 멀티 패스와, 도 10에 도시하는 심볼 단위로 데이터가 소실되는 레일리 페이징은 에러 특성이 다르다. 본 발명은 이것에 착안하여, 유닛을 멀티패스용과 레일리 페이징용으로 그룹화하는 것에 의해 보다 효과적인 인터리브를 실현한다.
이 동작을 위해서는, 전자(前者)에 대해서는 캐리어(주파수) 방향 f의 인터리브가 효과적이고, 후자(後者)에 대해서는 시간적인(temporal)(시간) 방향 t의 인터리브가 효과적이다. 종래의 장치에서는, 이들 인터리브 동작을 서로 독립적으로 행하므로, 어드레스 생성용 주변 회로나 복수의 RAM에 의한 오버헤드(overhead)가 문제로 되어 있다. 본 발명에서는, 각 인터리브의 최적화에 대하여 아래와 같이 설정한다.
우선, 여기서는 시간 방향(로우(row)) t의 인터리브에 대하여 설명한다.
다중화 전송 등을 고려하면, 시간 방향으로 컨벌루셔널 인터리브를 이용하는 것에 의해 프레임 동기를 불필요로 할 수 있다. 그러나, 캐리어 방향의 데이터 아이템(data items)의 수(數)가 클 때에는, 시간 방향의 인터리브 깊이가 너무 깊게 되어, 인터리브 지연의 증대 및 버퍼의 대용량화와 같은 문제를 발생한다. 이러한 이유로, 캐리어 방향의 값을 어떤 적당한 값 Bz의 정수배로 함으로써 얻어진 값이 되도록 설정하는 것에 의해 서브 블럭을 구성하고, 서브 블럭 단위로 인터리브 깊이를 반복시킨다. 이 처리의 개요를 도 4에 나타낸다.
도 4는 RAM(14)에 의한 데이터의 재배치를 개념적으로 나타내는 것으로, 세로축은 캐리어 방향 f를 나타내고, 가로축은 시간 방향 t를 나타내고 있으며, 서브 블럭의 반복 캐리어 수 Bz를 4로 설정하고, 인터리브의 깊이를 4로 설정하였다. 이 회로를 캐리어 수가 다른 OFDM에 적용한 경우, 어떤 경우라도, 어떤 값 Bz를 정수배함으로써 얻어진 값으로 다른 캐리어 수를 설정하는 것에 의해, 완전히 동일한 회로를 캐리어 방향이 신장된 구성으로 실현할 수 있다.
다음에, 캐리어 방향(컬럼(column)) f의 인터리브에 대하여 설명한다.
멀티패스에서는, 도 1에 도시한 바와 같이, 1심볼 내에서 데이터가 소실되기 때문에, 남아 있는 인접 데이터가 우선적으로 복원된다. 동시에, 도 4에 도시하는 바와 같이, 기입 컬럼 어드레스는 1씩 증가하는 통상의 카운터로서 동작된다. 판독 컬럼 어드레스는 등(等) 간격이나, 2차 함수나, M-계열(M-series)("M-계열"이란 최대 길이 쉬프트 레지스터(maximum length shift register)의 약칭으로서, 사이클이 2n-1 비트, 또한 1주기 중 「1」이 2n-1개, 「0」이 2n-1-1개 포함되는 랜덤한 신호를 얻을 수 있다고 하는 특징을 가진 n단의 귀환형 쉬프트 레지스터(n-stage feedback type shift register)에 의해 구성됨)나, 특정한 함수, 또는 ROM 테이블 등의 참조에 의해, 이웃한 샘플이 서로 적절히 분리되도록 한 값으로 설정한다. 이러한 동작에 의해, 도 1에 도시한 바와 같이, 급격히 떨어진 캐리어 부분의 데이터 에러를 전체에 분산하는 것이 가능해져, 정정 능력을 초과하지 않도록 억제할 수 있다. 물론, 기입 어드레스에 대해서 동일한 조작을 실행하여도 된다.
또한, 단지 멀티패스에 이동 수신 등을 고려하지 않은 경우에는, 대용량의 메모리 영역을 필요로 하는 시간 인터리브를 사용하지 않아도 되어, 그 결과 캐리어 방향의 인터리브를 블럭 인터리브로서 핸들링하여, 각각의 인터리브를 독립적으로 동작시키는 것도 가능하다. 어느 쪽의 경우도 구성을 간단하게 실현할 수 있다. 서브 블럭의 크기가 데이터 세그먼트의 폭에 대응하는 경우에는 타이밍 제어를 용이하게 실행할 수 있다.
다음에, 회로의 공유화(sharing of the circuit)에 대하여 설명한다.
비교를 위해, 통상적인 컨벌루셔널 인터리브의 개념적인 회로 구성을 도 5에 도시한다. 통상의 구성에서는, 예컨대, 인터리브의 깊이를 12로 하는 경우, 하나의 스루패스(one through-path)와 스루패스 아래에 하나의 셀만큼 연장된 11개의 FIFO 쉬프트 레지스터가 병렬로 마련된다. 스위치(32)는 입력 데이터 IN을 스루패스 및 11개의 쉬프트 패스로 순서대로 안내하고, 스위치(33)는 각 패스의 출력을 순서대로 출력하도록 하고 있다.
그러나, 상기한 바와 같은 종래의 구성에서는, 스루패스(지연이 없는 최상위의 패스)가 있기 때문에, 레지스터의 전후의 패스를 완전히 임의로 선택할 수가 없다. 이에 반해, 상기 실시예의 구성에서는, 도 4에 도시하는 바와 같이, 스루 패스가 없고, 레지스터의 전후에서 선택(select) 순서를 변화시킬 수 있기 때문에, 주파수 방향 f의 인터리브를 시간 방향 t의 인터리브 회로에 포함시킬 수 있게 된다.
또한, 도 6에 도시하는 바와 같이, 동일한 구성에서 시간 방향의 깊이를 「1」로 설정하여도, 남아 있는 변하지 않는 회로에서 RAM 어드레스를 감소함으로써, 주파수 방향 f만의 인터리브를 실현할 수 있다.
일반적으로, RAM의 개수가 증가하는 것에 의해, RAM 셀에 액세스하는 어드레스 디코더나 배선 영역 등에서의 오버헤드(overhead)가 커지기 때문에, 회로 규모는 동일한 용량을 가진 RAM의 개수를 더 적게 사용함으로써 삭감할 수 있다.
OFDM 시스템에서의 캐리어 수로는 1k, 2k, 4k, 8k와 같은 값이 이용된다. 예컨대, 이 중에서 캐리어의 최대 개수인 8k로 동작 가능한 인터리브/디인터리브(interleave/de-interleave)를 구성한 경우, 1k의 전송에서는 캐리어 방향이 짧아지므로, RAM의 사용률이 1/8로 된다.
그러나, 일반적으로, 인터리브 깊이가 길어질수록, 더 열악한 페이징에 대응한 특성이 증가할 수 있다. 그 때문에, 캐리어 수가, 예컨대, 본 실시예의 경우와 다른 경우에는, 캐리어 수가 1k일 때, 인터리브의 깊이를 8배로 증가시키고, 또한 RAM(4)의 컬럼 어드레스를 부분적으로 로우 어드레스로 변경하는 것만으로, 인터리브의 실현이 가능하다. 도 7은 인터리브의 깊이를 깊게 하고, 캐리어 방향을 짧게 한 경우를 개략적으로 나타낸다.
따라서, 상기 구성을 가진 멀티 캐리어 전송 인터리빙 장치는, 소망하는 깊이의 인터리브 블럭을 용이하게 구성할 수 있고, 이를 RAM(14)의 기입/판독 제어에 의해 실현할 수 있기 때문에, 종래 기술에 비하여 회로 규모를 축소할 수 있다.
도 8은 본 발명에 따른 인터리빙 장치의 응용예를 나타낸다. 참조 부호 41은 입력 데이터를 비트 단위로 분해하는 디멀티플렉서(DE-MPX)이다. 이 디멀티플렉서(41)에 의해 분해된 각 비트 출력은, 블럭 인터리브 처리부(블럭 길이 Bz)(42)에서 블럭 단위로 인터리브 처리된 후, 멀티플렉서(MPX)(43)에서 합성된다. 또한, 이 합성된 출력은 실시예에서 설명한 서브 블럭 단위의 컨벌루셔널 인터리브 회로(44)에 입력되어, 캐리어 수 Bz마다 서브 블럭이 반복되는 인터리브로 처리되어 출력된다.
즉, 상기한 바와 같이, 실시예에 따른 컨벌루셔널 인터리브를 비트(bit) 인터리브와 조합하면, 비트 인터리브 블럭 사이즈를, 블럭 인터리브 값을 정수배(물론, 같더라도 상관없음)함으로써, 얻어진 개수로 확장하는 것에 의해, 비트 인터리브가 심볼 내에 포함될 수 있어, 정합성을 향상시킬 수 있다.
본 실시예의 설명에서는 인터리브에 대하여 기술하였다. 그러나, 이것은 당연히 디인터리브(de-interleave)에도 적용 가능하다. 도 9 및 도 10에 각각 도 4 및 도 7에 도시한 인터리브의 개념 구성에 대응하는 디인터리브의 개념 구성을 도시한다.
상술한 실시예의 구성에 따르면, 컨벌루셔널 형태의 인터리브에 의해, 동기 검출이 불필요하게 되고, 프레임 구조가 작은 블럭의 조합으로 형성된다. 따라서, 소망하는 깊이의 인터리브 블럭의 구성이 용이하게 된다. 또한, 주파수/시간의 인터리브를 공유화하는 것에 의해, 회로 규모를 삭감할 수 있다.
상술한 바와 같이 본 발명에 의하면, 소망하는 깊이의 인터리브 블럭의 구성이 용이하고, 또한 회로 규모를 축소할 수 있는 멀티 캐리어 전송 인터리빙 장치 및 인터리빙 방법을 제공할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
도 1은 멀티패스가 발생될 때 전송로의 주파수축의 특성을 나타내는 그래프,
도 2는 멀티패스가 발생될 때 전송로의 시간축의 특성을 나타내는 그래프,
도 3은 본 발명에 따른 멀티캐리어 전송 인터리빙 장치의 실시예의 구성을 나타내는 블럭도,
도 4는 실시예의 동작을 설명하기 위한 개념적인 구성을 도시한 도면,
도 5는 실시예와 비교하기 위한 종래의 컨벌루셔널 인터리브 회로 구성을 도시하는 블럭도,
도 6은 실시예의 변형예를 도시하는 블럭도,
도 7은 실시예의 변형예를 도시하는 블럭도,
도 8은 실시예의 응용예를 도시하는 블럭도,
도 9는 도 4의 구성에 대응하는 디인터리빙 장치의 개념적인 구성을 도시하는 블럭도,
도 10은 도 7의 구성에 대응하는 디인터리빙 장치의 개념적인 구성을 도시하는 블럭도.
도면의 주요 부분에 대한 부호의 설명
11 : 기입 어드레스 발생부 12 : 판독 어드레스 발생부
13 : 선택기 14 : RAM
21∼31 : FIFO 쉬프트 레지스터 32, 33 : 스위치
41 : 디멀티플렉서 42 : 블럭 인터리브 처리부
43 : 멀티플렉서 44 : 컨벌루셔널·인터리브 회로

Claims (14)

  1. 복수의 캐리어를 이용하여 데이터를 전송하는 멀티 캐리어 전송 인터리빙 장치에 있어서,
    상기 데이터에 동기한 클럭 신호에 근거해서 컬럼 방향 및 로우 방향의 기입 어드레스를 발생시키는 기입 어드레스 발생 수단과,
    상기 클럭 신호에 근거해서 컬럼 방향 및 로우 방향의 판독 어드레스를 발생시키는 판독 어드레스 발생 수단과,
    상기 기입 어드레스 및 판독 어드레스의 출력 타이밍을 선택하는 타이밍 제어 수단과,
    상기 타이밍 제어 수단에 의해 타이밍 제어된 기입 어드레스와, 판독 어드레스에 근거해서 데이터를 기입/판독하여 출력하는 메모리 회로
    를 구비하되,
    상기 메모리 회로의 컬럼 방향과 로우 방향을 갖는 메모리 공간 내에서, 어떤 특정한 값으로 서브 블록을 구성하고, 상기 컬럼 방향을 복수의 서브 블록으로 구성하도록 하여, 상기 서브 블록 단위로 컨벌루셔널 인터리브를 실행하고,
    상기 컬럼 방향의 어드레스를 이용하여 주파수 방향의 인터리브를, 상기 로우 방향의 어드레스를 이용하여 시간 방향의 인터리브를 상기 메모리 회로에서 동시에 실행하는
    멀티 캐리어 전송 인터리빙 장치.
  2. 제 1 항에 있어서,
    상기 기입 어드레스 발생 수단 및 상기 판독 어드레스 발생 수단은 상기 컬럼 방향의 판독/기입 어드레스의 발생에 함수를 이용하는 멀티 캐리어 전송 인터리빙 장치.
  3. 제 1 항에 있어서,
    상기 기입 어드레스 발생 수단 및 상기 판독 어드레스 발생 수단은 상기 컬럼 방향의 판독/기입 어드레스에 최대 길이 쉬프트 레지스터를 이용하는 멀티 캐리어 전송 인터리빙 장치.
  4. 제 1 항에 있어서,
    상기 기입 어드레스 발생 수단 및 상기 판독 어드레스 발생 수단은 상기 컬럼 방향의 인터리브로서 블럭 인터리브를 이용하는 멀티 캐리어 전송 인터리빙 장치.
  5. 제 1 항에 있어서,
    비트 인터리브가 상기 장치의 전단(前段)에서 실행될 때, 상기 서브 블럭의 크기는 상기 전단에서의 상기 비트 인터리브의 블럭 길이를 정수배하여 얻어진 값으로 설정되는 멀티 캐리어 전송 인터리빙 장치.
  6. 제 1 항에 있어서,
    캐리어 수를 선택할 수 있는 상기 멀티 캐리어 전송 시스템에서의 데이터 신호가 입력되면, 캐리어 수가 감소됨에 따라서 상기 로우 방향의 인터리브의 깊이를 깊게 하는 멀티 캐리어 전송 인터리빙 장치.
  7. 제 1 항에 있어서,
    상기 서브 블럭의 크기는, 상기 데이터의 세그먼트 폭에 대응하는 멀티 캐리어 전송 인터리빙 장치.
  8. 복수의 캐리어를 이용하여 데이터를 전송하는 멀티 캐리어 전송 인터리빙 방법에 있어서,
    상기 데이터에 동기한 클럭 신호에 근거해서 컬럼 방향 및 로우 방향의 기입 어드레스 및 판독 어드레스를 각각 생성하는 단계와,
    상기 기입 어드레스 및 상기 판독 어드레스의 출력을 상기 인터리브에 따라 선택하는 단계와,
    상기 선택된 기입 어드레스와 판독 어드레스에 근거해서, 기입 및 판독이 실행되도록 상기 데이터를 메모리 회로에 출력시키는 단계와,
    상기 메모리 회로의 메모리 공간 내에서, 임의의 특정한 값으로 서브 블럭을 구성하여, 컬럼 방향을 정수배함으로써 중첩 인터리브를 실행하는 단계와,
    상기 컬럼 방향의 어드레스에 대해 주파수 방향의 인터리브를 이용하고, 상기 로우 방향의 어드레스에 대해 시간 방향의 인터리브를 이용하는 단계
    를 포함하되,
    상기 메모리 회로의 컬럼 방향과 로우 방향을 갖는 메모리 공간 내에서, 어떤 특정한 값으로 서브 블록을 구성하고, 상기 컬럼 방향을 복수의 서브 블록으로 구성하도록 하여, 상기 서브 블록 단위로 컨벌루셔널 인터리브를 실행하고,
    상기 컬럼 방향의 어드레스를 이용하여 주파수 방향의 인터리브를, 상기 로우 방향의 어드레스를 이용하여 시간 방향의 인터리브를 상기 메모리 회로에서 동시에 실행하는
    멀티 캐리어 전송 인터리빙 방법.
  9. 제 8 항에 있어서,
    컬럼 방향으로 상기 판독/기입 어드레스를 생성하는데 함수를 사용하는 멀티 캐리어 전송 인터리빙 방법.
  10. 제 8 항에 있어서,
    컬럼 방향으로 상기 판독/기입 어드레스를 발생시키는 데에는 최대 길이 쉬프트 레지스터가 사용되는 멀티 캐리어 전송 인터리빙 방법.
  11. 제 8 항에 있어서,
    상기 컬럼 방향의 인터리브로서 블럭 인터리브를 사용하는 멀티 캐리어 전송 인터리빙 방법.
  12. 제 8 항에 있어서,
    전단(前段)에서 비트 인터리브가 실행될 때, 상기 서브 블럭의 크기는 상기 전단에서의 비트 인터리브의 블럭 길이를 정수배하여 얻어진 값으로 설정되는 멀티 캐리어 전송 인터리빙 방법.
  13. 제 8 항에 있어서,
    캐리어 수를 선택할 수 있는 멀티 캐리어 전송 시스템에서의 데이터 신호가 입력되었을 때, 캐리어 수가 적어짐에 따라서 상기 로우 방향의 인터리브의 깊이를 깊게 하는 멀티 캐리어 전송 인터리빙 방법.
  14. 제 8 항에 있어서,
    상기 서브 블럭의 크기는, 상기 데이터의 세그먼트 폭에 대응하는 멀티 캐리어 전송 인터리빙 방법.
KR1019980019722A 1997-05-30 1998-05-29 멀티 캐리어 전송 인터리빙 장치 및 방법 KR100531387B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-142590 1997-05-30
JP14259097A JP3239084B2 (ja) 1997-05-30 1997-05-30 マルチキャリア伝送インターリーブ装置及び方法

Publications (2)

Publication Number Publication Date
KR19980087495A KR19980087495A (ko) 1998-12-05
KR100531387B1 true KR100531387B1 (ko) 2006-01-27

Family

ID=15318853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019722A KR100531387B1 (ko) 1997-05-30 1998-05-29 멀티 캐리어 전송 인터리빙 장치 및 방법

Country Status (5)

Country Link
JP (1) JP3239084B2 (ko)
KR (1) KR100531387B1 (ko)
CN (1) CN1112781C (ko)
GB (1) GB2329804B (ko)
TW (1) TW370752B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346170B1 (ko) * 1998-12-21 2002-11-30 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
JP3549756B2 (ja) * 1998-12-21 2004-08-04 日本電気株式会社 ブロックインターリーブ回路
KR100350683B1 (ko) * 1999-08-28 2002-08-28 삼성전자 주식회사 데이터 디인터리버 및 어드레스 발생방법
US6985537B1 (en) * 1999-09-15 2006-01-10 Lucent Technologies Inc. Symbol self synchronous interleaving method and apparatus for OFDM-based communication system
JP4532637B2 (ja) * 2000-01-11 2010-08-25 キヤノン株式会社 データ順序変更装置
EP1548974B1 (en) * 2003-12-25 2009-04-29 NTT DoCoMo, Inc. Radio communication system, transmitter, receiver and radio communicating method
BRPI0707878B1 (pt) * 2006-01-20 2019-09-03 Matsushita Electric Ind Co Ltd aparelho de estação base de comunicação por rádio e método de comunicação por rádio
EP2117147B1 (en) * 2006-12-28 2018-06-13 Fujitsu Limited Transmitting device and receiving device in cellular system
MX2009009538A (es) 2007-03-07 2009-09-16 Ntt Docomo Inc Aparato de transmision de señal ofdm y aparato de recepcion de señal ofdm.
CN101136696B (zh) * 2007-09-27 2012-11-14 中兴通讯股份有限公司 一种上行共享信道单载波频分多址信号的生成方法
US8149967B2 (en) 2008-06-06 2012-04-03 Maxim Integrated Products, Inc. Combined dual feed-forward and feedback analog and digital automatic gain control for broadband communication
US8472576B2 (en) 2008-06-06 2013-06-25 Maxim Integrated Products, Inc. Jammer canceller for power-line communication
US8315152B2 (en) 2008-06-06 2012-11-20 Maxim Integrated Products, Inc. System and method for applying multi-tone OFDM based communications within a prescribed frequency range
US8315341B2 (en) 2008-06-06 2012-11-20 Maxim Integrated Products, Inc. Soft repetition code combiner using channel state information
US8139614B2 (en) 2008-06-06 2012-03-20 Maxim Integrated Products, Inc. Robust narrowband symbol and frame synchronizer for power-line communication
US8284825B2 (en) 2008-06-06 2012-10-09 Maxim Integrated Products, Inc. Blind channel quality estimator
US8165172B2 (en) 2008-06-06 2012-04-24 Maxim Integrated Products, Inc. Robust wideband symbol and frame synchronizer for power-line communication
US8276025B2 (en) 2008-06-06 2012-09-25 Maxim Integrated Products, Inc. Block interleaving scheme with configurable size to achieve time and frequency diversity
US8320233B2 (en) 2009-06-12 2012-11-27 Maxim Integrated Products, Inc. Transmitter and method for applying multi-tone OFDM based communications within a lower frequency range
KR20220162814A (ko) * 2014-09-29 2022-12-08 파나소닉 홀딩스 코퍼레이션 콘볼루션 인터리버와 콘볼루션 디인터리버 및 콘볼루션 인터리빙 방법과 콘볼루션 디인터리빙 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995018489A1 (en) * 1993-12-29 1995-07-06 Zenith Electronics Corporation Convolutional interleaver and deinterleaver
US5537420A (en) * 1994-05-04 1996-07-16 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
JPH08265177A (ja) * 1995-03-22 1996-10-11 Toshiba Corp インターリーブ・データ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9218874D0 (en) * 1992-09-07 1992-10-21 British Broadcasting Corp Improvements relating to the transmission of frequency division multiplex signals
EP0740437A1 (en) * 1995-04-28 1996-10-30 Koninklijke Philips Electronics N.V. Hardware-efficient frequency de-interleaving
JP2769459B2 (ja) * 1996-08-29 1998-06-25 株式会社次世代デジタルテレビジョン放送システム研究所 Ｏｆｄｍ送信装置及びｏｆｄｍ受信装置
KR100193846B1 (ko) * 1996-10-02 1999-06-15 윤종용 인터리브 리드 어드레스 생성기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995018489A1 (en) * 1993-12-29 1995-07-06 Zenith Electronics Corporation Convolutional interleaver and deinterleaver
US5537420A (en) * 1994-05-04 1996-07-16 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
JPH08265177A (ja) * 1995-03-22 1996-10-11 Toshiba Corp インターリーブ・データ処理装置

Also Published As

Publication number Publication date
CN1112781C (zh) 2003-06-25
KR19980087495A (ko) 1998-12-05
GB2329804B (en) 2002-04-24
JPH10336594A (ja) 1998-12-18
JP3239084B2 (ja) 2001-12-17
GB2329804A (en) 1999-03-31
GB9811110D0 (en) 1998-07-22
TW370752B (en) 1999-09-21
CN1201310A (zh) 1998-12-09

Similar Documents

Publication Publication Date Title
KR100531387B1 (ko) 멀티 캐리어 전송 인터리빙 장치 및 방법
US5592492A (en) Convolutional interleaving/de-interleaving method and apparatus for data transmission
US6411654B1 (en) Convolutional interleaver, convolutional deinterleaver, convolutional interleaving method, and convolutional deinterleaving method
KR101164298B1 (ko) 인터리버 장치와 인터리버 장치에 의해 생성된 신호의 수신기
EP1125366B1 (en) Generalized convolutional interleaver/deinterleaver
KR20020067382A (ko) 통신시스템에서 부호 생성 및 복호 장치 및 방법
CA2337914C (en) Interleaver using co-set partitioning
GB2315002A (en) Convolutional interleaver and method for generating address
WO1996037050A1 (en) Reconfigurable interleaver/deinterleaver and address generator for data streams interleaved according to one of a plurality of interleaving schemes
US7945780B1 (en) Apparatus for dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter
JP3358195B2 (ja) データエレメントのインタリーブ／デインタリーブ
GB2456292A (en) Interleaver which reads out and writes into the nth memory address of the previous frames read/write address sequence for each successive frame
KR100771405B1 (ko) 채널 인터리브를 위한 디멀티플렉서
KR100518295B1 (ko) 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
US7886203B2 (en) Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
JP3610069B2 (ja) 低速メモリによるインタリーブ
EP0026050B1 (en) Improvements in or relating to interleavers and de-interleavers
KR100252984B1 (ko) 디지털 방송 시스템의 심볼 디-인터리빙장치 및 방법
KR100601624B1 (ko) 인터리버빙과 디인터리빙 장치 및 방법
KR100338635B1 (ko) 다단계 채널 인터리버/디인터리버에 사용하기 위한어드레스 생성 장치 및 방법
KR19990085749A (ko) 비트 디인터리빙 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 13

EXPY Expiration of term