CN1112781C - 多载波传输交错装置及其方法 - Google Patents

多载波传输交错装置及其方法 Download PDF

Info

Publication number
CN1112781C
CN1112781C CN98102305A CN98102305A CN1112781C CN 1112781 C CN1112781 C CN 1112781C CN 98102305 A CN98102305 A CN 98102305A CN 98102305 A CN98102305 A CN 98102305A CN 1112781 C CN1112781 C CN 1112781C
Authority
CN
China
Prior art keywords
address
carrier
wave transmission
read
staggered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN98102305A
Other languages
English (en)
Other versions
CN1201310A (zh
Inventor
相沢雅己
原田启介
坪井秀典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Visual Solutions Corp
Original Assignee
High-Grade Digital-Tv Broadcast System Kenkyosho K K
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by High-Grade Digital-Tv Broadcast System Kenkyosho K K, Toshiba Corp filed Critical High-Grade Digital-Tv Broadcast System Kenkyosho K K
Publication of CN1201310A publication Critical patent/CN1201310A/zh
Application granted granted Critical
Publication of CN1112781C publication Critical patent/CN1112781C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Television Systems (AREA)

Abstract

在写地址产生部分，根据与输入数据同步的时钟信号产生列方向和行方向的写地址，在读地址产生部分，根据所述的时钟信号产生列方向和行方向的读地址，选择器选择这些写地址和读地址以控制RAM(14)的读和写。同时，在存储电路的存储空间以一定的值构成若干个子块，并且用整数乘以列方向的值进行叠加交错，频率方向的交错用于列方向的地址，时间方向的交错用于行方向的地址。利用这些过程，可以容易地构成深度符合要求的交错，并且电路尺寸也能减小。

Description

多载波传输交错装置及其方法
技术领域
本发明涉及一种例如以多载波传输为基础的数字广播所用的交错装置及其交错方法。
背景技术
近来，已经出现了数字式卫星电视广播系统，并且正在不断发展，地面广播也表现出同样的趋势。在地面广播中，由于反射会产生多次传输缺陷(重影现象)，由于移动会产生雷利(Rayleigh)衰落缺陷，诸如此类还有其它缺陷。这些缺陷在卫星广播中是看不到的。因此，被称为正交频率分段多路复用(以下简称为OFDM)的系统是相当好的，这种系统使用了一组正交载波，并且其符号较长。
在数字广播中，从改变传输途径和改善传输特性的观点来看，误差校正是不可缺少的。然而，如果产生连续的误差，例如突发差错(bursterrors)，那就超出了校正的能力，就不可能校正了。这就是为什么进行数据重新排列过程即所谓交错的原因，这种数据重新排列将突发差错分散到前、后块中，以防止它们超出校正能力。
根据数据重排方法，交错被分成几个组，其中的块交错(blockinterleave)因此较容易而常常被采用。一种其它的交错是卷积交错(参见文献“典型色同步信号通道成组校正编码(Burst-Correcting Code for theClassic Bursty Channel)”，G.D.Forney，Jr)。
据说，对于由雷达干扰等引起的周期性突发差错，卷积交错是有效的(参见文献NASA，“S.N.用户指南，附录J和K(S.N.user guide，Appendix J and K)”，STDN第101.2号，修订版6，1991年)，并且卷积交错适用于各种环境下。
如图1所示，在传输带宽Bw内，在特定频率上，就一定相位而言，会产生急剧衰减(radical fall)，从而产生多次传输缺陷。由于在衰减过程中数据被损失，因此，在其解调信号中产生突发差错之类的误差。特别是在雷利-雷斯衰落(Rayleigh-Rice phasing)中，由于信号沿时间方向大幅度地衰减，如图2所示，因此很容易产生非常长的突发差错之类的误差。
所以，在传统的多载波传输的交错中，难以构造一种具有所需深度的交错块，而且电路的尺寸非常大。
如上所述，在传统多载波传输交错中，存在着难以构造一种具有所需深度的交错块以及电路尺寸太大的问题。
发明内容
本发明的目的是提供一种能解决上述问题的多载波传输交错装置，它使交错块能够容易地达到所要求的深度，并使电路尺寸减小。本发明还提供了其交错方法。
为了解决上述问题，本发明的利用一组载波传输数据的多载波传输交错装置和交错方法中，根据与数据同步的时钟信号，在列方向和行方向产生写地址和读地址。写地址和读地址传送给存储电路，同时控制其输出定时。这时，在存储电路的存储空间内，以一定的值构造若干个子块，并且以列方向中的值的整数倍数进行叠加交错。在频率方向的交错用于列方向的地址，而时间方向的交错用于行方向的地址。
根据本发明的一个方面，提供了一种利用多个载波传送数据的多载波传输交错装置，包括：
写地址产生装置(11)，它根据与所述数据同步的时钟信号在列方向和行方向产生写地址；
读地址产生装置(12)，它根据所述的时钟信号在列方向和行方向产生读地址；
定时控制装置(13)，它选择所述写地址和所述读地址的输出定时；
存储电路(14)，它根据由所述定时控制装置(13)所定时控制的读地址和写地址而输出读/写数据，
其特征在于：
在所述存储电路(14)的存储空间内，所述存储电路(14)包括以一定的值构成的若干子块，并且这些子块通过用整数乘以列方向来实现叠加交错，其中，频率方向的交错用于列方向的所述地址，而时间方向的交错用于行方向的所述地址。
根据本发明的一个方面，还提供了一种利用一组载波传送数据的多载波传输交错方法，包括下列步骤：
根据与所述数据同步的时钟信号，在列方向和行方向分别产生写地址和读地址；
根据所述交错选择所述写地址和读地址的输出；
根据所选择的写地址和读地址，将所述数据输出到存储电路中，以便进行写和读；
在所述存储电路的存储空间内，以一定的值构成所述的子块，并且用整数乘以列方向来实现叠加交错；以及
将频率方向的交错用于列方向的所述地址，将时间方向的交错用于行方向的所述地址。
附图说明
图1是曲线图，表示在多次传输发生时在传输路径上沿频率轴的特性；
图2是曲线图，表示在多路传输发生时在传输路径上沿时间轴的特性；
图3是方框图，表示本发明的多载波传输交错装置的实施例的结构；
图4是方框图，表示其基本结构，用来说明所述实施例的工作原理；
图5是方框图，表示传统卷积交错电路的结构，用来与所述的实施例相比较；
图6是方框图，表示对所述实施例改进的实例；
图7是方框图，表示对所述实施例改进的实例；
图8是方框图，表示对所述实施例的应用实例；
图9是方框图，表示与图4所示结构对应的去交叉(de-interleaving)装置的基本结构；
图10是方框图，表示与图7所示结构对应的去交叉装置的基本结构。
具体实施方式
下面结合附图说明本发明的实施例。
图3表示本发明的多载波传输交错装置的结构。写地址产生部分(W-addr)11和读地址产生部分(R-addr)12根据同样的时钟信号CK分别产生写地址和读地址。由地址产生部分11和12产生的地址由选择器13传输给随机存取存储器(以下简称RAM)14，它在一个时钟信号上改变地址的读周期和写周期。如果RAM 14具有另一个读地址线和另一个写地址线对应于各自的地址，则它们当然可以使用。RAM 14在写周期内写下输入数据IN，在读周期内读出存储的数据，从而获得输出数据OUT。
下面说明具有上述结构的交错装置的工作原理。
如上所述，就误差的特性而言，在一个符号内造成数据损失的多次传输(如图1所示)不同于由符号单元损失数据的雷利衰落(如图10所示)。注意，本发明将单元分成多次传输组和雷利衰落组，由此实现有效的交错。
对这个过程来说，在载波(频率)方向f的交错对前者是有效的，而在时间方向t的交错对后者是有效的。在传统的装置中，由于这些交错过程是各自独立实现的，因此，由产生地址的外围电路或一组RAM所引起的过大(overhead)将是一个问题。本发明中，将以下述方式优化各交错。
这里首先说明时间方向(行)t的交错。
当多路复用传输等被设定时，不必取时间方向卷积交错的优点，就可实现帧(frame)的同步。然而，如果在载波方向数据项的数量大，则在时间方向上交错深度就变得过份大，这会引起诸如交错延迟增大、缓冲器容量大等问题。为此，通过在载波方向上设定一个值，使该值为某一值Bz的整数倍，由此构造子块(sub-block)，并且在子块单元中重复交错深度。图4概括了这个过程。
图4概括性示出了由RAM 14作出的数据排列，其中纵轴代表载波方向f，横轴代表时间方向t，子块的重复载波的数量设定为4，交错深度设定为4。如果这个电路用于载波数不同的OFDM，在任何情况下，通过将不同的载波数都设定为某一值Bz的整数倍，从而实现具有在载波方向上扩展结构的完全同样的电路。
其次，说明在载波方向(列)f的交错。
由于在一个符号内多次传输时损失数据，因此保留下来的相邻数据可首先复原，如图1所示。这时，如图4所示，进行写列地址的过程，象普通计数器一样，一个一个地增加。读列地址被设定成一个值，它使得相邻采样(samples)适合于按等份、或者根据二次函数、或M系列、或特殊函数、或ROM(只读存储器)表等而相互分离，(“M系列”是最大长移位寄存器的简称，它由n级反馈型移位寄存器构成，其周期为2n-1比特，其特性为在一个周期内可获得随机信号，这些随机信号包括2n-1个“1”和2n-1-1个“0”。)通过这些过程，在载波部分如图1所示的完全衰减所造成的数据误差可以分散到整体中的各个部分，并且变成有限的，从而不会超过校正能力。当然，对于写地址可以实现同样的过程。
如果仅在多次传输方面不考虑移动接收等，那么就不需要使用要求大容量存储区域的时间交错，因此，能够将载波方向的交错作为块交错，并且相互独立地控制交错过程。这两种情况在结构上是能够简单实现的。当子块的尺寸与数据段的宽度相对应时，就能够容易地实现定时控制。
进一步地，现在说明电路的各部分。
为了对比起见，图5示意性地示出了一种传统意义上的卷积交错电路的构成。在传统结构中，如果交错深度被设定为例如12，那么就有一个通道和十一个FIFO移位寄存器21-31，它们是在通道下面平行制备一个单元经扩展而成的。开关32将输入数据IN依次引入上述通道和十一个移位通道，开关33从这些通道中依次取出输出信号。
然而，在上述传统结构中，由于有通道(最上面的通道没有延迟)，因此，不能很随意地选择寄存器前、后的通道。另一方面，在上述实施例的结构中，由于没有通道，如图4所示，选择顺序可以在寄存器的前、后变化，因此，频率方向f的交错可以结合到时间方向t的交错电路中。
此外，如图6所示，即使在同样的结构中时间方向的深度设为1，那么在其余未改变的电路中减小RAM地址，也能够只在频率方向f实现交错。
通常，由于RAM的数量增多而使得访问RAM单元的地址解码器或写区域内的地址解码器过大，因此，减少具有同样容量的RAM的数量就可以减小电路的尺寸。
在OFDM系统中，载波的数量可以采用例如1K、2K、4K和8K。当采用例如最大的载波数量8K进行交错/去交叉时，由于载波方向变得较短，以1K传输，因此，RAM的利用率为1/8。
然而，通常当交错深度较大时，能够改善变劣衰落时的特性。因此，如果载波的数量在例如本实施例的情况下变化，那么，假设载波的数量为1K的8倍时，只要增大交错深度，并且将RAM 14的列地址部分地变成行地址，就能实现交错。图7示意性地表示交错深度大，而载波方向的长度短的情形。
因此，在上述结构的多载波传输交错装置中，具有所要求深度的交错块能够容易地构成，通过RAM 4的读/写控制使它能够实现，从而，与现有技术相比，可减小电路尺寸。
图8表示本发明的交错装置的应用实例。参考标号41表示去多路复用器(DE-MPX)，用来分解比特单元中的输入数据。用块交错处理部分(块长度为Bz)42在块单元中进行交错处理后，由去多路复用器41所分解的各个比特输出在多路复用器(MPX)43中合成。而且，合成后的输出信号被输入到第一方式所述子块单元的卷积交错电路44中，并进行交错处理，其中子块在每个载波数量Bz上重复并且输出。
也就是说，如果如上所述，第一方式的卷积交错与比特交错相结合，则以块交错值的整数倍数的数量(当然也可以等于)来增大比特交错块的尺寸，就能够使比特交错包含在一个符号内，并且能够加强匹配。
在详细说明实施例时，已对交错进行了说明。但它可用来还原初序。图9和图10示意性地表示去交叉的结构，它们分别对应于图4和图7所示的交错结构。
根据上述实施例的结构，采用卷积型式的交错，不需要同步检测，通过组合小块而形成帧结构(frame structure)。因此，可容易地构成深度符合要求的交错块。而且可通过将频率和时间分开交错而减小电路尺寸。
如上所述，根据本发明，能够提供多载波传输交错装置，该装置使深度符合要求的交错块能够容易地构成，并且电路尺寸也能够减小，同时，本发明还提供了交错方法。

Claims (17)

1.一种利用多个载波传送数据的多载波传输交错装置，包括：
写地址产生装置(11)，它根据与所述数据同步的时钟信号在列方向和行方向产生写地址；
读地址产生装置(12)，它根据所述的时钟信号在列方向和行方向产生读地址；
定时控制装置(13)，它选择所述写地址和所述读地址的输出定时；
存储电路(14)，它根据由所述定时控制装置(13)所定时控制的读地址和写地址而输出读/写数据，
其特征在于：
在所述存储电路(14)的存储空间内，所述存储电路(14)包括以一定的值构成的若干子块，并且这些子块通过用整数乘以列方向来实现叠加交错，其中，频率方向的交错用于列方向的所述地址，而时间方向的交错用于行方向的所述地址。
2.根据权利要求1所述的多载波传输交错装置，其特征在于，所述的写地址产生装置(11)和所述的读地址产生装置(12)用于通过使用函数在列方向产生所述的读/写地址。
3.根据权利要求1所述的多载波传输交错装置，其特征在于，所述的写地址产生装置(11)和所述的读地址产生装置(12)用于通过加上整数值并根据有效数据载波的数量获得剩余值，在列方向产生所述的读/写地址。
4.根据权利要求1所述的多载波传输交错装置，其特征在于，所述的写地址产生装置(11)和所述的读地址产生装置(12)包括最大长度移位寄存器，用于在列方向产生所述的读/写地址。
5.根据权利要求1所述的多载波传输交错装置，其特征在于，对于所述的行地址，所述的定时控制装置(13)用于交替地改变读地址和写地址，以只在频率方向进行交错。
6.根据权利要求1所述的多载波传输交错装置，其特征在于，在列方向上的所述交错是块交错。
7.根据权利要求1所述的多载波传输交错装置，其特征在于，当所述装置的前级进行比特交错时，所述子块的大小为所述前级比特交错块长度的整数倍数。
8.根据权利要求1所述的多载波传输交错装置，其特征在于，当载波数量可选择的多载波传输系统中的数据信号输入时，载波数量越小，则行方向的交错深度越大。
9.根据权利要求1所述的多载波传输交错装置，其特征在于，所述子块的大小与所述数据段的宽度相对应。
10.一种利用一组载波传送数据的多载波传输交错方法，包括下列步骤：
根据与所述数据同步的时钟信号，在列方向和行方向分别产生写地址和读地址；
根据所述交错选择所述写地址和读地址的输出；
根据所选择的写地址和读地址，将所述数据输出到存储电路中，以便进行写和读；
在所述存储电路的存储空间内，以一定的值构成所述的子块，并且用整数乘以列方向来实现叠加交错；以及
将频率方向的交错用于列方向的所述地址，将时间方向的交错用于行方向的所述地址。
11.根据权利要求10所述的多载波传输交错方法，其特征在于，附加整数值，并根据有效数据载波的数量获得剩余值，用这种函数在列方向产生所述的读/写地址。
12.根据权利要求10所述的多载波传输交错方法，其特征在于，用最大长度移位寄存器在列方向产生所述的读/写地址。
13.根据权利要求10所述的多载波传输交错方法，其特征在于，对于所述的行方向的地址，通过交替地改变所述的读地址和所述的写地址，而只在频率方向进行交错。
14.根据权利要求10所述的多载波传输交错方法，其特征在于，用块交错作列方向的所述交错。
15.根据权利要求10所述的多载波传输交错方法，其特征在于，当在前级进行比特交错时，所述子块的大小设定为前级比特交错块长度的整数倍数。
16.根据权利要求10所述的多载波传输交错方法，其特征在于，当载波数量可选择的多载波传输系统中的数据信号输入时，随载波数量减少，增大行方向的交错深度。
17.根据权利要求10所述的多载波传输交错方法，其特征在于，所述子块的大小对应于所述数据段的宽度。
CN98102305A 1997-05-30 1998-05-29 多载波传输交错装置及其方法 Expired - Lifetime CN1112781C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP142590/97 1997-05-30
JP142590/1997 1997-05-30
JP14259097A JP3239084B2 (ja) 1997-05-30 1997-05-30 マルチキャリア伝送インターリーブ装置及び方法

Publications (2)

Publication Number Publication Date
CN1201310A CN1201310A (zh) 1998-12-09
CN1112781C true CN1112781C (zh) 2003-06-25

Family

ID=15318853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102305A Expired - Lifetime CN1112781C (zh) 1997-05-30 1998-05-29 多载波传输交错装置及其方法

Country Status (5)

Country Link
JP (1) JP3239084B2 (zh)
KR (1) KR100531387B1 (zh)
CN (1) CN1112781C (zh)
GB (1) GB2329804B (zh)
TW (1) TW370752B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346170B1 (ko) * 1998-12-21 2002-11-30 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
JP3549756B2 (ja) 1998-12-21 2004-08-04 日本電気株式会社 ブロックインターリーブ回路
KR100350683B1 (ko) * 1999-08-28 2002-08-28 삼성전자 주식회사 데이터 디인터리버 및 어드레스 발생방법
US6985537B1 (en) * 1999-09-15 2006-01-10 Lucent Technologies Inc. Symbol self synchronous interleaving method and apparatus for OFDM-based communication system
JP4532637B2 (ja) * 2000-01-11 2010-08-25 キヤノン株式会社 データ順序変更装置
DE602004020860D1 (de) * 2003-12-25 2009-06-10 Ntt Docomo Inc Funkkommunikationssystem, Sender, Empfänger und Funkkommunikationsverfahren
IN2014MN01624A (zh) * 2006-01-20 2015-05-15 Panasonic Ip Corp America
JP4983807B2 (ja) * 2006-12-28 2012-07-25 富士通株式会社 セルラシステムにおける送信装置及び受信装置
CN103297194B (zh) 2007-03-07 2016-05-11 株式会社Ntt都科摩 正交频分复用信号接收机及接收方法
CN101136696B (zh) * 2007-09-27 2012-11-14 中兴通讯股份有限公司 一种上行共享信道单载波频分多址信号的生成方法
US8284825B2 (en) 2008-06-06 2012-10-09 Maxim Integrated Products, Inc. Blind channel quality estimator
US8165172B2 (en) 2008-06-06 2012-04-24 Maxim Integrated Products, Inc. Robust wideband symbol and frame synchronizer for power-line communication
US8276025B2 (en) * 2008-06-06 2012-09-25 Maxim Integrated Products, Inc. Block interleaving scheme with configurable size to achieve time and frequency diversity
US8472576B2 (en) 2008-06-06 2013-06-25 Maxim Integrated Products, Inc. Jammer canceller for power-line communication
US8315341B2 (en) 2008-06-06 2012-11-20 Maxim Integrated Products, Inc. Soft repetition code combiner using channel state information
US8139614B2 (en) 2008-06-06 2012-03-20 Maxim Integrated Products, Inc. Robust narrowband symbol and frame synchronizer for power-line communication
US8149967B2 (en) 2008-06-06 2012-04-03 Maxim Integrated Products, Inc. Combined dual feed-forward and feedback analog and digital automatic gain control for broadband communication
US8315152B2 (en) 2008-06-06 2012-11-20 Maxim Integrated Products, Inc. System and method for applying multi-tone OFDM based communications within a prescribed frequency range
US8320233B2 (en) 2009-06-12 2012-11-27 Maxim Integrated Products, Inc. Transmitter and method for applying multi-tone OFDM based communications within a lower frequency range
KR102470228B1 (ko) * 2014-09-29 2022-11-23 파나소닉 홀딩스 코퍼레이션 콘볼루션 인터리버와 콘볼루션 디인터리버 및 콘볼루션 인터리빙 방법과 콘볼루션 디인터리빙 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9218874D0 (en) * 1992-09-07 1992-10-21 British Broadcasting Corp Improvements relating to the transmission of frequency division multiplex signals
US5572532A (en) * 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
US5537420A (en) * 1994-05-04 1996-07-16 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
JPH08265177A (ja) * 1995-03-22 1996-10-11 Toshiba Corp インターリーブ・データ処理装置
EP0740437A1 (en) * 1995-04-28 1996-10-30 Koninklijke Philips Electronics N.V. Hardware-efficient frequency de-interleaving
JP2769459B2 (ja) * 1996-08-29 1998-06-25 株式会社次世代デジタルテレビジョン放送システム研究所 Ｏｆｄｍ送信装置及びｏｆｄｍ受信装置
KR100193846B1 (ko) * 1996-10-02 1999-06-15 윤종용 인터리브 리드 어드레스 생성기

Also Published As

Publication number Publication date
JPH10336594A (ja) 1998-12-18
GB2329804B (en) 2002-04-24
GB2329804A (en) 1999-03-31
CN1201310A (zh) 1998-12-09
TW370752B (en) 1999-09-21
KR19980087495A (ko) 1998-12-05
GB9811110D0 (en) 1998-07-22
KR100531387B1 (ko) 2006-01-27
JP3239084B2 (ja) 2001-12-17

Similar Documents

Publication Publication Date Title
CN1112781C (zh) 多载波传输交错装置及其方法
CN1083642C (zh) 卷积式交插器和去除交插器
CN1168271C (zh) 通过正交频分复用传输数字信号
KR100724921B1 (ko) 통신시스템에서 부호 생성 및 복호 장치 및 방법
US7200796B2 (en) Apparatus for generating codes in communication system
CN1168223C (zh) 位倒置随机交织的综合地址发生
KR100467188B1 (ko) 직교 전송 다이버시티 및 멀티캐리어 ｃｄｍａ 통신시스템을 위한 인터리빙 방법 및 장치
KR100526512B1 (ko) 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
US20050123427A1 (en) Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system
JPH11177537A (ja) 送信装置および受信装置
CN1381095A (zh) 推荐用于第三代码分多址的turbo码交错器的有效实现
US7024597B2 (en) Generalized convolutional interleaver/deinterleaver
CN1321364A (zh) 应用陪集分割的交错器
JP3358195B2 (ja) データエレメントのインタリーブ／デインタリーブ
GB2456292A (en) Interleaver which reads out and writes into the nth memory address of the previous frames read/write address sequence for each successive frame
CN1200509A (zh) 以小存储器容量进行纠错处理的方法和装置
JP3610069B2 (ja) 低速メモリによるインタリーブ
CN1323463A (zh) Turbo码混合交织器
CN1171392C (zh) 一种并行级联卷积码交织和解交织的实现方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOSHIBA CORPORATION

Free format text: FORMER OWNER: INSTITUTE OF ADVANCED DIGITAL TELEVISION BROADCASTING SYSTEM CO., LTD.

Owner name: NONE

Free format text: FORMER OWNER: TOSHIBA CORPORATION

Effective date: 20031121

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20031121

Address after: Tokyo, Japan

Applicant after: Toshiba Corp.

Address before: Tokyo, Japan

Applicant before: Advanced Digital Television Broadcasting Laboratory

Co-applicant before: Toshiba Corp.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161214

Address after: Tokyo, Japan

Patentee after: Toshiba Corp.

Patentee after: TOSHIBA VISUAL SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

Patentee before: Toshiba lifestyle

Effective date of registration: 20161214

Address after: Tokyo, Japan

Patentee after: Toshiba Corp.

Patentee after: Toshiba lifestyle

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right

Effective date of registration: 20180511

Address after: Aomori Japan

Patentee after: TOSHIBA VISUAL SOLUTIONS Corp.

Address before: Tokyo, Japan

Co-patentee before: TOSHIBA VISUAL SOLUTIONS Corp.

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20030625

CX01 Expiry of patent term