KR100525794B1 - 블록 수준 기록 시 판독 방법 및 장치 - Google Patents
블록 수준 기록 시 판독 방법 및 장치 Download PDFInfo
- Publication number
- KR100525794B1 KR100525794B1 KR10-2002-7017578A KR20027017578A KR100525794B1 KR 100525794 B1 KR100525794 B1 KR 100525794B1 KR 20027017578 A KR20027017578 A KR 20027017578A KR 100525794 B1 KR100525794 B1 KR 100525794B1
- Authority
- KR
- South Korea
- Prior art keywords
- block
- column
- column decoder
- partial
- decoder
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
Landscapes
- Read Only Memory (AREA)
Abstract
한 실시예에서, 불휘발성 메모리의 한 블록에 기록하면서 다른 블록을 판독하는 방법 및 장치를 제공한다.
Description
본 발명은 플래시 메모리에 관한 것으로서, 특히 플래시 메모리의 분할(partitioning)에 관한 것이다.
도 1은 종래 플래시 메모리 장치(100) 중 하나를 도시한다. 데이터가 기록되는 메모리(110)는 행 디코더(row decoder)(160)와 그것과 연관된 열(column) 디코더(180)를 구비한다. 행 디코더(160) 및 열 디코더(180)는 메모리의 행과 열의 주소 지정을 한다. 사용자 인터페이스(120)는 플래시 메모리 장치(110)를 제어한다. 사용자 인터페이스(120)는 메모리(110)에 대한 접근을 제어하는 프로세서(processor)(125)와 접속한다. 프로세스는 사용자 인터페이스(120)로부터 플래시 메모리의 상태를 인지한다. 상태 레지스터(status register)(130)는 메모리(110)의 현재 상태, 즉 프로그래밍, 판독, 소거를 저장한다.
메모리는 한 셀의 상태가 1에서 0으로 전기적으로 변할 때 프로그래밍된다. 통상의 종래 플래시 메모리에서, 이러한 단일 셀(비트)의 해상도(resolution)를 가진다. 프로그래밍은 플래시 셀의 게이트와 드레인에 높은 정극성 전압을 인가하여 통상 행해진다. 메모리는 0에서 1로 셀의 상태를 전기적으로 변경시켜 소거된다. 통상의 종래 플래시 메모리에서, 이러한 동작은 512K 셀(블록)의 해상도를 가지며, 게이트에는 정극성의 전압을 소스에는 정극성 전압을 인가함으로써 달성될 수 있다. 프로그래밍과 소거의 이 두 가지 동작은 또한 기록이라고도 불린다. 따라서, 기록은 프로그래밍과 소거 동작을 포함하여 한 셀(셀들)의 상태를 전기적으로 변경시켜 행해진다.
센스 증폭기(sense amplifier, 140)는 메모리(110)와 연관된다. 한 종래 기술의 구현에서, 센스 증폭기는 메모리(110)에 기록하거나 판독을 위한 신호를 증폭하는데 사용된다. 16개의 입출력(I/O)으로 나누어진 한 행에서, 각각의 I/O에 하나씩 16개의 센스 증폭기(140)가 기록 및 판독용으로 사용된다. 충전 펌프(charge pump, 150)는 메모리에서 판독하거나, 프로그래밍 및 소거를 하기 위한 전압 레벨을 제공하는데 사용된다. 일반적으로, 종래의 플래시 메모리 장치는 각 파티션(partition)이 복수의 블록을 갖는 2개의 파티션을 구비한다.
통상, 일단의 블록은 하나의 파티션을 형성한다. 하나의 파티션은 데이터를 저장하고 다른 파티션은 예를 들면 코드를 저장하는데 사용될 수 있다. 하지만, 사용자는 종래의 기록 시 판독(read while write) 메모리를 사용하여 동일 파티션 내에 있는 플래시 메모리의 한 블록에 기록을 하면서 동시에 다른 블록을 판독할 수는 없다.
종래의 기록 시 판독 메모리의 다른 단점은 주어진 파티션 내의 블록수가 고정되어 있다는 것이다. 예를 들면, 한 파티션이 코드를 저장하는데 사용된다면, 다른 파티션은 데이터를 저장하는데 사용되고, 사용자가 코드에 대한 저장 요구가 무엇인지를 모른다면 그 코드용 파티션은 필요로 하는 것보다 더 많은 블록을 포함할 수 있다. 따라서, 메모리 중 한 파티션은 사용되지 않을 것이다. 공급자 또는 제조자는 많은 파티션의 선택 사양을 제공함으로써 이러한 낭비를 줄일 수 있지만, 이는 또한 비용을 증가시키는 라인 아이템 카운트(line-item count)를 증가시킨다.
본 발명은 예를 들어 설명하며, 동일한 도면부호는 유사한 구성요소를 나타내는 첨부한 도면에 한정되지 않는다.
도 1은 종래 플래시 메모리의 장치를 나타낸다.
도 2는 플렉시블 기록 및 판독 메모리의 실시예를 나타낸다.
도 3은 기록 및 판독 메모리의 다른 실시예를 나타낸다.
도 4는 전체 비트 선(global bit line)을 인에이블시켜 부분(local) 비트 라인을 통하여 판독 또는 기록하는 실시예를 나타낸다.
도 5는 동일 파티션에서 다른 블록에 기록을 하면서 한 파티션에 판독을 하는 실시예를 나타낸다.
도 6은 플렉시블 블록 분할(partioning)의 실시예를 나타낸다.
블록 수준 기록 및 판독용 방법 및 장치를 설명한다. 블록 수준 기록 및 판독의 장점은 플래시 메모리 내의 모든 블록을 효율적으로 사용할 수 있다는 것이다. 제조자는 고객의 필요를 충족시키기 위한 많은 제품을 지원할 필요가 없어서 이는 제조자에게는 비용 절감을 가져온다. 방대한 양의 상이한 제품의 재고 목록을 보유할 필요가 없어서 피부로 느낄 수 있는 비용 절감이 생긴다.
블록 수준 기록 및 판독의 한 실시예에서, 불휘발성 메모리 장치는 제1 블록과 제2 블록으로 이루어지며 각 블록은 다른 블록이 기록되고 있을 때 판독될 수 있다. 장치는 또한 제1 행 디코더와 제2 행 디코더를 더 포함한다. 각 행 디코더는 대응하는 블록과 연관될 수 있다. 또한, 판독 전체 열 디코더(read global column decoder) 및 기록 전체 열 디코더(write global column )는 블록과 연관되어 있다. 한 셋트의 전체 열 판독 라인과 한 셋트의 전체 열 기록 라인은 대응하는 전체 열 디코더 및 각 블록과 연관되어 있다. 장치는 제1 부분(local) 열 디코더 및 제2 부분 열 디코더를 더 포함할 수 있다. 각각의 부분 열 디코더는 대응하는 블록과 연관되어 있다. 대응하는 부분 열 디코더들과 연관되어 있는 제1 부분 열 디코더 인에이블 회로 및 제2 부분 열 디코더 인에이블 회로가 또한 장치 내에 포함된다. 각각의 부분 열 디코더는 인에이블되어 판독 전체 열 신호 또는 기록 전체 열 신호를 선택할 수 있다.
블록 수준 기록 시 판독 메모리의 실시예를 도 2에 도시한다. 메모리는 블록 어레이(block array)(210)를 구비하며, 각 블록(210)은 한 번에 소거될 수 있는 최소 수의 셀이다. 블록(210)의 셀들은 공통 소스 노드를 공유하며, 동시에 소거될 수 있는 블록 내의 모든 셀들을 필요로 한다.
각 메모리 블록(210)은 메모리부를 정의한다. 부분 행 디코더(220)는 각 블록과 연관되어 있다. 각 블록(210)은 기록 전체 열 디코더(232) 및 판독 전체 열 디코더(234)와 추가로 연관되어 있다. 전체 열 디코더는 복수의 블록이 전체 열 디코더(232, 234)를 공유하므로 메모리 내의 각 블록(210)에 대한 별개의 판독 및 기록 열 디코더에 대한 필요를 없앤다.
플래시 메모리에서 전체 디코더를 사용하는 이점은 면적의 절약이다. 각각의 전체 디코더는 부분 디코더의 입력 신호로 사용되는 신호를 출력한다. 부분 디코더는 각 블록에 형성되는 반면 전체 디코더는 복수의 블록 사이에 공유된다. 따라서, 전체 열 디코더는 블록 수준 기록 시 판독을 구현하는데 필요한 집적 회로 칩 상의 면적을 상당히 감소시킬 수 있다.
도 2에 도시한 실시예에서, 각 블록(210)은 부분 열 디코더(240)를 구비한다. 부분 열 디코더(240)는 전체 열 디코더가 복수의 블록 사이에 공유될 때 발생될 수 있는 잡음이나 방해 상태(disturb situation)를 제거하는데 필요하다. 잡음이나 방해는 하나의 셀에 기록이 행해지는 동안 다른 셀에 게이트, 드레인 또는 소스 노드 상에 고전압이 걸릴 때 일어난다. 이러한 잡음 또는 방해는 셀 사이에서 행, 열 및 소스 신호를 공유하는 결과이다. 잡음이나 방해의 시간이 과도하게 되면 플래시 셀의 상태를 변경시킬 것이다.
잡음이나 방해의 효과는 부분 디코더를 사용하면 감소될 수 있다. 부분 디코더는 블록을 전기적으로 절연시켜 혼란 시간을 감소시킨다. 예를 들어, 부분 열 디코더(240)가 없으면, 어느 한 블록에 기록이 행해지면, 다른 블록은 높은 드레인 전압에 노출될 것이며, 이러한 것은 그 다른 블록의 메모리 특성에 악영향을 미칠 수 있다. 그러나, 부분 열 디코더가 있으면, 어느 하나의 블록에 기록이 행해질 때, 부분 열 디코더는 기록이 행해지는 블록만을 전체 열 디코더와 접속되도록 할 것이다. 따라서, 그 다른 블록은 높은 드레인 전압으로부터 격리되게 되어, 자신의 성능을 향상시킬 수 있게 된다. 부분 열 디코더(240)는 오직 하나의 블록 만이 기록 전체 열 디코더(232)로부터 기록 신호를 수신하도록 전기적인 절연을 제공한다. 한 실시예에서, 부분 열 디코더(240)는 주어진 블록(210)에서 각 열에 대하여 2개의 트랜지스터일 수 있다.
판독 주소는 판독될 워드의 주소이며, 기록 주소는 기록될 워드 또는 블록의 주소이다. 주어진 블록이 기록 또는 판독되는 경우, 주어진 블록에 대한 부분 열 디코더(240)는 부분 열 인에이블 장치 회로(250)로부터의 신호에 의하여 인에이블된다.
각 전체 열 디코더(232, 234)는 신호선 세트를 갖는다. 신호선 세트 중 하나는 전체 판독 선(260)이고 다른 하나는 전체 기록 선(270) 세트이다. 따라서, 전체 열 디코더는 2개 세트의 전체 신호를 제공할 수 있으며, 하나는 판독용 블록으로 하나는 기록용 블록으로 제공된다. 이 2개 세트의 전체 신호는 다른 블록에 기록하는 동안 한 블록으로부터 판독하는데 사용된다. 2개 세트의 전체 신호는 다른 블록에 판독하면서 한 블록으로부터 판독될 수 있는 이점을 제공한다. 2개 세트는 또한 단일 블록을 포함하는 기록 시 판독 해상도(resolution)를 갖는 이점을 제공하여 코드와 데이터 파티션 사이의 경계가 플렉시블해지며 블록 수준에서 변경될 수 있다.
판독 전체 열 디코더(234)는 센스 증폭기 회로(282)에 연관된다. 센스 증폭기는 셀이 전류를 인입 또는 통과시키는 지를 결정하는 테스트에 의하여 셀로부터 데이터를 판독한다. 기록 전체 열 디코더(232)는 프로그램 회로(282)에 연관된다. 프로그램 회로는 메모리 블록(210)의 셀에 기록하는데 필요한 고전압을 제공한다.
각각의 행 디코더(220) 및 각각의 부분 열 인에이블 회로(250)는 블록 디코더(290)에서 주소 신호를 수신한다. 블록 디코더(290)는 기록될 블록에 기록 주소 신호를 제공하고 나머지 블록에 판독 주소 신호를 제공한다. 열 인에이블 회로(250)는 블록 디코더(290)에서 부분 열 주소 신호(253)를 수신한다. 열 인에이블 회로는 한 세트의 판독 부분 신호선(251) 및 기록 부분 인에이블 선(252)을 생성하여 전체 판독선(260) 또는 전체 기록선(270) 중 하나로부터 적절한 신호를 수신하도록 부분 열 디코더를 인에이블시킨다. 행 디코더(220)는 블록 디코더(290)에서 행 주소 신호(221)를 수신한다.
도 2에 도시한 실시예는 2개의 블록을 구비하지만, 다른 실시예는 임의의 블록 수를 포함할 수 있으며, 따라서, 임의의 파티션 수를 갖는다.
도 3은 블록 디코더(290)의 행 주소 생성부의 실시예를 도시한다. 판독 및 기록 주소 신호(291, 292)는 CPU(central processing unit)로부터 수신하고 다중화기(multiplexer)(296)에 입력된다. 기록 블록 주소 신호(write block address signal)(294)는 블록 검출 회로(block detection circuit, 295)가 수신한다. 블록 검출 회로는 그 블록과 연관된 특정 블록 주소를 검출하도록 설계된다. 일치하는 블록 주소를 검출하면, 블록 검출기는 기록 행 주소 신호를 행 주소 신호 출력(221)으로 보내도록 하는 하이 레벨 신호를 출력한다. 일치하는 주소를 검출하지 못한 경우, 판독 행 주소 신호는 출력으로 보내진다.
도 4는 도 2에 도시한 부분 열 디코더의 일부에 대한 실시예를 도시한다. 메모리 블록이 1k 비트 폭인 행을 갖는다면, 이 때 부분 열 디코더는 1k의 부분 열 선을 갖는다. 판독 전체 열 디코더가 256개의 전체 판독선을 가지고 기록 전체 열 디코더가 256개의 전체 기록 선을 갖는다면, 이 때 하나의 전체 판독 선 및 하나의 전체 기록 선은 부분 열 디코더에서 4개의 대응 부분 열 선과 연관된다. 부분 열 인에이블 회로는 8개 부분 열 선 중 하나를 인에이블시켜 전체 선 중 하나로부터 적절한 판독 또는 기록 신호를 수신하도록 4개의 부분 열 선 중 하나를 적절히 인에이블시킨다.
블록 수준 판독 시 기록을 행하는 방법은 불휘발성 메모리의 제2 블록에 기록하면서 불휘발성 메모리의 제1 블록에 기록하는 단계를 포함한다. 제1 블록과 연관된 제1 부분열 디코더는 인에이블되어 전체 판독 선을 선택한다. 제2 블록과 연관된 제2 부분 열 디코더는 인에이블되어 전체 기록 선을 선택한다. 방법은 전체 열 디코더로부터의 열 판독 신호를 제1 블록으로 보내고, 전체 열 디코더롭터의 열 기록 신호를 제2 블록으로 보낸다. 열 판독 신호는 제1 부분 열 디코더를 통하여 제1 블록으로 보내진다. 열 기록 신호는 제2 부분 열 디코더를 통하여 제2 블록으로 보내진다.
도 5 및 도 6은 블록 수준 기록 시 판독 메모리 장치의 다른 실시예를 도시한다. 메모리(610)는 복수의 섹션(620)을 구비한다. 각 파티션(620)은 복수의 블록(67n, 68n)을 구비한다. 블록 수준 기록 시 판독에 있어서, 프로세서는 다른 임의의 블록으로부터 판독하면서 임의의 블록으로부터 기록할 수 있다.
전술한 명세서에서, 본 발명은 소정 실시예를 참조하여 설명하였다. 하지만, 본 발명의 범위 및 원리에서 벗어나지 않는 다양한 변형 및 변경이 가능함은 자명하다. 명세서와 도면은 제한하는 의미가 아니라 설명하는 것으로 간주된다. 본 발명은 그러한 실시예 및 예들에 의하여 제한되는 것으로 해석되는 것이 아니라 다음의 청구범위에 따라 해석되어야 한다.
Claims (25)
- 제1 블록 및 제2 블록을 포함하며 하나의 블록이 기록되는 동안에 다른 블록이 판독될 수 있는 메모리와;상기 제1 블록과 연관되어 상기 제1 블록에만 주소 지정하는 제1 행 디코더와;상기 제2 블록과 연관되어 상기 제2 블록에만 주소 지정하는 제2 행 디코더와;각각 대응하는 블록과 연관되는 제1 부분 열 디코더 및 제2 부분 열 디코더와;각각 대응하는 부분 열 디코더와 연관되는 제1 부분 열 인에이블 회로 및 제2 부분 열 인에이블 회로를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
- 삭제
- 제1항에 있어서,상기 메모리와 연관되어 있는 전체 열 디코더(global column decoder)를 추가로 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
- 제3항에 있어서,상기 메모리와 연관되어 있는 전체 열 디코더를 상기 전체 열 디코더와 각 블록과 연관되어 있는 판독 전체 열 선(read global column line) 세트를 추가로 포함하는 것을 특징으로 하는 불휘발성 장치.
- 제4항에 있어서,상기 전체 열 디코더 및 각 블록과 연관되어 있는 기록 전체 열 선(write global column line) 세트를 추가로 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
- 삭제
- 삭제
- 제7항에 있어서,열 판독 신호는 상기 전체 열 디코더로부터 상기 열 판독 주소 신호를 판독할 수 있는 상기 대응 부분 열 디코더를 통하여 상기 제1 블록으로 보내지는 것을 특징으로 하는 불휘발성 메모리 장치.
- 제8항에 있어서,열 기록 신호는 상기 전체 열 디코더가 판독 모드 및 기록 모드 상태로 동시에 존재하도록 상기 열 기록 신호를 판독할 수 있는 상기 대응 부분 열 디코더를 통하여 상기 제2 블록으로 보내지는 것을 특징으로 하는 불휘발성 메모리 장치.
- 불휘발성 메모리의 제2 블록에 기록하면서 상기 불휘발성 메모리의 제1 블록을 판독하는 방법으로서,전체 열 디코더로부터 상기 제1 블록으로 열 판독 신호를 보내는 단계와;상기 전체 열 디코더로부터 상기 제2 블록으로 열 기록 신호를 보내는 단계와;제1 부분 열 디코더를 인에이블시켜 상기 열 판독 신호를 수신하고 상기 제1 블록만을 전기적으로 절연시키도록 하는 단계와;제2 부분 열 디코더를 인에이블시켜 상기 열 기록 신호를 수신하고 상기 제2 블록만을 전기적으로 절연시키도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
- 삭제
- 삭제
- 제10항에 있어서,상기 열 판독 신호를 상기 제1 부분 열 디코더를 통하여 상기 제1 블록으로 보내는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
- 제13항에 있어서,상기 제1 블록으로부터 데이터를 판독함과 동시에 상기 제2 블록에 다른 데이터를 기록하도록 상기 열 기록 신호를 상기 제2 부분 열 디코더를 통하여 상기 제2 블록으로 보내는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
- 불휘발성 메모리의 제2 블록에 기록하면서 상기 불휘발성 메모리의 제1 블록을 판독하는 장치로서,전체 열 디코더로부터 상기 제1 블록으로 열 판독 신호를 보내는 수단과;상기 전체 열 디코더로부터 상기 제2 블록으로 열 기록 신호를 보내는 수단과;상기 열 판독 신호를 수신하여 상기 제1 블록만을 전기적으로 절연시키도록 제1 부분 열 디코더를 인에이블시키는 수단과;상기 열 기록 신호를 수신하여 상기 제2 블록만을 전기적으로 절연시키도록 제2 부분 열 디코더를 인에이블시키는 수단을 포함하는 것을 특징으로 하는 장치.
- 삭제
- 삭제
- 제15항에 있어서,상기 제1 부분 열 디코더를 통하여 상기 열 판독 신호를 상기 제1 블록으로 보내는 수단을 추가로 포함하는 것을 특징으로 하는 장치.
- 제18항에 있어서,상기 제2 부분 열 디코더를 통하여 상기 열 기록 신호를 상기 제2 블록으로 보내는 수단을 추가로 포함하는 것을 특징으로 하는 장치.
- 삭제
- 삭제
- 제1 개수의 블록과, 대응하는 블록과 각각 연관되어 있는 제1 개수의 부분 행 디코더 및 제1 개수의 부분 열 디코더와, 대응하는 부분 열 디코더와 각각 연관되어 있는 제1 개수의 부분 열 인에이블 회로를 가지며, 코드를 저장하는 코드 파티션(code partition)과;제2 개수의 블록과, 대응하는 블록과 각각 연관되어 있는 제2 개수의 부분 행 디코더 및 제2 개수의 부분 열 디코더와, 부분 열 디코더와 연관되어 있는 제2 개수의 부분 열 인에이블 회로를 가지며, 코드를 저장하는 데이터 파티션(data partition)을포함하며,상기 각각의 블록은 다른 블록에 대해 기록이 행해지는 동안 판독할 수 있는 것을 특징으로 하는 불휘발성 메모리 장치.
- 제22항에 있어서,상기 코드 파티션 내의 상기 제1 개수의 블록은 상기 데이터 파티션 내의 상기 제2 개수의 블록으로부터 사용되지 않는 블록을 포함하도록 다시 정의될 수 있는 것을 특징으로 하는 불휘발성 메모리 장치.
- 제22항에 있어서,상기 데이터 파티션 내의 상기 제2 개수의 블록은 상기 코드 파티션 내의 상기 제1 개수의 블록으로부터 미사용 블록을 포함하도록 다시 정의될 수 있는 것을 특징으로 하는 불휘발성 메모리 장치.
- 불휘발성 메모리의 하나의 섹션으로부터 데이터를 판독하는 단계로서, 상기 메모리의 섹션은 제1 블록 및 제2 블록과, 각각 하나의 블록만을 전기적으로 절연시키는 제1 부분 열 디코더 및 제2 부분 열 디코더를 포함하는 데이터 판독 단계와;상기 데이터를 판독하는 단계와 동시에 수행되며, 상기 불휘발성 메모리의 섹션에 데이터를 기록하는 단계와;상기 불휘발성 메모리의 섹션에 대하여 전체 디코더를 기록 모드로 설정하는 단계와;상기 전체 디코더를 기록 모드로 설정하는 단계와 동시에 수행되며, 상기 전체 디코더를 판독 모드로 설정하는 단계와;열 판독 신호를 상기 제1 부분 열 디코더를 통해 상기 제1 블록으로 보내는 단계와;열 기록 신호를 상기 제2 부분 열 디코더를 통해 상기 제2 블록으로 보내는 단계를포함하는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/608,454 | 2000-06-29 | ||
US09/608,454 US6772273B1 (en) | 2000-06-29 | 2000-06-29 | Block-level read while write method and apparatus |
PCT/US2001/019505 WO2002003388A2 (en) | 2000-06-29 | 2001-06-15 | Block-level read while write method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030014276A KR20030014276A (ko) | 2003-02-15 |
KR100525794B1 true KR100525794B1 (ko) | 2005-11-03 |
Family
ID=24436577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-7017578A KR100525794B1 (ko) | 2000-06-29 | 2001-06-15 | 블록 수준 기록 시 판독 방법 및 장치 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6772273B1 (ko) |
EP (1) | EP1297529A2 (ko) |
JP (1) | JP2004509426A (ko) |
KR (1) | KR100525794B1 (ko) |
CN (1) | CN1280833C (ko) |
AU (1) | AU2001269903A1 (ko) |
TW (1) | TWI261252B (ko) |
WO (1) | WO2002003388A2 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4061272B2 (ja) * | 2002-01-09 | 2008-03-12 | 株式会社ルネサステクノロジ | メモリシステム及びメモリカード |
KR100481857B1 (ko) * | 2002-08-14 | 2005-04-11 | 삼성전자주식회사 | 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치 |
CN100433194C (zh) * | 2002-12-10 | 2008-11-12 | 华邦电子股份有限公司 | 具有弹性排区分区的闪存及形成方法 |
US6996635B2 (en) * | 2003-08-22 | 2006-02-07 | International Business Machines Corporation | Apparatus and method to activate transparent data storage drive firmware updates |
US7562180B2 (en) | 2006-03-28 | 2009-07-14 | Nokia Corporation | Method and device for reduced read latency of non-volatile memory |
US8156299B2 (en) * | 2007-10-19 | 2012-04-10 | Virident Systems Inc. | Managing memory systems containing components with asymmetric characteristics |
US8027192B2 (en) * | 2008-08-20 | 2011-09-27 | Samsung Electronics Co., Ltd. | Resistive memory devices using assymetrical bitline charging and discharging |
US20110258362A1 (en) * | 2008-12-19 | 2011-10-20 | Mclaren Moray | Redundant data storage for uniform read latency |
US20100262773A1 (en) | 2009-04-08 | 2010-10-14 | Google Inc. | Data striping in a flash memory data storage device |
US8595572B2 (en) | 2009-04-08 | 2013-11-26 | Google Inc. | Data storage device with metadata command |
WO2012168954A1 (en) | 2011-06-10 | 2012-12-13 | Micron Technology Inc. | Apparatus and methods to perform read-while write (rww) operations |
US10340010B2 (en) * | 2016-08-16 | 2019-07-02 | Silicon Storage Technology, Inc. | Method and apparatus for configuring array columns and rows for accessing flash memory cells |
CN111739569B (zh) * | 2020-06-19 | 2022-04-26 | 西安微电子技术研究所 | 一种边读边写的sdram控制系统及控制方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245570A (en) * | 1990-12-21 | 1993-09-14 | Intel Corporation | Floating gate non-volatile memory blocks and select transistors |
US5245572A (en) | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
US5701143A (en) * | 1995-01-31 | 1997-12-23 | Cirrus Logic, Inc. | Circuits, systems and methods for improving row select speed in a row select memory device |
JPH08263361A (ja) | 1995-03-23 | 1996-10-11 | Mitsubishi Electric Corp | フラッシュメモリカード |
DE69520665T2 (de) | 1995-05-05 | 2001-08-30 | Stmicroelectronics S.R.L., Agrate Brianza | Anordnung von nichtflüchtigen EEPROM,insbesondere Flash-EEPROM |
US6081878A (en) | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5796657A (en) | 1996-03-29 | 1998-08-18 | Aplus Integrated Circuits, Inc. | Flash memory with flexible erasing size from multi-byte to multi-block |
US5867430A (en) | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
US5847998A (en) | 1996-12-20 | 1998-12-08 | Advanced Micro Devices, Inc. | Non-volatile memory array that enables simultaneous read and write operations |
US5896340A (en) * | 1997-07-07 | 1999-04-20 | Invox Technology | Multiple array architecture for analog or multi-bit-cell memory |
JP3570879B2 (ja) | 1997-07-09 | 2004-09-29 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6088264A (en) | 1998-01-05 | 2000-07-11 | Intel Corporation | Flash memory partitioning for read-while-write operation |
US5894437A (en) | 1998-01-23 | 1999-04-13 | Hyundai Elecronics America, Inc. | Concurrent read/write architecture for a flash memory |
US5995415A (en) * | 1998-09-23 | 1999-11-30 | Advanced Micro Devices, Inc. | Simultaneous operation flash memory device with a flexible bank partition architecture |
US6005803A (en) * | 1998-09-23 | 1999-12-21 | Advanced Micro Devices, Inc. | Memory address decoding circuit for a simultaneous operation flash memory device with a flexible bank partition architecture |
DE60030876T2 (de) | 1999-04-01 | 2007-05-03 | Lexar Media, Inc., Fremont | Bereichsverwaltung eines nichtflüchtigen Speichers mit hoher Kapazität |
EP1047077A1 (en) * | 1999-04-21 | 2000-10-25 | STMicroelectronics S.r.l. | Nonvolatile memory device with double hierarchical decoding |
US6091619A (en) * | 1999-04-23 | 2000-07-18 | Tektronix, Inc. | Array architecture for long record length fast-in slow-out (FISO) analog memory |
US6310805B1 (en) * | 2000-03-07 | 2001-10-30 | Advanced Micro Devices, Inc. | Architecture for a dual-bank page mode memory with redundancy |
-
2000
- 2000-06-29 US US09/608,454 patent/US6772273B1/en not_active Expired - Lifetime
-
2001
- 2001-05-14 TW TW090111443A patent/TWI261252B/zh not_active IP Right Cessation
- 2001-06-15 KR KR10-2002-7017578A patent/KR100525794B1/ko not_active IP Right Cessation
- 2001-06-15 AU AU2001269903A patent/AU2001269903A1/en not_active Abandoned
- 2001-06-15 JP JP2002507376A patent/JP2004509426A/ja active Pending
- 2001-06-15 WO PCT/US2001/019505 patent/WO2002003388A2/en active IP Right Grant
- 2001-06-15 CN CNB018121276A patent/CN1280833C/zh not_active Expired - Fee Related
- 2001-06-15 EP EP01948456A patent/EP1297529A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2004509426A (ja) | 2004-03-25 |
EP1297529A2 (en) | 2003-04-02 |
TWI261252B (en) | 2006-09-01 |
WO2002003388A2 (en) | 2002-01-10 |
CN1280833C (zh) | 2006-10-18 |
KR20030014276A (ko) | 2003-02-15 |
WO2002003388A3 (en) | 2002-05-16 |
CN1440555A (zh) | 2003-09-03 |
US6772273B1 (en) | 2004-08-03 |
AU2001269903A1 (en) | 2002-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10109351B2 (en) | Program and read trim setting | |
JP3703951B2 (ja) | 不揮発性半導体メモリ装置 | |
KR100538883B1 (ko) | 반도체 메모리 장치 | |
US7042765B2 (en) | Memory bit line segment isolation | |
US6125055A (en) | Sector write protect CAMS for a simultaneous operation flash memory | |
JP4173800B2 (ja) | 不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション | |
US5894437A (en) | Concurrent read/write architecture for a flash memory | |
KR100525794B1 (ko) | 블록 수준 기록 시 판독 방법 및 장치 | |
KR20070117606A (ko) | 데이터용과 에러 정정 코드용으로 전환가능한 부분을 갖는메모리 | |
KR0183377B1 (ko) | 비휘발성 메모리 | |
KR940010110A (ko) | 부트블록(Boot Block)형 또는 표준형 플래쉬 메모리장치에서 선택적으로 사용할 수 있는 전기적인 소거가 가능한 영속성 반도체 메모리장치 | |
KR20000058001A (ko) | 메인 비트 라인과 서브 비트 라인을 갖는 반도체 기억 장치 | |
US6188603B1 (en) | Nonvolatile memory device | |
US6026021A (en) | Semiconductor memory array partitioned into memory blocks and sub-blocks and method of addressing | |
US5499216A (en) | Semiconductor memory device selectively operating divided memory blocks | |
KR100308745B1 (ko) | 방해가감소된플래쉬메모리시스템및방법 | |
US6477082B2 (en) | Burst access memory with zero wait states | |
US6377487B1 (en) | Flash memory device | |
US20030095438A1 (en) | Nonvolatile semiconductor memory device having function of determining good sector | |
JPH0628893A (ja) | 半導体記憶装置 | |
KR20040029536A (ko) | 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템 | |
KR100587874B1 (ko) | 반도체 기억 장치 | |
KR940012401A (ko) | 일괄소거형 비휘발성 반도체기억장치 및 그 시험방법 | |
JP2002124092A (ja) | 不揮発性半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120919 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140930 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |