KR100525677B1 - 통신제어모듈의 이중화 장치 및 방법 - Google Patents

통신제어모듈의 이중화 장치 및 방법 Download PDF

Info

Publication number
KR100525677B1
KR100525677B1 KR10-2002-0039789A KR20020039789A KR100525677B1 KR 100525677 B1 KR100525677 B1 KR 100525677B1 KR 20020039789 A KR20020039789 A KR 20020039789A KR 100525677 B1 KR100525677 B1 KR 100525677B1
Authority
KR
South Korea
Prior art keywords
buffer
communication unit
communication
channel
bus
Prior art date
Application number
KR10-2002-0039789A
Other languages
English (en)
Other versions
KR20040005289A (ko
Inventor
이상경
이갑래
서재승
서석훈
Original Assignee
학교법인 두원학원
모건코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 두원학원, 모건코리아 주식회사 filed Critical 학교법인 두원학원
Priority to KR10-2002-0039789A priority Critical patent/KR100525677B1/ko
Publication of KR20040005289A publication Critical patent/KR20040005289A/ko
Application granted granted Critical
Publication of KR100525677B1 publication Critical patent/KR100525677B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure

Abstract

본 발명은 통신제어모듈 장치를 두 개의 버퍼들을 이용해 이중화하기 위한 것이다. 이러한 본 발명은, 통신제어모듈 장치가 제1 및 제2버퍼와, 소정 프로토콜 통신규격에 따라 생성된 송신메세지를 상기 제1 및 제2버퍼에 저장하는 통신부와, 상기 제1 및 제2버퍼에 각각 연결되며 상기 제1 및 제2버퍼로부터의 송신메세지를 소정 버스로 전송하는 제1 및 제2채널통신부를 포함한다. 통신 시도시 상기 제1버퍼를 인에이블시켜 상기 제1버퍼에 저장되어 있는 상기 송신데이터를 상기 제1버퍼에 연결되어 있는 제1채널통신부를 통해 상기 버스로 전송한 후 제1설정시간동안 응답을 대기한다. 상기 제1설정시간 내에 응답이 없을 시 상기 제2버퍼를 인에이블시켜 상기 제2버퍼에 저장되어 있는 상기 송신데이터를 상기 제2버퍼에 연결되어 있는 제2채널통신부를 통해 상기 버스로 전송한 후 제2설정시간동안 응답을 대기한다. 만일, 상기 제2설정시간 내에 상기 제2채널통신부를 통해 응답이 수신되면, 상기 제2채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정한다.

Description

통신제어모듈의 이중화 장치 및 방법{APPARATUS AND METHOD FOR DUPLICATION OF COMMUNICATION CONTROL MODULE}
본 발명은 통신제어모듈의 이중화 장치 및 방법에 관한 것으로, 특히 이중버퍼를 이용하여 통신제어모듈을 이중화하기 위한 장치 및 방법에 관한 것이다.
최근, 밸브 구동용 전동 엑추에어터(Actuator) 산업은 고객의 요구가 다양해지고 있다. 예를 들어, 고객은 통신기능을 활용한 원격에서의 제어 및 감시가 가능하고, 데이터 로거(Data Logger)기능 및 이상진단 기능 등이 장착된 지능화된 엑추에이터를 요구하고 있다. 이를 위해 개방형 실시간 프로토콜로 전동 밸브 엑추에이터에 적합한 프로피버스(Profibus)를 구현한 통신제어 모듈이 최근 많이 개발되고 있다.
한편, 상기 통신제어모듈 설계시 통신채널의 오동작에 대한 안정화 장치로 통신채널을 이중화하는 방식을 사용하고 있다.
도 1은 종래기술에 따른 통신채널을 이중화로 구성한 통신제어모듈 장치의 블록구성을 보여준다. 도시된 바와 같이, 상기 통신제어모듈 장치는 마이크로프로세서(100)와 제1통신부(111), 포토커플러(112), RS485 인터페이스부(113)로 구성되는 제1채널통신부(110)와, 제2통신부(121), 포토커플러(122), 버스 드라이버(123)로 구성되는 제2채널통신부(120)와 RS485버스(130)를 포함하여 구성된다.
상기 도 1을 참조하면, 마이크로프로세서(100)는 상기 통신제어모듈 장치의 전반적인 동작을 제어한다. 제1통신부(111)는 소정 프로토콜 통신규격으로 통신을 수행하기 위해 설계된 통신ASIC칩이다. 통상, 미리 약속된 메세지를 생성하거나 수신된 메시지를 분해하는 기능을 수행한다. 포토커플러(112)는 상기 제1통신부(111)와 버스 드라이버(113) 사이에 송수신되는 데이터를 광신호로 전달하는 기능을 수행한다. 상기 포토커플러(112)는 노이즈(noise) 전달 방지 및 절연 등을 위해 사용된다. 버스 드라이버(113)는 RS485버스(130)로 데이터를 송신하거나 상기 RS485(130)로부터 데이터를 수신하는 기능을 수행한다. 상기 RS485버스(130)는 일대다 통신을 위해 사용된다. 한편, 상기 제2채널통신부(120)을 구성하는 구성들(121,122,123)의 각각은 상기 제1채널통신부(110)을 구성하는 구성들과 동일한 기능을 수행하므로 상세한 설명은 생략한다.
여기서, 상기 마이크로프로세서(100)는 상기 제1채널통신부(110)를 통해 통신을 시도한다. 예를들어, 제1통신부(111)를 통해 응답을 요구하는 메시지를 생성하여 상대측으로 전송한다. 이후, 일정시간동안 수신신호가 없으면 상기 마이크로프로세서(100)는 장애로 인식하여 통신 채널의 절체를 수행한후 상기 제2채널통신부(120)를 통해 통신을 시도한다. 즉, 제2통신부(111)에서 응답을 요구하는 메시지를 다시 생성하여 상대측으로 전송한다.
그런데, 상기와 같이 통신ASIC(통신부)과 버스 드라이버를 모두 이중화장치로 구성할 경우, 가격이 높은 통신 ASIC을 많이 사용해야 하므로 비용이 증가하고 회로도가 복잡해지는 문제점이 있다. 예를들어, 전동밸브 엑추에이터의 장착공간은 매우 좁기 때문에 통신 제어 모듈을 최적화 설계하여 가능한 PCB크기를 최소화하여야 한다. 따라서, 통신 ASIC칩 사용을 가능한 줄이면서 이중화 기능을 가지는 방안이 요구되고 있다. 이것은 PCB 크기를 최소화하여 장착공간을 줄일 수 있는 방안이 될 것이다.
따라서 상기한 문제점을 해결하기 위한 본 발명의 목적은 이중화 버퍼를 사용하여 통신제어모듈을 이중화하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 통신제어모듈에서 하나의 통신ASIC과 두 개의 버퍼들을 사용하여 이중화 채널을 구성하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 통신제어모듈에서 하나의 통신ASIC과 두 개의 버퍼들을 사용하여 이중화 채널을 구성하고, 이중화 채널의 이상유무를 판단하여 절체 동작을 수행하기 위한 장치 및 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 제1견지에 따르면, 통신제어모듈의 이중화 장치가, 제1 및 제2버퍼와, 소정 프로토콜 통신규격에 따라 생성된 송신데이터를 상기 제1 및 제2버퍼에 저장하는 통신부와, 통신 시도시 상기 제1버퍼를 인에이블시켜 상기 제1버퍼에 저장되어 있는 상기 송신데이터를 상기 제1버퍼에 연결되어 있는 제1채널통신부를 통해 전송한후 제1소정시간 동안 응답을 대기하고, 상기 제1소정시간 내에 응답이 없을 시 상기 제2버퍼를 인에이블시켜 상기 제2버퍼에 저장되어 있는 상기 송신데이터를 상기 제2버퍼에 연결되어 있는 제2채널통신부를 통해 전송한후 제2소정시간동안 응답을 대기하며, 상기 제2채널통신부를 통해 응답 수신시 상기 제2채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정하는 프로세서를 포함하는 것을 특징으로 한다.
바람직하게, 상기 제1소정시간 내에 상기 제1채널통신부를 통해 응답이 수신시, 상기 프로세서는 상기 제1채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정하는 것을 특징으로 한다.
바람직하게, 상기 제1 및 제2채널통신부 각각은, 대응되는 버퍼로부터의 송신데이터를 광신호로 버스드라이버에 전달하는 포토커플러와, 상기 포토커플러로부터의 송신데이터를 소정 버스규격에 맞는 신호로 변환하여 상기 버스로 전송하는 상기 버스드라이버를 포함하는 것을 특징으로 한다.
본 발명의 제2견지에 따르면, 제1 및 제2버퍼와, 소정 프로토콜 통신규격에 따라 생성된 송신메세지를 상기 제1 및 제2버퍼에 저장하는 통신부와, 상기 제1 및 제2버퍼에 각각 연결되며 상기 제1 및 제2버퍼로부터의 송신메세지를 소정 버스로 전송하는 제1 및 제2채널통신부를 포함하는 통신제어모듈 장치에서 통신에 사용할 채널통신부를 결정하기 위한 방법이, 통신 시도시 상기 제1버퍼를 인에이블시켜 상기 제1버퍼에 저장되어 있는 상기 송신데이터를 상기 제1버퍼에 연결되어 있는 제1채널통신부를 통해 상기 버스로 전송한 후 제1설정시간동안 응답을 대기하는 과정과, 상기 제1설정시간 내에 응답이 없을 시 상기 제2버퍼를 인에이블시켜 상기 제2버퍼에 저장되어 있는 상기 송신데이터를 상기 제2버퍼에 연결되어 있는 제2채널통신부를 통해 상기 버스로 전송한 후 제2설정시간동안 응답을 대기하는 과정과, 상기 제2설정시간 내에 상기 제2채널통신부를 통해 응답 수신 시, 상기 제2채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정하는 과정을 포함하는 것을 특징으로 한다.
바람직하게, 상기 제1설정시간 내에 제1채널통신부를 통해 응답 수신 시, 상기 제1채널통신부를 통신에 사용할 활성 유니트로 결정하는 과정을 더 포함하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하 본 발명은 하나의 통신ASIC과 두 개의 버퍼들을 사용하여 이중화 채널을 구성하고, 소프트웨어적으로 이중화 채널의 이상유무를 판단하여 절체 동작을 수행하기 위한 기술에 대해 설명할 것이다. 이러한 본 발명은 통신ASIC칩 사용을 가능한 줄이면서 이중화 기능을 제공하는 것으로, PCB크기를 최소화하여 장착공간을 최소화할 수 있다.
도 2는 본 발명의 실시 예에 따른 통신채널을 이중화로 구성한 통신제어모듈 장치의 블록구성을 보여준다. 도시된 바와 같이, 상기 통신제어모듈 장치는 마이크로프로세서(200)와 통신부(201)와, 제1버퍼(211)와 제2버퍼(221)와, 포토커플러(212), 버스 드라이버(213)로 구성되는 제1채널통신부(210)와, 포토커플러(222), 버스 드라이버(223)로 구성되는 제2채널통신부(220)와 RS485버스(230)를 포함하여 구성된다. 즉, 상기 통신제어모듈 장치는 하나의 통신ASIC칩과 두 개의 버퍼들을 사용하여 이중화 채널을 구성한 것을 특징으로 한다.
상기 도 2을 참조하면, 마이크로프로세서(200)는 상기 통신제어모듈 장치의 전반적인 동작을 제어한다. 상기 마이크로프로세서(200)는 원-칩(one chip) 마이크로프로세서로, 상기 통신제어모듈장치의 전반적인 동작을 제어하기 위한 프로그램을 저장하기 위한 롬(ROM) 및 상기 프로그램 수행중에 발생하는 일시적인 데이터를 저장하기 위한 램(RAM) 등을 구비한다. 특히, 본 발명에 따라 상기 마이크로프로세서(200)는 제1채널 및 제2채널의 이상유무를 판단하여 특정 채널의 이상을 검출할 시 다른 채널로의 절체 동작을 제어한다. 통신부(201)는 소정 프로토콜 통신 규격으로 통신을 수행하기 위해 설계된 통신ASIC칩이다. 통상, 미리 약속된 메세지를 생성하거나 수신된 메시지를 분해하는 기능을 수행한다.
제1버퍼(211)는 상기 마이크로프로세서(200)의 제어신호에 의해 상기 통신부(201)로부터의 송신 데이터를 상기 포토커플러(212)로 전달하고, 상기 포토커플러(212)로부터의 수신 데이터를 상기 통신부(201)로 전달한다. 포토커플러(212)는 상기 제1버퍼(211)와 버스 드라이버(213) 사이에 송수신되는 데이터를 광신호로 전달하는 기능을 수행한다. 상기 포토커플러(212)는 노이즈(noise) 전달 방지 및 절연 등을 위해 사용된다. 버스 드라이버(213)는 상기 RS485버스(230)로 데이터를 송신하거나 상기 RS485(230)로부터 데이터를 수신하는 기능을 수행한다. 상기 RS485버스(230)는 일대다 통신을 위해 사용된다.
제2버퍼(221)는 상기 마이크로프로세서(200)의 제어신호에 의해 상기 통신부(201)로부터의 송신 데이터를 상기 포토커플러(222)로 전달하고, 상기 포토커플러(222)로부터의 수신 데이터를 상기 통신부(201)로 전달한다. 포토커플러(222)는 상기 제1버퍼(221)와 버스 드라이버(223) 사이에 송수신되는 데이터를 광신호로 전달하는 기능을 수행한다. 상기 포토커플러(222)는 노이즈(noise) 전달 방지 및 절연 등을 위해 사용된다. 버스 드라이버(223)는 상기 RS485버스(230)로 데이터를 송신하거나 상기 RS485버스(230)로부터 데이터를 수신하는 기능을 수행한다.
상술한 구성을 갖는 통신제어모듈 장치의 동작을 살펴보면 다음과 같다.
우선, 통신 시도시 상기 마이크로프로세서(200)는 소정 규칙에 의해 상기 두 개의 버퍼들(211,221)중 하나를 선택하여 인에이블(enable)시킨다. 여기서는 제1버퍼(211)를 우선적으로 선택하는 것으로 가정한다. 이후, 상기 마이크로프로세서(200)는 송신데이터를 상기 통신부(201)로 전달하고, 상기 통신부(201)는 상기 송신데이터를 송신 메시지로 포맷팅하여 상기 제1버퍼(211) 및 상기 제2버퍼(221)로 출력한다. 예를들어, 상기 송신메세지는 응답을 요구하는 메시지이다. 여기서, 상기 제1버퍼(211)는 상기 마이크로프로세서(200)의 제어신호에 의해 인에이블된 상태이므로, 상기 제1버퍼(211)는 상기 송신메세지를 포토커플러(212)로 전달하고, 상기 포토커플러(212)는 상기 송신메세지를 광신호로 상기 버스드라이버(213)에 전달하며, 상기 버스드라이버(213)는 상기 송신메세지를 RS485규격에 맞는 신호로 변환하여 상기 RS485버스(230)로 전달한다.
한편, 상기 마이크로프로세서(200)는 상기와 같이 응답을 요구하는 송신메세지를 전송하고, 소정시간동안 수신신호가 감지되는지 검사한다. 예를들어, 상기 통신부(201)의 와치독(Watch Dog) 타이머 기능을 이용하여 수신신호를 감지한다. 상기 수신신호는 상기와 같은 송신과정의 역과정으로 수신된다. 만일, 상기 소정시간동안 수신신호가 감지되지 않으면, 상기 통신부(201)는 와치독 타이머 기능에 의해 상기 마이크로프로세서(200)로 통신채널의 절체를 요구하는 인터럽트 신호를 발생한다. 그러면, 상기 마이크로프로세서(200)는 상기 제1버퍼(211)의 동작을 디스에이블시키고, 상기 제2버퍼(221)의 동작을 인에이블시켜 상기 제2버퍼(221)에 버퍼링되어 있는 송신메세지를 다시 송신하여 통신을 시도한다. 즉, 제1채널에서 제2채널로 절체동작을 수행한다. 이후, 상기 제2채널을 통해 수신신호가 감지되면, 이후 통신을 상기 제2채널을 통해 수행한다.
도 3은 본 발명의 실시 예에 따른 이중화장치에서 통신채널을 절체하기 위한 절차를 도시하고 있다.
상기 도 3을 참조하면, 통신 시도시 상기 마이크로프로세서(200)는 301단계에서 상기 제1버퍼(211)의 동작을 인에이블시켜 제1채널을 선택한다. 이후, 상기 마이크로프로세서(200)는 303단계에서 응답을 요구하는 송신데이터를 생성하고, 305단계에서 상기 선택된 제1채널통신부(210)를 통해 전송한다. 앞서 설명한 바와 같이, 상기 마이크로프로세서(200)에서 생성된 송신 데이터는 상기 통신부(201), 제1버퍼(211), 포토커플러(212) 및 버스 드라이버(213)를 통해 상기 RS485버스(230)로 전송된다. 이 과정에서 상기 송신데이터는 상기 제2버퍼(221)에도 버퍼링된다.
이후, 상기 마이크로프로세서(200)는 307단계에서 와치독(Watch-dog) 타이머 기능을 수행하기 위한 카운팅(counting)을 시작하고, 309단계에서 상기 송신메세지에 응답하는 신호가 수신되는지 검사한다. 만일, 상기 수신신호가 감지되면 상기 마이크로프로세서(200)는 323단계로 진행하여 제1채널통신부를 활성(Active) 유니트(unit))로 결정한후 상기 제1채널통신부를 통해 통신을 수행한다. 반면, 상기 수신신호가 감지되지 않으면, 상기 마이크로프로세서(200)는 311단계로 진행하여 미리 설정되어 있는 수신대기시간에 도달했는지를 검사한다. 즉, 상기 와치독 타이머 기능에 의한 인터럽트가 발생했는지 검사한다. 만일, 상기 수신대기시간에 도달되었을 시, 상기 마이크로프로세서(200)는 통신선로(제1채널)에 장애가 있다고 판단한후 절체동작을 위해 313단계로 진행하고, 그렇지 않으면 다시 수신신호를 감지하기 위해 상기 309단계로 되돌아간다.
한편, 상기 수신대기시간에 도달할 때까지 수신신호를 감지하지 못한 경우, 상기 마이크로프로세서(200)는 상기 313단계에서 상기 제2버퍼(221)의 동작을 인에이블시켜 제2채널을 선택하고, 315단계에서 상기 버퍼링되어 있는 송신데이터를 상기 선택된 제2채널통신부(220)를 통해 상기 RS485버스(230)로 전송한다. 앞서 설명한 바와 같이, 상기 제2버퍼(221)에 버퍼링되어 있던 송신데이터는 상기 포토커플러(222) 및 버스드라이버(223)를 거쳐 상기 RS485버스(230)로 전송된다.
이후, 상기 마이크로프로세서(200)는 317단계에서 상기 와치독 타이머 기능을 수행하기 위한 카운팅을 시작하고, 319단계에서 상기 송신메세지에 응답하는 신호가 수신되는지 검사한다. 만일, 상기 수신신호가 감지되면 상기 마이크로프로세서(200)는 325단계로 진행하여 제2채널통신부를 활성(Active) 유니트로 결정한후 상기 제2채널통신부를 통해 통신을 수행한다. 반면, 상기 수신신호가 감지되지 않으면, 상기 마이크로프로세서(200)는 321단계로 진행하여 미리 설정되어 있는 수신대기시간에 도달했는지를 검사한다. 만일, 상기 수신대기시간에 도달되었을 시, 상기 마이크로프로세서(200)는 다시 절체 동작을 수행하기 위해 상기 301단계로 되돌아가 이하 단계를 재수행하고, 그렇지 않으면 계속해서 수신신호를 감지하기 위해 상기 319단계로 되돌아간다.
상술한 실시예는 와치독 타이머 기능을 마이크로프로세서 내부에 구현한 것으로 설명하고 있지만, 도 2의 설명에서 기재된 바와 같이 통신부(201) 내부에 구현할 수도 있다. 이 경우, 상기 마이크로프로세서(200)가 먼저 제1버퍼(211)를 선택하여 제1채널통신부(210)를 통해 통신을 시도한다. 그리고, 상기 마이크로프로세서(200)는 통신부(201)의 와치독 타이머 신호를 이용하여 통신선로의 이상유무를 판단한다. 이상이 있다고 판단된 경우, 상기 마이크로프로세서(200)는 상기 제2버퍼(221)를 선택하여 제2채널통신부(220)를 통해 다시 통신을 시도한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정 해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이, 본 발명은 이중화 버퍼를 이용해 이중화장치를 구현함으로써 ASIC칩의 사용을 줄일수 있다. 그리고, 본 발명의 통신부를 구성하는 장치(예를들어 SPC3 칩)의 단가는 만원 단위이고 버퍼는 천원 이내의 단위이므로 본원 발명은 양산 시 종래기술에 비하여 가격에서 저렴하고, 통신부인 ASIC칩의 크기가 버퍼의 크기보다 크므로 하나의 통신부를 사용하는 본원발명은 PCB 크기를 종래에 비해 줄일 수 있다.
도 1은 종래기술에 따른 통신채널을 이중화로 구성한 통신제어모듈 장치의 블록구성을 보여주는 도면.
도 2는 본 발명의 실시 예에 따른 통신채널을 이중화로 구성한 통신제어모듈 장치의 블록구성을 보여주는 도면.
도 3은 본 발명의 실시 예에 따른 이중화장치에서 통신채널을 절체하기 위한 절차를 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
200 : 마이크로프로세서 201 : 통신부
211 : 제1버퍼 212 : 제1포토커플러
213 : 제1버스드라이버 221 : 제2버퍼
222 : 제2포토커플러 223 : 제2버스드라이버
230 : RS버스

Claims (9)

  1. 통신제어모듈의 이중화 장치에 있어서,
    제1 및 제2버퍼와,
    소정 프로토콜 통신규격에 따라 생성된 송신데이터를 상기 제1 및 제2버퍼에 저장하는 통신부와,
    통신 시도시 상기 제1버퍼를 인에이블시켜 상기 제1버퍼에 저장되어 있는 상기 송신데이터를 상기 제1버퍼에 연결되어 있는 제1채널통신부를 통해 전송한후 제1소정시간 동안 응답을 대기하고, 상기 제1소정시간 내에 응답이 없을 시 상기 제2버퍼를 인에이블시켜 상기 제2버퍼에 저장되어 있는 상기 송신데이터를 상기 제2버퍼에 연결되어 있는 제2채널통신부를 통해 전송한후 제2소정시간동안 응답을 대기하며, 상기 제2채널통신부를 통해 응답 수신시 상기 제2채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정하는 프로세서를 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 제1소정시간 내에 상기 제1채널통신부를 통해 응답이 수신시, 상기 프로세서는 상기 제1채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 제1 및 제2채널통신부 각각은,
    대응되는 버퍼로부터의 송신데이터를 광신호로 버스드라이버에 전달하는 포토커플러와,
    상기 포토커플러로부터의 송신데이터를 소정 버스규격에 맞는 신호로 변환하여 상기 버스로 전송하는 상기 버스드라이버를 포함하는 것을 특징으로 하는 장치.
  4. 제3항에 있어서,
    상기 소정 버스는 RS-485버스인 것을 특징으로 하는 장치.
  5. 제1 및 제2버퍼와, 소정 프로토콜 통신규격에 따라 생성된 송신메세지를 상기 제1 및 제2버퍼에 저장하는 통신부와, 상기 제1 및 제2버퍼에 각각 연결되며 상기 제1 및 제2버퍼로부터의 송신메세지를 소정 버스로 전송하는 제1 및 제2채널통신부를 포함하는 통신제어모듈 장치에서 통신에 사용할 채널통신부를 결정하기 위한 방법에 있어서,
    통신 시도시 상기 제1버퍼를 인에이블시켜 상기 제1버퍼에 저장되어 있는 상기 송신데이터를 상기 제1버퍼에 연결되어 있는 제1채널통신부를 통해 상기 버스로 전송한 후 제1설정시간동안 응답을 대기하는 과정과,
    상기 제1설정시간 내에 응답이 없을 시 상기 제2버퍼를 인에이블시켜 상기 제2버퍼에 저장되어 있는 상기 송신데이터를 상기 제2버퍼에 연결되어 있는 제2채널통신부를 통해 상기 버스로 전송한 후 제2설정시간동안 응답을 대기하는 과정과,
    상기 제2설정시간 내에 상기 제2채널통신부를 통해 응답 수신 시, 상기 제2채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정하는 과정을 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서,
    상기 소정 버스는 RS-485버스인 것을 특징으로 하는 방법.
  7. 제5항에 있어서,
    상기 제1설정시간 내에 상기 제1채널통신부를 통해 응답 수신 시, 상기 제1채널통신부를 통신에 사용할 활성 유니트로 결정하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  8. 제1 및 제2버퍼와, 소정 프로토콜 통신규격에 따라 생성된 송신메세지를 상기 제1 및 제2버퍼에 저장하는 통신부와, 상기 제1 및 제2버퍼에 각각 연결되며 상기 제1 및 제2버퍼로부터의 송신메세지를 소정 버스로 전송하는 제1 및 제2채널통신부를 포함하는 통신제어모듈 장치에서 통신에 사용할 채널통신부를 결정하기 위한 방법에 있어서,
    통신 시도시 상기 제1버퍼를 인에이블시켜 상기 제1버퍼에 저장되어 있는 상기 송신데이터를 상기 제1버퍼에 연결되어 있는 제1채널통신부를 통해 상기 버스로 전송한 후 제1 와치독 타이머를 구동하는 과정과,
    상기 제1 와치독 타이머가 소멸할때까지 상기 송신데이터에 대한 응답이 없을시 인터럽트를 발생하는 과정과,
    상기 인터럽트에 의해 상기 제2버퍼를 인에이블시켜 상기 제2버퍼에 저장되어 있는 상기 송신데이터를 상기 제2버퍼에 연결되어 있는 제2채널통신부를 통해 상기 버스로 전송한 후 제2 와치독 타이머를 구동하는 과정과,
    상기 제2 와치독 타이머가 소멸하기전 상기 제2채널통신부를 통해 응답 수신 시, 상기 제2채널통신부를 통신에 사용할 활성 유니트(active unit)로 결정하는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    상기 제1 와치독 타이머가 소멸하기전 상기 제1채널통신부를 통해 응답 수신시, 상기 제1채널통신부를 통신에 사용할 활성 유니트로 결정하는 과정을 포함하는 것을 특징으로 하는 방법.
KR10-2002-0039789A 2002-07-09 2002-07-09 통신제어모듈의 이중화 장치 및 방법 KR100525677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039789A KR100525677B1 (ko) 2002-07-09 2002-07-09 통신제어모듈의 이중화 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039789A KR100525677B1 (ko) 2002-07-09 2002-07-09 통신제어모듈의 이중화 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040005289A KR20040005289A (ko) 2004-01-16
KR100525677B1 true KR100525677B1 (ko) 2005-11-03

Family

ID=37315632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039789A KR100525677B1 (ko) 2002-07-09 2002-07-09 통신제어모듈의 이중화 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100525677B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561636B1 (ko) * 2004-11-22 2006-03-15 한국전자통신연구원 이더넷 패킷 스위치 장치
KR100689823B1 (ko) * 2006-02-08 2007-03-08 (주)이에스텍 알에스-485통신 제어장치
KR101151527B1 (ko) * 2010-08-10 2012-05-30 주식회사 포스코아이씨티 원전 제어 시스템
KR101449274B1 (ko) * 2013-04-23 2014-10-08 현대오트론 주식회사 유효 채널을 이용하는 와치독 및 그 동작방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250931A (ja) * 1993-02-26 1994-09-09 Mitsubishi Electric Corp 情報処理装置
JPH07250102A (ja) * 1994-03-08 1995-09-26 Fujikura Ltd データ伝送回路
JPH08316957A (ja) * 1995-05-22 1996-11-29 Nec Commun Syst Ltd 二重化ネットワーク管理システム
JP2000148523A (ja) * 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 二重化メモリ装置及びメモリ切替方法
KR20010071104A (ko) * 1999-12-29 2001-07-28 윤종용 통신장치의 이중화 방법 및 이중화된 프로세서 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250931A (ja) * 1993-02-26 1994-09-09 Mitsubishi Electric Corp 情報処理装置
JPH07250102A (ja) * 1994-03-08 1995-09-26 Fujikura Ltd データ伝送回路
JPH08316957A (ja) * 1995-05-22 1996-11-29 Nec Commun Syst Ltd 二重化ネットワーク管理システム
JP2000148523A (ja) * 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 二重化メモリ装置及びメモリ切替方法
KR20010071104A (ko) * 1999-12-29 2001-07-28 윤종용 통신장치의 이중화 방법 및 이중화된 프로세서 장치

Also Published As

Publication number Publication date
KR20040005289A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
US6346873B1 (en) Power saving in a contention and polling system communication system
KR100525677B1 (ko) 통신제어모듈의 이중화 장치 및 방법
EP0886410A2 (en) Data communication method, data communication apparatus, and data communication program recording medium
CN104536853B (zh) 一种保障双控制器存储设备资源连续可用性的装置
JPH1041964A (ja) プログラマブルコントローラのネットワークシステム
US11307552B2 (en) Method for modifying a configuration and industrial plant system
KR100724495B1 (ko) 피엘씨 이중화 시스템 및 운전 방법
JP2003134002A (ja) 光インタフェース
JP2937871B2 (ja) ポーリング式監視方法
JPH10232704A (ja) 二重化プログラマブルコントローラ
KR950010483B1 (ko) 전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신방법
KR100227516B1 (ko) 대용량 통신처리장치에서의 전화망 가입자 제어장치
KR0143970B1 (ko) 복수의 시스템과 통신하는 단일 프로세서의 통신포트제어방법 및 그 장치
KR19980061833A (ko) 전전자 교환기의 스탠바이 프로세서의 자기진단 방법
KR100396782B1 (ko) 핫 스탠바이 이중화 보드와 하나의 리피터/허브를 사용한이더넷 연결 장치 및 방법
JPS6279554A (ja) デ−タ通信システム
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
JPS61244149A (ja) デ−タ伝送システム
JP3033660B2 (ja) データ通信制御における障害検出方法
KR100672115B1 (ko) 데이터 전송 제어 네트워크의 원격 제어시스템 및 그에 따른 제어방법
JPH06235475A (ja) 電磁弁制御装置
JP4257995B2 (ja) 半二重通信制御方式
JP3483547B2 (ja) 通信システムおよび通信制御装置
JPH04129443A (ja) 情報交換システム
JPS63299625A (ja) デ−タ転送方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081028

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee