KR100525534B1

KR100525534B1 - 대수형 아날로그/디지털 변환기, 대수형 아날로그/디지털변환 방법, 대수형 디지털/아날로그 변환기, 대수형디지털/아날로그 변환 방법 및 물리량 측정 시스템

Info

Publication number: KR100525534B1
Application number: KR10-2001-7013045A
Authority: KR
Inventors: 야카베마사미
Original assignee: 도쿄 엘렉트론 가부시키가이샤
Priority date: 2000-02-14
Filing date: 2001-02-13
Publication date: 2005-11-02
Also published as: US6900751B2; ATE323970T1; EP1202460B1; EP1202460A1; US6633247B2; DE60118861T2; CN1179485C; WO2001059933A1; US20040263371A1; US20020181257A1; KR20010113798A; CN1363141A; DE60118861D1; TW525353B; DK1202460T3; EP1202460A4

Abstract

기준 참조 전압(Vref0)을 아날로그 승산기(11)에서 n승하여, 참조전압(Vref1)을 얻는다. Vref1을 아날로그 승산기(12), (13)에서 순차적으로 n승하여 Vref2, Vref3을 얻는다. Vref0∼Vref3을 스위치군(38)∼(41)에서 제어하여, 센서 회로(2)의 입력 전압(Vin)과 함께 아날로그 승산기(14)에 입력한다. 아날로그 승산기(14)의 곱셈 결과(Vx)와 센서 회로(2)의 출력 전압(Vout)을 비교기(15)에서 순차 비교하여 디지털 출력값(Dout)을 얻는다. 아날로그 승산기(14)는 적당히 설정한다.

Description

대수형 아날로그/디지털 변환기, 대수형 아날로그/디지털 변환 방법, 대수형 디지털/아날로그 변환기, 대수형 디지털/아날로그 변환 방법 및 물리량 측정 시스템{LOGARITHMIC A/D CONVERTER, METHOD OF LOGARITHMIC A/D CONVERSION, LOGARITHMIC D/A CONVERTER, METHOD OF LOGARITHMIC D/A CONVERSION, AND SYSTEM FOR MEASURING PHYSICAL QUANTITY}

본 발명은 대수형 A/D 변환기, 대수형 A/D 변환 방법, 대수형 D/A 변환기, 대수형 D/A 변환 방법 및 물리량 측정 시스템에 관한 것이다.

지금까지 다이내믹 영역의 넓은 검파 신호를 A/D 변환할 때, 대수형의 A/D 변환기가 사용되어 왔다. 왜냐하면, 대수형 A/D 변환기는 선형의 A/D 변환기보다도 미소한 입력에 대해 충분한 분해능을 얻을 수 있어, 큰 전압값이 입력되어도 포화시키지 않고 디지털 변환할 수 있기 때문이다. 특개평 1-158878호 공보에 이와 같은 대수형 A/D 변환기의 종래의 하나의 일예가 기재되어 있다. 도 6은 이 종래예의 대수형 A/D 변환기를 도시한 회로도이다. 동 도면에 도시한 바와 같이, 이 대수형 A/D 변환기에서는, 참조 전압 단자(44)에 인가된 참조 전압(Vref)이 저항값이 다른 다수의 저항(47)을 이용하여 대수 함수에 따른 수열로 분압되어 있다. 이와 같이 분압하여 얻어진 각각의 각 전압이 아날로그 입력 단자(45)로부터 입력된 입력 전압(Vin)과 비교기(42)에서 비교된다. 그리고 이 비교의 결과에 따라 「하이」또는 「로우」의 로직 신호가 각 비교기(42)로부터 출력된다. 출력된 각 신호는 디코더(43)에서 디지털 신호(Dout)로 2진 코드화되어, 디지털 출력 단자(46)로부터 출력된다. 이 A/D 변환기에서는 참조 전압(Vref)이 대수 함수에 따른 수열로 분압되어 디지털 신호(Dout)가 출력된다.

도 1은 본 발명의 일 실시형태의 대수형 A/D 변환기를 도시한 회로도의 일예,

도 2는 도 1의 타이밍 회로로부터 출력되는 펄스 신호를 도시한 타이밍·챠트도의 일예,

도 3은 도 1의 대수형 A/D 변환기를 이용한 측정 시스템의 일예를 도시한 블록도,

도 4는 도 1의 대수형 대수형 A/D 변환기의 출력 데이터의 일예를 도시한 그래프,

도 5는 본 발명의 일 실시형태의 대수형 A/D 변환기를 도시한 회로도의 일예,

도 6은 종래의 대수형 A/D 변환기의 예를 도시한 회로도,

도 7은 본 발명의 일 실시형태의 대수형 A/D 변환기 또는 대수형 D/A 변환기에서의 부분 회로도의 일예,

도 8은 본 발명의 일 실시형태의 대수형 A/D 변환기 또는 대수형 D/A 변환기의 부분 회로도의 일예,

도 9는 본 발명의 일 실시형태의 대수형 A/D 변환기 또는 대수형 D/A 변환기의 부분 회로도의 일예,

도 10은 본 발명의 일 실시형태의 대수형 A/D 변환기를 도시한 회로도의 일예,

도 11은 본 발명의 일 실시형태의 대수형 D/A 변환기를 도시한 회로도의 일예이다.

본 발명의 대수형 A/D 변환기는 이하의 참조 전압 발생장치와, 비교 전압 연산장치와, 비교기를 포함하는 구성으로 되어 있다. 여기에서, 참조 전압 발생장치에서는 전압값이 각각 n승 관계의 수열이 되는 다수의 참조 전압이 소정의 전압값을 n승으로 하는 적어도 하나의 제1 승산기에 의해 만들어진다. 비교 전압 연산 장치는 적어도 하나의 상기 참조 전압에 따라 비교 전압을 발생한다. 비교기는 상기 비교 전압을 기준으로 하여, 피변환 전압에 대응하는 디지털 출력값을 출력한다.

본 발명의 대수형 A/D 변환 방법은 전압값이 각각 n승 관계의 수열이 되는 다수의 참조 전압을 발생시키는 것과, 적어도 하나의 상기 참조 전압에 따른 다수의 비교 전압을 발생시키는 것과, 이 비교 전압을 기준으로 하여 피변환 전압에 대응하는 디지털 출력값을 결정하는 것을 포함하고 있다.

본 발명의 D/A 변환기는 소정의 전압값을 n승하는 승산기를 이용하여 전압값이 각각 n승 관계의 수열이 되는 다수의 참조 전압을 각 비트에 대응시켜 발생시키는 참조 전압 발생장치와, 각 비트에 대응하는 참조 전압으로부터 입력 비트의 열에 따라 참조 전압을 선택하는 선택부와, 선택된 참조 전압을 곱셈하여 출력 전압값을 만드는 승산기를 포함한다.

본 발명의 대수형 D/A 변환 방법은, 소정의 전압값을 n승하여, 전압값 각각이 n승 관계의 수열을 이루는 참조 전압을 각 비트에 대응시켜 발생시켜, 입력 비트열에 따라 상기 참조 전압을 선택하여 그 선택된 참조 전압을 곱셈하여 D/A 변환한다.

본 발명의 물리량 측정 시스템은 본 발명의 대수형 A/D 변환기를 조립한 것이다.

본 장치와 방법은 간소한 회로 구성이면서 정확하게 대수 변환된 출력 신호를 얻을 수 있는 대수형 A/D 변환기, 대수형 A/D 변환 방법, 대수형 D/A 변환기, 대수형 D/A 변환 방법 또는 이 대수형 A/D 변환기를 조립한 물리량 측정 시스템이다.

이 대수형 A/D 변환기는 참조 전압 발생 장치와, 비교 전압 연산 장치와, 비교기를 포함한다. 여기에서 참조전압 발생장치에서는 전압값이 각각 n승 관계의 수열이 되는 다수의 참조 전압이 소정의 전압값을 n승하는 적어도 하나의 제1 승산기에 의해 만들어진다. 그리고, 비교전압 연산장치는 적어도 하나의 상기 참조 전압에 따라 비교 전압을 발생한다. 또 비교기는 상기 비교 전압을 기준으로 하여, 피변환 전압에 대응하는 디지털 출력값을 출력한다.

이 대수형 A/D 변환방법은 전압값이 각각 n승 관계의 수열이 되는 다수의 참조 전압을 발생시키는 것과, 적어도 하나의 상기 참조 전압에 따른 다수의 비교 전압을 발생시키는 것과, 이 비교 전압을 기준으로 하여 피변환 전압에 대응하는 디지털 출력값을 결정하는 것을 포함하고 있다.

종래의 대수형 A/D 변환기(예컨대 도 6)는, 참조 전압(Vref)을 다수의 다른 저항으로 분압했으므로, 정확하게 분압을 행하는 것은 곤란했다. 그러나, 본 대수형 A/D 변환 장치와 방법은, 각 디지털 출력값을 결정하기 위한 기준값이 되는 다수의 비교 전압을 매우 정확하게 발생시킬 수 있다.

본 대수형 A/D 변환 장치와 방법은 적어도 하나의 참조 전압과 소정의 기준 전압값을 곱하여 비교 전압이 형성될 수 있거나, 또는 이러한 기능을 가지는 승산기를 가질 수도 있다. 또, 이들은 최하위의 참조 전압을 외부로부터 설정할 수도 있다. 또, 이들은 상기 참조전압 발생장치를 최하위의 참조 전압부터 순서대로 승산기로 n승함으로써, 상기 각 참조 전압을 발생하도록 할 수도 있다. 또한, 이들은 제2 승산기에 입력 또는 출력되는 상기 참조 전압을 순차로 선택하여, 상기 비교기에서 비교 전압과 피변환 전압을 순차 비교하여 상기 피변환 전압값에 대응하는 디지털 출력값을 출력하도록 할 수도 있다.

종래의 대수형 A/D 변환기에서는, 디지털·데이터는 대수에 의해 랭크 분리된 자리마다 다른 「0」「1」의 나열로 출력된다. 이 때문에, 종래 기술은 데시벨 등의 상대적인 출력값을 직접 A/D 변환기로부터 출력할 수 없었다. 이에 대해, 본 대수형 A/D 변환 장치와 방법은 구성에 따라 A/D 변환 가능한 영역(범위)를 기준 전압에 따라 올리거나 내릴 수 있거나, 및/또는 기준 전압에 대한 데시벨의 디지털 데이터로서 입력 전압을 출력할 수 있다. 이 때, 특히 제1 승산기가 2승의 경우는 직접 데시벨로 변환할 수 있다. 또, 이들은 구성에 따라 A/D 변환기의 1비트가 가지는 분해능을 외부로부터 설정할 수도 있게 된다. 또, 이들은 구성이 종래 기술보다 간소한 것으로 되어 있다.

한편, 본 대수형 D/A 변환기는 참조전압 발생장치와, 참조전압의 선택장치와 승산기를 포함한다. 여기에서 이 참조전압 발생장치는 소정의 전압값을 n승하는 제1 승산기를 이용하여 전압값이 각각 n승 관계에 있는 수열을 이루는 다수의 참조 전압을 각 비트에 대응시켜 발생시킨다. 또, 선택 장치는 각 비트에 대응하는 참조 전압으로부터 입력 비트열에 따라, 참조 전압을 선택한다. 또, 승산기는 선택된 참조 전압을 곱셈하여 출력 전압값을 형성한다. 또, 본 대수형 D/A 변환 방법은 소정의 전압값을 n승하여 전압값 각각이 n승 관계의 수열을 이루는 참조 전압을 각 비트에 대응시켜 발생시키고, 입력 비트열에 따라 상기 참조 전압을 선택하여 그 선택된 참조 전압을 곱셈하여 D/A 변환한다.

본 대수형 D/A 변환 또는 D/A 변환 방법에서는, 정확하게 대수 변환된 참조 전압값을 형성할 수 있다. 또, 이들은 구성에 의해 1비트가 가지는 분해능을 외부로부터 설정할 수도 있다. 또 이들은 구성이 종래 기술보다 간소한 것으로 되어 있다.

이하의 예는 본 장치 및 방법을 상세히 설명한다.

도 1은 본 발명의 일례로서 대수형 A/D 변환기의 회로도를 도시하고 있다. 이 도 1의 대수형 A/D 변환기는 참조전압 발생장치(7), 전압 비교부(8), 타이밍 회로(9), 데이터 출력부(10)를 주요 부분으로 포함하고 있고, 4비트의 디지털 신호(Dout)를 출력한다. 먼저, 도 1의 예에 도시된 참조전압 입력단자(31)에는 예컨대 전압 발생기와 같은 전압 조정가능한 외부 전원으로부터 최하위의 기준이 되는 참조전압(Vref0)이 인가된다. 내부 전원으로부터 공급되는 경우는 내부 전원이 참조전압 입력단자(31)에 접속된다. 이어서 참조전압 발생장치(7)는 직렬로 접속된 세 개의 2입력 아날로그 승산기(11∼13)를 가지고 있다. 이 아날로그 승산기(11∼13)에서 인접하는 참조전압의 값은 2승 관계(후단의 승산기로부터 전단의 승산기를 보면 제곱근의 관계)이다. 즉, 참조 전압은 인접하는 전압값이 각각 n(=2)승 관계에 있는 수열로 구성된다고도 할 수 있다. 그 중 아날로그 승산기(11)의 양 입력단자는 이 예에서는 최하위의 참조전압을 자유롭게 설정할 수 있게 외부로부터 입력할 수 있는 입력단자인 참조전압 입력단자(31)에 접속되어 있다. 그리고, 이 아날로그 승산기(11)의 출력단자가 아날로그 승산기(12)의 양 입력단자에 접속되고, 또 아날로그 승산기(12)의 출력단자가 아날로그 승산기(13)의 양 입력단자에 접속되어 있다. 또, 상기 아날로그 승산기(11)의 출력 단자가 참조전압 출력단자(35), 아날로그 승산기(12)의 출력 단자가 참조전압 출력단자(36), 아날로그 승산기(13)의 출력 단자가 참조전압 출력단자(37)로 되어 있다. 이 예에서는 세 개의 아날로그 승산기가 직렬로 접속되어 있지만, 이 아날로그 승산기는 적어도 하나이면, 본 발명의 기능을 가지는 A/D 변환기를 만드는 것은 가능하다. 또, 참조전압 발생장치(7)는 도 8, 도 9와 같이 승산기를 병렬적 또는 직렬과 병렬로 조합시키는 등의 구성으로 함으로써, 2승 관계의 참조 전압을 구성할 수도 있어, 이들의 예에 한정되는 것은 아니다.

상기 참조전압 입력단자(31) 및 각 참조전압 출력단자(35∼37)는, 전압 비교부(8)에 접속된다. 이 전압 비교부(8)는 스위치(16∼29), 선택 스위치(51∼54), 아날로그 승산기(14), 비교기(15)를 가지고 있다. 그리고, 스위치(17)와 스위치(18)가 직렬로 접속되고, 여기에 스위치(16)가 병렬로 접속되는 동시에, 그 출력 단자에 선택 스위치(51)의 입력 단자(51a)가 접속되어 스위치부(38)가 구성되어 있다. 마찬가지로 스위치(20)와 스위치(21)가 직렬로 접속되고, 여기에 스위치(19)가 병렬로 접속되는 동시에, 그 출력 단자에 선택 스위치(52)의 입력 단자(52a)가 접속되어 스위치부(39)가 구성되어 있다. 또, 스위치(23)와 스위치(24)가 직렬로 접속되고, 여기에 스위치(22)가 병렬로 접속되는 동시에, 그 출력 단자에 선택 스위치(53)의 입력 단자(53a)가 접속되어 스위치부(40)가 구성되어 있다. 또, 스위치(25)와, 그 출력 단자에 입력 단자(54a)를 접속한 선택 스위치(54)에 의해 스위치부(41)가 구성되어 있다. 그리고, 상기 참조전압 출력단자(37)는 상기 스위치부(38)의 입력단자에 접속되고, 참조전압 출력단자(36)는 스위치부(39)의 입력단자에 접속되고, 참조전압 출력단자(35)는 스위치부(40)의 입력단자에 접속되고, 참조전압 입력단자(31)는 스위치부(41)의 입력단자에 접속되어 있다. 또, 각 선택 스위치(51∼54)의 입력단자(51b∼54b)는 각각 단위 전압 단자(30)에 접속된다. 이들의 스위치류에 의해 승산기(14)에 입력되는 참조전압이 순차적으로 절환된다. 이 예에서는, 이 순차 참조전압 선택장치는 이와 같이 스위치로 구성되어 있지만, 래치나 멀티플렉서 등에 의해 구성되어도 좋다. 또, 이 예에서는 이들 순차 참조전압 선택장치는 4개가 병렬로 접속되어 있지만, 이들도 참조전압 발생장치(7)에서 생성되는 참조전압의 수에 따라 적어도 2개이면 본 발명의 기능을 가지는 A/D 변환기를 만들 수 있어, 요구 정밀도에 따라 이 선택장치의 개수를 결정할 수 있다.

이 예에서는, 이 아날로그 승산기(14)는 5개의 입력 전압을 곱셈하여 비교 전압을 연산한다. 각 스위치부(38∼41)의 4개의 출력단자는 아날로그 승산기(14)의 네 개의 입력단자에 접속된다. 나머지 하나의 입력 단자에는 기준전압 입력단자(33)가 접속되어 있다. 그리고, 이 아날로그 승산기(14)의 출력단자와 피변환 전압 입력단자(32)가 비교기(15)의 입력단자에 접속된다. 비교기(15)의 출력단자에는 스위치(26∼29)가 병렬로 접속되고, 각 스위치(26∼29)의 출력단자가 데이터 출력회로(10)에 접속되어 있다. 이 데이터 출력회로(10)는 도면을 간단하게 하기 위해 도시하지 않지만, 예컨대 D형 플립플롭이나 래치, 레지스터 등에 의해 구성된다. 그 출력단자가 데이터 출력단자(34)에 접속되어 있다. 본 예에서는 Dout의 출력은 4비트이고, 최하위 비트∼최상위 비트는 D0∼D3으로 되어 있다. 또, 상기 데이터 출력회로(10)로의 입력 신호(A3∼A0)는 타이밍 회로(9)에도 출력된다. 또, 타이밍 회로(9)로부터 데이터 출력 회로(10)에 래치 신호(CK)가 출력된다. 타이밍 회로(9)는 상기 각 스위치부(38∼41) 및 스위치(26∼29)를 제어하기 위한 예컨대 펄스 신호를 형성하여(도 2참조), 이것을 전압 비교부(8)에 출력한다. 이 타이밍 회로(9)는 예컨대 시프트 레지스터, 래치 레지스터 등에 의해 구성된다.

도 3은 상기한 대수형 A/D 변환기(1)와 센서 회로(2)를 이용한 소정의 물리량(예컨대 압력, 광, 온도 등)(P)을 측정하는 시스템을 도시하고 있다. 이 예에서는 센서 회로(2)가 피측정 회로이다. 이 센서 회로(2)는 입력 전압(Vin)을 입력하여 이것을 증폭하여 출력 전압(Vout)을 출력한다. 이 증폭률을 외부로부터 부여되는 상기 물리량(P)에 의해 변화한다. 따라서, 이 증폭률을 검지하면 상기 물리량(P)을 측정할 수 있다. 따라서, 센서 회로(2)의 입력을 상기 대수형 A/D 변환기(1)의 기준 전압 입력단자(33)에 접속하는 동시에, 센서 회로(2)의 출력을 대수형 A/D 변환기(1)의 피변환 전압 입력단자(32)에 접속한다. 그리고, 대수형 A/D 변환기(1)의 데이터 출력단자(34)를 표시 장치(3)에 접속한다.

여기에서, 본 대수형 A/D 변환의 동작이 상기와 같은 측정 시스템에 이용된 경우를 예로 예시된다. 먼저, 도 1에 도시된 참조전압 입력단자(31)에는 예컨대 전압 발생기와 같은 전압 조정가능한 외부 전원, 또는 내부 전원으로부터 기준 참조전압(Vref0)이 인가된다. 이 예에서는 이 Vref0은 아날로그 승산기(14)에서 센서 회로(2)의 입력 전압(Vin)과 (Vref0)을 곱셈했을 때, 아날로그 승산기(14)의 출력 전압(Vx)이 Vin의 10^0.05배(즉, Vin에 대해 +1dB에 상당하는 전압값)이 되는 전압값이다. 이 예에서는 간단하게 하기 위해, 각 아날로그 승산기(11∼14)는 1V의 입력 전압에 의해 다른 입력 전압이 1배되고, 2V의 입력 전압에 의해 다른 입력 전압이 2배가 되도록 설계되어 있다. 그리고, 이 관계에 따라 아날로그 승산기(11∼13)는 동일 입력값끼리를 곱셈하여 2승의 출력값을 출력하고, 아날로그 승산기(14)는 두 개 이상의 입력 전압값을 곱셈하여 그 곱셈 결과를 출력한다.

본 예에서는, 먼저 Vref0은 10^0.05V로 설정된다. 다음에 Vref0는 아날로그 승산기(11)에서 2승되고, 그 결과 참조전압 출력단자(35)의 참조 전압값(Vref1)은 10^0.1V가 된다. 이어서, Vref1이 아날로그 승산기(12)에서 2승되어, 참조전압 출력단자(36)의 참조 전압값(Vref2)은 10^0.2V가 된다. 또, 이 Vref2가 아날로그 승산기(13)에서 2승되어, 참조전압 출력단자(37)의 참조 전압값(Vref3)은 10^0.4V가 된다. 즉, 상기 참조전압 발생장치(7)에서는 인접하는 전압값이 각각 2승 관계에 있는 수열을 이루는 다수의 참조전압(Vref1∼Vref3)이 참조전압(Vref0∼Vref2)을 각각 2승하는 아날로그 승산기(11∼13)를 이용하여 순차 형성되어 있고, 이들 참조 전압의 승수는 등비 수열로 되어 있다. 또, 표 1에 도시한 바와 같이, 다른 예인 n이 3이상이어도 참조 전압의 승수는 등비 수열로 되어 있다.

승산기에 입력되는 값이 영이 되어, 승산기 출력이 영이 되는 것을 방지하기 위해, 상기 단위 전압단자(30)에는 아날로그 승산기(14)에서 다른 입력 전압을 1배하는 전압(이하, 「단위 전압(Vu)」이라 한다. 여기에서는 1V이다)이 인가된다. 또, 기준전압 입력단자(33)에는 상기한 바와 같이 센서 회로(2)의 입력 전압(Vin)이 기준전압으로 인가된다. 이 Vin은 센서의 감도를 적절히 조정하여, 최대한의 측정 정밀도가 얻어지도록, 외부 또는 내부에 있는 가변의 전압원으로부터 인가되는 최적의 값이다(전압원은 도시하지 않음). 그리고, 피변환 전압 입력단자(32)에는 센서 회로(2)의 출력 전압(Vout)이 피변환 전압으로서 인가된다.

상기와 같이 설정된 상태에서, 도 2의 타임 챠트에 도시한 바와 같은 펄스 신호가 타이밍 회로(9)로부터 전압 비교부(8) 및 데이터 출력 회로(10)에 부여된다. 먼저, 시각(T0)에서 신호(RST)가 「하이」가 된다. 이에 따라 스위치(16∼29)가 오프가 되고, 또 전(全) 선택 스위치(51∼54)가 제2 입력 단자(51b∼54b)를 선택한다. 다음에 시각(T1)에서 동시에, RST를 「로우」로 하여, 스위치(16) 및 스위치(26)를 온으로 하고 또 선택 스위치(51)의 제1 입력 단자(51a)가 선택된 신호(SWA)와, 스위치(18)를 온으로 하는 신호(SWB)가 「하이」가 된다. 그러면, 아날로그 승산기(14)의 다섯 개의 입력에는 (Vref3, Vu, Vu, Vu, Vin)이 입력되고, 입력 전압 Vx = 10^0.4 ×Vin이 출력된다. 그리고, 이 Vx와 상기 Vout가 비교기(15)에서 비교된다. 그리고, Vout≥Vx일 때, 비교기(15)의 출력값은 「하이」가 되고, 스위치(26)의 출력 단자에 나타난 A3 = 「하이」가 데이터 출력 회로(10)에 부여된다. 한편, Vout<Vx일 때는 비교기(15)의 출력값이 「로우」가 되므로, A3 = 「로우」가 데이터 출력회로(10)에 부여된다. 이 신호(A3)는 데이터 출력회로(10)에서 일시적으로 기억되는 동시에, 타이밍 회로(9)를 통해 전압 비교부(8)에 출력된다. 전압 비교부(8)에서는 A3 = 「하이」일 때, 스위치(17)가 온이 되는 동시에, 선택 스위치(51)는 제1 입력단자(51a)의 선택을 유지한다. 한편, A3 = 「로우」일 때에는, 스위치(17)는 오프가 되는 동시에, 선택 스위치(51)는 제2 입력단자(51b)를 선택한다. 여기에서, 일례로서 Vout = 10^0.53 ×Vin이었다고 가정한다. 즉, Vout는 Vin의 +10.6dB에 상당한다. 그러면, A3 = 「하이」가 되므로, 스위치(17)는 온이 되어, 선택 스위치(51)는 제1 입력 단자(51a)를 선택한다.

다음에 시각(T2)에서는, SWB는 「하이」를 유지하고, SWA가 「로우」가 된다. 동시에, 스위치(19)와 스위치(27)가 온이 되고, 또 선택 스위치(52)의 제1 입력단자(52a)가 선택되는 신호(SWC)와, 스위치(21)가 온이 되는 신호(SWD)가 「하이」가 된다. 이 상태에서는 스위치(17, 18, 19, 27)가 각각 온이 되어, 아날로그 승산기(14)의 다섯 개의 입력에는 (Vref3, Vref2, Vu, Vu, Vin)이 입력된다. 따라서, 아날로그 승산기(14)로부터는 비교 전압(Vx = 10^0.6 ×Vin)이 출력된다. 그리고, 이 Vx와 상기 Vout가 비교기(15)에서 비교된다. Vout≥Vx일 때는, A2 = 「하이」가 데이터 출력회로(10)에 부여된다. 한편, Vout<Vx일 때는 A2 = 「로우」가 데이터 출력회로(10)에 부여된다. 이 신호(A2)도 또, 데이터 출력회로(10)에서 일시적으로 기억되는 동시에, 데이터 출력 회로(10)로부터 타이밍 회로(9)를 통해 전압 비교부(8)에 출력된다. 그리고, 전압 비교부(8)에서는 A2 = 「하이」일 때, 스위치(20)가 온이 되는 동시에, 선택 스위치(52)는 제1 입력 단자(51a)의 선택을 유지한다. 한편, A2 = 「로우」일 때에는, 스위치(20)가 오프가 되는 동시에, 선택 스위치(52)는 제2 입력 단자(52b)를 선택한다. 그리고, 상기와 같이 Vout = 10^0.53 ×Vin이었다고 가정하면, A2 = 「로우」가 되므로, 스위치(20)는 오프가 되어, 선택 스위치(52)는 제2 입력 단자(52b)를 선택한다.

시각(T3)에서는 SWB와 SWD는 「하이」로 유지되고, SWC는 「로우」가 된다. 그리고, 스위치(22) 및 스위치(28)를 온으로 하는 동시에 선택 스위치(53)의 제1 입력 단자(53a)가 선택되는 신호(SWE)와, 스위치(24)를 온으로 하는 신호(SWF)가 「하이」로 된다. 이 상태에서는 스위치(17, 18, 21, 22, 24, 28)가 각각 온이 되어, 아날로그 승산기(14)의 다섯 개의 입력에는 (Vref3, Vu, Vref1, Vu, Vin)이 입력된다. 따라서, 아날로그 승산기(14)로부터는 비교 전압(Vx = 10^0.5 ×Vin)이 출력된다. 그리고, 이 Vx와 상기 Vout가 비교기(15)에서 비교된다. Vout ≥Vx일 때, A1 = 「하이」가 데이터 출력회로(10)에 부여된다. 한편, Vout < Vx일 때는 A1 = 「로우」가 데이터 출력회로(10)에 부여된다. 이 신호(A1)도, 데이터 출력회로(10)에서 일시적으로 기억되는 동시에, 데이터 출력 회로(10)로부터 타이밍 회로(9)를 통해 전압 비교부(8)에 출력된다. 그리고, 전압 비교부(8)에서는 A1 = 「하이」일 때, 스위치(23)가 온이 되는 동시에, 선택 스위치(53)는 제1 입력 단자(51a)의 선택을 유지한다. 한편, A2 = 「로우」일 때에는, 스위치(23)는 오프가 되는 동시에, 선택 스위치(53)는 제2 입력 단자(53b)를 선택한다. Vout = 10^0.53 ×Vin이라고 가정하면, A1 = 「하이」가 되므로, 스위치(23)는 온이 되어, 선택 스위치(53)는 제1 입력단자(53a)를 선택한다.

시각(T4)에서는 SWB, SWD 및 SWF가 「하이」로 유지되고, SWE가 「로우」가 된다. 그리고, 스위치(25) 및 스위치(29)를 온으로 하는 동시에 선택 스위치(54)의 제1 입력단자(54a)가 선택되는 신호(SWG)가 「하이」가 된다. 이 상태에서는 스위치(17, 18, 21, 23, 24, 25, 29)가 각각 온이 되고, 아날로그 승산기(14)의 다섯개의 입력에는 (Vref3, Vu, Vref1, Vref0, Vin)이 입력된다. 따라서, 아날로그 승산기(14)부터는 비교 전압(Vx = 10^0.55 ×Vin)이 출력된다. 그리고, 이 Vx와 상기 Vout가 비교기(15)에서 비교된다. Vout ≥Vx일 때는, A0 = 「하이」가 데이터 출력회로(10)에 부여되는 한편, Vout < Vx일 때는 A0 = 「로우」가 데이터 출력회로(10)에 부여된다. 상기와 같이 Vout = 10^0.53 ×Vin으로 가정하면, A0 = 「로우」가 되어, 신호(A0)는 데이터 출력회로(10)에서 일시적으로 기억된다.

여기에서는 이 순차 출력장치의 예인 스위치(26, 27, 28, 29)는 T1∼T4의 각 타이밍에 맞추어 순차적으로 동작하여, 4비트의 디지털값을 데이터 출력회로(10)에 출력하고 있다.

여기에서, 이 예에서의 지금까지의 연산 결과를 재검하면, 비교 전압의 지수(=승수), 즉 최하위의 참조전압(Vref0)(이 예의 n = 2의 경우는 Vref0 = 10 ^0.05≒ 1.122) 의 누승에서의 지수(1.122를 몇 승하는가를 나타내는 숫자)가 등차 수열이 된다는 것을 알 수 있다. 이것은 상기에서는 도시되지 않았던 다른 입력(예컨대, n = 3 등) 조건과 함께 표 1에 기재되어 있다.

(표 1)

시각(T5)에서 래치 신호(CK)가 「하이」가 되면 데이터 출력회로(10)에 일시적으로 기억된 비트열(A3∼A10)이 래치 레지스터에서 일제히 래치된다. 그리고 Dout = 「1010」인 2진 코드화된 디지털 출력값이 데이터 출력 단자(34)로부터 표시 장치(3)에 출력된다. 이 「1010」이라는 2진 데이터는 10진수의 「10」을 의미하지만, 표시 장치(3)에서는 그대로 「10dB」가 표시된다. 그리고, 그 표시로부터 센서 회로(2)에 의해 검출된 물리량(P)을 알 수 있다. 시각(T6) 이후는 상기 T0∼T5를 반복하여 다음의 디지털 출력값(Dout)을 얻는다. 도 4는 상기의 예에 의해 얻어진 디지털 출력값에 대한 Vout/Vin비의 관계의 예를 도시한 그래프이다. 동 도면에 도시한 바와 같이, Vout/Vin비가 그대로 데시벨값으로 출력된다는 것을 알 수 있다. 예컨대 Vout/Vin = 1일 때 Dout = 「0000」즉, 0dB가 출력되고, Vout/Vin = 2일 때 Dout = 「1110」즉, 6dB가 출력되고, Vout/Vin = 4일 때 Dout = 「1100」즉, 12dB가 출력된다. 여기에서는 4비트 구성으로 했기 때문에, 15dB가 측정 한계가 되지만, 예컨대 8비트 구성으로 하면 255dB까지 측정할 수 있다. 여기에서 도시한 것은 일예이고, 비트수를 요구 정밀도에 따라 변경하는 것은 가능하다.

본 예에서는, 참조전압(Vref3∼Vref1)은 저항에 의한 분압이 아니고, 기준 참조 전압(Vref0)을 아날로그 승산기(11∼13)에서 순차적으로 곱셈(상기 예에서는 2승)함으로써 생성된다. 따라서, 참조전압 발생장치(7)의 회로 규모를 작게 할 수 있어, 저항에 의한 분압의 경우보다 정확한 참조 전압을 얻을 수 있다. 또, 비교 전압(Vx)은 이들의 참조 전압(Vref3∼Vref0)을 기준 전압과 곱셈하여 형성되므로, 대수 간격을 가지는 다수의 비교 전압(Vx)을 정확하게 발생시킬 수 있다. 또, 온도 특성 등에의 의존이 작으므로, 정확한 비교 전압(Vx)을 안정되게 발생시켜, 정밀도가 높은 대수형의 A/D 변환을 할 수 있다. 참조 전압(Vref3∼Vref1)은 최하위 비트(A0)에 대응하는 참조 전압((Vref0)에 따라 결정된다. 그리고, 이 Vref0이 상기 비교전압(Vx)의 수열을 결정한다. 따라서, 참조전압 입력단자(31)에 부여하는 전압을 변경함에 따라, 상기 비교전압(Vx)의 수열의 간격, 즉 A/D 변환에서의 1비트가 가지는 분해능을 외부로부터 설정할 수 있게 된다. 이 외부로부터 설정하는 전압(참조전압 입력단자(31)의 전압)을 올리면 분해능이 커지게 되고, 내리면 분해능이 작아지게 된다. 이와 같이 하여 본 발명에서는, A/D 변환에서의 분해능을 자유롭게 할 수 있다.

상기 본 예의 대수형 A/D 변환에서는 아날로그 승산기(14)에서 Vref3∼Vref0과 센서 회로(2)의 입력 전압(Vin)을 곱셈하여, 그 출력 결과인 Vx와 센서 회로(2)의 출력 전압(Vout)을 비교기(15)에서 비교한다. 즉, 비교 전압(Vx)이 참조 전압(Vref3∼Vref0)의 적어도 하나이면 기준 전압(Vin)을 곱셈하여 형성되어 있다. 지금까지의 본 예에서 도시해 온 바와 같이, 이 비교 전압(Vx)과 피변환 전압(Vout)을 비교하여 디지털 출력값(Dout)을 결정하므로, Vin에 대한 Vout의 데시벨값으로서 출력값(Dout)이 얻어진다. 또, 지금까지 도시해 온 본 예와 같이 Vref0과 Vin을 아날로그 승산기(14)에서 곱셈했을 때, Vx = 10^0.05 ×Vin이 되도록 하면, Dout의 최하위 비트(D0)가 1dB에, D1이 2dB에, D2가 4dB에, 최상위 비트(D3)이 8dB에 각각 대응하도록 할 수 있다. 따라서, 본 예에서는 Dout를 그대로 데시벨 표시로 이용할 수 있으므로, 특별한 신호처리회로는 불필요해지고, 이 대수형 A/D 변환기를 이용한 시스템의 구성을 간소하게 할 수 있다. 또, 지금까지 도시해 온 예에 한하지 않고, 본 발명에서는 이 기준전압(Vin)을 변경함으로써 바이어스를 변경할 수 있는 동시에, A/D 변환할 수 있는 영역(A/D 변환할 수 있는 전압의 범위)도 바이어스에 따라 넓히거나 좁히거나 할 수 있다.

참조전압 발생장치(7)에서, 지금까지의 예에서 이용해 왔던 2입력 승산기(11, 12, 13)가 다른 구성의 승산기(111∼113, 211∼213, 311∼314)로 치환된 예를 도 7 내지 도 9에 나타낸다. 본 발명의 그 이외의 구성은 지금까지 설명해 온 것과 동일하므로 생략하지만, 도 7에 도시한 바와 같이, 예컨대 3입력 승산기(111∼113)로 치환하면, 변환 영역을 넓게 할 수 있다. 이 n = 3(예컨대 3입력 승산기)와 n = 4(예컨대, 4입력 승산기)의 경우의 참조 전압(Vref0, Vref1, Vref2, Vref3)의 값의 변화가 지금까지의 예와 마찬가지로 Vref0 = 10^0.05로 한 경우를 예로, 표 1에 도시되어 있다. 이와 같이 승산기(11, 12, 13)는 3입력, 4입력, 5입력, …n입력(즉, n승)으로 증가시킬 수 있고, 변환 영역은 그것에 따라 넓어진다.

도 8에서는 2입력 승산기(211), 4입력 승산기(212), 8입력 승산기(213)를 Vref0에 대해 병렬로 접속함으로써, 전압값이 2승 관계에 있는 네 개의 참조 전압을 발생시키고 있다. 도 9에서는 2입력 승산기(311), 4입력 승산기(312), 2입력 승산기(313)를 Vref0에 대해 병렬로 접속하고, 또 2입력 승산기(313)에 4입력 승산기(314)를 직렬로 접속하여, 전압값이 2승 관계에 있는 네 개의 참조 전압을 발생시키고 있다. 승산기의 단수에 관해서는 본 예에서는 3단이지만, 설계상의 요구에 따라 4단 이상 설치할 수도 있다.

본 예에서는 Dout를 그대로 데시벨 표시로 이용할 수 있도록 Vref0와 Vin을 아날로그 승산기(14)에서 곱셈할 때, Vx = 10^0.05 ×Vin으로 한다. 이에 따라, 1비트당 분해능을 1dB로 할 수 있다. 그러나, 상술한 바와 같이 Vref0를 여러가지로 변경함으로써, 상기 분해능을 요구 정밀도에 따라 설정할 수 있다. 예컨대, Vref0과 Vin을 아날로그 승산기(14)에서 곱셈할 때 Vx = 10^0.1 ×Vin으로 하면, 1비트당 분해능을 2dB로 할 수 있다. 이와 같이 여러 전압값을 가지는 Vref0를 상기 참조전압 입력단자(31)로부터 인가함으로써, 본 예의 분해능을 변경할 수 있다. 본 예에서는 참조전압 입력단자(31)로부터 인가되는 Vref0는 미리 다수의 Vref0를 A/D 변환기의 내부에 준비해 두고, 외부로부터의 제어에 의해 그것이 선택되는 구성으로 해도 좋다. 또, 도 7과 같이 3입력 이상의 다입력의 승산기를 이용하면, 더 전면적으로 확대하여 고정밀도의 분해능을 얻을 수 있다.

본 예에서는 Vin이 아날로그 승산기(14)에 입력되어 Vref3∼Vref0으로 곱셈됨으로써, 디지털 출력값(Dout)이 기준 전압(Vin)에 대한 상대값으로 출력된다. 본 예에서는 아날로그 승산기(14)가 Vin 입력이 없는 것으로 구성되거나, 또는 Vin 대신에 단위 전압(Vu)이 입력되어도 좋다. 이에 따라, Vref0∼Vref3의 곱셈 결과가 그대로 비교 전압의 Vx가 된다. 그리고, 이 Vx와 Vout를 비교함으로써, 디지털 출력값(Dout)을 절대값으로 출력할 수도 있다.

본 예에서는 스위치(16∼29)를, 도 2에 도시한 바와 같은 펄스 신호로 개폐 제어하여 Vx와 Vout와의 순차 비교를 행하지만, 이것은 순차 비교의 일례이고, 다른 알고리즘에 따른 순차 비교를 행하는 것은 물론, 가능하다.

본 예의 대수형 A/D 변환기는 순차 비교형으로 구성된 경우를 나타냈지만, 병렬 비교(상시 비교)형으로 구성되어도 좋다. 도 5는 이 병렬 비교형의 대수형 A/D 변환기의 구성의 예를 도시한 회로도이다. 이것도 4비트의 디지털 신호(Dout)를 출력하도록 구성되는 것을 예로 나타내고 있다. 도 5의 참조전압 발생장치(7)는 도 1의 순차 비교형의 대수형 A/D 변환기에 도시되는 것과 같은 종류의 것이다. 도 5의 참조전압 입력단자(31)에 입력된 Vref0가 승산기(11, 12, 13)에서 순차적으로 2승되어, 참조전압(Vref3∼Vref1)을 발생시키고 있다. 그리고, 각 참조전압(Vref3∼Vref0)으로부터 각 디지털 값이 나타난 비트열(0, 0, 0, 1)∼(1, 1, 1, 1)에 따라 참조 전압(Vref3∼Vref0)이 선택되고, 이 선택으로 이루어진 참조 전압(Vref3∼Vref0)의 15종류의 조합의 입력이 각각 승산기(101)에 입력된다. 또, 각 승산기(101)에는 기준전압 입력단자(33)에 인가된 기준전압(Vin)이 입력된다. 따라서, 이 대수형 A/D 변환기의 예에서는 15개의 승산기(101)에 의해 비교전압(Vx)이 만들어져, 이 비교전압(Vx)이 비트열(0, 0, 0, 1)∼(1, 1, 1, 1)이 나타내는 각 디지털값에 대응하는 15개의 승산기(101)로부터 동시 병렬적으로 출력된다. 그리고, 이와 같이 하여 형성된 비교전압(Vx)과 피변환 전압(Vout)이 각 승산기(101)에 대응하여 설치된 15개의 비교기(102)에 의해 비교된다. 그리고, 이 비교에 의해, 비교기(102)로부터 병렬로 출력된 15개의 「하이」 또는 「로우」로 이루어진 신호가 디코더(100)에 입력되고, 이 디코더(100)에서 4비트의 2진 코드로 변환된 디지털 출력값(Dout)이 데이터 출력 단자(34)로부터 출력된다.

도 5에 도시된 대수형 A/D 변환기의 예가 상기 순차 비교형의 대수형 A/D 변환기의 예와 다른 점은, 비교 전압(Vx)를 단일 승산기(14)로부터 순차로 출력하여 피변환 전압(Vout)과 순차 비교하지 않고, 비교 전압(Vx)을 다수의 승산기(101)로부터 동시에 출력하여 Vout와 병렬 비교하도록 한 점이다. 따라서, 만약 회로 규모에 여유가 있으면, 이 도 5에 도시된 대수형 A/D 변환기의 예를 이용함으로써, 고속으로 대수형 A/D 변환을 행할 수 있다.

순차 비교와 병렬 비교가 좋은 점을 함께 가지기 때문에, 도 10의 회로도의 예에 도시된 대수형 A/D 변환기도 가능하다. 여기에서도 4비트의 디지털 신호(Dout)를 출력하도록 구성된 것을 예시하고 있다. 도 10의 참조전압 발생장치(7)는 도 1의 순차 비교형 대수형 A/D 변환기에 도시되는 것과 같은 종류의 것이다. 도 10의 참조전압 입력단자(31)에 입력된 Vref0는 승산기(11, 12, 13)에서 순차적으로 2승되어, 참조 전압(Vref3∼Vref1)을 발생시키고 있다. 그리고, 각 참조 전압(Vref3∼Vref0)으로부터 각 디지털값이 나타내는 비트열(0, 0, 0, 1)∼(1, 1, 1, 1)에 따라 참조 전압(Vref3∼Vref0)이 선택되고, 이 선택으로 이루어진 참조 전압(Vref3∼Vref0)의 15종류의 조합의 입력이 각각 승산기(101)에 입력된다. 또, 각 승산기(101)에는 기준전압 입력단자(33)에 인가된 기준 전압(Vin)이 입력된다. 각 승산기(101)의 출력은, 이 도 10의 예에서는 비교전압 순차 출력장치로서 각 스위치(99)를 경유하여, 하나의 비교기(15)에 순차적으로 입력된다. 이 예에서는 이 비교전압 출력장치는 스위치에 의해 구성되고 있지만, 일례이고, 멀티플렉서나 래치 등 순차적으로 출력을 변경할 수 있는 것이면, 치환하는 것이 가능하다. 따라서, 이 대수형 A/D 변환기의 예에서는 15개의 승산기(101)에 의해 비교 전압(Vx)이 만들어져, 이 비교 전압(Vx)이 비트열(0, 0, 0, 1)∼(1, 1, 1, 1)이 나타내는 각 디지털값에 대응하여 15개의 승산기(101)로부터 순차적으로 출력된다. 그리고, 이와 같이 하여 형성된 비교 전압(Vx)과 피변환 전압(Vout)이 비교기(15)에서 비교된다. 이 비교에 의해, 비교기(15)로부터 순차적으로 출력된 「하이」 또는 「로우」의 신호와, 스위치(99)의 온/오프 제어신호(SEL)에 따라, 4비트의 2진 코드가 디코더(98)에서 형성되어, 디지털 출력 회로에 입력된다.

도 10에 도시된 대수형 A/D 변환기의 예가 위에 도시되어 있는 순차 비교형 및 병렬 비교형의 대수형 A/D 변환기의 예와 다른 점은, 비교 전압(Vx)을 단일 승산기(14)로부터 순차로 출력하여 피변환 전압(Vout)과 단순히 순차 비교하는 것도 아니고, Vx를 다수의 승산기(101)로부터 동시에 출력하여 Vout와 병렬 비교할 뿐인 것도 아닌 것이다. 따라서, 만약 회로 규모에 작은 여유가 있지만, 가능한 한 작게 하고자 할 때는 도 10에 도시된 대수형 A/D 변환기의 예를 이용함에 따라, 비교적 고속도의 대수형 A/D 변환을 행할 수 있다.

도 11은 본 발명의 기술 사상을 이용한 대수형 D/A 변환기의 예이다. 이 대수형 D/A 변환기의 예는 승산기를 가지는 참조전압 발생장치를 구비하고 있다. 도 11의 참조전압 발생장치의 예는 도 1과 동일하므로, 반복 설명을 피하기 위해, 이것과 동일한 부호를 붙인다. 도 11의 예에서는 아날로그 승산기(11)의 입력 단자가 셀렉터(200)의 2차 단자(200a)에 접속된다. 또, 아날로그 승산기(12)의 입력 단자가 셀렉터(201)의 2차 단자(201a)에 접속된다. 또, 아날로그 승산기(13)의 입력 단자가 셀렉터(202)의 2차 단자(202a)에 접속되고, 이 아날로그 승산기(13)의 출력 단자가 셀렉터(203)의 2차 단자(203a)에 접속된다. 이 도 11의 예에서는 이와 같이 참조전압 절환 선택장치가 예컨대, 셀렉터(200, 201, 202, 203)를 포함하여 구성된다. 또, 각 셀렉터(200∼203)의 1차 단자(200c, 201c, 202c, 203c)는 각각 출력 전압을 형성하는 아날로그 승산기(204)의 네 개의 입력 단자에 접속된다. 이 아날로그 승산기(204)는 다섯 개의 입력 단자를 가진다. 이 도 11의 예에서는 이 아날로그 승산기(204)는 간단하게 하기 위해, 1V의 입력 전압에 의해 다른 입력 전압을 1배하고, 2V의 입력 전압에 의해 다른 입력 전압을 2배하도록 설계되어 있다. 아날로그 승산기(204)의 남은 하나의 입력 단자는 기준전압 입력단자(207)에 접속된다. 그리고, 상기 각 셀렉터(200∼203)의 다른 쪽의 2차 단자(200b, 201b, 202b, 203b)는 각각 단위 전압 단자(205)에 접속된다. 이 도 11의 예에서는, 단위전압단자(205)에는 아날로그 승산기(204)에서 다른 입력 전압을 1배하는 전압(이 예에서는 1V이다)을 인가한다. 또, 아날로그 승산기(204)의 출력 단자는 전압출력단자(206)에 접속된다. 이와 같이, 출력 전압을 형성하는 승산기의 일례로서 아날로그 승산기(204)가 도시되어 있다.

도 11의 예의 각 셀렉터(200∼203)는 입력되는 디지털·데이터에 의해 제어된다. 셀렉터(200)는 최하위 비트(D0)의 값이 「0」일 때, 1차 단자(200c)와 2차 단자(200b)가 접속되고, 최하위 비트(D0)의 값이「1」일 때, 1차 단자(200c)와 2차 단자(200a)가 접속된다. 셀렉터(201)는 다음의 상위 비트(D1)의 값이 「0」일 때, 1차 단자(201c)와 2차 단자(201b)가 접속되고, 다음의 상위 비트(D1)의 값이 「1」일 때, 1차 단자(201c)와 2차 단자(201a)가 접속된다. 셀렉터(202)도 또 다음의 상위 비트(D2)에 의해 마찬가지로 제어되고, 셀렉터(203)도 최상위 비트(D3)에 의해 마찬가지로 제어된다.

이 도 11의 D/A 변환기의 예에서, 가령 Vref0 = 10^0.05 ×Vin = 2V로 한다. 그러면, 예컨대 입력되는 디지털·데이터가 「0001」이면 2 ×10 ^0.05V(Vin에 대해 1dB에 상당하는 전압)가 전압출력단자(206)로부터 출력된다. 또, 입력되는 디지털·데이터가 「0010」이면 2 ×10 ^0.1V(Vin에 대해 2dB에 상당하는 전압)가 전압출력단자(206)로부터 출력된다. 또, 입력되는 디지털·데이터가 「0011」이면 2 ×10 ^0.15V(Vin에 대해 3dB에 상당하는 전압)가 전압출력단자(206)로부터 출력된다. 이와 같이 이 도 11의 D/A 변환기의 예에서는 입력된 디지털 값이 그대로 Vin에 대한 데시벨값이 되는 입력 전압이 전압출력단자(206)로부터 D/A 변환되어 출력된다. 또, 이 데시벨 변환을 승산기에 의한 곱셈으로 행하기 때문에, 출력 전압값은 정확한 것이 된다. 또, 참조전압 입력단자(31)에 입력되는 Vref0를 변화시키면, 입력되는 디지털값에 대한 출력값의 증감량을 크게 하거나 작게 할 수 있다. 예컨대, Vref0 = 10^0.1 로 하면, Vin에 대해 입력되는 디지털값이 2배되는 데시벨값에 상당하는 전압이 출력된다. 또, 도 11의 D/A 변환기의 예에 있는 승산기(11, 12, 13)는 3입력, 4입력, 5입력, …, n입력(즉, n승)으로 증가할 수도 있고, 변환되는 영역은 그것에 따라 넓어진다. 도 11의 D/A 변환기의 예에 나타나는 효과는 상기된 본 발명의 대수형 A/D 변환기의 예의 경우과 대략 동일하다.

본 발명이 상세하게 기술되어 설명되어 왔지만, 명확하게 이해되는 것은, 여기에 기재되어 있는 동일한 것은 설명과 실시예뿐인 것으로, 한정으로 얻어지는 것은 아니다. 본 발명의 사상과 범위는 부가되는 청구범위의 용어에 의해서만 한정된다.

Claims

대수형 A/D 변환기에서,

소정의 전압값을 n승(n은 1이상의 값임)하는 적어도 하나의 제1 승산기를 포함하는 참조전압 발생장치와,

적어도 하나의 상기 참조전압의 출력단자와 접속되는 비교전압 연산장치와,

상기 비교전압 연산장치의 출력단자와 피변환 전압 입력단자에 접속되는 비교기를 포함하는 것을 특징으로 하는 대수형 A/D 변환기.
제1항에 있어서,

상기 비교전압 연산장치는 소정의 기준 전압값을 입력하는 입력 단자에 접속되는 제2 승산기를 더 포함하는 것을 특징으로 하는 대수형 A/D 변환기.
제1항에 있어서,

최하위의 참조 전압을 외부로부터 설정할 수 있는 입력 단자를 더 포함하고,

여기에서 제1 승산기는 최하위의 참조 전압으로부터 순차로 n승하는 다수의 승산기를 포함하는 것을 특징으로 하는 A/D 변환기.
제2항에 있어서,

상기 제2 승산기에 입력되는 상기 참조 전압을 순차적으로 선택하는 순차 참조전압 선택장치와,

상기 비교기의 출력을 순차적으로 출력하는 순차 출력 장치를 더 포함하는 것을 특징으로 하는 대수형 A/D 변환기.
제2항에 있어서,

상기 제2 승산기의 출력 전압을 순차적으로 선택하는 순차 비교전압 선택장치를 더 포함하는 것을 특징으로 하는 대수형 A/D 변환기.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 대수형 A/D 변환기는 병렬 비교형인 것을 특징으로 하는 대수형 A/D 변환기.
제1항 내지 제3항 중 어느 한 항에 있어서,

n = 2인 것을 특징으로 하는 대수형 A/D 변환기.
대수형 A/D 변환 방법에서,

각각 n승 관계에 있는 수열을 이루는 다수의 참조 전압을 발생시키고,

적어도 하나의 상기 참조 전압에 따른 다수의 비교 전압을 발생시키고,

이 비교 전압을 기준으로 하여 피변환 전압에 대응하는 디지털 출력값을 결정하는 것을 특징으로 하는 대수형 A/D 변환방법.
제8항에 있어서,

적어도 하나의 상기 참조 전압과 소정의 기준 전압을 곱셈하여 상기 비교전압을 형성하는 것을 더 포함하는 것을 특징으로 하는 대수형 A/D 변환방법.
제8항에 있어서,

최하위의 참조 전압을 임의로 설정하고,

그 설정된 임의의 참조 전압을 순차로 n승하여 상위의 참조 전압을 형성하는 것을 포함하는 것을 특징으로 하는 대수형 A/D 변환방법.
제8항 내지 제10항 중 어느 한 항에 있어서,

상기 각 참조전압을 순차로 발생시키고,

상기 디지털 출력값이 순차로 출력되는 것을 더 포함하는 것을 특징으로 하는 대수형 A/D 변환방법.
제8항 내지 제10항 중 어느 한 항에 있어서,

상기 각 비교 전압을 순차로 발생시키고,

발생시킨 비교 전압과 피변환 전압을 순차 비교하여 상기 피변환 전압에 대응하는 디지털 출력값을 결정하는 것을 포함하는 것을 특징으로 하는 대수형 A/D 변환방법.
제8항 내지 제10항 중 어느 한 항에 있어서,

각 비트열에 대응하여 병렬로 비교 전압을 발생하여, 병렬로 비교되는 것을 포함하는 것을 특징으로 하는 대수형 A/D 변환방법.
제8항 내지 제10항 중 어느 한 항에 있어서,

n = 2인 것을 특징으로 하는 대수형 A/D 변환방법.
대수형 D/A 변환기에서,

소정의 전압값을 n승하는 적어도 하나의 제1 승산기와, 이 승산기의 출력단자인 참조전압 출력단자를 포함하는 참조전압 발생장치와,

출력전압 형성 승산기와,

참조전압 절환 선택장치를 포함하고,

참조전압 절환 선택장치는 상기 참조전압 출력단자와, 상기 출력전압 형성 승산기에 접속되는 것을 특징으로 하는 대수형 D/A 변환기.
제15항에 있어서,

상기 출력전압 형성 승산기는, 또 기준 전압 입력 단자에 접속되는 것을 특징으로 하는 대수형 D/A 변환기.
제15항에 있어서,

최하위의 참조 전압을 외부로부터 설정할 수 있는 입력단자를 더 포함하고,

여기에서 제1 승산기는 최하위의 참조 전압으로부터 순차로 n승하는 다수의 승산기를 포함하는 것을 특징으로 하는 대수형 D/A 변환기.
제15항 내지 제17항 중 어느 한 항에 있어서,

n = 2인 것을 특징으로 하는 대수형 D/A 변환기.
대수형 D/A 변환방법에서,

각각의 n승 관계에 있는 수열을 이루는 다수의 참조 전압을 발생시키고,

각 비트에 대응하는 상기 참조 전압으로부터 입력 비트열에 따라 적어도 하나의 상기 참조전압을 선택하고,

이 선택된 참조 전압을 연산하여 출력 전압을 형성하는 것을 포함하는 것을 특징으로 하는 대수형 D/A 변환방법.
물리량 측정 시스템은 대수형 A/D 변환기를 포함하는 것이고,

이 대수형 A/D 변환기는,

소정의 전압값을 n승하는 적어도 하나의 제1 승산기를 포함하는 참조전압 발생장치와,

적어도 하나의 상기 참조전압 출력단자와 접속되는 비교전압 연산장치와,

상기 비교전압 연산장치의 출력단자와 피변환 전압 입력단자에 접속되는 비교기를 포함하고,

여기에서 상기 물리량 측정 시스템의 입력 전압은 상기 기준전압 입력단자에 접속되어, 출력 전압이 상기 피변환 전압 입력 단자에 접속되는 것을 특징으로 하는 물리량 측정 시스템.