TWI396372B - 升壓器及其電壓檢測方法 - Google Patents
升壓器及其電壓檢測方法 Download PDFInfo
- Publication number
- TWI396372B TWI396372B TW98133565A TW98133565A TWI396372B TW I396372 B TWI396372 B TW I396372B TW 98133565 A TW98133565 A TW 98133565A TW 98133565 A TW98133565 A TW 98133565A TW I396372 B TWI396372 B TW I396372B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- multiplier
- switch
- multipliers
- product
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
本發明是有關於一種升壓器及其電壓檢測方法,且特別是有關於一種偵測電源以有效產生目標電壓的升壓器。
在電子裝置中,常需要多個電荷幫浦(charge pump)電路以提供不同電壓準位。這些電荷幫浦電路使用電容作為能量儲存單元並使用開關元件來控制電壓與電容的連接。圖1A為提供兩倍正電壓的電荷幫浦電路的電路圖。請參照圖1A,在充電期間,開關101和開關102為開啟,且開關103和開關104為關閉。一輸入電壓VIN和一接地電壓GND分別耦接至電容105的兩端,並對電容105進行充電,因此電容105的端點N1和N2之間的電壓差為輸入電壓VIN。在輸送期間(pump period),開關101和開關102為關閉,且開關103和開關104為開啟。由於電容105的端點N1和N2之間的電壓差為輸入電壓VIN,電容105的端點N2的電壓準位由原來的接地電壓GND升至輸入電壓VIN,而電容105的端點N1的電壓準位由原來的輸入電壓VIN升至兩倍的輸入電壓2×VIN,也就是說,輸出電壓VOUT+=2×VIN。
圖1B為提供一負電壓的電荷幫浦電路的電路圖。請參照圖1B,在充電期間,開關106和開關107為開啟,且開關108和開關109為關閉。一輸入電壓VIN和一接地電壓GND分別耦接至電容110的兩端,並對電容110進行充電,因此電容110的端點N3和N4之間的電壓差為輸入電壓VIN。在輸送期間,開關106和開關107為關閉,且開關108和開關109為開啟。由於電容110的端點N3和N4之間的電壓差為輸入電壓VIN,電容110的端點N3的電壓準位由原來的輸入電壓VIN掉至接地電壓GND,而電容110的端點N4的電壓準位由原來的接地電壓GND掉至負的輸入電壓-VIN,也就是說,輸出電壓VOUT-=-VIN。
電荷幫浦電路可提供具有不同倍數輸入電壓VIN的輸出電壓,例如-1倍、1倍、5倍、2倍及3倍。若輸入電壓VIN為3伏特而目標輸出電壓為4.5伏特,電荷幫浦電路可有效地產生具有1.5倍的輸入電壓VIN的輸出電壓。另外,若目標輸出電壓為6伏特,電荷幫浦電路可有效地產生具有2倍的輸入電壓VIN的輸出電壓,而不是具有3倍的輸入電壓VIN的輸出電壓。然而,輸入電壓VIN可能隨著時間的增加而降低,且當電荷幫浦電路的負載增加時輸出電壓可能降低。電荷幫浦電路應有效地產生具有恰當倍數輸入電壓的輸出電壓,以接近目標輸出電壓。
因此,本發明提供一種升壓器及其電壓檢測方法偵測電源以根據電源的變化有效地產生所需的電壓。
本發明提供一種升壓器,包括一電荷幫浦電路以及一電壓檢測電路。電荷幫浦電路受控於一切換訊號以根據一基礎電壓產生一實際電壓,其中實際電壓為基礎電壓與一第一預設乘數的乘積。電壓檢測電路耦接至電荷幫浦電路,根據基礎電壓與一目標電壓之間的一比較結果選擇多個第一乘數之其一以作為一第一預設乘數,並產生相對應第一預設乘數的切換訊號。
在本發明之一實施例中,上述之電壓檢測電路包括多個第一串聯電阻、多個第二串聯電阻、多個比較器以及一邏輯電路。上述第一串聯電阻耦接至基礎電壓以提供多個第一分壓電壓,其中各個第一分壓電壓為基礎電壓乘以相對應的第一乘數與多個第二乘數的最大值的比值的乘積。上述第二串聯電阻耦接至一參考電壓以提供一第二分壓電壓,其中第二分壓電壓為參考電壓乘以一第二預設乘數與上述第二乘數中的最大值的比值的乘積。多個比較器,分別比較上述第一分壓與第二分壓,以產生多個輸出訊號。邏輯電路則根據上述輸出訊號選擇上述第一乘數中的一最小乘數以作為第一預設乘數,並產生切換訊號,其中上述第一乘數使對應的第一分壓電壓大於第二分壓。
在本發明之一實施例中,上述之電壓檢測電路包括多個比較器與一邏輯電路。其中多個比較器分別比較多個乘積值與目標電壓,以產生多個輸出訊號,其中上述乘積值分別為此些第一乘數與基礎電壓的乘積。邏輯電路選擇此些第一乘數中的一最小乘數以作為第一預設乘數,並產生切換訊號,其中此些第一乘數使對應的乘積值大於目標電壓。
本發明提供一種升壓器的電壓檢測方法,其步驟包括:首先,提供一電荷幫浦電路以根據一基礎電壓產生一實際電壓,其中實際電壓為基礎電壓與一第一預設乘數的乘積。接著,根據基礎電壓與一目標電壓之間的一比較結果選擇多個第一乘數之其一以作為一第一預設乘數。
在本發明之一實施例中,上述之電壓檢測方法的步驟包括:比較基礎電壓的多個第一分壓電壓與參考電壓的第二分壓,選擇上述第一乘數中的一最小乘數以作為該第一預設乘數,其中上述第一乘數使對應的乘積值大於目標電壓。目標電壓為參考電壓與多個第二乘數中的一第二預設乘數的乘積,各個第一分壓電壓為基礎電壓乘以相對應的第一乘數與多個第二乘數的最大值的比值的乘積,而第二分壓電壓為參考電壓乘以一第二預設乘數與此些第二乘數的最大值的比值的乘積。
在本發明之一實施例中,上述之電壓檢測方法的步驟包括:分別比較多個乘積值與目標電壓,其中此些乘積值分別為上述第一乘數與基礎電壓的乘積,選擇上述第一乘數中的一最小乘數以作為第一預設乘數,其中上述第一乘數使對應的乘積值大於目標電壓。
基於上述,本發明提供升壓器及其電壓檢測方法偵測基礎電壓以選擇一適當乘數使電荷幫浦電路有效地產生接近目標電壓的實際電壓。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
下面將參考附圖詳細闡述本發明的實施例,附圖舉例說明了本發明的示範實施例,其中相同標號指示同樣或相似的元件。
圖2為依照本發明一實施例之升壓器的方塊圖。請參照圖2,升壓器200包括一電荷幫浦電路210和一電壓檢測電路220。電荷幫浦電路210受控於一切換訊號CTRL以產生一實際電壓VSP,其為一基礎電壓VCI分別被乘以多個第一乘數(例如1.5、2、3等等)的乘積之一,基礎電壓VCI在電荷幫浦電路210中作為一電源。由於基礎電壓VCI可能在升壓器200操作時改變,電壓檢測電路220檢測基礎電壓VCI,並根據基礎電壓VCI與目標電壓之間的一比較結果選擇一個上述的第一乘數以作為一第一預設乘數。電壓檢測電路220產生相對應第一預設乘數的切換訊號CTRL以控制電荷幫浦電路210產生實際電壓VSP,其為第一預設乘數乘以基礎電壓VCI的乘積。
圖3為依照本發明圖2實施例之電荷幫浦電路210的電路圖。請參照圖3,電荷幫浦電路210包括開關SW1~SW9以及電容C1、C2。為了產生大小為基礎電壓VCI 1.5倍的實際電壓VSP,在充電期間開關SW1、SW7以及SW9為開啟,而其它開關為關閉,因此各個電容C1、C2儲存一電壓VCI/2。在輸送期間,開關SW2、SW4、SW6以及SW8為開啟,而其他開關為關閉。由於電容C1的端點N6耦接至基礎電壓VCI且電容C1儲存電壓VCI/2,因此電容C1的端點N5的電壓準位增加至電壓VCI×3/2,亦即實際電壓VSP=3×VCI/2。
為了產生大小為基礎電壓VCI的2倍的實際電壓VSP,在充電期間開關SW1、SW3為開啟,而其它開關為關閉,因此電容C1儲存一電壓VCI。在輸送期間,開關SW2以及SW4為開啟,而其他開關為關閉。由於電容C1的端點N6耦接至基礎電壓VCI且電容C1儲存電壓VCI,因此電容C1的端點N5的電壓準位增加至電壓2×VCI,亦即實際電壓VSP=2×VCI。
為了產生大小為基礎電壓VCI的3倍的實際電壓VSP,在充電期間開關SW1、SW3、SW5以及SW7為開啟,而其它開關為關閉,因此電容C1以及電容C2儲存一電壓VCI。在輸送期間,開關SW2、SW8以及SW9為開啟,而其他開關為關閉。由於電容C2的端點N7耦接至基礎電壓VCI且電容C2儲存電壓VCI,因此電容C1的端點N5的電壓準位增加至電壓3×VCI,亦即實際電壓VSP=3×VCI。
圖4為依照本發明圖2實施例之基礎電壓VCI的曲線圖。圖5為依照本發明圖2實施例之電壓檢測電路220的示意圖。請參照圖4,假設基礎電壓為4伏特,而基礎電壓VCI隨著時間由4.8伏特變化至2.3伏特。電壓檢測電路220包括多個比較器CMP1~CMP2,以及邏輯電路221。比較器CMP1~CMP2分別比較多個乘積值與目標電壓Vtar(例如5伏特),並藉以產生多個輸出訊號B1~B2至邏輯電路221,其中多個乘積值為多個第一乘數(例如1.5和2)分別被乘以基礎電壓VCI的乘積。
若乘積值1.5×VCI大於目標電壓Vtar,比較器CMP1~CMP2分別產生具有高邏輯準位“1”的輸出訊號B1~B2。第一預設乘數PM應為1.5以有效地產生接近目標電壓Vtar的實際電壓VSP。若乘積值1.5×VCI小於目標電壓Vtar,但乘積值2×VCI大於目標電壓Vtar,比較器CMP1產生具有低邏輯準位“0”的輸出訊號B1,而比較器CMP2產生具有高邏輯準位“1”的輸出訊號B2。第一預設乘數PM應為2以有效地產生接近目標電壓Vtar的實際電壓VSP。若乘積值2×VCI小於目標電壓Vtar,比較器CMP1和CMP2分別產生具有低邏輯準位“0”的輸出訊號B1和B2。第一預設乘數PM應為3以有效地產生接近目標電壓Vtar的實際電壓VSP。
邏輯電路221分析輸出訊號B1~B2以選擇上述第一乘數中的一最小乘數(其使得對應的乘積值大於目標電壓Vtar)以作為第一預設乘數,並產生切換訊號CTRL以控制電荷幫浦電路210,如此電荷幫浦電路210有效地產生接近目摽電壓Vtar的實際電壓VSP,其中實際電壓VSP為基礎電壓VCI與第一預設乘數的乘積。
圖6為依照本發明圖2實施例之電壓檢測電路220的示意圖。一般來說,基礎電壓VCI可能被隨時間振盪的雜訊影響,而實際電壓VSP可能被降低的負載影響。為了預防電荷幫浦電路210頻繁地自第一預設乘數切換至其它值,本發明之實施例中的電壓檢測電路220設計一遲滯範圍以幫助選擇第一預設乘數PM。請參照圖6,電壓檢測電路220包括多個比較器CMP1~CMP4以及邏輯電路221。比較器CMP1比較乘積值1.5×VCI與目標電壓Vtar和電壓(ΔBT1+ΔBT2)的總和,而比較器CMP2比較乘積值1.5×VCI與目標電壓Vtar和電壓ΔBT1的總和,其中電壓ΔBT1代表可能被負載所影響的實際電壓VSP的一減少電壓,而電壓ΔBT2可能被雜訊所影響的基礎電壓VCI的一減少電壓。類似地,比較器CMP3比較乘積值2×VCI與目標電壓Vtar和電壓(ΔBT1+ΔBT2)的總和,而比較器CMP4比較乘積值2×VCI與目標電壓Vtar和電壓ΔBT1的總和。
若乘積值1.5×VCI小於電壓(Vtar+ΔBT1),但乘積值2×VCI大於電壓(Vtar+ΔBT1+ΔBT2),如曲線601所示,第一預設乘數應從1.5改變至2以有效地產生接近目標電壓Vtar的實際電壓VSP。同時,如曲線601所示,若基礎電壓VCI減少而使得乘積值2×VCI小於電壓(Vtar+ΔBT1+ΔBT2),電壓檢測電路220將不會直接使第一預設乘數由2改變至3直到乘積值2×VCI小於電壓(Vtar+ΔBT1)。類似地,若基礎電壓VCI增加而使得乘積值1.5×VCI大於電壓(Vtar+ΔBT1),如曲線602所示,電壓檢測電路220將不會直接使第一預設乘數PM由2改變至1.5直到乘積值1.5×VCI大於電壓(Vtar+ΔBT1+ΔBT2)。換言之,當對應最小乘數的乘積值與目標電壓之間的差值小於一雜訊電壓時,電壓檢測電路220依然選擇第一乘數(其使對應的乘積值大於目標電壓Vtar)中的最小乘數以作為第一預設乘數PM,以預防電荷幫浦電路210頻繁地從一個乘數切換至另一個乘數。
電壓檢測電路220更包括一電壓產生器222。圖7為依照本發明一實施例之電壓產生器222的電路圖。請參照圖7,電壓產生器222包括一操作放大器OP和多個第三串聯電阻R3。操作放大器OP的一第一輸入端(例如反相端“-”)和一第二輸入端(例如非反相端“+”)分別耦接至參考電壓Vref和目標電壓Vtar的一分壓。當開關SW701~SW703之其一開啟時,耦接至目標電壓Vtar的串聯電阻R3提供上述目標電壓Vtar的分壓,其中開關SW701~SW703受控於一控制訊號BT。開關SW701~SW703的傳導分別代表多個第二乘數K,例如4、3.5、2.5等等,以產生用於圖5中比較器CMP1和CMP2(或圖6中比較器CMP1~CMP4)的目標電壓Vtar。例如,當開關703開啟時,操作放大器OP產生目標電壓Vtar,其中目標電壓Vtar為參考電壓Vref和第二乘數中的一第二預設乘數(例如2.5)的乘積。
圖8為依照本發明圖2實施例之電壓檢測電路220的電路圖。電壓檢測電路220包括多個比較器CMP1~CMP4、多個第一串聯電阻R1,多個第二串聯電阻R2和邏輯電路221。作為替代圖6中比較對應不同第一乘數的乘積值與目標電壓Vtar,圖8中的比較器CMP1與CMP3分別比較多個基礎電壓VCI的第一分壓與參考電壓Vref的一第二分壓Vcmp1(相當於圖6中的電壓(Vtar+ΔBT1+ΔBT2)),而圖8中的比較器CMP2與CMP4分別比較多個基礎電壓VCI的第一分壓與參考電壓Vref的一第二分壓Vcmp2(相當於圖6中的電壓(Vtar+ΔBT1))。比較器CMP1、CMP2、CMP3以及CMP4分別產生輸出訊號B11、B10、B01和B00。耦接至基礎電壓VCI的第一串聯電阻R1提供基礎電壓VCI的第一分壓至比較器CMP1~CMP4,其中各第一分壓為基礎電壓VCI乘以各相對應的第一乘數與第二乘數最大值(例如Kmax=4)的比值的乘積。耦接至參考電壓Vref的第二串聯電阻R2提供參考電壓Vref的第二分壓Vcmp1和Vcmp2,其中第二分壓Vcmp1和Vcmp2為參考電壓Vref乘以第二預設乘數與第二乘數最大值(例如Kmax=4)的比值的乘積。
開關單元706受控於一控制訊號BT。圖8中開關單元706耦接至第二串聯電阻R2的傳導對應於圖7中開關701~703耦接至第三串聯電阻R3的傳導。開關單元706的多個輸入代表多個第二乘數K,例如4、3.5、2.5等等,以產生用於比較器CMP1和CMP3的電壓Vcmp1(Vtar+ΔBT1+ΔBT2),並產生用於比較器CMP2和CMP4的電壓Vcmp2(Vtar+ΔBT1)。開關單元706選擇被第二串聯電阻R2所分壓的兩電壓作為第二分壓Vcmp1和Vcmp2,其分別對應於多個第二乘數中不同的兩個第二乘數K。
雖然上述實施例之電荷幫浦電路210以三個乘數(例如1.5、2和3)為例產生實際電壓,然本發明之實施例不以此為限。所屬領域之通常技藝者可依所需利用多於三個乘數以產生實際電壓。
依據上述實施例,升壓器的電壓檢測方法可被歸納為下列步驟。圖9為依照本發明一實施例之升壓器的電壓檢測方法的流程圖。在升壓器的電壓檢測方法中,一電荷幫浦電路被提供用以依據基礎電壓產生實際電壓,其中實際電壓為基礎電壓乘以一第一預設乘數的乘積(步驟S801)。接著,依據基礎電壓和一目標電壓間的一比較結果選擇多個第一乘數之其一作為第一預設乘數(步驟S802)。
綜上所述,上述實施例所提供的升壓器及其電壓檢測方法可選擇一適當的乘數使電荷幫浦電路可有效地產生接近目標電壓的實際電壓。當基礎電壓改變時,電壓檢查電路調整電荷幫浦電路的結構以利用不同倍數的基礎電壓提供實際電壓。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101~104、106~109、701~703、SW1~SW9...開關
105、110...電容
200...升壓器
210...電荷幫浦電路
220...電壓檢測電路
221...邏輯電路
222...電壓產生器
601、602...曲線
706...開關單元
VCI...基礎電壓
CTRL...切換訊號
VSP...實際電壓
VIN...輸入電壓
GND‧‧‧接地電壓
VOUT+、VOUT-‧‧‧輸出電壓
N1~N7‧‧‧端點
Vtar‧‧‧目標電壓
CMP1~CMP4‧‧‧比較器
PM‧‧‧預設乘數
B1~B2、B00~B11‧‧‧輸出訊號
Vref‧‧‧參考電壓
K、Kmax‧‧‧乘數
△BT1、△BT2‧‧‧減少電壓
BT‧‧‧控制訊號
R1~R3‧‧‧串聯電阻
OP‧‧‧操作放大器
Vcmp1、Vcmp2‧‧‧分壓
S801~S802‧‧‧電壓檢測方法的流程步驟
圖1A為提供兩倍正電壓的電荷幫浦電路的電路圖。
圖1B為提供一負電壓的電荷幫浦電路的電路圖。
圖2為依照本發明一實施例之升壓器的方塊圖。
圖3為依照本發明圖2實施例之電荷幫浦電路210的電路圖。
圖4為依照本發明圖2實施例之基礎電壓VCI的曲線圖。
圖5為依照本發明圖2實施例之電壓檢測電路的示意圖。
圖6為依照本發明圖2實施例之電壓檢測電路的示意圖。
圖7為依照本發明一實施例之電壓產生器的電路圖。
圖8為依照本發明圖2實施例之電壓檢測電路的電路圖。
圖9為依照本發明一實施例之升壓器的電壓檢測方法的流程圖。
200...升壓器
210...電荷幫浦電路
220...電壓檢測電路
VCI...基礎電壓
CTRL...切換訊號
VSP...實際電壓
Claims (13)
- 一種升壓器,包括:一電荷幫浦電路,受控於一切換訊號以根據一基礎電壓產生一實際電壓,其中該實際電壓為該基礎電壓與一第一預設乘數的乘積;以及一電壓檢測電路,耦接至該電荷幫浦電路,根據該基礎電壓與一目標電壓之間的一比較結果選擇多個第一乘數之其一以作為一第一預設乘數,並產生相對應該第一預設乘數的該切換訊號,其中該電壓檢測電路包括:多個第一串聯電阻,耦接至該基礎電壓以提供多個第一分壓電壓,其中各該第一分壓電壓為該基礎電壓乘以相對應的第一乘數與多個第二乘數的最大值的比值的乘積;多個第二串聯電阻,耦接至一參考電壓以提供一第二分壓電壓,其中該第二分壓電壓為該參考電壓乘以一第二預設乘數與該些第二乘數的最大值的比值的乘積;多個比較器,分別比較該些第一分壓與該第二分壓,以產生多個輸出訊號;以及一邏輯電路,根據該些輸出訊號選擇該些第一乘數中的一最小乘數以作為該第一預設乘數,並產生該切換訊號,其中該些第一乘數使對應的該些第一分壓電壓大於該第二分壓。
- 如申請專利範圍第1項所述之升壓器,當對應於該最小乘數的該第一分壓電壓與該第二分壓電壓之間的差小於一雜訊電壓時,該邏輯電路依然選擇該最小乘數以作為 該第一預設乘數。
- 如申請專利範圍第1項所述之升壓器,其中該電壓檢測電路包括:一電壓產生器,根據一參考電壓產生該目標電壓,其中該目標電壓為該參考電壓與多個第二乘數中的一第二預設乘數的乘積。
- 如申請專利範圍第3項所述之升壓器,其中該電壓產生器包括:一操作放大器,具有耦接至該參考電壓的一第一輸入端、耦接至該目標電壓的一第三分壓電壓的一第二輸入端,以及輸出該目標電壓的一輸出端;以及多個第三串聯電阻,耦接至該目標電壓以提供該第三分壓電壓,其中該第三分壓電壓為該目標電壓與該第二預設乘數的比值。
- 如申請專利範圍第1項所述之升壓器,其中該電壓檢測電路包括:多個比較器,分別比較多個乘積值與該目標電壓,以產生多個輸出訊號,其中該些乘積值分別為該些第一乘數與該基礎電壓的乘積;以及一邏輯電路,選擇該些第一乘數中的一最小乘數以作為該第一預設乘數,並產生該切換訊號,其中該些第一乘數使對應的該些乘積值大於該目標電壓。
- 如申請專利範圍第5項所述之升壓器,當對應於該最小乘數的乘積值與該目標電壓之間的差小於一雜訊電壓 時,該邏輯電路依然選擇該最小乘數以作為該第一預設乘數。
- 如申請專利範圍第1項所述之升壓器,其中該電荷幫浦電路包括:一第一開關,具有耦接至該基礎電壓的第一端與一第二端;一第二開關,具有耦接至該第一開關之第二端的第一端與一第二端;一第三開關,具有耦接至一接地電壓的第一端與一第二端;一第四開關,具有耦接至該第三開關之第二端的一第一端,以及耦接至該基礎電壓的第二端;以及一第一電容,具有耦接至該第一開關之第二端的一第一端,以及耦接至該第三開關之第二端的第二端,其中該第一至該第四開關受控於該切換訊號。
- 如申請專利範圍第7項所述之升壓器,其中該電荷幫浦電路更包括:一第五開關,具有耦接至該基礎電壓的第一端與一第二端;一第六開關,具有耦接至該第五開關之第二端的第一端與輸出該實際電壓的第二端;一第七開關,具有耦接至該接地電壓的第一端與一第二端;一第八開關,具有耦接至該第七開關之第二端的一第 一端,以及耦接至該基礎電壓的第二端;一第九開關,具有耦接至該第三開關之第二端的一第一端,以及耦接至該該第五開關之第二端的第二端;以及一第二電容,具有耦接至該第五開關之第二端的一第一端,以及耦接至該第七開關之第二端的第二端,其中該第五至該第九開關受控於該切換訊號。
- 一種升壓器的電壓檢測方法,包括:提供一電荷幫浦電路以根據一基礎電壓產生一實際電壓,其中該實際電壓為該基礎電壓與一第一預設乘數的乘積;以及根據該基礎電壓與一目標電壓之間的比較結果選擇多個第一乘數之其一以作為該第一預設乘數,其中根據該基礎電壓與該目標電壓之間的比較結果選擇該些第一乘數之其一以作為該第一預設乘數的步驟包括:分別比較該基礎電壓的多個第一分壓與一參考電壓的一第二分壓,其中各該第一分壓電壓為該基礎電壓乘以相對應的第一乘數與多個第二乘數的最大值的比值的乘積,而該第二分壓電壓為該參考電壓乘以一第二預設乘數與該些第二乘數的最大值的比值的乘積;以及選擇該些第一乘數中的一最小乘數以作為該第一預設乘數,並產生該切換訊號,其中該些第一乘數使對應的該些第一分壓電壓大於該第二分壓。
- 如申請專利範圍第9項所述之電壓檢測方法,其中根據該基礎電壓與該目標電壓之間的比較結果選擇該些 第一乘數之其一以作為該第一預設乘數的步驟更包括:當對應於該最小乘數的該第一分壓電壓與該第二分壓電壓之間的差小於一雜訊電壓時,保持選擇該最小乘數。
- 如申請專利範圍第9項所述之電壓檢測方法,其中該目標電壓為一參考電壓與多個第二乘數中的一第二預設乘數的乘積。
- 如申請專利範圍第11項所述之電壓檢測方法,其中根據該基礎電壓與該目標電壓之間的比較結果選擇該些第一乘數之其一以作為該第一預設乘數的步驟包括:分別比較多個乘積值與該目標電壓,以產生多個輸出訊號,其中該些乘積值分別為該些第一乘數與該基礎電壓的乘積;以及選擇該些第一乘數中的一最小乘數以作為該第一預設乘數,其中該些第一乘數使對應的該些乘積值大於該目標電壓。
- 如申請專利範圍第12項所述之電壓檢測方法,其中根據該基礎電壓與該目標電壓之間的比較結果選擇該些第一乘數之其一以作為該第一預設乘數的步驟更包括:當對應於該最小乘數的乘積值與該目標電壓之間的差小於一雜訊電壓時,保持選擇該最小乘數。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98133565A TWI396372B (zh) | 2009-10-02 | 2009-10-02 | 升壓器及其電壓檢測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98133565A TWI396372B (zh) | 2009-10-02 | 2009-10-02 | 升壓器及其電壓檢測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201114153A TW201114153A (en) | 2011-04-16 |
TWI396372B true TWI396372B (zh) | 2013-05-11 |
Family
ID=44909929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98133565A TWI396372B (zh) | 2009-10-02 | 2009-10-02 | 升壓器及其電壓檢測方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI396372B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10348194B1 (en) * | 2018-06-19 | 2019-07-09 | Nanya Technology Corporation | Pump circuit in a dram, and method for controlling an overall pump current |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW525353B (en) * | 2000-02-14 | 2003-03-21 | Sumitomo Metal Ind | Logarithmic-type A/D converter, logarithmic-type A/D converting method, logarithmic-type D/A converter, logarithmic-type D/A converting method, and physical value measuring system |
TW200515684A (en) * | 2003-08-29 | 2005-05-01 | Rohm Co Ltd | Power supply source device |
US6927441B2 (en) * | 2001-03-20 | 2005-08-09 | Stmicroelectronics S.R.L. | Variable stage charge pump |
US20050180227A1 (en) * | 2004-02-16 | 2005-08-18 | Nec Electronics Corporation | Booster circuit |
TW200733346A (en) * | 2005-10-14 | 2007-09-01 | Sony Corp | Semiconductor device |
TW200926789A (en) * | 2007-08-03 | 2009-06-16 | Sony Corp | Reference voltage circuit and image-capture circuit |
-
2009
- 2009-10-02 TW TW98133565A patent/TWI396372B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW525353B (en) * | 2000-02-14 | 2003-03-21 | Sumitomo Metal Ind | Logarithmic-type A/D converter, logarithmic-type A/D converting method, logarithmic-type D/A converter, logarithmic-type D/A converting method, and physical value measuring system |
US6927441B2 (en) * | 2001-03-20 | 2005-08-09 | Stmicroelectronics S.R.L. | Variable stage charge pump |
TW200515684A (en) * | 2003-08-29 | 2005-05-01 | Rohm Co Ltd | Power supply source device |
US20050180227A1 (en) * | 2004-02-16 | 2005-08-18 | Nec Electronics Corporation | Booster circuit |
TW200733346A (en) * | 2005-10-14 | 2007-09-01 | Sony Corp | Semiconductor device |
TW200926789A (en) * | 2007-08-03 | 2009-06-16 | Sony Corp | Reference voltage circuit and image-capture circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201114153A (en) | 2011-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101115190B1 (ko) | 차지 펌프 회로의 동작 제어 방법 | |
US6657876B2 (en) | Switched-capacitor-type stabilized power supply device | |
JP2007020268A (ja) | 電源回路 | |
JP5379450B2 (ja) | 蓄電装置の充放電試験システムおよび充放電試験方法 | |
US8044654B2 (en) | Adaptive bias current generator methods and apparatus | |
US20100321967A1 (en) | Regulated output current and slope control | |
US8446138B2 (en) | Stability compensation circuit and DC-DC converter including the same | |
TW202015319A (zh) | 電荷泵 | |
TW201935830A (zh) | 模擬電感電流控制的電壓轉換器 | |
TWI551019B (zh) | 電荷幫浦及包含其之動態電荷幫浦裝置 | |
CN207039454U (zh) | 负载电容确定电路系统和电源控制 | |
TWI396372B (zh) | 升壓器及其電壓檢測方法 | |
US7969232B2 (en) | Booster and voltage detection method thereof | |
TW201419721A (zh) | 電荷幫浦模組及其電壓產生方法 | |
US9666375B2 (en) | Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor | |
CN116298471A (zh) | 一种信号检测电路及信号检测方法 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
US20230058715A1 (en) | Adding circuit for multi-channel signals and implementation method of adding circuit for multi-channel signals | |
CN111796150A (zh) | 占空比检测电路及占空比检测方法 | |
JP2006262690A (ja) | 入力電圧に適応的に制御される電圧昇圧装置 | |
US8159294B2 (en) | Multi-voltage headphone drive circuit | |
JP2008271471A (ja) | チャージポンプ回路 | |
CN112114265B (zh) | 一种获知电池容量的方法 | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP2009094568A (ja) | 三角波生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |