JP3518514B2 - 対数型ａ／ｄ変換器、対数型ａ／ｄ変換方法、及び対数型ｄ／ａ変換器、 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、対数型Ｄ／Ａ変
換器、対数型Ａ／Ｄ変換器、及び対数型Ａ／Ｄ変換方法
に関するものである。

【０００２】

【従来の技術】Ａ／Ｄ変換器でアナログ電圧値をディジ
タル信号に変換する場合、その分解能は最大入力電圧値
とビット数とによって決定される。従って、例えばダイ
ナミックレンジの広い検波信号に対するＡ／Ｄ変換のよ
うに、微小な入力に対して十分な分解能を得る一方、大
きな入力電圧値についても飽和することなくディジタル
変換したいような場合には、線形のＡ／Ｄ変換器よりも
対数型のＡ／Ｄ変換器が有用である。このような対数型
Ａ／Ｄ変換器の第１従来例として、例えば特開平１−１
５８８７８号公報記載のものを挙げることができる。図
６は、この第１従来例の対数型Ａ／Ｄ変換器を示す回路
図である。同図に示すようにこの対数型Ａ／Ｄ変換器で
は、参照電圧端子４４に印加された参照電圧Ｖｒｅｆ
が、抵抗４７、・・・を用いて対数特性で分圧されてい
る。このように分圧して得られた各電圧が、アナログ入
力端子４５から入力された入力電圧Ｖｉｎと比較器４
２、・・・で比較される。そしてこの比較の結果に従っ
て、「Ｈ」又は「Ｌ」の信号が各比較器４２から出力さ
れる。出力された各信号は、デコーダ４３でディジタル
信号Ｄｏｕｔに２進コード化され、ディジタル出力端子
４６から出力される。このＡ／Ｄ変換器では、参照電圧
Ｖｒｅｆを対数特性で分圧しているので、入力電圧Ｖｉ
ｎを対数変換したディジタル信号を出力することができ
る。

【０００３】また対数型Ａ／Ｄ変換器の第２従来例とし
て、特開昭５９−２３１４５６号公報記載のものを挙げ
ることができる。このＡ／Ｄ変換器では、ダイオードが
有する電圧電流特性の非線形を利用して、まず入力電圧
を対数変換する。そして対数変換された電圧を、通常の
線形特性を有するＡ／Ｄ変換器によってディジタル信号
に変換するよう成されている。

【０００４】

【発明が解決しようとする課題】上記従来の各Ａ／Ｄ変
換器では、それぞれ入力電圧を対数変換したディジタル
信号を得ることができる。しかしながら第１従来例で
は、参照電圧Ｖｒｅｆを対数特性で分圧するために、下
位ビット側において微細な電圧差で分圧しつつ、上位ビ
ット側においては大きな電圧差で分圧しなければならな
い。しかしながら、このような分圧を抵抗４７で正確に
行うには困難が伴うという問題があった。

【０００５】またこの問題は、対数型のＤ／Ａ変換器に
ついても同様に生じうる。入力ビット列に対応して複数
の抵抗を並設し、各抵抗に流れる電流を加算して出力電
圧値を形成する従来の電流加算型Ｄ／Ａ変換器やはしご
型Ｄ／Ａ変換器では、下位ビット側において微細な電流
を発生させつつ、上位ビット側において大きな電流を得
なければならない。しかしながら、このように広いレン
ジにわたる電流を単に抵抗値の変化で正確に得るには困
難が伴うという問題がある。

【０００６】一方、第２従来例では、ダイオードの電圧
電流特性を利用して対数変換を行っている。そのためダ
イオードの温度特性によって変換特性が変化してしま
い、高精度で安定した対数変換ができないという問題が
あった。この問題を解決する手法が前記特開昭５９−２
３１４５６号公報で提案されているが、これによると温
度特性を校正するための回路を別途に付加しなければな
らないため、回路規模が大きくなってしまうという問題
が生じる。

【０００７】さらに上記従来のいずれのＡ／Ｄ変換器に
おいても、ディジタル・データは対数によりランク分け
された位ごとに単なる「０」「１」の羅列として出力さ
れる。そのため、せっかく対数変換されたディジタル・
データを出力したにもかかわらず、これをデシベル等の
比較値で扱うには、比較基準値との対比結果を演算出力
する信号処理回路等を別途に設けなければならない。そ
のため、このような場合には回路規模がさらに大きくな
ってしまうという問題があった。

【０００８】この発明は、上記従来の課題を解決するた
めになされたものであって、その目的は、簡素な回路構
成でありながら正確に対数変換された出力信号を得るこ
とのできる対数型Ｄ／Ａ変換器、対数型Ａ／Ｄ変換器、
及び対数型Ａ／Ｄ変換方法を提供することにある。

【０００９】

【課題を解決するための手段】そこで本発明の対数型Ａ
／Ｄ変換器は、電圧値がそれぞれｎ乗関係にある数列を
なす複数の参照電圧を、所定の電圧値をｎ乗する少なく
とも１つの第１の乗算器を用いて発生させる参照電圧発
生部と、少なくとも１つの前記参照電圧に基づいて比較
電圧を発生させる比較電圧演算装置と、前記比較電圧を
基準にして被変換電圧に対応するディジタル出力値を出
力する比較器とを備えたことを特徴としている。

【００１０】また本発明の対数型Ａ／Ｄ変換方法は、電
圧値がそれぞれｎ乗関係にある数列をなす複数の参照電
圧を発生させ、少なくとも１つの前記参照電圧に基づい
た複数の比較電圧を発生させ、この比較電圧を基準にし
て被変換電圧に対応するディジタル出力値を決定するこ
とを特徴としている。

【００１１】これらの対数型Ａ／Ｄ変換器又は対数型Ａ
／Ｄ変換方法では、比較電圧を、電圧値がｎ乗関係にあ
る参照電圧同士を少なくとも１つ用いて形成している。
そして前記参照電圧は、隣接する参照電圧を乗算器でｎ
乗することによって発生させている。従って、各ディジ
タル出力値決定の基準となるべく複数の比較電圧を、正
確に発生させることが可能となる。

【００１２】加えて本発明の対数型Ａ／Ｄ変換器及び対
数型Ａ／Ｄ変換方法は、前記比較電圧演算装置を、少な
くとも１つの参照電圧と所定の基準電圧値とを乗じて比
較電圧を形成する乗算器としており、Ａ／Ｄ変換可能な
レンジ（範囲）を基準電圧に応じて上げたり下げたりす
ることができる。また基準電圧に対するデシベルでのデ
ィジタルデータを出力することができる。

【００１３】さらに本発明における対数型Ａ／Ｄ変換器
は、最下位の参照電圧を外部から設定できるよう成され
るとともに、前記参照電圧発生部が、最下位の参照電圧
から順次に乗算器でｎ乗して前記各参照電圧を発生させ
るよう成されたことを特徴としている。

【００１４】この対数型Ａ／Ｄ変換器では、最下位の参
照電圧を変更することにより、１ビットが有する分解能
を外部から設定することが可能となる。

【００１５】さらに加えて本発明の対数型Ａ／Ｄ変換器
は、第２の乗算器に入力される前記参照電圧を逐次に選
択する逐次参照電圧選択手段と、前記比較器において比
較電圧と被変換電圧とを逐次比較して前記被変換電圧値
に対応するディジタル出力値を出力する逐次出力手段と
をさらに備えたことを特徴としている。

【００１６】上記と似た対数型Ａ／Ｄ変換方法では、前
記各比較電圧を逐次に発生させ、発生させた比較電圧と
被変換電圧とを逐次比較して、前記被変換電圧に対応す
るディジタル出力値を決定することを特徴としている。

【００１７】これらの対数型Ａ／Ｄ変換器又は対数型Ａ
／Ｄ変換方法では、逐次に発生させた比較電圧と被変換
電圧とを逐次比較しているので、その構成をより簡素な
ものとすることが可能となる。

【００１８】本発明の対数型Ｄ／Ａ変換器は、所定の電
圧値をｎ乗する乗算器を用いて、電圧値がそれぞれｎ乗
関係にある数列をなす複数の参照電圧を各ビットに対応
させて発生させる参照電圧発生部と、各ビットに対応す
る参照電圧から入力ビット列に従って参照電圧を選択す
る選択部と、選択された参照電圧を乗算して出力電圧値
を形成する乗算器とを備えたことを特徴としている。

【００１９】この対数型Ｄ／Ａ変換器では、乗算器によ
る乗算によって、対数変換された電圧値を形成すること
が可能となる。

【００２０】また本発明の対数型Ｄ／Ａ変換器は、最下
位の参照電圧を外部から設定できるよう成されるととも
に、前記参照電圧発生部は、最下位の参照電圧から順次
に乗算器でｎ乗して前記各参照電圧を発生させるよう成
されたことを特徴としている。

【００２１】この対数型Ｄ／Ａ変換器では、最下位の参
照電圧を変更することにより、１ビットが有する分解能
を外部から設定することが可能となる。

【００２２】上記してきた対数型Ａ／Ｄ変換器、変換方
法及び対数型Ｄ／Ａ変換器において、ｎ＝２の時には、
デシベルに直接換算できる構成とすることが可能であ
る。

【００２３】

【発明の実施の形態】次に、この発明の対数型Ａ／Ｄ変
換器、対数型Ａ／Ｄ変換方法、及び対数型Ｄ／Ａ変換器
の具体的な実施の形態について、図面を参照しつつ詳細
に説明する。

【００２４】図１は、本発明の一例として対数型Ａ／Ｄ
変換器の回路図を示している。この図１の対数型Ａ／Ｄ
変換器は、参照電圧発生部７、電圧比較部８、タイミン
グ回路９、データ出力部１０を主要部分として、４ビッ
トのディジタル信号Ｄｏｕｔを出力するように構成され
ている。まず参照電圧発生部７は、直列に接続された３
個の２入力アナログ乗算器１１〜１３を備えており、隣
接する参照電圧の値は、２乗関係（後段の乗算器から前
段の乗算器を見ると平方根の関係）となっている。すな
わち参照電圧は、隣接する電圧値がそれぞれｎ（＝２）
乗関係にある数列からなるとも言える。このうち第１ア
ナログ乗算器１１の両入力端子には、参照電圧端子３１
が接続されている。そしてこの第１アナログ乗算器１１
の出力端子が第２アナログ乗算器１２の両入力端子に接
続され、さらに第２アナログ乗算器１２の出力端子が第
３アナログ乗算器１３の両入力端子に接続されている。
また前記第１アナログ乗算器１１の出力端子側が第１参
照電圧ノード３５、第２アナログ乗算器１２の出力端子
側が第２参照電圧ノード３６、第３アナログ乗算器１３
の出力端子側が第３参照電圧ノード３７となっている。
ここではアナログ乗算器は３個が直列に接続されている
が、この乗算器は少なくとも１つあれば、本発明の機能
を有するＡ／Ｄ変換器を作ることは可能である。また図
８、図９のように、乗算器を並列的又は直列と並列と組
み合わせ等を用いて２乗関係の参照電圧発生部７を構成
することも可能である。

【００２５】前記参照電圧端子３１及び各参照電圧ノー
ド３５〜３７は、電圧比較部８に接続される。この電圧
比較部８は、スイッチ１６〜２９、選択スイッチ５１〜
５４、第４アナログ乗算器１４、比較器１５を備えて構
成されている。そしてスイッチ１７とスイッチ１８とが
直列に接続され、これにスイッチ１６が並列に接続され
るとともに、その出力側に選択スイッチ５１の第１入力
端子５１ａが接続されて第１スイッチ部３８が構成され
ている。同様にスイッチ２０とスイッチ２１とが直列に
接続され、これにスイッチ１９が並列に接続されるとと
もに、その出力側に選択スイッチ５２の第１入力端子５
２ａが接続されて第２スイッチ部３９が構成されてい
る。さらにスイッチ２３とスイッチ２４とが直列に接続
され、これにスイッチ２２が並列に接続されるととも
に、その出力側に選択スイッチ５３の第１入力端子５３
ａが接続されて第３スイッチ部４０が構成されている。
またスイッチ２５と、その出力側に第１入力端子５４ａ
を接続した選択スイッチ５４とによって第４スイッチ部
４１が構成されている。そして前記第３参照電圧ノード
３７が前記第１スイッチ部３８の入力側に、第２参照電
圧ノード３６が第２スイッチ部３９の入力側に、第１参
照電圧ノード３５が第３スイッチ部４０の入力側に、参
照電圧端子３１が第４スイッチ部４１の入力側に、それ
ぞれ接続される。また各選択スイッチ５１〜５４の第２
入力端子５１ｂ〜５４ｂは、それぞれ単位電圧端子３０
に接続される。これらのスイッチ類によって乗算器１４
に入力される参照電圧を逐次的に変化させており、逐次
的な参照電圧選択手段となっている。この逐次参照電圧
選択手段は、このようにスイッチで構成してもよいし、
ラッチやマルチプレクサ等を用いてもよい。これら逐次
参照電圧選択手段は、ここでは４個が並列に接続される
が、これも参照電圧発生部７で生成される参照電圧の数
に応じて、少なくとも２個あれば本発明の機能を有する
Ａ／Ｄ変換器を作ることができる。

【００２６】次に、各スイッチ部３８〜４１の出力側
は、第４アナログ乗算器１４の入力端子に接続される。
この第４アナログ乗算器１４は、ここでは５つの入力電
圧を乗算するように成されたものであって、残る入力端
子には基準電圧入力端子３３が接続され、比較電圧が演
算される装置となっている。そしてこの第４アナログ乗
算器１４の出力端子と被変換電圧入力端子３２とが、比
較器１５の入力側に接続される。比較器１５の出力側に
はスイッチ２６〜２９が並列に接続され、各スイッチ２
６〜２９の出力側がデータ出力回路１０に接続されてい
る。このデータ出力回路１０は、図を簡明にして理解を
容易とするため図示しないが、例えばＤ型フリップフロ
ップやラッチレジスタ等によって構成され、その出力側
がデータ出力端子３４に接続されている。ここではＤｏ
ｕｔの出力は４ビットで、最下位ビットＤ０〜最上位ビ
ットＤ３となっている。また前記データ出力回路１０へ
の入力信号Ａ３〜Ａ０がタイミング回路９に出力される
一方、タイミング回路９からデータ出力回路１０にラッ
チ信号ＣＫが出力される。タイミング回路９は、前記各
スイッチ部３８〜４１及びスイッチ２６〜２９を制御す
るためのパルス信号を形成して（図２参照）、これを電
圧比較部８に出力するものである。このタイミング回路
９は、例えばシフトレジスタ、ラッチレジスタ等によっ
て構成される。

【００２７】図３は、上記した対数型Ａ／Ｄ変換器１と
センサ回路２とを用いて、所定の物理量（例えば圧力、
光、温度等）Ｐを測定するシステムを示している。すな
わち、センサ回路２を被測定回路とする場合である。セ
ンサ回路２は、入力電圧Ｖｉｎを入力し、これを増幅し
て出力電圧Ｖｏｕｔを出力する。そしてその増幅率が、
外部から与えられた前記物理量Ｐによって変化するよう
成されている。従ってこの増幅率を検知すれば、前記物
理量Ｐを測定することができる。そこでセンサ回路２の
入力側を前記対数型Ａ／Ｄ変換器１の基準電圧入力端子
３３に接続するとともに、センサ回路２の出力側を対数
型Ａ／Ｄ変換器１の被変換電圧入力端子３２に接続す
る。そして対数型Ａ／Ｄ変換器１のデータ出力端子３４
を表示装置３に接続する。

【００２８】次に上記のような測定システムに用いた場
合を例として、上記対数型Ａ／Ｄ変換器の動作を説明す
る。これは、この発明の対数型Ａ／Ｄ変換方法の一実施
形態である。まず図１に示す参照電圧端子３１には、調
整可能な外部電源から基準参照電圧Ｖｒｅｆ０を印加し
ておく。このＶｒｅｆ０は、第４アナログ乗算器１４で
センサ回路２の入力電圧ＶｉｎとＶｒｅｆ０とを乗算し
たとき、第４アナログ乗算器１４の出力電圧ＶｘがＶｉ
ｎの１０^０．０５倍、すなわちＶｉｎに対して＋１ｄＢ
に相当する電圧値となるような電圧値である。ここでは
簡単のために、各アナログ乗算器１１〜１４は、１Ｖの
入力電圧によって他の入力電圧が１倍され、２Ｖの入力
電圧によって他の入力電圧が２倍されるように設計され
ているものとする。そしてこの関係に従って、アナログ
乗算器１１〜１３は同一入力値同士を乗算して２乗の出
力を出力し、アナログ乗算器１４は２つ以上の入力電圧
値を乗算して出力する。Ｖｒｅｆ０は、１０^０．０５Ｖ
に設定する。次にＶｒｅｆ０は第１アナログ乗算器１１
で２乗され、第１参照電圧ノード３５の参照電圧値Ｖｒ
ｅｆ１は１０^０．１Ｖになる。そしてＶｒｅｆ１が第２
アナログ乗算器１２で２乗され、第２参照電圧ノード３
６の参照電圧値Ｖｒｅｆ２は１０^０．２Ｖになる。この
Ｖｒｅｆ２がさらに第３アナログ乗算器１３で２乗さ
れ、第３参照電圧ノード３７の参照電圧値Ｖｒｅｆ３は
１０^０．４Ｖになる。すなわち前記参照電圧発生部７で
は、隣接する電圧値がそれぞれ２乗関係にある数列をな
す複数の参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ３が、参照電圧
Ｖｒｅｆ０〜Ｖｒｅｆ２をそれぞれ２乗する乗算器１１
〜１３を用いて順次形成されており、これら参照電圧の
乗数は等比数列となっている。なお表１に示すように、
ｎが３以上でも参照電圧の乗数は等比数列となってい
る。

【００２９】乗算器に入力される値が零となり、乗算器
出力が零となることを防ぐために、前記単位電圧端子３
０には、第４アナログ乗算器１４において他の入力電圧
を１倍する電圧（以下「単位電圧Ｖｕ」という。ここで
は１Ｖである。）を印加する。さらに基準電圧入力端子
３３には、上記したようにセンサ回路２の入力電圧Ｖｉ
ｎが基準電圧として印加される。このＶｉｎは、センサ
の感度を適切に調整し、また適宜最大限の測定精度が得
られるように、外部か又は内部に可変の電圧源を有し、
そこから選択される最適な値となっている（電圧源は図
示せず）。そして被変換電圧入力端子３２には、センサ
回路２の出力電圧Ｖｏｕｔが被変換電圧として印加され
る。

【００３０】上記のように設定された状態で、図２のタ
イムチャートに示すようなパルス信号を、タイミング回
路９から電圧比較部８及びデータ出力回路１０に与え
る。まず時刻Ｔ０で、信号ＲＳＴを「Ｈ」にする。これ
によってスイッチ１６〜２９がＯＦＦになり、また全選
択スイッチ５１〜５４が第２入力端子５１ｂ〜５４ｂを
選択する。次に時刻Ｔ１で、ＲＳＴを「Ｌ」にする一
方、スイッチ１６及びスイッチ２６をＯＮにするととも
に選択スイッチ５１に第１入力端子５１ａを選択させる
信号ＳＷＡと、スイッチ１８をＯＮにする信号ＳＷＢと
を「Ｈ」にする。すると第４アナログ乗算器１４の５入
力には（Ｖｒｅｆ３、Ｖｕ、Ｖｕ、Ｖｕ、Ｖｉｎ）が入
力され、比較電圧Ｖｘ＝１０^０．４×Ｖｉｎが出力され
る。そしてこのＶｘと前記Ｖｏｕｔとが、比較器１５で
比較される。そしてＶｏｕｔ≧Ｖｘのとき比較器１５の
出力値は「Ｈ」となり、スイッチ２６の出力側に現れた
Ａ３＝「Ｈ」がデータ出力回路１０に与えられる。一
方、Ｖｏｕｔ＜Ｖｘのときは比較器１５の出力値が
「Ｌ」となるので、Ａ３＝「Ｌ」がデータ出力回路１０
に与えられる。この信号Ａ３は、データ出力回路１０で
一時記憶されるとともに、タイミング回路９を介して電
圧比較部８に出力される。そして電圧比較部８では、Ａ
３＝「Ｈ」のときスイッチ１７がＯＮになるとともに選
択スイッチ５１が第１入力端子５１ａを選択したままと
なる一方、Ａ３＝「Ｌ」のときスイッチ１７がＯＦＦに
なるとともに選択スイッチ５１が第２入力端子５１ｂを
選択するようになる。ここでは説明のために、Ｖｏｕｔ
＝１０^０．５３×Ｖｉｎであったとする。つまり、Ｖｏ
ｕｔはＶｉｎの＋１０．６ｄＢに相当しているというこ
とである。するとＡ３＝「Ｈ」となるので、スイッチ１
７はＯＮになり、選択スイッチ５１は第１入力端子５１
ａを選択する。

【００３１】次に時刻Ｔ２では、ＳＷＢを「Ｈ」にした
ままＳＷＡを「Ｌ」にし、スイッチ１９及びスイッチ２
７をＯＮにするとともに選択スイッチ５２に第１入力端
子５２ａを選択させる信号ＳＷＣと、スイッチ２１をＯ
Ｎにする信号ＳＷＤとを「Ｈ」にする。この状態ではス
イッチ１７、１８、１９、２７がそれぞれＯＮになり、
第４アナログ乗算器１４の５入力には（Ｖｒｅｆ３、Ｖ
ｒｅｆ２、Ｖｕ、Ｖｕ、Ｖｉｎ）が入力される。従って
第４アナログ乗算器１４からは、比較電圧Ｖｘ＝１０
^０．６×Ｖｉｎが出力されることになる。そしてこのＶ
ｘと前記Ｖｏｕｔとが比較器１５で比較され、Ｖｏｕｔ
≧ＶｘのときＡ２＝「Ｈ」がデータ出力回路１０に与え
られる一方、Ｖｏｕｔ＜ＶｘのときはＡ２＝「Ｌ」がデ
ータ出力回路１０に与えられる。この信号Ａ２も、デー
タ出力回路１０で一時記憶されるとともに、データ出力
回路１０からタイミング回路９を介して電圧比較部８に
出力される。そして電圧比較部８では、Ａ２＝「Ｈ」の
ときスイッチ２０がＯＮになるとともに選択スイッチ５
２が第１入力端子５２ａを選択したままとなる一方、Ａ
２＝「Ｌ」のときスイッチ２０がＯＦＦになるとともに
選択スイッチ５２が第２入力端子５２ｂを選択するよう
になる。そして上記のようにＶｏｕｔ＝１０^{０ ．５３}×
ＶｉｎであったとするとＡ２＝「Ｌ」となるので、スイ
ッチ２０はＯＦＦになり、選択スイッチ５２は第２入力
端子５２ｂを選択する。

【００３２】さらに時刻Ｔ３においても、上記と同様の
動作を行う。時刻Ｔ３ではＳＷＢ及びＳＷＤを「Ｈ」に
したままＳＷＣを「Ｌ」にし、スイッチ２２及びスイッ
チ２８をＯＮにするとともに選択スイッチ５３に第１入
力端子５３ａを選択させる信号ＳＷＥと、スイッチ２４
をＯＮにする信号ＳＷＦとを「Ｈ」にする。この状態で
はスイッチ１７、１８、２１、２２、２４、２８がそれ
ぞれＯＮになり、第４アナログ乗算器１４の５入力には
（Ｖｒｅｆ３、Ｖｕ、Ｖｒｅｆ１、Ｖｕ、Ｖｉｎ）が入
力される。従って第４アナログ乗算器１４からは、比較
電圧Ｖｘ＝１０ ^０．５×Ｖｉｎが出力されることにな
る。そしてこのＶｘと前記Ｖｏｕｔとが比較器１５で比
較され、Ｖｏｕｔ≧ＶｘのときＡ１＝「Ｈ」がデータ出
力回路１０に与えられる一方、Ｖｏｕｔ＜Ｖｘのときは
Ａ１＝「Ｌ」がデータ出力回路１０に与えられる。この
信号Ａ１も、データ出力回路１０で一時記憶されるとと
もに、データ出力回路１０からタイミング回路９を介し
て電圧比較部８に出力される。そして電圧比較部８で
は、Ａ１＝「Ｈ」のときスイッチ２３がＯＮになるとと
もに選択スイッチ５３が第１入力端子５３ａを選択した
ままとなる一方、Ａ２＝「Ｌ」のときスイッチ２３がＯ
ＦＦになるとともに選択スイッチ５３が第２入力端子５
３ｂを選択するようになる。Ｖｏｕｔ＝１０^０．５３×
ＶｉｎであればＡ１＝「Ｈ」となるので、スイッチ２３
はＯＮになり、選択スイッチ５３は第１入力端子５３ａ
を選択する。

【００３３】最後に時刻Ｔ４では、ＳＷＢ、ＳＷＤ及び
ＳＷＦを「Ｈ」にしたままＳＷＥを「Ｌ」にし、スイッ
チ２５及びスイッチ２９をＯＮにするとともに選択スイ
ッチ５４に第１入力端子５４ａを選択させる信号ＳＷＧ
を「Ｈ」にする。この状態ではスイッチ１７、１８、２
１、２３、２４、２５、２９がそれぞれＯＮになり、第
４アナログ乗算器１４の５入力には（Ｖｒｅｆ３、Ｖ
ｕ、Ｖｒｅｆ１、Ｖｒｅｆ０、Ｖｉｎ）が入力される。
従って第４アナログ乗算器１４からは、比較電圧Ｖｘ＝
１０^０．５５×Ｖｉｎが出力されることになる。そして
このＶｘと前記Ｖｏｕｔとが比較器１５で比較され、Ｖ
ｏｕｔ≧ＶｘのときＡ０＝「Ｈ」がデータ出力回路１０
に与えられる一方、Ｖｏｕｔ＜ＶｘのときはＡ０＝
「Ｌ」がデータ出力回路１０に与えられる。上記のよう
にＶｏｕｔ＝１０^０．５３×ＶｉｎとするとＡ０＝
「Ｌ」となり、データ出力回路１０で一時記憶される。

【００３４】ここまでで、この一実施形態における演算
結果を見直すと、比較電圧の指数、すなわち最下位の参
照電圧Ｖｒｅｆ０（このｎ＝２の場合はＶｒｅｆ０＝１
０^{０ ．０５}≒１．１２２）の累乗における指数（１．１
２２を何乗しているかを示す数字）が等差数列なってい
ることが分かる。これを、上記では計算されなかった別
の入力条件と併せて表１に記した。またスイッチ２６、
２７、２８、２９も、各タイミングに合わせて逐次的に
動作し、４ビットのディジタル値をデータ出力回路１０
に出力している。

【００３５】

【表１】

【００３６】そして時刻Ｔ５でラッチ信号ＣＫが「Ｈ」
になると、データ出力回路１０に一時記憶されたビット
列Ａ３〜Ａ０が、ラッチレジスタで一斉にラッチされ
る。そしてＤｏｕｔ＝「１０１０」という２進コード化
されたディジタル出力値が、データ出力端子３４から表
示装置３に出力される。この「１０１０」という２進デ
ータは１０進数の「１０」を意味しているが、表示装置
３ではそのまま「１０ｄＢ」という表示がなされる。そ
してこの表示から、センサ回路２によって検出された物
理量Ｐを知ることができる。時刻Ｔ６以降は、上記を繰
り返して次のディジタル出力値Ｄｏｕｔを得る。図４
は、このようにして得られたディジタル出力値と、Ｖｏ
ｕｔ／Ｖｉｎ比との関係を示すグラフである。同図に示
すようにＶｏｕｔ／Ｖｉｎ比がそのままデシベル値とし
て出力されていることが分かる。例えばＶｏｕｔ／Ｖｉ
ｎ＝１のときＤｏｕｔ＝「００００」すなわち０ｄＢが
出力され、Ｖｏｕｔ／Ｖｉｎ＝２のときＤｏｕｔ＝「０
１１０」すなわち６ｄＢが出力され、Ｖｏｕｔ／Ｖｉｎ
＝４のときＤｏｕｔ＝「１１００」すなわち１２ｄＢが
出力される。ここでは４ビット構成としたため１５ｄＢ
が測定限界となるが、例えば８ビット構成とすれば理論
上は２５５ｄＢまで測定できることになる。

【００３７】参照電圧Ｖｒｅｆ３〜Ｖｒｅｆ１は、基準
参照電圧Ｖｒｅｆ０をアナログ乗算器１１〜１３で順次
に２乗して生成している。従って参照電圧発生部７の回
路規模を小さくすることができる。しかも抵抗による分
圧ではなく、乗算器による乗算によってＶｒｅｆ３〜Ｖ
ｒｅｆ１を生成している。比較電圧Ｖｘは、これらの参
照電圧Ｖｒｅｆ３〜Ｖｒｅｆ０同士を乗算して形成され
るので、対数間隔を有する複数の比較電圧Ｖｘを正確に
発生させることができる。さらに温度特性等への依存を
抑制することができるので、正確な比較電圧Ｖｘを安定
して発生させ、精度の高い対数型のＡ／Ｄ変換をするこ
とができる。また参照電圧Ｖｒｅｆ３〜Ｖｒｅｆ１は最
下位ビットＡ０に対応する参照電圧Ｖｒｅｆ０によって
決定され、このＶｒｅｆ０が前記比較電圧Ｖｘの数列を
決定する。従って参照電圧端子３１に与える電圧を変更
することによって、前記比較電圧Ｖｘの数列の間隔、す
なわちＡ／Ｄ変換における１ビットが有する分解能を外
部から設定することが可能となる。この外部から設定す
る電圧（参照電圧端子３１の電圧）を上げると分解能が
粗くなり、下げると分解能が細かくなるというように、
Ａ／Ｄ変換における分解能が自在となる。

【００３８】さらに上記対数型Ａ／Ｄ変換器では、第４
アナログ乗算器１４でＶｒｅｆ３〜Ｖｒｅｆ０とセンサ
回路２の入力電圧Ｖｉｎとを乗算し、その結果であるＶ
ｘとセンサ回路２の出力電圧Ｖｏｕｔとを比較するよう
にしている。すなわち、比較電圧Ｖｘが、参照電圧Ｖｒ
ｅｆ３〜Ｖｒｅｆ０の少なくともひとつと基準電圧Ｖｉ
ｎとを乗じて形成されているということである。これま
で示してきたように、この比較電圧Ｖｘと被変換電圧Ｖ
ｏｕｔとを比較してディジタル出力値Ｄｏｕｔを決定し
ているので、Ｖｉｎに対するＶｏｕｔのデシベル値とし
て出力値Ｄｏｕｔを得ることができる。しかも、これま
で示してきた実施形態のようにＶｒｅｆ０とＶｉｎとを
前記アナログ乗算器１４で乗算したとき、Ｖｘ＝１０
^０．０５×Ｖｉｎとなるようにすると、Ｄｏｕｔの最下
位ビットＤ０が１ｄＢに対応し、そしてＤ１が２ｄＢ
に、Ｄ２が４ｄＢに、最上位ビットＤ３が８ｄＢに、そ
れぞれ対応するようにできる。従ってこの例ではＤｏｕ
ｔをそのままデシベル表示に用いることができるので、
特別な信号処理回路は不要となり、この対数型Ａ／Ｄ変
換器を用いたシステムの構成を簡素なものとできる。な
お、これまで示してきた実施形態に限らず、本発明にお
いては、この基準電圧Ｖｉｎを変えることにより、バイ
アスを変えることができると同時に、Ａ／Ｄ変換できる
レンジ（Ａ／Ｄ変換できる電圧の範囲）自体もバイアス
に応じて広がったり狭くなったりするようになる。

【００３９】他の実施形態のひとつとして、参照電圧発
生部７において、これまでの実施形態の説明で用いてき
た２入力乗算器１１、１２、１３を他の構成の乗算器１
１１〜１１３、２１１〜２１３、３１１〜３１４に置き
換えたものを、図７〜図９に示す。それ以外の構成は、
これまでのものと同様であるので省略するが、図７に示
すように例えば３入力乗算器１１１〜１１３に置き換え
ると、変換レンジをより広くすることができるという特
徴がある。なお加えて、このｎ＝３（例えば３入力乗算
器）とｎ＝４（例えば４入力乗算器）の場合における参
照電圧Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ
３の値の変化を、これまでと同様にＶｒｅｆ０＝１０
^０．０５とした場合を例に、表１に示しておいた。この
ように乗算器１１、１２、１３は、３入力、４入力、５
入力、・・・、ｎ入力（すなわちｎ乗）と増やすことも
可能で変換レンジはそれに応じて広くなるという特徴が
ある。また図８では、２入力乗算器２１１、４入力乗算
器２１２、８入力乗算器２１３をＶｒｅｆ０に対して並
列に接続し、これによって電圧値が２乗関係にある４つ
の参照電圧を発生させている。図９では、２入力乗算器
３１１、４入力乗算器３１２、２入力乗算器３１３をＶ
ｒｅｆ０に対して並列に接続し、さらに２入力乗算器３
１３に４入力乗算器３１４を直列に接続して、電圧値が
２乗関係にある４つの参照電圧を発生させている。また
乗算器の段数も、これまで説明してきたものはすべて３
段であるが、４段以上設けることは設計上の要求に応じ
て適宜に行えばよい。

【００４０】以上にこの発明の具体的な実施の形態のひ
とつについて説明したが、この発明は上記実施形態に限
定されるものではなく、この発明の範囲内で種々変更し
て実施することができる。上記ではＤｏｕｔをそのまま
デシベル表示に用いるため、Ｖｒｅｆ０とＶｉｎとを第
４アナログ乗算器１４で乗算したときＶｘ＝１０^{０．
０５}×Ｖｉｎとなるようにして、１ビット当たりの分解
能を１ｄＢとした。しかしながら上述のようにＶｒｅｆ
０をさまざまに変えて、前記分解能を種々に設定するこ
とができる。例えばＶｒｅｆ０とＶｉｎとを第４アナロ
グ乗算器１４で乗算したときＶｘ＝１０^０．１×Ｖｉｎ
となるようにすると、１ビット当たりの分解能を２ｄＢ
とすることができる。このように種々の電圧値を有する
Ｖｒｅｆ０を前記参照電圧端子３１から印加して分解能
を変更することができるが、予め複数のＶｒｅｆ０をＡ
／Ｄ変換器の内部に準備しておき、これを外部からの制
御によって選択するような構成としてもよい。また図７
のように３入力以上の多入力の乗算器を用いると、さら
にフルスケールを拡大し高精度な分解能を得ることがで
きる。

【００４１】上記では、Ｖｉｎを第４アナログ乗算器１
４に入力してＶｒｅｆ３〜Ｖｒｅｆ０と乗算することに
より、ディジタル出力値Ｄｏｕｔを相対値として出力す
るようにした。しかしながらこれは、第４アナログ乗算
器１４をＶｉｎ入力のないものとして構成し、あるいは
Ｖｉｎに代えて単位電圧Ｖｕを入力し、Ｖｒｅｆ０〜Ｖ
ｒｅｆ３の乗算結果をそのまま比較電圧Ｖｘとして、こ
のＶｘとＶｏｕｔとを逐次比較することにより、ディジ
タル出力値Ｄｏｕｔを絶対値として出力するようにして
もよい。

【００４２】スイッチ１６〜２９を図２に示すようなパ
ルス信号で開閉制御してＶｘとＶｏｕｔとの逐次比較を
行ったが、これは逐次比較の一例であって、他のアルゴ
リズムに基づく逐次比較を行ってもよいのは勿論であ
る。

【００４３】ここまでは逐次比較型として構成された場
合を説明したが、これは並列比較（常時比較）型として
構成してもよい。図５は、このような並列比較型の対数
型Ａ／Ｄ変換器の構成を示す回路図である。ここでも４
ビットのディジタル信号Ｄｏｕｔを出力するよう構成さ
れたものを例として示している。参照電圧発生部７は、
図１に示す逐次比較型の対数型Ａ／Ｄ変換器のものと同
じである。参照電圧端子３１に入力されたＶｒｅｆ０を
乗算器１１、１２、１３で順次に２乗し、参照電圧Ｖｒ
ｅｆ３〜Ｖｒｅｆ１を発生させている。そして各参照電
圧Ｖｒｅｆ３〜Ｖｒｅｆ０から各ディジタル値が示すビ
ット列（０、０、０、１）〜（１、１、１、１）に従っ
て参照電圧Ｖｒｅｆ３〜Ｖｒｅｆ０を選択し、この選択
よりなる参照電圧Ｖｒｅｆ３〜Ｖｒｅｆ０の１５種類の
組み合わせをそれぞれ乗算器１０１に入力する。また各
乗算器１０１には、基準電圧入力端子３３に印加された
基準電圧Ｖｉｎを入力する。従ってこの対数型Ａ／Ｄ変
換器では、１５個の乗算器１０１によって比較電圧Ｖｘ
が作られ、この比較電圧Ｖｘをビット列（０、０、０、
１）〜（１、１、１、１）が示す各ディジタル値に対応
して１５個の乗算器１０１から同時並列的に出力するこ
とになる。そしてこのようにして形成された比較電圧Ｖ
ｘと被変換電圧Ｖｏｕｔとを、各乗算器１０１に対応し
て設けられた１５個の比較器１０２によって比較する。
そしてこの比較によって比較器１０２から並列に出力さ
れた１５個の「Ｈ」「Ｌ」から成る信号をデコーダ１０
０に入力し、このデコーダ１００で４ビットの２進コー
ドに変換してディジタル出力値Ｄｏｕｔをデータ出力端
子３４から出力する。

【００４４】この実施形態の対数型Ａ／Ｄ変換器が上記
逐次比較型の対数型Ａ／Ｄ変換器と相違するのは、比較
電圧Ｖｘを単一の乗算器１４から逐次に出力して被変換
電圧Ｖｏｕｔと逐次比較するのではなく、Ｖｘを複数の
乗算器１０１から同時に出力してＶｏｕｔと並列比較す
るようにした点である。従って回路規模に余裕があるよ
うな場合には、この実施形態の対数型Ａ／Ｄ変換器を用
いることにより、高速度の対数型Ａ／Ｄ変換を行うこと
ができる。その際、乗算器１１〜１３での２乗によって
参照電圧Ｖｒｅｆ０〜Ｖｒｅｆ３を形成し、この参照電
圧Ｖｒｅｆ０〜Ｖｒｅｆ３を乗算して比較電圧Ｖｘを形
成しているのは上記と同様である。従って上記と同様、
正確に対数変換された出力を得ることができるし、また
Ｖｒｅｆ０の値を変えることによって容易に分解能の設
定を変更することができる。また基準電圧Ｖｉｎを乗じ
て比較電圧Ｖｘを形成しているから、ディジタル出力値
Ｄｏｕｔを相対値として得ることができるのも上記と同
様である。

【００４５】また、逐次比較と並列比較のよい点を併せ
持った図１０の回路図に示されるような構成も可能であ
る。ここでも４ビットのディジタル信号Ｄｏｕｔを出力
するよう構成されたものを例として示している。参照電
圧発生部７は、図１に示す逐次比較型の対数型Ａ／Ｄ変
換器のものと同じである。参照電圧端子３１に入力され
たＶｒｅｆ０を乗算器１１、１２、１３で順次に２乗
し、参照電圧Ｖｒｅｆ３〜Ｖｒｅｆ１を発生させてい
る。そして各参照電圧Ｖｒｅｆ３〜Ｖｒｅｆ０から各デ
ィジタル値が示すビット列（０、０、０、１）〜（１、
１、１、１）に従って参照電圧Ｖｒｅｆ３〜Ｖｒｅｆ０
を選択し、この選択よりなる参照電圧Ｖｒｅｆ３〜Ｖｒ
ｅｆ０の１５種類の組み合わせをそれぞれ乗算器１０１
に入力する。また各乗算器１０１には、基準電圧入力端
子３３に印加された基準電圧Ｖｉｎを入力する。各乗算
器１０１の出力は、各スイッチ９９を経由して、１つの
比較器１５に逐次的に入力される。従ってこの対数型Ａ
／Ｄ変換器では、１５個の乗算器１０１によって比較電
圧Ｖｘが作られ、この比較電圧Ｖｘをビット列（０、
０、０、１）〜（１、１、１、１）が示す各ディジタル
値に対応して１５個の乗算器１０１から逐次的に出力す
ることになる。そしてこのようにして形成された比較電
圧Ｖｘと被変換電圧Ｖｏｕｔとを、比較器１５によって
比較する。そしてこの比較によって比較器１５から逐次
に出力された「Ｈ」「Ｌ」の信号と前記スイッチ９９の
ＯＮ／ＯＦＦ制御信号ＳＥＬとに基づいて４ビットの２
進コードがデコーダ９８で形成され、データ出力回路１
０に入力される。

【００４６】この実施形態の対数型Ａ／Ｄ変換器が上記
逐次比較型及び並列比較型の対数型Ａ／Ｄ変換器と相違
するのは、比較電圧Ｖｘを単一の乗算器１４から逐次に
出力して被変換電圧Ｖｏｕｔと単純に逐次比較するので
はなく、またＶｘを複数の乗算器１０１から同時に出力
してＶｏｕｔと並列比較するのみとしない点である。従
って回路規模に少し余裕があるが、できるだけ小さくし
たいような場合には、この実施形態の対数型Ａ／Ｄ変換
器を用いることにより、比較的高速度の対数型Ａ／Ｄ変
換を行うことができ、さらに回路規模も比較的小さくで
きる。その際、乗算器１１〜１３での２乗によって参照
電圧Ｖｒｅｆ０〜Ｖｒｅｆ３を形成し、この参照電圧Ｖ
ｒｅｆ０〜Ｖｒｅｆ３を乗算して比較電圧Ｖｘを形成し
ているのは上記と同様である。従って上記と同様、正確
に対数変換された出力を得ることができるし、またＶｒ
ｅｆ０の値を変えることによって容易に分解能の設定を
変更することができる。また基準電圧Ｖｉｎを乗じて比
較電圧Ｖｘを形成しているから、ディジタル出力値Ｄｏ
ｕｔを相対値として得ることができるのも上記と同様で
ある。

【００４７】別の本発明の一つの実施形態として、本発
明の技術思想を用いた対数型Ｄ／Ａ変換器が図１１に示
される。このＤ／Ａ変換器は、乗算器を有する参照電圧
発生部を備えている。この参照電圧発生部は図１を用い
て説明したものと同じであるので、これと同一の符合を
付して説明の繰り返しを避ける。まず第１アナログ乗算
器１１の入力側が、セレクタ２００の２次端子２００ａ
に接続される。また第２アナログ乗算器１２の入力側
が、セレクタ２０１の２次端子２０１ａに接続される。
さらに第３アナログ乗算器１３の入力側がセレクタ２０
２の２次端子２０２ａに接続され、この第３アナログ乗
算器１３の出力側が、セレクタ２０３の２次端子２０３
ａに接続される。また各セレクタ２００〜２０３の１次
端子２００ｃ、２０１ｃ、２０２ｃ、２０３ｃは、それ
ぞれアナログ乗算器２０４の入力端子に接続される。こ
のアナログ乗算器２０４は５つの入力端子を持ち、また
簡単のために、１Ｖの入力電圧によって他の入力電圧が
１倍され、２Ｖの入力電圧によって他の入力電圧が２倍
されるように設計されているものとする。アナログ乗算
器２０４の残る入力端子は、基準電圧入力端子２０７に
接続される。そして前記各セレクタ２００〜２０３の他
方の２次端子２００ｂ、２０１ｂ、２０２ｂ、２０３ｂ
は、単位電圧端子２０５に接続される。この単位電圧端
子２０５には、前記アナログ乗算器２０４において他の
入力電圧を１倍する電圧（ここでは１Ｖである。）を印
加する。さらにアナログ乗算器２０４の出力端子は、電
圧出力端子２０６に接続される。

【００４８】前記各セレクタ２００〜２０３は、入力し
たディジタル・データによって制御される。セレクタ２
００は、最下位ビットＤ０により、その値が「０」のと
き１次端子２００ｃと２次端子２００ｂとが接続され、
「１」のとき１次端子２００ｃと２次端子２００ａとが
接続される。セレクタ２０１は、次の上位ビットＤ１に
より、その値が「０」のとき１次端子２０１ｃと２次端
子２０１ｂとが接続され、「１」のとき１次端子２０１
ｃと２次端子２０１ａとが接続される。セレクタ２０２
もさらに次の上位ビットＤ２により同様に制御され、セ
レクタ２０３も最上位ビットＤ３によって同様に制御さ
れる。

【００４９】このＤ／Ａ変換器において、Ｖｒｅｆ０＝
１０^０．０５、Ｖｉｎ＝２Ｖとすると、例えば入力され
たディジタル・データが「０００１」であれば、２×１
０^{０ ．０５}Ｖ（Ｖｉｎに対し１ｄＢに相当する電圧）が
電圧出力端子２０６から出力される。また入力されたデ
ータが「００１０」であれば、２×１０^０．１Ｖ（Ｖｉ
ｎに対し２ｄＢに相当する電圧）が電圧出力端子２０６
から出力される。さらにデータが「００１１」であれ
ば、２×１０^０．１５Ｖ（Ｖｉｎに対し３ｄＢに相当す
る電圧）が電圧出力端子２０６から出力される。このよ
うに、このＤ／Ａ変換器では、入力したディジタル値を
そのままＶｉｎに対するデシベル値とした電圧が、電圧
出力端子２０６から出力される。しかもこのデシベル変
換を乗算器による乗算で行っているので、出力電圧値は
正確なものとなる。また基準電圧端子３１に印加するＶ
ｒｅｆ０を変化させれば、入力したディジタル値に対す
る出力値の増減量を大小することができる。例えばＶｒ
ｅｆ０＝１０^０．１とすると、Ｖｉｎに対し入力ディジ
タル値を２倍したデシベル値に相当する電圧が出力され
る。さらに乗算器１１、１２、１３は、３入力、４入
力、５入力、・・・、ｎ入力（すなわちｎ乗）と増やす
ことも可能で、変換レンジはそれに応じて広くなる。こ
れらは上記した対数型Ａ／Ｄ変換器の場合と同様であ
る。

【００５０】

【発明の効果】本願によれば、参照電圧がｎ乗関係の数
列をなす複数の電圧をｎ入力乗算器により正確に発生さ
せることができるので、この電圧をもとにして形成され
る比較電圧も正確なものとなり、よって対数変換された
アナログ値に対応するディジタル出力値を、きわめて正
確なものとすることが可能となる。

【００５１】また本願では、１ビットが有する分解能を
外部から設定できるので、変換できるレンジを上げたり
下げたりすることが容易となり、いろいろなアプリケー
ションに対して柔軟かつ幅広く対応することが可能とな
る。

【００５２】またさらに本願では、ディジタル出力値を
基準電圧値に対する相対値として出力することができ
る。特に２乗の乗算器を参照電圧発生器に使用すると、
対数変換されたディジタル出力値をそのままデシベル等
の相対値で扱うことができ、後段の信号処理回路等を簡
素化することが可能となる。

【００５３】加えて、逐次に発生させた比較電圧と被変
換電圧とを逐次比較しているので、その構成をより簡素
なものとしてコストダウンを図ることが可能となる。

【００５４】本願の対数型Ｄ／Ａ変換器では、乗算器に
よる乗算によって、対数変換された電圧値を形成してい
る。従って対数変換された出力値を正確に得ることが可
能となる。

【００５５】また本願の対数型Ｄ／Ａ変換器では、１ビ
ットが有する分解能を外部から自在に設定できるので、
柔軟かつ幅広い応用が可能となる。

【図面の簡単な説明】

【図１】この発明の一実施形態の対数型Ａ／Ｄ変換器を
示す回路図である。

【図２】タイミング回路から出力されるパルス信号を示
すタイミング・チャートである。

【図３】上記対数型Ａ／Ｄ変換器を用いた測定システム
を示すブロック図である。

【図４】上記対数型Ａ／Ｄ変換器の出力データの一例を
示すグラフである。

【図５】この発明の他の実施形態の対数型Ａ／Ｄ変換器
を示す回路図である。

【図６】従来例の対数型Ａ／Ｄ変換器を示す回路図であ
る。

【図７】この発明のさらに他の実施形態の対数型Ａ／Ｄ
変換器を示す部分回路図である。

【図８】さらに他の実施形態の対数型Ａ／Ｄ変換器を示
す部分回路図である。

【図９】さらに他の実施形態の対数型Ａ／Ｄ変換器を示
す部分回路図である。

【図１０】さらに他の実施形態の対数型Ａ／Ｄ変換器を
示す回路図である。

【図１１】この発明の対数型Ｄ／Ａ変換器を示す回路図
である。

【符号の説明】

２ センサ回路 ７ 参照電圧発生部 ８ 電圧比較部 ９ タイミング回路 １０ データ出力回路 １１ 第１アナログ乗算器 １２ 第２アナログ乗算器 １３ 第３アナログ乗算器 １４ 第４アナログ乗算器 １５ 比較器 ３８ 第１スイッチ部 ３９ 第２スイッチ部 ４０ 第３スイッチ部 ４１ 第４スイッチ部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 1/88

Claims (19)

(57)【特許請求の範囲】
1. 【請求項１】 被変換電圧をディジタル出力値に対数変
   換する対数型Ａ／Ｄ変換器であって、 所定の電圧値をｎ乗する１つ以上の第１乗算器を含み、
   電圧値がそれぞれｎ乗関係にある数列をなす複数の参照
   電圧を発生させる参照電圧発生部と、 少なくとも１つの前記参照電圧に基づいて比較電圧を発
   生させる比較電圧発生装置と、 前記比較電圧と前記被変換電圧とを比較することによ
   り、前記被変換電圧に対応するディジタル出力値を出力
   する比較器とを備えたことを特徴とする対数型Ａ／Ｄ変
   換器。
2. 【請求項２】 前記所定の電圧値は、前記ディジタル出
   力値における最下位の桁に対応する電圧値であり、 前記参照電圧発生部は、複数の前記第１乗算器を含み、 前記複数の第１乗算器は、直列に接続されている ことを
   特徴とする請求項１記載の対数型Ａ／Ｄ変換器。
3. 【請求項３】 前記比較電圧発生装置は、少なくとも１
   つの前記参照電圧と所定の基準電圧値とを乗じて前記比
   較電圧を発生させる１つ以上の第２乗算器を備えたこと
   を特徴とする請求項１又は請求項２の対数型Ａ／Ｄ変換
   器。
4. 【請求項４】 前記対数型Ａ／Ｄ変換器はさらに、 前記第２乗算器に入力される前記参照電圧を前記複数の
   参照電圧の中から逐次に選択する逐次参照電圧選択手段
   と、 前記比較器による比較結果を前記被変換電圧値に対応す
   るディジタル出力値として逐次的に出力する逐次出力手
   段とを備えたことを特徴とする請求項３記載の対数型Ａ
   ／Ｄ変換器。
5. 【請求項５】 前記比較電圧発生装置は、複数の前記第
   ２乗算器を含み、 前記対数型Ａ／Ｄ変換器はさらに、 前記複数の第２乗算器の出力電圧を逐次に選択する逐次
   参照電圧選択手段と、 前記比較器による比較結果を前記被変換電圧値に対応す
   るディジタル出力値と して逐次的に出力する逐次出力手
   段とを備えたことを特徴とする請求項３記載の対数型Ａ
   ／Ｄ変換器。
6. 【請求項６】 前記比較電圧発生装置は、前記複数の参
   照電圧に基づいて複数の比較電圧を発生させ、 前記比較器は、前記複数の比較電圧のそれぞれと前記被
   変換電圧とを並列に比較することを特徴とする請求項１
   〜請求項３のいずれかの対数型Ａ／Ｄ変換器。
7. 【請求項７】 ｎ＝２であることを特徴とする請求項１
   〜請求項６のいずれかの対数型Ａ／Ｄ変換器。
8. 【請求項８】 被変換電圧に対応するディジタル出力値
   を出力する対数型Ａ／Ｄ変換方法であって、 調整可能な所定の電圧値をｎ乗することによって、 電圧
   値がそれぞれｎ乗関係にある数列をなす複数の参照電圧
   を発生させ、 少なくとも１つの前記参照電圧に基づいて比較電圧を発
   生させ、 前記比較電圧と前記被変換電圧とを比較することによ
   り、前記被変換電圧に対応するディジタル出力値を決定
   することを特徴とする対数型Ａ／Ｄ変換方法。
9. 【請求項９】 少なくとも１つの前記参照電圧と所定の
   基準電圧とを乗算して前記比較電圧を発生させることを
   特徴とする請求項８の対数型Ａ／Ｄ変換方法。
10. 【請求項１０】 前記複数の参照電圧の少なくとも１つ
    と前記所定の基準電圧とを乗算することによって、前記
    比較電圧を逐次に発生させ、 発生させた前記比較電圧と前記被変換電圧とを逐次比較
    して、前記被変換電圧に対応するディジタル出力値を決
    定することを特徴とする請求項８又は請求項９の対数型
    Ａ／Ｄ変換方法。
11. 【請求項１１】 前記複数の参照電圧に基づいて複数の
    前記比較電圧を発生させ、 発生させた前記複数の比較電圧を逐次に選択し、前記被
    変換電圧と比較して、前記被変換電圧に対応するディジ
    タル出力値を決定する ことを特徴とする請求項８又は請
    求項９の対数型Ａ／Ｄ変換方法。
12. 【請求項１２】 前記複数の参照電圧の少なくとも１つ
    と前記所定の基準電圧とを乗算することによって、複数
    の前記比較電圧を発生させ、 発生させた前記複数の比較電圧と前記被変換電圧とを並
    列に比較して、前記被変換電圧に対応するディジタル出
    力値を決定することを特徴とする請求項８又は請求項９
    の対数型Ａ／Ｄ変換方法。
13. 【請求項１３】 ｎ＝２であることを特徴とする請求項
    ８〜請求項１２のいずれかの対数型Ａ／Ｄ変換方法。
14. 【請求項１４】 ディジタル・データをアナログ電圧に
    対数変換する対数型Ｄ／Ａ変換器であって、 所定の電圧値をｎ乗する乗算器を含み、電圧値がそれぞ
    れｎ乗関係にある数列をなす複数の参照電圧を発生させ
    る参照電圧発生部と、前記 参照電圧から、入力される前記ディジタルデータの
    各ビットに従って参照電圧を選択する選択部と、 選択された参照電圧を乗算して前記アナログ電圧を出力
    する乗算器とを備えたことを特徴とする対数型Ｄ／Ａ変
    換器。
15. 【請求項１５】 前記乗算器は、少なくとも１つの前記
    参照電圧と所定の基準電圧とを乗算することを特徴とす
    る請求項１４の対数型Ｄ／Ａ変換器。
16. 【請求項１６】 前記所定の電圧値は、前記ディジタル
    ・データにおける最下位の桁に対応する電圧値であり、 前記参照電圧発生部は、複数の前記乗算器を含み、 前記複数の乗算器は、直列に接続されていることを特徴
    とする請求項１４又は請求項１５の対数型Ｄ／Ａ変換
    器。
17. 【請求項１７】 ｎ＝２であることを特徴とする請求項
    １４〜請求項１６のいずれかの対数型Ｄ／Ａ変換器。
18. 【請求項１８】 ディジタル・データをアナログ電圧に
    対数変換する対数型Ｄ／Ａ変換方法であって、 所定の電圧値をｎ乗することによって、電圧値がそれぞ
    れｎ乗関係にある数列 をなす複数の参照電圧を発生さ
    せ、 前記参照電圧から、入力される前記ディジタルデータの
    各ビットに従って参照電圧を選択し、 選択された参照電圧を乗算して前記アナログ電圧を出力
    することを特徴とする対数型Ｄ／Ａ変換方法。
19. 【請求項１９】 入力電圧を物理量に応じた出力電圧に
    変換する物理量測定システムであって、 前記出力電圧をディジタル出力値に対数変換する対数型
    Ａ／Ｄ変換器を備え、 前記対数型Ａ／Ｄ変換器は、 所定の電圧値をｎ乗する第１乗算器を含み、電圧値がそ
    れぞれｎ乗関係にある数列をなす複数の参照電圧を発生
    させる参照電圧発生部と、 少なくとも１つの前記参照電圧と前記入力電圧とに基づ
    いて比較電圧を発生させる比較電圧発生装置と、 前記比較電圧と前記出力電圧とを比較することにより、
    前記出力電圧に対応するディジタル出力値を出力する比
    較器とを含むことを特徴とする物理量測定システム。