KR100520849B1 - Method for forming metal pattern in semiconductor device with low selectivity to photoresist - Google Patents
Method for forming metal pattern in semiconductor device with low selectivity to photoresist Download PDFInfo
- Publication number
- KR100520849B1 KR100520849B1 KR10-1999-0022594A KR19990022594A KR100520849B1 KR 100520849 B1 KR100520849 B1 KR 100520849B1 KR 19990022594 A KR19990022594 A KR 19990022594A KR 100520849 B1 KR100520849 B1 KR 100520849B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- metal
- pattern
- etching
- metal layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 113
- 239000002184 metal Substances 0.000 title claims abstract description 113
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012495 reaction gas Substances 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
약 1.4∼1.8 정도의 낮은 포토레지스트 식각 선택비를 이용한 반도체 소자의 금속 패턴 형성방법이 개시된다. 기판 상에 금속층을 적층하고, 금속층 상에 포토레지스트를 도포한 다음, 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 이용하고, Cl2 50∼90sccm, BCl3 50∼90sccm 및 Ar 40∼80sccm을 포함하는 반응 가스로 상기 금속층을 플라즈마 식각 방법에 따라 식각함으로써 기판 상에 금속 패턴을 형성한다. 금속 패턴을 형성하기 위한 플라즈마 식각 공정시 비등방성 식각 특성을 강화시킨 개선된 공정 조건을 적용함으로써, 포토레지스트의 식각 선택비를 낮추어 포토레지스트 스컴에 기인하는 금속 패턴들 사이가 메탈 브리지가 생성되는 현상을 효과적으로 억제할 수 있으며, 금속 패턴을 원하는 형상으로 정확하게 형성할 수 있다.A method of forming a metal pattern of a semiconductor device using a low photoresist etching selectivity of about 1.4 to 1.8 is disclosed. A metal layer is laminated on the substrate, a photoresist is applied on the metal layer, and then the photoresist is patterned to form a photoresist pattern. A metal pattern is formed on a substrate by using the photoresist pattern as an etching mask and etching the metal layer by a plasma etching method with a reaction gas containing Cl 2 50 to 90 sccm, BCl 3 50 to 90 sccm, and Ar 40 to 80 sccm. do. Phenomenon that metal bridges are formed between metal patterns due to photoresist scum by lowering the etch selectivity of photoresist by applying improved process conditions that enhance anisotropic etching characteristics in plasma etching process for forming metal patterns Can be effectively suppressed, and the metal pattern can be accurately formed in a desired shape.
Description
본 발명은 반도체 소자의 금속 패턴 형성방법에 관한 것으로, 보다 상세하게는 알루미늄과 같은 금속의 포토레지스트에 대한 식각 선택비를 낮춤으로써, 금속 패턴에 메탈 브리지(metal bridge)가 발생하는 것을 억제할 수 있는 낮은 포토레지스트 선택비를 이용한 반도체 소자의 금속 패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a metal pattern of a semiconductor device, and more particularly, by lowering an etch selectivity of a metal such as aluminum to a photoresist, thereby preventing occurrence of a metal bridge in the metal pattern. A method of forming a metal pattern of a semiconductor device using a low photoresist selectivity.
반도체 제조 공정에 초고밀도 집적회로(VLSI) 기술이 도입됨에 따라 소자의 신뢰성은 그대로 유지하면서 웨이퍼 상에 형성되는 소자의 밀도가 향상되어 반도체 칩(chip)의 가격은 점차 감소해왔다. 사진식각 기술, 노광 장비 및 포토레지스트에 관련된 기술이 더욱 향상되면서 소자 사이즈의 미세화가 가속화되어 웨이퍼 상에 형성되는 반도체 소자의 밀도는 크게 증가되는 추세에 있다.The introduction of ultra-high density integrated circuit (VLSI) technology in the semiconductor manufacturing process has resulted in an increase in the density of devices formed on the wafer while maintaining the reliability of the devices. Thus, the price of semiconductor chips has gradually decreased. As photolithography, exposure equipment, and photoresist are further improved, the miniaturization of device size is accelerated, and the density of semiconductor devices formed on a wafer is increasing.
반도체 기판 상에 초고밀도 집적회로를 형성하는 동안 기판 상에 형성된 개개의 미세한 크기를 갖는 소자들을 전기적으로 연결시키기 위해 많은 금속 배선들이 요구된다. 일반적으로, 집적회로의 금속 배선들은 금속층을 기판 상에 적층하고 그 상부에 포토레지스트 마스크를 형성한 다음, 금속층 중 노출된 부분을 식각함으로써 형성된다. 대체로 상기 금속층은 알루미늄으로 구성되며, 저압 플라즈마 식각(low pressure plasma etch) 방법과 같은 식각방법을 이용하여 식각된다. 상기 금속층을 구성하는 알루미늄은 약 10wt% 이하 정도의 구리(Cu)를 함유한 함금이며, 여기에 미량의 불순물이 포함되는 경우가 많다.Many metal wires are required to electrically connect the individual micro-sized elements formed on the substrate while forming the ultra high density integrated circuit on the semiconductor substrate. In general, metal wires of an integrated circuit are formed by stacking a metal layer on a substrate, forming a photoresist mask thereon, and then etching the exposed portion of the metal layer. In general, the metal layer is made of aluminum, and is etched using an etching method such as a low pressure plasma etch method. The aluminum constituting the metal layer is an alloy containing about 10 wt% or less of copper (Cu), and often contains a small amount of impurities.
상기 금속층을 패터닝하여 금속 배선을 형성하는 동안 통상적으로 금속 배선층에 언더컷(undercut)이 발생하거나 식각 잔류물(residue)이 금속 배선의 표면에 잔류하게 된다. 패터닝된 금속 배선에 언더컷이 발생될 경우, 회로가 단락되어 전기신호가 인가되어도 소자가 동작하지 않게 되는 문제가 발생할 수 있으며, 이를 극복하기 위하여 금속 배선의 언더컷을 방지할 수 있는 방법이 미합중국특허 제 5,582,679호(issued to Liu et al.)에 개시되어 있다. During the patterning of the metal layer to form metal interconnects, undercuts typically occur in the metal interconnect layers or etch residues remain on the surface of the metal interconnects. If an undercut occurs in the patterned metal wiring, a problem may occur in that the device may not operate even when an electric signal is applied due to a short circuit, and a method of preventing the undercut of the metal wiring may be prevented. 5,582,679 issued to Liu et al.
또한, 식각 잔류물들이 패터닝된 금속 배선의 표면 또는 기판 상에 형성된 회로의 표면에 부착될 경우에는 소자의 오동작이나 회로의 전기적인 쇼트(electrical short) 등을 유발하기 때문에 식각 잔류물들을 제거하는 방법이 요구되어 왔으며, 예를 들면, 미합중국특허 제 5,614,060호(issued to H. Hanawa)에 그러한 방법이 제시되어 있다.In addition, when the etching residues are attached to the surface of the patterned metal wiring or the circuit formed on the substrate, the etching residues may cause malfunction of the device or electrical short of the circuit. This has been required and is described, for example, in US Pat. No. 5,614,060 issued to H. Hanawa.
도 1a 및 1b는 상기 미합중국특허 제 5,614,060호에 개시된 금속층을 패터닝하여 금속 배선을 형성하는 공정을 설명하기 위한 단면도들이다.1A and 1B are cross-sectional views illustrating a process of forming a metal wiring by patterning a metal layer disclosed in US Pat. No. 5,614,060.
도 1a를 참조하면, 먼저 반도체 기판(1) 상에 알루미늄과 같은 금속으로 이루어진 금속층(5)을 적층한다. 상기 금속층(5)은 약 1㎛ 정도의 두께를 갖는다. 이어서, 상기 금속층(5)의 상부에 포토레지스트를 약 1.5㎛ 정도의 두께로 도포한 후, 이를 패터닝하여 소정의 형상을 갖는 포토레지스트 마스크(10)를 형성한다.Referring to FIG. 1A, first, a metal layer 5 made of a metal such as aluminum is stacked on a semiconductor substrate 1. The metal layer 5 has a thickness of about 1 μm. Subsequently, a photoresist is applied on the metal layer 5 to a thickness of about 1.5 μm, and then patterned to form a photoresist mask 10 having a predetermined shape.
도 1b를 참조하면, 상기 포토레지스트 마스크(10)를 식각 마스크로 이용하여 그 하부의 금속층(5)을 플라즈마 식각 공정으로 식각함으로써, 소정의 형상을 갖는 금속 배선(5a)을 형성한다.Referring to FIG. 1B, by using the photoresist mask 10 as an etching mask, the lower metal layer 5 is etched by a plasma etching process to form a metal wiring 5a having a predetermined shape.
이러한 금속 배선(5a)을 형성하는 공정에 있어서, 상기 마스크(10)에는 손상을 주지 않으면서 식각 공정 동안 발생하는 금속 잔류물을 제거하기 위하여, 상기 기판(1)에는 플라즈마 식각 장비의 펄스 파워 발생기(도시되지 않음)로부터 약 200∼1000와트(watt)에 상당하는 바이어스(bias) 파워를 인가하는 동시에 식각 가스로는 약 180sccm(standard cubic centimers per minute) 정도의 Cl2 가스 및 약 60sccm 정도의 BCl3 가스로 구성된 혼합 가스를 사용하여 상기 금속층(5)을 식각한다. 이 경우, 플라즈마 식각 장비 내의 온도 및 압력은 각기 약 40℃ 및 약 12mTorr 정도로 유지된다.In the process of forming the metal wiring 5a, in order to remove metal residue generated during the etching process without damaging the mask 10, the substrate 1 has a pulse power generator of a plasma etching equipment. While applying a bias power equivalent to about 200 to 1000 watts (not shown), the etchant gas is about 180 sccm (standard cubic centimers per minute) Cl 2 gas and about 60 sccm BCl 3 The metal layer 5 is etched using a mixed gas composed of gas. In this case, the temperature and pressure in the plasma etching equipment are maintained at about 40 ° C. and about 12 mTorr, respectively.
그러나, 상술한 종래의 금속 패턴을 형성하는 공정에 있어서, 금속층의 식각 효율을 높이기 위하여 200와트를 초과하는 바이어스 파워를 기판에 인가할 경우, 비록 금속 패턴을 형성하는 동안의 금속 잔류물을 제거할 수 있지만 식각 마스크인 포토레지스트가 심하게 손상을 받아 금속 패턴에 언더컷이 발생하게 되며, 반응 가스 가운데 플라즈마 식각 공정 동안 금속층을 식각하는 기능을 수행하는 Cl2 가스에 비하여 형성되는 금속 패턴을 보호하는 역할을 하는 BCl3 가스가 상대적으로 적게 함유됨으로써, 금속 패턴이 식각 공정 동안 충분히 보호되지 못하여 원하는 형상을 갖기 어려운 문제가 있었다.However, in the above-described process of forming the metal pattern, even if a bias power exceeding 200 watts is applied to the substrate in order to increase the etching efficiency of the metal layer, the metal residue during the formation of the metal pattern may be removed. However, the photoresist, which is an etching mask, is severely damaged, causing undercuts in the metal pattern, and protecting the metal pattern formed from the Cl 2 gas, which functions to etch the metal layer during the plasma etching process. Since the BCl 3 gas is relatively contained, there is a problem that the metal pattern is not sufficiently protected during the etching process and thus it is difficult to have a desired shape.
또한, 이러한 현상을 방지하기 위하여 낮은 바이어스 파워를 기판에 인가할 때에는 마스크로서 기능할 포토레지스트가 충분하게 식각되지 않음으로써, 포토레지스트 스컴이 형성되어, 이를 마스크로 이용하여 금속 패턴을 형성할 때, 그 하부의 금속층이 완전히 식각되지 않기 때문에, 금속 패턴들 사이에 메탈 브리지가 발생하는 문제가 있다. In addition, in order to prevent such a phenomenon, when a low bias power is applied to the substrate, the photoresist that will function as a mask is not sufficiently etched, whereby a photoresist scum is formed to form a metal pattern using the mask as a mask. Since the lower metal layer is not completely etched, there is a problem that a metal bridge occurs between the metal patterns.
즉, 현재와 같이 회로의 선폭이 약 0.18㎛ 이하인 DRAM 소자의 제조 공정에 있어서는 포토 공정설비의 해상력이 거의 한계에 도달함으로 인하여, 금속층의 상부에 포토레지스트 마스크를 형성하고 상기 금속층을 패터닝하여 금속 패턴을 형성하는 동안 낮은 바이어스 파워를 기판에 인가하면서 플라즈마 식각을 수행할 경우, 미세한 홀 사이즈를 갖는 포토레지스트 패턴이 정확하게 형성되지 못하고 포토레지스트 패턴에 스컴이 생성되어, 그 하부의 금속층이 완전히 패터닝되지 않음으로써 메탈 브리지가 발생하여 소자의 동작에 치명적인 영향을 끼치는 결과를 초래한다. 더욱이, 약 2：1 정도로 포토레지스트에 대한 알루미늄의 식각 선택비가 높기 때문에, 금속 패턴을 형성하는 식각 공정의 생산성이 저하되는 문제도 있다.That is, in the process of manufacturing a DRAM device having a line width of about 0.18 μm or less as in the present, since the resolution of the photoprocessing equipment reaches a limit, a photoresist mask is formed on the metal layer and the metal layer is patterned to pattern the metal pattern. When plasma etching is performed while applying a low bias power to the substrate while forming the photoresist, a photoresist pattern having a fine hole size is not formed accurately and scum is generated in the photoresist pattern, so that the metal layer underneath is not completely patterned. As a result, metal bridges may occur and have a fatal effect on the operation of the device. Moreover, since the etching selectivity of aluminum with respect to a photoresist is high about about 2: 1, there also exists a problem that productivity of the etching process of forming a metal pattern falls.
따라서, 본 발명의 목적은 플라즈마 식각 공정의 조건을 개선하여 금속 패턴의 형성시 마스크로 이용되는 포로레지스트의 스컴을 완전히 제거함으로써, 금속 패턴 사이의 메탈 브리지 발생을 억제하는 동시에 식각 공정의 생산성을 향상시킬 수 있는 반도체 소자의 금속 패턴 형성방법을 제공하는 것이다.Accordingly, an object of the present invention is to improve the conditions of the plasma etching process to completely remove the scum of the pores resist used as a mask when forming the metal pattern, thereby suppressing the occurrence of metal bridges between the metal patterns and at the same time improving the productivity of the etching process. The present invention provides a method of forming a metal pattern of a semiconductor device.
상술한 본 발명의 목적을 달성하기 위하여 본 발명은, 기판 상에 금속층을 적층하는 단계, 상기 금속층 상에 포토레지스트를 도포하고 상기 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성하는 단계, 그리고 상기 포토레지스트 패턴을 식각 마스크로 이용하고, Cl2, BCl3 및 Ar로 이루어진 반응 가스로 상기 금속층을 플라즈마 식각 방법에 따라 식각하여 금속 패턴을 형성하는 단계를 포함하는 반도체 소자의 금속 패턴 형성방법을 제공한다.In order to achieve the above object of the present invention, the present invention comprises the steps of: laminating a metal layer on a substrate, applying a photoresist on the metal layer and patterning the photoresist to form a photoresist pattern, and the photoresist Using a pattern as an etching mask, and etching the metal layer with a reaction gas consisting of Cl 2 , BCl 3 and Ar by a plasma etching method to form a metal pattern of a semiconductor device.
바람직하게는, 상기 반응 가스는 Cl2 50∼90sccm, BCl3 50∼90sccm 그리고 Ar 40∼80sccm을 포함하며, 상기 금속층을 식각하는 단계는 플라즈마 식각 장비의 챔버 내에서 상기 기판에 인가되는 바이어스 파워를 180∼220와트로 유지하고, 소오스 파워를 880∼920와트로 유지하면서 진행되어, 상기 금속층에 대한 상기 포토레지스트의 식각 선택비는 약 1.4∼1.8이 된다.Preferably, the reaction gas includes Cl 2 50 to 90 sccm, BCl 3 50 to 90 sccm and Ar 40 to 80 sccm, and the etching of the metal layer may include a bias power applied to the substrate in a chamber of a plasma etching apparatus. It proceeds while maintaining at 180-220 watts and maintaining source power at 880-920 watts, and the etching selectivity of the photoresist with respect to the said metal layer becomes about 1.4-1.8.
본 발명에 따르면, 기판 상에 금속 패턴을 형성하기 위한 플라즈마 식각 공정시 비등방성 식각 특성을 강화시킨 개선된 공정 조건을 적용함으로써, 포토레지스트의 식각 선택비를 낮추어 포토레지스트 스컴에 기인하는 금속 패턴들 사이가 메탈 브리지가 생성되는 현상을 효과적으로 억제할 수 있으며, 금속 패턴을 원하는 형상으로 정확하게 형성할 수 있다. 따라서, 소자에 전기적인 단락이 일어나는 현상을 방지하여 소자의 신뢰성을 향상시킬 수 있다.According to the present invention, by applying improved process conditions that enhance anisotropic etching characteristics in a plasma etching process for forming a metal pattern on a substrate, metal patterns resulting from photoresist scum by lowering the etching selectivity of the photoresist The phenomenon in which the metal bridge is formed can be effectively suppressed, and the metal pattern can be accurately formed into a desired shape. Therefore, it is possible to prevent the occurrence of an electrical short circuit in the device to improve the reliability of the device.
이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 금속 패턴 형성방법을 상세하게 설명한다.Hereinafter, a method of forming a metal pattern of a semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 및 2c는 본 발명에 따른 반도체 소자의 금속 패턴 형성방법을 설명하기 위한 단면도들이다.2A and 2C are cross-sectional views illustrating a method of forming a metal pattern of a semiconductor device according to the present invention.
도 2a를 참조하면, 통상적인 실리콘 웨이퍼인 기판(20)의 상부에 알루미늄과 같은 전도성 금속을 스퍼터링(sputtering) 방법으로 증착하여 약 0.7∼1.5㎛ 정도의 두께를 갖는 금속층(25)을 형성한다. 이어서, 상기 금속층(25) 상에 포토레지스트를 스핀코팅 방법으로 적층하여 약 1.2∼1.5㎛ 정도의 두께를 갖는 포로레지스트층(30)을 형성한다.Referring to FIG. 2A, a conductive metal such as aluminum is deposited on a substrate 20, which is a conventional silicon wafer, by a sputtering method to form a metal layer 25 having a thickness of about 0.7 to 1.5 μm. Subsequently, photoresist is deposited on the metal layer 25 by spin coating to form a captive resist layer 30 having a thickness of about 1.2 to 1.5 m.
도 2b를 참조하면, 상기 금속층(25)을 패터닝하여 소정의 형상을 갖는 금속 패턴을 형성하기 위하여, 먼저 금속층(25) 상에 적층된 포토레지스트층(30)을 사진식각 공정에 따라 패터닝하여 포로레지스트 패턴(30a)을 형성한다. Referring to FIG. 2B, in order to form the metal pattern having a predetermined shape by patterning the metal layer 25, first, the photoresist layer 30 stacked on the metal layer 25 is patterned by a photolithography process. The resist pattern 30a is formed.
계속하여, 상기 포토레지스트 패턴(30a)을 식각 마스크로 이용하여 상기 금속층(25)을 플라즈마 식각 방법으로 식각하여 소정의 형상을 갖는 금속 패턴(25a)을 형성한다. Subsequently, the metal layer 25 is etched using a plasma etching method using the photoresist pattern 30a as an etching mask to form a metal pattern 25a having a predetermined shape.
본 발명에 따르면, 플라즈마 식각 공정 동안 플라즈마 식각 장비(도시되지 않음)의 챔버(chamber) 내에 투입되는 반응 가스는, 약 50∼90sccm 정도, 바람직하게는 약 70sccm 정도의 Cl2 가스, 약 50∼90sccm 정도, 바람직하게는 약 70sccm 정도의 BCl3 가스 그리고 약 40∼80sccm 정도, 바람직하게는 약 80sccm 정도의 Ar 가스를 포함한다.According to the present invention, the reaction gas introduced into the chamber of the plasma etching equipment (not shown) during the plasma etching process is about 50 to 90 sccm, preferably about 70 sccm of Cl 2 gas, about 50 to 90 sccm Degree, preferably about 70 sccm of BCl 3 gas and about 40 to 80 sccm, preferably about 80 sccm of Ar gas.
상기 반응 가스 중 Cl2 가스는 포토레지스트 패턴(30a) 및 그 하부의 금속층(25)을 식각하여 금속 패턴(25a)을 형성하는 역할을 하며, BCl3 가스는 상기 식긱 공정이 진행되는 동안 금속 패턴(25a)의 측면을 보호하여 금속 패턴(25a)에 언더컷 현상이 발생하지 않고 소정의 형상을 유지하도록 한다. 또한, 상기 반응 가스 중 Ar 가스 성분은 식각 공정이 진행되는 동안 플라즈마 상태의 반응 가스를 안정화시키는 동시에 반응 가스의 희석제 역할을 한다.The Cl 2 gas in the reaction gas forms a metal pattern 25a by etching the photoresist pattern 30a and the metal layer 25 thereunder, and the BCl 3 gas forms a metal pattern during the sikig process. The side surface of 25a is protected to maintain a predetermined shape without undercut phenomenon occurring in the metal pattern 25a. In addition, the Ar gas component of the reaction gas stabilizes the reaction gas in the plasma state during the etching process and serves as a diluent of the reaction gas.
이 때, 식각 장비의 챔버내 압력을 약 8∼12mTorr 정도로 유지하여 금속층(25)이 약 40% 정도 과식각함으로써 포토레지스트 패턴(30a) 및 금속층(20)이 충분히 식각되어 형성되는 금속 패턴(20a)에 메탈 브리지가 생성되는 것을 효과적으로 방지할 수 있다. At this time, the metal pattern 20a is formed by sufficiently etching the photoresist pattern 30a and the metal layer 20 by maintaining the pressure in the chamber of the etching apparatus at about 8-12 mTorr and over-etching the metal layer 25 by about 40%. Can effectively prevent the formation of the metal bridge.
또한, 본 발명에 따른 플라즈마 식각 공정이 진행되는 동안 기판(20)에 인가되는 바이어스(bias) 파워를 약 180∼220와트 정도로 유지하고, 이에 대응하여 식각 장비의 소오스(source) 파워를 약 880∼920와트 정도로 유지하면서 식각 공정을 진행한다.In addition, the bias power applied to the substrate 20 is maintained at about 180 to 220 watts during the plasma etching process according to the present invention, and correspondingly, the source power of the etching equipment is about 880 to The etching process proceeds while maintaining the 920 watts.
따라서, 알루미늄 금속층(20)에 대한 포토레지스트 패턴(30a)의 선택비를 저하되고, 금속 패턴(20a)을 형성하기 위한 포토레지스트 마스크(30a)의 손실(loss)량이 현저하게 향상됨으로써, 포토레지스트 마스크(30a)에 잔류하는 스컴이 완전히 제거되어 포토레지스트 스컴에 의하여 금속 패턴(20a) 사이에 메탈 브리지가 생성되는 것을 더욱 효과적으로 억제할 수 있다.Therefore, the selectivity of the photoresist pattern 30a with respect to the aluminum metal layer 20 is lowered, and the loss amount of the photoresist mask 30a for forming the metal pattern 20a is remarkably improved, whereby the photoresist The scum remaining in the mask 30a can be completely removed to more effectively suppress the formation of the metal bridge between the metal patterns 20a by the photoresist scum.
종래의 플라즈마 식각 공정에 따르면, Cl2 가스에 대한 BCl3 가스의 비가 약 2：1 정도인 식각 가스를 사용하여 기판 상의 금속층을 식각하였기 때문에 금속 패턴이 충분히 보호되지 못하고 언더컷되는 문제가 있었다. 또한, 이러한 식각 가스를 사용하여 알루미늄층을 패터닝할 경우, 알루미늄이 약 6000Å/분의 식각 속도를 갖는 반면 포토레지스트는 약 6000Å/분의 식각 속도를 갖는 것과 같이 알루미늄층에 대한 포토레지스트 마스크의 식각 선택비가 약 2：1로써 포토레지스트의 선택비가 높았기 때문에 식각 마스크로 이용되는 포토레지스트에 스컴이 발생하여 스컴이 형성된 부분 하부의 알루미늄층은 완전히 식각되지 못하고, 이러한 부분에 메탈 브리지가 생성되어 소자의 전기적인 단락을 유발하였다.According to the conventional plasma etching process, since the metal layer on the substrate was etched using an etching gas having a ratio of BCl 3 gas to Cl 2 gas of about 2: 1, the metal pattern was not sufficiently protected and undercut. In addition, when the aluminum layer is patterned using such an etching gas, the etching of the photoresist mask with respect to the aluminum layer is performed such that the aluminum has an etching rate of about 6000 GPa / min while the photoresist has an etching rate of about 6000 GPa / minute. Since the selectivity of the photoresist was high because the selectivity was about 2: 1, scum occurred in the photoresist used as an etching mask, and the aluminum layer under the scum formed portion could not be completely etched. Caused an electrical short circuit.
그러나, 본 발명에 따라 상술한 바와 같은 조건에서 식각 공정을 진행할 경우, 알루미늄의 식각 속도가 6500Å/분 정도로 되고 상대적으로 포토레지스트의 식각 속도는 약 4000Å/분 정도로 늦어짐으로써, 알루미늄으로 구성된 금속층(25)에 대한 포토레지스트 마스크(30a)의 식각 선택비가 약 1.6：1 정도로 낮아짐으로 인하여 식각 공정 동안 포토레지스트 스컴이 완전히 제거되어 금속 패턴(25a)에 메탈 브리지가 생성되는 현상을 억제할 수 있다. However, when the etching process is performed under the above-described conditions according to the present invention, the etching speed of aluminum is about 6500 Pa / min and the etching rate of the photoresist is relatively slow by about 4000 Pa / min. Since the etch selectivity of the photoresist mask 30a with respect to the surface of the photoresist mask 30a is lowered to about 1.6: 1, the photoresist scum is completely removed during the etching process, thereby suppressing a phenomenon in which the metal bridge is formed in the metal pattern 25a.
일반적으로, 플라즈마 식각 공정이 진행되는 동안 기판에 인가되는 바이어스 파워가 약 200와트를 초과할 경우에는 포토레지스트의 손실량이 지나치게 높아져 식각 마스크로서의 기능을 수행하기 어려운 점이 발생할 수 있으나, 본 발명에서는 포토레지스트층(30)이 약 1.2∼1.5㎛의 비교적 두꺼운 두께를 갖기 때문에 포토레지스트 마스크(30a) 표면으로부터 일부 손상이 발생하더라도 금속 패턴(25a)의 형상에는 영향을 미치지 않으며, 오히려 본 발명에 따른 바이어스 파워의 범위 내에서는 포토레지스트의 선택비가 낮아지도록 하는 효과가 있다.In general, when the bias power applied to the substrate during the plasma etching process exceeds about 200 watts, the loss of the photoresist may be too high, making it difficult to perform a function as an etching mask. Since the layer 30 has a relatively thick thickness of about 1.2 to 1.5 占 퐉, some damage from the surface of the photoresist mask 30a does not affect the shape of the metal pattern 25a, but rather the bias power according to the present invention. Within this range, the selectivity of the photoresist is reduced.
도 2c를 참조하면, 상술한 바와 같이, 포토레지스트 패턴(30a)을 따라 소정의 형상을 갖는 금속 패턴(25a)을 형성한 다음, 포토레지스트 패턴(30a)을 제거하고 금속 패턴(25a)이 형성된 기판(20)을 세정 및 건조함으로써, 기판(20) 상에 금속 패턴(25a)을 완성한다.Referring to FIG. 2C, as described above, the metal pattern 25a having a predetermined shape is formed along the photoresist pattern 30a, and then the photoresist pattern 30a is removed to form the metal pattern 25a. The metal pattern 25a is completed on the substrate 20 by washing and drying the substrate 20.
본 발명에 의하면, 기판 상에 금속 패턴을 형성하기 위한 플라즈마 식각 공정시 비등방성(anisotropic) 식각 특성을 강화시킨 개선된 공정 조건을 적용함으로써, 포토레지스트의 식각 선택비를 낮추어 포토레지스트 스컴에 기인하는 금속 패턴들 사이가 메탈 브리지가 생성되는 현상을 효과적으로 억제할 수 있으며, 금속 패턴을 원하는 형상으로 정확하게 형성할 수 있다. 따라서, 소자에 전기적인 단락이 일어나는 현상을 방지하여 소자의 신뢰성을 향상시킬 수 있다.According to the present invention, by applying an improved process condition that enhances anisotropic etching characteristics in a plasma etching process for forming a metal pattern on a substrate, the etching selectivity of the photoresist is reduced, resulting in photoresist scum. The phenomenon in which the metal bridge is generated between the metal patterns can be effectively suppressed, and the metal pattern can be accurately formed into a desired shape. Therefore, it is possible to prevent the occurrence of an electrical short circuit in the device to improve the reliability of the device.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be modified in various ways without departing from the spirit and scope of the invention described in the claims below. And can be changed.
도 1a 및 도 1b는 종래의 금속 패턴을 형성하는 공정을 설명하기 위한 단면도들이다.1A and 1B are cross-sectional views illustrating a process of forming a conventional metal pattern.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 금속 패턴 형성방법을 설명하기 위한 단면도들이다.2A to 2C are cross-sectional views illustrating a method of forming a metal pattern of a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of the drawings>
20 : 기판 25 : 금속층 20: substrate 25: metal layer
30 : 포토레지스트 30a : 포토레지스트 패턴30: photoresist 30a: photoresist pattern
25a : 금속 패턴25a: metal pattern
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0022594A KR100520849B1 (en) | 1999-06-16 | 1999-06-16 | Method for forming metal pattern in semiconductor device with low selectivity to photoresist |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0022594A KR100520849B1 (en) | 1999-06-16 | 1999-06-16 | Method for forming metal pattern in semiconductor device with low selectivity to photoresist |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002681A KR20010002681A (en) | 2001-01-15 |
| KR100520849B1 true KR100520849B1 (en) | 2005-10-12 |
Family
ID=19592882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0022594A KR100520849B1 (en) | 1999-06-16 | 1999-06-16 | Method for forming metal pattern in semiconductor device with low selectivity to photoresist |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100520849B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406738B1 (en) * | 2001-05-17 | 2003-11-20 | 아남반도체 주식회사 | manufacturing method of semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224159A (en) * | 1993-01-28 | 1994-08-12 | Sumitomo Metal Ind Ltd | Plasma etching method |
-
1999
- 1999-06-16 KR KR10-1999-0022594A patent/KR100520849B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224159A (en) * | 1993-01-28 | 1994-08-12 | Sumitomo Metal Ind Ltd | Plasma etching method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002681A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6001538A (en) | Damage free passivation layer etching process | |
| KR20000076337A (en) | Method for etching a conductive layer | |
| KR100520849B1 (en) | Method for forming metal pattern in semiconductor device with low selectivity to photoresist | |
| KR100287173B1 (en) | Method for removing photoresist and method for manufacturing semiconductor device using the same | |
| KR100327580B1 (en) | Method for forming metal line of a semiconductor device | |
| KR100380150B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| US6375859B1 (en) | Process for resist clean up of metal structures on polyimide | |
| KR100228343B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR100472033B1 (en) | Manufacturing method of semiconductor device | |
| KR100854209B1 (en) | Method of fabricating semiconductor devices | |
| KR100859254B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100378064B1 (en) | Method for providing a metal layer in a semiconductor device | |
| JP3104298B2 (en) | Dry etching method | |
| KR0181959B1 (en) | Forming method of via hole in semiconductor device | |
| KR0147675B1 (en) | Method for etching aluminum alloy film | |
| JP2003109948A (en) | Formation method of wiring | |
| KR100443351B1 (en) | Method of forming contact hole for semiconductor device | |
| KR100434312B1 (en) | Method for making contact hole in semiconductor device | |
| JPH04278535A (en) | Wiring formation method | |
| KR20030091452A (en) | Method of forming pattern inhibiting pitting effect | |
| JPH05206125A (en) | Manufacture of semiconductor device | |
| JPH05175159A (en) | Manufacture of semiconductor element | |
| KR100208429B1 (en) | Semiconductor element metal line manufacturing method | |
| KR100831572B1 (en) | Method of forming metal line for semiconductor device | |
| KR20000020313A (en) | Method for forming metal wire of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090914 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |